[go: up one dir, main page]

KR102152710B1 - Substrate for growing semiconductor - Google Patents

Substrate for growing semiconductor Download PDF

Info

Publication number
KR102152710B1
KR102152710B1 KR1020130165463A KR20130165463A KR102152710B1 KR 102152710 B1 KR102152710 B1 KR 102152710B1 KR 1020130165463 A KR1020130165463 A KR 1020130165463A KR 20130165463 A KR20130165463 A KR 20130165463A KR 102152710 B1 KR102152710 B1 KR 102152710B1
Authority
KR
South Korea
Prior art keywords
substrate
growth
semiconductor
crack prevention
crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130165463A
Other languages
Korean (ko)
Other versions
KR20150076830A (en
Inventor
성준호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130165463A priority Critical patent/KR102152710B1/en
Publication of KR20150076830A publication Critical patent/KR20150076830A/en
Application granted granted Critical
Publication of KR102152710B1 publication Critical patent/KR102152710B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 성장 기판에 관한 것으로 특히, 반도체 성장을 위한 기판에 관한 것이다. 이러한 본 발명은, 반도체 성장을 위한 기판에 있어서, 반도체의 성장 면을 포함하는 상면; 상기 상면보다 면적이 넓은 하면; 상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 및 상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하여 구성될 수 있다.The present invention relates to a growth substrate, and more particularly, to a substrate for semiconductor growth. The present invention provides a substrate for semiconductor growth, comprising: an upper surface including a growth surface of a semiconductor; A lower surface having an area larger than that of the upper surface; A crack prevention surface extending from an end of the upper surface to an end of the lower surface with a slope; And a contact portion included in the lower surface and in contact with the substrate support portion.

Description

반도체 성장을 위한 기판 {Substrate for growing semiconductor}Substrate for growing semiconductor

본 발명은 성장 기판에 관한 것으로 특히, 반도체 성장을 위한 기판에 관한 것이다.The present invention relates to a growth substrate, and more particularly, to a substrate for semiconductor growth.

질화갈륨(GaN)으로 대표되는 질화물계 화합물 반도체(Nitride Compound Semiconductor)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 내지 6.2eV)을 가지고 있어, LED를 포함한 고출력전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Nitride Compound Semiconductor, represented by gallium nitride (GaN), has high thermal stability and a wide band gap (0.8 to 6.2 eV), attracting much attention in the field of high-power electronic component device development including LEDs. come.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어, 자외선, 청색 및 녹색 광을 방출하는 반도체층들을 제조할 수 있을 뿐 아니라, 형광체 등과 혼합하여 백색광을 방출하는 조명의 광원 등으로 쓰일 수 있기 때문이다.One of the reasons for this is that GaN is combined with other elements (indium (In), aluminum (Al), etc.), so that semiconductor layers emitting ultraviolet, blue, and green light can be manufactured, as well as mixed with phosphors. This is because it can be used as a light source for lighting that emits white light.

이러한 질화물계 반도체층은 유기금속 화학기상증착(metal-organic chemical vapor deposition: MOCVD) 등의 방법을 이용하여 제조되는 것이 일반적이며, 이를 성장하기 위한 기판으로 사파이어, 탄화규소, 질화갈륨, 실리콘 등이 주로 사용된다. The nitride-based semiconductor layer is generally manufactured using a method such as metal-organic chemical vapor deposition (MOCVD), and as a substrate for growing it, sapphire, silicon carbide, gallium nitride, silicon, etc. It is mainly used.

특히, 실리콘 기판의 경우 다른 기판에 비해 가격이 저렴하고, 6인치 이상으로의 대구경화가 용이할 뿐만 아니라, 기존의 실리콘 반도체 공정기술 및 설비와 호환성이 높아 최근 많은 주목을 받고 있다.In particular, silicon substrates are inexpensive compared to other substrates, are easy to make a diameter larger than 6 inches, and have high compatibility with existing silicon semiconductor process technologies and equipment, and thus have attracted much attention recently.

하지만, GaN과의 격자상수 및 열팽창계수 차이가 다른 기판에 비해 클 뿐만 아니라 탄성계수가 비교적 작기 때문에 기판의 대구경화와 고품질의 막을 성장시키는 데 어려움이 있다. However, since the difference in lattice constant and coefficient of thermal expansion with GaN is larger than that of other substrates, and the elastic modulus is relatively small, it is difficult to increase the diameter of the substrate and to grow a high-quality film.

특히, 고온에서 연성(ductile) 특성을 보이는 실리콘 기판에 이종 박막인 질화물 반도체 박막이 성장되면서 가해지는 스트레스로 인해 실리콘 기판에 플라스틱 변성(plastic deformation)이 생기게 되는데, 이로 인해 상온에서 실리콘 기판은 더욱 깨지기 쉬워지게 되고, 성장 중 혹은 상온으로의 냉각과정에서 실리콘 기판 및 반도체 막의 테두리 부분에 균열이 쉽게 발생할 수 있다.In particular, plastic deformation occurs on the silicon substrate due to stress applied as the nitride semiconductor thin film, which is a heterogeneous thin film, is grown on a silicon substrate exhibiting ductile characteristics at high temperatures, which causes the silicon substrate to become more fragile at room temperature. This becomes easier, and cracks may easily occur in the edges of the silicon substrate and the semiconductor film during growth or during cooling to room temperature.

이러한 테두리 부분으로부터 생성되는 기판의 슬립 및 박막의 크랙과 같은 균열현상은 이후 공정과정에서 열적 또는 기계적 충격이 가해질 때 기판을 쉽게 파손시키는 큰 원인이 될 수 있다.Cracking phenomena such as slip of the substrate and crack of the thin film generated from the edge portion can be a major cause of easily damaging the substrate when a thermal or mechanical shock is applied in the subsequent process.

더구나, 이러한 현상은 6인치 이상으로 대구경화 할 경우 더욱 심해질 수밖에 없기 때문에 이를 방지하는 것은 대구경의 실리콘 기판 상에 질화갈륨을 포함하는 화합물 반도체를 성장시키는 기술의 활성화를 위해 반드시 극복해야 하는 사항 중 하나이다.In addition, this phenomenon is inevitably worse when the diameter is larger than 6 inches, so preventing this is one of the things that must be overcome in order to activate the technology to grow a compound semiconductor containing gallium nitride on a large diameter silicon substrate. .

본 발명이 이루고자 하는 기술적 과제는, 기판 상에 반도체를 성장시키는 경우에 반도체 박막의 결함을 방지할 수 있는 반도체 성장을 위한 기판을 제공하는 데 있다.An object of the present invention is to provide a substrate for semiconductor growth capable of preventing defects in a semiconductor thin film when a semiconductor is grown on the substrate.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 반도체 성장을 위한 기판에 있어서, 반도체의 성장 면을 포함하는 상면; 상기 상면보다 면적이 넓은 하면; 상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 및 상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하여 구성될 수 있다.As a first aspect for achieving the above technical problem, the present invention provides a substrate for semiconductor growth, comprising: an upper surface including a growth surface of a semiconductor; A lower surface having an area larger than that of the upper surface; A crack prevention surface extending from an end of the upper surface to an end of the lower surface with a slope; And a contact portion included in the lower surface and in contact with the substrate support portion.

여기서, 상기 균열 방지면에서 하측으로 연장되는 측면; 및 상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면을 더 포함할 수 있다.Here, a side surface extending downward from the crack prevention surface; And a lower inclined surface that has an inclination and continues from the side to the lower surface.

이때, 상기 균열 방지면은, 상기 하측 경사면보다 면적이 넓을 수 있다.In this case, the crack prevention surface may have an area larger than that of the lower inclined surface.

여기서, 상기 접촉면은 상기 성장 면의 외측에 위치할 수 있다.Here, the contact surface may be located outside the growth surface.

이때, 상기 접촉면은, 상기 성장 면의 단부를 상기 하면으로 사영한 지점보다 외측에 위치할 수 있다.In this case, the contact surface may be located outside the point projected toward the lower surface of the end of the growth surface.

여기서, 상기 접촉면은, 상기 균열 방지면의 폭 내에 위치할 수 있다.Here, the contact surface may be located within a width of the crack prevention surface.

여기서, 상기 균열 방지면의 단부는 곡면으로 상기 하면으로 이어질 수 있다.Here, the end of the crack prevention surface may be curved to lead to the lower surface.

여기서, 상기 하면의 면적은, 적어도 상기 접촉면의 면적만큼 상기 상면보다 넓을 수 있다.Here, the area of the lower surface may be larger than the upper surface by at least an area of the contact surface.

여기서, 상기 기판은 화합물 반도체 성장을 위한 실리콘 기판일 수 있다.Here, the substrate may be a silicon substrate for compound semiconductor growth.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 반도체 성장을 위한 기판에 있어서, 반도체의 성장 면을 포함하는 상면; 상기 상면보다 면적이 넓은 하면; 상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 상기 균열 방지면에서 하측으로 연장되는 측면; 상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면; 및 상기 하면에 포함되고 기판 지지부와 접촉하며, 상기 성장 면의 외측에 위치하는 접촉부를 포함하여 구성될 수 있다.As a second point of view for achieving the above technical problem, the present invention provides a substrate for semiconductor growth, comprising: a top surface including a growth surface of a semiconductor; A lower surface having an area larger than that of the upper surface; A crack prevention surface extending from an end of the upper surface to an end of the lower surface with a slope; A side extending downward from the crack prevention surface; A lower inclined surface connected with a slope from the side to the lower surface; And a contact portion included on the lower surface and in contact with the substrate support portion and positioned outside the growth surface.

본 발명은 다음과 같은 효과가 있는 것이다.The present invention has the following effects.

본 발명의 기판은 테두리 부분에 성장되는 반도체 박막의 슬립과 크랙 등의 균열현상을 효과적으로 방지할 수 있어, 고품질의 반도체 박막을 성장하는데 적합하다.The substrate of the present invention can effectively prevent the cracking phenomenon such as slip and crack of the semiconductor thin film grown on the edge portion, and is suitable for growing a high-quality semiconductor thin film.

또한, 반도체 성장 공정 과정에서 발생할 수 있는 열적 또는 기계적 충격에 의한 기판의 파손을 방지할 수 있다. In addition, it is possible to prevent damage to the substrate due to thermal or mechanical shock that may occur during the semiconductor growth process.

뿐만 아니라, 추가의 공정이나 세정과정이 수반되지 않고도 통상의 기판 제조 공정만으로 고품질 반도체의 성장이 가능하기 때문에, 박막 성장 시 추가로 발생할 수 있는 박막 오염의 원인을 줄일 수 있다.In addition, since it is possible to grow a high-quality semiconductor only by a conventional substrate manufacturing process without an additional process or cleaning process, it is possible to reduce the causes of contamination of the thin film that may additionally occur during the growth of the thin film.

위에서 언급한 바와 같이, 이러한 기판은 실리콘 기판을 이용할 수 있고, 이 기판을 이용하여 고품질 질화물 반도체의 성장이 가능하므로, 대구경의 실리콘 기판 상에 질화갈륨 반도체를 성장하는 기술의 활성화 및 양산화를 위해 적합하다.As mentioned above, a silicon substrate can be used for such a substrate, and since it is possible to grow high-quality nitride semiconductors using this substrate, it is suitable for the activation and mass production of a technology for growing gallium nitride semiconductors on a large-diameter silicon substrate. Do.

도 1은 반도체 성장을 위한 기판의 일례의 단부를 나타내는 개략도이다.
도 2는 반도체 성장을 위한 기판의 다른 예의 단부를 나타내는 개략도이다.
도 3은 서셉터에 기판이 장착된 상태의 제1예를 나타내는 개략도이다.
도 4는 서셉터에 기판이 장착된 상태의 제2예를 나타내는 개략도이다.
도 5는 서셉터에 기판이 장착된 상태의 제3예를 나타내는 개략도이다.
도 6은 반도체 성장 챔버 내에서의 기판의 휨 정도를 나타내는 그래프이다.
도 7은 반도체 성장시 슬립현상을 나타내는 사진이다.
도 8은 반도체 성장시 크랙현상을 나타내는 사진이다.
1 is a schematic diagram showing an end of an example of a substrate for semiconductor growth.
2 is a schematic diagram showing an end of another example of a substrate for semiconductor growth.
3 is a schematic diagram showing a first example of a state in which a substrate is mounted on a susceptor.
4 is a schematic diagram showing a second example of a state in which a substrate is mounted on a susceptor.
5 is a schematic diagram showing a third example of a state in which a substrate is mounted on a susceptor.
6 is a graph showing the degree of warpage of a substrate in a semiconductor growth chamber.
7 is a photograph showing a slip phenomenon during semiconductor growth.
8 is a photograph showing a crack phenomenon during semiconductor growth.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the present invention allows various modifications and variations, specific embodiments thereof are illustrated and shown in the drawings, and will be described in detail below. However, it is not intended to limit the present invention to the particular form disclosed, but rather the present invention encompasses all modifications, equivalents and substitutions consistent with the spirit of the present invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on another element or there may be intermediate elements between them. .

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although terms such as first, second, etc. may be used to describe various elements, components, regions, layers and/or regions, these elements, components, regions, layers and/or regions It will be understood that it should not be limited by these terms.

도 1은 반도체 성장을 위한 기판의 일례의 단부를 나타내는 개략도이다.1 is a schematic diagram showing an end of an example of a substrate for semiconductor growth.

도 1에서 도시하는 바와 같이, 반도체 성장을 위한 기판(100)은 반도체의 성장 면을 포함하는 상면(110)과 이 상면(110)보다 면적이 넓은 하면(120)을 가질 수 있다. 여기서 반도체 성장 면은 이러한 상면(110)의 적어도 일부분을 차지할 수 있다.As shown in FIG. 1, the substrate 100 for semiconductor growth may have an upper surface 110 including a growth surface of a semiconductor and a lower surface 120 having a larger area than the upper surface 110. Here, the semiconductor growth surface may occupy at least a portion of the upper surface 110.

또한, 기판(100)은 상면(110)의 단부(테두리)에서 하면(120)의 단부 측으로 경사를 가지고 연장되는 균열 방지면(130)을 가질 수 있다.In addition, the substrate 100 may have a crack prevention surface 130 extending from an end (border) of the upper surface 110 to an end side of the lower surface 120 with an inclination.

여기에, 이러한 균열 방지면(130)에서 하측으로 연장되는 측면(160)과, 이 측면(160)에서 하면(120)으로 경사를 가지고 이어지는 하측 경사면(150)을 더 가질 수 있다.Here, it may further have a side surface 160 extending downward from the crack prevention surface 130 and a lower side inclined surface 150 extending from the side surface 160 to the lower surface 120 with a slope.

이때, 하면(120)의 적어도 일부에는, 반도체 성장을 위하여 기판(100)을 성장 장비 내에서 지지하는 기판 지지부(200)와 접촉하는 접촉부(140)를 포함할 수 있다. 이러한 기판 지지부(200)는 기판(100)을 가열하기 위한 서셉터(susceptor; 201; 도 3 참고)의 일부분일 수 있다.At this time, at least a portion of the lower surface 120 may include a contact portion 140 that contacts the substrate support portion 200 that supports the substrate 100 in the growth equipment for semiconductor growth. The substrate support 200 may be a part of a susceptor 201 (see FIG. 3) for heating the substrate 100.

즉, 접촉부(140)는 반도체 성장 장비의 일부인 기판 지지부(200)와 직접 접촉하는 부분이므로 기판(100)의 다른 부분보다 온도 편차가 매우 클 수 있다.That is, since the contact part 140 is a part that directly contacts the substrate support part 200 which is a part of the semiconductor growth equipment, the temperature deviation may be much greater than that of other parts of the substrate 100.

이러한 접촉부(140)는 성장 면의 외측에 위치할 수 있다. 즉, 접촉부(140)는, 상면(110)의 단부 지점을 하면(120)으로 사영한 지점보다 더 단부 측에 위치할 수 있다. 따라서, 접촉부(140)는, 균열 방지면(130)의 폭(A) 내에 위치할 수 있다.The contact part 140 may be located outside the growth surface. That is, the contact part 140 may be located at the end side of the upper surface 110 more than the point projected by the lower surface 120. Accordingly, the contact portion 140 may be located within the width A of the crack prevention surface 130.

이때, 기판(100) 하면(120)의 면적은, 적어도 접촉부(140)의 면적만큼 상면(110)보다 넓을 수 있다. 도 1을 참조하면, 하면(120)의 폭은 적어도 접촉부(140)의 폭(C)만큼 상면(110)의 폭보다 클 수 있다.In this case, the area of the lower surface 120 of the substrate 100 may be larger than the upper surface 110 by at least the area of the contact portion 140. Referring to FIG. 1, the width of the lower surface 120 may be greater than the width of the upper surface 110 by at least the width C of the contact portion 140.

여기서, 기판(100)은 질화물계 반도체와 같은 화합물 반도체 성장을 위한 실리콘 기판(100)일 수 있다. 그러나 이에 한정되지는 않는다.Here, the substrate 100 may be a silicon substrate 100 for growing a compound semiconductor such as a nitride-based semiconductor. However, it is not limited thereto.

위에서 언급한 균열 방지면(130)은 하측 경사면(150)보다 면적이 넓을 수 있다. 이러한 균열 방지면(130) 상에는 반도체 성장 공정에 의하여 박막이 성장되지 않거나 성장이 억제될 수 있다.The crack prevention surface 130 mentioned above may have a larger area than the lower inclined surface 150. A thin film may not be grown or growth may be suppressed on the crack prevention surface 130 by a semiconductor growth process.

따라서, 이러한 균열 방지면(130)으로 인하여 이러한 기판(100)의 단부(테두리) 측으로부터 발생하는 슬립 현상 또는 박막의 크랙의 발생과 같은 현상을 방지할 수 있다.Accordingly, due to the crack prevention surface 130, a phenomenon such as a slip phenomenon occurring from the end (rim) side of the substrate 100 or a crack in the thin film may be prevented.

이러한 균열 방지면(130)은 상면(110)에 대하여 일정 각도(θ)를 가지도록 경사질 수 있다.The crack prevention surface 130 may be inclined to have a certain angle θ with respect to the upper surface 110.

이와 같은 균열 방지면(130)의 각도(θ)에 의해 균열 방지면(130)은 성장 면(이하, 편의상 상면(110)으로 설명한다)과 다른 방향을 가질 수 있으며, 상면(110)이 <111> 방향의 결정면일 경우, 이와 다른 결정면인 <100> 방향 또는 <110> 방향이 될 수 있다. 그 외의 임의의 비 결정면을 가질 수도 있다. Due to the angle θ of the crack prevention surface 130, the crack prevention surface 130 may have a different direction from the growth surface (hereinafter, described as the upper surface 110 for convenience), and the upper surface 110 is < In the case of a crystal plane in the 111> direction, it may be a <100> direction or a <110> direction that is a different crystal plane. It may have any other non-crystalline surface.

이러한 균열 방지면(130)을 통한 반도체 박막의 성장속도는 상면(110)에 비해 현저히 느리거나 성장이 아예 차단이 될 수 있기 때문에, 온도 분포의 불 균일도가 가장 크고, 반도체 박막과 기판(100) 사이의 응력에 의한 변형이 가장 심한 기판(100)의 테두리 부분의 균열을 방지할 수 있다. Since the growth rate of the semiconductor thin film through the crack prevention surface 130 is significantly slower than that of the upper surface 110 or growth may be completely blocked, the unevenness of the temperature distribution is the largest, and the semiconductor thin film and the substrate 100 It is possible to prevent the crack of the edge portion of the substrate 100, which is the most severely deformed by the stress therebetween.

또한, 상면(110)과 평행한 방향으로의 균열 방지면(130)의 폭(A)은 기판(100) 및 이 기판(100) 상에 성장되는 반도체 박막의 균열이 발생하지 않을 수 있도록 충분한 길이를 가지되, 최소한의 길이 이상이 되도록 하는 것이 바람직하다. In addition, the width (A) of the crack prevention surface 130 in a direction parallel to the upper surface 110 is sufficient to prevent cracks in the substrate 100 and the semiconductor thin film grown on the substrate 100 However, it is desirable to make it more than the minimum length.

이러한 균열 방지면(130)의 폭(A)은 대략 1 mm 이상, 30 mm 이하로 설정되는 것이 바람직하다. 보다 구체적으로, 균열 방지면(130)의 폭(A)이 기판(100)의 단부와 접촉부(140)까지의 간격(B)보다 큰 것이 유리하다. 이러한 접촉부(140)의 폭(C)은 균열 방지면(130)의 폭(A)보다 좁을 수 있다.The width A of the crack prevention surface 130 is preferably set to be approximately 1 mm or more and 30 mm or less. More specifically, it is advantageous that the width A of the crack prevention surface 130 is greater than the distance B between the end portion of the substrate 100 and the contact portion 140. The width C of the contact part 140 may be narrower than the width A of the crack prevention surface 130.

이는 기판(100)과 접촉부(150)보다 균열 방지면(130)의 폭(A)에 의한 상면(110)과 균열 방지면(130)의 경계가 기판(100)의 단부로부터 더 내측에 위치함을 의미한다. This is because the boundary between the upper surface 110 and the crack prevention surface 130 by the width (A) of the crack prevention surface 130 than the substrate 100 and the contact part 150 is located further inside from the end of the substrate 100 Means.

즉, 기판(100)의 단부는, 기판(100)의 다른 부분과 접촉부(140)의 온도 차이가 국부적으로 매우 높아 성장되는 박막의 불균일한 두께의 원인이 될 수 있으며, 반도체 박막의 성장 중에 발생하는 대부분의 슬립 및 크랙의 시작점이 되기 때문에 이러한 균열 방지면(130)을 통해 접촉부(140) 상부의 박막 성장을 차단할 수 있다.That is, at the end of the substrate 100, the temperature difference between the other portion of the substrate 100 and the contact portion 140 is locally very high, which may cause the uneven thickness of the grown thin film, which occurs during the growth of the semiconductor thin film. Since it becomes the starting point of most slips and cracks, it is possible to block the growth of the thin film on the upper part of the contact part 140 through the crack prevention surface 130.

또한, 이러한 균열 방지면(130)의 폭(A)과 균열 방지면(130)의 각도(θ)는 기판(100)의 두께(D)에 따라 적절한 범위로 결정되는데, 그 대략적인 범위로서, 균열 방지면(130)의 폭(A)은 1 mm 이상 30 mm 이하로 설정되는 것이 바람직하다.In addition, the width A of the crack prevention surface 130 and the angle θ of the crack prevention surface 130 are determined in an appropriate range according to the thickness D of the substrate 100, as an approximate range, The width A of the crack prevention surface 130 is preferably set to 1 mm or more and 30 mm or less.

그리고 균열 방지면(130)의 각도(θ)는 기판(100)의 두께(D)가 1 mm일 경우 약 45°이하가 될 수 있으며, 그 두께(D)가 1.5 mm일 경우 약 56°이하, 그리고 두께(D)가 3 mm일 경우 약 71°이하로 설정되는 것이 바람직하다.And the angle (θ) of the crack prevention surface 130 may be less than about 45° when the thickness (D) of the substrate 100 is 1 mm, and less than about 56° when the thickness (D) is 1.5 mm And, when the thickness (D) is 3 mm, it is preferably set to about 71° or less.

도 2는 반도체 성장을 위한 기판의 다른 예의 단부를 나타내는 개략도이다.2 is a schematic diagram showing an end of another example of a substrate for semiconductor growth.

도 2에서 도시하는 바와 같이, 균열 방지면(130)의 단부는 곡면(161)을 통하여 하면(120)으로 이어질 수 있다.As shown in FIG. 2, the end of the crack prevention surface 130 may lead to the lower surface 120 through the curved surface 161.

도 1의 경우와 비교하면, 기판(100)은 더 폭(E)이 커진 접촉부(141)를 가지고, 이에 따라 하면(120)의 면적은 도 1의 경우보다 더 넓어질 수 있다.Compared with the case of FIG. 1, the substrate 100 has a contact portion 141 having a larger width E, and accordingly, the area of the lower surface 120 may be wider than that of FIG. 1.

또한, 균열 방지면(130)의 폭(A') 또한 더 커질 수 있고, 그에 해당하는 면적 또한 더 넓어질 수 있다.In addition, the width A'of the crack prevention surface 130 may also be larger, and an area corresponding thereto may also be wider.

그 외에 설명되지 않은 부분은 도 1을 참조하여 설명한 사항이 동일하게 적용될 수 있다.Other parts that are not described may be equally applied to the items described with reference to FIG. 1.

통상적인 실리콘 기판을 성장 기판으로 이용하여 질화갈륨 계열 반도체 박막을 성장하는 제작 공정은 많은 장점이 있다. 이는 실리콘 기판이 사파이어, 탄화규소 및 질화갈륨 기판 등보다 매우 저렴하다는 것과 함께, 이미 많은 기술이 축적된 실리콘 반도체 기반 기술을 적용하거나, 이들 기술 및 이를 위한 장비와 호환성이 높기 때문이다.The manufacturing process of growing a gallium nitride-based semiconductor thin film using a conventional silicon substrate as a growth substrate has many advantages. This is because a silicon substrate is much cheaper than a sapphire, silicon carbide, and gallium nitride substrate, and a silicon semiconductor-based technology that has already accumulated many technologies is applied, or it is highly compatible with these technologies and equipment for the same.

그러나, 질화갈륨과 실리콘 반도체의 격자상수 차이와 열팽창계수 차이는 각각 약 17%, 70%로서, 사파이어, 탄화규소 및 질화갈륨 기판 등 다른 물질의 기판과의 차이에 비해 크고, 탄성계수가 비교적 작기 때문에 반도체 박막의 균열현상이 발생할 가능성은 더 크다.However, the difference between the lattice constant and the coefficient of thermal expansion between the gallium nitride and the silicon semiconductor is about 17% and 70%, respectively, which is larger than the difference with the substrate of other materials such as sapphire, silicon carbide, and gallium nitride substrate, and the elastic modulus is relatively small. Therefore, there is a greater possibility of cracking in the semiconductor thin film.

이러한 균열현상은 기판의 슬립현상 또는 박막의 크랙현상으로 대표될 수 있고, 대부분 기판 및 박막의 테두리 부분에서 시작되는 것이 일반적이며, 이는 기판이 6인치 이상으로 대구경화 될 경우 더욱 자주 발생할 수 있다.Such a crack phenomenon can be represented by a slip phenomenon of a substrate or a crack phenomenon of a thin film, and it is common to start mostly at the edge of the substrate and the thin film, and this may occur more often when the substrate is made large to 6 inches or more.

실리콘 기판 상에 반도체 박막을 성장하는 경우의 슬립현상은, 기판 내 온도 편차에 의한 과도한 열적 스트레스가 실리콘 기판의 결정면을 어긋나게 하는 현상을 말하는데, 다시 말해 이는 열적 스트레스로 인한 플라스틱 변성의 예로 볼 수 있다. The slip phenomenon in the case of growing a semiconductor thin film on a silicon substrate refers to a phenomenon in which excessive thermal stress due to temperature variation within the substrate shifts the crystal plane of the silicon substrate, in other words, it can be seen as an example of plastic modification due to thermal stress. .

이의 근본적인 원인은 성장 중 고온의 챔버 내에서 기판이 가열되는 과정에서의 심한 온도분포의 불균일성, 기판을 포함하는 서셉터(susceptor)의 고속 회전에 의한 원심력, 기판의 도핑농도와 연관되는 기계적 강도 등이다. The root cause of this is the unevenness of severe temperature distribution in the process of heating the substrate in the high temperature chamber during growth, centrifugal force due to high speed rotation of the susceptor including the substrate, and mechanical strength related to the doping concentration of the substrate. to be.

또한, 박막의 에지 크랙현상 역시 성장된 반도체 박막과 실리콘 기판과의 응력과 탄성 한계에 의한 변형의 형태일 수 있다. 이는 이종의 물질 간의 응력을 제어함으로써 방지할 수 있으나, 이를 위해 박막의 성장두께 또는 막질을 어느 정도 희생하여야 하므로 근본적인 해결 방법이 아닐 수 있다.In addition, the edge cracking phenomenon of the thin film may also be a form of deformation due to stress and elasticity limits between the grown semiconductor thin film and the silicon substrate. This can be prevented by controlling the stress between heterogeneous materials, but this may not be a fundamental solution because it is necessary to sacrifice the growth thickness or film quality of the thin film to some extent.

균열현상의 가장 큰 원인인 기판 내 온도 불균일성은, 도 3 내지 도 5에서 도시하는 바와 같이, 기판(100)이 실장되는 서셉터(susceptor, 201)의 구조와 큰 연관이 있다. Temperature non-uniformity within the substrate, which is the largest cause of the cracking phenomenon, is strongly related to the structure of the susceptor 201 on which the substrate 100 is mounted, as shown in FIGS. 3 to 5.

질화갈륨 기반의 발광 다이오드 구조는 실리콘 기판(100) 위에 버퍼 층과 무도핑 질화갈륨 층, n-형 질화갈륨(n-GaN)층, 발광층, p-형 질화갈륨층을 차례로 성장시킴으로써 이루어진다(도시되지 않음). The light emitting diode structure based on gallium nitride is formed by sequentially growing a buffer layer, an undoped gallium nitride layer, an n-type gallium nitride (n-GaN) layer, a light emitting layer, and a p-type gallium nitride layer on the silicon substrate 100 (Fig. Not).

특히, n-형 질화갈륨(n-GaN)층을 성장하기 위해 실리콘 불순물을 도핑하는 것이 일반적인데, 이러한 과정으로 성장된 n-GaN 층은 과도한 인장응력을 받으며, 이 경우, 도 3에서와 같이, 고온의 챔버 내에서 실리콘 기판(100)을 위로 볼록한 형태로 변형시키게 된다. 이때, 서셉터(201)의 하면(202)은 평평한 경우이다.In particular, in order to grow an n-type gallium nitride (n-GaN) layer, it is common to doping with silicon impurities, and the n-GaN layer grown in this process is subjected to excessive tensile stress, in this case, as shown in FIG. , The silicon substrate 100 is deformed into a convex shape in the high temperature chamber. At this time, the lower surface 202 of the susceptor 201 is a flat case.

이러한 기판(100)의 휨 현상은 기판(100)과 서셉터(201)와의 불균일한 간격을 발생시키고, 이로 인해 기판(100) 내의 동심원 분포의 온도 편차를 유발하게 될 수 있으며, 이후 성장되는 발광층의 불균일한 조성 분포 현상을 가져올 수 있다.Such a bending phenomenon of the substrate 100 may cause a non-uniform gap between the substrate 100 and the susceptor 201, which may cause a temperature deviation of the concentric distribution in the substrate 100, and the light emitting layer to be grown afterwards It can lead to an uneven composition distribution phenomenon.

따라서, 발광층 성장시의 기판(100)의 휨에 따른 동심원 분포의 온도 편차를 줄이기 위해서는, 도 4에서 보는 바와 같이, 서셉터(201)의 하면(203)을 볼록한 형태로 가공하여 사용할 수 있다.Therefore, in order to reduce the temperature variation of the concentric distribution due to the bending of the substrate 100 during growth of the light emitting layer, as shown in FIG. 4, the lower surface 203 of the susceptor 201 may be processed and used in a convex shape.

이로 인해, 도 5에서와 같이, 성장 초기에 버퍼 및 질화갈륨층의 성장 시 실리콘 기판(100)이 아래로 볼록한 방향으로 휘어지는 현상이 추가로 발생할 수 있다.For this reason, as shown in FIG. 5, when the buffer and the gallium nitride layer are grown at the initial stage of growth, the silicon substrate 100 may additionally bend in a convex downward direction.

다시 말하면, 초기 반도체 성장을 위해 챔버 내 온도를 1,000°C 이상으로 가열하는 과정에서는, 실리콘 기판(100)의 중심부가 가장자리에 비해 볼록해진 서셉터(201) 하면(204)과의 간격이 가깝다.In other words, in the process of heating the temperature in the chamber to 1,000°C or higher for initial semiconductor growth, the gap between the lower surface 204 of the susceptor 201 and the lower surface 204 in which the central portion of the silicon substrate 100 is convex compared to the edge is close.

이는, 기판(100)이 서셉터(201)에 실장될 때 기판(100)이 기판 지지부(200)에 닿게 되기 때문에 이 부분에서 온도의 상승속도가 빠를 수밖에 없으며, 따라서 기판(100)의 중심부의 온도가 높은 동심원 형태의 온도 분포를 보이게 되는 것이다. This is because when the substrate 100 is mounted on the susceptor 201, the substrate 100 comes into contact with the substrate support part 200, so the rate of temperature increase in this part is inevitably fast. Therefore, the center of the substrate 100 The temperature distribution in the form of a concentric circle with high temperature is shown.

이러한 기판(100) 가열과정에서의 동심원 형태 온도 분포는 도 4 및 도 5와 같은 기판(100)의 변형의 원인이 될 수 있고, 이는 기판(100)의 테두리 부분에서 가장 큰 변형을 발생시킬 수 있는 것이다.The temperature distribution in a concentric circle shape during the heating process of the substrate 100 may cause the deformation of the substrate 100 as shown in FIGS. 4 and 5, and this may cause the largest deformation at the edge of the substrate 100. There is.

도 6은 반도체 성장 챔버 내에서의 기판의 휨 정도를 나타내는 그래프로서, 시간의 경과에 따라 초기에는 아래로 볼록한 모양으로, 그리고 n-GaN 성장 과정 이후부터는 위로 볼록한 모양으로 변형되는 것을 나타낸다.6 is a graph showing the degree of warpage of the substrate in the semiconductor growth chamber, showing that it is deformed into a convex downward shape initially and a convex upward shape after the n-GaN growth process.

도 6에서 도시하는 바와 같이, 6인치 기판의 경우 웨이퍼 휨 정도가 약 -60부터 +80 마이크로미터까지, 8인치 기판의 경우 -120부터 +150 마이크로미터까지 변할 수 있는 것을 보여준다. As shown in FIG. 6, it is shown that the degree of wafer warpage can vary from about -60 to +80 micrometers in the case of a 6-inch substrate, and from -120 to +150 micrometers in the case of an 8-inch substrate.

도 7과 도 8은 각각 반도체 초기 성장시 발생할 수 있는 슬립현상과 크랙현상의 현미경 사진을 나타내고 있다.7 and 8 show micrographs of a slip phenomenon and a crack phenomenon that may occur during initial growth of a semiconductor, respectively.

도 7에서와 같이, 실리콘 기판 상에 반도체 성장 시, 실리콘 기판의 휨과 기판 내의 과도한 온도 편차에 의해 발생하는 전단력으로 인해 실리콘 원자평면이 서로 미끄러지는 현상인 슬립현상이 발생할 수 있다.As shown in FIG. 7, when a semiconductor is grown on a silicon substrate, a slip phenomenon, which is a phenomenon in which the silicon atomic planes slide with each other, may occur due to a shear force generated by bending of the silicon substrate and excessive temperature deviation within the substrate.

또한, 도 8에서와 같이, 동일한 원인에 의하여 크랙현상이 발생할 수 있는데, 이는 주로 테두리 측에서 발생한다.In addition, as shown in FIG. 8, a crack phenomenon may occur due to the same cause, which mainly occurs on the edge side.

이와 같이, 실리콘 반도체 기판(100) 상에 질화갈륨계 반도체 박막을 성장하는 경우에, 슬립현상이 극복되는 경우에도 크랙현상과 같은 현상은 지속적으로 발생할 수 있다.In this way, when a gallium nitride-based semiconductor thin film is grown on the silicon semiconductor substrate 100, a phenomenon such as a crack phenomenon may continue to occur even when the slip phenomenon is overcome.

이와 같은 크랙현상은 위에서 설명한 바와 같이, 주로 기판의 테두리 측(단부)에서 발생할 수 있다.As described above, such a crack phenomenon may mainly occur at the edge (end) of the substrate.

따라서, 도 1 및 도 2를 참조하여 설명한 바와 같이, 기판(100)의 테두리 측에 균열 방지면(130)을 구성하고, 또한, 서셉터의 기판 지지부(200)와의 접촉부(140)를 고려하여 상면(110)과 하면(120)의 면적을 조절하여 기판(100)의 단부를 구성하면 위에서 설명한 균열현상을 방지할 수 있는 것이다.Accordingly, as described with reference to FIGS. 1 and 2, the crack prevention surface 130 is configured on the edge side of the substrate 100, and further, in consideration of the contact portion 140 with the substrate support part 200 of the susceptor. By configuring the ends of the substrate 100 by controlling the areas of the upper and lower surfaces 110 and 120, the above-described cracking phenomenon can be prevented.

즉, 이와 같은 기판(100)은 테두리 부분에 성장되는 반도체 박막의 슬립과 크랙 등의 균열현상을 효과적으로 방지할 수 있어, 고품질의 반도체 박막을 성장하는데 적합하다.That is, such a substrate 100 can effectively prevent a crack phenomenon such as slip and crack of the semiconductor thin film grown on the edge portion, and is suitable for growing a high-quality semiconductor thin film.

또한, 반도체 성장 공정 과정에서 발생할 수 있는 열적 또는 기계적 충격에 의한 기판(100)의 파손을 방지할 수 있다. In addition, it is possible to prevent damage to the substrate 100 due to thermal or mechanical shock that may occur during the semiconductor growth process.

뿐만 아니라, 추가의 공정이나 세정과정이 수반되지 않고도 통상의 기판 제조 공정만으로 고품질 반도체의 성장이 가능하기 때문에, 박막 성장 시 추가로 발생할 수 있는 박막 오염의 원인을 줄일 수 있다.In addition, since it is possible to grow a high-quality semiconductor only by a conventional substrate manufacturing process without an additional process or cleaning process, it is possible to reduce the causes of contamination of the thin film that may additionally occur during the growth of the thin film.

위에서 언급한 바와 같이, 이러한 기판(100)은 실리콘 기판을 이용할 수 있고, 이 기판(100)을 이용하여 고품질 질화물 반도체의 성장이 가능하므로, 대구경의 실리콘 기판(100) 상에 질화물계 반도체를 성장하는 기술의 활성화 및 양산화를 위해 적합하다.As mentioned above, the substrate 100 can use a silicon substrate, and since it is possible to grow a high-quality nitride semiconductor using the substrate 100, a nitride-based semiconductor is grown on the large-diameter silicon substrate 100. It is suitable for the activation and mass production of technology.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are only presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. It is obvious to those of ordinary skill in the art that other modifications based on the technical idea of the present invention may be implemented in addition to the embodiments disclosed herein.

100: 기판 110: 상면
120: 하면 130: 균열 방지면
140: 접촉부 150: 하측 경사면
160: 측면 200: 기판 지지부
201: 서셉터
100: substrate 110: upper surface
120: lower surface 130: crack prevention surface
140: contact portion 150: lower slope
160: side 200: substrate support
201: susceptor

Claims (10)

반도체 성장을 위한 기판에 있어서,
반도체의 성장 면을 포함하는 상면;
상기 상면보다 면적이 넓은 하면;
상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되고, 기판 단부측으로부터 발생하는 슬립 현상 또는 박막의 크랙 중 적어도 어느 하나의 현상을 방지하는 균열 방지면; 및
상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하고,
상기 접촉부의 상부의 적어도 일부는 균열 방지면인 것을 특징으로 하는 반도체 성장을 위한 기판.
In the substrate for semiconductor growth,
A top surface including a growth surface of a semiconductor;
A lower surface having an area larger than that of the upper surface;
A crack prevention surface extending from an end of the upper surface to an end of the lower surface with an inclination, and preventing at least one of a slip phenomenon or a crack of a thin film occurring from an end of the substrate; And
Included in the lower surface and including a contact portion in contact with the substrate support,
At least a portion of the upper portion of the contact portion is a substrate for semiconductor growth, characterized in that the crack prevention surface.
제1항에 있어서, 상기 균열 방지면에서 하측으로 연장되는 측면; 및 상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면을 더 포함하는 것을 특징으로 하는 반도체 성장을 위한 기판.The method of claim 1, further comprising: a side surface extending downward from the crack prevention surface; And a lower inclined surface extending from the side surface to the lower surface. 제2항에 있어서, 상기 균열 방지면은, 상기 하측 경사면보다 면적이 넓은 것을 특징으로 하는 반도체 성장을 위한 기판.The substrate for semiconductor growth according to claim 2, wherein the crack prevention surface has an area larger than that of the lower inclined surface. 제1항에 있어서, 상기 접촉부의 단부는 상기 성장 면의 단부를 상기 하면으로 사영한 지점보다 외측에 위치하는 것을 특징으로 하는 반도체 성장을 위한 기판.The substrate according to claim 1, wherein an end portion of the contact portion is located outside a point projected from a point where an end portion of the growth surface is projected toward the lower surface. 삭제delete 제1항에 있어서, 상기 접촉부는, 상기 균열 방지면의 폭 내에 위치하는 것을 특징으로 하는 반도체 성장을 위한 기판.The substrate according to claim 1, wherein the contact portion is located within a width of the crack prevention surface. 제1항에 있어서, 상기 균열 방지면의 단부는 곡면으로 상기 하면으로 이어지는 것을 특징으로 하는 반도체 성장을 위한 기판.The substrate for semiconductor growth according to claim 1, wherein an end portion of the crack prevention surface is curved to the lower surface. 제1항에 있어서, 상기 하면의 면적은, 적어도 상기 접촉부의 면적만큼 상기 상면보다 넓은 것을 특징으로 하는 반도체 성장을 위한 기판.The substrate for semiconductor growth according to claim 1, wherein an area of the lower surface is larger than the upper surface by at least an area of the contact portion. 제1항에 있어서, 상기 기판은 화합물 반도체 성장을 위한 실리콘 기판인 것을 특징으로 하는 반도체 성장을 위한 기판.The substrate for semiconductor growth according to claim 1, wherein the substrate is a silicon substrate for compound semiconductor growth. 반도체 성장을 위한 기판에 있어서,
반도체의 성장 면을 포함하는 상면;
상기 상면보다 면적이 넓은 하면;
상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면;
상기 균열 방지면에서 하측으로 연장되는 측면;
상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면; 및
상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하여 구성되고,
상기 접촉부의 단부는 상기 성장면의 단부를 상기 하면으로 사영한 지점보다 외측에 위치하는 것을 특징으로 하는 반도체 성장을 위한 기판.
In the substrate for semiconductor growth,
A top surface including a growth surface of a semiconductor;
A lower surface having an area larger than that of the upper surface;
A crack prevention surface extending from an end of the upper surface to an end of the lower surface with a slope;
A side extending downward from the crack prevention surface;
A lower inclined surface connected with a slope from the side to the lower surface; And
Consisting of including a contact portion included in the lower surface and in contact with the substrate support,
The substrate for semiconductor growth, characterized in that the end of the contact portion is located outside a point where the end of the growth surface is projected toward the lower surface.
KR1020130165463A 2013-12-27 2013-12-27 Substrate for growing semiconductor Active KR102152710B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165463A KR102152710B1 (en) 2013-12-27 2013-12-27 Substrate for growing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165463A KR102152710B1 (en) 2013-12-27 2013-12-27 Substrate for growing semiconductor

Publications (2)

Publication Number Publication Date
KR20150076830A KR20150076830A (en) 2015-07-07
KR102152710B1 true KR102152710B1 (en) 2020-09-07

Family

ID=53789716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165463A Active KR102152710B1 (en) 2013-12-27 2013-12-27 Substrate for growing semiconductor

Country Status (1)

Country Link
KR (1) KR102152710B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001002499A (en) 1999-06-17 2001-01-09 Denso Corp Seed crystal, production of silicon carbide single crystal using the same, silicon carbide single crystal body and device for producing single crystal
JP2001291649A (en) * 2000-04-06 2001-10-19 Toshiba Corp Method for manufacturing substrate and semiconductor device
JP2002280311A (en) 2001-03-21 2002-09-27 Nichia Chem Ind Ltd Group iii nitride semiconductor substrate, and manufacturing method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825048B2 (en) * 1992-08-10 1998-11-18 信越半導体株式会社 Semiconductor silicon substrate
KR20050083237A (en) * 2004-02-21 2005-08-26 엘지전자 주식회사 Method of manufacturing gan substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001002499A (en) 1999-06-17 2001-01-09 Denso Corp Seed crystal, production of silicon carbide single crystal using the same, silicon carbide single crystal body and device for producing single crystal
JP2001291649A (en) * 2000-04-06 2001-10-19 Toshiba Corp Method for manufacturing substrate and semiconductor device
JP2002280311A (en) 2001-03-21 2002-09-27 Nichia Chem Ind Ltd Group iii nitride semiconductor substrate, and manufacturing method therefor

Also Published As

Publication number Publication date
KR20150076830A (en) 2015-07-07

Similar Documents

Publication Publication Date Title
JP4741572B2 (en) Nitride semiconductor substrate and manufacturing method thereof
US10014436B2 (en) Method for manufacturing a light emitting element
TW201034236A (en) Light emitting device
TWI570260B (en) Silicon wafer
JP2009525607A (en) Nitride semiconductor light emitting diode and method for manufacturing the same
US9355852B2 (en) Method for manufacturing semiconductor device
JP2006306719A (en) Diamond substrate and manufacturing method thereof
CN103489896B (en) GaN-based semiconductor device and manufacturing method thereof
US7977687B2 (en) Light emitter device
CN104018214A (en) Rectangular patterned Si substrate AlN template for GaN semiconductor material epitaxy and preparation method of rectangular patterned Si substrate AlN template
JP2013517621A (en) Semiconductor light emitting device comprising a layer for compensating for thermal expansion of a substrate
US8461666B2 (en) Gallium nitride-based semiconductor device and method for manufacturing the same
WO2017216997A1 (en) Nitride semiconductor template, method for producing nitride semiconductor template, and method for producing nitride semiconductor freestanding substrate
KR102015914B1 (en) substrate having hetero-structure, nitride semiconductor light emitting device using the same and method for manufacturing the same
US20080251807A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP6547552B2 (en) C-plane GaN wafer and C-plane GaN wafer manufacturing method
CN101621100A (en) Light emitting diode with reflecting plate
CN111628054B (en) Method for manufacturing semiconductor element
KR102152710B1 (en) Substrate for growing semiconductor
KR101209487B1 (en) Semiconductor Light Emitting Device and Method for Manufacturing Thereof
KR101831579B1 (en) UV LED wafer
KR20110070521A (en) Nitride semiconductor manufacturing method and nitride semiconductor light emitting device obtained thereby
TWI414065B (en) Complex substrate, gan base component and method for manufacturing the same
KR100990639B1 (en) Wafer Manufacturing Method
KR101046144B1 (en) Gallium nitride film production method and nitride-based heterojunction field effect transistor manufacturing method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181218

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200111

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200604

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200902

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230809

Start annual number: 4

End annual number: 4