KR102151684B1

KR102151684B1 - Avs 마스터 슬레이브

Info

Publication number: KR102151684B1
Application number: KR1020130049104A
Authority: KR
Inventors: 미첼 모세; 레우벤 엑커; 이도 보스테인
Original assignee: 마벨 이스라엘 (엠.아이.에스.엘) 리미티드
Priority date: 2012-05-01
Filing date: 2013-05-01
Publication date: 2020-09-07
Anticipated expiration: 2033-05-01
Also published as: US9465396B2; US20130293276A1; KR20130122924A; TWI582561B; CN103777666A; TW201401008A; CN103777666B

Abstract

본 발명의 양상들은 집적 회로(IC)를 제공한다. 상기 IC는 입력 인터페이스 및 제어기를 포함한다. 상기 입력 인터페이스는 타 IC의 성능 특성에 근거하여 공급 전압을 제어하기 위한 정보를 제공하는 입력 신호를 수신하도록 되어 있다. 상기 제어기는 상기 입력 신호와 상기 IC의 성능 특성의 조합에 근거하여 상기 공급 전압을 제어하기 위한 출력 신호를 발생시키도록 되어 있다.

Description

AVS 마스터 슬레이브{AVS MASTER SLAVE}

본 출원은 2012년 5월 1일자로 출원된 미국 가특허 출원 제61/640,934호 "AVS 마스터 슬레이브(AVS Master Slave)"의 이득을 청구하며, 상기 가특허 출원은 그 전체가 본 명세서에 참조로서 포함된다.

여기에서 제공되는 배경 기술은 본 발명의 내용을 개괄적으로 제시하기 위한 목적에서 제공되는 것이다. 이 배경 기술 설명란에 기술된 정도의 내용이 본 발명의 발명자들의 발명에 속하는 것이라면 이 기술 내용은 물론, 출원 당시 선행 기술이라고 단서를 달지 않은 발명의 양상들은 명시적으로든 암묵적으로든 본 출원 발명에 대한 선행 기술로서 인정하는 것이 아니다.

다양한 전자 디바이스들이 상기 전자 디바이스들의 외부에 있는 전압 조정기(voltage regulator)들로부터 하나 이상의 공급 전압을 수신한다. 일 실시예에서, 집적 회로(IC) 칩이 외부 전압 조정기로부터 공급 전압을 수신한다. IC 칩은 상기 IC 칩에 입력된 공급 전압에 근거하여 전압 조정기에 피드백 신호를 제공한다. 전압 조정기는 상기 피드백 신호에 근거하여 IC 칩으로의 공급 전압을 조정한다.

일 실시예에서, 상기 입력 인터페이스는 디지털 형태로 상기 입력 신호를 수신하도록 되어 있다. 일 예에서, 상기 입력 인터페이스는 성능 요건을 충족시키기 위하여 타 IC의 공급 전압을 제어하기 위한 입력 신호를 수신하도록 되어 있다. 상기 제어기는 상기 IC 및 상기 입력 신호의 성능 특성에 근거하여 상기 공급 전압을 제어하기 위하여 상기 출력 신호를 디지털 형태로 발생시키고, 그리고 상기 출력 신호를 제3 IC에 제공하도록 되어 있다.

본 발명의 일 양상에 따르면, 상기 제어기는 상기 IC 및 상기 타 IC에 대한 상기 공급 전압을 조정하기 위하여 전압 조정기를 제어하는 피드백 전압 신호를 발생시키도록 되어 있다. 일 실시예에서, 상기 IC는 상기 출력 신호를 디지털 형태로 출력함과 아울러 상기 피드백 전압 신호를 아날로그 형태로 출력하도록 된 출력 인터페이스를 포함한다.

일 예에서, 상기 IC는 상기 IC의 속도를 표시하는 신호를 발생시키도록 된 속도 표시자를 포함하며, 상기 제어기는 상기 입력 신호 및 상기 IC의 속도를 표시하는 신호에 근거하여 상기 출력 신호를 발생시키도록 되어 있다.

본 발명의 양상들은 방법을 제공한다. 상기 방법은 집적 회로(IC)에 의해 타 IC로부터 입력 신호를 수신하는 단계를 포함한다. 상기 입력 신호는 타 IC의 성능 특성에 근거하여 공급 전압을 제어하기 위한 정보를 제공한다. 또한, 상기 방법은 상기 입력 신호와 상기 IC의 성능 특성의 조합에 근거하여 출력 신호를 발생시키는 단계를 포함한다.

본 발명의 양상들은 시스템을 제공한다. 상기 시스템은 복수의 집적 회로(IC)들에 대한 공급 전압을 조정하도록 된 전압 조정기를 포함한다. 또한, 상기 시스템은 제1 IC의 성능 특성에 근거하여 상기 공급 전압을 제어하기 위한 제1 신호를 출력하도록 되어 있는 제1 IC, 및 상기 제1 신호를 수신하고 그리고 상기 제1 신호 및 제2 IC의 성능 특성의 조합에 근거하여 상기 공급 전압을 제어하기 위한 제2 신호를 발생시키도록 된 제2 IC를 포함한다.

예로서 제시되는 본 발명의 다양한 실시예들이 첨부의 도면을 참조로 상세히 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 시스템 예(100)의 블록도를 도시한다.
도 2는 본 발명의 일 실시예에 따른 상세한 시스템 예(200)의 블록도를 도시한다.
도 3은 본 발명의 일 실시예에 따른 시스템(200)에서 제어 신호를 발생하기 위한 표(300)를 도시한다.
도 4는 본 발명의 일 실시예에 따른 또 다른 상세한 시스템 예(400)의 블록도를 도시한다.
도 5는 본 발명의 일 실시예에 따라 시스템(400) 내에 핀 또는 패드를 구성하기 위한 표(500)를 도시한다.
도 6은 본 발명의 일 실시예에 따른 공정 예(600)를 개괄하는 흐름도를 도시한다.

도 1은 본 발명의 실시예에 따른 시스템 예(100)의 블록도를 도시한다. 시스템(100)은 복수의 회로 블록들(120, 140, 160), 및 상기 복수의 회로 블록들(120, 140, 160)에 공급 전압을 제공하도록 된 전압 조정기(110)를 포함한다. 일 실시예에서, 이들 요소들은 도 1에 도시된 것과 같이 함께 결합된다. 회로 블록(120)과 같은 회로 블록들 중 하나가 적응형 전압 스케일링(AVS;adaptive voltage scaling)를 위한 마스터로서 구성되고, 회로 블록들(140, 160)과 같은 타 회로 블록들이 AVS를 위한 슬레이브로서 구성된다. 마스터와 슬레이브들은 통신 채널(190)을 통해 통신한다. 마스터는 회로 블록들(120, 140, 160)로부터 수집된 정보에 근거하여 제어 신호를 전압 조정기(110)에 제공한다.

도 1의 예에서, 회로 블록들(120, 140, 160) 각각은, 2013년 2월 5일자로 등록되었으며 그 전체가 본 명세서에 참조로서 포함되는 본 출원인의 미국 특허 제 8,370,654호에 개시된 것과 같은, 전압 요건을 결정하고 그리고 상기 전압 요건을 나타내는 제어 신호를 발생시키기 위한 제어기인 AVS 모듈을 포함한다.

구체적으로, 회로 블록(120)은 기능 회로(functional circuit)들(121), 성능 모니터링 모듈(125) 및 AVS 모듈(130)을 포함한다. 기능 회로들(121)은 중앙 처리 유닛(CPU), 로직 회로, 메모리 회로, 증폭기 회로, 아날로그-디지털 변환기, 디지털-아날로그 변환기, 등과 같은 임의의 적합한 기능 회로들일 수 있다.

성능 모니터링 모듈(125)이 기능 회로들(121)의 성능 특성을 나타내는 하나 이상의 파라미터들을 모니터링한다. 일 예에서, 성능 모니터링 모듈(125)은 동작 중에 회로 블록(120) 내의 전압을 모니터링하도록 구성된다. 또 다른 예에서, 성능 모니터링 모듈(125)은 회로 블록(120)에서 속도를 모니터링하도록 구성된다. 도 1의 예에서, 성능 모니터링 모듈(125)은, 2013년 1월 15일자로 등록되었으며 그 전체가 본 명세서에 참조로서 포함되는 본 출원인의 미국 특허 제 8,354,857호에 개시된 것과 같은, 회로 속도를 나타내는 파라미터를 발생시키도록 적합하게 구성된 속도 표시기 회로(127)를 포함한다.

AVS 모듈(130)은 성능 모니터링 모듈(125)에 의해 모니터링된 파라미터들, 및 통신 채널(190)을 통해 제공된 타 회로 블록들(140, 160)의 정보에 근거하여 제어 신호(139)를 발생시키는 마스터 AVS 모듈이다. 일 예에서, 모니터링된 파라미터들은 제공된 공급 전압의 함수이며, 성능 요건을 충족시키기 위한 전압 범위, 최소 전압 등과 같은 회로 블록(120)에 대한 전압 요건을 표시할 수 있다. 또한, 타 회로 블록들(140, 160)의 정보는 타 회로 블록들(140, 160)의 전압 요건을 나타낸다. AVS(130)는 타 회로 블록들(140, 160)의 전압 요건과 회로 블록(120)의 전압 요건을 결합하기 위하여 제어 신호(139)를 발생시킨다. 이후, 제어 신호(139)가 전압 조정기(110)에 제공되어 회로 블록들(120, 140, 160)에 제공되는 공급 전압을 조정한다.

회로 블록(140)은 기능 회로들(141), 성능 모니터링 모듈(145) 및 AVS 모듈(150)을 포함한다. 기능 회로들(141)은 기능 회로들(121)과 동일한 것이거나 기능 회로들(121)과 상이한 것일 수 있는 임의의 적합한 기능 회로들일 수 있다.

성능 모니터링 모듈(145)은 기능 회로들(141)의 성능 특성을 나타내는 하나 이상의 파라미터들을 모니터링한다. 일 예에서, 성능 모니터링 모듈(145)은 동작 중에 회로 블록(140) 내의 전압을 모니터링하도록 구성된다. 또 다른 예에서, 성능 모니터링 모듈(145)은 회로 블록(140) 내의 회로 속도를 모니터링하도록 구성된다. 예를 들어, 성능 모니터링 모듈(145)은 하나 이상의 인버터들의 지연을 측정하고, 그리고 상기 지연을 회로 블록(140) 내의 회로 속도의 표시자로서 사용하도록 구성된다.

도 1의 실시예에서, AVS 모듈(140)은 성능 모니터링 모듈(145)에 의해 모니터링되는 파라미터들에 근거하여 전압 요건을 결정하고 통신 채널(190)을 통해 AVS(130)와 같은 마스터 AVS 모듈에 정보를 제공하는 슬레이브 AVS 모듈이다.

마찬가지로, 회로 블록(160)은 기능 회로들(161), 성능 모니터링 모듈(165), 및 AVS 모듈(170)을 포함한다. 기능 회로들(161)은 기능 회로들(121/141)과 동일한 것이거나 기능 회로들(121/141)과 상이한 것일 수 있는 임의의 적합한 기능 회로들일 수 있다.

성능 모니터링 모듈(165)은 기능 회로들(161)의 성능 특성을 나타내는 하나 이상의 파라미터들을 모니터링한다. 일 예에서, 성능 모니터링 모듈(165)은 동작 중에 회로 블록(160) 내의 전압을 모니터링하도록 구성된다.

또 다른 예에서, 성능 모니터링 모듈(performance monitoring module)(165)은 회로 블록(160)의 속도를 모니터링하도록 구성된다.

도 1의 실시예에서, AVS 모듈(170)은 슬레이브 AVS 모듈(slave AVS module)인바, 성능 모니터링 모듈(165)에 의한 모니터링된 파라미터들에 근거하여 전압 요건을 결정하며, 통신 채널(190)을 통해 AVS(130)와 같은 마스터 AVS 모듈(master AVS module)에 정보를 제공한다.

통신 채널(190)은, AVS(150) 및 AVS(170)와 같은 슬레이브 AVS 모듈들로부터의 전압 요건 정보를 마스터 AVS 모듈(130)에 전송하도록 구성된다. 통신 채널(190)은, 체인(chain), 네트워크(network) 등과 같은 임의의 적절한 아키텍처(architecture)를 갖도록 구성된다.

일 예에서, 동작 시, 슬레이브 AVS 모듈들(150 및 170)은 회로 블록들(140 및 160)의 전압 요건들을 표시하는 정보를 각각 발생시키며, 통신 채널(190)을 통해 마스터 AVS(130)에게 정보를 제공한다. 마스터 AVS 모듈(130)은 정보를 수신하고, 이 정보를 회로 블록(120)의 전압 요건과 결합시켜 제어 신호(139)를 발생시킨다. 그 다음에 제어 신호(139)는, 회로 블록들(120, 140 및 160)에 제공되는 공급 전압을 조정(regulating)하도록 전압 조정기(voltage regulator)(110)에 제공된다.

본 발명의 실시형태에 따르면, 제어 신호(139)는, 전압 조정기(110)에 의해 제공되는 공급 전압이 가장 안 좋은 경우의 전압 요건을 충족시키도록 하는 방식으로 발생된다(예를 들어, 회로 블록들(120, 140 및 160)에 의해 요구되는 최소 전압들 중 가장 큰 전압보다 대략 크거나 이와 동일하게 되도록 하는 것). 일 예에서, 복수의 회로 블록들(120, 140 및 160)은 집적 회로(IC) 칩들(120, 140 및 160)로서 구현된다. 일 실시예에서, IC 칩들(120, 140 및 160) 및 전압 조정기(110)는 시스템(100) 내의 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 조립된다. IC 칩들(120, 140 및 160)은 서로 다른 공정 조건 하에서 생산될 수 있고, 서로 다른 디바이스 파라미터들을 가질 수 있다. 더욱이, 동작 동안, IC 칩들(120, 140 및 160)은 각각의 IC 칩들의 성능에 영향을 미치는 동적 열 상태(dynamic thermal condition)를 가질 수 있다. 예를 들어, 소정의 순간에, IC 칩(120)은 활발히 동작하여 칩 온도를 상승시키는 다량의 열을 발생시키는 반면 IC 칩(140)은 대부분의 시간 동안 아이들(idle) 상태에 있어 상대적으로 낮은 온도를 가지며, 또 다른 시간에는, IC 칩(140)은 활발히 동작하여 칩 온도를 상승시키는 다량의 열을 발생시키는 반면 IC 칩(120)은 대부분의 시간 동안 아이들 상태에 있어 상대적으로 낮은 온도를 갖는다. 일 예에서, 제어 신호(139)는 공급 전압이 IC 칩들(120, 140 및 160) 중에서 가장 느린 칩에 대한 최소 전압 요건을 충족시키도록 하는 방식으로 동적으로 발생되고, 이에 따라 IC 칩들(120, 140 및 160) 모두가 시스템(100)의 속도 요건을 충족시키게 된다. 일 상황에 있어서, 제어 신호(139)는 IC 칩들(120, 140 및 160) 모두가 모든 칩들에 대한 최소 속도 요건을 충족시킬 수 있게 한다. 그러나, 또 다른 상황에 있어서, 제어 신호(139)는, 본 출원인의 동시 계류중인 미국 특허출원 번호 제12/979,724호(출원일: 2010년 12월 28일)(이 특허문헌은 그 전체가 참조로 본 명세서에 통합됨)에서 설명되는 바와 같이, 공급 전압이 상한(upper bound)을 초과하지 않도록 하는바, 이것은 결과적으로 칩들 중 하나 이상의 칩이 최대 속도 파라미터를 초과하게 한다(즉, 칩의 누설(leaky)이 커짐).

본 발명의 실시형태에 따르면, 시스템(100)은 시스템(100)의 속도 요건을 충족시키기 위해 체인에서 가장 약한 칩에 근거하여 공급 전압을 동적으로 제공하도록 단일 전압 조정기를 사용하는바, 다수의 전압 조정기들을 사용하는 시스템과 비교해서, 중량 감소, 크기 감소, 및 비용 감소가 이루어지도록 시스템(100)이 구현될 수 있다.

일 실시예에서, 회로 블록들(120, 140 및 160)은 IC 칩 상에 구현되고, 전압 조정기(110)는 동일한 IC 칩 상에 구현될 수 있거나 IC 칩으로부터 떨어져 구현될 수 있음에 유의해야 한다.

도 2는 본 발명의 실시형태에 따른 예시적 시스템(200)의 블록도를 나타낸다. 시스템(200)은 IC 칩들(220, 240 및 260), 전압 조정기(210), 그리고 예를 들어 신호들(291, 292 및 293)을 전송하기 위해 전도성 컴포넌트들에 의해 형성된 통신 채널을 포함한다. 이러한 신호들의 기능은 아래의 문단에서 상세히 설명된다. 이러한 요소들은 도 2에 제시된 바와 같이 함께 결합된다.

시스템(200)은 앞서 설명된 시스템(100)과 유사하게 동작한다. 시스템(200)은 또한 시스템(100)에서 사용된 것들과 동일한 혹은 등가의 특정 컴포넌트들을 포함하고, 이러한 컴포넌트들의 설명은 앞에서 제공되었는바, 명확한 설명을 위해서 여기서는 생략된다.

도 2의 예에서, AVS 모듈들(230, 250 및 270)은 체인 아키텍처로 함께 결합된다. 구체적으로, 각각의 AVS 모듈은 오프셋 발생기(offset generator) 및 피드백 전압 발생기(feedback voltage generator)를 포함하도록 유사하게 구성된다. 예를 들어, AVS 모듈(230)은 오프셋 발생기(231) 및 피드백 전압 발생기(232)를 포함하고, AVS 모듈(250)은 오프셋 발생기(251) 및 피드백 전압 발생기(252)를 포함하며, 그리고 AVS 모듈(270)은 오프셋 발생기(271) 및 피드백 전압 발생기(272)를 포함한다.

일 예에서, 오프셋 발생기들(231, 251 및 271)은 전압 요건들의 정보를 처리하여 바람직한 전압 조정을 표시하는 전압 오프셋(voltage offset)을 발생시키기 위해 디지털 영역(digital domain)에서 동작하도록 구성되며, 피드백 전압 발생기(232, 252 및 272)는 아날로그 신호의 형태로 피드백 신호를 발생시키기 위해 전압 오프셋을 수신된 전압과 결합시키도록 구성된다. 또 다른 예에서, AVS 모듈들(230, 250 및 270)은 디지털 신호의 형태로 피드백 신호를 발생시키도록 구성됨에 유의해야 한다.

더욱이, AVS 모듈들(230, 250 및 270)은 IC 칩들(220, 240 및 260)의 전압 요건들에 근거하여 피드백 신호(239)를 발생시키기 위해 통신 체인으로 함께 결합된다. 피드백 신호(239)는, 회로 블록들(220, 240 및 260)에 대한 공급 전압을 조정하도록 전압 조정기(210)에 제공된다.

구체적으로, 도 2의 실시예에서, 오프셋 발생기(271)는, 성능 모니터링 모듈(265)로부터의 모니터링된 파라미터들의 값들을 수신하고, 회로 블록(260)에 대한 전압 요건을 결정하고, 그리고 전압 요건을 표시하는 신호(292)를 발생시킨다. 일 예에서, 오프셋 발생기(271)는 체인 아래의 회로 블록(미도시)으로부터 전압 요건을 표시하는 신호(293)를 수신하고, 오프셋 발생기(271)는 성능 모니터링 모듈(265)로부터의 모니터링된 파라미터들의 값들 및 신호(293)에 근거하여 누적적(cumulative)으로 전압 요건을 결정할 수 있음에 유의해야 한다. 일 예에서, 신호(293) 및 신호(292)는 전압 요건들을 표시하는 디지털 신호들이다. 오프셋 발생기(271)는 신호(293)를 처리하기 위해 디지털 신호 처리 기법을 사용하고, 신호(292)를 발생시킨다.

더욱이, 오프셋 발생기(251)는 성능 모니터링 모듈(245)로부터의 모니터링된 파라미터들의 값들과, 그리고 체인 아래의 누적 전압 요건을 표시하는 신호(292)를 수신한다. 오프셋 발생기(251)는 성능 모니터링 모듈(245)로부터의 모니터링된 파라미터들의 값들 및 신호(292)에 근거하여 전압 요건을 누적적으로 결정하고, 속도 요건, 누설 요건 등과 같은 성능 요건을 충족시키기 위해 기능 회로들(241) 및 기능 회로들(261)에 대해 필요한 전압 요건을 표시하는 신호(291)를 발생시킨다. 일 예에서, 오프셋 발생기(251)는 신호(292) 및 모니터링된 파라미터들의 값들을 처리하기 위해 디지털 신호 처리 기법을 사용하고, 신호(291)를 발생시킨다.

오프셋 발생기(231)는 성능 모니터링 모듈(225)로부터의 모니터링된 파라미터들의 값들을 수신하고, 그리고 체인 아래의 누적 전압 요건을 표시하는 신호(291)를 수신한다. 오프셋 발생기(231)는 성능 모니터링 모듈(225)에 의한 그 모니터링된 파라미터들의 값들 및 신호(291)에 근거하여 전압 요건을 누적적으로 결정하고, 그리고 전압 오프셋을 발생시킨다. 전압 오프셋은 피드백 전압 발생기(232)에 제공된다. 피드백 전압 발생기(232)는 피드백 신호(239)를 발생시키기 위해 전압 오프셋을 IC 칩(222)에 의해 수신된 전압과 결합시킨다. 피드백 신호(239)는, IC 칩들(220, 240 및 260)에 대한 공급 전압을 조정하도록 전압 조정기(210)에 제공된다. 일 예에서, 피드백 신호는 아날로그 신호이다. 또 다른 예에서, AVS 모듈(230)은 피드백 신호(239)가 디지털 신호가 되도록 적절하게 구성된다.

본 발명의 실시형태에 따르면, AVS 모듈들(230, 250 및 270)은 오프셋 발생기 및 피드백 전압 발생기를 포함하는 AVS 지적 자산(Intellectual Property, IP) 블록을 기반으로 구현된다. 오프셋 발생기는 전압 오프셋을 발생시키기 위해 디지털 영역에서 신호 및 정보를 처리하고, 피드백 전압 발생기(232)는 전압 오프셋에 근거하여 피드백 신호(239)를 발생시킨다.

더욱이, 각각의 AVS 블록은 입력 핀(input pin)(혹은 입력 패드(input pad))(AVS-IN), 그리고 출력 핀(혹은 출력 패드)(AVS-OUT)을 포함한다. AVS 모듈들(230, 250 및 270)의 입력 핀들과 출력 핀들을 적절하게 결합시킴으로써, AVS 모듈들(230, 250 및 270)은 피드백 신호(239)를 발생시키기 위한 AVS 체인을 형성한다. 도 2의 예에서, AVS 모듈(270)의 출력 핀(AVS-OUT)은 임의의 적절한 전도성 컴포넌트들을 통해 AVS 모듈(250)의 입력 핀(AVS-IN)에 결합되고, AVS 모듈(250)의 출력 핀(AVS-OUT)은 임의의 적절한 전도성 컴포넌트들을 통해 AVS 모듈(230)의 입력 핀(AVS-IN)에 결합된다.

도 2의 예에서, AVS 모듈들(230, 250 및 270) 각각은 또한 피드백 신호(239)를 출력하기 위한 피드백 핀을 포함함에 유의해야 한다. AVS 모듈(230)의 피드백 핀은 전압 조정기(210)의 입력 핀에 결합된다. 일 실시예에서, AVS 모듈들(250 및 270)의 피드백 핀들은 사용되지 않는다.

또 다른 구현예에서, 피드백 전압 발생기들(252 및 272)은 적절하게 제거되고, AVS 모듈들(250 및 270)의 피드백 핀들은 적절하게 제거될 수 있다.

도 3은 본 발명의 일실시예에 따른 제어 신호를 발생하기 위한 테이블(300)을 도시한다. 이러한 일례에서, 테이블(300)은 통신 채널(190)의 데이지 체인 구현예에 대응한다. 일실시예에서, 테이블(300)은 예컨대, AVS 모듈들(230, 240, 260) 내의 옵셋 발생기들(231, 251, 271)과 같은 AVS 모듈 내의 옵셋 발생기의 로직 회로들을 구현하기 위한 진리표이다. 특히, 일례에서, 테이블(300)은, 전압 조정기로 하여금 현재의 공급 전압을 유지하게 하거나 혹은 공급 전압을 변경하게 하는 신호를 제공할지의 여부를 결정하는데 이용된다.

상세하게는, 테이블(300)은 제 1 컬럼(310), 제 2 컬럼(320), 및 제 3 컬럼(330)을 포함한다. 각각의 로우(row)에 대해서, 제 1 컬럼(310)은 입력 핀으로부터 수신된 이진값 AVS-IN을 포함하며, 제 2 컬럼(320)은 로컬 성능 모니터링 모듈로부터의 모니터링된 파라미터들의 값들에 근거하여 결정되는 로컬 표시기의 이진 값을 포함하고, 그리고 제 3 컬럼(330)은 동일한 로우의 제 1 컬럼(310) 및 제 2 컬럼(320) 내의 이진 값들의 함수로서 출력 핀에서 출력된 이진 값 AVS-OUT을 포함한다. 로컬 표시기는 예를 들면, 현재 IC 칩의 로컬 전압 요건을 나타낸다.

도 3의 일례에서, 이진 값 "0"은 현재 공급 전압을 유지하는 것을 나타내며, 그리고 이진 값 "1"은 공급 전압을 증가시키는 것을 나타낸다. 진리표(300)는 OR 로직을 이용하여 구현될 수 있으며, 로컬 표시기와 입력 값 AVS-IN 둘다가 현재 공급 전압을 유지하는 것을 나타내는 경우, 출력 값 AVS-OUT은 현재 공급 전압을 유지하는 것을 나타내며, 그렇지 않은 경우 출력 값 AVS-OUT은 공급 전압의 증가를 나타낸다.

다음을 유의해야 하는바, 예컨대, 공급 전압의 증가, 공급 전압의 감소, 기타 등등과 같은 다른 전압 요건을 나타내도록, 이진 값들은 다르게 정의될 수도 있다. 또한, 이진 값은 전압 요건을 정의하도록 2 비트 이상을 포함할 수도 있다. 일실시예에서, 이진 값은, 예컨대 공급 전압의 증가, 공급 전압의 유지, 공급 전압의 감소와 같은 3개의 서로 다른 전압 요건들을 정의하도록 2 비트를 포함할 수 있다. 다른 일례에서, 이진 값은, 공급 전압을 증가시키거나 혹은 감소시키기 위한 다른 단계적 변화(gradation)를 나타내는 복수의 비트들을 포함한다.

도 4는 본 발명의 일실시예에 따른 예시적인 시스템(400)의 블록도를 도시한다. 시스템(400)은 IC 칩들(420, 440, 460), 전압 조정기(410), 그리고 예컨대, 신호들(491, 492, 493)을 통과시키는 전도성 요소로 형성된 통신 채널을 포함한다.

시스템(400)은 앞서 설명된 시스템(200)과 유사하게 동작한다. 시스템(400)은 또한, 시스템(200)에서 이용된 컴포넌트들과 동일하거나 혹은 대등한 소정의 컴포넌트들을 포함한다. 이들 컴포넌트들에 대한 설명은 앞서 제공되었으며, 따라서 이들 설명은 명확함을 위해서 생략될 것이다.

도 4의 일례에서, AVS 모듈들(430, 450, 470)은 감소된 개수의 핀들을 구비한 AVS 지적재산권(intellectual property : IP) 블록에 근거하여 구현된다. 예를 들면, 각각의 AVS 모듈은 입력 핀 AVS-IN 그리고 출력 핀 FEEDBACK/AVS-OUT 을 포함한다. 도시된 바와 같이, 각각의 출력 핀 FEEDBACK/AVS-OUT 은, 수신된 전압과 전압 옵셋을 조합하여 피드백 신호를 발생하도록 구성된 전압 발생기(472, 452, 432)에 각각 연결된다. AVS 모듈들(430, 450, 470)을 입력 핀들과 출력 핀들을 적절히 결합함으로써, AVS 모듈들(430, 450, 470)은 AVS 체인을 형성한다. 도4의 일례에서, AVS 모듈(470)의 출력 핀 FEEDBACK/AVS-OUT 은 임의의 적절한 전도성 컴포넌트를 통하여 AVS 모듈(450)의 입력 핀 AVS-IN 에 연결되며 그리고 AVS 모듈(450)의 출력 핀 FEEDBACK/AVS-OUT 은 임의의 적절한 전도성 컴포넌트를 통하여 AVS 모듈(430)의 입력 핀 AVS-IN 에 연결된다. AVS 모듈(430)의 출력 핀 FEEDBACK/AVS-OUT 은 전압 조정기(410)의 피드백 핀에 연결된다.

또한, AVS 블록은, 디지털 신호 AVS-OUT를 출력하기 위한 디지털 핀으로서 혹은 피드백 신호(439)를 출력하기 위한 아날로그 핀으로서, 출력 핀 FEEDBACK/AVS-OUT을 이용하도록 구성될 수 있다. 도4의 일례에서, AVS 모듈들(430, 450, 470) 각각은 마스터 신호 MASTER를 수신하며 그리고 마스터 신호 MASTER에 근거하여 출력 핀을 설정한다. 예를 들면, 마스터 신호 MASTER가 논리 "1"인 경우(예컨대, AVS 모듈 430의 경우), 출력 핀은 피드백 신호(439)를 출력하기 위한 아날로그 핀으로 설정되며, 그리고 마스터 신호 MASTER가 논리 "0"인 경우(예컨대, AVS 모듈들 450 및 470의 경우), 출력 핀은 디지털 신호 AVS-OUT을 출력하기 위한 디지털 핀으로 설정된다. 출력 핀이 디지털 핀으로 설정되고 그리고 피드백 신호(439)가 디지털인 경우(예를 들면, 옵셋 발생기들 451 및 471에서), 선택가능한 바이패스 회로(미도시)가 어써트되어, 피드백 신호(439)가 해당 피드백 전압 발생기들(452, 472)을 바이패스하게 한다. 하지만, 출력 핀이 아날로그 핀으로 설정되고 그리고 피드백 신호(439)가 아날로그인 경우(예컨대, 옵셋 발생기 431에서), 선택가능한 바이패스 회로는 어써트되지 않으며 따라서, 피드백 신호는 피드백 전압 발생기에 제공된다. 일실시예에서, AVS 모듈들(450, 470)에 대해서 마스터 신호 MASTER 가 논리 "0" 인 경우, 피드백 전압 발생기들(452, 472)은 바이-패스된다.

일실시예에서, 마스터 신호들 MASTER 는 정적인(static) 입력 신호들이며 그리고 파워 업 동안 IC 칩들에 래치될 수 있다.

도 5는 본 발명의 일실시예에 따라 핀 혹은 패드를 설정하기 위한 테이블(500)을 도시한다. 테이블(500)은 제 1 컬럼(510), 제 2 컬럼(520), 제 3 컬럼(530), 및 제 4 컬럼(540)을 포함한다. 각각의 로우(row)에 대해서, 제 1 컬럼(510)은 마스터 신호 MASTER 로부터 수신된 이진 값을 포함하며, 제 2 컬럼(520)은 입력 핀으로부터 수신된 이진 값 AVS-IN 을 포함하며, 제 3 컬럼(530)은 출력 핀 혹은 패드로부터의 출력 신호 FEEDBACK/AVS-OUT 을 나타내며, 그리고 제 4 컬럼(540)은 상기 출력 핀 혹은 패드의 유형을 나타낸다.

도 5의 일례에서, 마스터 신호 MASTER 가 이진 값 "0" 인 경우, 출력 핀(혹은 패드)는 디지털 출력 AVS-OUT 을 출력한다. 디지털 출력 AVS-OUT 은 상기 로컬 표시기와 입력 값 AVS-IN 에 의존한다. 마스터 신호 MASTER 가 이진 값 "1" 인 경우, 출력 핀(혹은 패드)는 아날로그 피드백 신호를 출력하며 그리고 상기 아날로그 신호는 상기 로컬 표시기와 입력 값 AVS-IN 에 근거하여 발생된다.

도 6은 본 발명의 일실시예에 따른 프로세스 일례(600)를 개략적으로 나타내는 순서도를 도시한다. 일실시예에서, 프로세스(600)는 예컨대, AVS 모듈들(430, 450, 470) 각각과 같은 AVS 모듈에 의해서 실행될 수 있다. 프로세스는 S601에서 시작하여 S610으로 진행한다.

S610에서, AVS 모듈은 입력 핀으로부터 입력 신호 AVS-IN을 수신한다. 입력 신호 AVS-IN 은, 체인 아래의 AVS 모듈들로부터의 누적 전압 요건을 나타낸다.

S620에서, AVS 모듈은 입력 신호 AVS-IN으로부터의 정보와 로컬 표시기를 결합하며, 그리고 디지털 신호 AVS-OUT을 발생한다. 따라서, 디지털 신호 AVS-OUT은 현재 AVS 모듈과 체인 아래의 AVS 모듈들의 누적 전압 요건을 나타낸다.

S630에서, AVS 모듈은 마스터 신호 MASTER에 근거하여 동작들을 분기시킨다. 마스터 신호 MASTER 가 논리 "0" 인 경우, 프로세스는 S640으로 진행하며, 그렇지 않으면 프로세스는 S650으로 진행한다.

S640에서, 출력 핀은 디지털 출력 핀으로 설정되어 디지털 신호 AVS-OUT을 출력한다. 이후 프로세스는 S699로 진행하며 그리고 종료된다.

S650에서, AVS 모듈은 공급 전압을 제어하기 위한 아날로그 피드백 신호를 발생한다.

S660에서, 출력 핀은 아날로그 핀으로 설정되어 아날로그 피드백 신호를 출력한다. 일실시예에서, 아날로그 피드백 신호는 전압 조정기로 제공되어 공급 전압을 제어한다. 이후 프로세스는 S699로 진행하며 그리고 종료된다.

비록, 일례들로서 제안된 특정한 실시예들과 결합되어 본 발명의 여러 양상들이 설명되었지만, 상기 일례들에 대한 대안예들, 수정예들 및 번형예들이 만들어질 수도 있다. 따라서, 본 명세서에 개시된 실시예들은 예시적인 것이며 본 발명을 제한하고자 의도된 것이 아니다. 다음에 서술될 청구범위의 범위를 벗어남이 없이도 여러 변경들이 가해질 수도 있다.

110: 전압 조정기
120, 140, 160: AVS 모듈
121, 141, 161: 기능 회로
125, 145, 165: 성능 모니터링 모듈
127, 147, 167: 속도 표시기
130, 150, 170: AVS
139: 제어 신호
190: 통신 채널

Claims

제1 집적 회로(IC)에 있어서,
제2 집적 회로의 성능 특성에 근거하여 공급 전압을 제어하기 위한 정보를 제공하는 입력 신호를 제2 집적 회로부터 수신하도록 구성된 입력 인터페이스와; 그리고
상기 입력 신호와 상기 제1 집적 회로의 성능 특성의 조합에 근거하여 상기 공급 전압을 제어하기 위한 출력 신호를 발생하도록 구성된 제어기를 포함하고,
상기 제어기는 상기 제1 집적 회로 및 상기 제2 집적 회로에 대한 공급 전압을 조절(regulate)하기 위해 상기 제2 집적 회로로부터의 입력 신호에 근거한 오프셋 전압과 상기 공급 전압을 결합함으로써 피드백 전압 신호를 생성하도록 구성된 피드백 전압 발생기를 포함하는 것을 특징으로 하는 제1 집적 회로.
제1항에 있어서,
상기 입력 인터페이스는 입력 신호를 디지털 형태로 수신하도록 구성된 것을 특징으로 하는 제1 집적 회로.
제1항에 있어서,
상기 제어기는 상기 제1 집적 회로의 성능 특성 및 상기 입력 신호에 근거하여 상기 공급 전압을 제어하기 위한 출력 신호를 디지털 형태로 발생시키고; 그리고
상기 출력신호를 제3 집적 회로에 제공하도록 구성된 것을 특징으로 하는 제1 집적 회로.
제1항에 있어서,
상기 입력 인터페이스는 성능 요건을 충족하도록 상기 제2 집적 회로의 공급 전압을 제어하기 위한 입력 신호를 수신하도록 구성된 것을 특징으로 하는 제1 집적 회로.
삭제
제1항에 있어서,
상기 출력 신호를 디지털 형태로 그리고 상기 피드백 전압 신호를 아날로그 형태로 출력하도록 구성된 출력 인터페이스를 더 포함하는 것을 것을 특징으로 하는 제1 집적 회로.
제1항에 있어서,
상기 제1 집적 회로의 속도를 표시하는 신호를 발생시키도록 구성된 속도 표시기를 더 포함하며,
상기 제어기는 상기 입력 신호 및 상기 제1 집적 회로의 속도를 나타내는 신호에 근거하여 상기 출력 신호를 발생시키도록 구성된 것을 특징으로 하는 제1 집적 회로.
제1 집적 회로에 의해 제2 집적 회로로부터 입력 신호를 수신하는 단계로서, 상기 입력 신호는 제2 집적 회로의 성능 특성에 근거하여 공급 전압을 제어하기 위한 정보를 제공하고;
상기 제1 집적 회로 및 제2 집적 회로에 대한 공급 전압을 조절하기 위해 상기 제2 집적 회로로부터의 입력 신호에 근거한 오프셋 전압과 상기 공급 전압을 결합함으로써 피드백 전압 신호를 생성하는 단계와; 그리고
상기 입력 신호와 상기 제1 집적 회로의 성능 특성의 조합에 근거하여 출력 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 제1 집적 회로에 의해 제2 집적 회로로부터 입력 신호를 수신하는 단계는,
상기 입력 신호를 디지털 형태로 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 입력 신호 및 상기 제1 집적 회로의 성능 특성에 근거하여 출력 신호를 발생하는 단계는,
상기 출력 신호를 디지탈 형태로 발생하는 단계; 그리고
상기 출력 신호를 제3 집적 회로에 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 제2 집적 회로로부터의 입력 신호에 근거하여 성능 요건을 충족하도록 상기 제2 집적 회로의 공급 전압을 제어하는 단계를 더 포함하는 것을 특징으로 하는 방법.
삭제
제8항에 있어서,
상기 출력 신호를 디지털 형태로 출력하기 위한 출력 인터페이스를 구성하는 단계와; 그리고
상기 피드백 전압 신호를 아날로그 형태로 출력하기 위한 출력 인터페이스를 구성하는 단계 중 적어도 하나를 더 포함하는 것을 특징으로 하는 방법.
제8항에 있어서,
상기 제1 집적 회로의 속도를 나타내는 신호를 발생하는 단계와; 그리고
상기 입력 신호 및 상기 제1 집적 회로의 속도를 나타내는 신호에 근거하여 출력 신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 방법.
시스템으로서,
제1 집적 회로의 성능 특성에 근거하여 공급 전압을 제어하기 위한 제1 신호를 출력하도록 구성된 제1 집적 회로;
피드백 전압 발생기를 포함하고, 제1 집적 회로로부터 제1 신호를 수신하여, 상기 제1 신호 및 제2 집적 회로의 성능 특성의 조합에 근거하여 상기 공급 전압을 제어하기 위한 제2 신호를 발생하도록 구성된 제2 집적 회로; 및
상기 제1 집적 회로와 제2 집적 회로에 대한 공급 전압을 조절하도록 구성된 전압 조정기를 포함하고,
상기 피드백 전압 발생기는 제1 집적 회로 및 제2 집적 회로에 대한 공급 전압을 조절하기 위해 상기 전압 조정기를 제어하기 위한 피드백 전압 신호를 생성하도록 상기 제1 집적 회로로부터의 제1 신호에 근거하여 공급 전압과 오프셋 전압을 결합하도록 구성된 것을 특징으로 하는 시스템.
제15항에 있어서,
상기 제2 집적 회로는 제1 신호를 디지털 형태로 수신하도록 구성된 것을 특징으로 하는 시스템.
제15항에 있어서,
상기 제2 집적 회로는 제2 집적 회로의 성능 특성 및 제1 신호에 근거하여 공급 전압을 제어하기 위한 제2 신호를 디지털 형태로 발생하고; 그리고
상기 제2 신호를 제3 집적 회로에 제공하도록 구성된 것을 특징으로 하는 시스템.
제15항에 있어서,
상기 제2 집적 회로는 성능 요건을 충족하도록 제2 집적 회로의 공급 전압을 제어하기 위한 제1 신호를 수신하도록 구성된 입력 인터페이스를 포함하는 것을 특징으로 하는 시스템.
삭제
제15항에 있어서,
상기 제2 집적 회로는 상기 제2 신호를 디지털 형태로 그리고 상기 피드백 전압 신호를 아날로그 형태로 출력하도록 구성된 출력 인터페이스를 더 포함하는 것을 특징으로 하는 시스템.