[go: up one dir, main page]

KR102149150B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR102149150B1
KR102149150B1 KR1020130125629A KR20130125629A KR102149150B1 KR 102149150 B1 KR102149150 B1 KR 102149150B1 KR 1020130125629 A KR1020130125629 A KR 1020130125629A KR 20130125629 A KR20130125629 A KR 20130125629A KR 102149150 B1 KR102149150 B1 KR 102149150B1
Authority
KR
South Korea
Prior art keywords
memory
electronic device
processor
bridge
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130125629A
Other languages
English (en)
Other versions
KR20150045843A (ko
Inventor
김세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130125629A priority Critical patent/KR102149150B1/ko
Priority to US14/518,035 priority patent/US9767061B2/en
Publication of KR20150045843A publication Critical patent/KR20150045843A/ko
Application granted granted Critical
Publication of KR102149150B1 publication Critical patent/KR102149150B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 개시에 따른 전자 장치는 통신모듈; 입력모듈; 디스플레이; 인터페이스; 하나 이상의 센서; 메모리; 및 프로세서 모듈을 포함하며, 상기 프로세서 모듈은, 적어도 하나 이상의 TSV(Through Silicon Via)를 포함하는 적어도 하나 이상의 더미 칩; 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지; 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나의 메모리; 또는 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하며, 상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는, 상기 통신모듈, 입력모듈, 디스플레이, 인터페이스, 하나 이상의 센서, 또는 메모리 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성되고, 상기 전기적인 신호의 전송 시에, 상기 메모리 브리지, 또는 상기 적어도 하나의 메모리 중 하나 또는 그 이상을 사용할 수 있도록 구성된 것을 특징으로 한다.

Description

전자 장치{Electronic Device}
본 개시는 전자 장치에 관한 것으로, 특히 범용 메모리 브리지 칩을 포함하는 반도체 장치 및 이를 포함하는 전자 장치에 관한 것이다.
스마트 폰(smart phone), 태블릿 PC(tablet PC), 이동전화기(mobile phone), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 카메라(camera), 또는 웨어러블 장치(wearable device)와 같은 전자 장치가 개발되는 추세이다.
이와 같이 휴대성이 필요한 전자 장치는 장시간 휴대할 수 있도록 낮은 소비 전력을 소모하며, 고성능이 필요한 기능(예를 들어, 게임, 동영상 재생)을 수행할 수 있도록 고성능을 구현하기 위한 프로세서 및 메모리 장치를 포함한다.
낮은 소비 전력 소모하면서 고성능을 구현하기 위해 전자 장치에 포함된 메모리 장치와 프로세서 간에 다양한 인터페이스 방식 및 패키지 방식이 모색되고 있다.
예를 들어, 메모리 장치와 프로세서를 평면으로 배치한 기존의 평면 배치(two-dimensional, 2D) 방식에서 메모리 장치와 프로세서를 적층한 입체 구조(three-dimensional, 3D) 배치 기술이 응용한 패키지 방식이 시도되고 있다. 이런 입체 구조 배치 기술로 TSV(Through Silicon Via) 방식이 사용되고 있다. TSV 방식은 데이터 대역폭의 취약점, 패키지 상의 변수에 따라 발생하는 전송 속도 열화를 극복하기 위한 대안으로 사용되고 있다.
또, 고속으로 데이터를 전송할 수 있는 멀티 채널 방식의 와이드 입출력(Wide Input And Ouput, Wide I/O) 방식의 메모리 장치를 저비용으로 사용할 수 있는 인터페이스가 개발되는 추세이다.
종래에는 서로 다른 인터페이스를 갖는 메모리 장치와 프로세서를 적층하여 패키지하는 경우 다수의 TSV가 필요하며, 이러한 TSV 방식은 적층되는 반도체 칩을 직접 관통하므로 관통을 위한 별도의 공간을 설계해야 반도체 칩 설계 면적이 감소하고, 관통 시 반도체 칩 자체의 파손 우려가 있어 공정 단가가 상승하는 문제점이 있다.
본 개시는 TSV를 이용하여 반도체 칩 사이를 전기적으로 연결 시킬 수 있고, 이종의 인터페이스를 갖는 반도체 칩들에 호환가 능한 인터페이스를 제공할 수 있는 범용 메모리 브리지 칩(Univesal Memory Bridge Chip)을 이용하는 반도체 장치 및 그 반도체 장치를 포함하는 전자 장치를 제공한다.
본 개시의 실시예에 따른 전자 장치는 통신모듈; 입력모듈; 디스플레이; 인터페이스; 하나 이상의 센서; 메모리; 및 프로세서 모듈을 포함하며, 상기 프로세서 모듈은, 적어도 하나 이상의 TSV(Through Silicon Via)를 포함하는 적어도 하나 이상의 더미 칩; 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지; 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나의 메모리; 또는 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하며, 상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는, 상기 통신모듈, 입력모듈, 디스플레이, 인터페이스, 하나 이상의 센서, 또는 메모리 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성되고, 상기 전기적인 신호의 전송 시에, 상기 메모리 브리지, 또는 상기 적어도 하나의 메모리 중 하나 또는 그 이상을 사용할 수 있도록 구성된 것을 특징으로 한다.
본 개시의 실시예에 따른 전자 장치는 전자 장치에 있어서, 버스; 상기 버스에 전기적으로 연결된 프로세서 모듈; 상기 버스에 전기적으로 연결된 메모리; 상기 버스에 전기적으로 연결된 입출력 인터페이스; 상기 버스에 전기적으로 연결된 디스플레이; 및 상기 버스에 전기적으로 연결된 통신 인터페이스를 포함하며, 상기 전자장치는 상기 통신 인터페이스를 이용하여, 외부 네트워크와 통신하도록 구성되고, 상기 프로세서 모듈은, 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 더미 칩; 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지; 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나 이상의 메모리; 또는 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하며, 상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는, 상기 메모리, 입출력 인터페이스, 디스플레이, 또는 통신 인터페이스 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성된 것을 특징으로 한다.
본 개시에 따른 방법은 전자 장치를 동작하는 방법에 있어서, 버스; 상기 버스에 전기적으로 연결된 프로세서 모듈; 상기 버스에 전기적으로 연결된 메모리; 상기 버스에 전기적으로 연결된 입출력 인터페이스; 상기 버스에 전기적으로 연결된 디스플레이; 및 상기 버스에 전기적으로 연결된 통신 인터페이스를 포함하며, 상기 전자 장치는 상기 통신 인터페이스를 이용하여, 외부 네트워크와 통신하도록 구성되고, 상기 프로세서 모듈은, 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 더미 칩; 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지; 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나 이상의 메모리; 또는 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하며, 상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는, 상기 메모리, 입출력 인터페이스, 디스플레이, 또는 통신 인터페이스 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성된 것을 특징으로 하는 전자 장치를 제공하는 동작; 및 상기 전자 장치의 상기 통신 인터페이스를 이용하여, 외부 네트워크와 통신하는 동작을 포함하며, 상기 통신하는 동작은, 상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서를 이용하여, 상기 더미 칩, 상기 메모리 브리지, 또는 상기 적어도 하나의 메모리 중 하나 또는 그 이상을 사용하는 동작을 포함하는 것을 특징으로 한다.
본 개시에 따른 전자 장치는 TSV를 포함하는 범용 메모리 브리지 칩을 이용함으로써, 저비용으로 고속의 인터페이스를 사용할 수 있으며 반도체 칩 설계 면적이 증가하여 공정 단가가 절감될 수 있다.
도 1은 본 개시의 실시예에 따른 반도체 장치를 포함하는 전자 장치를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 3은 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 4는 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 5a 내지 도 5b는 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 반도체 장치를 포함하는 전자 장치를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 전자 장치의 구성을 나타내는 도면이다.
도 8은 본 개시의 일 실시예에 따른 전자 장치의 블록도를 나타내는 도면이다.
도 9는 본 개시의 일 실시예에 따른 전자 장치들 간의 통신 프로토콜을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 개시(present disclosure)를 설명한다. 본 개시는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.
본 개시 가운데 사용될 수 있는“포함한다” 또는 “포함할 수 있다” 등의 표현은 개시된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 “또는” 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, “A 또는 B”는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 개시 가운데 “제 1,”“제2,”“첫째,”또는“둘째,”등의 표현들이 본 개시의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분 짓기 위해 사용될 수 있다. 예를 들어, 제1 사용자 기기와 제 2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 개시의 실시예에 따른 반도체 장치를 포함하는 전자 장치를 나타내는 도면이다.
전자 장치는 프로세서(1), 범용 메모리 브리지(2), 적어도 하나 이상의 메모리(3a~3n), 입출력 인터페이스(미도시), 디스플레이(미도시) 및 통신 인터페이스(미도시)를 포함할 수 있다. 프로세서(1), 범용 메모리 브리지(2) 및 적어도 하나 이상의 메모리(3a~3n)는 반도체 장치로 패키지되어 전자 장치에 포함될 수 있다.
프로세서(1)는 범용 메모리 브리지(2)를 통해 적어도 하나 이상의 메모리(3a~3n)로부터 정보를 판독하거나 또는 적어도 하나 이상의 메모리(3a~3n)에 정보를 기입할 수 있다.
프로세서(1)는다른 구성요소들(예를 들어, 적어도 하나의 메모리(3a~3n), 입출력 인터페이스(미도시), 디스플레이(미도시) 및 통신 인터페이스(미도시))로부터 명령을 수신하여, 수신된 명령을 해독하고, 해독된 명령에 따른 연산이나 데이터 처리를 실행할 수 있다.
적어도 하나 이상의 메모리(3a~3n)는 프로세서(1)또는 다른 구성요소들(예를 들어, 입출력 인터페이스(미도시), 디스플레이(미도시) 및 통신 인터페이스(미도시))로부터 수신되거나 프로세서(1)또는 다른 구성요소들에 의해 생성된 명령 또는 데이터를 저장할 수 있다. 적어도 하나 이상의 메모리(3a~3n)는, 예를 들면, 커널(3r), 미들웨어(3q), 애플리케이션 프로그래밍 인터페이스(API: application programming interface)(3p) 또는 애플리케이션(3o) 등의 프로그래밍 모듈들을 포함할 수 있다. 전술한 각각의 프로그래밍 모듈들은 소프트웨어, 펌웨어, 하드웨어 또는 이들 중 적어도 둘 이상의 조합으로 구성될 수 있다.
커널(3r)은 나머지 다른 프로그래밍 모듈들, 예를 들면, 미들웨어(3q), API (3p) 또는애플리케이션(3o)에 구현된 동작 또는 기능을 실행하는 데 사용되는 시스템 리소스들(예를 들어, 프로세서(1) 또는 적어도 하나 이상의 메모리(3a~3n))을 제어 또는 관리할 수 있다. 또한, 커널(3r)은 미들웨어(3q), API(3p)또는 애플리케이션(3o)에서 전자 장치의 개별 구성요소에 접근하여 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다.
미들웨어(3q)는 API(3p) 또는 애플리케이션(3o)이 커널(3r)과 통신하여 데이터를 주고받을 수 있도록 중개 역할을 수행할 수 있다. 또한, 미들웨어(3q)는 애플리케이션(3o)로부터 수신된 작업 요청들과 관련하여, 예를 들면, 애플리케이션(3o) 중 적어도 하나의 애플리케이션에 전자 장치의 시스템 리소스(예를 들어, 프로세서(1) 또는 적어도 하나 이상의 메모리(3a~3n))를 사용할 수 있는 우선 순위를 배정하는 등의 방법을 이용하여 작업 요청에 대한 제어(예: 스케쥴링 또는 로드 밸런싱)을 수행할 수 있다.
API(3p)는 애플리케이션(3o)이 커널(3r)또는 미들웨어(3q)에서 제공되는 기능을 제어하기 위한 인터페이스로, 예를 들면, 파일 제어, 창 제어, 화상 처리 또는 문자 제어 등을 위한 적어도 하나의 인터페이스 또는 함수(예: 명령어)를 포함할 수 있다.
일 실시예에서, 애플리케이션(3o)은 SMS/MMS 애플리케이션, 이메일 애플리케이션, 달력 애플리케이션, 알람 애플리케이션, 건강 관리(health care) 애플리케이션(예: 운동량 또는 혈당 등을 측정하는 애플리케이션) 또는 환경 정보 애플리케이션(예: 기압, 습도 또는 온도 정보 등을 제공하는 애플리케이션) 등을 포함할 수 있다. 추가적으로 또는 대체적으로, 애플리케이션(3o)은 전자 장치와 외부 전자 장치 사이의 정보 교환과 관련된 애플리케이션일 수 있다. 정보 교환과 관련된 애플리케이션은, 예를 들어, 외부 전자 장치에 특정 정보를 전달하기 위한 알림 전달(notification relay) 애플리케이션, 또는 외부 전자 장치를 관리하기 위한 장치 관리(device management) 애플리케이션을 포함할 수 있다.
예를 들면, 알림 전달 애플리케이션은 전자 장치의 다른 애플리케이션(예: SMS/MMS 애플리케이션, 이메일 애플리케이션, 건강 관리 애플리케이션 또는 환경 정보 애플리케이션 등)에서 발생한 알림 정보를 외부 전자 장치로 전달하는 기능을 포함할 수 있다. 추가적으로 또는 대체적으로, 알림 전달 애플리케이션은, 예를 들면, 외부 전자 장치로부터 알림 정보를 수신하여 사용자에게 제공할 수 있다. 장치 관리 애플리케이션은, 예를 들면, 전자 장치와 통신하는 외부 전자 장치의 적어도 일부에 대한 기능(예를 들어, 외부 전자 장치 자체(또는, 일부 구성 부품)의 턴온/턴오프 또는 디스플레이의 밝기(또는, 해상도) 조절), 외부 전자 장치에서 동작하는 애플리케이션 또는 외부 전자 장치에서 제공되는 서비스(예를 들어, 통화 서비스 또는 메시지 서비스)를 관리(예를 들어, 설치, 삭제 또는 업데이트)할 수 있다.
일 실시예에서, 애플리케이션(3o)은 외부 전자 장치의 속성(예를 들어, 전자 장치의 종류)에 따라 지정된 애플리케이션을 포함할 수 있다. 예를 들어, 외부 전자 장치가 MP3 플레이어인 경우, 애플리케이션(3o)은 음악 재생과 관련된 애플리케이션을 포함할 수 있다. 유사하게, 외부 전자 장치가 모바일 의료기기인 경우, 애플리케이션(3o)은 건강 관리와 관련된 애플리케이션을 포함할 수 있다. 일 실시예에서, 애플리케이션(3o)은 전자 장치 101에 지정된 애플리케이션 또는 외부 전자 장치로부터 수신된 애플리케이션 중 적어도 하나를 포함할 수 있다.
입출력 인터페이스(미도시)는, 입출력 장치(예: 센서, 키보드 또는 터치 스크린)를 통하여 사용자로부터 입력된 명령 또는 데이터를 프로세서(1),적어도 하나 이상의 메모리(3a~3n), 통신 인터페이스(미도시)에 전달할 수 있다. 예를 들면, 입출력 인터페이스(미도시)는 터치 스크린을 통하여 입력된 사용자의 터치에 대한 데이터를 프로세서(1)로 제공할 수 있다.
디스플레이(미도시)는 사용자에게 각종 정보(예: 멀티미디어 데이터 또는 텍스트 데이터 등)을 표시할 수 있다.
통신 인터페이스(미도시)는 전자 장치와 외부 장치 간의 통신을 연결할 수 있다. 예를 들면, 통신 인터페이스(미도시)는 네트워크 통신(예: Internet, LAN(local area network), WAN(wire area network), telecommunication network, cellular network, satellite network 또는 POTS(plain old telephone service) 등), 근거리 통신(예: wifi(wireless fidelity), BT(Bluetooth), NFC(near field communication), 또는 유선 통신(예: USB(universal serial bus), HDMI(high definition multimedia interface), RS-232(recommended standard 232) 또는 POTS(plain old telephone service) 등)을 지원할 수 있다. 일 실시예에서, 전자 장치와 외부 장치 간의 통신을 위한 프로토콜(예: 근거리 통신 프로토콜, 네트워크 통신 프로토콜 또는 유선 통신 프로토콜)은 API(3p) 또는 미들웨어(3q) 중 적어도 하나에서 지원될 수 있다.
프로세서(1)는 애플리케이션 프로세서(application processor)로서, 메모리 입출력 인터페이스를 이용하여 범용 메모리 브리지(2)를 통해 적어도 하나 이상의 메모리(3a~3n)와 정보를 교환할 수 있다.
적어도 하나 이상의 메모리(3a~3n)는 내장 메모리(Internal Memory) 및 외장메모리(External Memory) 중 적어도 하나 이상을 포함할 수 있다. 적어도 하나 이상의 메모리(3a~3n)는 와이드 입출력(Wide I/O) 인터페이스를 이용하여 범용 메모리 브리지(2)를 통해 프로세서(1)와 정보를 교환할 수 있다.
내장 메모리는, 예를 들어, 휘발성 메모리(예를 들면, DRAM(Dynamic RAM), SRAM(Static RAM), SDRAM(Synchronous Dynamic RAM) 등), 비휘발성 메모리(예를 들면, OTPROM(One Time Programmable ROM), PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), Mask ROM, Flash ROM 등), 하드 디스크 드라이브(HDD) 또는 솔리드스테이트 드라이브(SSD) 중 적어도 하나를 포함할 수 있다.
외장 메모리는CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 및Memory Stick 중 적어도 하나 이상을 포함할 수 있다.
범용 메모리 브리지(2)는 프로세서(1)와 적어도 하나 이상의 메모리(3a~3n)를 전기적으로 연결할 수 있고, 서로 다른 입출력 인터페이스를 가진 프로세서(1)와 적어도 하나 이상의 메모리(3a~3n)가 정보를 교환할 수 있는 인터페이스를 제공한다.
범용 메모리 브리지(2)는 적어도 하나 이상의 메모리(3a~3n)의 오류 정정 검사(Error Checking And Correction, ECC), 리프레쉬(Refresh), 테스트 동작을 수행하거나 제어할 수 있는 메모리 콘트롤러(controller) 기능을 수행할 수 있다.
도 2는 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
반도체 장치는 전기적 신호를 교환하는 복수 개의 반도체 칩(10a, 10b, 20a, 30a)을 포함한다. 반도체 장치는 전기적 신호를 교환하는 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)를 포함한다. 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)는 일부 면적에 걸쳐 전기적 신호를 교환할 수 있고, 기판(40a) 상에 연결될 수 있다. 일 실시예에 따르면, 반도체 장치는 범용 메모리 브리지(30a)와 연결되어 외부 장치(예를 들어, 외부 메모리 장치)와 연결될 수 있다.
더미 칩(20a)은 적층된 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)간의 전기적 신호 교환을 위한 반도체 칩이다. 더미 칩(dummy chip, 20a)은 적어도 하나 이상의 TSV(Through Silicon Via)를 포함할 수 있다. 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)는 일 면에 형성된 적어도 하나 이상의 전도성범프(50a~50r)를 매개로 전기적 신호를 교환한다.
적어도 하나 이상의 메모리(10a, 10b)는 각각 전원선(70a, 70b)을 이용하여 별도로 전원이 연결될 수 있다. 적어도 하나 이상의 메모리(10a, 10b)는 각각 전원선(70a, 70b)을 이용하여 별도로 전원이 연결되고, 일 면에 형성된 전도성범프(50a, 50b, 50c, 50d, 50g, 50h, 50i, 50j)를 이용하여 전기적 신호를 교환 수 있도록 회로면(11a, 11b)가 아래쪽으로(예를 들어, 최하층에 적층된기판(40a)방향) 향하게 할 수 있다. 또한 전원선(70a, 70b)은 전원공급 용도뿐만이 아니라, 전기적 신호선으로 이용될 수도 있다. 전도성범프(50c, 50d)는 전원 공급 용도뿐만 아니라 전기적 신호선으로 이용될 수 있다. 적어도 하나의 메모리(10a, 10b) 및 프로세서(10c)는 전원선을 위해 계단식으로 배치될 수 있다.
프로세서(10c)는 일 면에 형성된 전도성범프(50o, 50p, 50q, 50r)를 이용하여 전기적 신호를 교환 수 있도록 회로면(11c)가 아래쪽으로(예를 들어, 최하층에 적층된 기판(40a)방향) 향하게 할 수 있다.
기판(40a)은일 면에 형성된 전도성범프(50o, 50p, 50q, 50r)를 이용하여 전기적 신호를 교환 수 있도록 회로면(41c)가 상방으로(예를 들어, 최상층에 적층된 제 1 메모리(10a)방향) 향하게 할 수 있다. 기판(40a)은 적층된 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)의 기저가 되는 부분으로서, 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)는 기판을 통해 전원을 공급받거나 외부 장치와 연결될 수 있다. 기판(40a)은 기판으로 표현되었지만, 또 다른 반도체(인터포저 등)일 수도 있다.
예를 들어, 제 1 메모리(10a)는 제 2 메모리(10b)와 접촉되는 전도성범프(50c, 50d) 및 제 2 메모리(10b)와 기판(40a)을 연결하는 제 1 전원선(70a)을 이용하여 별도의 전원을 공급받을 수 있다. 제 2 메모리(10b)는 프로세서(10c)와 접촉되는 전도성범프(50i, 50j) 및 프로세서(10c)와 기판(40a)을 연결하는 제 2 전원선(70b)을 이용하여 별도의 전원을 공급받을 수 있다.
일 실시예에서, 제 1 메모리(10a)는 제 1 메모리(10a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50a, 50b)를 통해 더미 칩(20a)과 전기적 신호를 교환할 수 있다. 제 2 메모리(10b)는 제 2 메모리(10b) 일 면에 배치된 적어도 하나 이상의 전도성범프(50g, 50h)를 통해 범용 메모리 브리지(30a)와 전기적 신호를 교환할 수 있다.
제 1 메모리 칩(10a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50a, 50b, 50c, 50d)에 전기적 신호가 전송되면, 더미 칩(20a)은 적어도 하나 이상의 전도성범프(50a, 50b)에 연결된 적어도 하나 이상의 TSV(60a, 60b)에 전기적 신호를 전송할 수 있다.
더미 칩(20a)은 더미 칩(20a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50e, 50f)를 통해, 내부의 적어도 하나 이상의 TSV(60a, 60b)로부터 전달받은 전기적 신호를 범용 메모리 브리지(30a)에 전송할 수 있다.
범용 메모리 브리지(30a)는 더미 칩(20a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50e, 50f)와 제 2 메모리(10b) 일 면에 배치된 적어도 하나 이상의 전도성범프(50g, 50h)를 통해 전기적 신호를 전달받을 수 있다. 범용 메모리 브리지(30a)는 적어도 하나 이상의 전도성범프(50g, 50h)에 연결된 적어도 하나 이상의 TSV(60c, 60d)에 전기적 신호를 전송할 수 있다. 범용 메모리 브리지(30a)에 포함한 적어도 하나 이상의 TSV(60c, 60d)는 적어도 하나 이상의 전도성범프(50g, 50h)에 바로 연결되지 않을 수 있다.
범용 메모리 브리지(30a)는 제 1 메모리(10a) 및 제 2 메모리(10b)로부터 전송받은 정보를 적어도 하나 이상의 전도성범프(50k, 50l, 50m, 50n)을 통해 기판(40a)으로 전송할 수 있고, 범용 메모리 브리지(30a)는 기판(40a)과 연결된 적어도 하나 이상의 전도성범프(50k, 50l, 50m, 50n)을 통해 프로세서(10c)로부터 전송받은 정보를 전달받을 수 있다.
이때, 범용 메모리 브리지(30a)는 회로면(31a)이 상방으로(예를 들어, 가장 상층에 적층된 제 1 메모리(10a) 방향) 향하게 할 수 있다. 범용 메모리 브리지(30a)는 회로면(31a)이 상방으로 향하게 되면 제 2 메모리(10b)와 정보 전송을 위한 적어도 하나 이상의 TSV(60c, 60d)를 포함한다.
범용 메모리 브리지(30a)는 내부회로(31a)에서 이종의 메모리 인터페이스를 호환하는 기능을 수행한다. 예컨대, 더미칩(20a)과 연결된 전도성범프(50e, 50f)들을 통해서 임의의 메모리 인터페이스(예컨대, WIDE-IO 인터페이스)로 데이터를 송수신하고, 이것을 이종의 메모리 인터페이스(예컨대 LPDDR 시리즈)으로 변환하여, 데이터를 변환된 형태로 TSV(60c, 60d)를 통해 기판(40a)으로 송수신한다.
도 3은 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
반도체 장치는 전기적 신호를 교환하는 복수 개의 반도체 칩(10a, 10b,20a, 30a)을 포함한다. 반도체 장치는 전기적 신호를 교환하는 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)를 포함한다. 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)는 일부 면적에 걸쳐 전기적 신호를 교환할 수 있고, 기판(40a) 상에 연결될 수 있다. 일 실시예에 따르면, 반도체 장치는 범용 메모리 브리지(30a)와 연결되어 외부 장치(예를 들어, 외부 메모리 장치)와 연결될 수 있다.
더미 칩(20a)은 적층된 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a) 간의 전기적 신호 교환을 위한 반도체 칩이다. 더미 칩(dummy chip, 20a)은 적어도 하나 이상의 TSV(Through Silicon Via)를 포함할 수 있다. 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)는 일 면에 형성된 적어도 하나 이상의 전도성범프(50a~50r)를 매개로 전기적 신호를 교환한다.
적어도 하나 이상의 메모리(10a, 10b)는 각각 전원선(70a, 70b)을 이용하여 별도로 전원이 연결될 수 있다. 적어도 하나 이상의 메모리(10a, 10b)는 각각 전원선(70a, 70b)을 이용하여 별도로 전원이 연결되고, 일 면에 형성된 전도성범프(50a, 50b, 50c, 50d, 50g, 50h, 50i, 50j)를 이용하여 전기적 신호를 교환 수 있도록 회로면(11a, 11b)가 아래쪽으로(예를 들어, 최하층에 적층된 기판(40a)방향) 향하게 할 수 있다.
프로세서(10c)는 일 면에 형성된 전도성범프(50o, 50p, 50q, 50r)를 이용하여 전기적 신호를 교환 수 있도록 회로면(11c)가 아래쪽으로(예를 들어, 최하층에 적층된 기판(40a)방향) 향하게 할 수 있다.
기판(40a)는 일 면에 형성된 전도성범프(50o, 50p, 50q, 50r)를 이용하여 전기적 신호를 교환 수 있도록 회로면(41c)가 상방으로(예를 들어, 최상층에 적층된 제 1 메모리(10a)방향) 향하게 할 수 있다. 기판(40a)은 적층된 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)의 기저가 되는 부분으로서, 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c), 더미 칩(20a) 및 범용 메모리 브리지(30a)는 기판을 통해 전원을 공급받거나 외부 장치와 연결될 수 있다.
예를 들어, 제 1 메모리(10a)는 제 2 메모리(10b)와 접촉되는 전도성범프(50c, 50d) 및 제 2 메모리(10b)와 기판(40a)을 연결하는 제 1 전원선(70a)을 이용하여 별도의 전원을 공급받을 수 있다. 제 2 메모리(10b)는 프로세서(10c)와 접촉되는 전도성범프(50i, 50j) 및 프로세서(10c)와 기판(40a)을 연결하는 제 2 전원선(70b)을 이용하여 별도의 전원을 공급받을 수 있다. 또한 전원선(70a, 70b)은 전원공급 용도뿐만이 아니라, 전기적 신호선으로 이용될 수도 있다. 전도성범프(50c, 50d)는 전원 공급 용도뿐만 아니라 전기적 신호선으로 이용될 수 있다. 적어도 하나의 메모리(10a, 10b) 및 프로세서(10c)는 전원선을 위해 계단식으로 배치될 수 있다.
일 실시 예에서, 제 1 메모리(10a)는 제 1 메모리(10a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50a, 50b, 50c, 50d)를 통해 더미 칩(20a)과 전기적 신호를 교환할 수 있다. 제 2 메모리(10b)는 제 2 메모리(10b) 일 면에 배치된 적어도 하나 이상의 전도성범프(50g, 50h, 50i, 50j)를 통해 범용 메모리 브리지(30a)와 전기적 신호를 교환할 수 있다.
제 1 메모리 칩(10a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50a, 50b, 50c, 50d)에 전기적 신호가 전송되면, 더미 칩(20a)은 적어도 하나 이상의 전도성범프(50a, 50b, 50c, 50d)에 연결된 적어도 하나 이상의 TSV(60a, 60b)에 전기적 신호를 전송할 수 있다.
더미 칩(20a)은 더미 칩(20a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50e, 50f)를 통해 전달받은 전기적 신호를 범용 메모리 브리지(30a)에 전송할 수 있다.
범용 메모리 브리지(30a)는 더미 칩(20a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50e, 50f)와 제 2 메모리(10b) 일 면에 배치된 적어도 하나 이상의 전도성범프(50g, 50h)를 통해 전기적 신호를 전달받을 수 있다. 범용 메모리 브리지(30a)는 적어도 하나 이상의 전도성범프(50g, 50h)에 연결된 적어도 하나 이상의 TSV(60c, 60d, 60e, 60f)에 전기적 신호를 전송할 수 있다.
범용 메모리 브리지(30a)는 제 1 메모리(10a) 및 제 2 메모리(10b)로부터 전송받은 정보를 적어도 하나 이상의 전도성범프(50k, 50l, 50m, 50n)을 통해 기판(40a)으로 전송할 수 있고, 범용 메모리 브리지(30a)는 기판(40a)과 연결된 적어도 하나 이상의 전도성범프(50k, 50l, 50m, 50n)을 통해 프로세서(10c)로부터 전송받은 정보를 전달받을 수 있다.
이때, 범용 메모리 브리지(30a)는 회로면(31a)이 하방으로(예를 들어, 최하층에 적층된 기판(40a)방향) 향하게 할 수 있다. 범용 메모리 브리지(30a)는 회로면(31a)이 하방으로 향하게 되면 제 2 메모리(10b)와 정보 전송을 위한 적어도 하나 이상의 TSV(60c, 60d) 및 더미 칩(20a)과 정보 전송을 위한 적어도 하나 이상의 TSV(60e, 60f)를 포함할 수 있다.
도 4는 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
반도체 장치는 전기적 신호를 교환하는 복수 개의 반도체 칩(10a, 10b,30a)을 포함한다. 반도체 장치는 전기적 신호를 교환하는 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c) 및 범용 메모리 브리지(30a)를 포함한다. 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c) 및 범용 메모리 브리지(30a)는 일부 면적에 걸쳐 전기적 신호를 교환할 수 있고, 기판(40a) 상에 연결될 수 있다. 일 실시예에 따르면, 반도체 장치는 범용 메모리 브리지(30a)와 연결되어 외부 장치(예를 들어, 외부 메모리 장치)와 연결될 수 있다.
적어도 하나 이상의 메모리(10a, 10b)는 각각 전원선(70a, 70b)을 이용하여 별도로 전원이 연결될 수 있다. 적어도 하나 이상의 메모리(10a, 10b)는 각각 전원선(70a, 70b)을 이용하여 별도로 전원이 연결되고, 일 면에 형성된 전도성범프(50a, 50b, 50c, 50d, 50g, 50h)를 이용하여 전기적 신호를 교환 수 있도록 회로면(11a, 11b)가 아래쪽으로(예를 들어, 최하층에 적층된 기판(40a)방향) 향하게 할 수 있다. 또한 전원선(70a, 70b)은 전원공급 용도뿐만이 아니라, 전기적 신호선으로 이용될 수도 있다. 전도성범프(50c, 50d)는 전원 공급 용도뿐만 아니라 전기적 신호선으로 이용될 수 있다.
프로세서(10c)는 일 면에 형성된 전도성범프(50l, 50m, 50n, 50o)를 이용하여 전기적 신호를 교환 수 있도록 회로면(11c)가 아래쪽으로(예를 들어, 최하층에 적층된 기판(40a)방향) 향하게 할 수 있다.
기판(40a)은일 면에 형성된 전도성범프(50m, 50n, 50o, 50p)를 이용하여 전기적 신호를 교환 수 있도록 회로면(41c)가 상방으로(예를 들어, 최상층에 적층된 제 1 메모리(10a)방향) 향하게 할 수 있다. 기판(40a)은 적층된 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c) 및 범용 메모리 브리지(30a)의 기저가 되는 부분으로서, 적어도 하나 이상의 메모리(10a, 10b), 프로세서(10c) 및 범용 메모리 브리지(30a)는 기판을 통해 전원을 공급받거나 외부 장치와 연결될 수 있다.
예를 들어, 제 1 메모리(10a)는 제 2 메모리(10b)와 접촉되는 전도성범프(50c, 50d) 및 제 2 메모리(10b)와 기판(40a)을 연결하는 제 1 전원선(70a)을 이용하여 별도의 전원을 공급받을 수 있다. 제 2 메모리(10b)는 프로세서(10c)와 접촉되는 전도성범프(50g, 50h) 및 프로세서(10c)와 기판(40a)을 연결하는 제 2 전원선(70b)을 이용하여 별도의 전원을 공급받을 수 있다. 적어도 하나의 메모리(10a, 10b) 및 프로세서(10c)는 전원선을 위해 계단식으로 배치될 수 있다.
일 실시 예에서, 제 1 메모리(10a)는 제 1 메모리(10a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50a, 50b, 50c, 50d)를 통해 범용 메모리 브리지(30a)과 전기적 신호를 교환할 수 있다. 제 2 메모리(10b)는 제 2 메모리(10b) 일 면에 배치된 적어도 하나 이상의 전도성범프(50e, 50f, 50g, 50h)를 통해 범용 메모리 브리지(30a)와 전기적 신호를 교환할 수 있다.
제 1 메모리 칩(10a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50a, 50b, 50c, 50d)에 전기적 신호가 전송되면, 제 2 메모리(10b)은 적어도 하나 이상의 전도성범프(50e, 50f, 50g, 50h)에 연결된 적어도 하나 이상의 TSV(60a, 60b)에 전기적 신호를 전송할 수 있다.
범용 메모리 브리지(30a)는범용 메모리 브리지(30a) 일 면에 배치된 적어도 하나 이상의 전도성범프(50i, 50j, 50k, 50l)를 통해 전달받은 전기적 신호를 전송할 수 있다. 범용 메모리 브리지(30a)는 적어도 하나 이상의 전도성범프(50i, 50j, 50k, 50l)에 연결된 적어도 하나 이상의 TSV(60c, 60d)에 전기적 신호를 전송할 수 있다.
범용 메모리 브리지(30a)는 제 1 메모리(10a) 및 제 2 메모리(10b)로부터 전송받은 정보를 적어도 하나 이상의 전도성범프(50i, 50j, 50k, 50l)를 통해 기판(40a)으로 전송할 수 있고, 범용 메모리 브리지(30a)는 기판(40a)과 연결된 적어도 하나 이상의 (50i, 50j, 50k, 50l)를 통해 프로세서(10c)로부터 전송받은 정보를 전달받을 수 있다. 범용 메모리 브리지(30a)는 제 1 메모리(10a) 및 제 2 메모리(10b)와 정보 전송을 위한 적어도 하나 이상의 TSV(60c, 60d)를 포함할 수 있다.
도 5a 내지 도 5b는 본 개시의 일 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 5a 에서, 반도체 장치는 전기적 신호를 교환하는 복수 개의 반도체 칩(10a, 10b, 10c, 10d, 10e, 20a, 20b, 30a, 30b)을 포함한다. 반도체 장치는 전기적 신호를 교환하는 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 프로세서(10e), 적어도 하나 이상의 더미 칩(20a, 20b) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)를 포함한다. 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 프로세서(10e), 적어도 하나 이상의 더미 칩(20a, 20b) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)는 일부 면적에 걸쳐 전기적 신호를 교환할 수 있고, 기판(40) 상에 연결될 수 있다. 일 실시예에 따르면, 반도체 장치는 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)와 연결되어 외부 장치(예를 들어, 외부 메모리 장치)와 연결될 수 있다. 기판(40)은 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 프로세서(10e), 적어도 하나 이상의 더미 칩(20a, 20b) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)이 적층되는 기저로서 기판(40)을 통해 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 프로세서(10e), 적어도 하나 이상의 더미 칩(20a, 20b) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)이 전원을 공급받거나 외부와 연결될 수 있다.
적어도 하나 이상의 더미 칩(20a, 20b)은 적층된 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 프로세서(10e) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b) 간의 전기적 신호 교환을 위한 반도체 칩이다. 적어도 하나 이상의 더미 칩(dummy chip, 20a, 20b)은 적어도 하나 이상의 TSV(Through Silicon Via, 60a, 60b, 60c, 60d)를 포함할 수 있다. 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)는 적어도 하나 이상의 TSV(Through Silicon Via, 60e, 60f, 60g, 60f)를 포함할 수 있다. 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 프로세서(10e), 적어도 하나 이상의 더미 칩(20a, 20b) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)는 일 면에 형성된 적어도 하나 이상의 전도성범프를 매개로 전기적 신호를 교환한다.
적어도 하나 이상의 더미 칩(20a, 20b) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)는 좌우 양측으로 배치되어 있고 기판(40)위에 적층된 프로세서(10e)를 중심으로 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d)가 좌우 양측으로 배치되어 적층된다.
기판(40) 위에 프로세서(10e)를 중심 좌우 양측에 적어도 하나 이상의 범용 메모리 브리지(30a, 30b)가 배치된다. 프로세서(10e) 및 적어도 하나 이상의 범용 메모리 브리지(30a, 30b) 위에 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d)를 중심으로 좌우 양측에 적어도 하나 이상의 더미 칩(20a, 20b)이 배치된다. 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d) 및 적어도 하나 이상의 더미 칩(20a, 20b) 위에 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d)를 좌우 양측으로 배치할 수 있다.
도 5b 에서, 반도체 장치는 전기적 신호를 교환하는 복수 개의 반도체 칩(10a, 10b, 10c, 10d, 10e, 10f, 20, 30)을 포함한다. 반도체 장치는 전기적 신호를 교환하는 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 적어도 하나 이상의 프로세서(10e, 10f), 더미 칩(20) 및 범용 메모리 브리지(30)를 포함한다. 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 적어도 하나 이상의 프로세서(10e, 10f), 더미 칩(20) 및 범용 메모리 브리지(30)는 일부 면적에 걸쳐 전기적 신호를 교환할 수 있고, 기판(40) 상에 연결될 수 있다. 일 실시예에 따르면, 반도체 장치는 범용 메모리 브리지(30)와 연결되어 외부 장치(예를 들어, 외부 메모리 장치)와 연결될 수 있다. 기판(40)은 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 적어도 하나 이상의 프로세서(10e, 10f), 더미 칩(20) 및 범용 메모리 브리지(30)이 적층되는 기저로서 기판(40)을 통해 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 적어도 하나 이상의 프로세서(10e, 10f), 더미 칩(20) 및 범용 메모리 브리지(30)이 전원을 공급받거나 외부와 연결될 수 있다.
더미 칩(20)은 적층된 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 적어도 하나 이상의 프로세서(10e, 10f) 및 범용 메모리 브리지(30) 간의 전기적 신호 교환을 위한 반도체 칩이다. 더미 칩(dummy chip, 20)은 적어도 하나 이상의 TSV(Through Silicon Via, 60a, 60b)를 포함할 수 있다. 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d), 적어도 하나 이상의 프로세서(10e, 10f), 더미 칩(20) 및 범용 메모리 브리지(30)는 일 면에 형성된 적어도 하나 이상의 전도성범프를 매개로 전기적 신호를 교환한다. 범용 메모리 브리지(30)는 적어도 하나 이상의 TSV(60c, 60d, 60e, 60f)를 포함할 수 있다.
또한 적어도 하나의 전원선(50a, 50b, 50c, 50d)은 전원공급 용도뿐만이 아니라, 전기적 신호선으로 이용될 수도 있다. 전도성범프는 전원 공급 용도뿐만 아니라 전기적 신호선으로 이용될 수 있다.
기판(40) 위에 범용 메모리 브리지(30)를 중심으로 좌우 양측에 적어도 하나 이상의 프로세서(10e, 10f)가 배치된다. 적어도 하나 이상의 프로세서(10e, 10f) 및 범용 메모리 브리지(30) 위에 더미 칩(20)을 중심으로 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d)가 배치된다. 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d) 및 더미 칩(20) 위에 적어도 하나 이상의 메모리(10a, 10b, 10c, 10d)가 배치된다.
도 6은 본 개시의 일 실시예에 따른 반도체 장치(100)를 포함하는 전자 장치를 나타내는 도면이다.
본 개시에 따른 전자 장치는, 통신 기능이 포함된 장치일 수 있다. 예를 들면, 전자 장치는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동전화기(mobile phone), 화상전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device)(예: 전자 안경과 같은 head-mounted-device(HMD), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 또는 스마트 와치(smartwatch))중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 전자 장치는 통신 기능을 갖춘 스마트 가전 제품(smart home appliance)일 수 있다. 스마트 가전 제품은, 예를 들자면, 전자 장치는 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), TV 박스(예를 들면, 삼성 HomeSyncTM, 애플TVTM, 또는 구글 TVTM), 게임 콘솔(game consoles), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 전자 장치는 각종 의료기기(예: MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치 및 자이로콤파스 등), 항공 전자기기(avionics), 보안 기기, 또는 산업용 또는 가정용 로봇 중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 전자 장치는 통신 기능을 포함한 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 입력장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 본 개시에 따른 전자 장치는 전술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 또한, 본 개시에 따른 전자 장치는 전술한 기기들에 한정되지 않음은 당업자에게 자명하다.
이하, 첨부된 도면을 참조하여 다양한 실시예에 따른 전자 장치에 대해서 살펴본다. 다양한 실시예에서 이용되는 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.
도 7은 다양한 실시예에 따른, 전자 장치 101을 포함하는 네트워크 환경 100를 도시한다. 도 7을 참조하면, 상기 전자 장치 101는 버스 110, 프로세서 120, 메모리 130, 입출력 인터페이스 140, 디스플레이 150, 통신인터페이스 160 및 기능모듈 170을 포함할 수 있다. 상기 버스 110는 전술한 구성요소들을 서로 연결하고, 전술한 구성요소들 간의 통신(예: 제어 메시지)을 전달하는 회로일 수 있다.
상기 프로세서 120는, 예를 들면, 상기 버스 110를 통해 전술한 다른 구성요소들(예: 상기 메모리 130, 상기 입출력 인터페이스 140, 상기 디스플레이 150, 상기 통신 인터페이스 160, 또는 상기 기능 모듈 170 등)로부터 명령을 수신하여, 수신된 명령을 해독하고, 해독된 명령에 따른 연산이나 데이터 처리를 실행할 수 있다.
상기 메모리 130는, 상기 프로세서 120 또는 다른 구성요소들(예: 상기 입출력 인터페이스 140, 상기 디스플레이 150, 상기 통신 인터페이스 160, 또는 상기 기능 모듈 170 등)로부터 수신되거나 상기 프로세서 120 또는 다른 구성요소들에 의해 생성된 명령 또는 데이터를 저장할 수 있다. 상기 메모리 130는, 예를 들면, 커널 131, 미들웨어 132, 어플리케이션 프로그래밍 인터페이스(API: application programming interface) 133 또는 어플리케이션 134 등의 프로그래밍 모듈들을 포함할 수 있다. 전술한 각각의 프로그래밍 모듈들은 소프트웨어, 펌웨어, 하드웨어 또는 이들 중 적어도 둘 이상의 조합으로 구성될 수 있다.
상기 커널 131은 나머지 다른 프로그래밍 모듈들, 예를 들면, 상기 미들웨어 132, 상기 API 133 또는 상기 어플리케이션 134에 구현된 동작 또는 기능을 실행하는 데 사용되는 시스템 리소스들(예: 상기 버스 110, 상기 프로세서 120 또는 상기 메모리 130 등)을 제어 또는 관리할 수 있다. 또한, 상기 커널 131은 상기 미들웨어 132, 상기 API 133 또는 상기 어플리케이션 134에서 상기 전자 장치 101의 개별 구성요소에 접근하여 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다.
상기 미들웨어 132는 상기 API 133 또는 상기 어플리케이션 134이 상기 커널 131과 통신하여 데이터를 주고받을 수 있도록 중개 역할을 수행할 수 있다. 또한, 상기 미들웨어 132는 상기 어플리케이션 134로부터 수신된 작업 요청들과 관련하여, 예를 들면, 상기 어플리케이션 134 중 적어도 하나의 어플리케이션에 상기 전자 장치 101의 시스템 리소스(예: 상기 버스 110, 상기 프로세서 120 또는 상기 메모리 130 등)를 사용할 수 있는 우선 순위를 배정하는 등의 방법을 이용하여 작업 요청에 대한 제어(예: 스케쥴링 또는 로드 밸런싱)을 수행할 수 있다.
상기 API 133는 상기 어플리케이션 134이 상기 커널 131 또는 상기 미들웨어 132에서 제공되는 기능을 제어하기 위한 인터페이스로, 예를 들면, 파일 제어, 창 제어, 화상 처리 또는 문자 제어 등을 위한 적어도 하나의 인터페이스 또는 함수(예: 명령어)를 포함할 수 있다.
다양한 실시예에 따르면, 상기 어플리케이션 134는 SMS/MMS 어플리케이션, 이메일 어플리케이션, 달력 어플리케이션, 알람 어플리케이션, 건강 관리(health care) 어플리케이션(예: 운동량 또는 혈당 등을 측정하는 어플리케이션) 또는 환경 정보 어플리케이션(예: 기압, 습도 또는 온도 정보 등을 제공하는 어플리케이션) 등을 포함할 수 있다. 추가적으로 또는 대체적으로, 상기 어플리케이션 134은 상기 전자 장치 101와 외부 전자 장치(예: 전자 장치 102 또는 전자 장치 104) 사이의 정보 교환과 관련된 어플리케이션일 수 있다. 상기 정보 교환과 관련된 어플리케이션은, 예를 들어, 상기 외부 전자 장치에 특정 정보를 전달하기 위한 알림 전달(notification relay) 어플리케이션, 또는 상기 외부 전자 장치를 관리하기 위한 장치 관리(device management) 어플리케이션을 포함할 수 있다.
예를 들면, 상기 알림 전달 어플리케이션은 상기 전자 장치 101 의 다른 어플리케이션(예: SMS/MMS 어플리케이션, 이메일 어플리케이션, 건강 관리 어플리케이션 또는 환경 정보 어플리케이션 등)에서 발생한 알림 정보를 외부 전자 장치(예: 전자 장치 102 또는 전자 장치 104)로 전달하는 기능을 포함할 수 있다. 추가적으로 또는 대체적으로, 상기 알림 전달 어플리케이션은, 예를 들면, 외부 전자 장치(예: 전자 장치 102 또는 전자 장치 104)로부터 알림 정보를 수신하여 사용자에게 제공할 수 있다. 상기 장치 관리 어플리케이션은, 예를 들면, 상기 전자 장치 101와 통신하는 외부 전자 장치(예: 전자 장치 102 또는 전자 장치 104)의 적어도 일부에 대한 기능(예: 외부 전자 장치 자체(또는, 일부 구성 부품)의 턴온/턴오프 또는 디스플레이의 밝기(또는, 해상도) 조절), 상기 외부 전자 장치에서 동작하는 어플리케이션 또는 상기 외부 전자 장치에서 제공되는 서비스(예: 통화 서비스 또는 메시지 서비스)를 관리(예: 설치, 삭제 또는 업데이트)할 수 있다.
다양한 실시예에 따르면, 상기 어플리케이션 134은 상기 외부 전자 장치(예: 전자 장치 102 또는 전자 장치 104)의 속성(예: 전자 장치의 종류)에 따라 지정된 어플리케이션을 포함할 수 있다. 예를 들어, 외부 전자 장치가 MP3 플레이어인 경우, 상기 어플리케이션 134은 음악 재생과 관련된 어플리케이션을 포함할 수 있다. 유사하게, 외부 전자 장치가 모바일 의료기기인 경우, 상기 어플리케이션 134은 건강 관리와 관련된 어플리케이션을 포함할 수 있다. 한 실시예에 따르면, 상기 어플리케이션 134은 전자 장치 101에 지정된 어플리케이션 또는 외부 전자 장치(예: 서버 106, 전자 장치 102 또는 전자 장치 104)로부터 수신된 어플리케이션 중 적어도 하나를 포함할 수 있다.
상기 입출력 인터페이스 140은, 입출력 장치(예: 센서, 키보드 또는 터치 스크린)를 통하여 사용자로부터 입력된 명령 또는 데이터를, 예를 들면, 상기 버스 110를 통해 상기 프로세서 120, 상기 메모리 130, 상기 통신 인터페이스 160, 또는 상기 기능 모듈 170에 전달할 수 있다. 예를 들면, 상기 입출력 인터페이스 140은 터치 스크린을 통하여 입력된 사용자의 터치에 대한 데이터를 상기 프로세서 120로 제공할 수 있다. 또한, 상기 입출력 인터페이스 140은, 예를 들면, 상기 버스 110을 통해 상기 프로세서 120, 상기 메모리 130, 상기 통신 인터페이스 160, 또는 상기 기능 모듈 170로부터 수신된 명령 또는 데이터를 상기 입출력 장치(예: 스피커 또는 디스플레이)를 통하여 출력할 수 있다. 예를 들면, 상기 입출력 인터페이스 140은 상기 프로세서 120를 통하여 처리된 음성 데이터를 스피커를 통하여 사용자에게 출력할 수 있다.
상기 디스플레이 150은 사용자에게 각종 정보(예: 멀티미디어 데이터 또는 텍스트 데이터 등)을 표시할 수 있다.
상기 통신 인터페이스 160은 상기 전자 장치 101와 외부 장치(예: 전자 장치 102, 전자 장치 104, 또는 서버 106) 간의 통신을 연결할 수 있다. 예를 들면, 상기 통신 인터페이스 160은 네트워크 통신 162(예: Internet, LAN(local area network), WAN(wire area network), telecommunication network, cellular network, satellite network 또는 POTS(plain old telephone service) 등), 근거리 통신 164(예: wifi(wireless fidelity), BT(Bluetooth), NFC(near field communication), 또는 유선 통신(예: USB(universal serial bus), HDMI(high definition multimedia interface), RS-232(recommended standard 232) 또는 POTS(plain old telephone service) 등)을 지원할 수 있다. 한 실시예에 따르면, 상기 전자 장치 101와 외부 장치 간의 통신을 위한 프로토콜(예: 근거리 통신 프로토콜, 네트워크 통신 프로토콜 또는 유선 통신 프로토콜)은 상기 API 133 또는 상기 미들웨어 132 중 적어도 하나에서 지원될 수 있다. 상기 전자 장치 102, 104 각각은 상기 전자 장치 101와 동일한 (예: 같은 타입의) 장치이거나 또는 다른 (예: 다른 타입의) 장치일 수 있다.
도 8은 다양한 실시예들에 따른 전자 장치 801의 블록도 800를 도시한다. 상기 전자 장치 801는, 예를 들면, 도 7에 도시된 전자 장치 101의 전체 또는 일부를 구성할 수 있다. 도 8을 참조하면, 상기 전자 장치 801는 하나 이상의 프로세서 810, SIM(subscriber identification module) 카드 814, 메모리 820, 통신 모듈 830, 센서 모듈 840, 입력 모듈 850, 디스플레이 860, 인터페이스 870, 오디오 모듈 880, 카메라 모듈 891, 전력관리 모듈 895, 배터리 896, 인디케이터 897 또는 모터 898 를 포함할 수 있다.
상기 프로세서 810(예: 상기 프로세서 120)는 하나 이상의 어플리케이션 프로세서(AP: application processor) 811 또는 하나 이상의 커뮤니케이션 프로세서(CP: communication processor) 813를 포함할 수 있다. 도 8에서는 상기 AP 811 및 상기 CP 813가 프로세서 810 내에 포함된 것으로 도시되었으나, 상기 AP 811 와 상기 CP 813는 서로 다른 IC 패키지들 내에 각각 포함될 수 있다. 한 실시예에 따르면, 상기 AP 811 및 상기 CP 813는 하나의 IC 패키지 내에 포함될 수 있다.
상기 AP 811는 운영체제 또는 응용 프로그램을 구동하여 상기 AP 811에 연결된 다수의 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 멀티미디어 데이터를 포함한 각종 데이터 처리 및 연산을 수행할 수 있다. 상기 AP 811는, 예를 들면, SoC(system on chip) 로 구현될 수 있다. 한 실시예에 따르면, 상기 프로세서 810는 GPU(graphic processing unit, 미도시)를 더 포함할 수 있다.
상기 CP 813는 상기 전자 장치 801(예: 상기 전자 장치 101)와 네트워크로 연결된 다른 전자 장치들(예: 전자 장치 102, 전자 장치 104, 또는 서버 106) 간의 통신에서 데이터 링크를 관리하고 통신 프로토콜을 변환하는 기능을 수행할 수 있다. 상기 CP 813는, 예를 들면, SoC로 구현될 수 있다. 한 실시예에 따르면, 상기 CP 813는 멀티미디어 제어 기능의 적어도 일부를 수행할 수 있다. 상기 CP 813는, 예를 들면, 가입자 식별 모듈(예: SIM 카드 814)을 이용하여 통신 네트워크 내에서 전자 장치의 구별 및 인증을 수행할 수 있다. 또한, 상기 CP 813는 사용자에게 음성 통화, 영상 통화, 문자 메시지 또는 패킷 데이터(packet data) 등의 서비스들을 제공할 수 있다.
또한, 상기 CP 813는 상기 통신 모듈 830의 데이터 송수신을 제어할 수 있다. 도 8에서는, 상기 CP 813, 상기 전력관리 모듈 895 또는 상기 메모리820 등의 구성요소들이 상기 AP 811와 별개의 구성요소로 도시되어 있으나, 한 실시예에 따르면, 상기 AP 811가 전술한 구성요소들의 적어도 일부(예: 상기 CP 813)를 포함하도록 구현될 수 있다.
한 실시예에 따르면, 상기 AP 811 또는 상기 CP 813는 각각에 연결된 비휘발성 메모리 또는 다른 구성요소 중 적어도 하나로부터 수신한 명령 또는 데이터를 휘발성 메모리에 로드(load)하여 처리할 수 있다. 또한, 상기 AP 811 또는 상기 CP 813는 다른 구성요소 중 적어도 하나로부터 수신하거나 다른 구성요소 중 적어도 하나에 의해 생성된 데이터를 비휘발성 메모리에 저장(store)할 수 있다.
상기 SIM 카드 814는 가입자 식별 모듈을 포함하는 카드일 수 있으며, 전자 장치의 특정 위치에 형성된 슬롯에 삽입될 수 있다. 상기 SIM 카드 814는 고유한 식별 정보(예: ICCID(integrated circuit card identifier)) 또는 가입자 정보(예: IMSI(international mobile subscriber identity))를 포함할 수 있다.
상기 메모리 820(예: 상기 메모리 130)는 내장 메모리 822 또는 외장 메모리 824를 포함할 수 있다. 상기 내장 메모리 822는, 예를 들면, 휘발성 메모리(예를 들면, DRAM(dynamic RAM), SRAM(static RAM), SDRAM(synchronous dynamic RAM) 등) 또는 비휘발성 메모리(non-volatile Memory, 예를 들면, OTPROM(one time programmable ROM), PROM(programmable ROM), EPROM(erasable and programmable ROM), EEPROM(electrically erasable and programmable ROM), mask ROM, flash ROM, NAND flash memory, NOR flash memory 등) 중 적어도 하나를 포함할 수 있다. 한 실시예에 따르면, 상기 내장 메모리 822는 Solid State Drive (SSD)일 수 있다. 상기 외장 메모리 824는 flash drive, 예를 들면, CF(compact flash), SD(secure digital), Micro-SD(micro secure digital), Mini-SD(mini secure digital), xD(extreme digital) 또는 Memory Stick 등을 더 포함할 수 있다. 상기 외장 메모리 824는 다양한 인터페이스를 통하여 상기 전자 장치 801과 기능적으로 연결될 수 있다. 한 실시예에 따르면, 상기 전자 장치 801는 하드 드라이브와 같은 저장 장치(또는 저장 매체)를 더 포함할 수 있다.
상기통신모듈 830(예: 상기 통신 인터페이스 160)은 무선 통신 모듈 831 또는 RF 모듈 834을 포함할 수 있다. 상기 무선 통신 모듈 831은, 예를 들면, WiFi 833, BT(bluetooth) 835, GPS 837 또는 NFC(near field communication) 839를 포함할 수 있다. 예를 들면, 상기 무선 통신 모듈 831은 무선 주파수를 이용하여 무선 통신 기능을 제공할 수 있다. 추가적으로 또는 대체적으로, 상기 무선 통신 모듈 831은 상기 전자 장치 800를 네트워크(예: Internet, LAN(local area network), WAN(wire area network), telecommunication network, cellular network, satellite network 또는 POTS(plain old telephone service) 등)와 연결시키기 위한 네트워크 인터페이스(예: LAN card) 또는 모뎀 등을 포함할 수 있다.
상기 RF 모듈 834은 데이터의 송수신, 예를 들면, RF 신호의 송수신을 담당할 수 있다. 상기 RF 모듈 834은, 도시되지는 않았으나, 예를 들면, 트랜시버(transceiver), PAM(power amp module), 주파수 필터(frequency filter) 또는 LNA(low noise amplifier) 등을 포함할 수 있다. 또한, 상기 RF 모듈 834은 무선 통신에서 자유 공간상의 전자파를 송수신하기 위한 부품, 예를 들면, 도체 또는 도선 등을 더 포함할 수 있다.
상기 센서 모듈 840은 물리량을 계측하거나 전자 장치 800의 작동 상태를 감지하여, 계측 또는 감지된 정보를 전기 신호로 변환할 수 있다. 상기 센서 모듈 840은, 예를 들면, 제스처 센서 840A, 자이로 센서 840B, 기압 센서 840C, 마그네틱 센서 840D, 가속도 센서 840E, 그립 센서 840F, 근접 센서 840G, color 센서 840H(예: RGB(red, green, blue) 센서), 생체 센서 840I, 온/습도 센서 840J, 조도 센서 840K 또는 UV(ultra violet) 센서 840M중의 적어도 하나를 포함할 수 있다. 추가적으로 또는 대체적으로, 상기 센서 모듈 840은, 예를 들면, 후각 센서(E-nose sensor, 미도시), EMG 센서(electromyography sensor, 미도시), EEG 센서(electroencephalogram sensor, 미도시), ECG 센서(electrocardiogram sensor, 미도시), IR(infra red) 센서(미도시), 홍채 센서(미도시) 또는 지문 센서(미도시) 등을 포함할 수 있다. 상기 센서 모듈 840은 그 안에 속한 적어도 하나 이상의 센서들을 제어하기 위한 제어 회로를 더 포함할 수 있다.
상기 입력 모듈 850은 터치 패널(touch panel) 852, (디지털) 펜 센서(pen sensor) 854, 키(key) 856 또는 초음파(ultrasonic) 입력 장치 858를 포함할 수 있다. 상기 터치 패널 852은, 예를 들면, 정전식, 감압식, 적외선 방식 또는 초음파 방식 중 적어도 하나의 방식으로 터치 입력을 인식할 수 있다. 또한, 상기 터치 패널 852은 제어 회로를 더 포함할 수도 있다. 정전식의 경우, 물리적 접촉 또는 근접 인식이 가능하다. 상기 터치 패널 852은 택타일레이어(tactile layer)를 더 포함할 수도 있다. 이 경우, 상기 터치 패널 852은 사용자에게 촉각 반응을 제공할 수 있다.
상기 (디지털) 펜 센서 854는, 예를 들면, 사용자의 터치 입력을 받는 것과 동일 또는 유사한 방법 또는 별도의 인식용 쉬트(sheet)를 이용하여 구현될 수 있다. 상기 키 856는, 예를 들면, 물리적인 버튼, 광학식 키, 키패드, 또는 터치키를 포함할 수 있다. 상기 초음파(ultrasonic) 입력 장치 858는 초음파 신호를 발생하는 입력 도구를 통해, 전자 장치에서 마이크(예: 마이크 888)로 음파를 감지하여 데이터를 확인할 수 있는 장치로서, 무선 인식이 가능하다. 한 실시예에 따르면, 상기 전자 장치 800는 상기 통신 모듈 830를 이용하여 이와 연결된 외부 장치(예: 네트워크, 컴퓨터 또는 서버)로부터 사용자 입력을 수신할 수도 있다.
상기 디스플레이 860(예: 상기 디스플레이 150)은 패널 862, 홀로그램 864, 또는 프로젝터 866을 포함할 수 있다. 상기 패널 862은, 예를 들면, LCD(liquid-crystal display) 또는 AM-OLED(active-matrix organic light-emitting diode) 등일 수 있다. 상기 패널 862은, 예를 들면, 유연하게(flexible), 투명하게(transparent) 또는 착용할 수 있게(wearable) 구현될 수 있다. 상기 패널 862은 상기 터치 패널 852과 하나의 모듈로 구성될 수도 있다. 상기 홀로그램 864은 빛의 간섭을 이용하여 입체 영상을 허공에 보여줄 수 있다. 상기 프로젝터 866는 스크린에 빛을 투사하여 영상을 표시할 수 있다. 상기 스크린은, 예를 들면, 상기 전자 장치 800의 내부 또는 외부에 위치할 수 있다. 한 실시예에 따르면, 상기 디스플레이 860은 상기 패널 862, 상기 홀로그램 864, 또는 프로젝터 866를 제어하기 위한 제어 회로를 더 포함할 수 있다.
상기 인터페이스 870는, 예를 들면, HDMI(high-definition multimedia interface) 872, USB(universal serial bus) 874, 광통신(optical communication) 단자 876 또는 D-sub(D-subminiature) 878를 포함할 수 있다. 상기 인터페이스 870는, 예를 들면, 도 7에 도시된 통신 인터페이스 160에 포함될 수 있다. 추가적으로 또는 대체적으로, 상기 인터페이스870는, 예를 들면, MHL(mobile high-definition link(미도시)), SD(secure Digital)/MMC(multi-media card)(미도시) 또는 IrDA(infrared data association, 미도시)를 포함할 수 있다.
상기 오디오 모듈 880은 소리(sound)와 전기신호를 쌍방향으로 변환시킬 수 있다. 상기 오디오 모듈 880의 적어도 일부 구성요소는, 예를 들면, 도 7 에 도시된 입출력 인터페이스 140에 포함될 수 있다. 상기 오디오 모듈 880은, 예를 들면, 스피커 882, 리시버 884, 이어폰 886 또는 마이크 888 등을 통해 입력 또는 출력되는 소리 정보를 처리할 수 있다.
상기 카메라 모듈 891은 정지 영상 및 동영상을 촬영할 수 있는 장치로서, 한 실시예에 따르면, 하나 이상의 이미지 센서(예: 전면 센서 또는 후면 센서), 렌즈(미도시), ISP(image signal processor, 미도시) 또는 플래쉬 (flash, 미도시)(예: LED 또는 xenon lamp)를 포함할 수 있다.
상기 전력 관리 모듈 895은 상기 전자 장치 800의 전력을 관리할 수 있다. 도시하지는 않았으나, 상기 전력 관리 모듈 895은, 예를 들면, PMIC(power management integrated circuit), 충전 IC(charger integrated circuit) 또는 배터리 또는 연료 게이지(battery or fuel gauge)를 포함할 수 있다.
상기 PMIC는, 예를 들면, 집적회로 또는 SoC 반도체 내에 탑재될 수 있다. 충전 방식은 유선과 무선으로 구분될 수 있다. 상기 충전 IC는 배터리를 충전시킬 수 있으며, 충전기로부터의 과전압 또는 과전류 유입을 방지할 수 있다. 한 실시예에 따르면, 상기 충전 IC는 유선 충전 방식 또는 무선 충전 방식 중 적어도 하나를 위한 충전 IC를 포함할 수 있다. 무선 충전 방식으로는, 예를 들면, 자기공명 방식, 자기유도 방식 또는 전자기파 방식 등이 있으며, 무선 충전을 위한 부가적인 회로, 예를 들면, 코일 루프, 공진 회로 또는 정류기 등의 회로가 추가될 수 있다.
상기 배터리 게이지는, 예를 들면, 상기 배터리 896의 잔량, 충전 중 전압, 전류 또는 온도를 측정할 수 있다. 상기 배터리 896는 전기를 저장 또는 생성할 수 있고, 그 저장 또는 생성된 전기를 이용하여 상기 전자 장치 800에 전원을 공급할 수 있다. 상기 배터리 896는, 예를 들면, 충전식 전지(rechargeable battery), 또는 태양 전자(solar battery)를 포함할 수 있다.
상기 인디케이터 897는 상기 전자 장치 800 혹은 그 일부(예: 상기 AP 811)의 특정 상태, 예를 들면, 부팅 상태, 메시지 상태 또는 충전 상태 등을 표시할 수 있다. 상기 모터 898는 전기적 신호를 기계적 진동으로 변환할 수 있다. 도시되지는 않았으나, 상기 전자 장치 800는 모바일 TV 지원을 위한 처리 장치(예: GPU)를 포함할 수 있다. 상기 모바일 TV지원을 위한 처리 장치는, 예를 들면, DMB(digital multimedia broadcasting), DVB(digital video broadcasting) 또는 미디어플로우(media flow) 등의 규격에 따른 미디어 데이터를 처리할 수 있다.
본 개시에 따른 전자 장치의 전술한 구성요소들 각각은 하나 또는 그 이상의 부품(component)으로 구성될 수 있으며, 해당 구성 요소의 명칭은 전자장치의 종류에 따라서 달라질 수 있다. 본 개시에 따른 전자 장치는 전술한 구성요소 중 적어도 하나를 포함하여 구성될 수 있으며, 일부 구성요소가 생략되거나 또는 추가적인 다른 구성요소를 더 포함할 수 있다. 또한, 본 개시에 따른 전자 장치의 구성 요소들 중 일부가 결합되어 하나의 개체(entity)로 구성됨으로써, 결합되기 이전의 해당 구성 요소들의 기능을 동일하게 수행할 수 있다.
도 9은 다양한 실시예들에 따른 복수의 전자 장치들(예: 전자 장치 910 및 전자 장치 930) 사이의 통신 프로토콜 900을 도시한다. 도 9을 참조하면, 예를 들어, 상기 통신 프로토콜 900은, 장치 발견 프로토콜(device discovery protocol) 951, 기능 교환 프로토콜(capability exchange protocol) 953, 네트워크 프로토콜(network protocol) 955 및 어플리케이션 프로토콜(application protocol) 957 등을 포함할 수 있다.
한 실시예에 따르면, 상기 장치 발견 프로토콜 951은 전자 장치들(예: 전자 장치 910 또는 전자 장치 930)이 자신과 통신 가능한 외부 전자 장치를 감지하거나 감지된 외부 전자 장치와 연결하기 위한 프로토콜일 수 있다. 예를 들어, 전자 장치 910(예: 전자 장치 101)은, 상기 장치 발견 프로토콜 951을 이용하여, 상기 전자 장치 910에서사용 가능한 통신 방법(예: wifi, BT, 또는 USB 등)을 통해, 상기 전자 장치 910와 통신 가능한 기기(device)로, 전자 장치 930(예: 전자 장치 102)를 감지할 수 있다. 상기 전자 장치 910는, 상기 전자 장치 930과의 통신 연결을 위해, 상기 장치 발견 프로토콜 951을 이용하여, 감지된 전자 장치 930에 대한 식별 정보를 획득하여 저장할 수 있다. 상기 전자 장치 910는, 예를 들면, 적어도 상기 식별 정보에 기반하여, 상기 전자 장치 930와의 통신 연결을 개설할 수 있다.
어떤 실시예에 따르면, 상기 장치 발견 프로토콜 951은 복수의 전자 장치들 사이에서 상호 인증을 하기 위한 프로토콜일 수 있다. 예를 들어, 전자 장치 910는 적어도 전자 장치 930와 연결을 위한 통신 정보(예: MAC(media access control) address, UUID(universally unique identifier), SSID(subsystem identification), IP(information provider) address)에 기반하여, 상기 전자 장치 910와 상기 전자 장치 930 간의 인증을 수행할 수 있다.
한 실시예에 따르면, 상기 기능 교환 프로토콜 953은 전자 장치 910 또는 전자 장치 930 중 적어도 하나에서 지원 가능한 서비스의 기능과 관련된 정보를 교환하기 위한 프로토콜일 수 있다. 예를 들어, 전자 장치 910 및 전자 장치 930은 상기 기능 교환 프로토콜 953을 통하여, 각각이 현재 제공하고 있는 서비스의 기능과 관련된 정보를 서로 교환할 수 있다. 교환 가능한 정보는 전자 장치 310 및 전자 장치 320에서 지원 가능한 복수의 서비스들 중에서 특정 서비스를 가리키는 식별 정보를 포함할 수 있다. 예를 들어, 전자 장치 910는 상기 기능 교환 프로토콜 333을 통해 전자 장치 930로부터 상기 전자 장치 930가 제공하는 특정 서비스의 식별 정보를 수신할 수 있다. 이 경우, 제 1 전자 장치 910는 상기 수신된 식별 정보에 기반하여, 상기 전자 장치 910이 상기 특정 서비스를 지원할 수 있는지 여부를 판단할 수 있다.
한 실시예에 따르면, 상기 네트워크 프로토콜 955은 통신이 가능하도록 연결된 전자 장치들(예: 전자 장치 910, 전자 장치 930) 간에, 예컨대, 서비스를 연동하여 제공하기 위하여 송수신 되는, 데이터 흐름을 제어하기 위한 프로토콜일 수 있다. 예를 들어, 전자 장치 910 또는 전자 장치 930 중 적어도 하나는 상기 네트워크 프로토콜 955을 이용하여, 오류 제어, 또는 데이터 품질 제어 등을 수행할 수 있다. 추가적으로 또는 대체적으로, 상기 네트워크 프로토콜 955은 전자 장치 910와 전자 장치 930 사이에서 송수신되는 데이터의 전송 포맷을 결정할 수 있다. 또한, 전자 장치 910 또는 전자 장치 930 중 적어도 하나는 상기 네트워크 프로토콜 955를 이용하여 상호간의 데이터 교환을 위한 적어도 세션(session)을 관리(예: 세션 연결 또는 세션 종료)할 수 있다.
한 실시예에 따르면, 상기 어플리케이션 프로토콜 957은 외부 전자 장치로 제공되는 서비스와 관련된 데이터를 교환하기 위한, 절차 또는 정보를 제공하기 위한 프로토콜일 수 있다. 예를 들어, 전자 장치 910(예: 전자 장치 101)은 상기 어플리케이션 프로토콜 957을 통해 전자 장치 930(예: 전자 장치 102, 전자 장치 104, 또는 서버 106)로 서비스를 제공할 수 있다.
한 실시예에 따르면, 상기 통신 프로토콜 900은 표준 통신 프로토콜, 개인 또는 단체에서 지정한 통신 프로토콜(예: 통신 장치 제조 업체 또는 네트워크 공급 업체 등에서 자체적으로 지정한 통신 프로토콜) 또는 이들의 조합을 포함할 수 있다.
본 개시에 사용된 용어 "모듈"은, 예를 들어, 하드웨어, 소프트웨어 또는 펌웨어(firmware) 중 하나 또는 둘 이상의 조합을 포함하는 단위(unit)를 의미할 수 있다. "모듈"은 예를 들어, 유닛(unit), 로직(logic), 논리 블록(logical block), 부품(component) 또는 회로(circuit) 등의 용어와 바꾸어 사용(interchangeably use)될 수 있다. "모듈"은, 일체로 구성된 부품의 최소 단위 또는 그 일부가 될 수 있다. "모듈"은 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수도 있다. "모듈"은 기계적으로 또는 전자적으로 구현될 수 있다. 예를 들면, 본 개시에 따른 "모듈"은, 알려졌거나 앞으로 개발될, 어떤 동작들을 수행하는 ASIC(application-specific integrated circuit) 칩, FPGAs(field-programmable gate arrays) 또는 프로그램 가능 논리 장치(programmable-logic device) 중 적어도 하나를 포함할 수 있다.
다양한 실시예에 따르면, 본 개시에 따른 장치(예: 모듈들 또는 그 기능들) 또는 방법(예: 동작들)의 적어도 일부는, 예컨대, 프로그래밍 모듈의 형태로 컴퓨터로 읽을 수 있는 저장매체(computer-readable storage media)에 저장된 명령어로 구현될 수 있다. 상기 명령어는, 하나 이상의 프로세서 (예: 상기 프로세서 210)에 의해 실행될 경우, 상기 하나 이상의 프로세서가 상기 명령어에 해당하는 기능을 수행할 수 있다. 컴퓨터로 읽을 수 있는 저장매체는, 예를 들면, 상기 메모리 220가 될 수 있다. 상기 프로그래밍 모듈의 적어도 일부는, 예를 들면, 상기 프로세서210에 의해 구현(implement)(예: 실행)될 수 있다. 상기 프로그래밍 모듈 의 적어도 일부는 하나 이상의 기능을 수행하기 위한, 예를 들면, 모듈, 프로그램, 루틴, 명령어 세트 (sets of instructions) 또는 프로세스 등을 포함할 수 있다.
상기 컴퓨터로 판독 가능한 기록 매체에는 하드디스크, 플로피디스크 및 자기 테이프와 같은 마그네틱 매체(Magnetic Media)와, CD-ROM(Compact Disc Read Only Memory), DVD(Digital Versatile Disc)와 같은 광기록 매체(Optical Media)와, 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media)와, 그리고 ROM(Read Only Memory), RAM(Random Access Memory), 플래시 메모리 등과 같은 프로그램 명령(예: 프로그래밍 모듈)을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함될 수 있다. 또한, 프로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함할 수 있다. 상술한 하드웨어 장치는 본 개시의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지다.
본 개시에 따른 모듈 또는 프로그래밍 모듈은 전술한 구성요소들 중 적어도 하나 이상을 포함하거나, 일부가 생략되거나, 또는 추가적인 다른 구성요소를 더 포함할 수 있다. 본 개시에 따른 모듈, 프로그래밍 모듈 또는 다른 구성요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱(heuristic)한 방법으로 실행될 수 있다. 또한, 일부 동작은 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
다양한 실시예에 따르면, 명령들을 저장하고 있는 저장 매체에 있어서, 상기 명령들은 적어도 하나의 프로세서에 의하여 실행될 때에 상기 적어도 하나의 프로세서로 하여금 적어도 하나의 동작을 수행하도록 설정된 것으로서, 상기 적어도 하나의 동작은, 제 1 전자 장치에서, 외부와의 제 1 근거리 통신을 통해, 제 2 전자 장치의 주소 정보와 적어도 상기 제 2 전자 장치와 연동하여 실행될 하나 이상의 어플리케이션의 위치 정보를 획득하는 동작; 상기 제 1 전자 장치에서, 상기 주소 정보에 기반하여, 상기 제 2 전자 장치와의 제 2 근거리 통신을 연결하는 동작; 및 상기 제 1 전자 장치에서, 상기 위치 정보에 기반하여, 외부로부터 상기 어플리케이션을 제공받는 동작; 및 상기 제 1 전자 장치에서, 상기 제 2 근거리 통신을 통해, 상기 제 2 전자 장치와 연동하여 상기 어플리케이션을 실행하는 동작을 포함할 수 있다.
본 개시의 일 실시예에 따른 반도체 장치는 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 더미 칩, 적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 범용 메모리 브리지, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 범용 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 범용 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나 이상의 메모리 및 상기 적어도 하나 이상의 범용 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서를 포함할 수 있다.
본 개시의 일 실시예에 따른 반도체 장치는 상기 적어도 하나 이상의 더미 칩, 상기 적어도 하나 이상의 범용 메모리 브리지, 상기 적어도 하나 이상의 메모리 및 상기 적어도 하나 이상의 프로세서 일 면에 배치되어 전기적 신호를 교환할 수 있는 적어도 하나 이상의 전도성범퍼를 더 포함할 수 있다.
본 개시의 일 실시예에 따른 반도체 장치는 상기 적어도 하나 이상의 더미 칩, 상기 적어도 하나 이상의 범용 메모리 브리지, 상기 적어도 하나 이상의 메모리 및 상기 적어도 하나 이상의 프로세서에 연결되는 기판을 더 포함할 수 있다.
본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 범용 메모리 브리지는 서로 다른 입출력 인터페이스를 갖는 상기 적어도 하나 이상의 메모리와 상기 적어도 하나 이상의 프로세서가 호환될 수 있는 입출력 인터페이스를 포함할 수 있다.
본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 범용 메모리 브리지는 외부 메모리 장치와 상기 적어도 하나 이상의 프로세서가 호환될 수 있는 입출력 인터페이스를 포함할 수 있다.
본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 범용 메모리 브리지는 상기 적어도 하나 이상의 메모리를 제어하는 기능을 포함하는 컨트롤러일 수 있다. 본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 메모리는 비휘발성 메모리 또는 휘발성 메모리일 수 있다.본 개시의 일 실시예에 따른 상기 적어도 하나 프로세서는 애플리케이션 프로세서일 수 있다.
본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 메모리는 각각 별도의 전원이 연결될 수 있다. 본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 메모리는 최하층에 적층된 칩 방향으로 회로면이 향할 수 있다. 본 개시의 일 실시예에 따른 상기 적어도 하나 이상의 메모리는 상기 회로면이 향하지 않는 방향으로 전원이 연결을 위한 전원선이 연결될 수 있다.
본 개시의 일 실시예에 따른 반도체 장치는 상기 기판 위에 프로세서를 중심 좌우 양측에 상기 적어도 하나 이상의 범용 메모리 브리지가 배치되고, 상기 프로세서 및상기 적어도 하나 이상의 범용 메모리 브리지 위에 상기 적어도 하나 이상의 메모리를 중심으로 좌우 양측에 적어도 하나 이상의 더미 칩이 배치되며, 상기 적어도 하나 이상의 메모리 및 적어도 하나 이상의 더미 칩 위에 상기 적어도 하나 이상의 메모리를 좌우 양측으로 배치할 수 있다.
본 개시의 일 실시예에 따른 반도체 장치는 상기 기판 위에 범용 메모리 브리지를 중심으로 좌우 양측에 상기 적어도 하나 이상의 프로세서가 배치되며, 상기 적어도 하나 이상의 프로세서 및 상기 범용 메모리 브리지 위에 더미 칩을 중심으로 상기 적어도 하나 이상의 메모리가 배치되고, 상기 적어도 하나 이상의 메모리 및 상기 더미 칩 위에 상기 적어도 하나 이상의 메모리가 배치될 수 있다.
위에 설명된 다양한 실시예들의 반도체 장치는, 전자장치에 포함되어, 전자장치의 일부로서 동작할 수 있다. 예를 들면, 도 7 내지 9 중 적어도 하나에 개시된 전자 장치의 구성 또는 동작방법의 적어도 일부를 구성할 수 있다. 예를 들면, 다양한 실시예들의 반도체 장치는 도 7에 도시된 프로세서 120 또는 도 8에 도시된 어플리케이션 프로세서 811의 적어도 일부를 포함할 수 있다. 이와 같이, 전자장치의 일부로서 포함된 반도체 장치는, 도 7 내지 9에 관련하여 설명된 전자장치의 동작의 적어도 일부를 수행할 수 있다.
그리고 본 명세서와 도면에 개시된 실시 예들은 본 개시의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시 예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 통신모듈;
    입력모듈;
    디스플레이;
    인터페이스;
    하나 이상의 센서;
    메모리; 및
    프로세서 모듈을 포함하며,
    상기 프로세서 모듈은,
    적어도 하나 이상의 TSV(Through Silicon Via)를 포함하는 적어도 하나 이상의 더미 칩;
    적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지;
    적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나의 메모리; 또는
    상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하며,
    상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는,
    상기 통신모듈, 입력모듈, 디스플레이, 인터페이스, 하나 이상의 센서, 또는 메모리 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성되고,
    상기 전기적인 신호의 전송 시에, 상기 메모리 브리지, 또는 상기 적어도 하나의 메모리 중 하나 또는 그 이상을 사용할 수 있도록 구성되고,
    상기 적어도 하나 이상의 메모리 브리지는 서로 다른 입출력 인터페이스를 갖는 상기 적어도 하나의 메모리와 상기 적어도 하나의 프로세서를 상호 변환하도록 구성된 입출력 인터페이스를 포함하는 것을 특징으로 하는
    전자 장치.
  2. 제 1항에 있어서,
    상기 적어도 하나 이상의 더미 칩, 상기 적어도 하나 이상의 메모리 브리지, 상기 적어도 하나 이상의 메모리 및 상기 적어도 하나 이상의 프로세서일 면에 배치되어 전기적 신호를 교환할 수 있는 적어도 하나 이상의 전도성범퍼를 더 포함하는 전자 장치.
  3. 제 2항에 있어서,
    상기 적어도 하나 이상의 더미 칩, 상기 적어도 하나 이상의 메모리 브리지, 상기 적어도 하나 이상의 메모리 및 상기 적어도 하나 이상의 프로세서에 연결되는 기판을 더 포함하는 전자 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 적어도 하나 이상의 메모리 브리지는
    외부 메모리 장치와 상기 적어도 하나 이상의 프로세서가 호환될 수 있는 입출력 인터페이스를 포함하는 전자 장치.
  6. 제 1항에 있어서,
    상기 적어도 하나 이상의 메모리 브리지는
    상기 적어도 하나 이상의 메모리를 제어하는 기능을 포함하는 컨트롤러인 것을 특징으로 하는 전자 장치.
  7. 제 6항에 있어서,
    상기 적어도 하나 이상의 메모리는
    비휘발성 메모리 또는 휘발성 메모리인 것을 특징으로 하는 전자 장치.
  8. 제 7항에 있어서,
    상기 적어도 하나 프로세서는
    애플리케이션 프로세서인 것을 특징으로 하는 전자 장치.
  9. 제 3항에 있어서,
    상기 적어도 하나 이상의 메모리는
    각각 별도의 전원이 연결되는 것을 특징으로 하는 전자 장치.
  10. 제 9항에 있어서,
    상기 적어도 하나 이상의 메모리는
    최하층에 적층된 칩 방향으로 회로면이 향하는 것을 특징으로 하는 전자 장치.
  11. 제 10항에 있어서,
    상기 적어도 하나 이상의 메모리는
    상기 회로면이 향하지 않는 방향으로 전원이 연결을 위한 전원선이 연결되는 것을 특징으로 하는 전자 장치.
  12. 제 3항에 있어서,
    상기 기판 위에 프로세서를 중심 좌우 양측에 상기 적어도 하나 이상의 메모리 브리지가 배치되고, 상기 프로세서 및 상기 적어도 하나 이상의 메모리 브리지 위에 상기 적어도 하나 이상의 메모리를 중심으로 좌우 양측에 적어도 하나 이상의 더미 칩이 배치되며, 상기 적어도 하나 이상의 메모리 및 적어도 하나 이상의 더미 칩 위에 상기 적어도 하나 이상의 메모리를 좌우 양측으로 배치하는 전자 장치.
  13. 제 3항에 있어서,
    상기 기판 위에 메모리 브리지를 중심으로 좌우 양측에 상기 적어도 하나 이상의 프로세서가 배치되며, 상기 적어도 하나 이상의 프로세서 및 상기 메모리 브리지 위에 더미 칩을 중심으로 상기 적어도 하나 이상의 메모리가 배치되고, 상기 적어도 하나 이상의 메모리 및 상기 더미 칩 위에 상기 적어도 하나 이상의 메모리가 배치되는 것을 특징으로 하는 전자 장치.
  14. 전자 장치에 있어서,
    버스;
    상기 버스에 전기적으로 연결된 프로세서 모듈;
    상기 버스에 전기적으로 연결된 메모리;
    상기 버스에 전기적으로 연결된 입출력 인터페이스;
    상기 버스에 전기적으로 연결된 디스플레이; 및
    상기 버스에 전기적으로 연결된 통신 인터페이스를 포함하며,
    상기 전자 장치는 상기 통신 인터페이스를 이용하여, 외부 네트워크와 통신하도록 구성되고,
    상기 프로세서 모듈은,
    적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 더미 칩;
    적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지;
    적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 메모리; 또는
    상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하며,
    상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는,
    상기 메모리, 입출력 인터페이스, 디스플레이, 또는 통신 인터페이스 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성되고,
    상기 적어도 하나 이상의 메모리 브리지는 서로 다른 입출력 인터페이스를 갖는 상기 적어도 하나의 메모리와 상기 적어도 하나의 프로세서를 상호 변환하도록 구성된 입출력 인터페이스를 포함하는 것을 특징으로 하는
    전자 장치.
  15. 제 14 항에 있어서,
    상기 적어도 하나 이상의 프로세서는,
    상기 전기적인 신호의 전송 시에, 상기 더미 칩, 상기 메모리 브리지, 또는 상기 적어도 하나의 메모리 중 하나 또는 그 이상을 사용할 수 있도록 구성된 것을 특징으로 하는 전자 장치.
  16. 제 14 항에 있어서,
    상기 적어도 하나 이상의 프로세서는,
    상기 통신 인터페이스를 이용하여, 다른 전자장치와, 장치 발견 프로토콜을 이용하여 통신을 수행하도록 구성된 것을 특징으로 하는 전자 장치.
  17. 제 14 항에 있어서,
    상기 전자장치는,
    홀로그램 장치를 더 포함하며,
    상기 적어도 하나 이상의 프로세서는, 상기 홀로그램 장치를 이용하여, 상기 메모리에 저장된 이미지를 디스플레이 하도록 구성된 것을 특징으로 하는 전자 장치.
  18. 전자 장치를 동작하는 방법에 있어서,
    버스;
    상기 버스에 전기적으로 연결된 프로세서 모듈;
    상기 버스에 전기적으로 연결된 메모리;
    상기 버스에 전기적으로 연결된 입출력 인터페이스;
    상기 버스에 전기적으로 연결된 디스플레이; 및
    상기 버스에 전기적으로 연결된 통신 인터페이스를 포함하며,
    상기 전자 장치는 상기 통신 인터페이스를 이용하여, 외부 네트워크와 통신하도록 구성되고,
    상기 프로세서 모듈은,
    적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 더미 칩;
    적어도 하나 이상의 TSV를 포함하는 적어도 하나 이상의 메모리 브리지;
    적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지와 연결되며, 적어도 하나 이상의 상기 적어도 하나 이상의 더미 칩 및 상기 적어도 하나 이상의 메모리 브리지를 통해 전기적 신호를 교환할 수 있는 적어도 하나 이상의 메모리; 또는
    상기 적어도 하나 이상의 메모리 브리지를 통해 상기 전기적 신호를 교환할 수 있는 적어도 하나 이상의 프로세서 중 하나 또는 그 이상을 포함하고,
    상기 적어도 하나 이상의 메모리 브리지는 서로 다른 입출력 인터페이스를 갖는 상기 적어도 하나의 메모리와 상기 적어도 하나의 프로세서를 상호 변환하도록 구성된 입출력 인터페이스를 포함하며,
    상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서는,
    상기 메모리, 입출력 인터페이스, 디스플레이, 또는 통신 인터페이스 중 하나 또는 그 이상에 전기적인 신호를 전송하도록 구성된 것을 특징으로 하는 전자 장치를 제공하는 동작; 및
    상기 전자 장치의 상기 통신 인터페이스를 이용하여, 외부 네트워크와 통신하는 동작을 포함하며,
    상기 통신하는 동작은, 상기 프로세서 모듈 내의 상기 적어도 하나 이상의 프로세서를 이용하여, 상기 더미 칩, 상기 메모리 브리지, 또는 상기 적어도 하나의 메모리 중 하나 또는 그 이상을 사용하는 동작을 포함하는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서,
    상기 통신하는 동작은,
    상기 통신 인터페이스를 이용하여, 다른 전자장치와, 장치 발견 프로토콜을 이용하는 동작을 더 포함하는 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서,
    상기 통신하는 동작은,
    상기 통신 인터페이스를 이용하여, 다른 전자장치와, 네트워크 프로토콜을 이용하는 동작을 더 포함하는 것을 특징으로 하는 방법.
KR1020130125629A 2013-10-21 2013-10-21 전자 장치 Active KR102149150B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130125629A KR102149150B1 (ko) 2013-10-21 2013-10-21 전자 장치
US14/518,035 US9767061B2 (en) 2013-10-21 2014-10-20 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130125629A KR102149150B1 (ko) 2013-10-21 2013-10-21 전자 장치

Publications (2)

Publication Number Publication Date
KR20150045843A KR20150045843A (ko) 2015-04-29
KR102149150B1 true KR102149150B1 (ko) 2020-08-28

Family

ID=52827212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125629A Active KR102149150B1 (ko) 2013-10-21 2013-10-21 전자 장치

Country Status (2)

Country Link
US (1) US9767061B2 (ko)
KR (1) KR102149150B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
KR102492527B1 (ko) 2015-10-12 2023-01-31 삼성전자주식회사 데이터 스토리지 소자 및 그를 포함하는 전자 장치
KR102413441B1 (ko) 2015-11-12 2022-06-28 삼성전자주식회사 반도체 패키지
US11064609B2 (en) * 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
KR102506428B1 (ko) * 2016-09-30 2023-03-06 삼성전자 주식회사 전자 장치 및 이의 노이즈 제어 방법
US11527454B2 (en) * 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10707145B2 (en) * 2017-09-08 2020-07-07 Kemet Electronics Corporation High density multi-component packages
US10681814B2 (en) * 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
KR102475818B1 (ko) 2018-01-18 2022-12-08 에스케이하이닉스 주식회사 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
KR20200102883A (ko) * 2019-02-22 2020-09-01 에스케이하이닉스 주식회사 브리지 다이를 포함한 시스템 인 패키지
US10770433B1 (en) * 2019-02-27 2020-09-08 Apple Inc. High bandwidth die to die interconnect with package area reduction
US11217563B2 (en) * 2019-10-24 2022-01-04 Apple Inc. Fully interconnected heterogeneous multi-layer reconstructed silicon device
TWI715283B (zh) * 2019-11-08 2021-01-01 瑞昱半導體股份有限公司 具備擴充外部裝置功能的橋接晶片以及擴充方法
US11387178B2 (en) * 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
KR102766659B1 (ko) * 2020-05-20 2025-02-12 에스케이하이닉스 주식회사 코어 다이가 제어 다이에 스택된 스택 패키지
US11631647B2 (en) * 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
CN112133686B (zh) * 2020-08-18 2022-06-28 山东汉旗科技有限公司 多芯片倒装贴片三维集成封装结构及其制造方法
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
KR20220156220A (ko) * 2021-05-18 2022-11-25 에스케이하이닉스 주식회사 적층형 반도체 장치
US11983111B2 (en) 2021-08-19 2024-05-14 Microsoft Technology Licensing, Llc Systems and methods to flush data in persistent memory region to non-volatile memory using auxiliary processor
US20230223402A1 (en) * 2022-01-12 2023-07-13 Kneron Inc. Three-dimensional Integrated Circuit
US20230326861A1 (en) * 2022-04-07 2023-10-12 Advanced Semiconductor Engineering, Inc. Electronic package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227348A (ja) * 2007-03-15 2008-09-25 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010141043A (ja) 2008-12-10 2010-06-24 Elpida Memory Inc 半導体装置
JP2012505491A (ja) * 2008-10-07 2012-03-01 マイクロン テクノロジー， インク． スタック型デバイスの再マッピングおよび補修

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966446B2 (en) * 2005-09-12 2011-06-21 Samsung Electronics Co., Ltd. Memory system and method having point-to-point link
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
TW200824075A (en) * 2006-11-16 2008-06-01 Via Tech Inc Multi-chip structure
US8030757B2 (en) * 2007-06-29 2011-10-04 Intel Corporation Forming a semiconductor package including a thermal interface material
KR101213175B1 (ko) * 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US20100174858A1 (en) 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
KR101046252B1 (ko) 2009-09-25 2011-07-04 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
KR101683814B1 (ko) * 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8595429B2 (en) * 2010-08-24 2013-11-26 Qualcomm Incorporated Wide input/output memory with low density, low latency and high density, high latency blocks
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
US9449913B2 (en) * 2011-10-28 2016-09-20 Intel Corporation 3D interconnect structure comprising fine pitch single damascene backside metal redistribution lines combined with through-silicon vias
US8634221B2 (en) * 2011-11-01 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer and that utilizes a SerDes interface to interface a memory controller with an integrated circuit, and a method
US9082464B2 (en) * 2012-02-14 2015-07-14 Samsung Electronics Co., Ltd. Memory module for high-speed operations
US8863062B2 (en) * 2012-04-30 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for floorplanning and routing co-design
JP5968736B2 (ja) * 2012-09-14 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102055361B1 (ko) * 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
KR102208622B1 (ko) * 2013-10-18 2021-01-28 삼성전자 주식회사 반도체 장치 및 이를 포함하는 전자 장치
US9263157B2 (en) * 2013-12-23 2016-02-16 International Business Machines Corporation Detecting defective connections in stacked memory devices
KR102365111B1 (ko) * 2014-07-07 2022-02-18 삼성전자주식회사 메모리 모듈 세트, 이를 포함한 반도체 메모리 장치 및 반도체 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227348A (ja) * 2007-03-15 2008-09-25 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012505491A (ja) * 2008-10-07 2012-03-01 マイクロン テクノロジー， インク． スタック型デバイスの再マッピングおよび補修
JP2010141043A (ja) 2008-12-10 2010-06-24 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20150113195A1 (en) 2015-04-23
KR20150045843A (ko) 2015-04-29
US9767061B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
KR102149150B1 (ko) 전자 장치
KR102194301B1 (ko) 전자 장치들의 통신 연결 방법 및 장치
KR102181156B1 (ko) 무선 충전을 위한 커버 부재와 전자 장치 및 방법
KR102219857B1 (ko) 전자 장치 및 그 동작 방법
US9743226B2 (en) Method for short-range wireless communication and electronic device using the same
KR102226411B1 (ko) 재등록을 관리하는 전자 장치 및 방법
KR102219861B1 (ko) 화면 공유 방법 및 그 전자 장치
US20150310197A1 (en) Method of processing input and electronic device thereof
US10255498B2 (en) Method and device for recognizing biometric information
US20150244724A1 (en) Service authorization methods and apparatuses
KR102206351B1 (ko) 전자 장치 및 이의 작업 연계 방법
KR102140290B1 (ko) 입력 처리 방법 및 그 전자 장치
KR102144588B1 (ko) 센서 모듈 및 이를 구비한 장치
US20160007084A1 (en) Method and apparatus for sharing data of electronic device
KR20160042739A (ko) 화면을 공유하기 위한 방법 및 그 전자 장치
KR20150100394A (ko) 이미지 표시 방법 및 장치
KR20150122476A (ko) 제스처 센서 제어 방법 및 장치
KR102161443B1 (ko) 스마트 홈 시스템의 피 제어 장치 검색 및 제어 방법과 장치
KR20150026775A (ko) 근거리 무선 통신 제어 방법 및 이를 지원하는 장치
KR102241831B1 (ko) 전자 장치 및 이의 운영 방법
KR102240526B1 (ko) 전자 장치의 컨텐츠 다운로드 방법 및 그 전자 장치
KR102178301B1 (ko) 전환 정보 제어 방법 및 그 전자 장치
US10171651B2 (en) Electronic device and method for configuring message, and wearable electronic device and method for receiving and executing the message
KR20150104697A (ko) 정보 무늬 코드를 이용한 개인 전자장치의 그룹핑 방법 및 장치
KR102197008B1 (ko) 프레임 결합 구조 및 그것이 적용된 전자 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131021

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181015

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131021

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191221

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200601

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200824

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200825

End annual number: 3

Start annual number: 1

PG1601 Publication of registration