[go: up one dir, main page]

KR102121890B1 - 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법 - Google Patents

에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102121890B1
KR102121890B1 KR1020197025086A KR20197025086A KR102121890B1 KR 102121890 B1 KR102121890 B1 KR 102121890B1 KR 1020197025086 A KR1020197025086 A KR 1020197025086A KR 20197025086 A KR20197025086 A KR 20197025086A KR 102121890 B1 KR102121890 B1 KR 102121890B1
Authority
KR
South Korea
Prior art keywords
defect
back surface
epitaxial wafer
defects
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020197025086A
Other languages
English (en)
Other versions
KR20190112068A (ko
Inventor
케이코 마츠오
나오유키 와다
마사히코 에가시라
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20190112068A publication Critical patent/KR20190112068A/ko
Application granted granted Critical
Publication of KR102121890B1 publication Critical patent/KR102121890B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20221—Image fusion; Image merging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

에피택셜 웨이퍼 이면의 핀 마크 결함을 검출하고, 또한, 당해 핀 마크 결함의 각각의 점 형상 결함의 결함 사이즈를 정량적으로 평가할 수 있는 에피택셜 웨이퍼 이면 검사 방법을 제공한다. 본 발명에 의한 에피택셜 웨이퍼 이면의 검사 방법은, 광학계를 주사부에 의해 주사하면서, 에피택셜 웨이퍼 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정(S10)과, 상기 파트 화상으로부터, 상기 이면의 전체 화상을 취득하는 취득 공정(S20)과, 상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조로 이루어지는 핀 마크 결함을 검출하는 검출 공정(S30)과, 상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 수치화 처리 공정(S40)을 포함한다.

Description

에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법
본 발명은, 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법에 관한 것이다.
반도체 디바이스의 제조 공정에 이용하는 기판으로서, 실리콘 웨이퍼 등의 반도체로 이루어지는 웨이퍼가 널리 이용되고 있다. 이러한 웨이퍼로서, 단결정 잉곳을 슬라이스하여, 경면 연마한 폴리시드 웨이퍼(PW 웨이퍼)나, PW 웨이퍼의 표면에 에피택셜층이 형성된 에피택셜 웨이퍼 등이 알려져 있다. 예를 들면, 에피택셜 웨이퍼는, MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor), DRAM(Dynamic Random Access Memory), 파워 트랜지스터 및 이면 조사형 고체 촬상 소자 등, 여러 가지의 반도체 디바이스의 디바이스 기판으로서 이용되고 있다. 또한, 본 명세서에 있어서, 「에피택셜 웨이퍼 표면」이라고 기재하는 경우, 에피택셜 웨이퍼의 주면(主面) 중, 에피택셜층이 형성된 측의 면을 가리키는 것으로 하고, 「에피택셜 웨이퍼 이면」이라고 기재하는 경우, 에피택셜 웨이퍼의 주면 중, 에피택셜층이 형성된 측의 면과는 반대측의 면(즉, 에피택셜층이 형성되어 있지 않은 측의 면)을 가리키는 것으로 한다.
반도체 디바이스의 제조 공정에 있어서 수율이나 신뢰성을 향상시키기 위해, 반도체 디바이스의 기판이 되는 웨이퍼 표리면의 결함 검사 기술이 매우 중요시되고 있다. 웨이퍼의 표리면에 존재하는 결함은, 피트, COP 등의 결정 결함, 가공 기인의 연마 불균일 및 스크래치 등의 외에, 이물인 파티클의 부착 등, 다방면에 걸친다.
종래, 파티클 측정기를 이용하여, 마무리의 경면 연마를 실시한 후의 웨이퍼 표리면을 레이저광으로 주사하여, 그 표리면에 존재하는 파티클, 스크래치 등에 기인하는 산란광을 검출하는 웨이퍼 검사가 행해지고 있다. 또한, 파티클 측정기에서는 판별하기 어려운 결함의 유무를 판정하기 위해, 웨이퍼 표리면을 육안에 의해 판정하는 외관 검사도 병용되고 있다. 외관 검사는 관능 검사이기 때문에, 검사원에 의한 판정의 편차는 불가피하고, 또한, 검사원이 익숙해지는데에도 시간을 필요로 하기 때문에, 객관적인 검사 방법 및 자동 검사 방법의 확립이 요구되고 있다.
그래서, 웨이퍼 검사 방법의 하나로서, 외관 검사에 의하지 않고 웨이퍼를 적절히 평가하는 방법을, 웨이퍼 표리면 중 특히 이면측의 결함에 관해서 본 출원인들은 특허문헌 1에 있어서 먼저 제안하고 있다. 즉, 웨이퍼 이면의 파트 화상을 웨이퍼의 원주 방향을 따라서 연속적으로 촬영하고, 촬영한 상기 파트 화상을 합성하여 웨이퍼 이면의 전체 화상을 작성하는 맵 처리 공정과, 상기 전체 화상을 미분 처리하여 웨이퍼 이면의 미분 처리 화상을 작성하는 미분 처리 공정을 구비하고, 상기 전체 화상 또는 상기 미분 처리 화상을 기초로, 연마 불균일, 불투명함, 스크래치 및 파티클을 검출하여 평가하는, 웨이퍼 이면의 평가 방법이다.
상기 전체 화상을 작성하기 위한 광학계(50)를, 도 1a, 도 1b를 이용하여 설명한다. 또한, 도 1b는, 링 파이버 조명(51)에 의해 조사되는 조사광(L1)과, 반사광(산란광)(L2)을 도시하기 위해, 도 1a로부터 주요부를 추출한 것이다. 이 광학계(50)는, 링 파이버 조명(51), 경통(52), 텔레센트릭 렌즈(53) 및 수광부(54)를 구비한다. 또한, 링 파이버 조명(51)의 광원에는, 초고압 수은등(파장역 369㎚∼692㎚, 출력 1,000,000Lux 초과)을 이용하고 있고, 수광부(54)에는 CCD 카메라가 이용되고 있다. 링 파이버 조명(51)에 의해 조사되는 조사광(L1)은, 웨이퍼면에 대하여 약 20도로 웨이퍼(W)에 입사되고, 웨이퍼(W)의 이면에 존재하는 결함(D)과 충돌하면, 산란광(L2)이 발생한다. 수광부(54)는, 산란광(L2) 중, 수직 산란광을 수광하여 촬상하고, 광학계(50)의 위치 정보와 함께, 산란광의 휘도 정보를 갖는 화상을 촬영하여, 기록한다.
일본공개특허공보 2010-103275호
여기에서, 특허문헌 1에 기재된 기술을, 에피택셜 웨이퍼 이면의 결함 상태의 검사에 적용하는 것을 본 발명자들은 검토했다. 그런데, 특허문헌 1에 기재된 기술을 에피택셜 웨이퍼 이면 검사에 그대로 적용한 경우, 도 2에 일 예를 나타내는 바와 같이, 외관 검사라면 식별할 수 있을 결함의 거의 전부를 검출할 수 없다. 또한, 도 2의 예에서는 에피택셜 웨이퍼 이면의 주연부를 제외한 중앙부의 거의 전체가 결함인 것처럼 오인식되어 버린다.
본 발명자들은, 종래 기술에서는 에피택셜 웨이퍼 이면의 결함을 검출할 수 없는 원인에 대하여 우선 검토했다. 에피택셜 웨이퍼의 이면은, PW 웨이퍼의 이면과는 달리, 에피택셜층 성막시에 소스 가스가 돌아 들어간다. 그 때문에, 에피택셜 웨이퍼 이면은, 에피택셜층을 형성할 때에, 원료 가스가 이면으로 돌아 들어가 불투명함이 발생하는 등, PW 웨이퍼에 비하면 면 상태가 거칠어져 있다(즉, 이면의 Haze 레벨이 나쁨). 이와 같이 면 상태가 거칠어져 있으면, 상기 광학계(50)의 광원에서는 출력이 지나치게 강하여 난반사가 발생하여, CCD의 허용 용량을 초과해 버린다. 즉, 면 거칠어짐에 수반하는 산란광의 휘도의 오버플로가 원인인 것을 본 발명자들은 우선 밝혀냈다. 그 때문에, 특허문헌 1에 기재된 기술을 에피택셜 웨이퍼 이면의 결함 상태의 검사에 적용해도, 외관 검사라면 식별 가능한 결함을 간과해 버리는 것이라고 생각된다.
PW 웨이퍼의 표리면의 화상 취득을 행하는 경우, 에피택셜 웨이퍼의 이면에 비하여 면 거칠어짐이 작기 때문에, 매우 적은 손상이라도 검출할 수 있도록, 단파장역, 또한, 조도(照度)가 큰 Hg 램프나 메탈 할라이드 램프 등의 초고압 수은등이 링 파이버 조명의 광원에 이용되고 있었다. 그러나, 전술의 이유에 의해, 이러한 광학계를 이용하여서는 오버플로가 발생하기 때문에 에피택셜 웨이퍼 이면의 결함 검출에는 적용할 수 없다. 그러나, 이 오버플로를 해소하고자 초고압 수은등의 조도를 내리면, 이번에는 검사 중에 조도가 불안정하게 되어 버린다. 그래서, 본 발명자들은, 링 파이버 조명의 광원으로서, 비교적 저조도로 안정적으로 사용 가능한 광원을 이용하는 것을 상기하고, 육안 판정에 의한 외관 검사 없음에서의, 검사 장치에 의한 에피택셜 웨이퍼의 이면 검사를 가능하게 했다.
그런데, 에피택셜 웨이퍼 이면에 형성되는 특유의 결함의 일종으로서, 「핀 마크 결함」이라고 불리는 결함이 알려져 있다. 여기에서, 핀 마크 결함이란, 에피택셜 성장 장치의 리프트 핀 형상이나, 리프트 핀과 웨이퍼의 접촉 상태에 기인하는 결함이며, 리프트 핀 방식의 에피택셜 성장 장치에 특유한, 에피택셜 웨이퍼 이면 외주부에 발생하는 마모흔과 같은 미소 손상의 집합체 또는 부착물로 이루어지는 원형상의 점 형상 결함이 이루는 조(組)이다. 핀 마크 결함은, 종래 기술인 파티클 측정기에서는, 개개의 결함 검출은 가능해도, 결함의 집합체로서의 핀 마크 결함으로서 식별할 수 없었다(즉, 파티클인지, 핀 마크 결함인지의 식별을 할 수 없었다). 그 때문에, 지금까지는 육안에 의한 외관 검사에 의해 핀 마크 결함의 유무를 식별하고 있었다. 또한, 핀 마크 결함은 작은 결함이기 때문에, 각각의 점형상 결함의 결함 사이즈의 식별까지는 육안으로는 불가능했다. 여기에서, 핀 마크 결함에 대해서, 도 3에 나타내는 일반적인 에피택셜 성장 장치의 개략도를 이용하여 그 형성 메커니즘을 설명한다.
도 3에 나타내는 리프트 핀 방식의 에피택셜 성장 장치(200)는, 서셉터(220)와, 서셉터 서포트 샤프트(230)와, 3개의 리프트 핀(240A, 240B, 240C)과, 승강 샤프트(250)를 갖는다. 또한, 3개의 리프트 핀(240A, 240B, 240C)은 서셉터 서포트 샤프트(230)의 중심을 중심축으로 하여 대칭으로 등각(즉 120도) 배치되기 때문에, 도 3에 있어서 리프트 핀(240B)은 도시되지 않는다.
전술과 같이, 핀 마크 결함은, 실리콘 웨이퍼(S)의 이면과, 리프트 핀(240A, 240B, 240C)의 접촉에 의해 형성된다. 그 때문에, 도 3과 같은 일반적인 에피택셜 성장 장치의 경우에는, 에피택셜 웨이퍼 이면의 중심으로부터 120도씩 회전시킨 위치에 점 형상 결함이 3개 형성되고, 이 점 형상 결함이 이루는 조가 핀 마크 결함이 된다. 또한, 리프트 핀과의 접촉 상태에 따라, 핀 마크 결함의 각각의 점 형상 결함의 결함 사이즈(면 내 방향의 크기 및 두께 방향의 높이 또는 깊이)는 개개로 상이한 것이, 본 발명자들에 의해 이번에 새롭게 확인되었다.
지금까지, 핀 마크 결함은, 에피택셜 웨이퍼 이면에 있어서, 형성되어 있어도 문제가 없는 결함, 혹은, 필연적으로 형성되는 결함의 1종이라고 생각되어 왔다. 그 때문에, 지금까지 핀 마크 결함의 검출 목적은, 그 존재 유무를 파악함으로써, 제품 웨이퍼로서 그 밖에 존재해서는 안되는 결함으로부터 스크리닝하는 것이 주목적이었다.
그러나, 미세화가 진행되는 현재에는, 지금까지 제품 웨이퍼에 있어서 존재해도 좋다고 여겨진 핀 마크 결함이라도, 핀 마크 결함의 각각의 점 형상 결함의 결함 사이즈에 따라서는 디바이스 형성 공정에 의해 악영향을 미칠 우려가 있다. 예를 들면, 도 4는, 에피택셜 웨이퍼(1)를 디바이스 형성 공정의 1종인 포트리소그래피 공정에 제공할 때의 개략도이다. 또한, 도 4에서는, 에피택셜 웨이퍼(1)가 핀 척을 갖는 스테이지(300) 상에 설치되는 모습이 나타나 있다. 여기에서, 에피택셜 웨이퍼(1)는, 기판이 되는 실리콘 웨이퍼(S)와, 당해 실리콘 웨이퍼(S) 상에 형성된 에피택셜층(E)을 갖는다. 그리고, 에피택셜 웨이퍼(1)의 이면에는 핀 마크 결함으로서, 결함 사이즈가 상이한 점 형상 결함(D1, D2)이 형성되어 있다. 결함 사이즈가 작은 점 형상 결함(D1)에서는, 스테이지(300)의 핀 척과의 접촉은 문제가 되기 어렵지만, 결함 사이즈가 큰 점 형상 결함(D2)에서는 핀 척과의 접촉에 의해, 리소그래피 공정에 있어서 디포커스가 발생할 우려가 있다.
따라서, 에피택셜 웨이퍼 이면의 핀 마크 결함을 검출하는 것에 더하여, 핀 마크 결함의 각각의 점 형상 결함의 결함 사이즈를 정량적으로 평가할 수 있는 수법의 확립이 요구된다.
그래서 본 발명은, 상기 과제를 감안하여, 에피택셜 웨이퍼 이면의 핀 마크 결함을 검출하고, 또한, 당해 핀 마크 결함의 각각의 점 형상 결함의 결함 사이즈를 정량적으로 평가할 수 있는 에피택셜 웨이퍼 이면 검사 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명자들은 예의 검토한 결과, 이하의 인식을 얻었다.
[1] 에피택셜 웨이퍼 이면 검사 장치에 있어서의 링 파이버 조명의 광원으로서, 비교적 저조도로 안정적으로 사용 가능한 광원을 이용함으로써, 도 5a에 나타내는 바와 같이 에피택셜 웨이퍼 이면의 화상을 취득하는 것이 가능해진다. 또한, 도 5a에서는, 핀 마크 결함 이외에, 「스크래치」라고 불리는 원호 형상의 결함도 관찰된다. 실시 형태에 있어서 후술하는 화상 처리를 행함으로써, 스크래치를 보다 선명하게 관찰하는 것도 가능하다(도 5b).
[2] 핀 마크 결함은, 에피택셜 웨이퍼 이면과 에피택셜 성장 장치의 리프트 핀의 접촉이 원인이다. 그래서, 상기 [1]에 의해 취득한 에피택셜 웨이퍼 이면의 화상으로부터, 적절한 검출 처리를 행함으로써 핀 마크 결함을 검출할 수 있다.
[3] 핀 마크 결함의 각각의 점 형상 결함의 결함 면적의 크기가, 디바이스 형성 공정에 에피택셜 웨이퍼를 제공할 때의 기판 품질에 큰 영향을 미칠 수 있는 것이 본 발명자들에 의해 확인되었다. 여기에서, 상기 [2]에 의해 검출한 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 결함 면적을 산출하면, 결함 면적에 따라서 핀 마크 결함을 정량적으로 평가할 수 있다.
본 발명은, 상기의 인식 및 검토에 기초하는 것으로, 그 요지 구성은 이하와 같다.
(1) 에피택셜 웨이퍼의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED 중 어느 하나인 링 파이버 조명 및 촬영부를 구비하는 광학계와, 상기 이면과 평행하게 상기 광학계를 주사하는 주사부를 갖는 에피택셜 웨이퍼 이면 검사 장치를 이용하여,
상기 광학계를 상기 주사부에 의해 주사하면서, 상기 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정과,
상기 파트 화상으로부터, 상기 이면의 전체 화상을 취득하는 취득 공정과,
상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조로 이루어지는 핀 마크 결함을 검출하는 검출 공정과,
상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 수치화 처리 공정을 포함하고,
상기 검출 공정에 있어서, 상기 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출하는 것을 특징으로 하는 에피택셜 웨이퍼 이면 검사 방법.
(2) 상기 수치화 처리 공정이,
상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하는 제1 공정과,
소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하는 제2 공정과,
상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 제3 공정,
을 포함하는, 상기 (1)에 기재된 에피택셜 웨이퍼 이면 검사 방법.
(3) 상기 수치화 처리 공정의 후, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부(良否)를 판정하는 판정 공정을 추가로 포함하는, 상기 (1) 또는 (2)에 기재된 에피택셜 웨이퍼 이면 검사 방법.
(4) 에피택셜 웨이퍼의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명 및 촬영부를 구비하는 광학계와,
상기 이면과 평행하게 상기 광학계를 주사하는 주사부와,
상기 광학계에 의해 취득되는 에피택셜 웨이퍼 이면의 화상을 해석하는 해석부와,
상기 광학계, 상기 주사부 및 상기 해석부를 제어하는 제어부,
를 갖는 에피택셜 웨이퍼 이면 검사 장치로서,
상기 광학계는, 상기 제어부를 통하여 상기 주사부에 의해 주사되면서, 상기 이면의 파트 화상을 연속적으로 촬영하고,
상기 해석부는, 상기 제어부를 통하여, 상기 파트 화상으로부터 상기 이면의 전체 화상을 취득하고, 상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조(組)로 이루어지는 핀 마크 결함을 검출하고, 상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하고,
상기 해석부가 상기 핀 마크 결함을 검출하는데에 있어서, 상기 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출하는 것을 특징으로 하는 에피택셜 웨이퍼 이면 검사 장치.
(5) 상기 수치화 처리하는데에 있어서, 상기 해석부는, 상기 제어부를 통하여, 상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하고, 소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하고, 상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는, 상기 (4)에 기재된 에피택셜 웨이퍼 이면 검사 장치.
(6) 상기 해석부가, 상기 제어부를 통하여, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부를 추가로 판정하는, 상기 (4) 또는 (5)에 기재된 에피택셜 웨이퍼 이면 검사 장치.
(7) 상기 (1) 내지 (3) 중 어느 하나에 기재된 에피택셜 웨이퍼 이면의 검사 방법에 의해 산출된 상기 각각의 점 형상 결함의 결함 면적에 기초하여, 에피택셜 성장 장치의 리프트 핀의 교환 시기를 판정하는 것을 특징으로 하는, 에피택셜 성장 장치의 리프트 핀 관리 방법.
(8) 리프트 핀 방식의 에피택셜 성장 장치를 이용하여 실리콘 웨이퍼의 표면에 에피택셜층을 형성하여 에피택셜 웨이퍼를 얻는 에피택셜층 형성 공정과,
상기 에피택셜 웨이퍼의 이면을 검사하는 이면 검사 공정을 포함하는 에피택셜 웨이퍼의 제조 방법으로서,
상기 이면 검사 공정은, 상기 에피택셜 웨이퍼의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명 및 촬영부를 구비하는 광학계와, 상기 이면과 평행으로 상기 광학계를 주사하는 주사부를 갖는 에피택셜 웨이퍼 이면 검사 장치를 이용하여,
(a) 상기 광학계를 상기 주사부에 의해 주사하면서, 상기 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정과,
(b) 상기 파트 화상으로부터, 상기 이면의 전체 화상을 취득하는 취득 공정과,
(c) 상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조로 이루어지는 핀 마크 결함을 검출하는 검출 공정과,
(d) 상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 수치화 처리 공정과,
(e) 상기 수치화 처리 공정의 후, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부를 판정하는 판정 공정을 포함하고,
상기 (c) 검출 공정에 있어서, 상기 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등 각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법.
(9) 상기 (d) 수치화 처리 공정이,
상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하는 제1 공정과,
소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하는 제2 공정과,
상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 제3 공정을 포함하는, 상기 (8)에 기재된 에피택셜 웨이퍼의 제조 방법.
본 발명에 의하면, 에피택셜 웨이퍼 이면의 핀 마크 결함을 검출하고, 또한, 당해 핀 마크 결함을 정량적으로 평가할 수 있는 에피택셜 웨이퍼 이면 검사 방법을 제공할 수 있다.
도 1a는 종래 기술에 있어서 이용되는 웨이퍼 이면 검사 장치의 광학계의 광학계 전체를 설명하는 개략도이다.
도 1b는 종래 기술에 있어서 이용되는 웨이퍼 이면 검사 장치의 광학계의, 입사광(L1) 및 산란광(L2)을 나타내는 개략도이다.
도 2는 종래 기술에 의한 웨이퍼 검사 장치를 이용하여 얻은, 에피택셜 웨이퍼 이면의 전체 화상의 일 예이다.
도 3은 일반적인 에피택셜 성장 장치를 설명하는 개략 단면도이다.
도 4는 에피택셜 웨이퍼를 일반적인 디바이스 형성 공정에 제공할 때의 개략 단면도이다.
도 5a는 본 발명의 일 실시 형태에 의해 얻어지는 에피택셜 웨이퍼 이면의 전체 화상의 일 예이다.
도 5b는 도 5a를 화상 처리한 에피택셜 웨이퍼 이면의 전체 화상이다.
도 6은 본 발명의 일 실시 형태에 이용하는 에피택셜 웨이퍼 이면 검사 장치를 설명하는 개략도이다.
도 7은 본 발명의 일 실시 형태에 따른 에피택셜 웨이퍼 이면 검사 방법을 설명하는 플로차트이다.
도 8a는 본 발명의 일 실시 형태에 의해 검출할 수 있는 핀 마크를 설명하기 위한 개략도로서, 핀 마크 결함 내의 규준 결함(PM1)을 나타낸다. (B)는, 핀 마크 결함을 구성하는 점 형상 결함의 조(PM1∼PM3)를 나타낸다.
도 8b는 본 발명의 일 실시 형태에 의해 검출할 수 있는 핀 마크를 설명하기 위한 개략도로서, 핀 마크 결함을 구성하는 점 형상 결함의 조(PM1∼PM3)를 나타낸다.
도 9는 본 발명의 에피택셜 웨이퍼 이면 검사 방법에 있어서의 수치화 처리 공정의 적합한 실시 형태를 설명하는 플로차트이다.
도 10a는 본 발명에 의해 검출된 핀 마크 결함을 구성하는 점 형상 결함의 조(PM1∼PM3)를 나타낸다.
도 10b는 도 10a에 있어서의 점 형상 결함의 조(PM1∼PM3) 중의, 결함(PM3)의 확대 화상이다.
도 10c는 도 10b에 있어서의 결함(PM3)을 2치화 처리한 후의 결함을 나타낸다.
도 11은 에피택셜 성장 장치의 사용 횟수와, 핀 마크의 결함 면적의 대응 관계를 나타내는 그래프이다.
도 12a는 실시예에 있어서의, 종래 기술에 의한 핀 마크 결함의 결함 면적의 측정 개소가 나타내는 개략도이다.
도 12b는 실시예에 있어서의, 본 발명에 의한 핀 마크 결함의 결함 면적의 측정 개소를 나타내는 개략도이다.
도 13a는 실시예에 있어서의 종래 기술 및 본 발명에 의한 핀 마크 결함의 결함 면적의 측정 결과의 대비를 나타내는 그래프이다.
도 13b는 도 13a에 있어서의 샘플(S1∼S3) 각각의 판정 결과를 나타내는 개략도이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하면서 본 발명의 실시 형태를 설명한다. 도 6은, 본 발명의 일 실시 형태에 따르는 에피택셜 웨이퍼 이면 검사 방법에 이용하는 에피택셜 웨이퍼 이면 검사 장치(100)의 개략도이고, 도 7은, 본 발명의 일 실시 형태에 따르는 에피택셜 웨이퍼 이면 검사 방법을 설명하는 플로차트이다. 또한, 각 실시 형태에 있어서, 중복하는 구성에 대해서는 동일한 부호를 붙이고, 중복하는 설명을 생략한다.
(에피택셜 웨이퍼 이면 검사 방법)
도 6, 7에 나타내는 바와 같이, 본 발명의 일 실시 형태에 관한 에피택셜 웨이퍼 이면 검사 방법은, 에피택셜 웨이퍼(1)의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명(10) 및 촬영부(20)를 구비하는 광학계(30)와, 에피택셜 웨이퍼(1)의 이면과 평행하게 광학계(30)를 주사하는 주사부(40)를 갖는 에피택셜 웨이퍼 이면 검사 장치(100)를 이용하여 에피택셜 웨이퍼(1)의 이면을 검사한다. 본 발명의 일 실시 형태에 따르는 에피택셜 웨이퍼 이면 검사 장치(100)는, 추가로 해석부(70) 및 제어부(90)를 갖고, 이들 해석부(70) 및 제어부(90)에 대해서는, 에피택셜 웨이퍼 이면 검사 방법의 실시 형태를 설명한 후에 다시 설명한다.
그런데, 도 7의 플로차트에 나타내는 바와 같이, 본 실시 형태에 따르는 에피택셜 웨이퍼 이면 검사 방법은, 광학계(30)를 주사부(40)에 의해 주사하면서, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정(S10)과, 파트 화상으로부터, 에피택셜 웨이퍼(1)의 이면의 전체 화상을 취득하는 취득 공정(S20)과, 전체 화상으로부터, 에피택셜 웨이퍼(1)의 이면에 존재하는 복수의 점 형상 결함(PM1, PM2, PM3)이 이루는 조로 이루어지는 핀 마크 결함을 검출하는 검출 공정(S30)과, 검출한 핀 마크 결함의 각각의 점 형상 결함(PM1, PM2, PM3)을 수치화 처리하여, 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적을 산출하는 수치화 처리 공정(S40)을 포함한다. 또한, 후술하는 바와 같이, 수치화 처리 공정(S40)을 행한 후에 판정 공정(S50)을 행하는 것도 바람직하다.
그리고, 본 실시 형태에 의한 에피택셜 웨이퍼 이면 검사 방법은, 검출 공정(S30)에 있어서, 에피택셜 웨이퍼(1)의 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함(PM1)을 추출하고, 당해 규준 결함(PM1)의 위치를 제1 규준 위치로 하고(도 8a), 당해 중심으로부터 제1 규준 위치(PM1)를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함(PM2, PM3)을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함(PM1, PM2, PM3)이 이루는 조를, 핀 마크 결함으로서 검출한다(도 8b). 검출 공정(S30)의 상세에 대해서도 도 8a, 도 8b를 이용하여 후술한다.
이하, 각 구성 및 각 공정의 상세를, 도 6, 7을 참조하여 순차적으로 설명한다.
＜링 파이버 조명＞
에피택셜 웨이퍼 이면 검사 장치(100)에 있어서의 링 파이버 조명(10)으로서는, 일반적인 것을 이용할 수 있지만, 그 광원을 청색 LED 및 적색 LED의 어느 하나로 한다. 이는, 이미 서술한 바와 같이, 에피택셜 웨이퍼(1)의 이면은 PW 웨이퍼에 비하여 표면이 거칠기 때문에, 비교적 저조도로, 또한, 안정적으로 사용 가능한 광원을 이용하는 것이 필요하기 때문이다. 또한, 링 파이버 조명(10)의 광원으로서, 예를 들면 파장역:450∼500㎚의 청색 LED 또는, 파장역 600∼700㎚의 적색 LED를 이용할 수 있다. 또한, 링 파이버 조명(10)으로부터 조사되는 조사광(L)의 조도를 300,000∼1,000,000lux 정도로 하는 것이 바람직하다. 에피택셜 웨이퍼(1)의 이면에 대한 조사광(L)이 이루는 각도는 일반적인 것으로, 예를 들면 10∼30도 정도로 할 수 있고, 종래 기술과 동일하게 대략 20도 또는 20도로 할 수도 있다.
또한, 도 2를 이용하여 이미 서술한 바와 같이, 링 파이버 조명(10)의 광원으로서, 종래 기술과 동일하게 초고압 수은등(예를 들면 조도 5,000,000Lux)을 이용하면, 결함에 기인하는 휘도가 오버플로하기 때문에, 에피택셜 웨이퍼(1)의 이면의 결함을 충분히 식별할 수 없다.
＜촬영부＞
촬영부(20)의 구성은, 에피택셜 웨이퍼(1)의 이면으로부터의 산란광을 수광하여 촬영할 수 있는 한은 특별히 제한되지 않고, 예를 들면 경통(22), 렌즈(23) 및 수광부(24)로 구성할 수 있다. 경통(22), 렌즈(23) 및 수광부(24)의 각각은, 일반적으로 사용되는 것을 이용할 수 있다. 렌즈(23)에는 예를 들면 텔레센트릭 렌즈를 이용할 수 있고, 수광부(24)에는 예를 들면 CCD 카메라를 이용할 수 있다.
＜광학형＞
광학계(30)는, 전술의 링 파이버 조명(10) 및 촬영부(20)를 구비하고, 링 파이버 조명(10)에 의해 에피택셜 웨이퍼(1)의 이면을 조사하고, 그의 산란광을 수광하여, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 취득한다.
＜주사부＞
주사부(40)는, 에피택셜 웨이퍼(1)의 이면과 평행하게 광학계(30)를 주사한다. 주사부(40)는, 광학계(30)를 둘레 방향으로 주사해도 좋고, 종횡으로 주사해도 좋다. 또한, 에피택셜 웨이퍼 이면 검사 장치(100)가 광학계(30)를 복수(예를 들면 3개) 갖고, 각각의 광학계(30)를 주사부(40)가 둘레 방향으로 주사해도 좋다. 또한, 주사부(40)는 광학계(30)에 접속하는 아암 및, 아암을 구동시키기 위한 구동 스테핑 모터, 서보 모터 등으로 구성할 수 있다.
＜촬영 공정＞
본 실시 형태에 의한 에피택셜 웨이퍼 이면 검사 방법에서는, 도 7에 나타내는 바와 같이, 처음에 촬영 공정(S10)을 행한다. 촬영 공정(S10)에서는, 광학계(30)가 소정 위치에 위치할 때에, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 촬영한다. 이어서, 상기 소정 위치와 다른 위치에 주사부(40)에 의해 광학계(30)를 주사하고, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 촬영한다. 예를 들면, 에피택셜 웨이퍼(1)의 이면을 100∼200정도로 구분하고, 구분마다 이 촬영 및 주사를 반복하여, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 연속적으로 촬영한다(S10).
＜취득 공정＞
다음으로, 취득 공정(S20)을 행한다. 취득 공정(S20)에서는, 촬영 공정(S10)에 있어서 촬영한 각각의 파트 화상을 합성하여, 에피택셜 웨이퍼(1)의 이면의 전체 화상을 취득한다(S20). 얻어진 전체 화상의 일 예는, 예를 들면 이미 서술한 도 5a이다.
＜검출 공정＞
취득 공정(S20)의 후, 핀 마크 결함을 검출하는 검출 공정(S30)을 행한다.
핀 마크 결함에 대해서, 다시 설명한다. 이미 서술한 바와 같이, 핀 마크 결함이란, 에피택셜 성장 장치의 리프트 핀 형상이나, 리프트 핀과 웨이퍼의 접촉 상태에 기인하는 결함이고, 리프트 핀 방식의 에피택셜 성장 장치에 특유한, 에피택셜 웨이퍼 이면 외주부에 발생하는 마모흔과 같은 미소 손상의 집합체 또는 부착물로 이루어지는 원형상의 점 형상 결함이 이루는 조이다. 그 때문에, 도 3과 같은 일반적인 에피택셜 성장 장치의 경우에는, 리프트 핀은 3개 사용되기 때문에, 에피택셜 웨이퍼 이면의 중심으로부터 120도씩 회전시킨 위치에 점 형상 결함이 3개 형성되고, 이 점 형상 결함이 이루는 조가 핀 마크 결함이 된다. 또한, 리프트 핀 형상에 기인하여, 소정의 반경의 범위 내에 핀 마크 결함의 각각의 점 형상 결함이 존재하고, 각각의 점 형상 결함은 원형상의 휘점이 된다. 또한, 핀 마크 결함의 각각의 점 형상 결함의 면적은, 대략 0.2㎟∼3㎟이다. 이미 서술한 도 5a의 전체 화상에, 핀 마크 결함의 일 예가 예시된다. 또한, 도 3 및 도 8a, 도 8b의 예에서는 리프트 핀의 총 갯수가 일반적인 3개인 것을 전제로 개략적인 도시를 행하고 있지만, 리프트 핀이 N개(단, N은 자연수) 있는 경우는, 핀 마크 결함은 N개의 점 형상 결함이 이루는 조가 된다.
도 8a, 도 8b를 이용하면서, 본 실시 형태에 있어서의 검출 공정(S30)에 대해서 보다 상세하게 설명한다. 검출 공정(S30)에 있어서, 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리(R) 떨어진 위치에 있어서의 점 형상의 규준 결함(PM1)을 우선 추출한다(도 8a). 규준 결함(PM1)의 검출시에 있어서, 소정의 거리(R) 떨어진 위치에 있어서의 최대 크기의 점 형상의 결함을 규준 결함(PM1)으로서 취급해도 좋다. 그 외에도, 웨이퍼의 노치 위치(N)를 기준으로 하면, 규준 결함(PM1)이 되는 점 형상 결함의 허용 검출 범위가 리프트 핀의 배치에 따라서 정해지기 때문에, 그 허용 검출 범위에 있어서의 최대의 점 형상 결함을 규준 결함(PM1)으로서 검출해도 좋다.
다음으로, 규준 결함(PM1)의 위치를 제1 규준 위치로 하고, 에피택셜 웨이퍼(1)의 이면의 중심으로부터 상기 제1 규준 위치를 등각씩 회전시키고, 복수의 제2 규준 위치(A, B)의 근방에 있어서의 결함을 추출한다. 예를 들면, 도 8의 예에서는, 핀 마크는 3개소 형성되기 때문에, 제1 규준 위치를 120도씩 회전시킨 위치가 제2 규준 위치이다. 또한, 리프트 핀이 N개 있는 경우는, 제1 규준 위치를 [360/N]도씩 회전시킨다. 또한, 핀 마크의 발생 위치가 등각 간격으로부터 약간 어긋나는 경우가 있을 수 있기 때문에, ±5도 정도의 검출 허용각을 설정해도 좋다(도 8b). 이 경우, 검출 허용각의 범위 내에 있으면, 상기 「근방」에 포함되는 것으로 한다. 도 8b에 있어서의 제1 기준 위치 및 제2 규준 위치 A, B 근방에 있어서의 점 형상 결함(PM1∼PM3)이 이루는 조를, 「핀 마크 결함」으로서 검출한다.
＜수치화 처리 공정＞
검출 공정(S30)의 후, 점 형상 결함(PM1∼PM3)의 각각의 결함 면적을 산출하는 수치화 처리 공정(S40)을 행한다. 결함 면적의 수치화 처리는, 여러 가지의 수법에 의해 행할 수 있지만, 예를 들면 도 9의 플로차트에 나타내는 제1 공정(S31), 제2 공정(S32) 및 제3 공정(S33)을 포함하는 적합한 실시 형태에 따라서 수치화 처리를 행하는 것이 바람직하다.
＜＜제1 공정＞＞
우선, 전체 화상에 있어서의 핀 마크 결함의 각각의 점 형상 결함(PM1, PM2, PM3)의 각 픽셀의 휘도값을 취득하는 제1 공정(S31)을 행하는 것이 바람직하다. 즉, 이 제1 공정에서는, 전체 화상으로부터, 점 형상 결함(PM1, PM2, PM3)에 대하여 픽셀 단위로 휘도 데이터를 읽어들인다. 도 10a에 전체 화상의 일 구체예를 나타낸다. 도 10a에는, 추가로 핀 마크 결함의 각각의 점 형상 결함(PM1, PM2, PM3)의 위치를 나타낸다. 도 10b는 도 10a에 있어서의 점 형상 결함(PM3)의 확대도이다.
＜＜제2 공정＞＞
제1 공정(S31)을 행한 후, 소정의 휘도 문턱값에 기초하여, 점 형상 결함(PM1, PM2, PM3)의 각 픽셀의 휘도값을 2치화 처리하는 제2 공정(S32)을 행하는 것이 바람직하다. 연속하는 제3 공정(S33)에 있어서 면적을 산출하기 위한, 결함의 외연을 확정하기 위함이다. 도 10c에, 도 10b의 점 형상 결함을 2치화 처리한 후의 화상을 픽셀 단위로 나타낸다. 또한, 이 예에서는 1픽셀이 0.04㎟에 상당한다.
＜＜제3 공정＞＞
그리고, 제3 공정(S33)에서는, 2치화 처리한 각 픽셀에 기초하여, 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적을 산출하는 것이 바람직하다. 결함 면적의 산출에 있어서는, 예를 들면 전술의 휘도 문턱값을 초과한 픽셀의 개수를 세면 좋고, 점 형상 결함의 검출 영역으로부터, 휘도 문턱값 이하의 픽셀을 제외하고 결함 면적을 산출해도 좋다. 도 10c의 예에서는, 휘도 문턱값을 초과한 픽셀의 개수가 27개이기 때문에, 점 형상 결함(PM3)의 결함 면적은 0.04(㎟/pixel)×27(pixel)＝1.08㎟로 산출할 수 있다. 이러한 결함 면적의 산출을, 점 형상 결함(PM3) 이외에 대해서도 동일하게 행하면 좋다.
이상과 같이, 본 실시 형태의 에피택셜 웨이퍼 이면 검사 방법을 행함으로써, 에피택셜 웨이퍼 이면의 핀 마크 결함을 검출하고, 또한, 당해 핀 마크 결함의 각각의 점 형상 결함의 결함 사이즈를 정량적으로 평가할 수 있다.
＜판정 공정＞
여기에서, 전술한 바와 같이, 종래는 핀 마크 결함은 그 형성 메카니즘을 고려하여, 형성되어도 문제시되지 않는 결함으로 생각되고 있었지만, 핀 마크 결함의 각 점 형상 결함의 결함 사이즈에 따라서는 디바이스 형성 공정에 있어서 악영향을 미칠 우려가 있다. 그래서, 본 실시 형태의 에피택셜 웨이퍼 이면 검사 방법은, 수치화 처리 공정(S40)의 후, 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 각각의 점 형상 결함(PM1, PM2, PM3)의 양부를 판정하는 판정 공정을 추가로 포함하는 것이 바람직하다. 이와 같이 함으로써, 핀 마크 결함의 점 형상 결함(PM1, PM2, PM3)의 하나 하나의 양부를 판정할 수 있기 때문에, 제품 웨이퍼로서의 품질을 담보할 수 있다. 또한, 상기 면적 문턱값은 제품 웨이퍼의 사양에 따라서 소망하는 값을 설정하면 좋다.
또한, 본 실시 형태의 에피택셜 웨이퍼 이면 검사 방법에서는, 검출 공정(S30)에 앞서, 취득된 전체 화상을 화상 처리하는 화상 처리 공정을 행하는 것도 바람직하다. 그리고, 화상 처리한 전체 화상에 기초하여, 핀 마크 이외의 결함을 검출하는 것도 바람직하다. 화상 처리 공정에 있어서, 예를 들면 미분 처리 화상을 전체 화상으로부터 취득하면, 촬영한 파트 화상에 포함될 수 있는 노이즈의 영향 등도 억제할 수 있고, 에피택셜 웨이퍼(1)의 이면에 존재하는 결함을 보다 명확하게 검출할 수 있다. 또한, 전술한 도 5b는, 도 5a의 전체 화상을 미분 처리하고, 세선화 처리를 실시한 것이다.
또한, 본 발명의 일 실시 형태에 의한 에피택셜 실리콘 웨이퍼 이면 검사 방법에 의해 검사되는 에피택셜 웨이퍼(1)는, 경면 가공된 실리콘 웨이퍼의 표면에, 실리콘 에피택셜층을 에피택셜 성장시킨 에피택셜 실리콘 웨이퍼로 할 수 있다.
(에피택셜 웨이퍼 이면 검사 장치)
도 6에 개략적으로 나타내는 바와 같이, 본 발명의 일 실시 형태에 따르는 에피택셜 웨이퍼 이면 검사 장치(100)는, 전술한 에피택셜 웨이퍼 이면 검사 방법을 행하는 검사 장치이다. 이 에피택셜 웨이퍼 이면 검사 장치(100)는, 광원이 청색(LED) 및 적색(LED)의 어느 하나인 링 파이버 조명(10) 및 촬영부(20)를 구비하는 광학계(30)와, 에피택셜 웨이퍼(1)의 이면과 평행하게 광학계(30)를 주사하는 주사부(40)와, 광학계(30)에 의해 취득되는 에피택셜 웨이퍼(1)의 이면의 화상을 해석하는 해석부(70)와, 광학계(30), 주사부(40) 및 해석부(70)를 제어하는 제어부(90)를 갖는다.
에피택셜 웨이퍼 이면 검사 장치(100)는, 이들 광학계(30), 주사부(40) 및 해석부(70)를 제어하는 제어부(90)를 이용하여 이미 서술된 촬영 공정(S10), 취득 공정(S20), 검출 공정(S30), 수치화 처리 공정(S40), 또한, 소망에 따라서 판정 공정(S50)을 행한다. 즉, 광학계(30)는, 제어부(90)를 통하여 주사부(40)에 의해 주사되면서, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 연속적으로 촬영한다. 또한, 해석부(70)는, 제어부(90)를 통하여, 상기 파트 화상으로부터 상기 이면의 전체 화상을 취득하고, 이 전체 화상으로부터, 에피택셜 웨이퍼(1)의 이면에 존재하는 복수의 점 형상 결함(PM1, PM2, PM3)이 이루는 조로 이루어지는 핀 마크 결함을 검출한다. 또한, 해석부(70)는, 검출한 당해 핀 마크 결함의 각각의 점 형상 결함(PM1, PM2, PM3)을 수치화 처리하고, 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적을 산출한다. 여기에서, 해석부(70)가 핀 마크 결함을 검출하는데에 있어서, 에피택셜 웨이퍼(1)의 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함(PM1)을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함(PM2, PM3)을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출한다. 또한, 도 6에서는, 광학계(30)를 하나만 도시하고 있지만, 에피택셜 웨이퍼(1)의 이면측에 복수 설치해도 좋다.
여기에서, 전술의 수치화 처리하는데에 있어서, 해석부(70)는, 제어부(90)를 통하여, 전체 화상에 있어서의 핀 마크 결함의 각각의 점 형상 결함(PM1, PM2, PM3)의 각 픽셀의 휘도값을 취득하고, 소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하고, 상기 2치화 처리한 각 픽셀에 기초하여, 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적을 산출하는 것이 바람직하다. 또한, 해석부(70)가, 제어부(90)를 통하여, 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함(PM1, PM2, PM3)의 양부를 추가로 판정하는 것도 바람직하다.
또한, 해석부(70) 및 제어부(90)는, CPU(중앙 연산 처리 장치)나 MPU 등의 적합한 프로세서에 의해 실현되고, 메모리, 하드 디스크 등의 기록부를 가질 수 있다. 또한, 해석부(70) 및 제어부(90)는, 에피택셜 웨이퍼 이면 검사 장치(100)의 각 구성간의 정보 및 지령의 전달 및 각 부위의 동작을, 미리 해석부(70) 및 제어부(90)에 기억된 전술의 에피택셜 웨이퍼 이면 검사 방법을 동작시키기 위한 프로그램을 실행함으로써 제어한다.
(에피택셜 성장 장치의 리프트 핀 관리 방법)
본 발명자들은, 전술한 에피택셜 웨이퍼 이면의 검사 방법에 의해 산출된 상기 각각의 점 형상 결함의 결함 면적을 이용하여, 에피택셜 성장 장치의 리프트 핀을 적절히 관리하는 방법을 추가로 발견했다. 즉, 이 에피택셜 성장 장치의 리프트 핀 관리 방법에 관한 실시 형태에서는, 전술한 에피택셜 웨이퍼 이면의 검사 방법에 의해 산출된 각각의 점 형상 결함(PM1, PM2, PM3)의 결함 면적에 기초하여, 에피택셜 성장 장치의 리프트 핀의 교환 시기를 판정한다.
본 발명자들의 검토에 의하면, 도 11에 나타나는 바와 같이, 에피택셜 성장 장치를 사용하면 할수록, 핀 마크 결함의 각 점 형상 결함의 면적이 증대하는 것이 확인되었다. 이 이유는, 에피택셜 웨이퍼의 이면과 접촉하는 리프트 핀의 접촉부가 서서히 마모해 가기 때문에, 접촉 면적이 증대하는 것이 원인이라고 추측된다.
여기에서, 복수개 있는 리프트 핀의 전체가, 에피택셜 웨이퍼의 이면과 균일하게 접촉하는 것은 아니기 때문에, 핀 마크 결함의 각 점 형상 결함 중, 일부의 점 형상 결함의 결함 면적이 다른 점 형상 결함의 결함 면적에 비하여 급속히 증대하는 것이 상정된다. 또한, 어떠한 문제에 의해, 일부의 점 형상 결함의 결함 면적이 급격하게 증대하는 것도 우려된다. 그리고, 이미 서술한 바와 같이, 제품 웨이퍼로서의 품질을 담보하기 위해서는, 핀 마크 결함의 각 점 형상 결함의 결함 면적이 모두 소정 면적 이하인 것이 요망된다.
여기에서, 전술한 리프트 핀 관리 방법을 이용함으로써, 점 형상 결함(PM1, PM2, PM3)의 각각의 결함 면적을 산출하고, 당해 결함 면적이 소정 문턱값을 초과하는지 여부에 따라, 1개 또는 전부의 리프트 핀의 교환 필요 여부를 판정할 수 있다.
(에피택셜 웨이퍼의 제조 방법)
전술의 에피택셜 웨이퍼 이면 검사 방법의 실시 형태를 제조 공정에 포함하여 에피택셜 웨이퍼를 제조함으로써, 핀 마크 결함의 점 형상 결함(PM1, PM2, PM3)의 하나 하나의 양부를 정량적으로 판정하고, 제품 웨이퍼로서의 품질을 담보한 에피택셜 웨이퍼를 제조할 수 있다. 즉, 본 실시 형태에 따르는 에피택셜 웨이퍼의 제조 방법은, 리프트 핀 방식의 에피택셜 성장 장치를 이용하여 실리콘 웨이퍼의 표면에 에피택셜층을 형성하여 에피택셜 웨이퍼(1)를 얻는 에피택셜층 형성 공정과, 에피택셜 웨이퍼(1)의 이면을 검사하는 이면 검사 공정을 포함한다. 또한, 이하에 설명하는 이면 검사 공정에 있어서, 전술의 이면 검사 방법의 실시 형태와 중복하는 내용에 대해서는 설명을 생략한다.
여기에서, 본 실시 형태에 있어서의 이면 검사 공정은, 에피택셜 웨이퍼(1)의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명(10) 및 촬영부(20)를 구비하는 광학계(30)와, 에피택셜 웨이퍼(1)의 이면과 평행하게 광학계(30)를 주사하는 주사부(40)를 갖는 에피택셜 웨이퍼 이면 검사 장치(100)를 이용하여, (a) 광학계(30)를 주사부(40)에 의해 주사하면서, 에피택셜 웨이퍼(1)의 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정과, (b) 상기 파트 화상으로부터, 에피택셜 웨이퍼(1)의 이면의 전체 화상을 취득하는 취득 공정과, (c) 상기 전체 화상으로부터, 에피택셜 웨이퍼(1)의 이면에 존재하는 복수의 점 형상 결함이 이루는 조로 이루어지는 핀 마크 결함을 검출하는 검출 공정과, (d) 상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 수치화 처리 공정과, (e) 상기 수치화 처리 공정의 후, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부를 판정하는 판정 공정을 포함한다.
그리고, 본 실시 형태에서는, 상기 (c) 검출 공정에 있어서, 에피택셜 웨이퍼(1)의 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출한다.
또한, 에피택셜층 형성 공정에서는, 일반적인 리프트 핀 방식의 에피택셜 성장 장치를 이용하여 실리콘 웨이퍼 표면에 에피택셜층을 형성하면 좋다. 예를 들면, 실리콘 에피택셜층 형성시에 있어서의 성장 조건으로서는, 수소를 캐리어 가스로 하여, 디클로로실란, 트리클로로실란 등의 소스 가스를 에피택셜 성장 장치의 챔버 내에 도입하고, 사용하는 소스 가스에 따라서도 성장 온도는 상이하지만, 대략 1000∼1200℃의 범위의 온도에서 CVD법에 의해 실리콘 웨이퍼 상에 에피택셜 성장시킬 수 있다. 또한, 에피택셜층의 두께는 1∼15㎛의 범위 내로 하는 것이 바람직하다.
이와 같이 하여, 본 실시 형태에 있어서의 이면 검사 공정에 의해, 제품 웨이퍼로서의 품질이 담보된 에피택셜 웨이퍼를 제조할 수 있다.
여기에서, 상기 제조 방법의 실시 형태에 있어서, (d) 수치화 처리 공정이, 상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하는 제1 공정과, 소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하는 제2 공정과, 상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 제3 공정을 포함하는 것이 바람직하다.
또한, 에피택셜 형성 공정의 후, 에피택셜 웨이퍼(1)의 표면 및 이면의 어느 한쪽 또는 양쪽을 연마 및 세정하는 등으로 해도 좋은 것은 물론이다.
이상, 본 발명의 실시 형태를 설명했지만, 이들은 대표적인 실시 형태의 예를 나타낸 것으로서, 본 발명은 이들 실시 형태에 한정되는 것은 아니고, 발명의 요지의 범위 내에서 여러 가지의 변경이 가능하다.
실시예
리프트 핀 방식의 에피택셜 성장 장치를 이용하여, 실리콘 웨이퍼 표면에 실리콘 에피택셜층을 성막했다. 성막 후의 에피택셜 웨이퍼의 이면에 있어서의 핀 마크 결함의 결함 면적을 평가했다.
(종래 기술에 의한 핀 마크 결함 면적 평가)
종래 기술에 의한 파티클 측정기(KLA 텐코사 제조 SP2)를 이용하여, 에피택셜 웨이퍼 이면의 핀 마크 결함의 결함 면적을 측정했다. 종래 기술에 의한 파티클 측정기에서는, 레이저를 둘레 방향으로 균일하게 조사하는 장치 사양이기 때문에, 핀 마크 결함의 결함 면적은, 도 12a에 나타내는 바와 같이, 핀 마크 결함을 포함하는 링 형상의 영역 전체의 합계의 결함 면적이 측정된다. 또한, 이 핀 마크 결함을 포함하는 링 형상의 영역을 검출 범위로서 확정하기 위해, 모든 웨이퍼 이면에서 핀 마크 결함이 관찰되는 웨이퍼 중심으로부터의 거리를 육안에 의한 외관 관찰에 의해 사전에 확인했다. 이 때문에, 도 12a에 나타내는 측정 영역 내의 다른 결함도 결함 면적에 포함될 수 있다.
(본 발명에 의한 핀 마크 결함 면적 평가)
전술한 본 발명에 따르는 에피택셜 웨이퍼 이면 검사 장치(100)를 이용하여, 에피택셜 웨이퍼 이면의 핀 마크 결함의 결함 면적을 측정했다. 에피택셜 웨이퍼 이면 검사 장치(100)에서는, 도 12b에 나타내는 바와 같이, 핀 마크 결함의 각 점 형상 결함의 결함 면적을 개별적으로 측정하는 것이 가능하다.
종래 기술에 의한 파티클 측정기를 이용하여 측정한, 핀 마크 결함을 포함하는 영역의 합계 결함 면적과, 본 발명에 의한 에피택셜 웨이퍼 이면 검사 장치(100)를 이용하여 측정한, 합계 결함 면적과의 대응 관계를 나타내는 그래프를 도 13a에 나타낸다. 이 중, 샘플 S1, S2, S3에 대해서, 각 샘플의 1개씩의 점 형상 결함의 평가 결과를 도 13b에 나타낸다.
종래 기술에 의한 파티클 측정기를 이용하는 경우, 결함 면적은 핀 마크 결함의 모든 점 형상 결함의 합계의 결함 면적이 된다. 그 때문에, 만일 종래 기술에 의한 파티클 측정기로 핀 마크 결함의 양부 판정을 행한다면, 도 13a에 나타내는 바와 같이, 소정 문턱값을 초과한 것 전체를 불량이라고 판단하게 된다. 그러나, 종래 기술에서는 양호라고 판단할 수 있는 핀 마크 결함이라도, 종래 기술에서는 도 13a에 나타내는 바와 같이 간과가 생길 수 있다. 이는, 샘플 S2와 같이 핀 마크 결함 중, 1개의 점 형상 결함의 결함 면적이 커도, 다른 2개의 점 형상 결함의 결함 면적이 작으면, 종래 기술에서는 합계 면적으로서는 충분히 작아, 양품이라고 판단하지 않을 수 없기 때문이다. 그러나, 본 발명 방법에 따르면, 핀 마크 결함의 1개 1개의 점 형상 결함을 정량적으로 평가할 수 있기 때문에, 1개라도 불량이라고 판단할 수 있는 점 형상 결함이 있으면, 다른 점 형상 결함의 양부에 상관없이, 불량품으로 판정할 수 있다. 따라서, 본 발명 방법에서는, 보다 정밀도 좋게 핀 마크 결함의 양부를 판단할 수 있다.
(산업상의 이용 가능성)
본 발명에 의하면, 에피택셜 웨이퍼 이면의 핀 마크 결함을 검출하고, 또한, 당해 핀 마크 결함을 정량적으로 평가할 수 있는 에피택셜 웨이퍼 이면 검사 방법을 제공할 수 있다.
1 : 에피택셜 웨이퍼
10 : 링 파이버 조명
20 : 촬영부
30 : 광학계
40 : 주사부
70 : 해석부
90 : 제어부
100 : 에피택셜 웨이퍼 이면 검사 장치
D : 결함

Claims (10)

  1. 에피택셜 웨이퍼의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명 및 촬영부를 구비하는 광학계와, 상기 이면과 평행하게 상기 광학계를 주사하는 주사부를 갖는 에피택셜 웨이퍼 이면 검사 장치를 이용하여,
    상기 광학계를 상기 주사부에 의해 주사하면서, 상기 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정과,
    상기 파트 화상으로부터, 상기 이면의 전체 화상을 취득하는 취득 공정과,
    상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조(組)로 이루어지는 핀 마크 결함을 검출하는 검출 공정과,
    상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 수치화 처리 공정을 포함하고,
    상기 검출 공정에 있어서, 상기 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출하는 것을 특징으로 하는 에피택셜 웨이퍼 이면 검사 방법.
  2. 제1항에 있어서,
    상기 수치화 처리 공정이,
    상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하는 제1 공정과,
    소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하는 제2 공정과,
    상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 제3 공정을 포함하는 에피택셜 웨이퍼 이면 검사 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 수치화 처리 공정의 후, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부(良否)를 판정하는 판정 공정을 추가로 포함하는 에피택셜 웨이퍼 이면 검사 방법.
  4. 에피택셜 웨이퍼의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명 및 촬영부를 구비하는 광학계와,
    상기 이면과 평행하게 상기 광학계를 주사하는 주사부와,
    상기 광학계에 의해 취득되는 에피택셜 웨이퍼 이면의 화상을 해석하는 해석부와,
    상기 광학계, 상기 주사부 및 상기 해석부를 제어하는 제어부를 갖는 에피택셜 웨이퍼 이면 검사 장치로서,
    상기 광학계는, 상기 제어부를 통하여 상기 주사부에 의해 주사되면서, 상기 이면의 파트 화상을 연속적으로 촬영하고,
    상기 해석부는, 상기 제어부를 통하여, 상기 파트 화상으로부터 상기 이면의 전체 화상을 취득하고, 상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조로 이루어지는 핀 마크 결함을 검출하고, 상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하고,
    상기 해석부가 상기 핀 마크 결함을 검출하는데에 있어서, 상기 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출하는 것을 특징으로 하는 에피택셜 웨이퍼 이면 검사 장치.
  5. 제4항에 있어서,
    상기 수치화 처리하는데에 있어서, 상기 해석부는, 상기 제어부를 통하여, 상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하고, 소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하고, 상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 에피택셜 웨이퍼 이면 검사 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 해석부가, 상기 제어부를 통하여, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부를 추가로 판정하는 에피택셜 웨이퍼 이면 검사 장치.
  7. 제1항 또는 제2항에 기재된 에피택셜 웨이퍼 이면의 검사 방법에 의해 산출된 상기 각각의 점 형상 결함의 결함 면적에 기초하여, 에피택셜 성장 장치의 리프트 핀의 교환 시기를 판정하는 것을 특징으로 하는 에피택셜 성장 장치의 리프트 핀 관리 방법.
  8. 제3항에 기재된 에피택셜 웨이퍼 이면의 검사 방법에 의해 산출된 상기 각각의 점 형상 결함의 결함 면적에 기초하여, 에피택셜 성장 장치의 리프트 핀의 교환 시기를 판정하는 것을 특징으로 하는 에피택셜 성장 장치의 리프트 핀 관리 방법.
  9. 리프트 핀 방식의 에피택셜 성장 장치를 이용하여 실리콘 웨이퍼의 표면에 에피택셜층을 형성하여 에피택셜 웨이퍼를 얻는 에피택셜층 형성 공정과,
    상기 에피택셜 웨이퍼의 이면을 검사하는 이면 검사 공정을 포함하는 에피택셜 웨이퍼의 제조 방법으로서,
    상기 이면 검사 공정은, 상기 에피택셜 웨이퍼의 이면에 대하여 수직으로 설치되고, 광원이 청색 LED 및 적색 LED의 어느 하나인 링 파이버 조명 및 촬영부를 구비하는 광학계와, 상기 이면과 평행으로 상기 광학계를 주사하는 주사부를 갖는 에피택셜 웨이퍼 이면 검사 장치를 이용하여,
    (a) 상기 광학계를 상기 주사부에 의해 주사하면서, 상기 이면의 파트 화상을 연속적으로 촬영하는 촬영 공정과,
    (b) 상기 파트 화상으로부터, 상기 이면의 전체 화상을 취득하는 취득 공정과,
    (c) 상기 전체 화상으로부터, 상기 이면에 존재하는 복수의 점 형상 결함이 이루는 조로 이루어지는 핀 마크 결함을 검출하는 검출 공정과,
    (d) 상기 검출한 상기 핀 마크 결함의 각각의 점 형상 결함을 수치화 처리하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 수치화 처리 공정과,
    (e) 상기 수치화 처리 공정의 후, 상기 각각의 점 형상 결함의 결함 면적과, 미리 정한 면적 문턱값의 대비에 기초하여, 상기 각각의 점 형상 결함의 양부를 판정하는 판정 공정을 포함하고,
    상기 (c) 검출 공정에 있어서, 상기 에피택셜 웨이퍼 이면의 중심으로부터 소정의 거리 떨어진 위치에 있어서의 점 형상의 규준 결함을 추출하고, 당해 규준 결함의 위치를 제1 규준 위치로 하고, 상기 중심으로부터 상기 제1 규준 위치를 등 각씩 회전시켜 복수의 제2 규준 위치 근방에 있어서의 결함을 추출하고, 상기 제1 규준 위치 및 상기 복수의 제2 규준 위치 근방에 있어서의 점 형상의 결함이 이루는 조를, 상기 핀 마크 결함으로서 검출하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법.
  10. 제9항에 있어서,
    상기 (d) 수치화 처리 공정이,
    상기 전체 화상에 있어서의 상기 핀 마크 결함의 각각의 점 형상 결함의 각 픽셀의 휘도값을 취득하는 제1 공정과,
    소정의 휘도 문턱값에 기초하여 상기 각 픽셀의 휘도값을 2치화 처리하는 제2 공정과,
    상기 2치화 처리한 각 픽셀에 기초하여, 상기 각각의 점 형상 결함의 결함 면적을 산출하는 제3 공정을 포함하는 에피택셜 웨이퍼의 제조 방법.
KR1020197025086A 2017-03-08 2018-02-22 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법 Active KR102121890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-043892 2017-03-08
JP2017043892A JP6380582B1 (ja) 2017-03-08 2017-03-08 エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
PCT/JP2018/006517 WO2018163850A1 (ja) 2017-03-08 2018-02-22 エピタキシャルウェーハ裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20190112068A KR20190112068A (ko) 2019-10-02
KR102121890B1 true KR102121890B1 (ko) 2020-06-11

Family

ID=63354821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025086A Active KR102121890B1 (ko) 2017-03-08 2018-02-22 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US10718722B2 (ko)
JP (1) JP6380582B1 (ko)
KR (1) KR102121890B1 (ko)
CN (1) CN110418958B (ko)
TW (1) TWI648534B (ko)
WO (1) WO2018163850A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158040B2 (en) * 2018-06-29 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for identifying robot arm responsible for wafer scratch
CN110767566A (zh) * 2019-11-27 2020-02-07 上海华力微电子有限公司 晶圆膜层厚度检测方法及洗边边界检测方法
CA3164273A1 (en) 2019-12-12 2021-06-17 Brolis Sensor Technology, Uab Solid-state device
KR20220037645A (ko) 2020-09-18 2022-03-25 에스엘 주식회사 차량용 램프
KR102479505B1 (ko) * 2020-09-25 2022-12-20 에스케이실트론 주식회사 에피택셜층 증착 장비의 클리닝 방법
CN112880737B (zh) * 2021-01-14 2023-05-30 四川雅吉芯电子科技有限公司 一种单晶硅外延片检测用集成系统
KR20220114258A (ko) * 2021-02-08 2022-08-17 삼성전자주식회사 결함 검출 방법, 이를 이용한 반도체 장치의 제조 방법 및 이를 수행하기 위한 결함 검출 시스템
CN113644000B (zh) * 2021-08-09 2023-10-24 长鑫存储技术有限公司 晶圆检测方法与电子设备
CN113916893A (zh) * 2021-09-29 2022-01-11 逸美德科技股份有限公司 模切产品缺陷的检测方法
CN114758969B (zh) * 2022-04-18 2023-09-12 无锡九霄科技有限公司 晶圆片背面视觉检测结构、检测方法和相关设备
TWI809928B (zh) * 2022-04-19 2023-07-21 南亞科技股份有限公司 晶圓檢測系統
JP2024176947A (ja) * 2023-06-09 2024-12-19 株式会社Sumco 欠陥検出装置、欠陥検出方法、及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007292641A (ja) 2006-04-26 2007-11-08 Tokyo Seimitsu Co Ltd 外観検査装置
JP2010103275A (ja) 2008-10-23 2010-05-06 Sumco Corp ウェーハ裏面の評価方法
JP2010127897A (ja) 2008-12-01 2010-06-10 Tech Vision:Kk リング型照明装置
JP2015513111A (ja) 2012-04-12 2015-04-30 ケーエルエー−テンカー コーポレイション サンプル検査とレビューのためのシステム及び方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825487B2 (en) * 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
WO2004070370A1 (ja) * 2003-02-07 2004-08-19 Nikon Corporation ウエハ検査装置
EP1643544A4 (en) * 2003-06-26 2009-07-01 Shinetsu Handotai Kk METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
JP4641143B2 (ja) * 2003-06-30 2011-03-02 株式会社トプコン 表面検査装置
CN1864245A (zh) * 2003-10-01 2006-11-15 信越半导体株式会社 硅外延片的制造方法及硅外延片
JP4300523B2 (ja) * 2004-03-12 2009-07-22 株式会社Ｓｕｍｃｏ エピタキシャル成長装置
US7315361B2 (en) * 2005-04-29 2008-01-01 Gsi Group Corporation System and method for inspecting wafers in a laser marking system
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
TWI370184B (en) * 2006-09-06 2012-08-11 Sumco Corp Epitaxial wafer and method of producing same
JP2008096314A (ja) * 2006-10-12 2008-04-24 Nikon Corp マクロ検査装置
JP2009103494A (ja) * 2007-10-22 2009-05-14 Nikon Corp 表面検査装置
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
SG164292A1 (en) * 2009-01-13 2010-09-29 Semiconductor Technologies & Instruments Pte System and method for inspecting a wafer
JP2011145193A (ja) * 2010-01-15 2011-07-28 Tokyo Electron Ltd 欠陥検査装置
JP5560921B2 (ja) * 2010-06-08 2014-07-30 新日鐵住金株式会社 欠陥識別マーカー付き基板の製造方法
US9355440B1 (en) * 2012-10-10 2016-05-31 Kla-Tencor Corp. Detection of selected defects in relatively noisy inspection data
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6635579B2 (ja) * 2015-08-28 2020-01-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP6531579B2 (ja) * 2015-09-10 2019-06-19 株式会社Sumco ウェーハ検査方法およびウェーハ検査装置
JP6601119B2 (ja) 2015-10-05 2019-11-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハ裏面検査装置およびそれを用いたエピタキシャルウェーハ裏面検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007292641A (ja) 2006-04-26 2007-11-08 Tokyo Seimitsu Co Ltd 外観検査装置
JP2010103275A (ja) 2008-10-23 2010-05-06 Sumco Corp ウェーハ裏面の評価方法
JP2010127897A (ja) 2008-12-01 2010-06-10 Tech Vision:Kk リング型照明装置
JP2015513111A (ja) 2012-04-12 2015-04-30 ケーエルエー−テンカー コーポレイション サンプル検査とレビューのためのシステム及び方法

Also Published As

Publication number Publication date
WO2018163850A1 (ja) 2018-09-13
US20200072762A1 (en) 2020-03-05
CN110418958B (zh) 2021-08-20
JP6380582B1 (ja) 2018-08-29
TWI648534B (zh) 2019-01-21
JP2018146482A (ja) 2018-09-20
KR20190112068A (ko) 2019-10-02
TW201842328A (zh) 2018-12-01
CN110418958A (zh) 2019-11-05
US10718722B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
KR102121890B1 (ko) 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법
JP6601119B2 (ja) エピタキシャルウェーハ裏面検査装置およびそれを用いたエピタキシャルウェーハ裏面検査方法
JP6531579B2 (ja) ウェーハ検査方法およびウェーハ検査装置
JP6507967B2 (ja) エピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法
TW202127557A (zh) 矽晶圓的缺陷檢查方法及矽晶圓的缺陷檢查系統
JP5868203B2 (ja) 検査装置
KR101885614B1 (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 장치
JP6809422B2 (ja) 半導体ウェーハの評価方法
JP2008180601A (ja) 基板端面検査装置
JP2009020021A (ja) 端部検査装置、及び被検査体の端部検査方法
TW202501655A (zh) 缺陷檢測設備、缺陷檢測方法、以及程式
CN111855686A (zh) 用于检测物体中的缺陷的装置及其方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20190827

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190827

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200520

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200605

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration