[go: up one dir, main page]

KR102114317B1 - 유기 발광 표시장치의 제조방법 - Google Patents

유기 발광 표시장치의 제조방법 Download PDF

Info

Publication number
KR102114317B1
KR102114317B1 KR1020130110625A KR20130110625A KR102114317B1 KR 102114317 B1 KR102114317 B1 KR 102114317B1 KR 1020130110625 A KR1020130110625 A KR 1020130110625A KR 20130110625 A KR20130110625 A KR 20130110625A KR 102114317 B1 KR102114317 B1 KR 102114317B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
region
light emitting
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130110625A
Other languages
English (en)
Other versions
KR20150031099A (ko
Inventor
김경호
정진구
최준호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130110625A priority Critical patent/KR102114317B1/ko
Priority to US14/154,658 priority patent/US9147862B2/en
Publication of KR20150031099A publication Critical patent/KR20150031099A/ko
Application granted granted Critical
Publication of KR102114317B1 publication Critical patent/KR102114317B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

제1방향으로 발광되는 제1영역과, 상기 제1방향에 대향하는 제2방향으로 발광되는 제2영역을 각각 구비한 복수의 픽셀을 기판 상에 정의하는 단계와, 상기 각 픽셀의 상기 제1영역에 각각 배치된 복수의 제1전극을 형성하는 단계와, 상기 제1전극들을 덮도록 상기 제1영역 및 제2영역에 희생층을 형성하는 단계와, 상기 각 픽셀의 상기 제2영역 내의 패터닝 영역이 개방되도록 상기 희생층에 개구를 형성하는 단계와, 상기 각 패터닝 영역 및 상기 희생층 상에 도전막을 형성하는 단계와, 상기 희생층을 제거하는 단계와, 유기 발광층을 포함하는 중간층을 형성하는 단계와, 상기 중간층 상에 제3전극을 형성하는 단계를 포함하는 유기 발광 표시장치의 제조방법에 관한 것이다.

Description

유기 발광 표시장치의 제조방법{ Manufacturing method of organic light emitting display device}
유기 발광 표시 장치의 제조방법에 관한 것이다.
유기 발광 표시장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 광시야각, 빠른 응답속도 등 액정표지 장치에 있어서 문제점으로 지적된 결점을 해결할 수 있는 차세대 디스플레이로 주목 받고 있다.
유기 발광 표시장치는 액정 표시장치와 비교했을 때 양면 발광을 구현할 수 있다. 이 경우 전면 발광부와 배면 발광부로 영역이 구분된 픽셀을 형성할 수 있는 데, 전면 발광부에는 반사형 애노드 패턴과, 배면 발광부에는 투과형 애노드 패턴이 각각 필요하다.
그런데 반사형 애노드 패턴과 투과형 애노드 패턴은 먼저 형성되어 있는 패턴이 후에 형성되는 패턴의 식각 공정을 진행하는 과정에서 손상을 입을 수 있다.
전면 발광부의 하부 전극 패턴과 배면 발광부의 하부 전극 패턴이 그 형성 과정에서 서로 영향을 미치지 않도록 할 수 있는 유기 발광 표시장치의 제조방법을 제공한다.
일 측면에 따르면, 제1방향으로 발광되는 제1영역과, 상기 제1방향에 대향하는 제2방향으로 발광되는 제2영역을 각각 구비한 복수의 픽셀을 기판 상에 정의하는 단계와, 상기 각 픽셀의 상기 제1영역에 각각 배치된 복수의 제1전극을 형성하는 단계와, 상기 제1전극들을 덮도록 상기 제1영역 및 제2영역에 희생층을 형성하는 단계와, 상기 각 픽셀의 상기 제2영역 내의 패터닝 영역이 개방되도록 상기 희생층에 개구를 형성하는 단계와, 상기 각 패터닝 영역 및 상기 희생층 상에 도전막을 형성하는 단계와, 상기 희생층을 제거하는 단계와, 유기 발광층을 포함하는 중간층을 형성하는 단계와, 상기 중간층 상에 제3전극을 형성하는 단계를 포함하는 유기 발광 표시장치의 제조방법이 제공된다.
상기 제1전극은 투명 도전체로 형성될 수 있다.
상기 도전막은 반사막 및 투명 도전막이 적층되어 형성될 수 있다.
상기 제1전극은 반사막 및 투명 도전막이 적층되어 형성될 수 있다.
상기 도전막은 투명 도전체로 형성될 수 있다.
상기 희생층의 상기 개구를 형성하는 측벽은 상기 기판의 표면에 대하여 90도 이상의 각도로 형성될 수 있다.
상기 희생층을 제거하는 단계는 상기 희생층 상의 도전막을 제거하는 단계를 포함할 수 있다.
상기 희생층은 포토레지스트를 포함할 수 있다.
다른 일 측면에 따르면, 기판 상의 제1영역에 제1전극을 형성하는 단계와, 상기 제1전극을 덮도록 상기 기판 상에 희생층을 형성하는 단계와, 상기 기판 상의 상기 제1영역과 분리된 제2영역의 적어도 일부가 개방되도록 상기 희생층에 개구를 형성하는 단계와, 상기 개구에 대응되는 영역에 제2전극을 형성하는 단계와, 상기 제1전극 및 제2전극 상에 유기 발광층을 포함하는 중간층을 형성하는 단계와, 상기 중간층 상에 제3전극을 형성하는 단계를 포함하는 유기 발광 표시장치의 제조방법이 제공된다.
상기 제2전극을 형성하는 단계는, 상기 기판 및 상기 희생층 상에 도전막을 형성하는 단계와, 상기 희생층을 제거하는 단계를 포함할 수 있다.
상기 제1전극은 투명 도전체로 형성될 수 있다.
상기 도전막은 반사막 및 투명 도전막이 적층되어 형성될 수 있다.
상기 제1전극은 반사막 및 투명 도전막이 적층되어 형성될 수 있다.
상기 도전막은 투명 도전체로 형성될 수 있다.
상기 희생층의 상기 개구를 형성하는 측벽은 상기 기판의 표면에 대하여 90도 이상의 각도로 형성될 수 있다.
상기 희생층을 제거하는 단계는 상기 희생층 상의 도전막을 제거하는 단계를 포함할 수 있다.
상기 희생층은 포토레지스트를 포함할 수 있다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
실시예들에 따르면, 하부 전극인 제1전극과 제2전극이 서로에 영향을 미치지 않고 형성될 수 있고, 공정을 단순화시킬 수 있다.
도 1은 유기 발광 표시장치의 일 실시예를 개략적으로 도시한 단면도,
도 2는 유기 발광 표시장치의 다른 일 실시예를 개략적으로 도시한 단면도,
도 3은 도 1 및 도 2의 유기 발광부의 일 픽셀의 일 실시예를 도시한 평면도,
도 4는 도 3의 I-I에 따른 단면의 일 예를 도시한 단면도,
도 5는 픽셀 회로부의 일 예를 도시한 회로도,
도 6a 내지 도 6d는 도 4의 제1전극 및 제2전극을 형성하는 방법의 일 실시예를 순차로 도시한 단면도,
도 7a는 희생층 및 개구의 일 예를 도시한 단면도,
도 7b는 희생층 및 개구의 다른 일 예를 도시한 단면도,
도 8a 내지 도 8d는 도 4의 제1전극 및 제2전극을 형성하는 방법의 다른 일 실시예를 순차로 도시한 단면도,
도 9는 도 1 및 도 2의 유기 발광부의 일 픽셀의 일 실시예를 도시한 평면도,
도 10는 도 9의 II-II에 따른 단면의 일 예를 도시한 단면도,
도 11은 도 9의 II-II에 따른 단면의 다른 일 예를 도시한 단면도이다.
본 실시예들은 다양한 변환을 가할 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 실시예들의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 내용들을 참조하면 명확해질 것이다. 그러나 본 실시예들은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 이하의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 "제1, 제2" 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 이하의 실시예는 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시장치를 개략적으로 도시한 단면도이다. 도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치는 기판(1) 상에 디스플레이부(2)가 구비된다.
상기 디스플레이부(2)는 기판(1) 상에 형성된 유기 발광부(21)와 이 유기 발광부(21)를 밀봉하는 밀봉기판(23)을 포함할 수 있다.
상기 밀봉기판(23)은 유기 발광부(21)로 외기 및 수분이 침투하는 것을 차단한다. 상기 밀봉기판(23)은 투명한 부재로 형성되어 유기 발광부(21)로부터 구현된 화상이 투과될 수 있도록 할 수 있다.
상기 기판(1)과 상기 밀봉기판(23)은 그 가장자리가 밀봉재(24)에 의해 결합되어 상기 기판(1)과 밀봉기판(23)의 사이 공간(25)이 밀봉된다. 상기 공간(25)에는 흡습제나 충진재 등이 위치할 수 있다.
상기 밀봉기판(23) 대신에 도 2에서 볼 수 있듯이 박막 봉지층(26)을 유기 발광부(21) 상에 형성함으로써 유기 발광부(21)를 외기로부터 보호할 수 있다.
상기 박막 봉지층(26)은 복수의 무기층들로 만들어 지거나, 무기층과 유기층이 혼합되어 만들어 질 수 있다.
상기 박막 봉지층(26)의 상기 유기층은 고분자로 형성되며, 바람직하게는 폴리에틸렌테레프탈레이트, 폴리이미드, 폴라카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 어느 하나로 형성되는 단일막 또는 적층막일 수 있다. 더욱 바람직하게는, 상기 유기층은 폴리아크릴레이트로 형성될 수 있으며, 구체적으로는 디아크릴레이트계 모노머와 트리아크릴레이트계 모노머를 포함하는 모노머 조성물이 고분자화된 것을 포함할 수 있다. 상기 모노머 조성물에 모노아크릴레이트계 모노머가 더 포함될 수 있다. 또한, 상기 모노머 조성물에 TPO와 같은 공지의 광개시제가 더욱 포함될 수 있으나 이에 한정되는 것은 아니다.
상기 박막 봉지층(26)의 상기 무기층은 금속 산화물 또는 금속 질화물을 포함하는 단일막 또는 적층막일 수 있다. 구체적으로, 상기 무기층은 SiNx, Al2O3, SiO2, TiO2 중 어느 하나를 포함할 수 있다.
상기 박막 봉지층(26) 중 외부로 노출된 최상층은 유기 발광 소자에 대한 투습을 방지하기 위하여 무기층으로 형성될 수 있다.
상기 박막 봉지층(26)은 적어도 2개의 무기층 사이에 적어도 하나의 유기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다. 다른 예로서, 상기 박막 봉지층(26)은 적어도 2개의 유기층 사이에 적어도 하나의 무기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다. 또 다른 예로서, 상기 봉지층(26)은 적어도 2개의 무기층 사이에 적어도 하나의 유기층이 삽입된 샌드위치 구조 및 적어도 2개의 유기층 사이에 적어도 하나의 무기층이 삽입된 샌드위치 구조를 포함할 수도 있다.
상기 박막 봉지층(26)은 유기 발광부(21)의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층을 포함할 수 있다.
다른 예로서, 상기 박막 봉지층(26)은 유기 발광부(21)의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층, 제2 유기층, 제3 무기층을 포함할 수 있다.
또 다른 예로서, 상기 박막 봉지층(26)은 상기 유기 발광부(21)의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층, 제2 유기층, 제3 무기층, 제3 유기층, 제4 무기층을 포함할 수 있다.
상기 유기 발광부(21)와 상기 제1 무기층 사이에 LiF를 포함하는 할로겐화 금속층이 추가로 포함될 수 있다. 상기 할로겐화 금속층은 상기 제1 무기층을 스퍼터링 방식 또는 플라즈마 증착 방식으로 형성할 때 상기 유기 발광부(21)가 손상되는 것을 방지할 수 있다.
상기 제1 유기층은 상기 제2 무기층 보다 면적이 좁게 할 수 있으며, 상기 제2 유기층도 상기 제3 무기층 보다 면적이 좁을 수 있다.
다른 예로서, 상기 제1 유기층은 상기 제2 무기층에 의해 완전히 덮이도록 형성할 수 있으며, 상기 제2 유기층도 상기 제3 무기층에 의해 완전히 덮이도록 형성할 수 있다.
도 1 및 도 2의 유기 발광부(26)는 복수의 픽셀을 포함할 수 있는 데, 도 3은 그 중 일 픽셀(P)을 나타낸 평면도이다.
상기 픽셀(P)은 서로 인접하게 배치된 제1영역(31)과 제2영역(32)을 포함할 수 있다. 상기 제1영역(31)은 배면 발광 영역이 되고, 상기 제2영역(32)은 전면 발광 영역이 될 수 있다.
도 3에 도시된 픽셀(P)은 제1영역(31) 및 제2영역(32)이 단일 색상의 빛을 방출하는 단일 서브 픽셀일 수 있다. 그러나 반드시 이에 한정되는 것은 아니고, 제1영역(31)과 제2영역(32)이 서로 다른 색상의 빛을 방출하는 단일 서브 픽셀일 수 있다. 이하 실시예에서는 제1영역(31) 및 제2영역(32)이 단일 색상의 빛을 방출하는 단일 서브 픽셀인 경우로 설명한다.
상기 픽셀(P)은 예를 들면 적색, 녹색 및 청색 중 어느 하나의 빛을 방출하는 서브 픽셀일 수 있다. 도 1 및 도 2의 유기 발광부(26)는 도 3에 도시된 픽셀(P) 외에 적색, 녹색 및 청색 중 다른 색의 빛을 방출하는 서브 픽셀들을 복수 개 더 포함한다.
다른 예로서, 상기 픽셀(P)은 적색, 녹색, 청색 및 백색 중 어느 하나의 빛을 방출하는 서브 픽셀일 수 있다. 도 1 및 도 2의 유기 발광부(26)는 도 3에 도시된 픽셀(P) 외에 적색, 녹색, 청색 및 백색 중 다른 색의 빛을 방출하는 서브 픽셀들을 복수 개 더 포함한다.
또 다른 예로서, 상기 적색, 녹색, 청색 및/또는 백색의 빛을 방출하는 서브 픽셀들은 그 빛들이 서로 혼합되어 백색의 빛을 방출하는 단일 픽셀을 구성할 수 있다. 이 경우, 각 픽셀들의 백색광을 소정의 컬러로 변환하는 색변환층(color converting layer)이나, 컬러 필터를 적용할 수 있다.
상기 적색, 녹색, 청색 및/또는 백색은 하나의 예시로서, 본 실시예는 이에 한정되지 아니한다. 즉, 백색광을 방출할 수 있다면 적색, 녹색, 청색 및/또는 백색의 조합 외에 기타 다양한 색의 조합을 이용할 수 있음은 물론이다.
도 4는 도 3의 I-I에 따른 단면의 일 예를 도시한 단면도이다.
도 4를 참조하면, 상기 제1영역(31)은 기판(1)의 방향인 제1방향으로 제1화상을 발광하고, 상기 제2영역(32)은 제1방향의 반대방향인 제2방향으로 제2화상을 발광한다. 이를 위해 상기 각 제1영역(31), 제2영역(32)에는 유기 발광 소자들이 각각 배치된다. 이 유기 발광 소자들은 픽셀 회로부의 박막 트랜지스터와 전기적으로 연결되어 있다. 제1영역(31)의 제1픽셀 회로부는 그 발광 경로 상에 배치되지 않고 제2영역(32)에 배치됨으로써 제1화상의 발광 효율 및 휘도 저하를 방지할 수 있다. 제2영역(32)은 기판(1)의 반대 방향으로 제2화상을 발광하므로, 제2영역(32) 내에 제1영역(31)의 유기 발광 소자와 전기적으로 연결된 제1픽셀 회로부와 제2영역(32)의 유기 발광 소자와 전기적으로 연결된 제2픽셀 회로부가 모두 배치될 수 있다. 상기 제1픽셀 회로부와 제2픽셀 회로부는 서로 독립된 픽셀 회로부가 될 수 있는 데, 이에 따라 제1화상과 제2화상이 동일한 화상이 아닌 별개의 화상이 될 수 있다.
본 발명은 반드시 이에 한정되는 것은 아니고, 제1영역(31)의 유기 발광 소자 및 제2영역(32)의 유기 발광 소자와 각각 전기적으로 연결된 단일의 픽셀 회로부로 구비될 수 있다. 이 픽셀 회로부는 제2영역(32)에 위치해 제1화상의 발광 효율 및 휘도 저하를 방지할 수 있다.
도 5는 단일의 픽셀 회로부(PC)의 보다 구체적인 일 예를 도시한 회로도이다. 도 5를 참조하면, 스캔 라인(S), 데이터 라인(D) 및 구동전원인 Vdd 라인(V)이 이 픽셀 회로부(PC)에 전기적으로 연결된다. 도면에 도시하지는 않았지만 상기 픽셀 회로부(PC)의 구성에 따라 상기 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V) 외에도 더 다양한 도전 라인들이 구비되어 있을 수 있다.
상기 픽셀 회로부(PC)는, 스캔 라인(S)과 데이터 라인(D)에 연결된 스위칭 박막 트랜지스터(T1)와, 스위칭 박막 트랜지스터(T1)와 Vdd 라인(V)에 연결된 구동 박막 트랜지스터(T2)와, 스위칭 박막 트랜지스터(T1)와 구동 박막 트랜지스터(T2)에 연결된 커패시터(Cst)를 포함한다.
스위칭 박막 트랜지스터(T1)의 게이트 전극은 스캔 라인(S)에 연결되어 스캔 신호를 받고, 제1전극은 데이터 라인(D)에, 제2전극은 커패시터(Cst) 및 구동 박막 트랜지스터(T2)의 게이트 전극에 연결된다.
구동 박막 트랜지스터(T2)의 제1전극은 Vdd 라인(V) 및 커패시터(Cst)에 연결되고, 제2전극은 제1발광 박막 트랜지스터(T3) 및 제2발광 박막 트랜지스터(T4)의 제1전극들에 각각 연결된다.
상기 제1발광 박막 트랜지스터(T3)의 제2전극은 제1영역(31)에 위치하는 제1유기 발광 소자(E1)와 전기적으로 연결되고, 상기 제2발광 박막 트랜지스터(T4)의 제2전극은 제2영역(32)에 위치하는 제2유기 발광 소자(E2)와 전기적으로 연결될 수 있다. 상기 제1발광 박막 트랜지스터(T3)와 상기 제2발광 박막 트랜지스터(T4)의 게이트 전극들은 각각 별도의 발광 신호 라인에 전기적으로 연결되어 있다.
도 5에서 박막 트랜지스터들(T1~T4)은 모두 P형으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며 적어도 하나가 N형으로 형성될 수도 있다. 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 도시된 실시예에 한정되는 것은 아니며, 픽셀 회로부(PC)에 따라 2 이상의 박막 트랜지스터, 1 이상의 커패시터가 더 조합될 수 있다.
상기와 같은 픽셀 회로부(PC)의 구성에 따라, 데이터 라인(D)을 통해 입력된 화상 이미지 정보는, 제1발광 박막 트랜지스터(T3)가 열렸을 경우는 제1유기 발광 소자(E1)로 구현되고, 제2발광 박막 트랜지스터(T4)가 열렸을 경우는 제2유기 발광 소자(E2)로 구현되게 되어 제1유기 발광 소자(E1)와 제2유기 발광 소자(E2)가 상이한 이미지를 구현할 수 있다. 따라서 시분할 구동을 통해 전면 발광이 되는 면과 배면 발광이 되는 면의 화상이 서로 거울상으로 반전되어 보이지 않게 양면 발광을 구현할 수도 있다. 물론, 동일한 데이터 신호를 공급한 상태에서 제1발광 박막 트랜지스터(T3)와 제2발광 박막 트랜지스터(T4)에 동일한 스위칭 신호를 인가할 경우에는 전면과 배면에서 반전된 거울상의 이미지를 볼 수 있다. 이처럼 상기 픽셀 회로부(PC)는 제1유기 발광 소자(E1)와 제2유기 발광 소자(E2)가 픽셀 회로부의 기본적인 구성은 공유한 상태로, 다양한 화면 구현이 가능하도록 할 수 있다.
다시 도 4를 참조하면, 기판(1) 상에 제1박막 트랜지스터(TR1) 및 제2박막 트랜지스터(TR2)가 위치하는 데, 각각 제1영역(31)에 위치한 제1전극(221) 및 제2영역(32)에 위치한 제2전극(222)에 전기적으로 연결된다. 상기 제1박막 트랜지스터(TR1) 및 제2박막 트랜지스터(TR2)는 각각 전술한 제1픽셀 회로부 및 제2픽셀 회로부의 구동 박막 트랜지스터가 될 수 있다. 다른 예로서 상기 제1박막 트랜지스터(TR1) 및 제2박막 트랜지스터(TR2)는 각각 도 5에 도시된 제1발광 박막 트랜지스터(T3) 및 제2발광 박막 트랜지스터(T4)일 수 있다.
구체적으로, 도 4에서 볼 수 있듯이, 상기 기판(1) 상에는 버퍼막(211)이 형성되고, 이 버퍼막(211) 상에 제1 및 제2박막 트랜지스터(TR1, TR2)를 포함한 픽셀 회로부가 형성된다.
상기 버퍼막(211) 상에는 반도체 활성층(2121, 2122)이 형성된다.
상기 버퍼막(211)은 투명한 절연물로 형성되는 데, 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일례로, 상기 버퍼막(211)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물 또는 이들의 적층체로 형성될 수 있다. 상기 버퍼막(211)은 필수 구성요소는 아니며, 필요에 따라서는 구비되지 않을 수도 있다.
상기 반도체 활성층(2121, 2122)은 다결정 실리콘으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 산화물 반도체로 형성될 수 있다. 예를 들면 G-I-Z-O층[(In2O3)a(Ga2O3)b(ZnO)c층](a, b, c는 각각 a=0, b=0, c＞0의 조건을 만족시키는 실수)일 수 있다.
상기 반도체 활성층(2121, 2122)을 덮도록 게이트 절연막(213)이 버퍼막(211) 상에 형성되고, 게이트 절연막(213) 상에 게이트 전극(2141, 2142)이 형성된다.
게이트 전극(2141, 2142)을 덮도록 게이트 절연막(213) 상에 층간 절연막(215)이 형성되고, 이 층간 절연막(215) 상에 소스 전극(2161, 2162)과 드레인 전극(2171, 2172)이 형성되어 각각 반도체 활성층(2121, 2122)과 콘택 홀을 통해 콘택된다.
상기와 같은 제1 및 제2박막 트랜지스터(TR1, TR2)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터의 구조가 적용 가능함은 물론이다.
이러한 박막 트랜지스터들을 덮도록 제1절연막(218)이 형성된다. 상기 제1절연막(218)은 상면이 평탄화된 단일 층 또는 복수 층의 절연막이 될 수 있다. 이 제1절연막(218)은 무기물 및/또는 유기물로 형성될 수 있다.
상기 제1절연막(218) 상에는 도 4에서 볼 수 있듯이, 제1박막 트랜지스터(TR1)와 전기적으로 연결된 제1유기 발광 소자의 제1전극(221)이 형성되고 제2박막 트랜지스터(TR2)와 전기적으로 연결된 제2유기 발광 소자의 제2전극(222)이 형성된다. 상기 제1전극(221) 및 제2전극(222)은 아일랜드 형태로 형성된다.
상기 제1절연막(218) 상에는 상기 제1전극(221) 및 제2전극(222)의 가장자리를 덮도록 제2절연막(219)이 형성된다. 상기 제2절연막(219)은 아크릴, 폴리이미드 등의 유기물로 형성될 수 있다.
상기 제1전극(221) 및 제2전극(222) 상에는 유기 발광층을 포함하는 중간층(220)이 형성되고 상기 중간층(220)을 덮도록 제3전극(223)이 형성되어 유기 발광 소자들을 형성한다.
상기 중간층(220)은 저분자 또는 고분자 유기막이 사용될 수 있다.
상기 중간층(220)은 제1중간층, 제2중간층 및 제1중간층과 제2중간층의 사이에 개재된 유기 발광층을 포함할 수 있다.
상기 제1중간층은 유기 발광층과 제1,2전극(221)(222) 사이에 개재되는 것으로, 홀 주입층(HIL: Hole Injection Layer) 및/또는 홀 수송층(HTL: Hole Transport Layer)을 포함할 수 있다.
상기 제2중간층은 유기 발광층과 제3전극의 사이에 개재되는 것으로, 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
상기 유기 발광층은 적, 녹, 청색의 서브 픽셀마다 독립되게 형성되고, 상기 제1중간층 및 제2중간층은 공통층으로서 모든 서브 픽셀들에 공통되도록 형성될 수 있다. 도 4에서 볼 때, 제1영역(31)과 제2영역(32)은 하나의 서브 픽셀을 구성하는 픽셀(P)에 포함되기 때문에 제1영역(31)과 제2영역(32)은 단일 색상의 유기 발광층이 증착될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고, 상기 유기 발광층은 제1영역(31)과 제2영역(32)이 서로 다른 색상으로 구비될 수 있다.
상기 정공주입층(HIL)은 구리프탈로시아닌 등의 프탈로시아닌 화합물 또는 스타버스트(Starburst)형 아민류인 TCTA, m-MTDATA, 또는 m-MTDAPB을 포함할 수 있다.
상기 정공 수송층(HTL)은 N,N'-비스(3-메틸페닐)- N,N'-디페닐-[1,1-비페닐]-4,4'-디아민(TPD), 또는 N,N'-디(나프탈렌-1-일)-N,N'-디페닐 벤지딘(α-NPD)을 포함할 수 있다.
상기 전자 수송층(ETL)은 Alq3를 포함할 수 있다.
상기 전자 주입층(EIL)은 LiF, NaCl, CsF, Li2O, BaO, 또는 Liq을 포함할 수 있다.
상기 유기 발광층은 호스트 물질과 도판트 물질을 포함할 수 있다.
상기 호스트 물질은 트리스(8-히드록시-퀴놀리나토)알루미늄 (Alq3), 9,10-디(나프티-2-일)안트라센 (ADN), 2-Tert-부틸-9,10-디(나프티-2-일)안트라센 (TBADN), 4,4'-비스(2,2-디페닐-에텐-1-일)바이페닐 (DPVBi), 또는 4,4'-비스(2,2-디(4-메틸페닐)-에텐-1-일)바이페닐 (p-DMDPVBi)을 포함할 수 있다.
상기 도판트 물질은 DPAVBi (4,4'-비스[4-(디-p-톨일아미노)스티릴]비페닐), ADN (9,10-디(나프-2-틸)안트라센), 또는 TBADN (2-터트-부틸-9,10-디(나프티-2-일)안트라센)을 포함할 수 있다.
상기 제1전극(221) 및 제2전극(222)은 애노우드 전극의 기능을 하고, 제3전극(223)은 캐소오드 전극의 기능을 할 수 있는 데, 물론, 이들 제1전극(221) 및 제2전극(222)과 제3전극(223)의 극성은 서로 반대로 되어도 무방하다.
상기 제1전극(221) 및 제2전극(222)이 애노드 전극의 기능을 할 경우, 상기 제1전극(221) 및 제2전극(222)은 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등을 포함하여 구비될 수 있다. 만일 기판(1)의 반대 방향으로 화상이 구현되는 제2영역(32)에 위치한 제2전극(222)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb, Co, Sm 또는 Ca 중 적어도 하나를 포함하는 반사막(미도시)을 더 포함할 수 있다.
상기 제3전극(223)이 캐소드 전극의 기능을 할 경우, 상기 제3전극(223)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb, Co, Sm 또는 Ca의 금속으로 형성될 수 있다. 상기 제3전극(223)은 제2화상이 원활하게 구현될 수 있도록 발광층으로부터의 광이 제2방향으로 투과가 가능하도록 구비되어야 한다. 이를 위해, 상기 제3전극(223)은 Mg 및/또는 Mg 합금을 이용하여 박막으로 형성할 수 있다. 상기 제3전극(223)은 광 투과율이 더욱 높은 Ag 및/또는 Ag 합금을 이용하여 박막으로 형성될 수도 있다. 상기 제3전극(223)은 Mg 및/또는 Mg 합금과 Ag 및/또는 Ag 합금이 공동증착된 형태이거나 적층된 형태로 형성될 수 있다.
상기 제3전극(223)은 제1전극(221) 및 제2전극(222)과 달리 모든 픽셀들에 걸쳐 공통된 전압이 인가되도록 공통 전극으로 형성되며, 오픈 마스크를 이용하여 픽셀들 별로 패터닝되지 않고 공통으로 증착되도록 하여 형성될 수 있다. 따라서 상기 제3전극(223)은 제1영역(31) 및 제2영역(32)에 모두 위치할 수 있다.
상기 제1영역(31)의 상기 제3전극(223) 위로 제4전극(224)이 구비될 수 있다. 상기 제4전극(224)은 제3전극(223)과 전기적으로 연결된 것일 수 있는 데, 이에 따라 제3전극(223)의 전압 강하를 방지할 수 있다. 이를 위해 상기 제4전극(224)은 제3전극(223)보다 두껍게 형성할 수 있다.
상기 제4전극(224)은 제3전극(223)과 동일한 물질로 형성될 수 있는 데 반드시 이에 한정되는 것은 아니고 상기 제4전극(224)은 제3전극(223)과 다른 물질로 형성될 수 있다. 상기 제4전극(224)은 Mg 및/또는 Mg합금을 포함할 수 있다.
상기 제4전극(224)은 제1영역(31)에 위치하고, 제2영역(32)에는 위치하지 않도록 패터닝될 수 있는 데, 이에 따라 제1영역(31)의 유기 발광 소자가 기판(1)의 방향으로 제1화상을 발광할 때에 제4전극(224)이 반사판의 역할을 할 수 있고 이에 따라 제1화상의 화질이 더욱 향상될 수 있다.
도 6a 내지 도 6d는 상기 제1전극(221) 및 제2전극(222)을 형성하는 방법의 일 실시예를 나타낸 것이다.
먼저, 도 6a에서 볼 수 있듯이, 제1절연막(218) 상에 제1전극(221)을 형성한다. 상기 제1전극(221)은 투명 도전체로 형성될 수 있는 데, ITO, IZO, ZnO, 또는 In2O3 를 포함할 수 있다. 상기 제1전극(221)은 도 6a에서 볼 수 있듯이 각 픽셀의 제1영역(31)에 위치하며, 단일 층으로 형성될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 공진 구조를 적용할 수 있도록 반투과 반사막을 더 포함할 수 있다.
다음으로, 도 6b에서 볼 수 있듯이, 제1절연막(218) 상에 희생층(240)을 형성한다. 상기 희생층(240)은 제1전극(221)을 덮도록 형성된다. 상기 희생층(240)은 상기 제2영역(32) 내의 일부 영역에 대응되는 패터닝 영역인 제2-1영역(321)이 개방되도록 형성된 개구(241)를 포함한다. 따라서 상기 개구(241)를 통해 제2-1영역(321)의 제1절연막(218)이 노출된다.
도 7a에서 볼 수 있듯이, 상기 개구(241)를 형성하는 상기 희생층(240)의 측벽(242)은 제1절연막(218) 표면에 대하여 소정의 각도(a)를 이루도록 형성되는 데, 예컨대 90도의 각도를 이루도록 형성될 수 있다.
그러나 반드시 이에 한정되는 것은 아니고, 도 7b에서 볼 수 있듯이, 상기 개구(241)를 형성하는 상기 희생층(240)의 측벽(242)이 상기 제1절연막(218) 표면에 대하여 이루는 각도(a)는 90도보다 큰 둔각일 수 있다.
상기 희생층(240)의 측벽(242)이 제1절연막(218) 표면과 이루는 각도(a)는 상기 희생층(240)의 측벽(242)이 기판의 표면과 이루는 각도가 될 수 있다.
다음으로 도 6c에서 볼 수 있듯이 희생층(240) 및 제1절연막(218) 상에 도전막(250)을 형성한다. 상기 도전막(250)은 오픈 마스크를 이용하여 제1영역(31) 및 제2영역(32) 전체에 모두 형성되도록 한다. 따라서 상기 도전막(250)은 제2-1영역(321) 내의 제1절연막(218) 상에 형성될 수 있다.
상기 희생층(240)의 측벽(242)이 제1절연막(218) 표면과 이루는 각도(a)가 90도 이상일 경우, 희생층(240) 상에 형성된 도전막(250)과 제2-1영역(321) 내의 제1절연막(218) 상에 형성된 도전막(250)이 연결되지 않고 끊어진 상태를 유지할 수 있다.
상기 도전막(250)은 제2전극(222)을 형성하는 물질로 형성하는 것이 바람직하다. 예컨대 상기 도전막(250)은 제1도전막(251)과 상기 제1도전막(251) 상에 적층된 제2도전막(252)을 포함할 수 있다. 상기 제1도전막(251)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb, Co, Sm 또는 Ca의 금속으로 형성된 반사막일 수 있다. 상기 제2도전막(252)은 ITO, IZO, ZnO, 또는 In2O3의 투명 도전체로 형성된 투명 도전막일 수 있다.
다음으로 상기 희생층(240)을 제거해, 도 6d에서 볼 수 있듯이 제1전극(221) 및 제2전극(222)을 형성한다. 상기 제2전극(222)은 제2-1전극(2221)과, 상기 제2-1전극(2221) 상에 적층된 제2-2전극(2222)을 포함한다. 전술한 제1도전막(251)이 제2-1전극(2221)이 되고, 제2도전막(252)이 제2-2전극(2222)이 된다.
상기 희생층(240)의 제거 시에 희생층(240) 상에 형성되어 있는 도전막(250)도 동시에 제거될 수 있다.
상기 희생층(240)은 패터닝 공정 및 제거 공정이 용이하도록 포토 레지스트로 형성될 수 있는 데, 본 발명은 반드시 이에 한정되는 것은 아니고 패턴 형성 및 제거가 용이한 재료이면 어떠한 재료이든 적용될 수 있다.
이렇게 희생층(240)의 제거와 동시에 희생층(240)에 덮여 있던 제1전극(221)이 노출되고, 동시에 제2전극(222)이 형성되기 때문에 제2전극(222)의 형성 공정이 이미 형성되어 있는 제1전극(221)에 손상을 미치지 않을 수 있다. 상기 희생층(240)은 포토 레지스트와 같이 쉽게 제거될 수 있어, 건식 식각 방식으로 간단하고 깨끗하게 제거될 수 있다. 따라서 제2전극(222)을 일반적인 습식 패터닝 방법으로 패터닝하지 않아도 되며, 이에 따라 공정도 더욱 간단하게 될 수 있다.
이상은 먼저 제1전극(221)을 형성한 이후 제2전극(222)을 형성한 것이나, 본 발명은 반대의 경우에도 동일하게 적용될 수 있다.
도 8a 내지 도 8d는 상기 제1전극(221) 및 제2전극(222)을 형성하는 방법의 다른 일 실시예를 나타낸 것이다.
도 8a에서 볼 수 있듯이, 제1절연막(218) 상의 제2영역(32)에 제2전극(222)을 먼저 형성한다. 상기 제2전극(222)은 제2-1전극(2221)과, 상기 제2-1전극(2221) 상에 적층된 제2-2전극(2222)을 포함할 수 있다. 상기 제2-1전극(2221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb, Co, Sm 또는 Ca의 금속으로 형성된 반사막일 수 있다. 상기 제2-2전극(2222)은 ITO, IZO, ZnO, 또는 In2O3의 투명 도전체로 형성된 투명 도전막일 수 있다.
도 8b에서 볼 수 있듯이 제1절연막(218) 상에 희생층(240)을 형성한다. 상기 희생층(240)은 제2전극(222)을 덮도록 형성된다. 상기 희생층(240)은 상기 제1영역(31) 내의 일부 영역에 대응되는 제1-1영역(311)이 개방되도록 형성된 개구(241)를 포함한다. 따라서 상기 개구(241)를 통해 제1-1영역(311)의 제1절연막(218)이 노출된다.
상기 개구(241)를 형성하는 상기 희생층(240)의 측벽(242)은 도 7a 또는 도 7b에서 볼 수 있듯이 제1절연막(218) 표면에 대하여 90도 이상의 각도를 이루도록 형성될 수 있다.
도 8c에서 볼 수 있듯이 희생층(240) 및 제1절연막(218) 상에 도전막(250)을 형성한다. 상기 도전막(250)은 오픈 마스크를 이용하여 제1영역(31) 및 제2영역(32) 전체에 모두 형성되도록 한다. 따라서 상기 도전막(250)은 패터닝 영역인 제1-1영역(311) 내의 제1절연막(218) 상에도 형성된다.
상기 희생층(240) 상에 형성된 도전막(250)과 제1-1영역(311) 내의 제1절연막(218) 상에 형성된 도전막(250)이 연결되지 않고 끊어진 상태를 유지할 수 있다.
상기 도전막(250)은 제1전극(221)을 형성하는 물질로 형성하는 것이 바람직하다. 예컨대 상기 도전막(250)은 ITO, IZO, ZnO, 또는 In2O3로 형성된 투명 도전막을 포함할 수 있다.
다음으로 상기 희생층(240)을 제거해, 도 8d에서 볼 수 있듯이 제1전극(221) 및 제2전극(222)을 형성한다. 전술한 도전막(250)이 제1전극(221)이 된다.
상기 희생층(240)의 제거 시에 희생층(240) 상에 형성되어 있는 도전막(250)도 동시에 제거될 수 있다.
이렇게 희생층(240)의 제거와 동시에 희생층(240)에 의해 덮여 있던 제2전극(222)이 노출되고, 동시에 제1전극(221)이 형성되기 때문에, 제1전극(221)의 형성 공정이 이미 형성되어 있는 제2전극(222)에 손상을 미치지 않을 수 있다.
도 9는 도 1 및 도 2에 도시된 유기 발광부(21)의 다른 일 예에 따른 픽셀(P')을 나타낸 평면도이다.
상기 픽셀(P')은 서로 인접하게 배치된 제1영역(31)과 제2영역(32)과 제3영역(33)을 포함한다. 상기 제1영역(31)은 배면 발광 영역이 되고, 상기 제2영역(32)은 전면 발광 영역이 되며, 상기 제3영역(33)은 유기 발광 표시장치의 두께 방향으로 외광이 투과되는 외광 투과 영역이 될 수 있다. 도 9에는 세로 방향으로 제1영역(31), 제2영역(32) 및 제3영역(33)이 순차로 배치된 구성을 나타내었으나, 본 발명이 반드시 이에 한정되는 것은 아니고 제3영역(33), 제1영역(31) 및 제2영역(32)의 순서, 또는 제1영역(31), 제3영역(33) 및 제2영역(32)의 순서로 배열될 수 있다.
또한, 상기 제3영역(33)은 도 9에서 도시된 바와 같이 단일의 서브 픽셀 당 하나씩 구비될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니고 복수의 서브 픽셀 당 하나씩 구비될 수도 있다. 다른 예로서, 하나의 단위 픽셀을 구성하는 서브 픽셀들, 예컨대 적색, 녹색 및 청색 서브 픽셀 당 하나씩 구비될 수 있고, 또 다른 예로서 적색, 녹색, 청색 및 백색 서브 픽셀 당 하나씩 구비될 수도 있다.
도 10은 도 9의 II-II의 단면에 대한 일 실시예를 도시한 단면도이다.
도 10에 도시된 실시예는, 제3전극(223)이 제1영역(31) 내지 제3영역(33)에 모두 형성되고, 제4전극(224)은 제1영역(31)에만 형성되고, 제2영역(32) 및 제3영역(33)에는 형성되지 않도록 패터닝될 수 있다.
이에 따라 외광이 투과되는 영역인 제3영역(33)에서 제4전극(224)으로 인한 외광의 투과율이 저하되는 일이 없게 될 수 있고, 유기 발광부에서의 외광 투과율이 향상된 투명 양면 발광 디스플레이를 구현할 수 있다.
도 11은 도 9의 II-II의 단면에 대한 다른 일 실시예를 도시한 것으로, 도 10에 도시된 실시예의 변형예를 나타낸 단면도이다.
도 11에 도시된 실시예는 도 10에 도시된 실시예와 달리 제2절연막(219)이 제3영역(33)에서 투과 창(341)을 더 포함한 것이다. 상기 투과 창(341)은 제2절연막(219)의 일부를 제거하여 형성되는 것으로, 이렇게 제4영역(34)에 투과 창(341)이 형성됨으로써 제4영역(34)에서 외광의 투과율을 향상시킬 수 있다. 도 11에는 제2절연막(219)에만 투과 창(341)이 형성된 것을 나타내었으나, 본 발명은 반드시 이에 한정되는 것은 아니고, 제1절연막(218), 층간 절연막(215), 게이트 절연막(213), 버퍼막(211) 중 적어도 하나에 상기 투과 창(341)과 연결된 투과창이 더 형성될 수 있다. 그리고 제3전극(223)에도 상기 투과 창(341)과 연결된 투과창이 더 형성될 수 있다.
도 10 및 도 11에 도시된 실시예의 경우에도 제1전극(221) 및 제2전극(222)을 도 6a 내지 도 6d에 도시된 실시예 또는 도 8a 내지 도 8d에 도시된 실시예와 같이 형성할 수 있다.
이제까지 본 발명에 대하여 바람직한 실시 예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 한다.

Claims (17)

  1. 제1방향으로 발광되는 제1영역과, 상기 제1방향에 대향하는 제2방향으로 발광되는 제2영역을 각각 구비한 복수의 픽셀을 기판 상에 정의하는 단계;
    상기 각 픽셀의 상기 제1영역에만 각각 배치되도록 복수의 제1전극을 형성하고, 상기 각 픽셀의 상기 제2영역에는 상기 제1전극을 형성하지 않는 단계;
    상기 제1전극들을 덮도록 상기 제1영역 및 제2영역에 희생층을 형성하는 단계;
    상기 각 픽셀의 상기 제2영역 내의 패터닝 영역이 개방되도록 건식 식각으로 상기 희생층에 개구를 형성하는 단계;
    상기 제2영역 내의 각 패터닝 영역 및 상기 희생층 상에 도전막을 형성하는 단계;
    상기 희생층을 제거하는 단계;
    유기 발광층을 포함하는 중간층을 형성하는 단계; 및
    상기 중간층 상에 제3전극을 형성하는 단계;를 포함하는 유기 발광 표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 제1전극은 투명 도전체로 형성되는 유기 발광 표시장치의 제조방법.
  3. 제2항에 있어서,
    상기 도전막은 반사막 및 투명 도전막이 적층되어 형성된 유기 발광 표시장치의 제조방법.
  4. 제1항에 있어서,
    상기 제1전극은 반사막 및 투명 도전막이 적층되어 형성된 유기 발광 표시장치의 제조방법.
  5. 제4항에 있어서,
    상기 도전막은 투명 도전체로 형성되는 유기 발광 표시장치의 제조방법.
  6. 제1항에 있어서,
    상기 희생층의 상기 개구를 형성하는 측벽은 상기 기판의 표면에 대하여 90도 이상의 각도로 형성된 유기 발광 표시장치의 제조방법.
  7. 제1항에 있어서,
    상기 희생층을 제거하는 단계는 상기 희생층 상의 도전막을 제거하는 단계를 포함하는 유기 발광 표시장치의 제조방법.
  8. 제1항에 있어서,
    상기 희생층은 포토레지스트를 포함하는 유기 발광 표시장치의 제조방법.
  9. 기판 상의 제1영역에 제1전극을 형성하는 단계;
    상기 제1전극을 덮도록 상기 기판 상에 희생층을 형성하는 단계;
    상기 기판 상의 상기 제1영역과 분리된 제2영역의 적어도 일부가 개방되도록 건식 식각으로 상기 희생층에 개구를 형성하는 단계;
    상기 개구에 대응되는 영역에 제2전극을 형성하는 단계;
    상기 제1전극 및 제2전극 상에 유기 발광층을 포함하는 중간층을 형성하는 단계; 및
    상기 중간층 상에 제3전극을 형성하는 단계;를 포함하고,
    상기 제1전극을 형성하는 단계에서, 상기 제1영역을 제외한 영역에는 상기 제1전극이 형성되지 않도록 상기 제1영역에만 상기 제1전극을 형성하는 유기 발광 표시장치의 제조방법.
  10. 제9항에 있어서,
    상기 제2전극을 형성하는 단계는,
    상기 기판 및 상기 희생층 상에 도전막을 형성하는 단계; 및
    상기 희생층을 제거하는 단계;를 포함하는 유기 발광 표시장치의 제조방법.
  11. 제10항에 있어서,
    상기 제1전극은 투명 도전체로 형성되는 유기 발광 표시장치의 제조방법.
  12. 제11항에 있어서,
    상기 도전막은 반사막 및 투명 도전막이 적층되어 형성된 유기 발광 표시장치의 제조방법.
  13. 제10항에 있어서,
    상기 제1전극은 반사막 및 투명 도전막이 적층되어 형성된 유기 발광 표시장치의 제조방법.
  14. 제13항에 있어서,
    상기 도전막은 투명 도전체로 형성되는 유기 발광 표시장치의 제조방법.
  15. 제9항에 있어서,
    상기 희생층의 상기 개구를 형성하는 측벽은 상기 기판의 표면에 대하여 90도 이상의 각도로 형성된 유기 발광 표시장치의 제조방법.
  16. 제10항에 있어서,
    상기 희생층을 제거하는 단계는 상기 희생층 상의 도전막을 제거하는 단계를 포함하는 유기 발광 표시장치의 제조방법.
  17. 제9항에 있어서,
    상기 희생층은 포토레지스트를 포함하는 유기 발광 표시장치의 제조방법.
KR1020130110625A 2013-09-13 2013-09-13 유기 발광 표시장치의 제조방법 Active KR102114317B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130110625A KR102114317B1 (ko) 2013-09-13 2013-09-13 유기 발광 표시장치의 제조방법
US14/154,658 US9147862B2 (en) 2013-09-13 2014-01-14 Method of manufacturing organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130110625A KR102114317B1 (ko) 2013-09-13 2013-09-13 유기 발광 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20150031099A KR20150031099A (ko) 2015-03-23
KR102114317B1 true KR102114317B1 (ko) 2020-05-25

Family

ID=52668293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130110625A Active KR102114317B1 (ko) 2013-09-13 2013-09-13 유기 발광 표시장치의 제조방법

Country Status (2)

Country Link
US (1) US9147862B2 (ko)
KR (1) KR102114317B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523344B1 (ko) * 2015-11-25 2023-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102366571B1 (ko) 2016-01-05 2022-02-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치의 제조 방법
CN105609537B (zh) * 2016-03-09 2019-07-05 京东方科技集团股份有限公司 发光显示器件及其制造方法
KR102504630B1 (ko) * 2016-07-01 2023-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10340323B2 (en) * 2017-07-04 2019-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Double-sided OLED display device
WO2019038619A1 (ja) 2017-08-25 2019-02-28 株式会社半導体エネルギー研究所 表示パネル及び表示装置
KR102578841B1 (ko) * 2018-08-31 2023-09-14 엘지디스플레이 주식회사 발광 소자 및 이를 적용한 투명 표시 장치
KR102698883B1 (ko) * 2019-02-22 2024-08-28 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
CN110890481B (zh) * 2019-11-29 2022-08-16 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
KR20210142054A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4217426B2 (ja) 2002-05-28 2009-02-04 シャープ株式会社 両面表示装置
CN100504966C (zh) 2002-12-27 2009-06-24 株式会社半导体能源研究所 显示装置
WO2004068910A1 (ja) 2003-01-24 2004-08-12 Semiconductor Energy Laboratory Co. Ltd. 発光装置及びその製造方法、並びに前記発光装置を用いた電気機器
US20060038752A1 (en) 2004-08-20 2006-02-23 Eastman Kodak Company Emission display
KR101271850B1 (ko) * 2006-06-09 2013-06-07 삼성디스플레이 주식회사 유기 발광 표시장치의 제조방법
KR101476433B1 (ko) * 2007-07-03 2014-12-26 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100874458B1 (ko) 2007-11-22 2008-12-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조방법
KR101788285B1 (ko) 2010-10-22 2017-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20150079710A1 (en) 2015-03-19
US9147862B2 (en) 2015-09-29
KR20150031099A (ko) 2015-03-23

Similar Documents

Publication Publication Date Title
KR102092705B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR102155736B1 (ko) 유기 발광 표시장치 및 그 제조방법
US11394015B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102114317B1 (ko) 유기 발광 표시장치의 제조방법
JP6289877B2 (ja) 有機発光表示装置及びその製造方法
KR101407587B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR102117607B1 (ko) 유기 발광 표시장치 및 그 제조방법
EP3916796B1 (en) Organic light-emitting display device
US9245931B2 (en) Organic light-emitting diode (OLED) display
KR102055683B1 (ko) 유기 발광 표시 장치
KR20150001442A (ko) 유기 발광 표시 장치
KR20150003572A (ko) 유기 발광 표시 장치
KR102381427B1 (ko) 유기 발광 표시장치
KR20220044701A (ko) 유기 발광 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130913

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180913

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130913

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191008

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200518

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200519

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230424

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240423

Start annual number: 5

End annual number: 5