[go: up one dir, main page]

KR102105329B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102105329B1
KR102105329B1 KR1020130169355A KR20130169355A KR102105329B1 KR 102105329 B1 KR102105329 B1 KR 102105329B1 KR 1020130169355 A KR1020130169355 A KR 1020130169355A KR 20130169355 A KR20130169355 A KR 20130169355A KR 102105329 B1 KR102105329 B1 KR 102105329B1
Authority
KR
South Korea
Prior art keywords
voltage
residual
gradation
common
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130169355A
Other languages
English (en)
Other versions
KR20150079259A (ko
Inventor
장대광
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130169355A priority Critical patent/KR102105329B1/ko
Priority to US14/479,730 priority patent/US9922605B2/en
Publication of KR20150079259A publication Critical patent/KR20150079259A/ko
Application granted granted Critical
Publication of KR102105329B1 publication Critical patent/KR102105329B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는 복수의 화소를 포함하고, 상기 복수의 화소 각각은 공통 전압이 인가되는 공통 전극과 계조 전압이 인가되는 화소 전극을 두 단자로 하는 액정 커패시터를 포함하는 표시부, 상기 표시부에 특정 패턴을 포함하는 테스트 영상이 출력될 때 상기 공통 전극과 상기 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 공통 전압 측정부, 및 상기 공통 전압의 측정값을 기반으로 상기 공통 전극과 상기 화소 전극 사이에 충진되어 있는 액정층의 잔여 DC 전압의 수준을 검출하는 신호 제어부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 액정의 잔여 DC 전압을 보상할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
표시 장치 중 대표적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되고 박막 트랜지스터(thin film transistor, TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되고 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.
이러한 액정 표시 장치에서는 두 전극에 DC 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
액정 표시 장치가 장기간 구동되거나 액정층에 한 방향의 전계가 오랫동안 인가되면, 공통 전압을 기준으로 높거나 낮은 쪽으로 전계가 치우치게 되고, 화소 전극의 배향막 위에 이온이 점착된다. 이로 인하여 화소 전극과 배향막 사이에 일종의 잔여 DC 전압이 존재하게 된다. 이러한 잔여 DC 전압은 반대 극성의 전압이 인가될 때에는 액정 내의 전계를 약화시키고, 동일한 극성의 전압이 인가될 때에는 액정 내의 전계를 강화시키게 된다. 이로 인하여 액정 표시 장치의 계조 불균형이 발생하게 되고, 이는 잔상으로 표시된다.
본 발명이 해결하고자 하는 기술적 과제는 액정의 잔여 DC 전압을 보상할 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소를 포함하고, 상기 복수의 화소 각각은 공통 전압이 인가되는 공통 전극과 계조 전압이 인가되는 화소 전극을 두 단자로 하는 액정 커패시터를 포함하는 표시부, 상기 표시부에 특정 패턴을 포함하는 테스트 영상이 출력될 때 상기 공통 전극과 상기 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 공통 전압 측정부, 및 상기 공통 전압의 측정값을 기반으로 상기 공통 전극과 상기 화소 전극 사이에 충진되어 있는 액정층의 잔여 DC 전압의 수준을 검출하는 신호 제어부를 포함한다.
상기 공통 전압 측정부는 기준값을 기준으로 상기 공통 전압을 증폭하는 차동 증폭기, 및 상기 증폭된 공통 전압의 레벨에 대응하는 측정 신호를 생성하여 상기 신호 제어부에 전달하는 ADC(analog-to-digital converter)를 포함할 수 있다.
상기 테스트 영상은 복수의 라인을 화이트 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 영상일 수 있다.
상기 테스트 영상은 복수의 라인을 저계조 또는 중간 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 영상일 수 있다.
상기 신호 제어부는 최초 구동시에 상기 공통 전압을 측정한 측정 결과를 정규화하여 초기 측정값으로 저장할 수 있다.
상기 신호 제어부는 상기 초기 측정값과 이후 측정된 공통 전압의 측정 결과의 차이로부터 상기 잔여 DC 전압의 수준을 검출할 수 있다.
상기 복수의 화소에 상기 계조 전압을 인가하는 데이터 구동부, 및 상기 데이터 구동부에 상기 계조 전압 생성을 위한 기준 계조 전압을 제공하는 계조 전압 생성부를 포함하고, 상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 기준 계조 전압을 변경하는 계조 전압 제어신호를 상기 데이터 구동부에 전달할 수 있다.
상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 데이터 구동부에 전달되는 영상 데이터 신호를 보정할 수 있다.
상기 복수의 화소에 상기 계조 전압을 인가하는 데이터 구동부를 더 포함하고, 상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 계조 전압을 생성하기 위한 기준 계조 전압을 변경하는 계조 전압 제어신호를 상기 데이터 구동부에 전달할 수 있다.
상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 데이터 구동부에 전달되는 영상 데이터 신호를 보정할 수 있다.
상기 복수의 화소에 상기 계조 전압을 인가하는 데이터 구동부를 더 포함하고, 상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 데이터 구동부에 전달되는 영상 데이터 신호를 보정할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은 표시부에 테스트 영상을 출력하는 단계, 상기 테스트 영상이 출력될 때, 상기 표시부에 포함된 화소의 공통 전극과 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 단계, 및 상기 공통 전압의 측정값을 기반으로 상기 공통 전극과 상기 화소 전극 사이에 충진되어 있는 액정층의 잔여 DC 전압의 수준을 검출하는 단계를 포함한다.
상기 공통 전압을 측정하는 단계는, 기준값을 기준으로 상기 공통 전압을 증폭하는 단계, 및 상기 증폭된 공통 전압의 레벨에 대응하는 측정 신호를 생성하는 단계를 포함할 수 있다.
상기 표시부에 테스트 영상을 출력하는 단계는, 상기 표시부에 복수의 라인을 화이트 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 단계를 포함할 수 있다.
상기 표시부에 테스트 영상을 출력하는 단계는, 상기 표시부에 복수의 라인을 저계조 또는 중간 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 단계를 포함할 수 있다.
전원이 턴 온되면 초기 측정값이 저장되어 있는지 여부를 판단하는 단계를 더 포함할 수 있다.
상기 초기 측정값이 저장되어 있지 않으면, 상기 표시부에 테스트 영상을 출력하는 단계 및 상기 테스트 영상이 출력될 때, 상기 표시부에 포함된 화소의 공통 전극과 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 단계를 수행하고, 상기 공통 전압을 측정한 결과를 정규화하여 초기 측정값으로 저장하는 단계를 더 포함할 수 있다.
상기 잔여 DC 전압의 수준에 대응하여 상기 화소 전극에 인가되는 계조 전압을 생성하기 위한 기준 계조 전압을 변경하는 단계를 더 포함할 수 있다.
상기 잔여 DC 전압의 수준에 대응하여 상기 화소에 계조 전압을 인가하는 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 단계를 더 포함할 수 있다.
상기 잔여 DC 전압의 수준에 대응하여 상기 화소 전극에 인가되는 계조 전압을 생성하기 위한 기준 계조 전압을 변경하는 단계, 및 상기 잔여 DC 전압의 수준에 대응하여 상기 화소에 계조 전압을 인가하는 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 단계를 더 포함할 수 있다.
액정의 잔여 DC 전압의 수준을 측정할 수 있으며, 잔여 DC 전압을 보상하여 표시 장치의 계조 불균형의 발생을 방지할 수 있고, 표시 장치의 수명을 연장할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 액정 커패시터의 화소 전압과 커패시턴스의 관계를 나타내는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 공통 전압 측정부의 구성을 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다.
도 6 및 7은 공통 전압을 측정하기 위한 테스트 영상의 일 예를 나타내는 예시도이다.
도 8 및 9는 공통 전압을 측정하기 위한 테스트 영상의 다른 예를 나타내는 예시도이다.
도 10은 공통 전압의 초기 측정 결과를 정규화한 일 예를 나타내는 예시도이다.
도 11은 초기 측정값과 공통 전압의 측정 결과를 비교한 일 예를 나타내는 예시도이다.
도 12는 초기 측정값과 공통 전압의 측정 결과를 비교하여 산출된 보상값을 나타내는 예시도이다.
도 13은 본 발명의 일 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 14는 본 발명의 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 15는 잔여 DC 전압이 생성되기 이전의 휘도와 화소 전압과의 관계를 나타내는 그래프이다.
도 16은 잔여 DC 전압이 생성된 경우의 휘도와 화소 전압과의 관계를 나타내는 그래프이다.
도 17은 잔여 DC 전압이 보상된 후의 휘도와 화소 전압과의 관계를 나타내는 그래프이다.
도 18은 본 발명의 또 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 19는 본 발명의 또 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 20은 본 발명의 또 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 21은 잔여 DC 전압을 보상하는 방법을 설명하기 위한 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300), 계조 전압 생성부(350), 표시부(400) 및 공통 전압 측정부(500)를 포함한다.
표시부(400)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 화소(PX)를 포함한다. 화소(PX)는 복수의 신호선들(S1~Sn, D1~Dm)에 연결되어 대략 행렬의 형태로 배열된다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
표시부(400)는 액정 표시판 조립체일 수 있으며, 액정 표시판 조립체는 박막 트랜지스터 표시판(도 2의 10 참조)과 이에 대향하는 공통 전극 표시판(도 2의 20 참조), 두 표시판(10, 20) 사이에 충진되는 액정층(도 2의 15 참조)을 포함한다. 표시부(400)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(미도시)가 부착될 수 있다.
신호 제어부(100)는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 데이터 신호(DAT) 및 데이터 제어신호(CONT2)를 데이터 구동부(300)에 전달한다. 데이터 제어신호(CONT2)는 데이터 구동부(300)의 동작을 제어하는 신호로써, 영상 데이터 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH), 복수의 데이터선(D1~Dm)에 계조 전압의 출력을 지시하는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어신호(CONT2)는 공통 전압(Vcom)에 대한 영상 데이터 신호(DAT)의 전압 극성을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(100)는 주사 제어신호(CONT1)를 주사 구동부(200)에 전달한다. 주사 제어신호(CONT1)는 주사 구동부(200)에서의 주사 시작 신호(STV) 및 게이트 온 전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호를 포함한다. 주사 제어신호(CONT1)는 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
신호 제어부(100)는 계조 전압 제어신호(CONT3)를 계조 전압 생성부(350)에 전달한다. 계조 전압 제어신호(CONT3)는 계조 전압 생성부(350)에서 데이터 구동부(300)로 제공되는 기준 계조 전압(Vref)의 전압값을 설정한다.
데이터 구동부(300)는 표시부(400)의 복수의 데이터선(D1~Dm)에 연결되며, 계조 전압 생성부(350)로부터의 영상 데이터 신호(DAT)에 대응하는 계조 전압을 선택한다. 데이터 구동부(300)는 선택한 계조 전압을 데이터선(D1~Dm)에 인가한다.
계조 전압 생성부(350)는 모든 계조에 대한 전압을 제공하지 않고 정해진 수의 기준 계조 전압(Vref)만을 데이터 구동부(300)에 제공할 수 있다. 이때 데이터 구동부(300)는 기준 계조 전압(Vref)을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 영상 데이터 신호(DAT)에 대응하는 계조 전압을 선택할 수 있다.
여기서는 계조 전압 생성부(350)가 데이터 구동부(300)와 별도로 마련되는 것으로 설명하였으나, 계조 전압 생성부(350)는 데이터 구동부(300) 내부에 포함될 수 있다.
주사 구동부(200)는 표시부(400)의 복수의 주사선(S1~Sn)에 연결되고, 스위칭 소자(도 2의 Q 참조)를 턴 온(turn on)시키는 게이트 온 전압(Von)과 턴 오프(turn off)시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호를 복수의 주사선(S1~Sn)에 인가한다.
공통 전압 측정부(500)는 공통 전압(Vcom)을 측정하고, 측정 신호(Sens)를 신호 제어부(100)에 전달한다. 보다 상세하게, 표시부(400)에 특정 패턴을 포함하는 테스트 영상이 출력될 때, 공통 전압 측정부(500)는 공통 전극(도 2의 CE 참조)과 화소 전극(도 2의 PE 참조) 간의 커플링으로 변동되는 공통 전압(Vcom)을 측정하고, 이를 증폭하여 측정 신호(Sens)를 생성하고, 측정 신호(Sens)를 신호 제어부(100)에 전달한다.
신호 제어부(100)는 측정 신호(Sens)를 기반으로 액정층(도 2의 15 참조)의 잔여 DC 전압의 수준을 검출하고, 잔여 DC 전압을 보상한다.
상술한 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300) 및 계조 전압 생성부(350) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(400) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(400)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착될 수 있다. 또는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300) 및 계조 전압 생성부(350)는 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)과 함께 표시부(400)에 집적될 수도 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2를 참조하면, 표시부(400)의 하나의 화소(PX)에 대하여 설명한다. i번째(i=1~n) 주사선(Si), 및 j번째(j=1~m) 데이터선(Dj)에 연결된 화소(PX)를 예로 들어 설명한다. 화소(PX)는 스위칭 소자(Q)와 이에 연결된 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
스위칭 소자(Q)는 박막 트랜지스터 표시판(10)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자이다. 스위칭 소자(Q)는 주사선(S1~Sn)에 연결되어 있는 게이터 단자, 데이터선(D1~Dm)에 연결되어 있는 입력 단자, 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되는 출력 단자를 포함한다. 박막 트랜지스터는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon)를 포함한다.
한편, 박막 트랜지스터는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
액정 커패시터(Clc)는 박막 트랜지스터 표시판(10)의 화소 전극(PE)과 공통 전극 표시판(20)의 공통 전극(CE)을 두 단자로 하며, 화소 전극(PE)과 공통 전극(CE) 사이의 액정층(15)은 유전체로서 기능한다. 액정층(15)은 유전율 이방성(dielectric anisotropy)을 갖는다.
화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 공통 전극 표시판(20)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(CE)이 박막 트랜지스터 표시판(10)에 구비되는 경우도 있으며, 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 커패시터(Clc)의 보조적인 역할을 하는 유지 커패시터(Cst)는 박막 트랜지스터 표시판(10)에 구비된 별개의 신호선(미도시)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며, 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가될 수 있다.
공통 전극 표시판(20)의 공통 전극(CE)의 일부 영역에 색 필터(CF)가 형성될 수 있다. 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하고 기본색의 공간적 합으로 원하는 색상이 인식되도록 할 수 있다. 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하고 기본색의 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다.
여기서는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(PE)에 대응하는 공통 전극 표시판(20)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 이와 달리 색 필터(CF)는 박막 트랜지스터 표시판(10)의 화소 전극(PE) 위 또는 아래에 형성될 수도 있다.
도 3은 액정 커패시터의 화소 전압과 커패시턴스의 관계를 나타내는 그래프이다.
도 3을 참조하면, 액정 커패시터(Clc)는 다이나믹(dynamic) 커패시터로서, 화소 전극(PE)과 공통 전극(CE) 사이의 전압차, 즉 화소 전압에 따라 액정 커패시터(Clc)의 커패시턴스가 변동된다. 즉, 액정층(15)은 유전율 이방성을 가지므로, 화소 전극(PE)과 공통 전극(CE) 사이의 전계 내에서 액정의 방향에 따라 유전율이 바뀌게 되고, 이로 인하여 액정 커패시터(Clc)의 커패시턴스가 변동하게 된다. 액정의 방향은 화소 전압에 따라 바뀌게 된다.
도시한 바와 같이, 잔여 DC 전압이 발생하기 이전에 화소 전극(PE)과 공통 전극(CE)에 소정의 전압이 인가되어 화소 전압 V1이 생성될 때 액정 커패시터(Clc)의 커패시턴스는 C1이 된다. 잔여 DC 전압이 발생하게 되면, 화소 전극(PE)과 공통 전극(CE)에 화소 전압 V1을 생성하는 전압과 동일한 전압이 인가되더라도 잔여 DC 전압에 의해 화소 전압이 V1에서 V2로 변동하게 되고, 이에 따라 액정 커패시터(Clc)의 커패시턴스도 C1에서 C2로 변동하게 된다.
화소 전극(PE)에 소정의 계조 전압이 인가될 때 화소 전극(PE)과 공통 전극(CE) 간의 커플링으로 공통 전압(Vcom)이 순간적으로 변동하게 된다. 잔여 DC 전압에 의해 액정 커패시터(Clc)의 커패시턴스가 변동하게 되면 화소 전극(PE)과 공통 전극(CE) 간의 커플링으로 공통 전압(Vcom)이 변동되는 양도 달라지게 된다.
제안하는 표시 장치는 화소 전극(PE)에 소정의 계조 전압이 인가될 때 화소 전극(PE)과 공통 전극(CE) 간의 커플링으로 공통 전압(Vcom)이 변동되는 양을 측정하여 액정층(15)의 잔여 DC 전압의 수준을 측정하고, 잔여 DC 전압을 보상하여 표시 장치의 계조 불균형의 발생을 방지한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 공통 전압 측정부의 구성을 나타내는 블록도이다.
도 4를 참조하면, 공통 전압 측정부(500)는 차동 증폭기(510) 및 ADC(analog-to-digital converter)(520)를 포함한다.
차동 증폭기(510)의 제1 입력단(+)은 공통 전극(CE)에 연결되고, 공통 전극(CE)에서 측정된 공통 전압(Vcom')이 입력된다. 차동 증폭기(510)의 제2 입력단(-)에는 기준값(Ref)이 입력된다. 차동 증폭기(510)는 기준값(Ref)을 기준으로 공통 전압(Vcom')을 증폭하여 출력한다.
ADC(520)는 증폭된 공통 전압(Vcom')을 입력받고, 공통 전압(Vcom')의 레벨에 대응하는 측정 신호(Sens)를 신호를 생성한다. 측정 신호(Sens)는 공통 전압(Vcom')의 레벨에 대응하는 디지털 신호이다. 측정 신호(Sens)는 신호 제어부(100)에 전달된다.
이하, 표시 장치는 화소 전극(PE)에 소정의 계조 전압이 인가될 때 화소 전극(PE)과 공통 전극(CE) 간의 커플링으로 공통 전압(Vcom)이 변동되는 양을 측정하여 액정층(15)의 잔여 DC 전압의 수준을 측정하고, 잔여 DC 전압을 보상하는 방법에 대하여 설명한다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다.
도 5를 참조하면, 표시 장치의 전원이 턴 온된다(S110). 표시 장치의 전원이 턴 온되면, 곧바로 화면에 영상이 표시되는 것이 아니라 영상이 표시되기 전에 소정의 준비 기간이 주어진다. 이러한 준비 기간에 잔여 DC 전압의 수준을 측정하는 하기의 과정들이 수행될 수 있다. 여기서는 표시 장치의 전원이 턴 온될 때에 DC 전압의 수준을 측정하는 과정이 수행되는 것으로 예시하지만, DC 전압의 수준을 측정하는 과정은 표시 장치가 장시간 구동되는 경우에 특정 시간대에 수행될 수도 있다.
신호 제어부(100)는 초기 측정값(Vcom'_init)이 있는지 여부를 판단한다(S120). 초기 측정값(Vcom'_init)은 표시 장치의 최초 구동시에 측정된 측정 공통 전압(Vcom')의 정규화된 값일 수 있다.
초기 측정값이 없으면, 신호 제어부(100)는 테스트 영상 출력 및 공통 전압(Vcom) 측정 과정을 수행한다(S130). 공통 전압(Vcom)은 공통 전압 측정부(500)에 의해 측정된다. 테스트 영상은 공통 미리 정해진 특정 패턴을 포함한다.
테스트 영상은 도 6 및 7과 같이 표시될 수 있다.
도 6 및 7은 공통 전압을 측정하기 위한 테스트 영상의 일 예를 나타내는 예시도이다.
도 6 및 7에 도시한 바와 같이, 테스트 영상은 화면에서 X 방향으로 연장되는 복수의 라인(line[i], line[j], line[k], line[l])을 화이트 계조(고계조)(H)로 표시하고, 나머지 영역은 블랙 계조(B)로 표시하는 영상일 수 있다. 즉, 복수의 라인(line[i], line[j], line[k], line[l])에 해당하는 화소에 최대 계조 전압이 인가될 수 있다. 이때, 복수의 라인(line[i], line[j], line[k], line[l])에 해당하는 화소(PX)에는 정극성의 계조 전압만이 인가될 수 있다. 또는 복수의 라인(line[i], line[j], line[k], line[l])에 해당하는 화소(PX)에는 부극성의 계조 전압만이 인가될 수 있다. 복수의 라인(line[i], line[j], line[k], line[l])에 해당하는 화소(PX)에 정극성 및 부극성의 계조 전압 중 어느 하나만이 최대 계조 전압으로 인가됨으로써, 공통 전압(Vcom)은 커플링에 의한 변동이 커지게 된다. 커플링에 의해 변동되는 공통 전압(Vcom)이 측정된다.
한 프레임(Frame[a])에서 복수의 라인(line[i], line[j], line[k], line[l])을 화이트 계조(H)로 표시한 후, 다음 프레임(Frame[a+1])에서는 화이트 계조(H)로 표시되는 라인을 Y 방향으로 한 라인씩 이동시켜 복수의 라인(line[i+1], line[j+1], line[k+1], line[l+1])이 화이트 계조(H)로 표시되도록 한다. 이러한 방식으로 화이트 계조(H)로 표시되는 라인을 Y 방향으로 스크롤링(scrolling)하면서 공통 전압(Vcom)을 측정하면, 전체 화소(PX)에서 X 방향 라인별 공통 전압(Vcom)을 측정할 수 있다.
상기의 방법으로 화소(PX)에 정극성의 계조 전압만이 인가되도록 하여 공통 전압(Vcom)을 측정한 후 부극성 계조 전압만이 인가되도록 하여 공통 전압(Vcom)을 측정할 수 있다.
테스트 영상은 도 8 및 9와 같이 표시될 수 있다.
도 8 및 9는 공통 전압을 측정하기 위한 테스트 영상의 다른 예를 나타내는 예시도이다.
도 8 및 9에 도시한 바와 같이, 테스트 영상은 X 및 Y 방향에서 서로 겹치지 않은 영역을 차지하는 복수의 라인(line[i], line[j], line[k], line[l], line[m], line[n])을 화이트 계조(고계조)(H)로 표시하고, 나머지 영역은 블랙 계조(B)로 표시하는 영상일 수 있다. 복수의 라인(line[i], line[j], line[k], line[l], line[m], line[n])에 해당하는 화소에 최대 계조 전압이 인가될 수 있다. 이때, 복수의 라인(line[i], line[j], line[k], line[l], line[m], line[n])에 해당하는 화소(PX)에는 정극성의 계조 전압만이 인가될 수 있다. 또는 복수의 라인(line[i], line[j], line[k], line[l], line[m], line[n])에 해당하는 화소(PX)에는 부극성의 계조 전압만이 인가될 수 있다.
한 프레임(Frame[a])에서 복수의 라인(line[i], line[j], line[k], line[l], line[m], line[n])을 화이트 계조(H)로 표시한 후, 다음 프레임(Frame[a+1])에서는 화이트 계조(H)로 표시되는 라인을 Y 방향으로 한 라인씩 이동시켜 복수의 라인(line[i+1], line[j+1], line[k+1], line[l+1], line[m+1], line[1])이 화이트 계조(H)로 표시되도록 한다. 이러한 방식으로 화이트 계조(H)로 표시되는 라인을 Y 방향으로 스크롤링(scrolling)하면서 공통 전압(Vcom)을 측정하면, 전체 화소(PX)에서 X 방향 라인별 공통 전압(Vcom)을 다수의 영역으로 구분하여 측정할 수 있다.
상기의 방법으로 화소(PX)에 정극성의 계조 전압만이 인가되도록 하여 공통 전압(Vcom)을 측정한 후 부극성 계조 전압만이 인가되도록 하여 공통 전압(Vcom)을 측정할 수 있다.
도 6 내지 9에서는 테스트 영상에서 특정 패턴을 화이트 계조(H)를 표시하는 것으로 설명하였으나, 액정의 고유 특성에 따라 특정 패턴을 저계조나 중간 계조로 표시할 수 있다. 액정의 고유 특성에 따라 액정 커패시터(Clc)의 화소 전압과 커패시턴스의 관계가 도 3과 같을 때, 고계조보다 저계조나 중간 계조로 특정 패턴을 표시하게 되면 액정 커패시터(Clc)의 커패시턴스 변동이 더욱 커지게 되고, 커플링에 의한 공통 전압(Vcom)의 변동도 더욱 커지게 된다. 커플링에 의한 공통 전압(Vcom)의 변동이 커지면 잔여 DC 전압의 수준을 더욱 용이하게 측정할 수 있다.
다시 도 5를 참조하면, 공통 전압 측정부(500)에 의해 공통 전압(Vcom)이 측정되고 측정 신호(Sens)가 신호 제어부(100)에 전달되면, 신호 제어부(100)는 측정 결과를 정규화한다(S140). 각각의 화소는 공정상의 오차에 의해 액정 커패시터(Clc)의 커패시턴스의 차이가 발생하고, 이에 따라 커플링에 의해 변동되는 공통 전압(Vcom)이 다르게 측정될 수 있다. 측정 결과의 정규화에 의해 이러한 차이가 제거될 수 있다.
도 10은 공통 전압의 초기 측정 결과를 정규화한 일 예를 나타내는 예시도이다.
도 10에 도시한 바와 같이, 초기에 측정된 공통 전압(Vcom)은 정규화되어 일정한 초기 측정값(Vcom'_init)이 된다. 표시 장치의 초기 구동시에 화소에 잔여 DC 전압이 생성되지 않은 상태라고 가정하면, 초기 측정값(Vcom'_init)은 잔여 DC 전압이 없을 때의 커플링에 의해 변동되는 공통 전압(Vcom)을 나타낸다.
다시 도 5를 참조하면, 신호 제어부(100)는 정규화된 측정 결과를 초기 측정값(Vcom'_init)으로 저장한다(S150).
초기 측정값(Vcom'_init)이 저장되어 있는 경우, 신호 제어부(100)는 테스트 영상 출력 및 공통 전압 측정 과정을 수행한다(S160). 이는 표시 장치의 최초 구동시에 수행되는 테스트 영상 출력과 공통 전압(Vcom) 측정 과정(S130)과 동일한 방식으로 수행될 수 있다. 신호 제어부(100)는 테스트 영상 출력 및 공통 전압 측정 과정을 통해 커플링에 의해 변동되는 공통 전압(Vcom)의 측정 결과(Vcom'_sens)를 얻을 수 있다.
신호 제어부(100)는 측정 결과(Vcom'_sens)와 초기 측정값(Vcom'_init)을 비교한다(S170). 액정 커패시터(Clc)에 잔여 DC 전압이 발생하게 되면, 측정 결과(Vcom'_sens)와 초기 측정값(Vcom'_init)이 서로 달라지게 된다. 신호 제어부(100)는 측정 결과(Vcom'_sens)와 초기 측정값(Vcom'_init)의 차이로부터 잔여 DC 전압의 수준을 검출할 수 있다.
신호 제어부(100)는 측정 결과(Vcom'_sens)와 초기 측정값(Vcom'_init)의 차이를 줄일 수 있는 보상값을 산출한다(S180). 보상값은 초기 측정값(Vcom'_init)과 비교하여 위치별로 보상되어야 하는 전압의 비율로 산출될 수 있다. 예를 들어, 측정 결과(Vcom'_sens)가 초기 측정값(Vcom'_init)보다 작으면, 보상값은 해당 영역의 화소에 인가되는 계조 전압이 증가되어야 하는 전압 비율로 산출될 수 있다. 측정 결과(Vcom'_sens)가 초기 측정값(Vcom'_init)보다 크면, 보상값은 해당 영역의 화소에 인가되는 계조 전압이 감소되어야 하는 전압 비율로 산출될 수 있다.
도 11은 초기 측정값과 공통 전압의 측정 결과를 비교한 일 예를 나타내는 예시도이다. 도 12는 초기 측정값과 공통 전압의 측정 결과를 비교하여 산출된 보상값을 나타내는 예시도이다.
도 11에 도시한 바와 같이, 일부 영역의 측정 결과(Vcom'_sens)가 초기 측정값(Vcom'_init)보다 작게 측정될 수 있다. 이러한 경우 도 12에 도시한 바와 같이, 해당 영역에서 측정 결과(Vcom'_sens)와 초기 측정값(Vcom'_init)의 차이를 줄일 수 있는 정도의 보상값이 산출된다.
다시 도 5를 참조하면, 신호 제어부(100)는 산출된 보상값을 기반으로 잔여 DC 전압을 보상하는 보상 과정을 수행한다(S190).
이하, 잔여 DC 전압을 보상하는 방법에 대하여 설명한다.
도 13은 본 발명의 일 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 13을 참조하면, 신호 제어부(100)는 보상값을 기반으로 계조 전압 생성부(350)의 기준 계조 전압(Vref)의 전압값을 변경하여 잔여 DC 전압을 보상할 수 있다.
계조 전압 생성부(350)는 정해진 수의 기준 계조 전압(Vref)을 데이터 구동부(300)에 제공하고, 데이터 구동부(300)는 기준 계조 전압(Vref)을 분압하여 전체 계조에 대한 계조 전압(Vdat)을 생성한다. 이때, 신호 제어부(100)가 계조 전압 제어신호(CONT3)로 계조 전압 생성부(350)의 기준 계조 전압(Vref)의 전압값을 변경하게 되면, 데이터 구동부(300)에서 출력되는 계조 전압(Vdat)도 변경된다.
잔여 DC 전압의 수준에 연동하여 계조 전압 생성부(350)의 기준 계조 전압(Vref)이 변경됨에 따라 실제로 액정 커패시터(Clc)의 화소 전압은 잔여 DC 전압이 발생하기 이전과 동일한 수준으로 유지될 수 있다.
도 14는 본 발명의 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 14를 참조하면, 계조 전압 생성부(350)가 별도로 마련되지 않고, 데이터 구동부(300) 내부에 포함되는 경우이다. 이러한 경우에도 도 13에서 설명한 바와 마찬가지로, 신호 제어부(100)는 잔여 DC 전압의 수준에 대응하여 데이터 구동부(300)에 기준 계조 전압(Vref)을 변경하는 계조 전압 제어신호(CONT3)를 전달하고, 데이터 구동부(300)에 포함되어 있는 계조 전압 생성부(350)가 기준 계조 전압(Vref)의 전압값을 변경하여 잔여 DC 전압을 보상할 수 있다.
도 13 및 14에서와 같이 기준 계조 전압(Vref)을 변경하는 방식을 아날로그 전압 제어 방식이라 한다.
도 15는 잔여 DC 전압이 생성되기 이전의 휘도와 화소 전압과의 관계를 나타내는 그래프이다. 도 16은 잔여 DC 전압이 생성된 경우의 휘도와 화소 전압과의 관계를 나타내는 그래프이다. 도 17은 잔여 DC 전압이 보상된 후의 휘도와 화소 전압과의 관계를 나타내는 그래프이다.
도 15를 보면, 잔여 DC 전압이 생성되기 이전에는 공통 전압(Vcom)을 기준으로 정극성 계조 전압(Vdat+)에 의해 형성되는 화소 전압의 크기와 부극성 계조 전압(Vdat-)에 의해 형성되는 화소 전압의 크기가 동일하다. 이에 따라, 정극성 계조 전압(Vdat+)에 의한 휘도(L)와 부극성 계조 전압(Vdat-)에 의한 휘도(L)가 동일하게 표현된다.
도 16을 보면, 잔여 DC 전압이 생성되면 공통 전압(Vcom)에 잔여 DC 전압이 부가된다. 액정 커패시터(Clc)에는 실제적으로 잔여 DC 전압이 부가된 공통 전압(Vcom-)을 기준으로 화소 전압이 생성된다. 이때, 원래의 정극성 계조 전압(Vdat+)에 의한 휘도(L1)와 원래의 부극성 계조 전압(Vdat-)에 의한 휘도(L2)는 서로 다르게 된다. 이는 표시 장치의 계조 불균형을 유발하는 원인이 된다.
도 17을 보면, 도 13 또는 14에서와 같이 잔여 DC 전압을 보상하는 계조 전압(Vdat)을 생성하게 되면, 정극성 계조 전압(Vdat+)과 부극성 계조 전압(Vdat-)은 잔여 DC 전압이 부가된 공통 전압(Vcom-)을 기준으로 동일한 화소 전압을 형성할 수 있는 정극성 계조 전압(Vdat+')과 부극성 계조 전압(Vdat-')으로 보정된다. 보정된 정극성 계조 전압(Vdat+')과 보정된 부극성 계조 전압(Vdat-')은 잔여 DC 전압이 부가된 공통 전압(Vcom-)을 기준으로 동일한 화소 전압을 형성할 수 있다. 보정된 정극성 계조 전압(Vdat+')과 보정된 부극성 계조 전압(Vdat-')이 잔여 DC 전압이 부가된 공통 전압(Vcom-)을 기준으로 형성하는 화소 전압은 잔여 DC 전압이 생성되기 이전에는 공통 전압(Vcom)을 기준으로 정극성 계조 전압(Vdat+)과 부극성 계조 전압(Vdat-)에 의해 형성되는 화소 전압의 크기와 동일하게 된다.
도 18은 본 발명의 또 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 18을 참조하면, 신호 제어부(100)는 보상값(잔여 DC 전압의 수준)을 기반으로 영상 데이터 신호(DAT)를 보정하여 보정된 영상 데이터 신호(DAT')를 생성할 수 있다. 신호 제어부(100)는 보정된 영상 데이터 신호(DAT')를 데이터 구동부(300)에 전달하고, 데이터 구동부(300)는 보정된 영상 데이터 신호(DAT)에 따라 계조 전압(Vdat)을 출력할 수 있다.
예를 들어, 신호 제어부(100)에 입력되는 영상 신호(R, G, B)가 100 계조를 나타낼 때, 신호 제어부(100)는 100 계조를 지시하는 영상 데이터 신호(DAT)를 생성하지 않고, 보상값을 기반으로 101 계조 또는 99 계조 등으로 보정된 영상 데이터 신호(DAT')를 생성하여 데이터 구동부(300)에 전달할 수 있다.
신호 제어부(100)는 보상값에 따른 원래의 영상 데이터 신호(DAT)에 대응하는 보정된 영상 데이터 신호(DAT')를 나타내는 룩업 테이블(LUT)을 저장하고, 이를 이용하여 보정된 영상 데이터 신호(DAT')를 생성할 수 있다.
이와 같이, 영상 데이터 신호(DAT)를 보정하는 방식을 디지털 데이터 제어 방식이라 한다.
도 19는 본 발명의 또 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다. 도 20은 본 발명의 또 다른 실시예에 따른 잔여 DC 전압을 보상하는 방법을 나타내는 블록도이다.
도 19를 보면, 도 13에서 설명한 아날로그 전압 제어 방식과 도 18에서 설명한 디지털 데이터 제어 방식을 복합적으로 적용하여 잔여 DC 전압을 보상하는 방식이다.
도 20을 보면, 도 14에서 설명한 아날로그 전압 제어 방식과 도 18에서 설명한 디지털 데이터 제어 방식을 복합적으로 적용하여 잔여 DC 전압을 보상하는 방식이다.
화면 전체적으로 동일한 수준의 잔여 DC 전압이 발생하게 되면 아날로그 전압 제어 방식으로 잔여 DC 전압에 의한 영향이 개선될 수 있다. 반면, 국부적으로 잔여 DC 전압이 발생하여 화면에 얼룩처럼 나타나는 경우에는 디지털 데이터 제어 방식으로 위치별로 영상 데이터 신호(DAT)를 보정할 필요가 있다. 따라서, 아날로그 전압 제어 방식과 디지털 데이터 제어 방식을 복합적으로 적용함으로써, 잔여 DC 전압을 더욱 효과적으로 보상할 수 있다.
도 21은 잔여 DC 전압을 보상하는 방법을 설명하기 위한 그래프이다.
도 21을 참조하면, 도 19 및 20에서와 같이 아날로그 전압 제어 방식과 디지털 데이터 제어 방식을 복합적으로 적용하는 경우를 나타낸다. 신호 제어부(100)는 화면 전체적으로 동일한 수준의 잔여 DC 전압에 대응하여 아날로그 전압 제어 방식으로 잔여 DC 전압을 보상하고, 국부적으로 크게 나타나는 잔여 DC 전압에 대응하여 디지털 데이터 제어 방식으로 잔여 DC 전압을 보상할 수 있다.
국부적으로 크게 나타나는 잔여 DC 전압이 있는 경우에는 아날로그 전압 제어 방식으로 잔여 DC 전압을 보상한 후에도 정극성 계조 전압(Vdat+')에 의해 표시되는 휘도와 부극성 계조 전압(Vdat-')에 의해 표시되는 휘도에 약간의 차이가 발생할 수 있다. 이러한 경우, 정극성 계조 전압(Vdat+')에 의한 휘도와 부극성 계조 전압(Vdat-')에 의한 휘도가 동일한 휘도(L')가 되도록 룩업 테이블(LUT)을 이용하여 영상 데이터 신호(DAT)를 보정할 수 있다. 룩업 테이블(LUT)은 정극성 계조 전압(Vdat+')에 대응하는 정극성 룩업 테이블(LUT) 및 부극성 계조 전압(Vdat-')에 대응하는 부극성 룩업 테이블(LUT)을 포함한다.
예시한 바와 같이, 정극성 룩업 테이블(LUT)은 부극성 계조 전압(Vdta-')에 의한 휘도를 초과하는 영상 데이터 신호(DAT)를 보정하도록 설정될 수 있고, 부극성 룩업 테이블(LUT)은 정극성 계조 전압(Vdat+')에 의한 휘도 미만의 영상 데이터 신호(DAT)를 보정하도록 설정될 수 있다.
신호 제어부(100)는 필요에 따라 다양한 유형의 다수의 룩업 테이블(LUT)을 저장하고 있을 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
350 : 계조 전압 생성부
400 : 표시부
500 : 공통 전압 측정부

Claims (20)

  1. 복수의 화소를 포함하고, 상기 복수의 화소 각각은 공통 전압이 인가되는 공통 전극과 계조 전압이 인가되는 화소 전극을 두 단자로 하는 액정 커패시터를 포함하는 표시부;
    상기 표시부에 특정 패턴을 포함하는 테스트 영상이 출력될 때 상기 공통 전극과 상기 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 공통 전압 측정부; 및
    상기 공통 전압의 측정값을 기반으로 상기 공통 전극과 상기 화소 전극 사이에 충진되어 있는 액정층의 잔여 DC 전압의 수준을 검출하는 신호 제어부를 포함하고,
    상기 신호 제어부는 최초 구동시에 상기 공통 전압을 측정한 측정 결과를 정규화하여 초기 측정값으로 저장하고, 상기 초기 측정값과 이후 측정된 공통 전압의 측정 결과의 차이로부터 상기 잔여 DC 전압의 수준을 검출하는 표시 장치.
  2. 제1 항에 있어서,
    상기 공통 전압 측정부는 기준값을 기준으로 상기 공통 전압을 증폭하는 차동 증폭기; 및
    상기 증폭된 공통 전압의 레벨에 대응하는 측정 신호를 생성하여 상기 신호 제어부에 전달하는 ADC(analog-to-digital converter)를 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 테스트 영상은 복수의 라인을 화이트 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 영상인 표시 장치.
  4. 제1 항에 있어서,
    상기 테스트 영상은 복수의 라인을 저계조 또는 중간 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 영상인 표시 장치.
  5. 삭제
  6. 삭제
  7. 제1 항에 있어서,
    상기 복수의 화소에 상기 계조 전압을 인가하는 데이터 구동부; 및
    상기 데이터 구동부에 상기 계조 전압 생성을 위한 기준 계조 전압을 제공하는 계조 전압 생성부를 포함하고,
    상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 기준 계조 전압을 변경하는 계조 전압 제어신호를 상기 데이터 구동부에 전달하는 표시 장치.
  8. 제7 항에 있어서,
    상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 화소에 상기 계조 전압을 인가하는 데이터 구동부를 더 포함하고,
    상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 계조 전압을 생성하기 위한 기준 계조 전압을 변경하는 계조 전압 제어신호를 상기 데이터 구동부에 전달하는 표시 장치.
  10. 제9 항에 있어서,
    상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 표시 장치.
  11. 제1 항에 있어서,
    상기 복수의 화소에 상기 계조 전압을 인가하는 데이터 구동부를 더 포함하고,
    상기 신호 제어부는 상기 잔여 DC 전압의 수준에 대응하여 상기 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 표시 장치.
  12. 표시 장치의 구동 방법에 있어서,
    표시부에 테스트 영상을 출력하는 단계;
    상기 테스트 영상이 출력될 때, 상기 표시부에 포함된 화소의 공통 전극과 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 단계; 및
    상기 공통 전압의 측정값을 기반으로 상기 공통 전극과 상기 화소 전극 사이에 충진되어 있는 액정층의 잔여 DC 전압의 수준을 검출하는 단계를 포함하고,
    상기 잔여 DC 전압의 수준을 검출하는 단계는,
    최초 구동시에 상기 공통 전압을 측정한 측정 결과를 정규화하여 초기 측정값으로 저장하고, 상기 초기 측정값과 이후 측정된 공통 전압의 측정 결과의 차이로부터 상기 잔여 DC 전압의 수준을 검출하는 단계를 포함하는 표시 장치의 구동 방법.
  13. 제12 항에 있어서,
    상기 공통 전압을 측정하는 단계는,
    기준값을 기준으로 상기 공통 전압을 증폭하는 단계; 및
    상기 증폭된 공통 전압의 레벨에 대응하는 측정 신호를 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  14. 제12 항에 있어서,
    상기 표시부에 테스트 영상을 출력하는 단계는,
    상기 표시부에 복수의 라인을 화이트 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 단계를 포함하는 표시 장치의 구동 방법.
  15. 제12 항에 있어서,
    상기 표시부에 테스트 영상을 출력하는 단계는,
    상기 표시부에 복수의 라인을 저계조 또는 중간 계조로 표시하고 나머지 영역을 블랙 계조로 표시하는 단계를 포함하는 표시 장치의 구동 방법.
  16. 제12 항에 있어서,
    전원이 턴 온되면 상기 초기 측정값이 저장되어 있는지 여부를 판단하는 단계를 더 포함하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 초기 측정값이 저장되어 있지 않으면, 상기 표시부에 테스트 영상을 출력하는 단계 및 상기 테스트 영상이 출력될 때, 상기 표시부에 포함된 화소의 공통 전극과 화소 전극 간의 커플링으로 변동되는 공통 전압을 측정하는 단계를 수행하고, 상기 공통 전압을 측정한 결과를 정규화하여 초기 측정값으로 저장하는 단계를 더 포함하는 표시 장치의 구동 방법.
  18. 제12 항에 있어서,
    상기 잔여 DC 전압의 수준에 대응하여 상기 화소 전극에 인가되는 계조 전압을 생성하기 위한 기준 계조 전압을 변경하는 단계를 더 포함하는 표시 장치의 구동 방법.
  19. 제12 항에 있어서,
    상기 잔여 DC 전압의 수준에 대응하여 상기 화소에 계조 전압을 인가하는 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 단계를 더 포함하는 표시 장치의 구동 방법.
  20. 제12 항에 있어서,
    상기 잔여 DC 전압의 수준에 대응하여 상기 화소 전극에 인가되는 계조 전압을 생성하기 위한 기준 계조 전압을 변경하는 단계; 및
    상기 잔여 DC 전압의 수준에 대응하여 상기 화소에 계조 전압을 인가하는 데이터 구동부에 전달되는 영상 데이터 신호를 보정하는 단계를 더 포함하는 표시 장치의 구동 방법.
KR1020130169355A 2013-12-31 2013-12-31 표시 장치 및 그 구동 방법 Active KR102105329B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130169355A KR102105329B1 (ko) 2013-12-31 2013-12-31 표시 장치 및 그 구동 방법
US14/479,730 US9922605B2 (en) 2013-12-31 2014-09-08 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169355A KR102105329B1 (ko) 2013-12-31 2013-12-31 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20150079259A KR20150079259A (ko) 2015-07-08
KR102105329B1 true KR102105329B1 (ko) 2020-04-29

Family

ID=53482481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169355A Active KR102105329B1 (ko) 2013-12-31 2013-12-31 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9922605B2 (ko)
KR (1) KR102105329B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472158B2 (en) * 2015-03-17 2016-10-18 Apple Inc. Image data correction for VCOM error
JP2016206283A (ja) * 2015-04-17 2016-12-08 シナプティクス・ジャパン合同会社 駆動装置、表示ドライバ、及び電子機器
CN104950494B (zh) * 2015-07-28 2019-06-14 京东方科技集团股份有限公司 残像测试、消除方法和残像测试、消除装置
CN108573675A (zh) * 2017-03-10 2018-09-25 昆山国显光电有限公司 显示装置驱动方法
CN107093410B (zh) * 2017-06-20 2020-02-18 武汉华星光电技术有限公司 液晶显示亮度调控方法、装置以及液晶显示屏
CN107464541B (zh) * 2017-09-27 2019-10-15 京东方科技集团股份有限公司 显示驱动方法、显示驱动装置和显示模组
KR102486277B1 (ko) * 2017-11-16 2023-01-10 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
TWI643179B (zh) * 2017-12-29 2018-12-01 友達光電股份有限公司 顯示裝置及其顯示面板的驅動方法
CN114664271B (zh) * 2022-05-17 2022-09-27 惠科股份有限公司 公共电压校正电路、显示面板和显示装置
CN115223512B (zh) * 2022-06-15 2023-10-24 惠科股份有限公司 液晶显示面板及其补偿方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259092A1 (en) * 2004-05-20 2005-11-24 Seiko Epson Corporation Image-correction-amount detecting device, circuit for driving electro-optical device, electro-optical device, and electronic apparatus
US20090179882A1 (en) * 2008-01-16 2009-07-16 Victor Company Of Japan, Ltd. Light modulator, projection display apparatus and image projection method
US20120162182A1 (en) * 2010-12-28 2012-06-28 Au Optronics Corp. Flat panel display device and operating voltage adjusting method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124634A (ja) 1997-06-30 1999-01-29 Toshiba Electron Eng Corp 液晶表示装置
JP3771157B2 (ja) * 2000-10-13 2006-04-26 シャープ株式会社 表示装置の駆動方法および液晶表示装置の駆動方法
TWI293750B (en) 2003-10-02 2008-02-21 Sanyo Electric Co Method for driving a liquid crystal display device, a liquid crystal display device, and a driving device for such liquid crystal device
KR101056373B1 (ko) * 2004-09-07 2011-08-11 삼성전자주식회사 액정 표시 장치의 아날로그 구동 전압 및 공통 전극 전압발생 장치 및 액정 표시 장치의 아날로그 구동 전압 및공통 전극 전압 제어 방법
KR101157837B1 (ko) * 2004-12-30 2012-06-22 엘지디스플레이 주식회사 공통전압 보상회로 및 보상방법
TW200729139A (en) * 2006-01-16 2007-08-01 Au Optronics Corp Driving method capable improving display uniformity
TWI341430B (en) * 2006-12-01 2011-05-01 Chimei Innolux Corp Liquid crystal panel
KR101507152B1 (ko) 2007-07-09 2015-04-03 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR20090063689A (ko) 2007-12-14 2009-06-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101330353B1 (ko) 2008-08-08 2013-11-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP5487585B2 (ja) * 2008-09-19 2014-05-07 セイコーエプソン株式会社 電気光学装置、その駆動方法、および電子機器
CN102842280B (zh) * 2012-08-31 2016-03-30 京东方科技集团股份有限公司 一种公共电压补偿电路、方法及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259092A1 (en) * 2004-05-20 2005-11-24 Seiko Epson Corporation Image-correction-amount detecting device, circuit for driving electro-optical device, electro-optical device, and electronic apparatus
US20090179882A1 (en) * 2008-01-16 2009-07-16 Victor Company Of Japan, Ltd. Light modulator, projection display apparatus and image projection method
US20120162182A1 (en) * 2010-12-28 2012-06-28 Au Optronics Corp. Flat panel display device and operating voltage adjusting method thereof

Also Published As

Publication number Publication date
US20150187291A1 (en) 2015-07-02
KR20150079259A (ko) 2015-07-08
US9922605B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
KR102105329B1 (ko) 표시 장치 및 그 구동 방법
KR101367133B1 (ko) 액정 표시 장치의 구동 방법 및 구동 장치
US9972237B2 (en) Display device and driving method thereof
KR101665899B1 (ko) 액정 표시 장치 및 그 구동 방법
US9520097B2 (en) Display device with compensating backlight drive circuit and method for driving same
US20130293526A1 (en) Display device and method of operating the same
KR101657023B1 (ko) 표시 장치 및 그 구동 방법
CN108780626B (zh) 有机发光二极管显示装置及其操作方法
KR101944482B1 (ko) 표시 패널 및 이의 구동 방법
US9984610B2 (en) Image signal processing circuit for gamma adjustment and display device including the same
KR102253529B1 (ko) 표시 장치 및 그 구동 방법
US9530384B2 (en) Display device that compensates for changes in driving frequency and drive method thereof
US9293114B2 (en) Liquid crystal display apparatus, method of driving liquid crystal display apparatus, and electronic apparatus
KR20160000932A (ko) 표시 장치 및 그 구동 방법
JP2009210607A (ja) 液晶表示装置
KR20150071360A (ko) 액정표시장치
US8884860B2 (en) Liquid crystal display having increased response speed, and device and method for modifying image signal to provide increased response speed
US9959825B2 (en) Liquid crystal display device and method of driving the same
KR102201108B1 (ko) 표시 장치 및 그 구동 방법
JP2008058345A (ja) アクティブマトリクス型表示装置
KR101385468B1 (ko) 액정표시장치 및 그의 구동 방법
US20090096733A1 (en) Liquid crystal display device
JP2019032477A (ja) 表示装置、およびテレビジョン受像機
JP2007148125A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181231

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191004

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200205

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240321

Start annual number: 5

End annual number: 5