[go: up one dir, main page]

KR102100766B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102100766B1
KR102100766B1 KR1020130115872A KR20130115872A KR102100766B1 KR 102100766 B1 KR102100766 B1 KR 102100766B1 KR 1020130115872 A KR1020130115872 A KR 1020130115872A KR 20130115872 A KR20130115872 A KR 20130115872A KR 102100766 B1 KR102100766 B1 KR 102100766B1
Authority
KR
South Korea
Prior art keywords
wiring
electrode
protective
hole
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130115872A
Other languages
English (en)
Other versions
KR20150036886A (ko
Inventor
홍현석
안정은
강인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130115872A priority Critical patent/KR102100766B1/ko
Priority to EP14182841.8A priority patent/EP2854176B1/en
Priority to CN201410508590.9A priority patent/CN104517971B/zh
Priority to US14/500,412 priority patent/US9818767B2/en
Publication of KR20150036886A publication Critical patent/KR20150036886A/ko
Application granted granted Critical
Publication of KR102100766B1 publication Critical patent/KR102100766B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

서로 다른 층에 형성된 배선의 전기적 연결을 위한 점핑 구조 형성 시 언더컷 발생을 방지할 수 있는 본 발명의 일 측면에 따른 디스플레이 장치는, 기판: 상기 기판 상에 형성된 제1 배선; 상기 제1 배선 상에 상기 제1 배선의 적어도 일부를 노출시키는 제1 홀이 형성되어 있는 절연막; 상기 절연막 상에 형성된 제2 배선; 상기 제2 배선 상에 상기 제2 배선을 커버하도록 형성된 제1 보호 전극; 상기 제1 보호 전극을 포함하는 상기 기판의 전체면 상에 형성되고, 상기 제1 배선의 적어도 일부를 노출시키는 제2 홀 및 상기 제1 보호 전극의 적어도 일부를 노출시키는 제3 홀이 형성되어 있는 보호막; 상기 보호막 상에 형성되고, 상기 제1 홀 및 제2 홀의 조합으로 이루어진 제1 콘택홀을 통해 상기 제1 배선과 연결되고 상기 제3 홀로 이루어진 제2 콘택홀을 통해 상기 제1 보호 전극과 연결되는 연결 전극을 포함하는 것을 특징으로 한다.

Description

디스플레이 장치{Display Device}
본 발명은 디스플레이 장치에 관한 것으로서, 보다 구체적으로는 사용자의 터치를 센싱하기 위한 센싱 전극을 구비한 디스플레이 장치에 관한 것이다.
현재까지 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 다양한 디스플레이 장치가 개발된 바 있다.
이와 같은 디스플레이 장치에서는 서로 다른 층 상에 형성된 배선들에 동일한 데이터를 인가하기 위해, 점핑구조를 이용하여 서로 다른 층 상에 형성된 배선들을 전기적으로 연결시키게 된다.
이하, 일반적인 점핑구조를 도 1을 참조하여 설명한다. 도 1은, 일반적인 점핑구조를 설명하기 위한 단면도로서, 디스플레이 장치의 패드 영역에서 형성된 점핑구조를 보여주는 도면이다.
도 1에 도시된 바와 같이, 일반적인 점핑 구조를 갖는 디스플레이 장치는 기판(10)상에 제1 배선(12)이 패턴 형성되어 있고, 제1 배선(12)을 포함하는 기판(10)의 전체면에 절연막(14)이 형성되어 있다. 이때, 절연막(14)에는 제1 배선(12)의 일부를 노출시키기 위한 제1 콘택홀(CH1)이 형성되어 있다. 절연막(14) 상에 제2 배선(16)이 패턴 형성되어 있고, 제2 배선(16)을 포함하는 절연막(14)의 전체면에 보호막(18)이 형성되어 있다. 이때, 보호막(16)에는 제2 배선(16)의 일부를 노출시키기 위한 제2 콘택홀(CH2)이 형성되어 있다. 제1 배선(12)과 제2 배선(16)을 연결시키기 위한 연결전극(20)이, 제1 콘택홀(CH1)을 통해 제1 배선(12)과 연결되고, 제2 콘택홀(CH2)을 통해 제2 배선(16)과 연결되도록 보호막(18) 상에 형성되어 있다. 이러한 연결전극(20)을 통해, 서로 다른 층에 형성되어 있는 제1 배선(12) 및 제2 배선(16)이 전기적으로 연결되게 된다.
하지만, 도 1에 도시된 바와 같은 점핑 구조의 경우, 제2 배선(18)을 노출시키기 위해 보호막(18)의 일부를 식각하여 제2 콘택홀(CH2)을 형성하는 과정에서, 제2 배선(18)이 함께 식각되어 제2 배선(18)의 몰폴로지(Morphology)의 저하가 발생되고, 이러한 제2 배선(18)의 몰폴로지 저하로 인해 도 2에 도시된 바와 같이 언더컷(Under Cut)이 발생하게 된다는 문제점과, 이러한 언더 컷으로 인해 도 3에 도시된 바와 같이 제2 배선(16) 상에서 연결전극(20)이 개방(Open)되는 영역이 발생하게 된다는 문제점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 서로 다른 층에 형성된 배선의 전기적 연결을 위한 점핑 구조 형성 시 언더컷 발생을 방지할 수 있는 디스플레이 장치를 제공하는 것을 그 기술적 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 디스플레이 장치는, 기판: 상기 기판 상에 형성된 제1 배선; 상기 제1 배선 상에 상기 제1 배선의 적어도 일부를 노출시키는 제1 홀이 형성되어 있는 절연막; 상기 절연막 상에 형성된 제2 배선; 상기 제2 배선 상에 상기 제2 배선을 커버하도록 형성된 제1 보호 전극; 상기 제1 보호 전극을 포함하는 상기 기판의 전체면 상에 형성되고, 상기 제1 배선의 적어도 일부를 노출시키는 제2 홀 및 상기 제1 보호 전극의 적어도 일부를 노출시키는 제3 홀이 형성되어 있는 보호막; 상기 보호막 상에 형성되고, 상기 제1 홀 및 제2 홀의 조합으로 이루어진 제1 콘택홀을 통해 상기 제1 배선과 연결되고 상기 제3 홀로 이루어진 제2 콘택홀을 통해 상기 제1 보호 전극과 연결되는 연결 전극을 포함하는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 디스플레이 장치는, 기판: 상기 기판 상에 형성된 제1 배선; 상기 제1 배선 상에 상기 제1 배선의 적어도 일부를 노출시키는 제1 홀이 형성되어 있는 절연막; 상기 절연막 상에 형성된 제2 배선; 상기 제2 배선의 일부가 노출되도록 상기 제2 배선 상에 형성된 평탄화막; 상기 평탄화막이 형성되어 있지 않은 제2 배선 및 상기 평탄화막 상에 상기 제2 배선을 커버하도록 형성된 제1 보호 전극; 상기 제1 보호 전극을 포함하는 상기 기판의 전체면 상에 형성되고, 상기 제1 배선의 적어도 일부를 노출시키는 제2 홀 및 상기 평탄화막 상에 형성되어 있는 제1 보호 전극의 영역 중 적어도 일부를 노출시키는 제3 홀이 형성되어 있는 보호막; 상기 보호막 상에 형성되고, 상기 제1 홀 및 제2 홀의 조합으로 이루어진 제1 콘택홀을 통해 상기 제1 배선과 연결되고 상기 제3 홀로 이루어진 제2 콘택홀을 통해 상기 제1 보호 전극과 연결되는 연결 전극을 포함하는 것을 특징으로 한다.
상술한 바와 같은 본 발명에 따르면, 제1 배선과 제2 배선간의 전기적 연결을 위한 점핑 구조 형성 시 제2 배선이 식각되지 않기 때문에 제2 배선의 몰폴로지 저하가 방지되고, 이로 인해 언더컷의 발생은 물론, 제1 배선과 제2 배선을 연결시키는 연결전극의 개방 또한 방지할 수 있다.
또한, 본 발명에 따르면 연결전극의 개방이 방지되므로 게이트 라인이나 데이터 라인의 결함을 방지할 수 있고, 이로 인해 디스플레이 장치의 신뢰도를 증가시킬 수 있다는 효과가 있다.
도 1은 일반적인 디스플레이 장치의 패드 영역에 형성된 점핑 구조를 보여주는 단면도이다.
도 2는 도 1에 도시된 점핑 구조 형성시 언더 컷 발생을 보여주는 단면도이다.
도 3은 도 1에 도시된 점핑 구조 형성시 발생될 수 있는는 연결 전극의 개방현상을 보여주는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 개략적인 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평면도이다.
도 6은 본 발명의 제1 실시예에 따른 점핑 구조가 적용된 디스플레이 장치의 단면도이다.
도 7은 본 발명의 제1 실시예가 변형된 실시예에 따른 점핑 구조가 적용된 디스플레이 장치의 단면도이다.
도 8은 본 발명의 제2 실시예에 따른 점핑 구조가 적용된 디스플레이 장치의 단면도이다.
도 9는 본 발명의 제2 실시예가 변형된 실시예에 따른 점핑 구조가 적용된 디스플레이 장치의 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 점핑 구조가 적용된 디스플레이 장치의 단면도이다.
도 11은 본 발명의 제3 실시예가 변형된 실시예에 따른 점핑 구조가 적용된 디스플레이 장치의 단면도이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
어떤 구조물이 다른 구조물 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다. 다만, "바로 위에" 또는 "바로 아래에"라는 용어가 사용될 경우에는, 이 구조물들이 서로 접촉되어 있는 것으로 제한되어 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조로 본 발명의 실시예에 대해서 상세히 설명하기로 한다. 먼저, 본 발명의 핵심적인 특징인 점핑 구조를 설명하기에 앞서, 본 발명에 따른 점핑 구조가 적용될 수 있는 디스플레이 장치의 일반적인 구조에 대해 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 점핑 구조가 적용될 수 있는 디스플레이 장치용 기판의 개략적인 평면도이다. 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 점핑 구조는 사용자의 터치를 센싱하기 위한 센싱라인이 디스플레이 패널에 내장되어 있는 구조의 디스플레이 장치용 기판에 적용될 수 있다. 도 4에서 화살표로 인출하여 도시한 확대도는 센싱 라인(600)과 공통 전극(700)이 전기적으로 연결되는 화소 영역을 보여주기 위한 것이다.
도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 디스플레이 장치는, 기판(100), 게이트 라인(200), 데이터 라인(300), 박막 트랜지스터(T), 화소 전극(500), 센싱 라인(600), 공통 전극(700), 구동 직접 회로(1), 게이트 내장 회로(2), 및 터치 드라이버(3)를 포함하여 이루어진다.
상기 기판(100)은 유리 또는 투명한 플라스틱으로 이루어질 수 있다.
상기 게이트 라인(200)은 상기 기판(100) 상에서 제1 방향, 예로서 가로 방향으로 배열되어 있다. 상기 게이트 라인(200)의 일단은 게이트 내장 회로(2)에 연결되어 있고, 게이트 내장 회로(2)는 게이트 패드(215)를 통해 구동 직접 회로(1)에 연결되어 있어, 상기 구동 직접 회로(1)로부터 인가되는 게이트 신호는 상기 게이트 패드(215) 및 게이트 내장 회로(2)를 거쳐 상기 게이트 라인(200)으로 전달된다.
상기 데이터 라인(300)은 상기 기판(100) 상에서 상기 제1 방향과 상이한 제2 방향, 예로서 세로 방향으로 배열되어 있다. 이와 같이, 상기 게이트 라인(200)과 데이터 라인(300)이 서로 교차 배열되어 복수 개의 화소 영역을 정의한다. 상기 데이터 라인(300)의 일단은 데이터 패드(315)를 통해 구동 직접 회로(1)에 연결되어 있다. 따라서, 상기 구동 직접 회로(1)로부터 인가되는 데이터 신호는 상기 데이터 패드(315)를 거쳐 상기 데이터 라인(300)으로 전달된다. 상기 데이터 라인(300)은 곧은 직선 형태로 배열된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 지그재그 형태와 같이 굽은 직선 형태로 배열될 수도 있다.
상기 박막 트랜지스터(T)는 스위칭 소자로서 상기 복수 개의 화소 영역 각각에 형성되어 있다. 구체적으로 도시하지는 않았지만, 상기 박막 트랜지스터는 상기 게이트 라인(200)과 연결되는 게이트 전극, 전자가 이동하는 채널로 기능하는 반도체층, 상기 데이터 라인(300)과 연결되는 소스 전극, 및 상기 소스 전극과 마주하도록 형성되는 드레인 전극을 포함하여 이루어진다. 이와 같은 박막 트랜지스터(T)는 탑 게이트(Top gate) 구조 또는 바텀 게이트(Bottom gate) 구조 등과 같이 당업계에 공지된 다양한 형태로 변경형성될 수 있다.
상기 화소 전극(500)은 상기 복수 개의 화소 영역 각각에 패턴 형성되어 있다. 이와 같은 화소 전극(500)은 상기 박막 트랜지스터(T)의 드레인 전극과 연결되어 있다.
상기 센싱 라인(600)은 상기 공통 전극(700)과 연결되어 있어, 상기 공통 전극(700)에 의해서 센싱되는 사용자의 터치 신호를 상기 터치 드라이버(3)로 전달하는 역할을 한다. 이와 같은 사용자의 터치 신호 전달을 위해서, 복수 개의 센싱 라인(600)이 복수 개의 공통 전극(700)과 쌍을 이루면서 서로 연결되어 있다. 즉, 복수 개의 센싱 라인(600) 각각은 복수 개의 공통 전극(700)과 일 대 일로 연결되어 있다.
상기 센싱 라인(600)으로 인해서 광투과율이 감소하는 것을 방지하기 위해서, 상기 센싱 라인(600)은 상기 데이터 라인(300)과 오버랩되도록 형성된다.
일 실시예에 있어서, 상기 센싱 라인(600)은 상기 박막 트랜지스터(T) 영역으로 돌출된 콘택부(600a)를 포함함으로써, 상기 콘택부(600a)를 통해서 상기 공통 전극(700)과 연결될 수 있다. 상기 박막 트랜지스터(T) 영역은 화상이 표시되지 않는 영역으로서 상기 데이터 라인(300) 보다는 그 폭이 넓다. 따라서, 상기 데이터 라인(300)과 오버랩되는 센싱 라인(600)에서부터 상기 박막 트랜지스터(T) 영역으로 돌출되는 콘택부(600a)를 형성하고 이와 같은 콘택부(600a)를 상기 공통 전극(700)과 연결할 경우, 광투과율은 감소하지 않으면서 상기 센싱 라인(600)과 상기 공통 전극(700) 사이의 보다 신뢰성 있는 연결이 가능하다. 즉, 상기 센싱 라인(600)과 상기 공통 전극(700)은 소정의 콘택홀을 통해서 서로 연결되므로, 양자 사이의 신뢰성 있는 연결을 위해서는 상기 센싱 라인(600)의 폭이 소정 범위 이상인 것이 바람직하며, 따라서, 상기 데이터 라인(300)의 폭보다 큰 폭을 갖도록 상기 콘택부(600a)를 형성함으로써, 상기 센싱 라인(600)과 상기 공통 전극(700) 사이를 보다 신뢰성 있게 연결할 수 있다.
다른 실시예에 있어서, 상기 센싱 라인(600)은 콘택부(600a)를 포함하지 않고 센싱 라인(600) 중 적어도 일부가 상기 공통 전극(700)과 전기적으로 연결될 수있다.
이하의 실시예들에서는 설명의 편의를 위해, 센싱 라인(600)이 콘택부(600a)를 포함하고, 콘택부(600a)를 통해 공통 전극(700)과 전기적으로 연결되는 것으로 가정하여 설명하기로 한다.
상기 공통 전극(700)은 사용자의 터치 위치를 감지하는 센싱 전극의 역할을 한다. 또한, 액정 표시 장치의 경우 상기 공통 전극(700)은 상기 화소 전극(500)과 함께 전계를 형성시켜 액정을 구동시키는 역할을 한다. 즉, 상기 공통 전극(700)은 상기 화소 전극(500)과 함께 프린지 필드(fringe field)를 형성할 수 있으며, 이를 위해서 상기 공통 전극(700)에는 복수 개의 슬릿(710)이 형성된다. 따라서, 상기 슬릿(710)을 통해서 상기 화소 전극(500)과 상기 공통 전극(700) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정의 배향방향이 조절될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.
또한, 상기 공통 전극(700)이 사용자의 터치 위치를 감지하는 센싱 전극으로 기능할 수 있도록, 복수 개의 공통 전극(700)이 상기 기판(100) 상에서 서로 소정 거리를 두고 이격되어 있다. 상기 복수 개의 공통 전극(700) 각각은 하나 이상의 화소 영역에 대응하는 크기, 특히, 사용자의 터치 면적을 고려하여 복수 개의 화소 영역에 대응하는 크기로 형성된다.
상기 구동 직접 회로(1)는 타이밍 컨트롤러(미도시)로부터 게이트 제어 신호를 전달받은 후, 상기 게이트 패드(215) 및 게이트 내장 회로(2)를 통해 상기 게이트 라인(200)으로 게이트 신호를 인가한다.
또한, 상기 구동 직접 회로(1)는 타이밍 컨트롤러(미도시)로부터 데이터 제어신호를 전달받은 후, 상기 데이터 패드(315)를 통해 상기 데이터 라인(300)으로 데이터 신호를 인가한다.
게이트 내장 회로(2)는 구동 직접 회로(1)로부터 전달되는 게이트 신호를 게이트 라인(200)에 인가하는 것으로서, 이러한 게이트 내장 회로(2)는 각 화소의 트랜지스터 제조 공정과 함께 형성되는 GIP(Gate In Panel) 방식에 의해 기판(100)의 좌측 및/또는 우측 비표시 영역에 형성될 수 있다. 다른 실시예에 있어서, 상기 게이트 내장 회로(2)는 TCP(Tape Carrier Package) 또는 COF(Chip On Film)의 구조로 이루어질 수도 있고, 기판(100) 상에 실장되는 COG(Chip On Glass) 구조로 이루어질 수도 있다.
상기 터치 드라이버(3)는 상기 센싱 라인(600)과 연결되어 있어 상기 센싱 라인(600)으로부터 사용자의 터치 신호를 전달받는다. 상기 터치 드라이버(3)는 사용자의 터치에 의해 변경되는 커패시턴스의 변화를 센싱하여 사용자의 터치 여부 및 터치 위치를 검출한다.
도 5는 본 발명의 다른 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평면도로서, 이는 센싱 라인(600)의 구성이 변경된 것을 제외하고, 전술한 도 4에 따른 디스플레이 장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 5에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 복수 개의 센싱 라인(600) 각각이 복수 개의 공통 전극(700)과 일 대 일로 연결되어 있으며, 특히, 복수 개의 센싱 라인(600)들이 화상이 표시되는 디스플레이 영역에서 서로 동일한 길이로 배열되어 있다.
전술한 도 4의 디스플레이 장치에 따르면, 센싱 라인(600)의 일단은 구동 직접 회로(1)를 통해 상기 터치 드라이버(3)와 연결되고 센싱 라인(600)의 타단은 콘택부(600a)와 연결되어 있다. 즉, 도 4에 따르면, 센싱 라인(600)이 공통 전극(700)과 연결되는 콘택부(600a)까지만 연장되어 있고, 그에 따라, 첫 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이가 두 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이보다 길게 형성된다.
그에 반하여, 도 5의 디스플레이 장치에 따르면, 센싱 라인(600)의 일단은 상기 구동 직접 회로(1)를 통해 터치 드라이버(3)와 연결되고 센싱 라인(600)의 타단은 첫 번째 행에 배열되는 공통 전극(700)의 상단까지 연장되어 있다. 따라서, 도 3에 따르면, 첫 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이와 두 번째 행에 배열되는 공통 전극(700)과 연결되는 센싱 라인(600)의 길이가 디스플레이 영역 내에서 서로 동일하게 형성된다.
도 5와 같이 복수 개의 센싱 라인(600)을 디스플레이 영역에서 서로 동일한 길이로 형성하는 경우는 도 4와 같이 복수 개의 센싱 라인(600)을 디스플레이 영역에서 서로 상이한 길이로 형성하는 경우에 비하여 센싱 라인(600)의 패턴 일관성이 증가되어 시인성(visibility)이 향상될 수 있다.
이하에서는 상술한 디스플레이에 적용될 수 있는 점핑 구조에 대해 구체적으로 설명한다.
제1 실시예
도 6은 본 발명의 제1 실시예에 따른 점핑 구조가 형성되어 있는 디스플레이 장치를 보여주는 단면도이다. 도 6에 도시된 바와 같이, 본 발명에 따른 점핑 구조가 형성되어 있는 디스플레이 장치는, 기판(100) 상에 제1 배선(110)이 형성되어 있다. 일 실시예에 있어서, 제1 배선(110)은 박막 트랜지스터를 구성하는 게이트 전극과 동일한 물질로 이용하여 게이트 전극 형성시 함께 형성될 수 있다. 일 예로, 제1 배선(110)은 게이트 전극과 연결되는 게이트 라인(200)이거나 게이트 패드(미도시)일 수 있다.
상기 제1 배선(110) 상에는 절연막(120)이 형성되어 있다. 상기 절연막(120)은 제1 콘택홀(CH1) 영역을 제외하고 기판(100) 전체면 상에 형성되어 있다. 따라서, 제1 콘택홀(CH1)을 통해 제1 배선(110)의 일부가 노출된다. 일 실시예에 있어서, 제1 배선(110)이 게이트 라인(200)이거나 게이트 패드인 경우 절연막(120)은 게이트 절연막일 수 있다. 이러한 절연막(120)은 PECVD법(Plasma Enhanced Chemical Vapor Deposition)에 의해 형성될 수 있다.
절연막(120) 상에는 제2 배선(130)이 형성되어 있다. 일 실시예에 있어서, 제2 배선(130)은 박막 트랜지스터를 구성하는 소스/드레인 전극과 동일한 물질을 이용하여 소스/드레인 전극 형성시 함께 형성될 수 있다. 일 예로, 제2 배선(130)은 소스/드레인 전극과 연결되는 데이터 라인(300)이거나 데이터 패드(미도시)일 수 있다.
제2 배선(130) 상에는 제2 배선(130)의 식각을 방지하기 위한 제1 보호 전극(140)이 형성되어 있다. 일 실시예에 있어서, 제1 보호 전극(140)은 도 4에 도시된 화소 전극(500)과 동일한 물질을 이용하여 화소 전극(500) 형성시 함께 형성될 수 있다. 따라서, 제1 보호 전극(140)은 투명한 물질로 형성될 수 있다. 예컨대, 제1 보호 전극(140)은 인듐/틴/옥사이드(Indium-Tin-Oxide: ITO)를 이용하여 형성될 수 있다.
제1 보호 전극(140)을 포함하는 기판의 전체면 상에서 제1 콘택홀(CH1) 영역 및 제2 콘택홀(CH2)영역을 제외한 영역에는 보호막(150)이 형성되어 있다. 보호막(150)은 실리콘 질화물 또는 실리콘 산화물과 같은 무기 절연물로 이루어질 수 있다. 따라서, 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)이 노출된다.
즉, 본 발명의 제1 실시예에 따른 점핑 구조의 경우, 제2 배선(130) 상에 제1 보호 전극(140)이 형성되어 있기 때문에 제2 콘택홀(CH2)의 형성을 위해 보호막(150)을 식각하는 과정에서 제2 배선(130)이 직접 외부로 노출되지 않기 때문에 제2 배선(130)의 식각으로 인한 몰폴로지 저하를 방지할 수 있고, 따라서 언더컷의 발생은 물론 후술할 연결전극(160)의 개방(Open) 현상을 방지할 수 있게 된다.
보호막(150) 상에는 제1 콘택홀(CH1)을 통해 제1 배선(110)과 연결되고, 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)과 연결되는 연결전극(160)이 형성된다. 연결전극(160)은 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)과 연결되고, 상술한 바와 같이 제1 보호 전극(140)은 제2 배선(130)과 직접 연결되어 있으므로, 결과적으로 연결전극(160)은 제2 배선(130)과도 전기적으로 연결된다. 따라서, 결과적으로 연결전극(160)을 통해 제1 배선(110)과 제2 배선(130)이 전기적으로 연결되게 된다. 일 실시예에 있어서, 연결전극(160)은 도 4에 도시된 공통전극(700)과 동일한 물질을 이용하여 공통전극(700) 형성시 함께 형성될 수 있다. 따라서, 연결전극(160) 또한 공통전극(700)과 같이 투명한 물질, 예컨대, 인듐/틴/옥사이드(Indium-Tin-Oxide: ITO)를 이용하여 형성될 수 있다.
상술한 실시예에 있어서는, 제2 배선(130)의 식각 방지를 위해 제2 배선(130) 상에 제1 보호 전극(140)만을 형성하는 것으로 설명하였다. 하지만 변형된 실시예에 있어서는, 제2 배선(130)의 식각 방지를 위해 제1 보호 전극(140) 상에 제2 보호 전극을 추가로 형성할 수 있다. 이하, 제1 실시예가 변형된 실시예를 도 7을 참조하여 설명한다.
도 7은 본 발명의 제1 실시예가 변형된 실시예에 따른 점핑 구조가 형성되어 있는 디스플레이 장치를 보여주는 단면도이다. 도 7에 도시된 구조는 제1 보호 전극(140) 상에 제2 보호 전극(170)이 추가 형성 되어 있다는 점을 제외하고서는 제1 실시예와 동일하므로, 이하에서는 설명의 편의를 위해 제1 실시예와 상이한 부분에 대해서만 설명하기로 한다.
제2 보호전극(170)은 제1 보호 전극(140) 상에 형성되어, 제1 보호 전극(140)과 함께 제2 배선(130)의 식각을 방지한다. 일 실시예에 있어서, 제2 보호 전극(140)은 도 4에 도시된 센싱 라인(600)과 동일한 물질을 이용하여 센싱 라인(600) 형성시 함께 형성될 수 있다. 예컨대, 제2 보호 전극(170)은 몰리브덴(Mo)를 포함하는 금속물질을 이용하여 형성될 수 있다. 이때, 제1 보호 전극(140)과 제2 보호 전극(170)은 하나의 마스크를 이용하여 단일 공정을 통해 형성할 수 있다.
한편, 제1 보호 전극(140) 상에 제2 보호 전극(170)이 형성되어 있기 때문에, 제2 콘택홀(CH2)을 통해 제2 보호 전극(170)이 노출되고, 연결전극(160)은 제2 콘택홀(CH2)을 통해 제2 보호 전극(170)과 연결된다. 따라서, 연결전극(160)은 제1 보호 전극(140) 및 제2 보호 전극(170)을 통해 제2 배선(130)과도 연결되고, 결과적으로 연결전극(160)을 통해 제1 배선(110)과 제2 배선(130)이 전기적으로 연결되게 된다.
제2 실시예
도 8은 본 발명의 제2 실시예에 따른 점핑 구조가 형성되어 있는 디스플레이 장치를 보여주는 단면도이다. 도 8에 도시된 바와 같이, 본 발명에 따른 점핑 구조가 형성되어 있는 디스플레이 장치는, 기판(100) 상에 제1 배선(110)이 형성되어 있다. 일 실시예에 있어서, 제1 배선(110)은 박막 트랜지스터를 구성하는 게이트 전극과 동일한 물질로 이용하여 게이트 전극 형성시 함께 형성될 수 있다. 일 예로, 제1 배선(110)은 게이트 전극과 연결되는 게이트 라인(200)이거나 게이트 패드일 수 있다.
상기 제1 배선(110) 상에는 절연막(120)이 형성되어 있다. 상기 절연막(120)은 제1 콘택홀(CH1) 영역을 제외하고 기판(100) 전체면 상에 형성되어 있다. 따라서, 제1 콘택홀(CH1)을 통해 제1 배선(110)의 일부가 노출된다. 일 실시예에 있어서, 제1 배선(110)이 게이트 라인(200)이거나 게이트 패드인 경우 절연막(120)은 게이트 절연막일 수 있다. 이러한 절연막(120)은 PECVD법(Plasma Enhanced Chemical Vapor Deposition)에 의해 형성될 수 있다.
절연막(120) 상에는 제2 배선(130)이 형성되어 있다. 일 실시예에 있어서, 제2 배선(130)은 박막 트랜지스터를 구성하는 소스/드레인 전극과 동일한 물질을 이용하여 소스/드레인 전극 형성시 함께 형성될 수 있다. 일 예로, 제2 배선(130)은 소스/드레인 전극과 연결되는 데이터 라인(300)이거나 데이터 패드일 수 있다.
제2 배선(130) 상에는 제2 배선(130)의 식각을 방지하기 위한 제1 보호 전극(140)이 형성되어 있다. 구체적으로, 제1 보호 전극(140)은 절연막(120) 상에서 제2 배선(130)을 완전히 커버하되, 제2 배선(130)이 형성되어 있지 않은 영역까지 연장되어 형성되어 있다. 일 실시예에 있어서, 제1 보호 전극(140)은 도 4에 도시된 화소 전극(500)과 동일한 물질을 이용하여 화소 전극(500) 형성시 함께 형성될 수 있다. 따라서, 제1 보호 전극(140)은 투명한 물질로 형성될 수 있다. 예컨대, 제1 보호 전극(140)은 인듐/틴/옥사이드(ITO)를 이용하여 형성될 수 있다.
제1 보호 전극(140)을 포함하는 기판의 전체면 상에서 제1 콘택홀(CH1) 영역 및 제2 콘택홀(CH2)영역을 제외한 영역에는 보호막(150)이 형성되어 있다. 보호막(150)은 실리콘 질화물 또는 실리콘 산화물과 같은 무기 절연물로 이루어질 수 있다. 이때, 제1 실시예와 달리 제2 실시예에서는, 제2 콘택홀(CH2)이 제2 배선(130)과 중첩되지 않도록 보호막(150)에 형성되어 있다.
즉, 본 발명의 제2 실시예에 따른 점핑 구조의 경우, 제2 배선(130)과 중첩되지 않는 영역의 보호막(150)을 식각하여 제2 콘택홀(CH2)을 형성하기 때문에, 제2 콘택홀(CH2)의 형성과정에서 제2 배선(130) 상에 있는 제1 보호 전극(140)은 외부로 노출되지 않기 때문에 제1 보호 전극(140) 및 제2 배선(130)의 식각으로 인한 몰폴로지 저하를 방지할 수 있고, 따라서 언더컷의 발생은 물론 후술할 연결전극(160)의 개방(Open) 현상을 방지할 수 있게 된다.
이러한 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)이 노출된다.
보호막(150) 상에는 제1 콘택홀(CH1)을 통해 제1 배선(110)과 연결되고, 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)과 연결되는 연결전극(160)이 형성된다. 연결전극(160)은 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)과 연결되고, 상술한 바와 같이 제1 보호 전극(140)은 제2 배선(130)과 직접 연결되어 있으므로, 결과적으로 연결전극(160)은 제2 배선(130)과도 전기적으로 연결된다. 따라서, 결과적으로 연결전극(160)을 통해 제1 배선(110)과 제2 배선(130)이 전기적으로 연결되게 된다. 일 실시예에 있어서, 연결전극(160)은 도 4에 도시된 공통전극(700)과 동일한 물질을 이용하여 공통전극(700) 형성시 함께 형성될 수 있다. 따라서, 연결전극(160) 또한 공통전극(700)과 같이 투명한 물질, 예컨대, 인듐/틴/옥사이드(ITO)를 이용하여 형성될 수 있다.
상술한 제2 실시예에 있어서는, 제2 배선(130)의 식각 방지를 위해 제2 배선(130) 상에 제1 보호 전극(140)만을 형성하는 것으로 설명하였다. 하지만 변형된 실시예에 있어서는, 제2 배선(130)의 식각 방지를 위해 제1 보호 전극(140) 상에 제2 보호 전극을 추가로 형성할 수 있다. 이하, 제2 실시예가 변형된 실시예를 도 9를 참조하여 설명한다.
도 9는 본 발명의 제2 실시예가 변형된 실시예에 따른 점핑 구조가 형성되어 있는 디스플레이 장치를 보여주는 단면도이다. 도 9에 도시된 구조는 제1 보호 전극(140) 상에 제2 보호 전극(170)이 추가 형성되어 있다는 점을 제외하고서는 제2 실시예와 동일하므로, 이하에서는 설명의 편의를 위해 제2 실시예와 상이한 부분에 대해서만 설명하기로 한다.
제2 보호전극(170)은 제1 보호 전극(140) 상에 형성되어, 제1 보호 전극(140)과 함께 제2 배선(130)의 식각을 방지한다. 제2 보호전극(170) 또한 제1 보호 전극(140)과 동일하게 제2 배선(130)을 완전히 커버하되, 제2 배선(130)이 형성되어 있지 않은 영역까지 연장되어 형성되어 있다. 예컨대, 제2 보호 전극(170)은 제1 보호 전극(140)과 동일한 형상으로 형성될 수 있다.
일 실시예에 있어서, 제2 보호 전극(140)은 도 4에 도시된 센싱 라인(600)과 동일한 물질을 이용하여 센싱 라인(600) 형성시 함께 형성될 수 있다. 예컨대, 제2 보호 전극(170)은 몰리브덴(Mo)를 포함하는 금속물질을 이용하여 형성될 수 있다. 이때, 제1 보호 전극(140)과 제2 보호 전극(170)은 하나의 마스크를 이용하여 단일 공정을 통해 형성할 수 있다.
한편, 제1 보호 전극(140) 상에 제2 보호 전극(170)이 형성되어 있기 때문에, 제2 콘택홀(CH2)을 통해 제2 보호 전극(170)이 노출되고, 연결전극(160)은 제2 콘택홀(CH2)을 통해 제2 보호 전극(170)과 연결된다. 따라서, 연결전극(160)은 제1 보호 전극(140) 및 제2 보호 전극(170)을 통해 제2 배선(130)과도 연결되고, 결과적으로 연결전극(160)을 통해 제1 배선(110)과 제2 배선(130)이 전기적으로 연결되게 된다.
제3 실시예
도 10은 본 발명의 제3 실시예에 따른 점핑 구조가 형성되어 있는 디스플레이 장치를 보여주는 단면도이다. 도 10에 도시된 바와 같이, 본 발명에 따른 점핑 구조가 형성되어 있는 디스플레이 장치는, 기판(100) 상에 제1 배선(110)이 형성되어 있다. 일 실시예에 있어서, 제1 배선(110)은 박막 트랜지스터를 구성하는 게이트 전극과 동일한 물질로 이용하여 게이트 전극 형성시 함께 형성될 수 있다. 일 예로, 제1 배선(110)은 게이트 전극 또는 게이트 전극과 연결되는 게이트 라인(200)일 수 있다.
상기 제1 배선(110) 상에는 절연막(120)이 형성되어 있다. 상기 절연막(120)은 제1 콘택홀(CH1) 영역을 제외하고 기판(100) 전체면 상에 형성되어 있다. 따라서, 제1 콘택홀(CH1)을 통해 제1 배선(110)의 일부가 노출된다. 일 실시예에 있어서, 제1 배선(110)이 게이트 전극이거나 게이트 라인(200)인 경우 절연막(120)은 게이트 절연막일 수 있다. 이러한 절연막(120)은 PECVD법(Plasma Enhanced Chemical Vapor Deposition)에 의해 형성될 수 있다.
절연막(120) 상에는 제2 배선(130)이 형성되어 있다. 일 실시예에 있어서, 제2 배선(130)은 박막 트랜지스터를 구성하는 소스/드레인 전극과 동일한 물질을 이용하여 소스/드레인 전극 형성시 함께 형성될 수 있다. 일 예로, 제2 배선(130)은 소스/드레인 전극과 연결되는 데이터 라인(300)이거나 소스/드레인 전극일 수 있다.
제2 배선(130) 상에는 제2 배선(130)의 일부를 노출시키는 평탄화막(135)이 패턴 형성되어 있다. 이러한 평탄화막(135)은 기판(100)을 평탄화시키기 위해 이용되는 것으로서, 일 실시예에 있어서 평탄화막(135)은 PAC(photo active compound)를 포함하는 아크릴계 수지와 같은 유기절연물로 이루어질 수 있다.
평탄화막(135)이 형성되어 있지 않은 제2 배선(130)과 평탄화막(135) 상에는 제2 배선(130)의 식각을 방지하기 위한 제1 보호 전극(140)이 형성되어 있다. 구체적으로, 제1 보호 전극(140)은 제2 배선(130)을 완전히 커버하되, 평탄화막(135) 상에서 제2 배선(130)과 중첩되지 않는 영역까지 연장되어 형성되어 있다. 일 실시예에 있어서, 제1 보호 전극(140)은 도 4에 도시된 화소 전극(500)과 동일한 물질을 이용하여 화소 전극(500) 형성시 함께 형성될 수 있다. 따라서, 제1 보호 전극(140)은 투명한 물질로 형성될 수 있다. 예컨대, 제1 보호 전극(140)은 인듐/틴/옥사이드(ITO)를 이용하여 형성될 수 있다.
제1 보호 전극(140)을 포함하는 기판의 전체면 상에서 제1 콘택홀(CH1) 영역 및 제2 콘택홀(CH2)영역을 제외한 영역에는 보호막(150)이 형성되어 있다. 보호막(150)은 실리콘 질화물 또는 실리콘 산화물과 같은 무기 절연물로 이루어질 수 있다. 이때, 제2 콘택홀(CH2)은 평탄화막(135)상에 형성되어 있는 보호막(150) 영역을 식각함에 의해 형성되고, 일 실시예에 있어서 이러한 제2 콘택홀(CH2)은 제2 배선(130)과 중첩되지 않도록 형성될 수 있다.
즉, 본 발명의 제3 실시예에 따른 점핑 구조의 경우, 평탄화막(135) 상에 형성되어 있는 보호막(150) 영역을 식각하여 제2 콘택홀(CH2)을 형성하기 때문에, 제2 콘택홀(CH2)의 형성과정에서 제1 보호 전극(140) 중 제2 배선(130)과 접촉되는 영역은 외부로 노출되지 않는다. 따라서, 제1 보호 전극(140) 및 제2 배선(130)의 식각으로 인한 몰폴로지 저하가 방지되고, 따라서 언더컷의 발생은 물론 후술할 연결전극(160)의 개방(Open) 현상이 방지된다.
이러한 제2 콘택홀(CH2)을 통해 평탄화막(135) 상에서 제1 보호 전극(140)의 일부가 노출된다.
보호막(150) 상에는 제1 콘택홀(CH1)을 통해 제1 배선(110)과 연결되고, 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)과 연결되는 연결전극(160)이 형성된다. 연결전극(160)은 제2 콘택홀(CH2)을 통해 제1 보호 전극(140)과 연결되고, 상술한 바와 같이 제1 보호 전극(140)은 제2 배선(130)과 직접 연결되어 있으므로, 결과적으로 연결전극(160)은 제2 배선(130)과도 전기적으로 연결된다. 따라서, 결과적으로 연결전극(160)을 통해 제1 배선(110)과 제2 배선(130)이 전기적으로 연결되게 된다. 일 실시예에 있어서, 연결전극(160)은 도 4에 도시된 공통전극(700)과 동일한 물질을 이용하여 공통전극(700) 형성시 함께 형성될 수 있다. 따라서, 연결전극(160) 또한 공통전극(700)과 같이 투명한 물질, 예컨대, 인듐/틴/옥사이드(ITO)를 이용하여 형성될 수 있다.
상술한 제3 실시예에 있어서는, 제2 배선(130)의 식각 방지를 위해 제2 배선(130) 상에 제1 보호 전극(140)만을 형성하는 것으로 설명하였다. 하지만 변형된 실시예에 있어서는, 제2 배선(130)의 식각 방지를 위해 제1 보호 전극(140) 상에 제2 보호 전극을 추가로 형성할 수 있다. 이하, 제3 실시예가 변형된 실시예를 도 11을 참조하여 설명한다.
도 11은 본 발명의 제3 실시예가 변형된 실시예에 따른 점핑 구조가 형성되어 있는 디스플레이 장치를 보여주는 단면도이다. 도 11에 도시된 구조는 제1 보호 전극(140) 상에 제2 보호 전극(170)이 추가 형성되어 있다는 점을 제외하고서는 제3 실시예와 동일하므로, 이하에서는 설명의 편의를 위해 제3 실시예와 상이한 부분에 대해서만 설명하기로 한다.
제2 보호전극(170)은 제1 보호 전극(140) 상에 형성되어, 제1 보호 전극(140)과 함께 제2 배선(130)의 식각을 방지한다. 제2 보호전극(170) 또한 제1 보호 전극(140)과 동일하게 제2 배선(130)을 완전히 커버하되, 평탄화막(135) 상에서 제2 배선(130)과 중첩되지 않는 영역까지 연장되어 형성되어 있다. 예컨대, 제2 보호 전극(170)은 제1 보호 전극(140)과 동일한 형상으로 형성될 수 있다.
일 실시예에 있어서, 제2 보호 전극(140)은 도 4에 도시된 센싱 라인(600)과 동일한 물질을 이용하여 센싱 라인(600) 형성시 함께 형성될 수 있다. 예컨대, 제2 보호 전극(170)은 몰리브덴(Mo)를 포함하는 금속물질을 이용하여 형성될 수 있다. 이때, 제1 보호 전극(140)과 제2 보호 전극(170)은 하나의 마스크를 이용하여 단일 공정을 통해 형성할 수 있다.
한편, 제1 보호 전극(140) 상에 제2 보호 전극(170)이 형성되어 있기 때문에, 평탄화막(135) 상에서 제2 콘택홀(CH2)을 통해 제2 보호 전극(170)이 노출되고, 연결전극(160)은 제2 콘택홀(CH2)을 통해 제2 보호 전극(170)과 연결된다. 따라서, 연결전극(160)은 제1 보호 전극(140) 및 제2 보호 전극(170)을 통해 제2 배선(130)과도 연결되고, 결과적으로 연결전극(160)을 통해 제1 배선(110)과 제2 배선(130)이 전기적으로 연결되게 된다.
상술한 실시예에 따른 점핑 구조는 본 발명에 따른 디스플레이 장치 내의 다양한 부분에 이용될 수 있다. 예컨대, 상술한 실시예에 따른 점핑 구조는 도 4에 도시된 구동 집접 회로(1) 내에 포함된 패드부에서 이용되거나, 도 4에 도시된 게이트 내장 회로(2) 내에서 이용될 수 있을 것이다.
이상은 디스플레이 장치를 구성하는 기판에 대해서 설명하였는데, 본 발명은 전술한 기판을 이용할 수 있는 다양한 디스플레이 장치, 예로서, 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 유기 발광 표시 장치(Organic Light Emitting Display Device)를 포함한다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
예컨대, 상술한 모든 실시예에 있어서는 본 발명이 터치를 센싱하기 위한 센싱라인이 디스플레이 패널에 내장되어 있는 구조의 디스플레이에 적용되는 것으로만 설명하였지만, 이에 한정되지 않고 본 발명은 점핑 구조가 요구되는 모든 종류의 디스플레이 장치에 적용될 수 있을 것이다. 예컨대, 본 발명은 평탄화막으로 PAC가 이용되는 모든 구조의 디스플레이 장치에 적용될 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 기판 110: 제1 배선
120: 절연막 130: 제2 배선
135: 평탄화막 140: 제1 보호 전극
150: 보호막 160: 연결전극
170: 제2 보호 전극 200: 게이트 라인
300: 데이터 라인 500: 화소 전극
600: 센싱 라인 600a: 콘택부
700: 공통 전극 710: 슬릿

Claims (10)

  1. 기판:
    상기 기판 상에 형성된 제1 배선;
    상기 제1 배선 상에 상기 제1 배선의 적어도 일부를 노출시키는 제1 홀이 형성되어 있는 절연막;
    상기 절연막 상에 형성된 제2 배선;
    상기 제2 배선 상에 상기 제2 배선을 커버하도록 형성된 제1 보호 전극;
    상기 제1 보호 전극을 포함하는 상기 기판의 전체면 상에 형성되고, 상기 제1 배선의 적어도 일부를 노출시키는 제2 홀 및 상기 제1 보호 전극의 적어도 일부를 노출시키는 제3 홀이 형성되어 있는 보호막;
    상기 보호막 상에 형성되고, 상기 제1 홀 및 제2 홀의 조합으로 이루어진 제1 콘택홀을 통해 상기 제1 배선과 연결되고 상기 제3 홀로 이루어진 제2 콘택홀을 통해 상기 제1 보호 전극과 연결되는 연결 전극을 포함하며,
    상기 제1 보호 전극은 상기 절연막 상에서 상기 제2 배선이 형성되어 있지 않은 영역까지 연장되어 형성되고,
    상기 제3 홀은, 상기 보호막에서 상기 제2 배선과 중첩되지 않는 영역 중 상기 제1 보호 전극의 연장 부분이 노출되도록 형성된, 디스플레이 장치.
  2. 삭제
  3. 기판:
    상기 기판 상에 형성된 제1 배선;
    상기 제1 배선 상에 상기 제1 배선의 적어도 일부를 노출시키는 제1 홀이 형성되어 있는 절연막;
    상기 절연막 상에 형성된 제2 배선;
    상기 제2 배선의 일부가 노출되도록 상기 제2 배선 상에 형성된 평탄화막;
    상기 평탄화막이 형성되어 있지 않은 제2 배선 및 상기 평탄화막 상에 상기 제2 배선을 커버하도록 형성된 제1 보호 전극;
    상기 제1 보호 전극을 포함하는 상기 기판의 전체면 상에 형성되고, 상기 제1 배선의 적어도 일부를 노출시키는 제2 홀 및 상기 평탄화막 상에 형성되어 있는 제1 보호 전극의 영역 중 적어도 일부를 노출시키는 제3 홀이 형성되어 있는 보호막;
    상기 보호막 상에 형성되고, 상기 제1 홀 및 제2 홀의 조합으로 이루어진 제1 콘택홀을 통해 상기 제1 배선과 연결되고 상기 제3 홀로 이루어진 제2 콘택홀을 통해 상기 제1 보호 전극과 연결되는 연결 전극을 포함하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 평탄화막은 PAC(Photo Active Compound)를 포함하는 아크릴계 수지로 형성된, 디스플레이 장치.
  5. 제1항 또는 제3항에 있어서,
    상기 제1 보호 전극과 상기 보호막 사이에 형성된 제2 보호 전극을 더 포함하고,
    상기 연결전극은 상기 제2 보호 전극을 통해 상기 제1 보호 전극과 연결되는, 디스플레이 장치.
  6. 제5항에 있어서,
    사용자의 터치 신호를 입력받기 위한 공통 전극 및 상기 공통 전극에 연결되는 센싱 라인을 더 포함하고,
    상기 제2 보호 전극은 상기 센싱 라인과 동일한 물질을 이용하여 형성된, 디스플레이 장치.
  7. 제5항에 있어서,
    상기 제1 보호 전극 및 제2 보호 전극은 동일한 형상으로 형성된, 디스플레이 장치.
  8. 제1항 또는 제3항에 있어서,
    상기 제1 배선은 상기 디스플레이 장치에 포함된 박막 트랜지스터를 구성하는 게이트 전극과 동일한 물질을 이용하여 형성되고,
    상기 제2 배선은 상기 박막 트랜지스터를 구성하는 소스/드레인 전극과 동일한 물질을 이용하여 형성된, 디스플레이 장치.
  9. 제1항 또는 제3항에 있어서,
    상기 제1 보호 전극은 상기 디스플레이 장치에 포함된 박막 트랜지스터를 구성하는 화소 전극과 동일한 물질을 이용하여 형성된, 디스플레이 장치.
  10. 제1항 또는 제3항에 있어서,
    사용자의 터치 신호를 입력받기 위한 공통 전극 및 상기 공통 전극에 연결되는 센싱 라인을 더 포함하고,
    상기 연결 전극은 상기 공통 전극과 동일한 물질을 이용하여 형성된, 디스플레이 장치.
KR1020130115872A 2013-09-30 2013-09-30 디스플레이 장치 Active KR102100766B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130115872A KR102100766B1 (ko) 2013-09-30 2013-09-30 디스플레이 장치
EP14182841.8A EP2854176B1 (en) 2013-09-30 2014-08-29 Display device and method for fabricating the same
CN201410508590.9A CN104517971B (zh) 2013-09-30 2014-09-28 显示装置及其制造方法
US14/500,412 US9818767B2 (en) 2013-09-30 2014-09-29 Display device having jumping structure with connection electrode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130115872A KR102100766B1 (ko) 2013-09-30 2013-09-30 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20150036886A KR20150036886A (ko) 2015-04-08
KR102100766B1 true KR102100766B1 (ko) 2020-04-14

Family

ID=51417219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115872A Active KR102100766B1 (ko) 2013-09-30 2013-09-30 디스플레이 장치

Country Status (4)

Country Link
US (1) US9818767B2 (ko)
EP (1) EP2854176B1 (ko)
KR (1) KR102100766B1 (ko)
CN (1) CN104517971B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10371979B2 (en) * 2017-06-22 2019-08-06 Hannstar Display Corporation Display panel and manufacturing method thereof
CN111129029B (zh) * 2019-12-17 2022-08-02 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013190456A (ja) * 2012-03-12 2013-09-26 Mitsubishi Electric Corp 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771825B1 (ko) * 2002-12-31 2007-10-30 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR101163622B1 (ko) * 2005-07-07 2012-07-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
KR101420428B1 (ko) * 2007-10-09 2014-07-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101620529B1 (ko) * 2009-12-02 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101572976B1 (ko) * 2010-01-19 2015-12-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
JP5146477B2 (ja) * 2010-03-12 2013-02-20 カシオ計算機株式会社 トランジスタアレイ基板及びその製造方法
KR101289041B1 (ko) * 2010-03-25 2013-07-23 엘지디스플레이 주식회사 고투과 수평 전계형 액정표시장치 및 그 제조 방법
KR101735568B1 (ko) * 2010-03-30 2017-05-15 엘지디스플레이 주식회사 컬러필터 어레이 기판과 이를 포함하는 액정 표시 장치, 및 그의 제조 방법
KR101695022B1 (ko) * 2010-04-09 2017-01-11 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
JP5671948B2 (ja) * 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
KR101887371B1 (ko) * 2011-07-22 2018-08-13 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101885642B1 (ko) * 2011-09-27 2018-08-07 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101916949B1 (ko) * 2011-11-03 2018-11-09 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
JP5635480B2 (ja) * 2011-11-22 2014-12-03 株式会社ジャパンディスプレイ タッチセンサ付き表示装置、電位制御方法、およびプログラム
US8994673B2 (en) * 2011-12-09 2015-03-31 Lg Display Co., Ltd. Display device with integrated touch screen having electrical connections provided in inactive regions of display panel
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US9262020B2 (en) * 2012-01-27 2016-02-16 Blackberry Limited Electronic device with capacitive touch-sensitive display
KR101942850B1 (ko) * 2013-02-27 2019-04-17 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013190456A (ja) * 2012-03-12 2013-09-26 Mitsubishi Electric Corp 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置

Also Published As

Publication number Publication date
US20150091101A1 (en) 2015-04-02
EP2854176A1 (en) 2015-04-01
CN104517971B (zh) 2017-08-29
CN104517971A (zh) 2015-04-15
KR20150036886A (ko) 2015-04-08
EP2854176B1 (en) 2018-08-01
US9818767B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
KR102066592B1 (ko) 디스플레이 장치 및 그 제조방법
US11237421B2 (en) Display device
KR102054671B1 (ko) 디스플레이 장치 및 그 제조방법
KR102025086B1 (ko) 디스플레이 장치 및 그 제조방법
KR101295536B1 (ko) 터치 스크린 일체형 표시장치 및 그 제조 방법
KR102320514B1 (ko) 터치 방식 액정표시장치
KR101295533B1 (ko) 액정표시장치 및 그 제조방법
US20080136980A1 (en) Liquid crystal display device and method of fabricating the same
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
US20130207921A1 (en) Display panel and manufacturing method of the same
KR20090100639A (ko) 표시 패널 및 이의 제조 방법
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
KR102162580B1 (ko) 터치전극 내장형 표시소자 및 그 제조방법
KR101690600B1 (ko) 터치 스크린 일체형 표시장치 및 그 제조 방법
KR102176926B1 (ko) 디스플레이 장치 및 그 제조방법
KR102100766B1 (ko) 디스플레이 장치
KR20170076185A (ko) 터치 표시장치용 어레이기판 및 그 제조방법
US11307697B2 (en) Display device with two display panel
KR20220148783A (ko) 유기발광 표시장치
KR102510942B1 (ko) 유기발광 표시장치
KR102080281B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130930

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180810

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130930

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190920

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200318

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200408

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200408

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250318

Start annual number: 6

End annual number: 6