[go: up one dir, main page]

KR102093380B1 - 반도체 패키지의 검사테이블 - Google Patents

반도체 패키지의 검사테이블 Download PDF

Info

Publication number
KR102093380B1
KR102093380B1 KR1020180013191A KR20180013191A KR102093380B1 KR 102093380 B1 KR102093380 B1 KR 102093380B1 KR 1020180013191 A KR1020180013191 A KR 1020180013191A KR 20180013191 A KR20180013191 A KR 20180013191A KR 102093380 B1 KR102093380 B1 KR 102093380B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
seating
seating sheet
present application
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180013191A
Other languages
English (en)
Other versions
KR20190093861A (ko
Inventor
한복우
조윤기
Original Assignee
제너셈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너셈(주) filed Critical 제너셈(주)
Priority to KR1020180013191A priority Critical patent/KR102093380B1/ko
Publication of KR20190093861A publication Critical patent/KR20190093861A/ko
Application granted granted Critical
Publication of KR102093380B1 publication Critical patent/KR102093380B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

포러스를 이용한 반도체 패키지의 검사테이블에 관한 것으로서, 수용홈 및 복수의 진공홀이 구비되는 베이스부 및 상기 수용홈 상에 배치되는 안착시트를 포함하고, 상기 안착시트는 포러스(porous) 재질인 것인 반도체 패키지의 검사테이블가 제공된다.

Description

반도체 패키지의 검사테이블{INSPECTION TABLE OF SEMICONDUCTOR PACKAGE}
본원은 반도체 패키지의 검사테이블에 관한 것이다.
반도체 패키지의 검사테이블은 반도체 패키지를 패키지 단위 별로 절단하는 싱귤레이션 작업 후, 개별 반도체 패키지를 세척 및 건조시키는 작업을 수행하는 반도체 패키지 제조 장치에서, 반도체 패키지를 건조 공정 후 검사위치로 반송하는 테이블로서, 개별 절단된 반도체 패키지 각각을 진공 흡착하여 고정시켜 안착시키는 역할을 한다.
도 8을 참조하면, 종래 반도체 패키지를 안착시킬 수 있는 테이블(500)은 개별의 반도체 패키지 각각이 안착되는 복수의 안착부(511)를 구비하고, 반도체 패키지를 진공 흡착시키기 위해 안착부(511)의 수에 대응되는 복수의 진공홀(513)을 구비해두어야 할 뿐만 아니라 안착부(511)는 개별 반도체 패키지의 크기를 고려하여 반도체 패키지의 크기에 맞도록 제작되어야 하는 측면이 있었다.
또한, 도 8을 참조하면, 종래에는 반도체 패키지의 검사 등을 위해 반도체 패키지 간의 간격이 형성되도록 진공홀(513)이 형성된 복수의 안착부(511)와 복수의 여유공간부(512)가 교차되는 안착영역(510)이 하나의 안착테이블(500) 내에 두개가 구비되어 이전 공정을 마친 반도체 패키지를 두번에 거쳐 이송시키는 번거로움이 있었다.
이에 따르면, 이전 공정을 마친(예를 들면, 건조공정) 복수의 반도체 패키지를 피커(Picker)로 진공 흡착하여 안착테이블(500)에 반도체 패키지를 이송하여 안착시키는 과정에서, 종래의 안착테이블(500)은 안착영역(510)이 두개가 구비되어 있어, 피커의 진공을 두 번에 걸쳐 해제하여 안착테이블(500)에 안착시켜야 하는 측면이 있었다. 예시적으로, 도 8을 참조하면, 하나의 안착영역(510)은 복수의 안착부(511)와 복수의 여유공간부(512)가 교차되어 5행과 16열(5x16)로 이루어져 있다. 이 때 안착테이블(500)에 반도체 패키지를 안착시키고자 할 때, 먼저 상측 안착영역(510)의 홀수행(1행, 3행, 5행)의 짝수번째 안착부(511)와 짝수행(2행, 4행)의 홀수번째 안착부(511)에 대응되는 피커의 진공을 해제하여 상측 안착영역(510)에 반도체 패키지를 안착시킨 뒤, 하측 안착영역으로 피커가 이동해 상측 안착영역(510)에 안착된 반도체 패키지를 제외한 나머지 반도체 패키지를 진공 흡착하고 있는 피커의 진공을 해제하여 나머지 반도체 패키지를 안착시킬 수 있었다.
본원의 배경이 되는 기술은 한국등록특허공보 제10-0920934호에 개시되어 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 복수의 안착부 및 안착부 수에 대응되는 복수의 진공홀을 별도로 구비할 필요 없이 개별 반도체 패키지를 진공 흡착시켜 고정시킬 수 있고, 개별 반도체 패키지의 크기를 고려하여 반도체 패키지의 크기 별로 테이블이 제작되지 않아도 되며 이전 공정을 마친 반도체 패키지를 한번에 이송시킬 수 있는 반도체 패키지의 검사테이블을 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 실시예에 따른 포러스를 이용한 반도체 패키지의 검사테이블은, 수용홈 및 복수의 진공홀이 구비되는 베이스부, 및 상기 수용홈 상에 배치되는 안착시트를 포함하고, 상기 안착시트는 포러스(porous) 재질일 수 있다.
본원의 일 실시예에 따르면, 상기 안착시트의 하면에 형성되어 상기 안착시트를 지지하는 복수의 받침을 더 포함할 수 있다.
본원의 일 실시예에 따르면, 상기 안착시트는 복수의 반도체 패키지를 재치하기 위한 복수의 함몰부를 포함할 수 있다.
본원의 일 실시예에 따르면, 상기 함몰부 각각은 아령 형상일 수 있다.
본원의 일 실시예에 따르면, 상기 함몰부의 깊이는 반도체 패키지의 하면에 형성된 볼의 높이보다 크게 설정되어 상기 안착시트의 상면에 상기 볼이 접촉되지 않을 수 있다.
본원의 일 실시예에 따르면, 상기 안착시트 상에 배치되며 복수의 홈이 형성되는 포러스(porous) 재질의 프레임부를 더 포함할 수 있다.
본원의 일 실시예에 따르면, 상기 홈 각각은 아령 형상일 수 있다.
본원의 일 실시예에 따르면, 상기 프레임부의 높이는 반도체 패키지의 볼의 높이보다 크게 설정되어 상기 안착시트의 상면에 상기 볼이 접촉되지 않을 수 있다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 반도체 패키지가 안착되는 안착시트가 포러스 재질로 구비되어 별도의 복수의 안착부 및 안착부 수에 대응되는 복수의 진공홀을 구비하지 않아도 개별 반도체 패키지를 진공 흡착시켜 고정시킬 수 있어 개별 반도체 패키지의 크기를 고려하여 반도체 패키지의 크기 별로 검사테이블이 제작되지 않아도 되며 이전 공정을 마친 반도체 패키지를 한번에 이송시켜 안착시킬 수 있다.
또한, 반도체 패키지가 반도체 패키지의 하면에 형성된 볼이 안착시트의 함몰부에 대응되도록 안착되어 안착시트에 볼이 직접적으로 접촉되지 않아 반도체 패키지의 손상을 막을 수 있다.
도 1은 본원의 일 실시예에 따른 반도체 패키지의 검사테이블의 사시도이다.
도 2는 본원의 일 실시예에 따른 베이스부의 사시도이다.
도 3은 본원의 일 실시예에 따른 안착시트에 복수의 반도체 패키지가 재치된 모습을 설명하기 위한 평면도이다.
도 4는 본원의 일 실시예에 따른 복수의 함몰부가 구비된 반도체 패키지의 검사테이블의 사시도이다.
도 5는 본원의 일 실시예에 따른 안착시트에 복수의 반도체 패키지가 재치된 모습을 설명하기 위한 평면도이다.
도 6은 본원의 일 실시예에 따른 반도체 패키지의 검사테이블의 단면도이다.
도 7은 본원의 일 실시예에 따른 프레임부가 배치된 반도체 패키지의 검사테이블의 단면도이다.
도 8은 종래의 반도체 패키지의 검사테이블의 평면도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원은 반도체 패키지의 검사테이블(1)에 관한 것이다.
반도체 패키지를 커팅하는 장치는, 복수개의 반도체 패키지들이 형성된 스트립에서 개별 반도체 패키지로 절단하는 절단공정, 절단공정에서 절단된 반도체 패키지를 세척하는 세척공정, 세척공정에서 세척된 반도체 패키지를 건조하는 건조공정, 건조가 완료된 반도체 패키지의 불량 여부를 검사하는 반도체 패키지 검사공정 및 검사 결과에 따라 불량 여부 검사를 통과한 반도체 패키지와 통과하지 못한 반도체 패키지를 분류하는 오프로드 공정 등을 순차적으로 수행하여 반도체 자재에서 검사 완료된 개별 반도체 패키지가 제조될 수 있다. 본원의 일 실시예에 따른 반도체 패키지의 검사테이블(1)은 전술한 바와 같이 반도체 패키지를 패키지 단위 별로 절단, 세척, 건조, 검사 및 분류시키는 작업을 수행하는 반도체 패키지 제조 장치에서, 개별 절단된 반도체 패키지를 안정적으로 진공 흡착하여 고정시켜 안착시킬 수 있는 반도체 패키지의 검사테이블(1)에 관한 것으로, 반도체 패키지 제조 장치에서 건조공정을 마친 개발 절단된 반도체 패키지 복수개가 그리드 피커(Grid Picker)로 이송되어 본원의 일 실시예에 따른 반도체 패키지의 검사테이블(1)에 안착될 수 있다.
또한, 본원의 일 실시예에 따른 반도체 패키지의 검사테이블(1)은 반도체 패키지를 건조공정 후 검사위치로 반송하는 테이블로 사용되지만, 이에만 한정된 것은 아니며 개별화된 반도체 패키지가 건조되는 건조 테이블, 개별 반도체 패키지에 소정의 처리를 수행하기 위해 반도체 패키지가 일시적으로 안착되는 모든 안착용 테이블에 동일하거나 유사하게 적용할 수 있다.
도 1은 본원의 일 실시예에 따른 반도체 패키지의 검사테이블의 사시도이고, 도 2는 본원의 일 실시예에 따른 베이스부의 사시도이며 도 3은 본원의 일 실시예에 따른 안착시트에 복수의 반도체 패키지가 재치된 모습을 설명하기 위한 사시도이다.
반도체 패키지의 검사테이블(1)은 수용홈(110) 및 복수의 진공홀(120)이 구비되는 베이스부(100)를 포함할 수 있다. 예시적으로 베이스부(100)는 스테인리스 서스(sus) 메탈소재일 수 있다.
도 1 내지 도 2를 참조하면, 베이스부(100)의 상면 중앙에 수용홈(110)을 구비할 수 있다. 예시적으로 수용홈(110)은 사각형이 하측으로 함몰된 형상일 수 있다. 또한, 베이스부(100)의 하면에는 반도체 패키지(10)를 진공 흡착하여 검사테이블(1) 상에 고정시킬 수 있는 진공압이 형성되도록 복수의 진공홀(120)이 구비될 수 있다. 도시하지 않았지만 진공홀(120)에는 진공압을 제공하기 위한 하나 이상의 진공 장치(또는 펌프)가 연결될 수 있다. 복수의 진공홀(120)은 수용홈(110)에 대응하는 베이스부(100)의 하면에 형성될 수 있다.
도 1 및 도 3을 참조하면, 반도체 패키지의 검사테이블(1)은 수용홈(110) 상에 배치되는 안착시트(200)를 포함할 수 있다. 안착시트(200)의 상면에는 개별로 절단된 복수의 반도체 패키지(10)가 도 3에 도시된 바와 같이 안착될 수 있다. 안착시트(200)는 수용홈(110) 상에 배치되도록 수용홈(110)의 형상에 대응되는 형상으로 구비될 수 있다. 예시적으로 안착시트(200)는 육면체 형상일 수 있다.
또한, 안착시트(200)는 포러스(porous) 재질일 수 있다. 안착시트(200)는 다공성 재질로 구비되어 수용홈(110) 상에 배치되고, 진공홀(120)을 통해 베이스부(100)의 하면으로부터 진공압이 형성될 때, 안착시트(200)에 안착된 반도체 패키지(10)는 진공 흡착될 수 있다. 이에 따라 개별의 반도체 패키지(10) 각각이 안착되는 복수의 안착부가 형성되고, 안착부의 수에 대응되는 복수의 진공홀을 구비하여 반도체 패키지(10)를 각각 진공 흡착시키는 종래의 방식과는 달리 포러스 재질의 안착시트(200)를 통해 반도체 패키지(10)를 진공 흡착하여 안착시켜 개별 반도체 패키지(10) 각각이 안착되는 안착부 및 안착부에 따른 진공홀을 별도로 구비하지 않을 수 있다.
또한, 종래의 안착부는 개별 반도체 패키지(10)의 크기를 고려하여 반도체 패키지(10)의 크기에 맞게 제작해야 하지만 본원의 일 실시예에 따른 안착시트(200)에는 그리드 피커(Grid Picker)에 의해 이송된 반도체 패키지(10)가 안착시트(200)의 상면 상에 그대로 안착될 수 있기 때문에 반도체 패키지(10)의 크기를 고려하여 안착시트(200)가 제작되지 않아도 되는 이점이 있을 수 있다.
또한, 종래에는 개별로 절단된 반도체 패키지들의 품질검사, 위치검사, 비전검사 등을 위하여 반도체 패키지(10) 간의 간격이 소정 거리 이상 형성되도록 진공홀이 형성된 복수의 안착부 간의 간격이 필요하였으며, 반도체 패키지가 안착되지 않는 복수의 여유공간부가 교차되어 있는 안착 영역이 하나의 안착 테이블 내에 두 개가 구비되었다. 또한, 이러한 종래의 안착 테이블에 반도체 패키지를 재치하기 위하여 반도체 패키지(10)를 두번에 거쳐서 이송시켜야 했다. 한편, 도 3을 참조하면, 본원의 일 실시예에 따른 안착시트(200)에는 그리드 피커로 이송된 반도체 패키지(10) 모두가 그대로 안착될 수 있다. 절단 장치의 절단날의 두께에 의해 반도체 패키지(10) 각각은 0.2mm~0.3mm의 간격을 이루고 있을 수 있다.
반도체 패키지의 검사테이블(1)은 안착시트(200)의 하면에 형성되어 안착시트(200)를 지지하는 복수의 받침(300)을 포함할 수 있다.
도 2를 참조하면, 복수의 받침(300)은 수용홈(110) 상에 배치되고, 복수의 받침(300) 상에는 안착시트(200)가 배치될 수 있어, 복수의 받침(300)은 안착시트(200)의 하면을 지지할 수 있다.
또한, 도 2를 참조하면, 복수의 받침(300)은 진공홀(120)에 비하여 상대적으로 많은 수로 구비될 수 있다. 또한, 복수의 받침(300)은 진공홀(120)이 형성된 영역을 제외한 수용홈(110) 상에 일정한 간격으로 배치될 수 있다. 복수의 받침(300)이 위치하는 열과 진공홀(120)이 위치하는 열이 번갈아가며 수용홈(110) 내에 형성될 수 있다. 복수의 받침(300)은 복수의 받침(300) 상에 배치되는 안착시트(200)가 진공홀(120)에 의해 전달되는 진공압에 의해 하측으로 변형되지 않을 정도의 높이와 배치간격을 가질 수 있다. 또한, 받침(300)의 높이와 안착시트(200)의 높이의 합은 수용홈(110)의 깊이에 대응될 수 있다. 따라서, 수용홈(110)에 삽입된 안착시트(200)와 베이스부(100)는 동일 평면을 형성할 수 있다.
도 4는 본원의 일 실시예에 따른 복수의 함몰부가 구비된 반도체 패키지의 검사테이블의 사시도이고, 도 5는 본원의 일 실시예에 따른 안착시트에 복수의 반도체 패키지가 재치된 모습을 설명하기 위한 사시도이며 도 6은 본원의 일 실시예에 따른 반도체 패키지의 검사테이블의 단면도이다.
도 4 및 도 5를 참조하면, 안착시트(200)는 복수의 반도체 패키지(10)를 재치하기 위한 복수의 함몰부(210)를 포함할 수 있다. 안착시트(200)는 안착시트(200)의 상면으로부터 소정 깊이만큼 하측으로 함몰된 복수의 함몰부(210)를 포함할 수 있다. 함몰부(210)의 수는 안착시트(200)에 재치되는 복수의 반도체 패키지(10) 수에 대응되며 함몰부(210)는 이웃하는 함몰부(210)와 예를 들어, 0.4mm~ 0.6mm의 간격으로 형성될 수 있다. 함몰부(210)의 크기는 반도체 패키지(10)의 크기보다 작게 형성될 수 있다.
도 6을 참조하면, 반도체 패키지(10)의 하면에 형성된 볼(11)이 함몰부(210)에 대응되도록 반도체 패키지(10)가 안착시트(200) 상에 진공 흡착되어 안착될 수 있다. 안착시트(200)는 함몰부(210)와 함몰부(210) 주변을 둘러싸도록 형성된 지지턱(230)을 포함할 수 있다. 반도체 패키지(10)가 안착시트(200)에 재치될 때 반도체 패키지(10)의 하면에 볼(11)이 형성되지 않은 영역은 지지턱(230)에 지지되고 반도체 패키지(10)의 하면에 볼(11)이 형성된 영역은 함몰부(210)에 위치하도록 재치될 수 있다. 함몰부(210)의 깊이는 반도체 패키지(10)의 하면에 형성된 볼(11)의 높이보다 크게 설정되어 안착시트(200)의 상면에 볼(11)이 접촉되지 않을 수 있다. 반도체 패키지(10)가 함몰부(210)에 볼(11)이 대응되도록 안착되어 안착시트(200)에 볼(11)이 직접적으로 접촉되지 않아 반도체 패키지(10)의 하면의 볼(11)의 손상을 막을 수 있다.
함몰부(210) 각각은 아령 형상일 수 있다. 도 5를 참조하면, 함몰부(210)는 중심에 일자 형상의 메인부(211)와 메인부(211)의 양 끝단에 메인부(211)보다 더 넓은 폭을 가지고 형성되는 확장부(212)를 포함할 수 있다. 또한, 확장부(212)의 양 끝단의 테두리는 안착시트(200)에 함몰부(210)를 형성하는 기계의 작동으로 라운드 처리된 형상일 수 있다. 다시 말해, 확장부(212)의 양 끝단은 곡면을 갖는 형상일 수 있다.
도 7은 본원의 일 실시예에 따른 프레임부가 배치된 반도체 패키지의 검사테이블의 단면도이다.
도 7을 참조하면, 반도체 패키지의 검사테이블(1)은 안착시트(200) 상에 배치되며 복수의 홈(410)이 형성되는 포러스(porous) 재질의 프레임부(400)를 포함할 수 있다. 프레임부(400)는 수용홈(110)상에 배치된 복수의 받침(300)상에 배치된 안착시트(200) 상에 배치될 수 있다. 프레임부(400)의 크기는 안착시트(200)의 크기에 대응되도록 형성될 수 있다. 또한, 받침(300)의 높이, 안착시트(200)의 높이 및 프레임부(400)의 높이 합은 수용홈(110)의 깊이에 대응될 수 있다.
프레임부(400)의 상면에 그리드 피커로 이송된 0.2mm~0.3mm의 간격을 이루는 반도체 패키지(10)가 안착될 수 있다. 홈(410)의 수는 안착시트(200)에 재치되는 복수의 반도체 패키지(10) 수에 대응되며 홈(410)은 이웃하는 홈(410)과 0.4mm~ 0.6mm의 간격으로 형성될 수 있다. 홈(410)의 크기는 반도체 패키지(10)의 크기보다 작게 형성될 수 있다. 또한 프레임부(400)는 안착시트(200)와 동일하거나 유사한 재질로 구비될 수 있다.
도 7을 참조하면, 반도체 패키지(10)의 하면에 형성된 볼(11)이 홈(410)에 대응되도록 반도체 패키지(10)가 프레임부(400) 상에 진공 흡착되어 안착될 수 있다. 프레임부(400)의 높이는 반도체 패키지(10)의 볼의 높이(11)보다 크게 설정되어 안착시트(200)의 상면에 볼(11)이 접촉되지 않을 수 있다. 반도체 패키지(10)가 홈(410)에 볼(11)이 대응되도록 안착되어 안착시트(200)에 볼(11)이 직접적으로 접촉되지 않아 반도체 패키지(10)의 손상을 막을 수 있다.
홈(410) 각각은 아령 형상일 수 있다. 홈(410)은 중심에 일자 형상의 메인부와 메인부의 양 끝단에 메인부보다 더 넓은 폭을 가지고 형성되는 확장부를 포함할 수 있다. 또한, 확장부의 양 끝단의 테두리는 프레임부(400)에 홈(410)을 형성하는 기계의 작동으로 라운드 처리된 형상일 수 있다. 다시 말해, 확장부의 양 끝단은 곡면을 갖는 형상일 수 있다. 홈(410)은 함몰부(210)와 동일하거나 유사한 형상일 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
1: 반도체 패키지의 검사테이블
10: 반도체 패키지
11: 반도체 패키지의 볼
100: 베이스부
110: 수용홈
120: 진공홀
200: 안착시트
210: 함몰부
211: 메인부
212: 확장부
230: 지지턱
300: 받침
400: 프레임부
410: 프레임부의 홈
500: 종래의 안착테이블
510: 안착영역
511: 안착부
512: 여유공간부
513: 진공홀

Claims (8)

  1. 포러스를 이용한 반도체 패키지의 검사테이블로서,
    수용홈 및 복수의 진공홀이 구비되는 베이스부;
    상기 수용홈 상에 배치되는 안착시트;
    상기 진공 홀과 상기 안착시트가 상하 방향으로 간격을 두고 배치되도록, 상기 안착시트의 하면과 상기 수용홈의 상면 사이에 구비되어 상기 안착시트를 지지하는 복수의 받침; 및
    상기 안착시트 상에 배치되며, 각각의 내부에 반도체 패키지의 볼이 위치 가능한 홈 복수 개가 형성되는 포러스(porous) 재질의 프레임부,
    를 포함하고,
    상기 안착시트는 포러스(porous) 재질이며,
    상기 홈 각각은 일자 형상의 메인부 및 상기 메인부의 양 끝단에서 상기 메인부보다 더 넓은 폭을 갖는 확장부를 갖는 아령 형상이되, 상기 확장부의 양 끝단의 테두리가 라운드 처리된 형상이며,
    상기 프레임부의 높이는 상기 안착시트의 상면에 상기 볼이 접촉되지 않도록, 반도체 패키지의 볼의 높이보다 크게 설정되는 것인,
    반도체 패키지의 검사테이블.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020180013191A 2018-02-02 2018-02-02 반도체 패키지의 검사테이블 Active KR102093380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180013191A KR102093380B1 (ko) 2018-02-02 2018-02-02 반도체 패키지의 검사테이블

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180013191A KR102093380B1 (ko) 2018-02-02 2018-02-02 반도체 패키지의 검사테이블

Publications (2)

Publication Number Publication Date
KR20190093861A KR20190093861A (ko) 2019-08-12
KR102093380B1 true KR102093380B1 (ko) 2020-03-26

Family

ID=67624765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180013191A Active KR102093380B1 (ko) 2018-02-02 2018-02-02 반도체 패키지의 검사테이블

Country Status (1)

Country Link
KR (1) KR102093380B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117552A (ja) * 2007-11-05 2009-05-28 Fuji Electric Systems Co Ltd 吸着ステージ
JP2011067888A (ja) * 2009-09-25 2011-04-07 Shin Etsu Polymer Co Ltd 半導体ウェーハ用チャックテーブル及び半導体ウェーハの加工方法
JP2013198944A (ja) * 2012-03-23 2013-10-03 Toshiba Corp ダイシング装置及びダイシング方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101801264B1 (ko) * 2011-06-13 2017-11-27 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 패키지 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117552A (ja) * 2007-11-05 2009-05-28 Fuji Electric Systems Co Ltd 吸着ステージ
JP2011067888A (ja) * 2009-09-25 2011-04-07 Shin Etsu Polymer Co Ltd 半導体ウェーハ用チャックテーブル及び半導体ウェーハの加工方法
JP2013198944A (ja) * 2012-03-23 2013-10-03 Toshiba Corp ダイシング装置及びダイシング方法

Also Published As

Publication number Publication date
KR20190093861A (ko) 2019-08-12

Similar Documents

Publication Publication Date Title
US8752751B2 (en) Lead frame support plate and window clamp for wire bonding machines
KR20120138517A (ko) 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
KR102093380B1 (ko) 반도체 패키지의 검사테이블
KR102401363B1 (ko) 반도체 패키지들을 진공 흡착하기 위한 진공 테이블
KR20000002851U (ko) 반도체 패키지 이송용 핸들러
KR100920934B1 (ko) 반도체 패키지 안착용 테이블
KR102430477B1 (ko) 반도체 소자 수납용 가변 버퍼 트레이
KR101107181B1 (ko) 마스크 흡착용 자석 조립체
KR102019368B1 (ko) 반도체 패키지 흡착 이송 장치
US20230058931A1 (en) Support device for supporting a substrate, method of processing a substrate and semiconductor substrate
KR100795966B1 (ko) 반도체 패키지 제조용 쏘잉장치의 척테이블
KR102032348B1 (ko) 웨이퍼 프로버의 웨이퍼 푸셔 장치 및 그 제어 방법
KR20180069381A (ko) 반도체 기판을 지지하는 진공척
TWI737967B (zh) 晶片承載座
KR100797512B1 (ko) 언로딩테이블 및 이를 포함하는 반도체 패키지 언로딩장치
KR200468411Y1 (ko) 반도체 소자들을 건조하기 위한 장치
KR102554271B1 (ko) 반도체 패키지 제조 장비
KR20150110142A (ko) 기판 로딩용 보트
TW201616591A (zh) 處理半導體封裝體的裝置及用該裝置取得其位置資訊的方法
KR20150133971A (ko) 반도체 패키지 픽업 장치
KR102056186B1 (ko) 반도체 패키지 픽업 장치
KR102835189B1 (ko) 웨이퍼 지지 장치 및 이를 포함하는 웨이퍼 검사 시스템
JP2007109872A (ja) 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。
JP5118560B2 (ja) ウエハ収納キャリア
JP2011037549A (ja) ガラス基板吸着保持装置およびそれを用いたガラス基板搬送装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180202

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190710

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20200130

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200319

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230306

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250203

Start annual number: 6

End annual number: 6