KR102079070B1 - 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로 - Google Patents
실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로 Download PDFInfo
- Publication number
- KR102079070B1 KR102079070B1 KR1020187030589A KR20187030589A KR102079070B1 KR 102079070 B1 KR102079070 B1 KR 102079070B1 KR 1020187030589 A KR1020187030589 A KR 1020187030589A KR 20187030589 A KR20187030589 A KR 20187030589A KR 102079070 B1 KR102079070 B1 KR 102079070B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- output
- voltage
- bias module
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 29
- 239000010703 silicon Substances 0.000 title claims abstract description 29
- 230000003287 optical effect Effects 0.000 title description 33
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 23
- 229910044991 metal oxide Inorganic materials 0.000 claims description 23
- 150000004706 metal oxides Chemical class 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 9
- 230000003139 buffering effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
- G02F1/0123—Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/212—Mach-Zehnder type
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
출원 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로가 개시된다. 구동 회로는 구동 프리-스테이지 회로 및 변조기 부하에 연결된다. 구동 회로는 적어도 하나의 출력 회로를 포함하고, 출력 회로는 제1 인버터, 제1 전압 바이어스 모듈, 제2 인버터, 제2 전압 바이어스 모듈 및 인덕터를 포함한다. 이러한 회로 연결을 사용하여 형성된 구동 회로는 높은 속도를 보장하면서 구동기의 출력 스윙을 증가시킨다.
Description
본 출원은 통신 기술 분야에 관한 것이고, 특히 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로(high-rate high-swing drive circuit)에 관한 것이다.
통신 기술의 발달로, 현대 사회에서 정보에 대한 수요가 기하 급수적으로 증가하고 있다. 근거리 통신에서, 칩 크기가 감소하고 점진적으로 속도가 증가함에 따라, 종래의 전기 상호 연결 기술은 증가된 기생 효과 및 제한된 송신 대역폭과 같은 일련의 병목 현상에 직면한다. 거대한 대역폭 및 송신 중 상이한 신호들 사이의 상호 간섭 없음 등의 이점들 때문에 광 상호 연결 기술은 금속 상호 연결 대신 이상적인 솔루션이 되었다. 광 상호 연결 기술 분야에서, 실리콘 광 기술은 차세대의 핵심 기술로서 널리 여겨진다.
현재, 실리콘 광 기술을 이용하여 점점 더 많은 광학 디바이스가 제조되고, 실리콘 광 변조기(실리콘 광 변조기는 주로 실리콘 기반 재료들로 만들어진 변조기임)가 예로서 사용된다. 실제로, 실리콘 광 변조기에 입력되는 구동 전압은 실리콘 광 변조기가 정상적으로 작동할 수 있는지를 결정하는 중요한 요소이고, 구동 전압은 구동 프리-스테이지 회로의 출력 전압과 밀접하게 관련된다. 구체적으로는, 도 1에 도시된 구동 회로를 참조할 수 있다. 도 1에서, 구동 프리-스테이지 회로는 차동 신호 쌍(
및 
)을 출력하고, 차동 신호 쌍을 인버터로 개별적으로 전송하고, 인버터를 통과하는 2개의 차동 신호를 실리콘 광 변조기의 2개의 플레이트에 각각 연결시킨다. 이 구동 회로에 포함된 인버터는 주로 상보형 금속-산화물-반도체(CMOS) 트랜지스터를 사용하여 구축되기 때문에, 실리콘 광 변조기에 로딩된 전압은 CMOS 트랜지스터의 최대 작동 전압으로 제한된다. CMOS 트랜지스터의 최대 작동 전압은 CMOS 트랜지스터의 프로세스 노드 및 시스템에 의해 요구되는 속도와 관련된다. 예를 들어, 25 Gbps의 구동 속도가 획득될 필요가 있는 경우, 40 nm보다 작은 CMOS 코어 트랜지스터를 사용하여 구축된 인버터만이 이러한 속도 요건을 충족할 수 있다. 40 nm보다 작은 CMOS 트랜지스터의 프로세스에 대해, CMOS 트랜지스터의 최대 작동 전압은 단지 대략 1 V이다. 즉, 싱글-스테이지 인버터의 출력 구동 전압은 단지 대략 1 V이다. 도 1에 도시된 방법이 실리콘 광 변조기 상에 로딩되는 경우, 구동 전압은 인버터에 의해 출력된 전압의 단지 2배이고, 대략 2 V이다. 따라서, 구동 전압이 지나치게 작기 때문에 실리콘 광 변조기를 구동하여 정상적으로 작동시키는 것이 곤란할 수 있다. 실제로, 구동 전압이 너무 작아 실리콘 광 변조기를 정상적으로 구동하여 정상적으로 작동시킬 수 없다는 전술한 문제를 해결하기 위해, 구동 플레이트의 수량이 증가되거나 다수의 변조기가 다수의 구동기에 의해 구동되는 일부 방식이 사용된다. 그러나, 이러한 방식들은 생산 복잡성과 비용을 증가시킨다. 더 높은 작동 전압을 갖는 MOS 트랜지스터가 사용되면, 속도가 크게 영향을 받는다. 따라서, 구동기의 출력 전압을 증가시키면서 고속을 유지하는 방법은 해결되어야 할 시급한 문제이다.
본 출원의 실시예들은 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로를 개시하여, 구동기의 출력 전압을 증가시키면서 고속을 유지하는 방법의 문제점을 해결한다.
본 출원의 실시예들의 제1 양태는 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로를 개시하고, 구동 회로는 구동 프리-스테이지 회로 및 변조기 부하에 연결되고, 구동 회로는 적어도 하나의 출력 회로를 포함하고, 출력 회로는: 제1 인버터, 제1 전압 바이어스 모듈, 제2 인버터, 제2 전압 바이어스 모듈 및 인덕터를 포함하고;
제1 인버터의 입력단은 구동 프리-스테이지 회로의 출력단에 연결되고;
제1 인버터의 출력단은 제1 전압 바이어스 모듈의 입력단에 연결되고;
제1 전압 바이어스 모듈의 출력단은 제2 인버터의 입력단에 연결되고;
제2 인버터의 출력단은 제2 전압 바이어스 모듈의 입력단에 연결되고;
제2 전압 바이어스 모듈의 출력단은 인덕터의 입력단에 연결되고;
인덕터의 출력단은 변조기 부하의 입력단에 연결된다. 구동 회로를 구현하는 것에 의해, 구동기의 출력 전압의 스윙이 증가될 수 있다.
제1 양태의 구동 회로를 참조하면, 제1 양태의 제1 가능한 구동 회로에서, 제1 인버터는 코어 P형 금속-산화물 반도체 전계 효과 트랜지스터 PMOS 및 코어 N형 금속-산화물 반도체 전계 효과 트랜지스터 NMOS이며,
코어 PMOS의 게이트 전극은 구동 프리-스테이지 회로의 출력단과 코어 NMOS의 게이트 전극에 연결되고;
코어 PMOS의 드레인 전극은 코어 NMOS의 드레인 전극 및 제1 전압 바이어스 모듈의 입력단에 연결되고;
코어 PMOS의 소스 전극은 제1 전원에 연결되고;
코어 NMOS의 게이트 전극은 구동 프리-스테이지 회로의 출력단에 연결되고;
코어 NMOS의 드레인 전극은 제1 전압 바이어스 모듈의 입력단에 연결되고;
코어 NMOS의 소스 전극은 접지된다.
제1 양태의 제1 가능한 구동 회로를 참조하면, 제1 양태의 제2 가능한 구동 회로에서, 제1 전압 바이어스 모듈은 제1 커패시터 및 제1 저항기를 포함하고;
제1 커패시터의 제1 단부는 코어 PMOS의 드레인 전극 및 코어 NMOS의 드레인 전극에 연결되고;
제1 커패시터의 제2 단부는 제1 저항기의 제1 단부 및 제2 인버터의 입력단에 연결되고, 제1 저항기의 제2 단부는 제1 바이어스 전압에 연결된다.
제1 양태의 제2 가능한 구동 회로를 참조하면, 제1 양태의 제3 가능한 구동 회로에서, 제2 인버터는: 입력/출력 P형 금속-산화물 반도체 전계 효과 트랜지스터 I/O PMOS 및 입력/출력 N형 금속-산화물 반도체 전계 효과 트랜지스터 I/O NMOS를 포함하며;
I/O PMOS의 게이트 전극은 제1 커패시터의 제2 단부, 제1 저항기의 제1 단부 및 I/O NMOS의 게이트 전극에 연결되고;
I/O PMOS의 드레인 전극은 제2 전압 바이어스 모듈의 입력단 및 I/O NMOS의 드레인 전극에 연결되고;
I/O PMOS의 소스 전극은 제2 전원에 연결되고;
I/O NMOS의 게이트 전극은 제1 커패시터의 제2 단부 및 제1 저항기의 제1 단부에 연결되고;
I/O NMOS의 드레인 전극은 제2 전압 바이어스 모듈의 입력단에 연결되고, I/O NMOS의 소스 전극은 접지된다. 본 명세서에서 제2 인버터가 도입된다. 제2 인버터에 의해 사용되는 I/O MOS 트랜지스터는 더 높은 내전압을 갖기 때문에, 제2 인버터의 공급 전압이 더 높아져, 제2 인버터가 고-스윙 전압을 출력할 수 있다.
제1 양태의 제3 가능한 구동 회로를 참조하면, 제1 양태의 제4 가능한 구동 회로에서, 제2 전압 바이어스 모듈은 제2 커패시터 및 제2 저항기를 포함하고;
제2 커패시터의 제1 단부는 I/O PMOS의 드레인 전극 및 I/O NMOS의 드레인 전극에 연결되고;
제2 커패시터의 제2 단부는 제2 저항기의 제1 단부 및 인덕터의 입력단에 연결되고;
제2 저항기의 제2 단부는 제2 바이어스 전압에 연결된다.
제1 양태의 구동 회로인, 제1 양태의 제1 가능한 구동 회로, 제1 양태의 제2 가능한 구동 회로, 제1 양태의 제3 가능한 구동 회로, 및 제1 양태의 제4 가능한 구동 회로 중 어느 하나를 참조하면, 제1 양태의 제5 가능한 구동 회로에서, 제1 인버터는 구동 프리-스테이지 회로의 출력 신호를 버퍼링하도록 구성된다.
제1 양태의 제5 가능한 구동 회로를 참조하면, 제1 양태의 제6 가능한 구동 회로에서, 제1 전압 바이어스 모듈은 제1 인버터에 의해 증폭된 증폭 신호의 바이어스 전압을 조정하도록 구성된다.
제1 양태의 제5 가능한 구동 회로 또는 제1 양태의 제6 가능한 구동 회로를 참조하면, 제1 양태의 제7 가능한 구동 회로에서, 제2 인버터는 제1 전압 바이어스 모듈이 바이어스 처리를 수행한 후에 획득된 신호를 증폭하도록 구성된다.
제1 양태의 제7 가능한 구동 회로를 참조하면, 제1 양태의 제8 가능한 구동 회로에서, 제2 전압 바이어스 모듈은 제2 인버터에 의해 출력되고 버퍼 처리가 수행된 버퍼링된 신호의 바이어스 전압을 조정하도록 구성된다.
제1 양태의 제1 가능한 구동 회로, 제1 양태의 제2 가능한 구동 회로, 및 제1 양태의 제3 가능한 구동 회로 중 어느 하나를 참조하면, 제1 양태의 제9 가능한 구동 회로에서, 제1 전원의 작동 전압 값은 제2 전원의 작동 전압 값보다 작다.
제1 양태의 제9 가능한 구동 회로를 참조하면, 제1 양태의 제10 가능한 구동 회로에서, 인덕터는 칩에 내장된 인덕터 또는 패키지에 의해 생성된 기생 인덕터 중 적어도 하나를 포함한다.
제1 양태의 제10 가능한 구동 회로를 참조하면, 제1 양태의 제11 가능한 구동 회로에서, 인덕터는 대역폭 확장을 수행하기 위해 변조기 부하를 갖는 LC 대역폭 확장 회로를 형성하도록 구성된다. LC 대역폭 확장은 인덕터를 변조기 부하(예컨대, MZM의 커패시터)와 결합하는 것에 의해 형성되어, I/O 인버터의 대역폭이 확장되게 함으로써, 높은 속도의 구동을 보장할 수 있다.
본 출원의 실시예들에 개시된 구동 회로는 구동 프리-스테이지 회로 및 변조기 부하에 연결된다. 구동 회로는 적어도 하나의 출력 회로를 포함하고, 출력 회로는 제1 인버터, 제1 전압 바이어스 모듈, 제2 인버터, 제2 전압 바이어스 모듈 및 인덕터를 포함한다. 제1 인버터의 입력단은 구동 프리-스테이지 회로의 출력단에 연결되고; 제1 인버터의 출력단은 제1 전압 바이어스 모듈의 입력단에 연결되고; 제1 전압 바이어스 모듈의 출력단은 제2 인버터의 입력단에 연결되고; 제2 인버터의 출력단은 제2 전압 바이어스 모듈의 입력단에 연결되고; 제2 전압 바이어스 모듈의 출력단은 인덕터의 입력단에 연결되고; 인덕터의 출력단은 변조기 부하의 입력단에 연결된다. 본 출원의 실시예들에서, 구동 프리-스테이지 회로에 의해 출력된 신호는 증폭 및 버퍼링되고, 출력되는 풀-스케일(full-scale) 디지털 신호는 제1 인버터로 진입한다. 제1 인버터는 추가의 버퍼링을 수행한다. 제1 인버터에 의해 출력된 신호는 제1 전압 바이어스 모듈을 통과하고, 적절한 제1 바이어스 전압으로 바이어스된다. 제1 전압 바이어스 모듈의 출력 신호는 제2 인버터에 의해 추가로 증폭되고, 인덕터를 통과하고, 최종적으로 요구되는 변조기 부하 상에 로딩된다. 이러한 회로 연결을 사용하여 형성된 구동 회로는 높은 속도를 보장하면서 구동기의 출력 스윙을 증가시킬 수 있다.
본 출원의 실시예들에서의 기술적 해결책들을 보다 명확하게 설명하기 위해, 다음은 실시예들을 설명하기 위해 요구되는 첨부 도면들을 간단히 설명한다. 명백하게, 다음의 설명에서의 첨부 도면들은 단지 본 출원의 일부 실시예를 나타내고, 본 기술분야의 통상의 기술자는 창조적인 노력 없이 이들 첨부 도면들로부터 다른 도면들을 여전히 도출할 수 있다.
도 1은 본 출원의 실시예에 따른 구동 회로의 개략적인 구조도이다;
도 2는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 3은 본 출원의 실시예에 따른 MZM의 개략적인 구조도이다;
도 4는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 5는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 6은 본 출원의 실시예에 따른 금속-산화물 반도체 전계 효과 트랜지스터의 회로 심벌의 개략도이다;
도 7은 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 8은 본 출원의 실시예에 따른 대역폭의 개략도이다;
도 9는 도 8에 도시된 대역폭의 아이 다이어그램의 개략도이다; 및
도 10은 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다.
도 1은 본 출원의 실시예에 따른 구동 회로의 개략적인 구조도이다;
도 2는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 3은 본 출원의 실시예에 따른 MZM의 개략적인 구조도이다;
도 4는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 5는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 6은 본 출원의 실시예에 따른 금속-산화물 반도체 전계 효과 트랜지스터의 회로 심벌의 개략도이다;
도 7은 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다;
도 8은 본 출원의 실시예에 따른 대역폭의 개략도이다;
도 9는 도 8에 도시된 대역폭의 아이 다이어그램의 개략도이다; 및
도 10은 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다.
이하, 본 출원의 실시예들에서의 첨부 도면들을 참조하여 본 출원의 실시예들에서의 기술적 해결책들을 명확하게 설명한다. 명백하게, 설명된 실시예들은 본 출원의 실시예들 전부가 아니라 단지 일부일 뿐이다. 창의적인 노력 없이 본 출원의 실시예들에 기초하여 본 기술분야의 통상의 기술자에 의해 획득된 모든 다른 실시예들은 본 출원의 보호 범위 내에 속할 것이다.
본 출원의 실시예들은 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로를 개시한다. 본 출원의 실시예들에서, 구동 프리-스테이지 회로에 의해 출력된 신호는 증폭 및 버퍼링되고, 출력되는 풀-스케일 디지털 신호는 제1 인버터로 진입한다. 제1 인버터는 추가의 버퍼링을 수행한다. 제1 인버터에 의해 출력된 신호는 제1 전압 바이어스 모듈을 통과하고, 적절한 제1 바이어스 전압으로 바이어스된다. 제1 전압 바이어스 모듈의 출력 신호는 제2 인버터에 의해 추가로 증폭되고, 인덕터를 통과하고, 최종적으로 요구되는 변조기 부하 상에 로딩된다. 이러한 회로 연결을 사용하여 형성된 구동 회로는 높은 속도를 보장하면서 구동기의 출력 스윙을 증가시킬 수 있다. 세부 사항들에 대해서는, 다음의 도 2 내지 도 10의 상세 설명들을 참조한다.
도 2를 참조하면, 도 2는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로의 개략적인 구조도이다. 도 2에 도시된 바와 같이, 구동 회로는 구동 프리-스테이지 회로 및 변조기 부하에 연결된다. 구동 회로는 적어도 하나의 출력 회로 A를 포함하고, 출력 회로 A는 제1 인버터(11), 제1 전압 바이어스 모듈(12), 제2 인버터(13), 제2 전압 바이어스 모듈(14) 및 인덕터(15)를 포함한다.
제1 인버터(11)의 입력단은 구동 프리-스테이지 회로의 출력단에 연결된다.
제1 인버터(11)의 출력단은 제1 전압 바이어스 모듈(12)의 입력단에 연결된다.
제1 전압 바이어스 모듈(12)의 출력단은 제2 인버터(13)의 입력단에 연결된다.
제2 인버터(13)의 출력단은 제2 전압 바이어스 모듈(14)의 입력단에 연결된다.
제2 전압 바이어스 모듈(14)의 출력단은 인덕터(15)의 입력단에 연결된다.
인덕터(15)의 출력단은 변조기 부하의 입력단에 연결된다.
본 출원의 이러한 실시예에서, 제1 인버터는 제1 전원 VL에 연결되고, 제2 인버터는 제2 전원 VH에 연결되고, 제1 전원 VL의 작동 전압은 제2 전원 VH의 작동 전압보다 작다.
본 출원의 이러한 실시예에서, 구동 프리-스테이지 회로의 주요 기능은 신호를 출력하는 것이고, 구동 프리-스테이지 회로는 구동 회로를 사용하여 변조기 부하에 연결될 수 있다. 이하에서는 변조기 부하의 구조를 상세하게 설명하기 위해 마하-젠더 변조기(MZM)를 예로서 설명한다. 도 3을 참조하면, 도 3은 본 출원의 실시예에 따른 MZM의 개략적인 구조도이다. 도 3에 도시된 바와 같이, MZM은 광 입력단, 광 출력단, 전극 판 A(양극) 및 전극 판 B(음극)를 포함한다. 광 신호는 광 입력단에 입력된 후에 2개의 신호로 균등하게 분할된다. 즉, 2개의 신호는 전극 판 A가 위치하는 광 지류(제1 광 지류)와 전극 판 B가 위치하는 광 지류(제2 광 지류)를 각각 통과한다. 2개의 광 지류는 최종적으로 하나의 광 경로로 수렴하고, 2개의 신호는 광 출력단에서 수렴하고 출력된다.
구체적으로, 전극 판 A와 전극 판 B는 구동 회로에 의해 출력되는 전압에 주로 연결되고, 전극 판 A와 전극 판 B에 로딩된 전압들은 MZM의 작동 상태에 영향을 준다. 즉, 전극 판 A에 로딩되는 전압이 전극 판 B에 로딩되는 전압과 상이한 경우, 제1 광 지류를 통과하는 광 신호의 위상과 제2 광 지류를 통과하는 광 신호의 위상은 상이하다. 구체적으로, 전극 판 A에 로딩된 전압이 전극 판 B에 로딩된 전압과 동일한 경우, 제1 광 지류를 통과하는 광 신호의 위상은 제2 광 지류를 통과하는 광 신호의 위상과 동일하다. 이 경우, MZM은 광 신호의 세기를 증가시키는 기능을 제공한다. 전극 판 A에 로딩된 전압과 전극 판 B에 로딩된 전압이 상이한 경우, 제1 광 지류를 통과하는 광 신호의 위상과 제2 광 지류를 통과하는 광 신호의 위상 사이에 위상차가 존재한다. 이 경우, MZM은 광 신호의 강도를 감소시키는 기능을 제공한다. 제1 광 지류를 통과하는 광 신호의 위상과 제2 광 지류를 통과하는 광 신호의 위상 사이의 위상차가 180도이면, 광 신호는 MZM을 통과한 후에 정확하게 제거된다(즉, 광 신호의 강도는 0이된다). MZM은 이 원리에 따라 광 신호의 강도를 조정한다.
본 출원의 이 실시예에서, 구동 회로는 구동 프리-스테이지 회로 및 변조기 부하에 연결된다. 구동 회로는 적어도 하나의 출력 회로를 포함하고, 출력 회로는 제1 인버터(11), 제1 전압 바이어스 모듈(12), 제2 인버터(13), 제2 전압 바이어스 모듈(14) 및 인덕터(15)를 포함한다. 제1 인버터(11)의 입력단은 구동 프리-스테이지 회로의 출력단에 연결된다. 제1 인버터(11)의 출력단은 제1 전압 바이어스 모듈(12)의 입력단에 연결된다. 제1 전압 바이어스 모듈(12)의 출력단은 제2 인버터(13)의 입력단에 연결된다. 제2 인버터(13)의 출력단은 제2 전압 바이어스 모듈(14)의 입력단에 연결된다. 제2 전압 바이어스 모듈(14)의 출력단은 인덕터(15)의 입력단에 연결된다. 인덕터(15)의 출력단은 변조기 부하의 입력단에 연결된다. 제1 인버터(11)는 주로 구동 프리-스테이지 회로에 의해 출력된 신호를 버퍼링하도록 구성된다. 제1 전압 바이어스 모듈(12)은 주로 제1 인버터(11)에 의해 버퍼링된 신호의 바이어스 전압을 조정하도록 구성된다. 제2 인버터(13)는 주로 제1 전압 바이어스 모듈(12)에 의해 조정된 신호를 증폭하도록 구성된다. 제2 전압 바이어스 모듈(14)은 주로 제2 인버터(13)에 의해 증폭된 신호의 바이어스 전압을 조정하도록 구성된다. 이러한 회로 연결을 사용하여 형성된 구동 회로가 고속을 보장하면서 구동의 출력 스윙을 증가시킬 수 있다는 것을 알 수 있다.
또한, 본 출원의 이러한 실시예에서, 하나의 출력 회로만이 제공된다. 그러나, 실제 응용에서, 출력 회로들의 수량은 구동 부하에 의해 요구되는 구동 전압, 구동 프리-스테이지 회로의 출력 전압 및 출력 회로의 회로 구조에 따라 결정될 수 있다. 즉, 요건에 따라 출력 회로들의 수량이 설정될 수 있고, 출력 회로는 출력 회로 쌍(차동 신호들)의 형태로 출력을 수행할 수도 있다.
구체적으로, 도 4를 참조하면, 도 4는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다. 도 4는 도 2에 기초하여 더 상세히 설명되고, 도 2에 도시된 출력 회로 A에 더하여, 출력 회로 B가 추가로 포함될 수 있다. 출력 회로 B는 제3 인버터(21), 제3 전압 바이어스 모듈(22), 제4 인버터(23), 제4 전압 바이어스 모듈(24) 및 인덕터(25)를 포함한다.
제3 인버터(21)의 입력단은 구동 프리-스테이지 회로의 출력단에 연결된다.
제3 인버터(21)의 출력단은 제3 전압 바이어스 모듈(22)의 입력단에 연결된다.
제3 전압 바이어스 모듈(22)의 출력단은 제4 인버터(23)의 입력단에 연결된다.
제4 인버터(23)의 출력단은 제4 전압 바이어스 모듈(24)의 입력단에 연결된다.
제4 전압 바이어스 모듈(24)의 출력단은 인덕터(25)의 입력단에 연결된다.
인덕터(25)의 출력단은 변조기 부하의 입력단에 연결된다.
인덕터(15) 및 인덕터(25)는 각각 상이한 회로들에 위치된 인덕터들이고, 그것들의 대응하는 입력단들 및 출력단들은 상이한 포지션들에 연결된다는 것을 유의해야 한다. 구체적으로, 인덕터(15)의 입력단은 제2 전압 바이어스 모듈(14)의 출력단에 연결되고, 인덕터(25)의 입력단은 제4 전압 바이어스 모듈(24)의 출력단에 연결된다. 출력 회로 A 및 출력 회로 B가 차동 회로 쌍인 경우, 인덕터(15)의 출력단은 변조기 부하의 플레이트 A에 연결될 수 있고, 인덕터(25)의 출력단은 변조기 부하의 플레이트 B에 연결될 수 있다. 물론, 전술한 것은 연결 방식들 중 단지 하나일 뿐이다. 인덕터(15) 및 인덕터(25)의 출력단들이 변조기 부하의 플레이트 A 또는 플레이트 B에 연결되는지는 제1 인버터(11)의 입력단과 구동 프리-스테이지 회로 사이의 연결 관계 및 제3 인버터(21)와 구동 프리-스테이지 회로 사이의 연결 관계에 밀접하게 관련된다. 전술한 연결 관계는, 제1 인버터(11)의 입력단이 구동 프리-스테이지 회로의 양극에 연결되고, 제3 인버터(21)의 입력단이 구동 프리-스테이지 회로의 음극에 연결된 경우에 사용된다.
본 출원의 이러한 실시예에서, 제1 인버터(11)는 제1 전원 VL1에 연결되고, 제2 인버터(13)는 제2 전원 VH1에 연결되고, 제3 인버터(21)는 제3 전원 VL2에 연결되고, 제4 인버터(23)는 제4 전원 VH2에 연결된다. 제1 전원 VL1의 작동 전압은 제2 전원 VH1의 작동 전압보다 작고, 제3 전원 VL2의 작동 전압은 제4 전원 VH2의 작동 전압보다 낮다. 본 명세서에 설명된 제1 전원 VL1은 도 2에서 설명된 제1 전원 VL과 동일한 전원이고, 제2 전원 VH1은 도 2에서 설명된 제2 전원 VH과 동일한 전원이라는 것을 유의해야 한다. 2개의 전원은 본 명세서에서 제3 전원 VL2 및 제4 전원 VH2와 구별되도록 리네이밍(rename)된다.
도 5를 참조하면, 도 5는 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다. 도 5는 도 2에 기초하여 더 상세히 설명된다. 도 5에 도시된 바와 같이, 제1 인버터(11)는 코어 P형 금속-산화물 반도체 전계 효과 트랜지스터 PMOS(110)와 코어 N형 금속-산화물 반도체 전계 효과 트랜지스터 NMOS(111)를 포함하고, 제2 인버터(13)는 입력/출력 P형 금속-산화물 반도체 전계 효과 트랜지스터 I/O PMOS(130) 및 입력/출력 N형 금속-산화물 반도체 전계 효과 트랜지스터 I/O NMOS(131)를 포함한다.
코어 PMOS(110)의 게이트 전극은 구동 프리-스테이지 회로의 출력단과 코어 NMOS(111)의 게이트 전극에 연결된다.
코어 PMOS(110)의 드레인 전극은 코어 NMOS(111)의 드레인 전극과 제1 전압 바이어스 모듈(12)의 입력단에 연결된다.
코어 PMOS(110)의 소스 전극은 제1 전원 VL에 연결된다.
코어 NMOS(111)의 게이트 전극은 구동 프리-스테이지 회로의 출력단에 연결된다.
코어 NMOS(111)의 드레인 전극은 제1 전압 바이어스 모듈(12)의 입력단에 연결된다.
코어 NMOS(111)의 소스 전극은 접지된다.
I/O PMOS(130)의 게이트 전극은 제1 전압 바이어스 모듈(12)의 출력단 및 I/O NMOS(131)의 게이트 전극에 연결된다.
I/O PMOS(130)의 드레인 전극은 제2 전압 바이어스 모듈(14)의 입력단과 I/O NMOS(131)의 드레인 전극에 연결된다.
I/O PMOS(130)의 소스 전극은 제2 전원 VH에 연결된다.
I/O NMOS(131)의 게이트 전극은 제1 전압 바이어스 모듈(12)의 출력단에 연결된다.
I/O NMOS(131)의 드레인 전극은 제2 전압 바이어스 모듈(14)의 입력단에 연결되고, I/O NMOS(131)의 소스 전극은 접지된다.
제2 전압 바이어스 모듈(14)의 출력단은 인덕터(15)의 입력단에 연결된다.
본 출원의 이러한 실시예에서, 제1 인버터(11)는 구동 프리-스테이지 회로의 출력 신호를 버퍼링하도록 구성된다.
본 출원의 이러한 실시예에서, 제1 전압 바이어스 모듈(12)은 제1 인버터(11)에 의해 증폭된 증폭 신호의 바이어스 전압을 조정하도록 구성된다.
본 출원의 이러한 실시예에서, 제2 인버터(13)는 제1 전압 바이어스 모듈(12)이 바이어스 처리를 수행한 후에 획득된 바이어스 전압을 증폭하도록 구성된다. 제2 인버터(13)는 I/O 인버터를 사용한다. 제2 인버터(13)에 의해 사용되는 I/O MOS 트랜지스터는 더 높은 내전압을 갖기 때문에, 제2 인버터(13)의 공급 전압이 더 높아져, 제2 인버터(13)가 고-스윙 전압을 출력할 수 있다.
본 출원의 이러한 실시예에서, 제2 전압 바이어스 모듈(14)은 제2 인버터(13)에 의해 출력되고 버퍼 처리가 수행된 버퍼링된 신호의 바이어스 전압을 조정하도록 구성된다.
본 출원의 이러한 실시예에서, 제1 전원 VL의 작동 전압 값은 제2 전원 VH의 작동 전압 값보다 작다.
본 출원의 이러한 실시예에서, 인덕터(15)는 칩 내에 내장된 인덕터 또는 패키지에 의해 생성된 기생 인덕터 중 적어도 하나를 포함한다.
본 출원의 이러한 실시예에서, 인덕터(15)는 변조기 부하를 갖는 LC 대역폭 확장 회로를 형성하여, I/O 인버터의 대역폭을 확장하도록 구성됨으로써, 높은 속도의 구동을 보장한다.
본 출원의 이러한 실시예에서, 금속-산화물 반도체 전계 효과 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극의 구조에 대해서, 도 6을 추가로 참조한다. 도 6은 본 출원의 실시예에 따른 금속-산화물 반도체 전계 효과 트랜지스터의 회로 심벌의 개략도이다. 금속-산화물 반도체 전계 효과 트랜지스터의 소스 전극은 전원에 연결되도록 구성된다.
본 출원의 실시예에서, 설명의 용이함을 위해, 도 7을 참조하면, 도 7은 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다. 도 7은 도 5에 기초하여 더 상세히 설명된다. 도 5에 도시된 모든 전자 컴포넌트들에 더하여, 도 7은 다음과 같이 더 상세히 설명될 수 있다: 제1 전압 바이어스 모듈(12)은 제1 커패시터(120) 및 제1 저항기(121)를 포함하고, 제2 전압 바이어스 모듈(14)은 제2 커패시터(140) 및 제2 저항기(141)를 포함한다.
제1 커패시터(120)의 제1 단부는 코어 PMOS(110)의 드레인 전극과 코어 NMOS(111)의 드레인 전극에 연결된다.
제1 커패시터(120)의 제2 단부는 제1 저항기(121)의 제1 단부와 제2 인버터(13)의 입력단에 연결되고, 제1 저항기(121)의 제2 단부는 제1 바이어스 전압(122)에 연결된다.
제2 커패시터(140)의 제1 단부는 I/O PMOS(130)의 드레인 전극 및 I/O NMOS(131)의 드레인 전극에 연결된다.
제2 커패시터(140)의 제2 단부는 제2 저항기(141)의 제1 단부와 인덕터(15)의 입력단에 연결된다.
제2 저항기(141)의 제2 단부는 제2 바이어스 전압(142)에 연결된다.
본 출원의 이러한 실시예에서, 제2 전압 바이어스 모듈(14)은 대안적으로 연결 라인일 수 있으며, 즉, 요건에 따라 제2 전압 바이어스 모듈(14)을 배치할지가 결정될 수 있다.
구체적으로, 도 7에 도시된 바와 같이, 도 7에 도시된 구동 회로는, 2개 타입의 금속-산화물 반도체 전계 효과 트랜지스터(Metal-Oxide-Semiconductor, MOS), 즉 고속 코어 MOS 및 고전압 입력/출력 금속-산화물 반도체 전계 효과 트랜지스터(Input/Output Metal-Oxide-Semiconductor, I/O MOS)를 포함한다. 코어 MOS는 코어 P형 MOS(코어 PMOS)와 코어 N형 MOS(코어 NMOS)를 포함하고, I/O MOS는 입력/출력 P형 금속-산화물 반도체 전계 효과 트랜지스터 I/O PMOS 및 입력/출력 N형 금속-산화물 반도체 전계 효과 트랜지스터 I/O NMOS를 포함한다. 상이한 "채널" 극성에 따라, 금속-산화물 반도체 전계 효과 트랜지스터들은 대부분의 전자를 갖는 N 채널형 및 대부분의 홀을 갖는 P 채널형으로 분류될 수 있고, 이들은 일반적으로 N형 금속-산화물 반도체 전계 효과 트랜지스터 및 P형 금속-산화물 반도체 전계 효과 트랜지스터로서 지칭된다.
본 출원의 이러한 실시예에 개시된 구동 회로에 사용되는 기술적 해결책에서, 코어 MOS 트랜지스터를 사용하여 구축된 제1 인버터(11)(예를 들어, 코어 인버터)는 증폭 및 구동을 수행하고, 그 후 제1 전압 바이어스 모듈(12)은 제1 바이어스 처리를 수행하여 제1 적절한 작동 포인트를 획득하고 고전압 I/O MOS 트랜지스터를 사용하여 구축된 제2 인버터(13)(예를 들어, I/O 인버터)를 구동하여, 높은 구동 전압을 출력하고; 그 후, 제2 전압 바이어스 모듈(14)은 제2 바이어스 처리를 수행한다. 코어 MOS 트랜지스터 인버터는 낮은 출력 전압을 갖지만, 고속을 갖고, 제2 인버터(예를 들어, I/O 인버터)를 구동하는데 적합하다. I/O MOS 트랜지스터는 높은 내전압을 갖고, I/O MOS 트랜지스터의 공급 전압은 높을 수 있어서, I/O MOS 트랜지스터의 출력 전압이 높다. 따라서, 제2 인버터(예를 들어, I/O 인버터)는 출력 스테이지로서 역할을 하는데 적합하다. 그러나, 제2 인버터(예를 들어, I/O 인버터)는 비교적 저속을 갖고 불충분한 대역폭을 갖지만, 요구되는 대역폭은, 인덕터(15) 및 변조기 부하의 커패시터 부하를 사용하는 것에 의해 인덕터(15)의 인덕턴스 값을 조정하고 대역폭 확장을 생성함으로써 획득될 수 있다. 구체적으로, I/O 인버터를 구동하기 위해 코어 인버터를 사용하는 것에 의해 더 높은 출력 스윙이 출력된다. 또한, LC 대역폭 확장 기술이 사용되어 I/O 인버터의 대역폭을 확장함으로써, 높은 속도의 구동을 보장한다.
예를 들어, 구동 프리-스테이지 회로의 출력 신호가 진폭이 200 mV 내지 800 mV인 아날로그 신호이면, 구동 프리-스테이지 회로에 의해 신호가 증폭 및 버퍼링되고, 풀-스케일 디지털 신호가 제1 인버터(11)에 출력된다. 제1 인버터(11)는 추가의 버퍼링을 수행한다. 제1 인버터(11)의 출력 신호는 제1 전압 바이어스 모듈(12)을 통과하고 적절한 제1 바이어스 전압(122)으로 바이어스된다. 일반적으로, 제1 바이어스 전압(122)의 값은 제2 전원 VH의 작동 전압 값의 절반이다. 제1 전압 바이어스 모듈(12)의 출력 신호는 제2 인버터(13)에 의해 추가로 증폭되고, 인덕터(15)를 통과하고, 최종적으로 요구되는 변조기 부하 상에 로딩된다.
본 출원의 이러한 실시예에서, 제2 인버터(13)의 대역폭은 애플리케이션의 대역폭 요건을 충족시킬 수 없다. 그러나, 요구되는 대역폭은 인덕터(15)와 변조기 부하의 내부 커패시터를 사용하는 것에 의해 획득되어 대역폭 확장을 수행할 수 있다. 도 8 및 도 9를 참조하면, 도 8은 본 출원의 실시예에 따른 대역폭의 개략도이고, 도 9는 도 8에 도시된 대역폭의 아이 다이어그램의 개략도이다. 도 8 및 도 9로부터, 인덕터의 대역폭 확장 기능은 출력 대역폭을 대략 10 GHz로부터 대략 25 GHz로 확장하기 위해 사용될 수 있음을 알 수 있다. 도 8과 도 9 사이의 비교로부터, 인덕터(15)가 연결되지 않은 경우, 출력 아이 다이어그램은 느리게 상승 및 하강하고, 아이 다이어그램은 완전히 채워지지 않는다는 것을 알 수 있다. 인덕터(15)가 연결되는 경우, 상승 및 하강 시간이 감소하고, 아이 다이어그램이 가득 차게 된다. 인덕터(15)가 존재할 때, 아이 다이어그램은 상향 및 하향 피크들을 갖지만, 이러한 피크들은 피크들이 특정 범위 내에 있도록 제어되는 한, 성능에 영향을 미치지 않는다.
도 10을 참조하면, 도 10은 본 출원의 실시예에 따른 실리콘 광 변조기에 적용된 또 다른 고속 고-스윙 구동 회로의 개략적인 구조도이다. 도 10에 도시된 구동 회로는, 도 4에 기초하여 더 상세히 설명되고, 도 4에 도시된 모든 모듈에 더하여, 구동 회로는 제5 인버터(31) 및 제6 인버터(32)를 추가로 포함할 수 있다.
제5 인버터(31)의 입력단은 제1 인버터(11)의 출력단, 제6 인버터(32)의 입력단 및 제1 전압 바이어스 모듈(12)의 입력단에 연결된다.
제5 인버터(31)의 출력단은 제3 인버터(21)의 출력단, 제6 인버터(32)의 출력단 및 제3 전압 바이어스 모듈(22)의 입력단에 연결된다.
제6 인버터(32)의 입력단은 제1 전압 바이어스 모듈(12)의 입력단에 연결된다.
제6 인버터(32)의 출력단은 제3 전압 바이어스 모듈(22)의 출력단에 연결된다.
본 출원의 이러한 실시예에서, 제5 인버터(31) 및 제6 인버터(32)는 제1 인버터(11)에 의해 출력되는 신호와 제3 인버터(21)에 의해 출력되는 신호를 증폭하도록 주로 구성된다.
본 출원의 이러한 실시예에서, 제5 인버터(31)와 제6 인버터(32)를 구성하는 전자 컴포넌트들은 동일하고, 제1 인버터(11)의 전자 컴포넌트들과 모두 동일하다. 제5 인버터(31)와 제6 인버터(32)는 동일한 작동 전압을 갖고, 코어 PMOS와 코어 NMOS를 각각 포함한다.
결론적으로, 제1 인버터(11), 제3 인버터(21), 제5 인버터(31) 및 제6 인버터(32)는 비교적 높은 데이터 전송 속도를 갖고, 제2 인버터보다 낮은 작동 전압을 각각 갖는다. 제1 인버터(11) 및 제3 인버터(21)는 구동 프리-스테이지 회로에 의해 출력된 신호를 버퍼링하도록 구성된다. 제5 인버터(31) 및 제6 인버터(32)는 약한(weak) 인버터들이고, 제1 인버터(11) 및 제3 인버터(21)에 의해 출력된 신호들의 크로싱 포인트가 대략 50%가 되는 것을 보장하도록 구성된다. 제2 인버터(13) 및 제4 인버터(23)의 작동 전압 값들은 제1 인버터(11)의 작동 전압 값보다 크다. 제2 인버터(13)의 출력 전압 값은 현재 작동 전압 값과 대략 동등하기 때문에, 도 10에 도시된 구동 회로를 사용하여 변조기 부하 상에 로딩되는 전체 전압 값은, 제2 전원의 작동 전압 값의 2배이다.
본 출원의 이러한 실시예에서, 인덕터(15) 및 인덕터(25)는 칩 내에 집적된 인덕터일 수도 있거나, 또는 본딩 와이어 인덕터, 본딩 볼 용접 인덕터 등과 같은 패키지에 의해 생성된 기생 인덕터일 수도 있다는 점을 유의해야 한다. 대안적으로, 인덕터(15) 및 인덕터(25) 각각은 칩에 집적된 인덕터 및 패키지에 의해 생성된 기생 인덕터 양자 모두를 포함할 수 있다.
본 출원의 이러한 실시예에서, MZM 부하의 모델에 따라, 구동 회로의 출력단으로부터 MZM 입력단까지의 최적의 인덕턴스 값이 시뮬레이션에 의해 획득될 수 있다. 이러한 실시예에서, 인덕터의 100 pH 내지 150 pH의 인덕턴스 값은 성능 요건을 충족시킬 수 있고, 인덕턴스 값 100 pH 내지 150 pH가 전체 에러 범위 내에서 보장될 수 있다.
본 출원의 실시예들에서, 전술한 구동 회로들을 구현하는 것에 의해 고속 고-스윙 출력 신호가 획득될 수 있다.
간략한 설명을 위해, 전술한 방법 실시예들이 일련의 액션들로서 표현된다는 점을 유의해야 한다. 그러나, 본 기술분야에서의 통상의 기술자는, 본 출원에 따라, 일부 단계들이 다른 순서들로 또는 동시에 수행될 수 있기 때문에, 본 출원이 이러한 액션들의 설명된 순서에 제한되지 않는다는 점을 이해해야 한다. 본 기술분야의 통상의 기술자라면 본 명세서에 기재된 실시예들이 모두 예시적인 실시예들에 속하고, 관여된 동작들 및 모듈들이 본 출원에 의해 꼭 요구되는 것은 아니라는 것을 또한 이해해야 한다.
전술한 실시예들에서, 각각의 실시예의 설명은 각각의 주안점들을 갖는다. 실시예에서 상세히 설명되지 않은 부분에 대해서는, 다른 실시예들에서의 관련 설명들이 참조될 수 있다.
본 출원의 실시예들에서의 구동 회로들의 모듈들은 실제 요건에 따라 결합, 분할 및 삭제될 수 있다.
전술한 것은 본 출원의 실시예들에 따른 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로를 상세히 설명한다. 본 명세서에서, 본 출원의 원리 및 구현예들을 기술하기 위해 특정 예들이 사용되고, 실시예들의 설명은 단지 본 출원의 방법 및 핵심적인 아이디어를 이해하는데 도움을 주려고 의도될 뿐이다. 한편, 본 기술분야의 통상의 기술자는, 본 출원의 아이디어에 기초하여, 특정 구현예들 및 적용 범위에 대해 수정들을 행할 수 있다. 따라서, 본 명세서의 내용은 본 출원에 대한 한정으로서 해석해서는 안된다.
Claims (12)
- 실리콘 광 변조기에 적용된 고속 고-스윙 구동 회로로서,
상기 구동 회로는 구동 프리-스테이지 회로 및 변조기 부하에 연결되고, 상기 구동 회로는 적어도 하나의 출력 회로를 포함하고, 상기 출력 회로는: 제1 인버터, 제1 전압 바이어스 모듈, 제2 인버터, 제2 전압 바이어스 모듈 및 인덕터를 포함하고;
상기 제1 인버터의 입력단은 상기 구동 프리-스테이지 회로의 출력단에 연결되고;
상기 제1 인버터의 출력단은 상기 제1 전압 바이어스 모듈의 입력단에 연결되고;
상기 제1 전압 바이어스 모듈의 출력단은 상기 제2 인버터의 입력단에 연결되고;
상기 제2 인버터의 출력단은 상기 제2 전압 바이어스 모듈의 입력단에 연결되고;
상기 제2 전압 바이어스 모듈의 출력단은 상기 인덕터의 입력단에 연결되고;
상기 인덕터의 출력단은 상기 변조기 부하의 입력단에 연결되는, 구동 회로. - 제1항에 있어서,
상기 제1 인버터는 코어 P형 금속-산화물 반도체 전계 효과 트랜지스터(PMOS)와 코어 N형 금속-산화물 반도체 전계 효과 트랜지스터(NMOS)를 포함하며,
상기 코어 PMOS의 게이트 전극은 상기 구동 프리-스테이지 회로의 상기 출력단 및 상기 코어 NMOS의 게이트 전극에 연결되고;
상기 코어 PMOS의 드레인 전극은 상기 코어 NMOS의 드레인 전극 및 상기 제1 전압 바이어스 모듈의 상기 입력단에 연결되고;
상기 코어 PMOS의 소스 전극은 제1 전원에 연결되고;
상기 코어 NMOS의 상기 게이트 전극은 상기 구동 프리-스테이지 회로의 상기 출력단에 연결되고;
상기 코어 NMOS의 상기 드레인 전극은 상기 제1 전압 바이어스 모듈의 상기 입력단에 연결되고;
상기 코어 NMOS의 소스 전극은 접지되는, 구동 회로. - 제2항에 있어서,
상기 제1 전압 바이어스 모듈은 제1 커패시터 및 제1 저항기를 포함하고,
상기 제1 커패시터의 제1 단부는 상기 코어 PMOS의 상기 드레인 전극 및 상기 코어 NMOS의 상기 드레인 전극에 연결되고;
상기 제1 커패시터의 제2 단부는 상기 제1 저항기의 제1 단부 및 상기 제2 인버터의 상기 입력단에 연결되고, 상기 제1 저항기의 제2 단부는 제1 바이어스 전압에 연결되는, 구동 회로. - 제3항에 있어서,
상기 제2 인버터는 입력/출력 P형 금속-산화물 반도체 전계 효과 트랜지스터 (I/O PMOS)와 입력/출력 N형 금속-산화물 반도체 전계 효과 트랜지스터(I/O NMOS)를 포함하며;
상기 I/O PMOS의 게이트 전극은 상기 제1 커패시터의 상기 제2 단부, 상기 제1 저항기의 상기 제1 단부 및 상기 I/O NMOS의 게이트 전극에 연결되고;
상기 I/O PMOS의 드레인 전극은 상기 제2 전압 바이어스 모듈의 상기 입력단 및 상기 I/O NMOS의 드레인 전극에 연결되고;
상기 I/O PMOS의 소스 전극은 제2 전원에 연결되고;
상기 I/O NMOS의 상기 게이트 전극은 상기 제1 커패시터의 상기 제2 단부 및 상기 제1 저항기의 상기 제1 단부에 연결되고;
상기 I/O NMOS의 상기 드레인 전극은 상기 제2 전압 바이어스 모듈의 상기 입력단에 연결되고, 상기 I/O NMOS의 소스 전극은 접지되는, 구동 회로. - 제4항에 있어서,
상기 제2 전압 바이어스 모듈은 제2 커패시터 및 제2 저항기를 포함하며;
상기 제2 커패시터의 제1 단부는 상기 I/O PMOS의 상기 드레인 전극 및 상기 I/O NMOS의 상기 드레인 전극에 연결되고;
상기 제2 커패시터의 제2 단부는 상기 제2 저항기의 제1 단부 및 상기 인덕터의 상기 입력단에 연결되고;
상기 제2 저항기의 제2 단부는 제2 바이어스 전압에 연결되는, 구동 회로. - 제1항에 있어서,
상기 제1 인버터는 상기 구동 프리-스테이지 회로의 출력 신호를 버퍼링하도록 구성되는, 구동 회로. - 제6항에 있어서,
상기 제1 전압 바이어스 모듈은 상기 제1 인버터에 의해 버퍼링되는 버퍼링된 증폭 신호(amplified buffered signal)의 바이어스 전압을 조정하도록 구성되는, 구동 회로. - 제6항에 있어서,
상기 제2 인버터는, 상기 제1 전압 바이어스 모듈이 바이어스 처리를 수행한 후에 획득된 신호를 증폭하도록 구성되는, 구동 회로. - 제8항에 있어서,
상기 제2 전압 바이어스 모듈은 상기 제2 인버터에 의해 증폭 및 출력되는 증폭 신호의 바이어스 전압을 조정하도록 구성되는, 구동 회로. - 제4항에 있어서,
상기 제1 전원의 작동 전압 값은 상기 제2 전원의 작동 전압 값보다 작은, 구동 회로. - 제10항에 있어서,
상기 인덕터는 칩 내에 내장된 인덕터 또는 패키지에 의해 생성된 기생 인덕터 중 적어도 하나를 포함하는, 구동 회로. - 제11항에 있어서,
상기 인덕터 및 상기 변조기 부하는 LC 대역폭 확장 회로를 형성하는, 구동 회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610200288.6 | 2016-03-31 | ||
| CN201610200288.6A CN105656473B (zh) | 2016-03-31 | 2016-03-31 | 一种适用于硅光调制器的高速率高摆幅的驱动器电路 |
| PCT/CN2017/078417 WO2017167177A1 (zh) | 2016-03-31 | 2017-03-28 | 一种适用于硅光调制器的高速率高摆幅的驱动器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180123139A KR20180123139A (ko) | 2018-11-14 |
| KR102079070B1 true KR102079070B1 (ko) | 2020-02-19 |
Family
ID=56496703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187030589A Active KR102079070B1 (ko) | 2016-03-31 | 2017-03-28 | 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10996495B2 (ko) |
| EP (1) | EP3429081B1 (ko) |
| KR (1) | KR102079070B1 (ko) |
| CN (1) | CN105656473B (ko) |
| WO (1) | WO2017167177A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105656473B (zh) | 2016-03-31 | 2018-11-16 | 华为技术有限公司 | 一种适用于硅光调制器的高速率高摆幅的驱动器电路 |
| CN106773144B (zh) * | 2016-12-20 | 2020-04-14 | 武汉光迅科技股份有限公司 | 一种用于硅光调制器自动偏压控制的电压处理方法及其装置 |
| US11303250B2 (en) * | 2020-08-09 | 2022-04-12 | Shenzhen GOODIX Technology Co., Ltd. | High linearity low noise amplifier |
| CN114063321B (zh) * | 2022-01-06 | 2022-04-22 | 成都明夷电子科技有限公司 | 一种双差分电极的硅光子推挽麦克詹达调制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021773A1 (en) | 2001-08-30 | 2003-03-13 | Sierra Monolithics, Inc. | Ultra-wideband power amplifier module apparatus and method for optical and electronic communications |
| US20160085133A1 (en) | 2014-09-23 | 2016-03-24 | Finisar Corporation | Differential twe mzm driver for silicon photonics |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728117B2 (en) * | 2001-10-23 | 2004-04-27 | Koninklijke Philips Electronics N.V. | Frequency modulated self-oscillating switching power supply |
| CN100574103C (zh) * | 2006-03-08 | 2009-12-23 | 中国科学院半导体研究所 | Cmos硅发光二极管驱动电路 |
| DE102006041440B4 (de) | 2006-09-04 | 2011-11-24 | Texas Instruments Deutschland Gmbh | CMOS-Ausgangstreiber |
| CN101741373B (zh) * | 2008-11-05 | 2014-04-30 | 中兴通讯股份有限公司 | 一种自适应多种io电源的低电压差分信号驱动器 |
| CN103401614B (zh) * | 2013-07-30 | 2015-09-23 | 厦门大学 | 用于塑料光纤通信的光发射组件及其制备方法 |
| US10488682B2 (en) | 2013-08-31 | 2019-11-26 | Acacia Communications, Inc. | Distributed CMOS driver with enhanced drive voltage for silicon optical push-pull Mach-Zehnder modulators |
| CN103716036B (zh) * | 2013-12-05 | 2016-05-11 | 中国航天科技集团公司第九研究院第七七一研究所 | 高速高输出幅值的驱动电路 |
| US9571076B2 (en) * | 2014-10-14 | 2017-02-14 | Samsung Electronics Co., Ltd. | Bidirectional delay circuit and integrated circuit including the same |
| CN105656473B (zh) * | 2016-03-31 | 2018-11-16 | 华为技术有限公司 | 一种适用于硅光调制器的高速率高摆幅的驱动器电路 |
-
2016
- 2016-03-31 CN CN201610200288.6A patent/CN105656473B/zh active Active
-
2017
- 2017-03-28 KR KR1020187030589A patent/KR102079070B1/ko active Active
- 2017-03-28 WO PCT/CN2017/078417 patent/WO2017167177A1/zh active Application Filing
- 2017-03-28 EP EP17773207.0A patent/EP3429081B1/en active Active
-
2018
- 2018-09-28 US US16/146,259 patent/US10996495B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021773A1 (en) | 2001-08-30 | 2003-03-13 | Sierra Monolithics, Inc. | Ultra-wideband power amplifier module apparatus and method for optical and electronic communications |
| US20160085133A1 (en) | 2014-09-23 | 2016-03-24 | Finisar Corporation | Differential twe mzm driver for silicon photonics |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3429081B1 (en) | 2021-03-17 |
| WO2017167177A1 (zh) | 2017-10-05 |
| US20190033629A1 (en) | 2019-01-31 |
| KR20180123139A (ko) | 2018-11-14 |
| US10996495B2 (en) | 2021-05-04 |
| CN105656473B (zh) | 2018-11-16 |
| EP3429081A4 (en) | 2019-03-27 |
| EP3429081A1 (en) | 2019-01-16 |
| CN105656473A (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10840857B2 (en) | Self biased dual mode differential CMOS TIA for 400G fiber optic links | |
| US10996495B2 (en) | High-rate high-swing drive circuit applied to silicon photonic modulator | |
| TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
| US20040178828A1 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| CN102457455B (zh) | 低压差分信号发送器 | |
| US7839171B1 (en) | Digital level shifter and methods thereof | |
| US8861560B2 (en) | Vertical-cavity surface-emitting laser driver with improved output impedance | |
| CN103368510B (zh) | 带有启动电路的完全互补的自偏置差分接收器 | |
| CN112019176A (zh) | H桥集成激光驱动器 | |
| US11139843B1 (en) | SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| US20080061825A1 (en) | Cml to cmos signal converter | |
| CN104716948B (zh) | 高速串行数据发送端tmds信号驱动器电路 | |
| US20170187399A1 (en) | Transmitter output driver circuits for high data rate applications, and methods of their operation | |
| CN110417399A (zh) | 时钟传输装置及其方法 | |
| US8988106B2 (en) | Voltage mode driver with current booster (VMDCB) | |
| TWI599173B (zh) | 低電壓差動訊號模式發射與接收電路 | |
| US7230489B2 (en) | System and apparatus for receiver equalization | |
| CN102164103B (zh) | 一种可编程差动连续时间预加重驱动器 | |
| US8547134B1 (en) | Architecture for high speed serial transmitter | |
| Kim et al. | 20-Gb/s 5-$\text {V} _ {\mathrm {PP}} $ and 25-Gb/s 3.8-$\text {V} _ {\mathrm {PP}} $ Area-Efficient Modulator Drivers in 65-nm CMOS | |
| CN111431522A (zh) | 一种能够兼容输出的mipi驱动电路 | |
| CN103580670B (zh) | 动态控制电平移位电路 | |
| CN201113973Y (zh) | 一种可减小功率噪声的mos电流模式逻辑电路 | |
| CN110690889B (zh) | 一种电平移位电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0105 | International application |
Patent event date: 20181023 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190627 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191219 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200213 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20200214 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20230117 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240109 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250106 Start annual number: 6 End annual number: 6 |