[go: up one dir, main page]

KR102067397B1 - 전자 하드웨어 조립체 - Google Patents

전자 하드웨어 조립체 Download PDF

Info

Publication number
KR102067397B1
KR102067397B1 KR1020167002604A KR20167002604A KR102067397B1 KR 102067397 B1 KR102067397 B1 KR 102067397B1 KR 1020167002604 A KR1020167002604 A KR 1020167002604A KR 20167002604 A KR20167002604 A KR 20167002604A KR 102067397 B1 KR102067397 B1 KR 102067397B1
Authority
KR
South Korea
Prior art keywords
die
thin film
protective layer
film component
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020167002604A
Other languages
English (en)
Other versions
KR20160027109A (ko
Inventor
니겔 클레멘트 데이비스
데이비드 존 리스
Original Assignee
키네티큐 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키네티큐 리미티드 filed Critical 키네티큐 리미티드
Publication of KR20160027109A publication Critical patent/KR20160027109A/ko
Application granted granted Critical
Publication of KR102067397B1 publication Critical patent/KR102067397B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Casings For Electric Apparatus (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 전자 하드웨어 조립체에 관한 것으로, 이러한 전자 하드웨어 조립체는 적어도 제 1 및 제 2 박막 구성요소를 포함하고, 제 1 박막 구성요소는 다이를 포함하고, 다이는 기판, 기능 영역 및 제 1 보호층을 포함하고, 제 2 박막 구성요소는 제 2 보호층을 포함하고, 제 1 및 제 2 박막 구성요소들은, 제 1 박막 구성요소의 기능 영역이 조립체 내에서 실질적으로 제 1 및 제 2 보호층들 사이에 배치되도록, 적층으로 배치된다.

Description

전자 하드웨어 조립체{ELECTRONIC HARDWARE ASSEMBLY}
본 발명은 전자 하드웨어 조립체들 및 관련 방법들에 관한 것이다. 특히, 본 발명은 전자 하드웨어 조립체들 내의 보호층들을 제공하는 것에 관련되지만, 이에 국한되는 것은 아니다.
일부 경우들에 있어서, 전자 하드웨어를 위한 물리적인 보안을 제공하는 것이 바람직하다. 예컨대, 메모리 또는 처리 디바이스 내에 저장된 데이터를 보호하는 것이 바람직할 수 있다. 이러한 데이터는 암호 키들 또는 다른 민감 정보를 포함할 수 있다. 따라서, 일부 경우들에서 밀봉 재료가 부정개봉되면, 데이터가 지워지거나, 달리 사용할 수 없게 되도록 배열되는 코팅으로 이러한 하드웨어를 포장하는 것이 알려져 있다.
도 1의 A에 도시된 한 가지 알려진 기술은 저항의 변화로 인해 침투 시도를 검출할 수 있는 전기 매트릭스로 구성된 부정개봉 응답 메시(102)(예, W.L. Gore and Associates사의 제품)로 하드웨어를 감싸는 것이다. 도 1의 A의 예에서, 적층된 칩 '시스템 온 칩' 패키지(101)를 수용하는 보안 모듈(100)이 도시되었고, 이 모듈은 주문형 집적 회로(ASIC)(106)의 상부에 장착된 동적 메모리(DRAM) 칩(104)을 포함한다. 적층된 칩들(104, 106)은, 본 예에서 수직 상호 연결 액세스부들(비어들)(110)(이들 중 오로지 2개만이 명확성을 위해 참조번호가 표시되었다)을 포함하는 중간 기판(108) 상에 차례로 장착되어, 데이터 및 전력이 중간 기판(108)을 통과하게 한다. 이들 소자들은 이후 다수의 납땜 볼 접합부들(112)을 통해 인쇄 회로 기판(PCB)(114) 상에 장착된다. 당업자라면 알 수 있는 바와 같이, PCB(114)는 또한 부정개봉 응답 메시(102)를 통과하는 연결부를 포함할 것이다. 추가 보안을 위하여, 전체 패키지는 또한 보안 모듈(100)을 형성하기 위하여 밀봉 수지(116)에 의해 둘러싸인다.
당업자는 또한 도 1의 B에 개략적으로 도시된, 칩 레벨에서 이러한 보호를 제공하는 방법들에 친숙할 것이다. 당업자에게 친숙할, 칩 또는 '다이'(150)는 (항상은 아니지만) 간혹 실리콘으로 만들어진 기판(152) 상의 층들로 주로 구성된다. 기능적인 구성요소들은 본 명세서에서 '기능 영역'(154)으로 지칭되는 다이(150)의 일부를 형성하기 위하여 리소그래피 공정에서 기판(152)의 재료에 부가되거나, 또는 기판의 재료로부터 형성되고, 기능 영역은 다이(150)가 그의 의도된 기능을 행하도록 설계된다. 당업자에게 친숙할, 다이(150)의 기능은 처리된 실리콘, 증착된 재료 등의 층들(기능 영역(154) 내의 층들인)을 형성함으로써 한정된다. 한 가지 알려진 부정개봉-방지 선택사항은 이러한 공격들을 경감시키기 위한 부정개봉 차폐물(156)(능동 및/또는 수동)을 제공하기 위하여 다이(150) 내의 상부 금속층(들)을 포함하는 것이다. 예컨대, 부정개봉 차폐물(156)은 코일(간혹 정사각형 또는 직사각형 코일)로, 또는 일련의 평행 트랙들로, 등으로 배열된 하나 이상의 금속 트랙(들)을 포함할 수 있다. 그러나, 이러한 접근법은 중요한 잔류 취약성을 갖는다-기판(152)를 통해 다이(150)의 바닥으로부터 공격이 이루어질 수 있다.
이를 해결하기 위하여, 당업자는 상술한 고어(Gore) 메시와 같은 별도의 메시로 다이(및/또는 다이를 함유하는 패키지)를 감쌀 수 있지만, 이는 제조 공정들에 복잡성과 경비를 부가한다.
본 발명의 제 1 양상에 따라, 적어도 제 1 및 제 2 박막 구성요소를 포함하는 전자 하드웨어 조립체가 제공되고,
제 1 박막 구성요소는, 기판, 기능 영역 및 제 1 보호층을 포함하는 다이를 포함하고,
제 2 박막 구성요소는 제 2 보호층을 포함하고,
제 1 및 제 2 박막 구성요소들은, 제 1 박막 구성요소의 기능 영역이 조립체 내에서 실질적으로 제 1 및 제 2 보호층들 사이에 배치되도록, 적층으로 배치된다.
용어 '기능 영역'은 다이가 의도된 목적을 위해 동작하게 하는 영역을 언급하도록 의도됨이 인식될 것이다. 그러므로, 예를 통해, 메모리를 제공하도록 다이가 배열되면, 기능 영역은 데이터 저장부를 제공한다. 그러나, 다이가 더 복잡한 집적 회로(IC)를 제공하도록 의도되면, 복수의 중첩하는 기능 층들 또는 유닛들을 포함할 수 있다. 일부 기능 층들/유닛들에는 예컨대 불순물들이 확산될 수 있고, 반면에 다른 것들은 이온을 주입받을 수 있거나, 또는 도전 기능 층들을 제공하도록 폴리실리콘 또는 금속으로 형성될 수 있거나, 또는 기능 층들 등 사이의 연결들을 한정하도록 작용할 수 있다. 다른 예로서, 용량성 구조는 평행 도전 플레이트들 및 플레이트들 사이의 절연 재료의 층들을 포함하는 기능 층들을 가질 것이다. 다른 기능층의 유형들 및 구조들은 당업자에게 친숙할 것이다.
본 명세서에서 사용된 용어 '적층'은 접합 적층을 언급할 수 있거나, 적층의 층들은 서로 이격될 수 있다. 박막 구성요소들이 실질적으로 평행 평면들 내에 놓이고, 하나의 구성요소가 적어도 부분적으로 다른 것 위에 놓이는 한, 이것은 본 발명의 목적을 위한 '적층'을 구성한다. 본 명세서의 예들에 있어서, 적층들은 고정된다, 즉 이러한 적층들 내에서, 박막 구성요소들은 실질적으로 평행 평면들 내에서 서로에 대해 고정되고, 하나의 구성요소는 적어도 부분적으로 다른 것 위에 놓이는 것을 추가로 주목해야 한다.
또한, 용어 '보호층'은, 부정개봉 방지 층들, 부정개봉 저항 층들(물리적으로 침투하기 어려운), 부정개봉을 알 수 있는 층들, 능동 부정개봉 차폐층들(다이의 기능 영역의 콘텐트를 삭제 또는 파괴하도록 작용하는), 등을 포함하는 다이의 기능 영역의 내부에 액세스하려는 의도에 저항하거나 반응하는 임의의 구조를 언급하도록 의도된다. 당업자에게 친숙할 알려진 능동 차폐들은 민감한 데이터가 전자적으로 삭제되거나 뒤섞이는 것을 보장하도록 작용할 수 있고, 구조들을 물리적으로 파괴하기 위한 개념들은 또한 예컨대 Endicott Interconnect Technologies사에 양도된 미국특허출원(US2012/0068326)에 개시되었다. 이러한 장치는 기능 영역이 주로 보호층들로 둘러싸일 수 있을 때 유리하다.
본 발명에 따른 전자 하드웨어 조립체의 일 예에서, 2개의 적층된 다이들을 포함하는 조립체가 제공되고, 다이들 각각은 기판, 기능 영역 및 보호층을 포함하고, 기능 영역들(및 바람직하게는 기판들)은 이들이 2개의 보호층들 사이에 놓이도록 조립체 내에서 배열된다.
다이들은 '백-투-백'('back-to-back') 또는 '기판-기판'으로 배열되어, 각 다이의 기능을 제공하고, 각 다이는 가능한 공격으로부터 다른 다이의 기판의 바닥을 차폐하기 위한 보호층을 제공한다. 이것은 기능 영역들로부터 밖으로 열 전도를 제공할 것이기 때문에, 보호층이 금속층인 일부 경우들에서 추가의 장점이 존재한다. 금속으로 형성된 임의의 상부층, 예컨대 부정개봉 방지 금속 구조가 화합물 다이를 냉각시키는 것을 도울 것임이 추가로 주지될 것이지만, 메시가 2개의 면들 상에 놓인다는 사실은 양호한 열 전달 계면을 제공한다. 그러나, 당업자가 알 수 있는 바와 같이, 주된 에너지 소산은 실리콘 표면 상의 능동 구성요소들에서 이루어진다. 실리콘 표면과 상부 레벨의 금속 사이의 열 저항성은 금속간 유전체들로 인해 더 높아질 수 있어서, 기판을 통해 열을 제거하는 것만큼 효과적이지 않을 수 있다. 그러므로, 추가의 열 도전 구조들(당업자에게 친숙할)이 제공될 수 있다.
다이들은 동일한(즉, 공통의) 설계를 가질 수 있고, 이는 제조 경비들을 제한할 수 있다. 그러나, 다이들은 상이하게 구성될 수 있다. 일부 예들에 있어서, 다이들 중 하나는 오로지 최소의 기능성이 가능하게 할 수 있다. 다수의 구성변경이 가능한 소자들이 포함되는(예, 마이크로프로세서들) 경우, 각 다이는 그에 할당된 특정 기능들을 가질 수 있다. 이러한 조립체는 높은 융통성을 가질 수 있다.
본 발명에 따른 전자 하드웨어 조립체의 다른 예에서, 2개의 적층된 다이들을 포함하는 조립체가 제공되고, 다이들 각각은 기판 및 보호층을 포함하고, 다이들 중 하나는 기능 영역을 추가로 포함하고, 다이들의 다른 하나는 더미 영역을 포함하고, 기능 영역은 2개의 보호층들 사이에 놓이도록 조립체 내에서 배열된다. 일부 예들에서, 더미 영역은 보호층들 외부에 놓이도록 배열된다.
더미 영역은 결함 기능 영역; 즉, 자신의 의도된 기능(들) 중 하나 이상을 수행하지 못하지만, 보호층이 보호를 제공할 수 있는 기능 영역이 될 수 있다. 이것은, 결함 다이들이 보호 기능을 제공할 수 있는 한, 결함 다이들이 완전히 폐기되는 것을 방지하기 때문에 유리하다. 그러나, 더미 영역은 또한 원칙적으로 기능적일 수 있지만, 전자 하드웨어 조립체 내에서 사용되지 않는다. 이러한 예들에서, 보호층들 사이에 더미 영역을 배열하는 것일 바람직할 수 있다.
박막 구성요소에 더미 영역을 제공하는 것에 대한 대안으로서, 제 2 박막 구성요소가 단순히 보호층을 제공하도록 처리된 다이를 포함할 수 있다. 이것은 유리할 수 있는데, 왜냐하면, 특히 ASIC 또는 다른 다이 상에서 전형적으로 볼 수 있는 것들과 비교하여 특징부 크기가 상대적으로 크게 만들어질 수 있는 경우, 이러한 다이는 생산하는데 상대적으로 저렴할 수 있기 때문이다.
물론, 2개 이상의 다이들이 존재할 수 있고, 이러한 예들에서, 모든 기능 영역들은 2개의 보호층들 사이에 존재하는 것이 바람직하다.
추가 예에 있어서, 제 2 박막 구성요소는 하드웨어 패키지의 뚜껑일 수 있다. 뚜껑은 예컨대 세라믹 재료, 금속, 등으로 만들어질 수 있다. 이러한 예들에서, 보호층은 예컨대 뚜껑에 스크린 인쇄된 하나 이상의 금속 트랙들에 의해 제공될 수 있다(금속 뚜껑의 경우, 금속과 트랙(들) 사이에 절연층이 존재할 수 있다). 뚜껑은 하나 이상의 트랙들이 인쇄된 하나 이상의 인쇄 회로 기판들(PCBs)을 포함할 수 있다. 다른 예로서, 차폐물은 뚜껑의 재료 상에 단순히 인쇄될 수 있다. 이러한 실시예들에 있어서, 뚜껑 상의 또는 그 내의 보호층과 다이의 기능 영역 사이의 전기 연결부가 존재할 수 있다. 이러한 전기 연결부는 '관통 패키지 비어들'을 사용하여 제공될 수 있다.
일부 실시예들에 있어서, 박막 구성요소들은 상호 연결된다, 예컨대 이들을 상호 연결하기 위한 비어들(관통 실리콘 비어들(TSVs)과 같은)을 포함한다. 이러한 비어들은 예컨대 텅스텐 커넥터와 같은 도체로 채워질 수 있다. 전자 하드웨어 조립체들 내에서 비어들, 특히 TSVs의 사용은, 이들이 더 조밀한 연결부들에 의해 만들어질 수 있고, 연결부들의 길이가 일반적으로 더 짧아지기 때문에, '패키지-온-패키지' 하드웨어 조립체들과 같은 다른 가능성들과 비교될 때, 유리하다. 이것은 작은 조립체들을 제공하는 것과 동시에 연결성을 개선할 수 있다. 이것은 또한 아마도 다수의 기능들을 수행하는 다수의 다이들이 작은 면적을 갖게 한다.
이러한 예들에서, 비어들은 또한 하나 또는 양 보호층들과 함께 상호 연결될 수 있다. 특히 보호층이 부정개봉 방지층(부정개봉 이벤트들을 검출하는 부정개봉 방지 그리드 또는 트랙, 등과 같은)인 이러한 예들에서, 비어들은 따라서 기능적으로 부정개봉 보호의 일부일 수 있고, 에지 부정개봉 검출을 제공할 수 있다.
일부 예들에서, 보호층은 하나 이상의 금속 층들 또는 트랙들을 포함한다. 이것은 알려진 형태의 보호층이다.
일부 실시예들에 있어서, 조립체는 보호층들의 상태를 감시하기 위하여 배열된 적어도 하나의 모니터를 포함한다. 일부 예들에 있어서, 단일 모니터는 적어도 2개의 박막 구성요소들 상의 보호층을 감시하기 위하여 배열된다. 이것은 다른 박막 구성요소(들)에 요구되는 기능을 제한한다. 또한, 모니터가 보호층들 사이에 배치되어, 제공된 보호로부터 이득을 취하고, 그 자체가 공격의 장소를 제공하지 않는 것이 바람직할 수 있다.
바람직한 실시예에 있어서, 조립체 내의 적어도 하나의 다이의 기능 영역은 보호층을 감시할 수 있는 감시 유닛을 포함한다. 감시 유닛은 예컨대 기능 영역의 임의의 다른 기능 구성요소들과 함께 기능 영역 내에서 리소그래피 방식으로 제작될 수 있다. 이것은 보호층을 위한 모니터를 제공하는, 특히 능동적인 부정개봉 차폐들을 감시하기 위한 알려진 방식이다.
감시 유닛은 예컨대 저항의 변화(단락, 개방 회로, 저항의 변화, 저항성 브리지) 및/또는 커패시턴스 또는 전-자계 특성들의 변화(예, MEMs 원리들에 기초하여), 등 중 하나를 검출하기 위하여 배열될 수 있다. 당업자가 인식할 새로운 기술들은 이러한 영역에서 개발되고 있고, 임의의 부정개봉 검출 기술은 본 명세서에서 기술된 본 발명과 관련하여 사용될 수 있다.
본 발명의 제 2 양상에 따라, 본 발명의 제 1 양상에 따른 전자 하드웨어 조립체를 포함하는 전자 하드웨어 패키지가 제공되고, 제 2 박막 구성요소는 패키지의 뚜껑을 포함한다.
뚜껑은 임의의 적합한 재료를 포함할 수 있다. 당업자에게 친숙할 알려진 패키지 뚜껑들은 세라믹, 유리, 금속, 등을 포함한다. 보호층은 예컨대 PCB의 방식으로 뚜껑상에 스크린 인쇄된 하나 이상의 트랙들을 포함할 수 있다. 일부 예들에 있어서, 하나보다 많은 층이 제공될 수 있다. 이것은 예컨대 제 1 층 상의 분리된 트랙들이 제 2 층 상의 옵셋 트랙들에 의해 덮이게 한다. 따라서, 전체적인 표면은 쉽게 보호될 수 있다.
바람직한 예에 있어서, 뚜껑은 다른 박막 구성요소와 전기적으로 상호 연결된다. 이것은 단일 모니터에 의한 양 보호층들의 감시를 허용하고, 단일 모니터는 박막 구성요소들 중 하나 내의 감시 유닛일 수 있거나, 또는 (바람직하게는 패키지 내에 수용되어, 그 자체가 보호되는) 분리된 모니터일 수 있다.
뚜껑은 예컨대 패키지의 측벽들을 통해 배열된 관통-패키지 비어들을 사용하여 다른 박막 구성요소와 상호 연결될 수 있다. 이것은, 예컨대 패키지를 위한 에지 보호를 제공하는 보호층에 의해 제공된 보호를 확장시킬 수 있기 때문에, 유리하다. 그러나, 이것은 또한, 뚜껑이 배선 접합들 등의 사용을 필요로 하지 않고, 다른 전원에 연결되게 하고, 및/또는 다이와 통신하게 하기 때문에, 유리하다.
패키지는 본 발명의 제 1 양상에서 언급된 임의의 특징부들을 가질 수 있다. 실제, 본 발명의 제 1 양상과 관련하여 기술된 적층은 패키지 내에 수용될 수 있고, 선택적으로 그러한 패키지는 보호층을 포함하는 뚜껑을 가질 수 있다.
본 발명은 또한, 장치를 조립하고, 장치의 모든 기능을 수행하기 위한 방법 단계들을 포함하는, 기술된 장치가 동작하게 하는 방법들에 관한 것이다.
바람직한 특징부들은 당업자에는 자명한 바와 같이 적절하게 조합될 수 있고, 본 발명의 양상들 중 임의의 것과 조합될 수 있다.
본 발명이 수행되는 방법을 도시하기 위하여, 본 발명의 실시예들은 이제 오로지 예시를 통해 첨부 도면들을 참조하여 아래에 기술된다.
도 1은 각각 부정개봉 방지 패키징 및 칩 내의 부정개봉 방지 보호의 종래기술의 예들을 각각 도시하는 도면들.
도 2는 본 발명의 일 실시예에 따른 전자 하드웨어 조립체를 도시하는 도면.
도 3은 도 2의 조립체를 통합하는 컴퓨팅 디바이스를 개략적으로 도시하는 도면.
도 4는 본 발명의 제 2 실시예에 따른 전자 하드웨어 조립체를 도시하는 도면.
도 5 및 도 6은 도 2에 도시된 조립체를 각각 포함하는 패키지들을 도시하는 도면들.
상술한 바와 같이, 도 1의 A는 패키지를 보호하는 알려진 시스템을 도시하고, 특히 부정개봉 응답 메시(102) 내에 봉입된 적층된 칩 '시스템 온 칩'(SCS) 전자 하드웨어 조립체(101)을 포함하는 패키지(100)를 도시한다. 조립체(101)는 ASIC(106) 상에 장착된 DRAM 칩(104)을 포함한다. 적층된 칩들(104, 106)은 차례로 세라믹 기판(108) 상에 장착되고, 상기 기판은 수직 상호연결 액세스부들(비어들)(110)을 포함한다. 이들 소자들은 이후 다수의 납땜 볼 접합부들(112)를 통해 하부 기판(114)(본 예에서는 PCB) 상에 장착되고, SCS(101)는 또한 밀봉 수지(116)에 의해 둘러싸인다. 당업자에게 친숙할, 기판(108)은 다른 알려진 설계들의 PCB로 교체될 수 있다.
도 1의 B는 단일 칩 또는 '다이'(150)의 보호를 제공하는 알려진 방법을 도시한다. 다이(150)는 기판(152), 본 예에서는 실리콘 기판상의 층로 구축된다. 기능적인 구성요소들은 기능 영역(154)을 형성하기 위하여 리소그래피 공정으로 기판(152)의 재료에 부가되거나 기판의 재료로 형성되고, 기능 영역은 중첩될 수 있는 다수의 기능 층들을 주로 포함한다. 금속 패턴 층의 형태인 부당개봉 차폐물(156)은 기능 영역(154) 상에 배열되고, 다이(150)를 보호하기 위하여 사용되는 실리콘 옥시-니트라이드 패시베이션 층으로 덮인다. 기능 영역(154)은 또한 거기에 감시 유닛(157)을 포함하고, 감시 유닛은 부당개봉 차폐물(156)을 감시하기 위하여 배열된다.
이러한 다이(150) 내의, 및 이후로 기술되는 기능 영역들을 포함하는 다이들 내의 부당개봉 차폐물(156)은 기판(152)의 먼 위치에 위치하고, 기판은, 실질적으로 모든 기능 구성요소들, 또는 민감 프로세서들을 수행할 수 있는 적어도 임의의 구성요소들이 보호층(156)과 기판(154) 사이에 위치하도록, 배열된다. 부당개봉 차폐물(156)은 보호층을 제공한다.
도 2는 본 발명의 일 실시예에 따른 전자 하드웨어 조립체(200)를 도시한다.도 1의 것들과 공통인 부분들은 유사한 참조 번호들로 표시되었다. 조립체는 '백-투-백' 방식으로 배열된, 즉 기판들(152)이 서로 대향하고, 부당개봉 차폐물들(156)에 의해 제공된 보호층들이 적층 내의 가장 외측에 배열되는 도 1의 B에 도시된 바와 같이, 다이들(150', 150'')의 형태인 2개의 박막 구성요소들을 포함한다. 본 예에서, 기능 영역들(154)은 모두 다수의 기능 층들과 함께 리소그래피 방식으로 형성된 주문형 집적 회로들(ASICs)이고, 부당개봉 차폐물(156)은 다시 리소그래피 방식으로 다이(150', 150'')의 외측 층들 중 하나로서 부가된다. 다이들(150') 중 하나는 또한 기능 영역(154) 내의 감시 유닛(157)을 포함지만, 다이들(150'') 중 다른 다이 내에는 제공되지 않는다. 대신에, 그 부당개봉 차폐물(156)은 아래에서 설명되는 바와 같이 다른 다이(150') 내의 감시 유닛(157)에 의해 감시된다.
본 예에서, 다이들(150',150'')은 또한 본 예에서 이들의 에지 영역 내의 관통 실리콘 비어들(TSVs)이고, 도체, 본 예에서는 텅스텐으로 채워진 비어들(151)을 포함한다. 도면들에 도시된 횡단면도에는 보이지 않지만, 비어들(151)은 적어도 조립체(200)의 외주를 따라 조밀하게 이격된 간격으로 배열되는 것이 바람직하다. 다이들(150', 150'')은 또한 비어들(150)을 연결하는 땜납 볼 접합부들(112)의 사용을 통해 결합된다. 비어들(151)은 2개의 보호층들(156) 사이의 연결부를 제공하고, 양 보호층들(156)이 단일 감시 유닛(157)에 의해 감시되게 한다. 그러나, 반드시 그러할 필요는 없고, 2개의 보호층들(156)이 별도로 감시될 수 있다(즉, 서로 분리되지만, 둘 모두 입력을 동일한 감시 유닛(157)에 제공하거나, 또는 하나보다 많은 감시 유닛이 제공될 수 있다).
상술한 비어들(151)이 에지 영역들에 배열되지만, 이들은 전체 다이 표면을 가로질러, 예컨대 규칙적인 패턴으로 배열될 수 있다. 이것은 그 전체 표면을 가로질러 보호층을 샘플링하기 위한 것일 수 있다. 덧붙여, 땜납 볼 접합부(112)의 사용이 다이들(150',150'')을 결합하는데 충분할 수 있지만, 당업자에게 친숙한 바와 같이 기계적인 견고성을 위해 2개의 다이들(150',150'') 사이에 접착제를 흘리는 것이 바람직할 수 있다. 이것은 또한 공격자가 볼 접착부들(112)에 대한 액세스를 얻기 어렵게 할 것이라는 추가적인 이점을 갖는다.
디바이스 내에, 본 예에서는 컴퓨팅 디바이스(300) 내에 배열된 도 2의 조립체(200)의 개략적인 표현은 도 3에 도시된다. 컴퓨팅 디바이스(300)는 또한, 주 전원(302), 주 전원(302)이 스위치 오프된 경우에도 부당개봉 차폐물(156)에 전력을 제공하기 위하여 배열된 백업 전원(304), 조립체(200)(본 예에서 컴퓨팅 디바이스(300)의 중앙 처리 유닛으로 작용하도록 배열된)로부터 데이터를 수신 및 조립체로 데이터를 송신할 수 있는 메모리(308) 및 조립체(200)와의 통신을 허용하도록 배열된 입/출력 디바이스(310)를 포함한다.
컴퓨팅 디바이스(300)의 사용시, 조립체(200)의 내부에 액세스하려는 시도가 이루어질 경우, 이것은 부당개봉 차폐물(156)을 제공하는 패턴의 저항의 변화를 초래할 것이고, 이는 감시 유닛(157)에 의해 검출될 것이다. 비어들(151)이 조립체(200)의 외주 주위로 배열되고, 부당개봉 차폐물(156)에 연결되기 때문에, 조립체(200)의 측면을 통한 액세스를 얻으려는 시도는 십중 팔구 비어들(151)에 의해 제공된 연결부들 중 적어도 하나를 파괴할 것이고, 따라서 저항 변화를 초래할 것이고, 이는 감시 유닛(157)에 의해 검출될 것이라는 것이 주목하자.
본 발명의 다른 실시예에 따른 전자 하드웨어 조립체(400)는 도 4에 도시되었고, 도 1의 것들과 공통인 부분들은 유사한 참조 번호들로 표시되었다. 조립체(400)는 하나가 도 1의 B에 도시된 것과 같은 기능 다이(150')이고, 다른 다이가 결함 다이(402)인 2개의 다이들의 형태의 박막 구성요소들을 포함한다. 결함 다이(402)는 기능 영역에 더미 층(404)과 부당개봉 차폐물(156)을 포함한다. 본 예에서, 결함 다이(402)는 리소그래피 방식으로 처리된 다이를 포함하고, 부당개봉 차폐물(156)의 통합을 포함하지만, 기능에 대한 시험들을 통과하지 못했다. 그러나, 부당개봉 차폐물(156)이 동작할 수 있는 한, 다이(402)는 폐기될 필요는 없고, 적어도 부당개봉 차폐물(156)의 사용이 이루어질 수 있다. 리소그래피 프로세스들을 따르는 사용 가능한 다이들의 '수율'이 상대적으로 낮을 수 있어서(예, 30%), 이것이 그렇지 않을 경우 사용하지 못하는 다이들을 위한 사용을 제공한다는 것을 가정하면, 이것은 매력적이다.
결함 다이(402)가 비어들을 포함하지 않고(그의 부당개봉 차폐물(156)이 다이 표면에 노출되어, 보호층들(156) 및 감시 유닛(157)이 납땜 볼 접합부(112)를 통해 상호 연결되게 하는), 따라서 도 2의 '백-투-백' 실시예와 비교하여 구성하기 더 단순한 것이 주지될 것이다.
본 예에서, 다이들(150',402)은 모두 그들의 기판들(152)을 가장 상부로 하여 배열된다. 2개의 다이들의 적층이 오로지 하나의 실제 기능 영역(154)을 갖고, 부당개봉 차폐물들(156)에 의해 제공된 보호층들이 기능층(154)의 양 측에 배열되기 때문에, 적층은 양 주표면들 상에서 보호된다. 본 예에서, 기능 영역(154)의 기능은 랜덤 액세스 메모리(RAM)을 제공하는 것이고, 기능 영역은 리소그래피 방식으로 형성되고, 부당개봉 차폐물(156) 및 감시 유닛(157)이 또한 리소그래피 방식으로 부가되었다. 또한, 조립체(400)는 에지 영역 내에 다이(150')를 관통하는 비어들(151)을 포함하고, 비어들은 도체로 채워지고, 적층의 외주를 따라 조밀한 이격 간격들로 배열된다. 다이들(150',402)은 또한 납땜 볼 결합부들(112)의 사용을 통해, 가능하게는 접착제의 부가를 통해 결합된다.
다이들(150',402)이 그들의 기판들(152)을 가장 상부로 하여 배열되지만, 다이들(150',402)을 도 2에 도시된 바와 같이 적층하는 것이 바람직할 수 있다. 이것이 보호층들 사이에 더 복잡한 연결들을 필요로 할 수 있지만(예, 비어들이 사용될 수 있다), 이것은 심지어 결함 다이의 구조가 보호되어야 한다면 바람직할 수 있다. 이것은 예컨대 결함 다이(402)가 기능 다이(150')와 동일한 토폴로지를 갖는 경우에 바람직할 수 있고, 이러한 경우 공격자는 결함 다이(402)의 조사로부터 유용한 지식을 얻을 수 있을 것이다. 더미 영역(404)은 또한 원칙적으로 기능적이지만 사용되지 않는 기능 영역을 포함할 수 있고, 이 경우 그의 보호는 동일한 이유로 유익할 수 있다.
그러나, 다른 예들에 있어서, 더미 영역(404)은 모든 다른 점들에서 기판의 연속을 효과적으로 포함하는 부당개봉 차폐물(156)을 단순히 부가하기 위하여 오로지 리소그래피 방식으로 단순히 처리된 것일 수 있다. 즉, 결함 다이(402)는 보호층(156) 또는 차폐물을 형성하는 1 또는 2개의 금속층들을 오로지 갖는 다이로 교체될 수 있다. 이러한 다이 상에는 어떠한 능동 구성요소들도 없을 것이고, 기능 다이보다 더 큰 최소 특징부 크기의 프로세서에 의해 제작될 수 있고, 따라서 낮은 경비로 제작될 수 있다.
조립체(400)는 위의 도 3과 관련하여 기술된 것과 유사한 방식으로 사용될 수 있다.
도 5 및 도 6은 본 발명의 실시예들에 따른 조립체들(500,600)의 다른 예들을 제공한다.
도 5에서, 도 2에 도시된 것과 유사한 '백-투-백'(또는 '기판-기판') 다이들(150'')의 형태로 배열된 2개의 박막 구성요소들의 적층이 도시된다. 본 예에서 다이들(150'')은 다른 크기들을 갖고, 조립체는 또한 배선 접합부들(502)을 포함한다. 2개의 다이들(150'')이 또한 별도의 기판(504) 상에 장착되고, 별도의 기판은 비어들(110)을 포함하고, 따라서 '패키지 상의 패키지' 설계들을 용이하게 한다. 다이들(150'') 사이의 볼 접합부들(112)를 배선 접합부들로 교체하는 것이 또한 가능할 것이고, 다이들의 이러한 기판들은 실질적으로 접촉 상태이다. 본 예에서의 전체적인 조립체는 플라스틱 재료(506) 내에 봉입된다.
배선 접합부들(502)의 사용은 다이들(150'') 자체 내의 비어들의 필요성을 제거할 수 있다는 것이 주지될 것이다.
도 5에 도시되지 않았지만, 보호층들이 능동층들이라면, 적어도 하나의 다이가 또한 감시 유닛(157)을 포함할 수 있고, 능동층들이 아니라면 별도의 모니터가 다이들(150'') 사이에 제공될 수 있다.
도 6에서, 패키지-레벨의 보호가 도시된다. 도 1의 B에 도시된 것과 유사한 다이(150)는 뚜껑(602)을 포함하는 패키지(600) 내에 장착된다. 도 1의 B와 관련하여 기술된 바와 같이, 다이(150)는, 보호층을 제공하는 부당개봉 차폐물(156)이 배열되고, 감시 유닛(157)이 제공되는 기능 영역(154)을 갖고, 기판(152)이 뚜껑(602)과 대향하도록 배열된다. 뚜껑(602)은 다층 PCB(606)가 장착되는 기판(604)을 포함하는 박막 구성요소이고, 다층들 중 적어도 하나는 부당개봉 방지층(608)(예, 참조로서 가능한 최고의 정도로 본 명세서에 통합되는 미국특허 US6853093B2에 기술된)이다. 바람직한 예들에서, 하나보다 많은 층들이 부당개봉 방지층(608)이다. 예컨대, 제 1 부당개봉 방지층은 공간들을 개재하여 다수의 스크린 인쇄된 라인들을 포함할 수 있고, 제 2 유사한 층은 옵셋 패턴을 구비할 수 있어서, 이들 상의 라인들은 다른 층들이 이들 위에 적층될 때 다른 층들 상의 라인들 사이에 놓인다.
본 예에서, 다이(150)는 패키지 바닥(612)을 측벽들(614)을 관통해 뚜껑(602)에 연결하는 다수의 패키지-관통 비어들(610)을 포함하는 패키지(600) 내에 배열된다. 뚜껑(602)의 부당개봉 방지 PCB 층(608)은 패키지(600)의 내부를 위한 차폐물을 제공하고, 차폐는 상술한 바와 같이 비어들(110,610)의 사용을 통해 패키지(600)의 측면들을 덮도록 확장된다. 배선 접합부들을 제공하는 것과 같은 대안들이 존재한다 할지라도, 본 예에서 다이(150)는 바닥(612)의 상부 측면 상에 인쇄된 트랙(미도시)에 의해 비어들에 연결된다.
상술된 실시예들에 대한 다양한 조합들 및 대안들이 당업자에게 발생할 것이고, 이들은 본 발명의 범주 내에 포함된다. 예컨대, 도 5에 도시된 조립체 내의 어느 한 다이(150')는 도 4에 도시된 다이, 즉 더미 영역을 포함하는 다이(400)로 교체될 수 있고, 이 경우, 다이들(150)은 '백-투-백'으로 배열될 필요는 없다. 덧붙여, 도 6의 뚜껑(602)은 다른 방식이 될 수 있고, 비어들을 구비할 수 있다. 그러나, 도시된 바와 같이 배열되었을 때, 보호 차폐물은 그 자체가 뚜껑의 재료에 의해 보호되고, 따라서 우발적인 손상을 겪을 가능성이 낮음이 주지될 것이다. 특히, 도 6의 예에서, 보호층들을 위한 모니터가 패키지(600) 내에, 하지만 다이(150) 자체의 밖에 제공될 수 있음이 쉽게 인식될 수 있다.
배선 접합부들은 일부 또는 모든 비어들을 교체할 수 있고, 그 역도 마찬가지이다. 조립체 또는 패키지를 제공하는 적층 내에 2보다 많은 박막 구성요소들이 존재할 수 있다.
본 명세서에 주어진 임의의 범위 또는 디바이스 값은, 본 명세서의 가르침의 이해를 위해, 당업자에게 자명한 바와 같이, 의도하는 효과를 잃지 않고도 확장되거나 변경될 수 있다.

Claims (22)

  1. 전자 하드웨어 조립체에 있어서,
    적어도 제 1 박막 구성요소(laminar component) 및 제 2 박막 구성요소를 포함하고,
    상기 제 1 박막 구성요소는 제 1 다이를 포함하고, 상기 제 1 다이는 제 1 기판, 제 1 기능 영역 및 제 1 보호층을 포함하고,
    상기 제 2 박막 구성요소는 제 2 보호층을 포함하고,
    상기 제 1 박막 구성요소 및 제 2 박막 구성요소는, 상기 제 1 박막 구성요소의 제 1 기능 영역이 상기 조립체 내에서 상기 제 1 보호층과 상기 제 2 보호층 사이에 배치되도록, 적층으로 배치되고,
    상기 제 2 박막 구성요소는 어떠한 능동 구성요소들도 없는, 상기 제 2 보호층을 제공하기 위해 처리된 제 2 다이를 포함하는, 전자 하드웨어 조립체.
  2. 제 1 항에 있어서,
    상기 제 1 보호층 및 상기 제 2 보호층 중 적어도 하나는 상기 제 1 다이의 상기 제 1 기능 영역에 액세스하려는 시도들에 저항 또는 반응하는 구조를 포함하는, 전자 하드웨어 조립체.
  3. 제 1 항에 있어서,
    상기 제 1 다이는 사용시 상기 제 1 다이에 할당된 특정 기능들을 갖도록 구성되는, 전자 하드웨어 조립체.
  4. 제 1 항에 있어서,
    상기 제 2 박막 구성요소는 상기 제 2 다이를 포함하고, 상기 제 2 다이는 제 2 기판 및 상기 제 2 보호층을 포함하는, 전자 하드웨어 조립체.
  5. 제 1 항에 있어서,
    상기 박막 구성요소들은 전기적으로 상호연결되는, 전자 하드웨어 조립체.
  6. 제 5 항에 있어서,
    상기 박막 구성요소들은 수직 상호연결 액세스부들(Vertical Interconnect Accesses)(비어들)을 통해 전기적으로 상호연결되는, 전자 하드웨어 조립체.
  7. 제 6 항에 있어서,
    상기 비어들은 상기 제 1 및 제 2 보호층과 상호연결되는, 전자 하드웨어 조립체.
  8. 제 1 항에 있어서,
    상기 보호층들 사이에 배치되고 상기 보호층들을 감시하기 위하여 제공되는 적어도 하나의 감시 유닛을 더 포함하는, 전자 하드웨어 조립체.
  9. 제 8 항에 있어서,
    상기 제 1 박막 구성요소 및 제 2 박막 구성요소의 상기 보호층들을 감시하기 위하여 단일 감시 유닛이 제공되는, 전자 하드웨어 조립체.
  10. 제 8 항에 있어서,
    상기 감시 유닛은 상기 제 1 박막 구성요소의 상기 제 1 기능 영역 내에 제공되는, 전자 하드웨어 조립체.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020167002604A 2013-07-02 2014-06-27 전자 하드웨어 조립체 Active KR102067397B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1311834.4 2013-07-02
GBGB1311834.4A GB201311834D0 (en) 2013-07-02 2013-07-02 Electronic hardware assembly
PCT/EP2014/063745 WO2015000813A1 (en) 2013-07-02 2014-06-27 Electronic hardware assembly

Publications (2)

Publication Number Publication Date
KR20160027109A KR20160027109A (ko) 2016-03-09
KR102067397B1 true KR102067397B1 (ko) 2020-01-20

Family

ID=48999377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167002604A Active KR102067397B1 (ko) 2013-07-02 2014-06-27 전자 하드웨어 조립체

Country Status (9)

Country Link
US (1) US10181430B2 (ko)
EP (1) EP3017473B1 (ko)
JP (1) JP2016524339A (ko)
KR (1) KR102067397B1 (ko)
CN (1) CN105474390B (ko)
ES (1) ES2811801T3 (ko)
GB (1) GB201311834D0 (ko)
RU (1) RU2016103116A (ko)
WO (1) WO2015000813A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806884B2 (en) * 2014-01-10 2017-10-31 Robert Bosch Gmbh System and method for cryptographic key identification
WO2016175789A1 (en) * 2015-04-29 2016-11-03 Hewlett Packard Enterprise Development Lp Physical barrier to inhibit a penetration attack
US10678958B2 (en) 2015-12-28 2020-06-09 Intelligent Technologies International, Inc. Intrusion-protected memory component
FR3058246A1 (fr) * 2016-10-31 2018-05-04 Stmicroelectronics (Rousset) Sas Dispositif comprenant un empilement de puces electroniques
FR3071101A1 (fr) 2017-09-11 2019-03-15 Stmicroelectronics (Rousset) Sas Empilement de puces
US11113428B1 (en) * 2018-03-22 2021-09-07 Amazon Technologies, Inc. Shippable data transfer device with anti-tamper casing
US11329010B2 (en) * 2019-04-11 2022-05-10 Cryptography Research, Inc. Integrated circuit shield
US11748524B2 (en) 2020-07-20 2023-09-05 International Business Machines Corporation Tamper resistant obfuscation circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002543621A (ja) 1999-05-03 2002-12-17 インフィネオン テクノロジース アクチエンゲゼルシャフト 多次元に積層されたチップステープルを保安するための方法および装置
US7966666B2 (en) 2006-01-24 2011-06-21 Nds Limited Chip attack protection
US20130037942A1 (en) 2011-08-08 2013-02-14 SK Hynix Inc. Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824571A (en) * 1995-12-20 1998-10-20 Intel Corporation Multi-layered contacting for securing integrated circuits
DE10058078C1 (de) 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
US6853093B2 (en) 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
JP4250038B2 (ja) * 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
FR2864667B1 (fr) 2003-12-29 2006-02-24 Commissariat Energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
FR2910708A1 (fr) * 2006-12-20 2008-06-27 Commissariat Energie Atomique Protection de donnees confidentielles dans les circuits integres
KR101299602B1 (ko) * 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US7868441B2 (en) 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US7898090B1 (en) 2007-09-28 2011-03-01 Ixys Ch Gmbh General purpose ball grid array security cap
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
US8288857B2 (en) 2010-09-17 2012-10-16 Endicott Interconnect Technologies, Inc. Anti-tamper microchip package based on thermal nanofluids or fluids
CN103022011B (zh) * 2011-09-23 2015-10-07 讯芯电子科技（中山）有限公司 半导体封装结构及其制造方法
DE102012215606A1 (de) * 2012-09-03 2014-03-06 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Schichtstruktur für Halbleiterbauelement mit Schutzvorrichtung gegen physikalische und chemische Angriffe

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002543621A (ja) 1999-05-03 2002-12-17 インフィネオン テクノロジース アクチエンゲゼルシャフト 多次元に積層されたチップステープルを保安するための方法および装置
US7966666B2 (en) 2006-01-24 2011-06-21 Nds Limited Chip attack protection
US20130037942A1 (en) 2011-08-08 2013-02-14 SK Hynix Inc. Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages

Also Published As

Publication number Publication date
ES2811801T3 (es) 2021-03-15
JP2016524339A (ja) 2016-08-12
EP3017473A1 (en) 2016-05-11
WO2015000813A1 (en) 2015-01-08
EP3017473B1 (en) 2020-08-05
RU2016103116A3 (ko) 2018-03-27
US20160155679A1 (en) 2016-06-02
KR20160027109A (ko) 2016-03-09
CN105474390A (zh) 2016-04-06
US10181430B2 (en) 2019-01-15
GB201311834D0 (en) 2013-08-14
RU2016103116A (ru) 2017-08-07
CN105474390B (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
KR102067397B1 (ko) 전자 하드웨어 조립체
US10378925B2 (en) Circuit boards and electronic packages with embedded tamper-respondent sensor
US8502396B2 (en) Embedded package security tamper mesh
US7054162B2 (en) Security module system, apparatus and process
US7180008B2 (en) Tamper barrier for electronic device
JP5647681B2 (ja) 多層のセキュリティ保護された構造体
US8581251B2 (en) Device for protecting an electronic integrated circuit housing against physical or chemical ingression
US20120256305A1 (en) Integrated Circuit Package Security Fence
US9947609B2 (en) Integrated circuit stack
TWI556379B (zh) 半導體封裝件及其製法
US8270174B2 (en) Hardware protection system for sensitive electronic-data modules protecting against external manipulations
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
KR101046388B1 (ko) 반도체 패키지
US8258405B2 (en) Sensor for a hardware protection system for sensitive electronic-data modules protecting against external manipulations
CN102820272A (zh) 嵌埋有电子组件的封装结构及其制法
US11882645B2 (en) Multi chip hardware security module
TW201105186A (en) An improved structure for protecting electronic elements
CN101316479B (zh) 电路板及其制作方法
RU2387110C2 (ru) Датчик для системы защиты аппаратных средств чувствительных электронных модулей обработки данных от внешних манипуляций

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20160129

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190625

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20190625

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191001

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191206

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241226

Start annual number: 6

End annual number: 6