[go: up one dir, main page]

KR102062365B1 - 반도체 장치 및 그를 포함하는 반도체 시스템 - Google Patents

반도체 장치 및 그를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR102062365B1
KR102062365B1 KR1020130068885A KR20130068885A KR102062365B1 KR 102062365 B1 KR102062365 B1 KR 102062365B1 KR 1020130068885 A KR1020130068885 A KR 1020130068885A KR 20130068885 A KR20130068885 A KR 20130068885A KR 102062365 B1 KR102062365 B1 KR 102062365B1
Authority
KR
South Korea
Prior art keywords
reference voltage
test
code value
normal
mode register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130068885A
Other languages
English (en)
Other versions
KR20140146355A (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130068885A priority Critical patent/KR102062365B1/ko
Priority to US14/090,858 priority patent/US8947132B2/en
Publication of KR20140146355A publication Critical patent/KR20140146355A/ko
Application granted granted Critical
Publication of KR102062365B1 publication Critical patent/KR102062365B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)

Abstract

본 기술은 반도체 장치에 관한 것으로서, 모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋, 테스트 기준전압에 대응하는 테스트 코드값을 저장하기 위한 코드 저장부, 및 테스트 또는 노말 동작에 따라 상기 MRS 코드값 또는 상기 테스트 코드값에 대응하는 기준전압을 생성하는 기준전압 생성부가 제공된다.

Description

반도체 장치 및 그를 포함하는 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM INCLUDING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 모드 레지스터 셋팅 동작을 통해 기준전압을 생성하는 반도체 장치 및 그를 포함하는 반도체 시스템에 관한 것이다.
본 발명은 반도체 설계기술에 관한 것으로, 더욱 구체적으로는 기준전압을 생성하는 반도체 장치에 관한 것이다.
기준전압 생성회로는 DRAM과 같은 반도체 장치에서 보편적으로 사용해왔던 회로로써, 외부 전압을 인가받아 기준전압을 생성한다. 기준전압 생성회로는 PVT(Process, Voltage, Temperature)의 변화에 무관하게 일정한 전압 레벨값을 갖는 기준전압을 생성하는 것을 가장 큰 목적으로 한다.
한편, 노말 동작시 기준전압의 전압 레벨을 설정하기 위해 모드 레지스터 셋(Mode Register Set)을 사용한다. 모드 레지스터 셋은 모드 레지스터 설정명령과 함께 어드레스핀을 통해 인가된 MRS 코드를 이용하여 셋팅되며, 그 셋팅된 MRS 코드값에 따라 기준전압의 전압 레벨이 결정된다.
다른 한편, 모드 레지스터 셋은 노말 동작시 파워-업 동작 이후 셋팅 동작을 수행한다. 따라서, 모드 레지스터 셋이 셋팅되기 이전의 테스트 동작의 경우 기준전압 설정에 문제가 발생한다.
노말 동작과 테스트 동작 각각에 대응하는 기준전압을 생성할 수 있는 반도체 장치 및 그를 포함하는 반도체 시스템이 제공된다.
본 발명의 실시예에 따른 반도체 장치는, 모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋; 테스트 기준전압에 대응하는 테스트 코드값을 저장하기 위한 코드 저장부; 및 테스트 또는 노말 동작에 따라 상기 MRS 코드값 또는 상기 테스트 코드값에 대응하는 기준전압을 생성하는 기준전압 생성부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는, 모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋; 상기 MRS 코드값에 대응하는 노말 기준전압을 생성하기 위한 노말 기준전압 생성부; 테스트 동작시 필요한 예정된 전압 레벨을 가지는 테스트 기준전압을 생성하는 테스트 기준전압 생성부; 및 상기 테스트 동작시 활성화되는 테스트 신호에 응답하여 상기 노말 기준전압 또는 상기 테스트 기준전압을 선택하여 출력하는 다중화부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 시스템은, 예정된 테스트 코드값을 제공하는 컨트롤러; 및 노말 동작시 모드 레지스터 셋팅 동작을 통해 노말 기준전압을 생성하여 버퍼링 동작을 수행하고, 테스트 동작시 상기 예정된 테스트 코드값에 대응하는 기준전압을 생성하여 상기 컨트롤러로부터 전달된 데이터를 버퍼링하여 사용하는 반도체 장치를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 방법으로서, 테스트 동작시 기 설정된 테스트 코드에 대응하는 기준전압을 이용하여 테스트 버퍼링 동작을 수행하는 단계; 노말 동작시 모드 레지스터 셋을 예정된 코드로 설정하는 단계; 및 상기 노말 동작시 상기 예정된 코드에 대응하는 기준전압을 이용하여 노말 버퍼링 동작을 수행하는 단계를 포함할 수 있다.
테스트 동작 시에 모드 레지스터 셋팅 유무에 상관없이 예정된 기준전압을 생성하며, 안정적인 테스트 동작이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 3은 본 발명의 실시예에 따른 반도체 시스템의 블록 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 1을 참조하면, 반도체 장치는 모드 레지스터 셋(110), 코드 저장부(120), 다중화부(130), 기준전압 생성부(140), 및 입력 버퍼링부(150)를 포함하여 구성한다.
모드 레지스터 셋(110)은 모드 레지스터 셋팅 동작을 통해 노말 동작을 위한 노말 기준전압을 설정하기 위해서 MRS 코드값(M_IVREFDQ)을 생성한다. 여기서, 모드 레지스터 셋(110)은 모드 레지스터 셋팅 명령(CMD)으로 정의되는 구간 동안 어드레스 핀(ADD)을 통해 입력되는 코드값으로 셋팅된다.
코드 저장부(120)는 테스트 기준전압에 대응하는 예정된 테스트 코드값(T_IVREFDQ)을 저장하고 있다. 여기서 예정된 테스트 코드값(T_IVREFDQ)은 테스트 환경에 따라 테스트 시행자가 임의로 설정할 수 있다.
다중화부(130)는 테스트 신호(TEN)에 응답하여 모드 레지스터 셋(110)으로부터 출력된 MRS 코드값(M_IVREFDQ) 또는 코드 저장부(120)로부터 출력된 예정된 테스트 코값(T_IVREFDQ)을 선택하여 출력한다. 여기서 테스트 신호(TEN)는 테스트 동작시 활성화되는 신호로써, 테스트 신호(TEN)가 활성화되면 다중화부(130)는 예정된 테스트 코드값(T_IVREFDQ)을 선택하여 출력한다.
기준전압 생성부(140)는 MRS 코드값(M_IVREFDQ), 또는 예정된 테스트 코드값(T_IVREFDQ)에 대응하는 기준전압(IVREFDQ)을 생성할 수 있다. 예컨대, 기준전압 생성부(140)는 인가되는 전압을 분배하여 다수의 분배 전압을 생성하는 구조를 가질 수 있으며, 해당 코드값에 따라 분배전압 중 어느 하나를 기준전압(IVREFDQ)으로 출력하는 것이 가능하다.
입력 버퍼링부(150)는 기준전압 생성부(140)로부터 출력된 기준전압(IVREFDQ)의 전압 레벨을 기준으로 외부에서 입력된 데이터(DAT)를 버퍼링하여 내부 데이터(IDAT)로 출력한다.
이하, 반도체 장치의 노말 모드와 테스트 모드에 대하여 살펴보기로 한다.
노말 모드일 경우, 모드 레지스터 셋(110)은 모드 레지스터 셋팅 동작을 통해 MRS 코드값(M_IVREFDQ)을 셋팅하고, 기준전압 생성부(140)는 이 MRS 코드값(M_IVREFDQ)에 대응하는 전압 레벨을 가지는 기준전압(IVREFDQ)을 생성한다. 이어서 입력 버퍼링부(150)는 이렇게 생성된 기준전압(IVREFDQ)을 이용하여 버퍼링 동작을 수행한다. 이때 설정되는 기준전압(IVREFDQ)의 전압 레벨은 입력 버퍼링부(150)의 신호의 충실도(Signal Intergrity; 이하 'SI'라 함) 특성에 최적화된 레벨이 될 수 있다.
테스트 모드일 경우, 코드 저장부(120)는 예정된 테스트 코드값(T_IVREFDQ)을 출력하고, 기준전압 생성부(140)는 이 예정된 테스트 코드값(T_IVREFDQ)에 대응하는 전압 레벨을 가지는 기준전압(IVREFDQ)을 생성한다. 이어서 입력 버퍼링부(150)는 이렇게 생성된 기준전압(IVREFDQ)을 이용하여 버퍼링 동작을 수행한다. 이때 입력 버퍼링부(150)는 노말 모드의 동작 환경과 다를 수 있기 때문에 기준전압(IVREFDQ)의 전압 레벨은 테스트 시행자가 임의로 설정할 수 있다.
결론적으로 이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 테스트 동작시 모드 레지스터 셋팅 동작에 의해 설정된 MRS 코드값(M_IVREFDQ)이 아닌 예정된 테스트 코드값(T_IVREVDQ)에 대응하는 기준전압(IVREFDQ)을 생성할 수 있고, 이 기준전압(IVREFDQ)의 전압 레벨을 기준으로 데이터(DAT)를 버퍼링하여 사용할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 장치의 블록 다이어그램이다.
도 2를 참조하면, 반도체 장치는 모드 레지스터 셋(210), 노말 기준전압 생성부(220), 테스트 기준전압 생성부(230), 다중화부(240), 및 입력 버퍼링부(250)를 포함하여 구성한다.
모드 레지스터 셋(210)은 모드 레지스터 셋팅 동작을 하고, 이로 인해 노말 동작을 위한 노말 기준전압을 설정하기 위해서 MRS 코드값(M_IVREFDQ)을 생성한다.
노말 기준전압 생성부(220)는 모드 레지스터 셋(210)으로부터 생성된 MRS 코드값(M_IVREFDQ)에 대응하는 노말 기준전압(M_VOUT)을 생성할 수 있다.
테스트 기준전압 생성부(230)는, 저항(R1, R2)을 구비한다. 저항 R1과 R2는 전원 전압(VDDQ)과 접지전압(VSS) 사이에 직렬 연결된다. 따라서 테스트 기준전압(T_VOUT)은 R2/(R1+R2)의 비로 분배된 전압이 될 수 있다.
다중화부(240)는, 테스트 동작시 활성화되는 테스트 신호(TEN)에 응답하여 노말 기준전압 생성부(220)로부터 출력된 노말 기준전압(M_VOUT) 또는 테스트 기준전압 생성부(230)로부터 출력된 테스트 기준전압(T_VOUT)을 선택하여 출력(IVREFDQ)할 수 있다. 이때 테스트 신호(TEN)가 활성화되면 테스트 기준전압(T_VOUT)을 내부 기준전압(IVREFDQ)으로 출력하여 테스트 동작을 할 수 있다.
입력 버퍼링부(250)는 다중화부(240)로부터 출력된 기준전압(IVREFDQ)의 전압 레벨을 기준으로 외부에서 입력된 데이터(DAT)를 버퍼링하여 내부 데이터(IDAT)를 출력한다.
이하, 반도체 장치의 노말 모드와 테스트 모드에 대하여 살펴보기로 한다.
노말 모드일 경우, 모드 레지스터 셋(210)은 모드 레지스터 셋팅 동작을 통해 MRS 코드값(M_IVREFDQ)을 셋팅하고, 노말 기준전압 생성부(220)는 이 MRS 코드값(M_IVREFDQ)에 대응하는 전압 레벨을 가지는 노말 기준전압(M_VOUT)을 생성한다. 생성된 노말 기준전압(M_VOUT)은 다중화부(240)를 통해 기준전압(IVREFDQ)으로 출력되고, 이어서 입력 버퍼링부는 생성된 기준전압(IVREFDQ)을 이용하여 버퍼링 동작을 수행한다. 이때 기준전압(IVREFDQ)의 전압 레벨은 입력 버퍼링부(250)의 SI 특성에 최적화된 레벨이 될 수 있다.
테스트 모드일 경우, 테스트 기준전압 생성부(230)는 테스트 동작시 필요한 전압 레벨을 가지는 테스트 기준전압(T_VOUT)을 생성하고, 다중화부(240)는 테스트 기준전압(T_VOUT)을 선택해서 기준전압(IVREFDQ)을 출력한다. 이어서 입력 버퍼링부(250)는 생성된 기준전압(IVREFDQ)을 이용하여 버퍼링 동작을 수행한다. 이때 입력 버퍼링부(250)는 노말 모드일 경우의 동작 환경과 다를 수 있기 때문에 기준전압(IVREFDQ)의 전압 레벨을 테스트 시행자가 임의로 설정할 수 있다.
결론적으로 이상에서 살펴본 바와 같이 본 발명의 다른 실시예를 적용하면, 테스트 동작시, 예정된 전압 레벨을 가지는 테스트 기준전압(T_VOUT)을 생성할 수 있고, 이 기준전압(IVREFDQ)의 레벨을 기준으로 데이터(DAT)를 버퍼링하여 사용할 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 시스템의 블록 다이어그램이다.
도 3을 참조하면, 반도체 시스템은 컨트롤러(310), 및 반도체 장치(320)를 포함하여 구성한다.
컨트롤러(310)는 테스트 동작을 위한 예정된 테스트 코드값(T_IVREFDQ)을 반도체 장치(320)에 제공한다. 이때, 컨트롤러(310)는 반도체 장치(320)의 테스트 동작을 제어하기 위해서 테스트 신호를 제공하는데 테스트 신호는 커맨드 신호(CMD)에 의해 생성되어 제공될 수 있다.
컨트롤러(310)는 예정된 테스트 코드값(T_IVREFDQ)을 반도체 장치(320)에 전달함에 있어서 예정된 채널을 사용할 수 있다. 만일, 반도체 장치(320)에서 어드레스(ADD)를 사용하지 않는다면, 이때 예정된 코드값(T_IVREFDQ)은 어드레스 채널을 통해 전달될 수도 있다.
반도체 장치(320)는 테스트 동작시 예정된 테스트 코드값(T_IVREFDQ)에 대응하는 기준전압을 생성하며, 생성된 기준전압의 전압 레벨을 기준으로 컨트롤러(310)로부터 전달된 데이터(DAT)를 버퍼링하여 사용한다.
반도체 장치(320)의 상세한 구성요소, 및 동작은 도 1 또는 도 2에 도시된 본 발명의 실시예에 따른 반도체 장치의 구성요소 및 동작에 대응될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 반도체 장치(320)는 컨트롤러(310)로부터 예정된 채널을 통해 전달되는 예정된 테스트 코드값(T_IVREFDQ)에 대응하는 기준전압을 생성할 수 있다. 따라서 노말 모드일 경우와 테스트 모드일 경우의 기준전압을 서로 다르게 적용할 수 있다.
한편, 도 3에서의 예정된 테스트 코드값(T_IVREFDQ)은 도 1에 도시된 코드 저장부(120)에 저장될 수 있으며, 도 2에 도시된 저항(R1, R2)을 가변시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
110 : 모드 레지스터 셋 120 : 코드 저장부
130 : 다중화부 140 : 기준전압 생성부
150 : 입력 버퍼링부

Claims (12)

  1. 모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋;
    테스트 기준전압에 대응하는 테스트 코드값을 저장하기 위한 코드 저장부;
    테스트 동작시 활성화되는 테스트 신호에 응답하여 상기 MRS 코드값 또는 상기 테스트 코드값을 선택하여 출력하는 다중화부; 및
    상기 다중화부의 출력에 대응하는 기준전압을 생성하는 기준전압 생성부
    를 포함하는 반도체 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 기준전압 생성부의 출력 전압을 기준으로 버퍼링 동작을 수행하는 버퍼링부를 더 구비하는 반도체 장치.
  4. 모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋;
    상기 MRS 코드값에 대응하는 노말 기준전압을 생성하기 위한 노말 기준전압 생성부;
    테스트 동작시 필요한 예정된 전압 레벨을 가지는 테스트 기준전압을 생성하는 테스트 기준전압 생성부; 및
    상기 테스트 동작시 활성화되는 테스트 신호에 응답하여 상기 노말 기준전압 또는 상기 테스트 기준전압을 선택하여 출력하는 다중화부
    를 포함하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 다중화부의 출력 전압을 기준으로 버퍼링 동작을 수행하는 버퍼링부를 더 구비하는 반도체 장치.
  6. 예정된 테스트 코드값 및 테스트 동작을 제어하기 위한 테스트 신호를 제공하는 컨트롤러; 및
    상기 테스트 신호에 따라, 노말 동작시 모드 레지스터 셋팅 동작을 통해 노말 기준전압을 생성하여 버퍼링 동작을 수행하고, 테스트 동작시 상기 예정된 테스트 코드값에 대응하는 기준전압을 생성하여 상기 컨트롤러로부터 전달된 데이터를 버퍼링하여 사용하는 반도체 장치
    를 포함하는 반도체 시스템.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 예정된 테스트 코드값은,
    상기 컨트롤러로부터 예정된 채널을 통해 전달되는 반도체 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 반도체 장치는,
    상기 노말 동작시 상기 모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋;
    상기 예정된 테스트 코드값을 저장하기 위한 코드 저장부;
    상기 테스트 신호에 응답하여 상기 노말 동작 또는 테스트 동작에 따라 상기 MRS 코드값 또는 상기 예정된 테스트 코드값에 대응하는 기준전압을 생성하기 위한 기준전압 생성부; 및
    상기 기준전압 생성부로부터 출력된 기준전압의 레벨을 기준으로 상기 데이터를 버퍼링하여 출력하는 버퍼링부
    를 포함하는 반도체 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 반도체 장치는,
    모드 레지스터 셋팅 동작을 통해 노말 기준전압에 대응하는 MRS 코드값을 설정하기 위한 모드 레지스터 셋;
    상기 MRS 코드값에 대응하는 노말 기준전압을 생성하기 위한 노말 기준전압 생성부;
    상기 테스트 코드값에 대응하는 전압 레벨을 가지는 테스트 기준전압을 생성하는 테스트 기준전압 생성부; 및
    상기 테스트 신호에 응답하여 상기 노말 기준전압 또는 상기 테스트 기준전압을 선택하여 출력하는 다중화부
    를 포함하는 반도체 시스템.
  11. 테스트 동작시 활성화되는 테스트 신호에 응답하여 테스트 동작 또는 노말 동작을 선택하는 단계;
    상기 테스트 동작시 기 설정된 테스트 코드에 대응하는 기준전압을 이용하여 테스트 버퍼링 동작을 수행하는 단계;
    상기 노말 동작시 모드 레지스터 셋을 예정된 코드로 설정하는 단계; 및
    상기 노말 동작시 상기 예정된 코드에 대응하는 기준전압을 이용하여 노말 버퍼링 동작을 수행하는 단계
    를 포함하는 반도체 장치의 동작 방법.
  12. 삭제
KR1020130068885A 2013-06-17 2013-06-17 반도체 장치 및 그를 포함하는 반도체 시스템 Active KR102062365B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130068885A KR102062365B1 (ko) 2013-06-17 2013-06-17 반도체 장치 및 그를 포함하는 반도체 시스템
US14/090,858 US8947132B2 (en) 2013-06-17 2013-11-26 Semiconductor device and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130068885A KR102062365B1 (ko) 2013-06-17 2013-06-17 반도체 장치 및 그를 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20140146355A KR20140146355A (ko) 2014-12-26
KR102062365B1 true KR102062365B1 (ko) 2020-01-03

Family

ID=52018700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130068885A Active KR102062365B1 (ko) 2013-06-17 2013-06-17 반도체 장치 및 그를 포함하는 반도체 시스템

Country Status (2)

Country Link
US (1) US8947132B2 (ko)
KR (1) KR102062365B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170030825A (ko) 2015-09-10 2017-03-20 에스케이하이닉스 주식회사 기준전압설정회로 및 반도체장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
CN105304110B (zh) * 2015-11-26 2019-02-12 上海兆芯集成电路有限公司 数据接收芯片的控制方法
CN106208983B (zh) * 2016-06-30 2021-07-16 唯捷创芯(天津)电子技术股份有限公司 面向时分复用的多模功率放大器模组、芯片及通信终端
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801032B1 (ko) * 2006-11-15 2008-02-04 삼성전자주식회사 비휘발성 반도체 메모리 장치의 입력회로 및 비휘발성반도체 메모리 장치의 데이터 입력방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699811B1 (ko) * 2000-08-14 2007-03-27 삼성전자주식회사 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치
US6982587B2 (en) * 2002-07-12 2006-01-03 Rambus Inc. Equalizing transceiver with reduced parasitic capacitance
KR100691358B1 (ko) * 2005-01-25 2007-03-12 삼성전자주식회사 모드 레지스터 세트의 신호를 이용하는 반도체 메모리장치의 승압소자 구동신호 발생회로 및 발생방법
KR100668498B1 (ko) * 2005-11-09 2007-01-12 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력장치 및 방법
JP4962301B2 (ja) * 2007-12-25 2012-06-27 富士通セミコンダクター株式会社 半導体集積回路およびシステム
KR100924350B1 (ko) * 2008-03-17 2009-10-30 주식회사 하이닉스반도체 구동능력 조절회로 및 데이터 출력회로
JP5571303B2 (ja) * 2008-10-31 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101020291B1 (ko) * 2009-02-03 2011-03-07 주식회사 하이닉스반도체 프리드라이버 및 이를 이용한 출력드라이버회로
KR20100108699A (ko) * 2009-03-30 2010-10-08 삼성전자주식회사 입력레벨 조절기능을 갖는 반도체 장치의 입력버퍼 회로
KR101092999B1 (ko) * 2010-07-30 2011-12-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR101113332B1 (ko) * 2010-09-10 2012-03-13 주식회사 하이닉스반도체 출력드라이버
KR20120080803A (ko) 2011-01-10 2012-07-18 에스케이하이닉스 주식회사 내부전압 출력회로
KR20130046768A (ko) * 2011-10-28 2013-05-08 에스케이하이닉스 주식회사 반도체장치를 포함하는 반도체시스템
JP5758795B2 (ja) * 2011-12-22 2015-08-05 ルネサスエレクトロニクス株式会社 無線通信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801032B1 (ko) * 2006-11-15 2008-02-04 삼성전자주식회사 비휘발성 반도체 메모리 장치의 입력회로 및 비휘발성반도체 메모리 장치의 데이터 입력방법

Also Published As

Publication number Publication date
KR20140146355A (ko) 2014-12-26
US8947132B2 (en) 2015-02-03
US20140368238A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
KR102062365B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
KR20160148788A (ko) 반도체장치 및 반도체시스템
JP2009164586A (ja) 電圧調整回路及びその電圧調整回路を用いた電圧調整方法
JP6053203B2 (ja) 設定可能なクロックインターフェイス機器
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
US20120182812A1 (en) Semiconductor memory device and method of operating the same
KR102106064B1 (ko) 반도체 장치 및 이의 제어 방법
KR20150142850A (ko) 반도체 메모리 장치 및 이를 이용한 트레이닝 방법
US20070211557A1 (en) Flash memory controller
KR20140028597A (ko) 반도체 메모리 장치
KR100724564B1 (ko) 반도체 메모리 장치
JP2009217926A5 (ko)
KR100550645B1 (ko) 전압 드라이빙 회로를 구비하는 반도체 메모리 소자
US10296070B2 (en) Power-gating control and method
KR101723974B1 (ko) 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법
KR20150033375A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR20190129229A (ko) 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
JP6035760B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
US7644325B2 (en) Semiconductor integrated circuit device and method of testing the same
KR102253016B1 (ko) 반도체 장치 및 그 동작 방법
KR20150014681A (ko) 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템
KR20160104845A (ko) 반도체장치 및 반도체시스템
US9524760B2 (en) Data output circuit
KR20110001078A (ko) 메모리 칩 패키지 장치 및 그 동작 방법
KR20150095968A (ko) 반도체 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130617

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180315

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130617

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190618

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191223

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191230

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221124

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 6

End annual number: 6