[go: up one dir, main page]

KR102056397B1 - Method for Reading PRAM to Improve Dispersion and Apparatus Therefor - Google Patents

Method for Reading PRAM to Improve Dispersion and Apparatus Therefor Download PDF

Info

Publication number
KR102056397B1
KR102056397B1 KR1020170065103A KR20170065103A KR102056397B1 KR 102056397 B1 KR102056397 B1 KR 102056397B1 KR 1020170065103 A KR1020170065103 A KR 1020170065103A KR 20170065103 A KR20170065103 A KR 20170065103A KR 102056397 B1 KR102056397 B1 KR 102056397B1
Authority
KR
South Korea
Prior art keywords
current path
voltage
phase change
change memory
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020170065103A
Other languages
Korean (ko)
Other versions
KR20180129298A (en
Inventor
송윤흡
최준태
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170065103A priority Critical patent/KR102056397B1/en
Publication of KR20180129298A publication Critical patent/KR20180129298A/en
Application granted granted Critical
Publication of KR102056397B1 publication Critical patent/KR102056397B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0038Power supply circuits

Landscapes

  • Semiconductor Memories (AREA)

Abstract

산포 개선을 위한 상변화 메모리 읽기 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법은 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 단계; 미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 단계; 및 상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 단계를 포함한다.Disclosed are a phase change memory read method and apparatus for improving dispersion. A phase change memory read method according to an embodiment of the present invention includes applying a voltage that increases linearly based on a threshold voltage of a resistive switching element constituting a phase change memory for a read operation of the phase change memory; Increasing the current in the current path as the voltage increases using a pre-configured current path; And performing a read operation of the phase change memory using the linearly increasing voltage and the increasing current through the current path.

Figure R1020170065103
Figure R1020170065103

Description

산포 개선을 위한 상변화 메모리 읽기 방법 및 그 장치 {Method for Reading PRAM to Improve Dispersion and Apparatus Therefor}Phase change memory reading method and device for improving dispersion {Method for Reading PRAM to Improve Dispersion and Apparatus Therefor}

본 발명은 상변화 메모리를 읽기(read)위한 기술에 관한 것으로서, 보다 구체적으로 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 상변화 메모리 읽기 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for reading a phase change memory, and more particularly, by improving a threshold voltage distribution of a resistive switching element constituting a phase change memory, thereby allowing a phase change to normally read data stored in the phase change memory. Memory read method and apparatus.

MLC(Multi-Level Cell) PRAM은 고집적도, 비휘발성, 높은 내구성, 낮은 읽기/쓰기 지연속도 등 다양한 이점들을 보이면서 차세대 메모리 중 가장 유력한 후보로 각광 받고 있다.Multi-Level Cell (MLC) PRAMs are the most promising candidates for next-generation memory, offering a variety of benefits including high density, nonvolatile, high endurance, and low read / write latency.

현재 삼성전자를 비롯하여 타 경쟁업체들은 PRAM의 상용화를 및 양산화를 위해 크로스 바 어레이(Cross-bar array) 구조를 기반으로 한 연구 및 제품 개발을 진행하고 있다. Cross-bar Array PRAM은 상단의 비트 라인(Bit Line)과 하단의 소스 라인(Source Line) 사이에 선택 소자인 오보닉 임계 스위칭(OTS; Ovonic Threshold Switching) 소자와 상변화 물질인 Charcogenide 물질이 콘택(contact) 물질을 이용하여 수직으로 연결된 구조를 가지고 있다.Currently, Samsung Electronics and other competitors are conducting research and product development based on cross-bar array structure to commercialize and mass-produce PRAM. The cross-bar array PRAM has an Ovonic Threshold Switching (OTS) device and a Charcogenide material, a phase change material, between the upper bit line and the lower source line. contact) has a structure connected vertically by using a material.

OTS는 바이어스가 임계 전압(Vth)을 넘어 서는 경우 전류가 흐르는 특성을 가지고 있으며, 이러한 특성을 사용하여 PRAM의 선택 소자로써 역할을 수행한다. OTS has a characteristic that current flows when the bias exceeds the threshold voltage (Vth), and uses this characteristic to serve as a selection element of the PRAM.

하지만, OTS의 임계 전압은 기준 임계 전압에서 약 ± 0.5[V]의 산포를 가지며, 이러한 임계 전압 산포는 PRAM의 동작에 있어서 전류 및 전압 감지 마진에 미치기 때문에 PRAM 읽기 동작에 의해 읽혀진 데이터의 정확성에 문제가 발생할 수 있다.However, the threshold voltage of the OTS has a variation of approximately ± 0.5 [V] from the reference threshold voltage, and this threshold voltage dispersion is a function of the accuracy of the data read by the PRAM read operation because it extends to the current and voltage sense margin in the operation of the PRAM. Problems may arise.

따라서, 저항성 스위칭 소자의 임계 전압 산포를 개선하여 PRAM에 저장된 데이터를 정확하게 읽을 수 있는 읽기 방법 및 장치에 대한 필요성이 대두된다.Therefore, there is a need for a read method and apparatus that can accurately read data stored in the PRAM by improving the threshold voltage distribution of the resistive switching element.

본 발명의 실시예들은, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 상변화 메모리 읽기 방법 및 장치를 제공한다.Embodiments of the present invention provide a phase change memory reading method and apparatus which can normally read data stored in a phase change memory by improving the threshold voltage distribution of the resistive switching element constituting the phase change memory.

본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법은 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 단계; 미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 단계; 및 상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 단계를 포함한다.A phase change memory read method according to an embodiment of the present invention includes applying a voltage that increases linearly based on a threshold voltage of a resistive switching element constituting a phase change memory for a read operation of the phase change memory; Increasing the current in the current path as the voltage increases using a pre-configured current path; And performing a read operation of the phase change memory using the linearly increasing voltage and the increasing current through the current path.

상기 전류 패스의 전류를 증가시키는 단계는 상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시킬 수 있다.Increasing the current of the current path may increase the current of the current path by decreasing the resistance value of the current path as the voltage increases.

상기 전류 패스는 상기 저항성 스위칭 소자와 상기 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 상기 저항성 스위칭 소자 및 상기 상변화 메모리의 셀과 병렬적으로 형성될 수 있다.The current path may be formed in parallel with the resistive switching element and the cell of the phase change memory, between the bit line and the source line where the resistive switching element and the cell of the phase change memory are formed.

상기 전류 패스는 가변 저항과 가변 저항 소자 중 적어도 하나를 포함할 수 있다.The current path may include at least one of a variable resistor and a variable resistance element.

상기 전압을 인가하는 단계는 상기 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가할 수 있다.The applying of the voltage may apply a read voltage that increases linearly to a voltage that is set larger than the maximum threshold voltage of the resistive switching element.

본 발명의 일 실시예에 따른 상변화 메모리 읽기 장치는 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 전압 인가부; 미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 전류 패스부; 및 상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 제어부를 포함한다.A phase change memory read device according to an embodiment of the present invention includes a voltage applying unit configured to apply a voltage that increases linearly based on a threshold voltage of a resistive switching element constituting a phase change memory for a read operation of the phase change memory. ; A current path unit for increasing a current of the current path as the voltage increases by using a current path provided in advance; And a controller configured to perform a read operation of the phase change memory using the linearly increasing voltage and the increasing current through the current path.

상기 전류 패스부는 상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시킬 수 있다.The current path part may increase the current of the current path by decreasing the resistance value of the current path as the voltage increases.

상기 전류 패스부는 상기 저항성 스위칭 소자와 상기 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 상기 저항성 스위칭 소자 및 상기 상변화 메모리의 셀과 병렬적으로 형성될 수 있다.The current path part may be formed in parallel with the resistive switching element and the cell of the phase change memory between a bit line and a source line where the resistive switching element and the cell of the phase change memory are formed.

상기 전류 패스부는 가변 저항과 가변 저항 소자 중 적어도 하나를 포함할 수 있다.The current path part may include at least one of a variable resistor and a variable resistance element.

상기 전압 인가부는 상기 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가할 수 있다.The voltage applying unit may apply a read voltage that increases linearly to a voltage set greater than a maximum threshold voltage of the resistive switching element.

본 발명의 실시예들에 따르면, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있다.According to embodiments of the present invention, by improving the threshold voltage distribution of the resistive switching element constituting the phase change memory, data stored in the phase change memory can be read normally.

본 발명의 실시예들에 따르면, 셀 데이터를 판별하기 위해 전류를 센싱하는 과정에서, 저항성 스위칭 소자 예를 들어, OTS 소자에 의한 임계 전압 산포 영향을 개선하기 위하여 선형적으로 증가하는 읽기 전압을 인가하고, 읽기 전압이 증가함에 따라 전류 패스의 저항 값을 감소시켜 전류 패스에 흐르는 전류를 증가시킴으로써, 셀에 흐르는 전류를 항상 유사한 값으로 유지하면서 저항성 스위칭 소자의 임계 전압 산포 영향이 최소화되는 읽기 동작을 수행할 수 있다.According to embodiments of the present invention, in the process of sensing current to determine cell data, a linearly increasing read voltage is applied to improve the influence of threshold voltage distribution by a resistive switching device, eg, an OTS device. As the read voltage is increased, the resistance value of the current path is decreased to increase the current flowing in the current path, thereby maintaining a read operation that minimizes the influence of the threshold voltage distribution of the resistive switching element while maintaining the current flowing in the cell at a similar value. Can be done.

도 1은 기존의 읽기 동작과 본 발명의 읽기 동작을 설명하기 위한 예시도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법에 대한 동작 흐름도를 나타낸 것이다.
도 3은 본 발명에 따른 동작을 설명하기 위한 예시도를 나타낸 것이다.
도 4는 셀 전류를 제어하기 위한 회로 구조를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 장치에 대한 구성을 나타낸 것이다.
1 is a diagram illustrating a conventional read operation and a read operation of the present invention.
2 is a flowchart illustrating an operation of reading a phase change memory according to an embodiment of the present invention.
Figure 3 shows an exemplary view for explaining the operation according to the present invention.
4 shows a circuit structure for controlling the cell current.
5 illustrates a configuration of a phase change memory reading apparatus according to an embodiment of the present invention.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the embodiments. Also, like reference numerals in the drawings denote like elements.

본 발명의 실시예들은, 선형적으로 증가하는 전압과 전압의 증가에 따라 전류를 제어할 수 있는 전류 패스를 이용하여 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 방법 및 장치를 제공하는 것을 그 요지로 한다.Embodiments of the present invention provide a phase change memory by improving a threshold voltage distribution of a resistive switching device constituting a phase change memory by using a voltage that increases linearly and a current path capable of controlling current as the voltage increases. It is an object of the present invention to provide a method and a device capable of reading data normally stored in a storage device.

여기서, 전류 패스는 저항성 스위치와 메모리 셀로 이루어지고 비트 라인과 소스 라인 사이에 형성되는 셀 어레이와 병렬적으로 형성될 수 있으며, 가변 저항 또는 MOSFET와 같이 저항이 가변될 수 있는 가변 저항 소자를 포함할 수 있다.Here, the current path may be formed in parallel with a cell array formed of a resistive switch and a memory cell and formed between a bit line and a source line, and may include a variable resistance element having a variable resistance such as a variable resistor or a MOSFET. Can be.

도 1은 기존의 읽기 동작과 본 발명의 읽기 동작을 설명하기 위한 예시도를 나타낸 것으로, 도 1에 도시된 바와 같이 기존 PRAM에서 데이터를 읽기 위한 읽기 동작은 일정 읽기 전압(VREAD)을 인가하고 이 때 감지되는 전류를 센싱하여 메모리 셀에 저장된 셀의 정보를 출력한다. 하지만, 저항성 스위칭 소자 예를 들어, OTS 소자의 임계 전압 산포에 의해 저항성 스위칭 소자의 임계 전압이 클 경우 읽기 전압에서 OTS소자가 턴온(turn-on)되지 않게 되어 읽기 동작을 수행할 수 없는 경우가 발생하게 된다.1 is a diagram illustrating a conventional read operation and a read operation of the present invention. As shown in FIG. 1, a read operation for reading data from an existing PRAM applies a constant read voltage V READ . At this time, the sensed current is sensed to output information of the cell stored in the memory cell. However, when the threshold voltage of the resistive switching device is large due to the threshold voltage distribution of the resistive switching device, for example, the OTS device, the OTS device is not turned on at the read voltage and thus the read operation cannot be performed. Will occur.

본 발명은 도 1b에 도시된 바와 같이, 톱니(saw-tooth) 모양으로 증가하는 읽기 전압 예를 들어, 선형적으로 증가하는 전압을 인가하고, 최고 전압을 OTS 소자의 임계 전압 산포에 의한 턴온 전압 이상의 전압으로 설정함으로써, OTS 소자의 임계 전압 산포가 큰 경우와 작은 경우 모두 정상적으로 OTS 소자를 턴온시키고 이를 통해 정상적인 읽기 동작을 수행할 수 있다. 이러한 본 발명에 대해 도 2 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.As shown in FIG. 1B, the present invention applies a saw-tooth-increasing read voltage, for example, a linearly increasing voltage, and sets the highest voltage to the turn-on voltage due to the threshold voltage distribution of the OTS element. By setting the voltage above, the OTS device can be normally turned on and the normal read operation can be performed in both the case where the threshold voltage distribution of the OTS device is large and small. This invention will be described in detail with reference to FIGS. 2 to 5 as follows.

도 2는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법에 대한 동작 흐름도를 나타낸 것이다.2 is a flowchart illustrating an operation of reading a phase change memory according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 방법은 상변화 메모리의 읽기 동작을 수행하기 위하여, 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압 즉, 읽기 전압을 인가한다(S210).Referring to FIG. 2, in order to perform a read operation of a phase change memory, a method according to an embodiment of the present invention applies a voltage that increases linearly, that is, a read voltage based on a threshold voltage of a resistive switching element ( S210).

여기서, 단계 S210은 상변화 메모리를 구성하는 저항성 스위칭 소자들 예를 들어, OTS 소자들에 대해 미리 측정 또는 설정된 임계 전압 범위 즉, 도 2b와 도 3a에 도시된 바와 같이 임계 전압 산포에 기초하여 최대 임계 전압보다 큰 전압까지 선형적으로 증가하는 읽기 전압(310)을 인가할 수 있다.Here, step S210 may be based on a threshold voltage range previously measured or set for resistive switching devices constituting the phase change memory, for example, OTS devices, that is, based on the threshold voltage distribution as shown in FIGS. 2B and 3A. A read voltage 310 may be applied that increases linearly to a voltage greater than the threshold voltage.

즉, PRAM의 저항 산포가 일정 범위 내의 값으로 설정이 되어 있는 경우, 도 3a에 도시된 바와 같이 읽기 전압(310)이 증가함에 따라 셀에 흐르는 전류(ICell)의 크기가 증가하는 형태를 보이게 되고, 이는 셀 데이터를 판별하기 위한 전류를 센싱하는 과정에서 읽기 오류가 발생할 수 있는 문제를 야기할 수 있다.That is, when the resistance distribution of the PRAM is set to a value within a predetermined range, as shown in FIG. 3A, as the read voltage 310 increases, the magnitude of the current I Cell flowing in the cell increases. This may cause a problem that a read error may occur in the process of sensing the current for determining the cell data.

따라서, 본 발명은 전류 패스를 이용할 수 있다.Thus, the present invention can utilize a current path.

즉, 본 발명은 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스를 통해 흐르는 전류를 증가시킨다(S220).That is, the present invention increases the current flowing through the current path as the read voltage increases using the current path (S220).

여기서, 단계 S220은 도 3b에 도시된 바와 같이, 가변 저항 또는 MOSFET와 같이 가변저항으로 사용될 수 있는 가변 저항 소자를 포함하는 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스의 저항 값(Rpath)(320)을 감소시킴으로써, 전류 패스에 흐르는 전류(Ipath)(330)가 증가되어 읽기 전압이 증가하더라도 셀에 흐르는 전류(ICell)가 항상 유사한 값으로 유지되어 읽기 동작을 정확하게 수행할 수 있다.Here, as shown in FIG. 3B, the resistance value R path of the current path is increased as the read voltage is increased by using a current path including a variable resistor element that can be used as a variable resistor, such as a variable resistor or a MOSFET. By decreasing the (320), the current (I path ) 330 flowing in the current path increases, so that the current (I Cell ) flowing in the cell is always maintained at a similar value even when the read voltage increases, so that the read operation can be performed accurately. have.

본 발명에서의 전류 패스는 도 4에 도시된 바와 같이, 상변화 메모리의 비트 라인(bit-line)과 소스 라인(source-line) 사이에 형성되는 저항성 스위칭 소자(OTS)와 셀(PRAM) 어레이와 병렬적으로 연결된다. 물론, 이러한 전류 패스의 저항 값은 읽기 전압의 증가에 따라 저항 값의 변화를 제어할 수 있는 제어 수단에 의해 제어될 수 있다.As shown in FIG. 4, the current path in the present invention is a resistive switching element (OTS) and a cell (PRAM) array formed between a bit line and a source line of a phase change memory. Connected in parallel with Of course, the resistance value of this current path can be controlled by control means capable of controlling the change in the resistance value as the read voltage is increased.

이 때, 도 4에 도시된 구조를 이용하여 읽기 동작을 수행하는 경우 크로스 바 어레이(Cross-bar array)에서 제기되고 있는 스니크 리키지(Sneak Leakage)와 같은 어레이 리키지 발생에 있어서, 비선택 소자에 의해 항상 낮은 저항 값을 갖는 전류 패스가 존재하기 때문에 리키지가 발생하기 전에 전류 패스를 통해 리키지 전류를 제거할 수 있다.In this case, when performing a read operation using the structure shown in FIG. 4, in the generation of an array liquid such as a sneak leak that is raised in a cross-bar array, a non-selection is performed. Because there is always a current path with a low resistance value by the device, it is possible to eliminate the leakage current through the current path before the leakage occurs.

단계 S210과 S220에 의해 선형적으로 증가하는 읽기 전압이 인가되고, 읽기 전압의 증가에 따라 전류 패스를 통해 흐르는 전류가 증가되면 선형적으로 증가하는 읽기 전압과 전류 패스를 통해 증가하는 전류를 이용하여 상변화 메모리의 읽기 동작을 수행한다(S230).The linearly increasing read voltage is applied by steps S210 and S220, and when the current flowing through the current path increases with the increase of the read voltage, the linearly increasing read voltage and the current increasing through the current path are used. A read operation of the phase change memory is performed (S230).

이와 같이, 본 발명의 실시예에 따른 방법은 선형적으로 증가하는 읽기 전압과 읽기 전압의 증가에 따라 전류를 제어할 수 있는 전류 패스를 이용하여 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 읽기 동작을 수행할 수 있다.As described above, the method according to the embodiment of the present invention distributes the threshold voltage of the resistive switching device constituting the phase change memory using a linearly increasing read voltage and a current path capable of controlling the current as the read voltage increases. As a result, the read operation may be performed to read data stored in the phase change memory normally.

또한, 본 발명에 따른 방법은 가변 저항 또는 MOSFET와 같이 가변저항으로 사용될 수 있는 가변 저항 소자를 포함하는 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스의 저항 값을 감소시킴으로써, 전류 패스에 흐르는 전류가 증가되어 읽기 전압이 증가하더라도 셀에 흐르는 전류가 항상 유사한 값으로 유지되어 읽기 동작을 정확하게 수행할 수 있다.In addition, the method according to the present invention utilizes a current path including a variable resistor element that can be used as a variable resistor, such as a variable resistor or a MOSFET, thereby decreasing the resistance value of the current path as the read voltage increases, thereby flowing into the current path. Even if the current increases and the read voltage increases, the current flowing through the cell is always maintained at a similar value, so that the read operation can be performed accurately.

도 5는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 장치에 대한 구성을 나타낸 것으로, 상술한 도 1 내지 도 4에서 설명한 상변화 메모리 읽기 방법을 수행하는 장치에 대한 구성을 나타낸 것이다.FIG. 5 illustrates a configuration of a phase change memory read device according to an embodiment of the present invention, and illustrates a configuration of an apparatus for performing the phase change memory read method described with reference to FIGS. 1 to 4.

도 5를 참조하면, 본 발명에 따른 상변화 메모리 읽기 장치(500)는 전압 인가부(510), 전류 패스부(520) 및 제어부(530)를 포함한다.Referring to FIG. 5, the phase change memory reading apparatus 500 according to the present invention includes a voltage applying unit 510, a current path unit 520, and a controller 530.

전압 인가부(510)는 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가한다.The voltage applying unit 510 applies a voltage which increases linearly based on the threshold voltage of the resistive switching element of the phase change memory for the read operation of the phase change memory.

여기서, 전압 인가부(510)는 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가할 수 있다.Here, the voltage applying unit 510 may apply a read voltage that increases linearly to a voltage set larger than the maximum threshold voltage of the resistive switching element.

전류 패스부(520)는 미리 구비된 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스의 전류를 증가시킨다.The current path unit 520 increases the current of the current path as the read voltage increases by using the current path provided in advance.

여기서, 전류 패스부(520)는 읽기 전압이 증가함에 따라 전류 패스의 저항 값을 감소 예를 들어, 선형적으로 감소시킴으로써, 전류 패스의 전류를 증가시킬 수 있다.Here, the current path unit 520 may increase the current of the current path by decreasing the resistance value of the current path, for example, linearly, as the read voltage increases.

이 때, 전류 패스부(520)는 저항성 스위칭 소자와 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 저항성 스위칭 소자 및 상변화 메모리의 셀과 병렬적으로 형성될 수 있으며, 가변 저항, MOSFET와 같이 가변저항으로 사용될 수 있는 가변 저항 소자 중 적어도 하나를 포함할 수 있다.In this case, the current path unit 520 may be formed in parallel between the resistive switching element and the phase change memory cell between the resistive switching element and the bit line and the source line where the cell of the phase change memory is formed, and the variable resistor. It may include at least one of a variable resistance element that can be used as a variable resistor, such as a MOSFET.

제어부(530)는 선형적으로 증가하는 읽기 전압과 전류 패스를 통해 증가하는 전류를 이용하여 상변화 메모리의 읽기 동작을 수행한다.The controller 530 performs a read operation of the phase change memory using a linearly increasing read voltage and a current increasing through a current path.

비록, 도 5의 상변화 메모리 읽기 장치에서 그 설명이 생략되었더라도, 도 1 내지 도 4의 상변화 메모리 읽기 방법에 기재된 모든 내용을 포함할 수 있다는 것은 이 기술 분야에 종사하는 당업자에게 있어서 자명하다.Although the description thereof is omitted in the phase change memory reading apparatus of FIG. 5, it is apparent to those skilled in the art that all contents described in the phase change memory reading method of FIGS. 1 to 4 may be included.

이상에서 설명된 시스템 또는 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 시스템, 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The system or apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the systems, devices, and components described in the embodiments may include, for example, processors, controllers, arithmetic logic units (ALUs), digital signal processors, microcomputers, field programmable arrays (FPAs). ), A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions, may be implemented using one or more general purpose or special purpose computers. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to the execution of the software. For ease of understanding, the processing device may be described as one used, but those skilled in the art will appreciate that the processing device includes a plurality of processing elements and / or a plurality of types of processing elements. It can be seen that it may include. For example, the processing device may include a plurality of processors or one processor and one controller. In addition, other processing configurations are possible, such as parallel processors.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the above, and configure the processing device to operate as desired, or process it independently or collectively. You can command the device. Software and / or data may be any type of machine, component, physical device, virtual equipment, computer storage medium or device in order to be interpreted by or to provide instructions or data to the processing device. Or may be permanently or temporarily embodied in a signal wave to be transmitted. The software may be distributed over networked computer systems so that they may be stored or executed in a distributed manner. Software and data may be stored on one or more computer readable recording media.

실시예들에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to the embodiments may be embodied in the form of program instructions that may be executed by various computer means and recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the media may be those specially designed and constructed for the purposes of the embodiments, or they may be of the kind well-known and available to those having skill in the computer software arts. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks. Magneto-optical media, and hardware devices specifically configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine code, such as produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware device described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.Although the embodiments have been described by the limited embodiments and the drawings as described above, various modifications and variations are possible to those skilled in the art from the above description. For example, the described techniques may be performed in a different order than the described method, and / or components of the described systems, structures, devices, circuits, etc. may be combined or combined in a different manner than the described method, or other components. Or even if replaced or replaced by equivalents, an appropriate result can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are within the scope of the claims which follow.

Claims (10)

상단의 비트 라인과 하단의 소스 라인 사이에 저항성 스위칭 소자와 셀이 수직으로 연결된 구조인 크로스 바 어레이 구조를 가지는 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 단계;
미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 단계; 및
상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 셀에 흐르는 전류를 일정 값으로 유지함으로써, 상기 상변화 메모리의 읽기 동작을 수행하는 단계
를 포함하고,
상기 전류 패스는
읽기 동작을 위해 특정 셀이 선택되면 상기 선택된 특정 셀과 연결되는 비트 라인과 소스 라인 사이에 상기 특정 셀 및 상기 특정 셀의 저항성 스위칭 소자와 병렬적으로 형성되고,
상기 전압을 인가하는 단계는
상기 상변화 메모리를 구성하는 저항성 스위칭 소자들에 대해 미리 측정된 임계 전압 범위 중 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가하며,
상기 읽기 동작을 수행하는 단계는
상기 크로스 바 어레이 구조에서 비선택 소자에 의해 발생하는 스니크 리키지(sneak leakage)를 상기 전류 패스를 통해 제거함으로써, 상기 상변화 메모리의 읽기 동작을 수행하는 상변화 메모리 읽기 방법.
For the read operation of the phase change memory having the crossbar array structure in which the resistive switching element and the cell are vertically connected between the upper bit line and the lower source line, the threshold voltage of the resistive switching element constituting the phase change memory is applied. Applying a linearly increasing voltage on the basis;
Increasing the current in the current path as the voltage increases using a pre-configured current path; And
Performing a read operation of the phase change memory by maintaining a current flowing through a cell of the phase change memory at a constant value by using the linearly increasing voltage and a current increasing through the current path.
Including,
The current path is
When a specific cell is selected for a read operation, a specific cell and a resistive switching element of the specific cell are formed in parallel between a bit line and a source line connected to the selected specific cell,
The step of applying the voltage
Applying a read voltage that increases linearly to the voltage set larger than the maximum threshold voltage of the threshold voltage range measured in advance for the resistive switching elements constituting the phase change memory,
The performing of the read operation
And performing a read operation of the phase change memory by removing sneak leakage generated by an unselected element in the cross bar array structure through the current path.
제1항에 있어서,
상기 전류 패스의 전류를 증가시키는 단계는
상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시키는 것을 특징으로 하는 상변화 메모리 읽기 방법.
The method of claim 1,
Increasing the current in the current path
And decreasing the resistance value of the current path as the voltage increases, thereby increasing the current of the current path.
삭제delete 제1항에 있어서,
상기 전류 패스는
가변 저항과 가변 저항 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 읽기 방법.
The method of claim 1,
The current path is
A phase change memory read method comprising at least one of a variable resistor and a variable resistor element.
삭제delete 상단의 비트 라인과 하단의 소스 라인 사이에 저항성 스위칭 소자와 셀이 수직으로 연결된 구조인 크로스 바 어레이 구조를 가지는 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 전압 인가부;
미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 전류 패스부; 및
상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 셀에 흐르는 전류를 일정 값으로 유지함으로써, 상기 상변화 메모리의 읽기 동작을 수행하는 제어부
를 포함하고,
상기 전류 패스부는
읽기 동작을 위해 특정 셀이 선택되면 상기 선택된 특정 셀과 연결되는 비트 라인과 소스 라인 사이에 상기 특정 셀 및 상기 특정 셀의 저항성 스위칭 소자와 병렬적으로 형성되고,
상기 전압 인가부는
상기 상변화 메모리를 구성하는 저항성 스위칭 소자들에 대해 미리 측정된 임계 전압 범위 중 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가하며,
상기 제어부는
상기 크로스 바 어레이 구조에서 비선택 소자에 의해 발생하는 스니크 리키지(sneak leakage)를 상기 전류 패스를 통해 제거함으로써, 상기 상변화 메모리의 읽기 동작을 수행하는 상변화 메모리 읽기 장치.
For the read operation of the phase change memory having the crossbar array structure in which the resistive switching element and the cell are vertically connected between the upper bit line and the lower source line, the threshold voltage of the resistive switching element constituting the phase change memory is applied. A voltage applying unit for applying a linearly increasing voltage based on the voltage;
A current path unit for increasing a current of the current path as the voltage increases by using a current path provided in advance; And
A controller for performing a read operation of the phase change memory by maintaining a current flowing through the cell of the phase change memory at a constant value by using the linearly increasing voltage and the current increasing through the current path.
Including,
The current path portion
When a specific cell is selected for a read operation, a specific cell and a resistive switching element of the specific cell are formed in parallel between a bit line and a source line connected to the selected specific cell,
The voltage applying unit
Applying a read voltage that increases linearly to the voltage set larger than the maximum threshold voltage of the threshold voltage range measured in advance for the resistive switching elements constituting the phase change memory,
The control unit
And a phase change memory read device performing a read operation of the phase change memory by removing a sneak leakage generated by an unselected element in the cross bar array structure through the current path.
제6항에 있어서,
상기 전류 패스부는
상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시키는 것을 특징으로 하는 상변화 메모리 읽기 장치.
The method of claim 6,
The current path portion
And decreasing the resistance value of the current path as the voltage increases, thereby increasing the current of the current path.
삭제delete 제6항에 있어서,
상기 전류 패스부는
가변 저항과 가변 저항 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 읽기 장치.
The method of claim 6,
The current path portion
A phase change memory read device comprising at least one of a variable resistor and a variable resistor element.
삭제delete
KR1020170065103A 2017-05-26 2017-05-26 Method for Reading PRAM to Improve Dispersion and Apparatus Therefor Expired - Fee Related KR102056397B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170065103A KR102056397B1 (en) 2017-05-26 2017-05-26 Method for Reading PRAM to Improve Dispersion and Apparatus Therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170065103A KR102056397B1 (en) 2017-05-26 2017-05-26 Method for Reading PRAM to Improve Dispersion and Apparatus Therefor

Publications (2)

Publication Number Publication Date
KR20180129298A KR20180129298A (en) 2018-12-05
KR102056397B1 true KR102056397B1 (en) 2019-12-16

Family

ID=64744128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170065103A Expired - Fee Related KR102056397B1 (en) 2017-05-26 2017-05-26 Method for Reading PRAM to Improve Dispersion and Apparatus Therefor

Country Status (1)

Country Link
KR (1) KR102056397B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896726B2 (en) * 2019-04-02 2021-01-19 Junsung KIM Method for reading a cross-point type memory array comprising a two-terminal switching material
KR102203953B1 (en) * 2019-12-20 2021-01-15 한경대학교 산학협력단 Method and Circuit for Data read method of phase change memory with reduced variation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149857A1 (en) * 2008-12-12 2010-06-17 Stephen Tang Reading Threshold Switching Memory Cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149857A1 (en) * 2008-12-12 2010-06-17 Stephen Tang Reading Threshold Switching Memory Cells

Also Published As

Publication number Publication date
KR20180129298A (en) 2018-12-05

Similar Documents

Publication Publication Date Title
JP6082827B2 (en) Apparatus, sensing circuit, and method of compensating for increase in word line voltage
KR102575476B1 (en) Method of writing data in nonvolatile memory device, method of erasing data in nonvolatile memory device and nonvolatile memory device performing the same
US20110188292A1 (en) Variable resistance memory, operating method and system
KR20150130634A (en) Nonvolatile memory system including nonvolatile memory device and memory controller and operating method of memory controller
KR102218722B1 (en) Nonvolatile memory system and operating method of memory controller
US20140321195A1 (en) Current generator for nonvolatile memory device and write and/or read currents calibrating method using the same
US11226763B2 (en) Device for high dimensional computing comprising an associative memory module
US9208875B2 (en) Resistive nonvolatile memory device having cells programmed to achieve a target resistance value at a target time and writing method thereof
TWI749606B (en) Adaptive write operations for a memory device
JP2017528814A (en) Selectable memory access time
KR102056397B1 (en) Method for Reading PRAM to Improve Dispersion and Apparatus Therefor
US9911491B2 (en) Determining a resistance state of a cell in a crossbar memory array
KR20170062615A (en) Access method of storage device comprising heterogeneous nonvolatile memory
KR20180016854A (en) Semiconductor memory device and method for operating the same
KR20140137024A (en) Nonvolatile memory device and data processing method thereof
US9342257B2 (en) Computer system having main memory and control method thereof
KR102670947B1 (en) Semiconductor memory apparatus, semiconductor system and electronic device including the same
KR102711396B1 (en) Semiconductor memory device and operation method thereof
CN111326190B (en) Phase change random access memory cell array and writing method thereof
JP2018195365A (en) Memory device and control method of memory device
US11380394B2 (en) Voltage profile for reduction of read disturb in memory cells
KR101848510B1 (en) Semiconductor memory device and operating method thereof
KR102701797B1 (en) Phase Change Memory Device Having a Cross Point Array type And Method of Driving the Same
KR102386439B1 (en) Vector-matrix Multiplication Method and System for using NAND Array
KR102479758B1 (en) Modified write voltage for memory devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170526

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181015

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190417

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20191011

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190417

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20181015

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20191011

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190617

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20181211

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20191205

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20191112

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20191011

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190617

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20181211

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230921