[go: up one dir, main page]

KR102056312B1 - 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법 - Google Patents

고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102056312B1
KR102056312B1 KR1020180037209A KR20180037209A KR102056312B1 KR 102056312 B1 KR102056312 B1 KR 102056312B1 KR 1020180037209 A KR1020180037209 A KR 1020180037209A KR 20180037209 A KR20180037209 A KR 20180037209A KR 102056312 B1 KR102056312 B1 KR 102056312B1
Authority
KR
South Korea
Prior art keywords
germanium
semiconductor device
heat treatment
channel
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180037209A
Other languages
English (en)
Other versions
KR20190110916A (ko
Inventor
조병진
이태인
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of KR20190110916A publication Critical patent/KR20190110916A/ko
Application granted granted Critical
Publication of KR102056312B1 publication Critical patent/KR102056312B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H01L29/78—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L29/517—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 상기 저마늄 채널상 위치하는 절연막;을 포함하되, 상기 절연막의 유전상수는 40 이상이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1012 (eV-1cm- 2)이하의 계면트랩밀도(Dit)를 갖는다.

Description

고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법{Ge Semiconductor Device Having High-k Insulating Film and the Fabrication Method Thereof}
본 발명은 고유전율 절연막이 구비되어 작은 등가 산화물 두께(EOT; equivalent oxide thickness)를 가지면서도 저마늄 채널과 우수한 계면 특성을 가지며, 높은 안정성을 갖는 저마늄 반도체 소자 및 이의 제조방법에 관한 것이다.
시스템 반도체와 메모리 반도체의 기반이 되는 실리콘(Silicon) 기반의 트랜지스터는 지속적인 스케일링(scaling)이 됨에 따라서 전기적인 특성이 향상됨과 동시에 동일 면적에 많은 소자를 넣을 수 있어서 경제적인 관점에서 유리하다.
그러나, 소자가 계속적으로 작아짐에 따라서 단채널효과(short channel effect)와 같은 문제점들이 나타났으며, 이는 소자의 구동전류(on-current)의 감소와 대기전류(off-current) 증가를 야기하며, 문턱전압의 변화를 일으켜 소자의 신뢰성을 감소시킨다.
이러한 문제를 여러 가지 물질의 개발이나 공정의 개발을 통해 해결하면서 소자의 계속적인 스케일링을 진행하고 있으나, 현재 실리콘 고유의 물성적 한계에 이르러 새로운 채널 물질에 대한 요구가 증대되고 있다.
대두되는 새로운 채널 물질 중에서 저마늄(Germaium)은 실리콘보다 전자의 이동도와 정공의 이동도가 각각 2배, 4배가 높기 때문에 차세대채널로 활발한 연구가 수행되고 있다(대한민국 공개특허 제2013-0088188호).
그러나, 저마늄 채널에 기반한 반도체 소자의 경우, 절연막과 저마늄 채널간 계면 특성이 매우 나쁘며 전기적인 특성의 열화가 발생하며, 특히 게이트의 누설 전류의 증가로 인해 소자가 정상적으로 동작하지 않는 문제가 발생한다.
나아가, 스케일링이 진행됨에 따라서 고유전율 절연막의 사용이 불가피하며,고유전율 절연막을 사용하는 경우 SiO2 절연막과 대비해서 계면 전하 밀도가 훨씬 높다. 일 예로, 저마늄을 채널로 이용하는 경우 고유전율 절연막을 사용했을 때, 실리콘 소자에 대비하여 계면 전하 밀도가 10-100배 이상 크다.
또한, 소자의 크기를 작게 하기 위해서(소자의 스케일링을 더욱 진행하기 위해서)게이트 절연막의 두께를 더욱 감소시키는 경우, 이러한 계면 전하 밀도가 더욱 커지게 되며 이로 인한 누설 전류의 증가 및 전기적 특성의 열화가 나타난다.
대한민국 공개특허 제2013-0088188호
본 발명의 목적은 저마늄 채널에 고유전율 절연막이 구비되어 작은 EOT를 가짐에도 우수한 계면특성을 갖는 저마늄 반도체 소자 및 이의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 낮은 게이트 누설 전류 및 높은 안정성을 갖는 저마늄 반도체 소자 및 이의 제조방법을 제공하는 것이다.
본 발명에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 저마늄 채널상 위치하는 절연막;을 포함하되, 절연막의 유전상수는 40 이상이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1012 (eV-1cm- 2)이하의 계면트랩밀도(Dit)를 갖는다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 절연막은 저마늄 채널과 접하여 위치하는 저마늄 산화물막; 및 저마늄 산화물 막상 위치하는 이트륨 함유 지르코늄 산화물의 고유전막을 포함할 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 저마늄 산화물막의 두께는 0.1 내지 1nm일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 고유전막은 3 내지 6 원자%(atomic%) 이트륨을 함유할 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 고유전막의 두께는 1 내지 30nm일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 절연막은 가압 수소 열처리된 것일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄 채널을 사이에 두고 서로 이격된 소스와 드레인을 더 포함할 수 있다.
본 발명에 따른 저마늄 반도체 소자의 제조방법은 a) 저마늄 산화물막이 형성된 저마늄 채널 상, 이트륨 함유 지르코늄 산화물막을 형성하여 절연막을 제조하는 단계;를 포함한다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, a) 단계 후, b) 절연막을 가압 수소 열처리하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리는 적어도 90부피% 이상의 수소 또는 중수소에 의한 가압 열처리일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리시 압력은 2 내지 30 atm일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리시 압력은 15 내지 30 atm일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법에 있어, 가압 수소 열처리시 열처리 온도는 300 내지 500℃일 수 있다.
본 발명에 따른 저마늄 반도체 소자는전기적 특성에 영향을 미치는 게이트 계면의 트랩이 충분히 패시베이션되며 낮은 계면트랩 밀도를 가져, 소자의 전하이동도, 스위칭속도 및 구동전류 등의 전기적 특성이 향상되는 장점이 있다.
또한, 본 발명에 따른 저마늄 반도체 소자는 고압 수소 열처리에 의해, 절연막의 유전 상수가 40 이상으로 크게 증가하여, 전기적 특성이 같으면서도 물리적 두께를 두껍게 가져갈 수 있기 때문에 게이트의 누설 전류를 효과적으로 억제할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 단면을 관찰한 고배율투과전자현미경 사진이며,
도 2는 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 C-V 측정 결과를 도시한 도면이며,
도 3은 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 유전상수 값 및 EOT를 도시한 도면이며,
도 4는 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 C-V 측정 결과로부터 산출된 히스테리시스(hysteresis) 크기를 도시한 도면이며,
도 5는 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 C-V 측정 결과 및 C-V 측정 결과로부터 산출된 계면트랩밀도(Dit)를 도시한 도면이며,
도 6은 본 발명의 일 실시예에 따라 제조된 저마늄 반도체 소자의 전계 크기에 따른 게이트 누설 전류를 도시한 도면이다.
이하 첨부한 도면들을 참조하여 본 발명에 따른 저마늄 반도체 소자 및 이의 제조방법을 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
저마늄(Ge)은 실리콘(Si)에 비해 뛰어난 전자 물성을 갖는 반도체이다. 저마늄 산화물(일 예로, GeO2)은 채널을 형성하는 저마늄과 우수한 계면을 형성하나, 저마늄 산화물은 수분 및 열에 불안정하기 때문에, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)등의 절연막 재료로 사용하기 어려운 문제가 있다.
본 출원인은 저마늄 산화물을 열 및 수분으로부터 보호할 수 있는 절연소재 및 얇은 EOT(equivalent oxide thickness)가 구현될 수 있는 고유전율의 절연소재, 저마늄 채널과 우수한 계면 특성을 갖는 절연 소재 관련, 장기간 연구를 수행한 결과, 저마늄 산화물막 상 저마늄 산화물을 열 및 수분으로부터 보호할 수 있는 절연소재와 고유전율의 구현이 가능한 절연소재의 복합막을 형성한 후 가압 수소 열처리를 수행함으로써, 계면 트랩 밀도가 현저하게 작으며, 극히 높은 유전상수를 갖는 절연막을 제조하는 기술을 개발하여, 본 발명을 출원하기에 이르렀다.
이하, 본 발명에 따른 저마늄 반도체 소자를 상술한다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 저마늄 채널상 위치하는 절연막;을 포함하되, 절연막의 유전상수는 40 이상이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1012 (eV-1cm- 2)이하의 계면트랩밀도(Dit)를 갖는다. 이때, 계면트랩밀도는 저마늄 채널과 절연막 간의 계면을 의미함은 물론이다. 또한, 저마늄 채널은 절연막을 통해 인가되는 전압(게이트 전압)에 의해 전류이동 경로(채널)가 형성되는 저마늄 층의 영역(채널 영역)을 의미함은 물론이며, 저마늄 층은 단결정, 다결정 또는 비정질 저마늄의 박막 내지 후막 또는 웨이퍼 일 수 있음은 물론이다.
상술한 바와 같이, 본 발명에 따른 저마늄 반도체 소자는 40 이상의 고 유전상수를 갖는 절연막이 구비됨에도 1012 (eV-1cm-2)이하의 현저하게 낮은 계면트랩밀도(Dit)를 가져, 소자의 전하이동도, 스위칭속도 및 구동전류 등의 전기적 특성이 향상되는 장점이 있다. 또한, 절연막이 40 이상의 고 유전상수를 가짐에 따라, 서브 나노미터 오더(10-1 nm order) 내지 수 나노미터 오더(nm order)의 매우 얇은 EOT를 가지면서도 물리적 두께가 두꺼운 절연막이 구현될 수 있음에 따라, 누설 전류를 크게 억제할 수 있는 장점이 있다.
절연막의 유전상수는 40 이상, 구체적으로 40 내지 60, 보다 구체적으로 45 내지 60, 보다 더 구체적으로 45 내지 55일 수 있다. 이때, 절연막의 유전상수는 저마늄(Ge) 채널; 저마늄 채널상 위치하는 절연막; 절연막 상부에 위치하는 게이트 전극; 및 저마늄 채널이 형성되는 저마늄층의 후면(절연막이 위치한 일면의 대향면)에 위치하는 후면 전극;을 포함하는 금속-절연막-반도체 캐패시터(MIS capacitor) 구조에서, 절연막(실질적으로, 후술하는 고유전막)을 여러 물리적 두께로 증착하고, 각각의 물리적 두께에 따라서 EOT를 추출한 후, 물리적두께-EOT 사이의 일차함수 기울기를 통해 산출된 것일 수 있다.
절연막과 저마늄 채널간 계면의 계면트랩밀도는 1012 (eV-1cm-2)이하, 구체적으로 1011 내지 1012(eV-1cm-2), 보다 더 구체적으로 1011 내지 8x1011(eV-1cm-2)일 수 있다. 이때, 저마늄 밴드갭 내의 계면트랩밀도는 저마늄(Ge) 채널; 저마늄 채널상 위치하는 절연막; 절연막 상부에 위치하는 게이트 전극; 및 저마늄 채널이 형성되는 저마늄층의 후면(절연막이 위치한 일면의 대향면)에 위치하는 후면 전극;을 포함하는 금속-절연막-반도체 캐패시터(MIS capacitor) 구조에서, -2~2V 게이트 전압 및 1kHz 내지 1MHz 조건에서 측정된 C-V(capacitance-voltage) 결과로부터 conductance method를 이용하여 산출된 것일 수 있다. 이때, C-V 측정시, 미드갭 영역을 측정하기 위해서는 200K 온도, 밴드 엣지 부분을 측정하기 위해서는 100K 온도에서 측정될 수 있다.
상술한 절연막의 유전상수 및 계면트랩밀도와 함께, 또는 이와 독립적으로, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄(Ge) 채널; 및 저마늄 채널상 위치하는 절연막;을 포함하되, 절연막은 저마늄 채널과 접하여 위치하는 저마늄 산화물막; 및 저마늄 산화물 막상 위치하는 이트륨 함유 지르코늄 산화물의 고유전막;을 포함할 수 있다.
이트륨 산화물은 지르코늄 산화물 대비 낮은 유전율을 가지나, 열등의 외부 요인에 의한 손상(GeO desorption등)을 안정적으로 방지할 수 있다. 또한, 지르코늄 산화물은 이트륨 산화물 대비 높은 유전율을 가지나, 저마늄 산화물막을 보호하는 능력은 상대적으로 떨어진다. 고유전막이 지르코늄 산화물에 이트륨을 첨가한, 이트륨 함유 지르코늄 산화물인 경우, 열등의 외부 요인에 의해 저마늄 산화물막이 열화되는 것을 효과적으로 방지하면서도, 높은 유전상수 및 현재까지 보고된 수준에서 실질적으로 가장 낮은 계면트랩밀도를 갖는 우수한 계면 특성을 갖는 절연막의 구현이 가능하다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 저마늄 산화물막의 두께는 0.1 내지 1nm, 구체적으로는 0.1 내지 0.5nm일 수 있다. 이러한 저마늄 산화물 막의 두께는 절연막의 유전율 저하를 최소화하며 저마늄 채널과 고유전막 간 저 결함 중간층(계면층)의 역할을 수행할 수 있어 유리하다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 고유전막의 두께(물리적 두께)는 1 내지 30nm, 두꺼운 물리적 두께에 의해 누설 전류를 효과적으로 방지하면서도 2nm 이하의 EOT를 가질 수 있도록 유리하게는 5 내지 20nm, 누설 전류를 효과적으로 방지하면서도 1.5nm 이하의 EOT를 가질 수 있도록 보다 유리하게는 5 내지 14nm일 수 있다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자에 있어, 이트륨 함유 지르코늄 산화물의 고유전막은 3 내지 6 원자%(atomic%)의 이트륨을 함유하는 것이 유리하다. 이러한 특정 이트륨 함량 범위에서, 절연막과 저마늄 채널간 놀랍도록 우수한 계면 특성을 가질 수 있다. 구체적으로, 상술한 금속-절연막-반도체 캐패시터(MIS capacitor) 구조에서 측정된 C-V(capacitance-voltage) 그래프의 히스테리시스는 절연막과 저마늄 채널간 계면 특성을 직접적으로 지시하는 인자이다. 고유전막이 3 내지 6 원자%(atomic%)의 이트륨 함유 지르코늄 산화물인 경우, 이외의 범위로 이트륨을 함유하는 지르코늄 산화물의 히스테리시스(mV) 기준 20% 이하에 불과한 히스테리시스(mV)를 가질 수 있다.
상술한 유리한 이트륨 함량 범위와 함께, 또는 이와 독립적으로, 저마늄 산화물막 및 이트륨 함유 지르코늄 산화물의 고유전막을 포함하는 절연막은 가압 수소 열처리된 것일 수 있으며, 이러한 가압 수소 열처리에 의해 효과적인 계면 트랩의 패시베이션(passivation)이 이루어져 보다 낮은 계면트랩밀도를 가지며, 절연막의 결정성이 크게 향상되며 현저하게 높은 유전상수를 가질 수 있다.
유리하게는, 저마늄 산화물막 및 3 내지 6 원자%(atomic%)의 이트륨 함유 지르코늄 산화물의 고유전막을 포함하는 절연막은 가압 수소 열처리된 것일 수 있으며, 이러한 가압 수소 열처리에 의해, 저마늄 반도체 소자는 1012 (eV-1cm-2)이하, 구체적으로 1011 내지 1012(eV-1cm-2), 보다 더 구체적으로 1011 내지 8x1011(eV-1cm-2)에 불과한 극히 낮은 계면트랩밀도를 가질 수 있다. 또한, 이러한 수소 가압 열처리에 의해 절연막이 40 이상, 구체적으로 40 내지 60, 보다 구체적으로 45 내지 60, 보다 더 구체적으로 45 내지 55의 높은 유전상수를 가질 수 있다.
이때, 가압 수소 열처리는 적어도 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소에 의한 가압 열처리일 수 있으며, 가압 수소 열처리시 압력은 2 내지 30 atm, 유리하게는 15 내지 30 atm일 수 있고, 열처리 온도는 500℃ 이하의 저온 열처리, 구체적으로는 300 내지 500℃의 저온 열처리일 수 있다.
본 발명의 일 실시예에 있어, 절연막은 게이트 절연막일 수 있으며, 저마늄 반도체 소자는 저마늄 채널 및 절연막(게이트 절연막)을 포함하는 반도체 소자일 수 있다. 반도체 소자의 구체예로, FET(Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor)등을 들 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실질적인 일 예로, 저마늄 반도체 소자는 FET일 수 있으며, 이때, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄 채널을 사이에 두고 서로 이격된 소스와 드레인을 더 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 채널을 형성하는 저마늄층; 저마늄층의 채널 영역(저마늄 채널)상에 위치하는 게이트 절연막 ; 저마늄층의 채널 영역 양 단에 위치하는 소스와 드레인;을 포함할 수 있다. 이때, 게이트 절연막, 소스 및 드레인 각각에는 게이트 전극, 소스 전극 및 드레인 전극이 위치할 수 있음은 물론이다.
다른 실질적인 일 예로, 저마늄 반도체 소자는 IGBT일 수 있으며, 이때, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 저마늄 채널을 사이에 두고 서로 이격된 에미터와 콜렉터를 더 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 저마늄 반도체 소자는 채널을 형성하는 저마늄층; 저마늄층의 채널 영역(저마늄 채널)상에 위치하는 게이트 절연막 ; 저마늄층의 채널 영역 양 단에 위치하는 에미터와 콜렉터;를 포함할 수 있다.
또한, 본 발명은 저마늄 채널 및 게이트 절연막이 구비된 저마늄 반도체 소자를 포함하는 전자부품을 포함할 수 있다.
구체적으로, 본 발명에 따른 저마늄 반도체 소자를 포함하는 전자 부품은, 저마늄 채널 및 저마늄 채널상 위치하는 게이트 절연막이 구비된 저마늄 반도체 소자를 포함하는 스위치; 인버터; 메모리; 논리 게이트; 래치; 레지스터; 증폭기; 및 신호처리기; 중 하나 이상 또는 둘 이상의 결합체를 포함할 수 있다. 이때, 인버터는 상보형 인버터를 포함할 수 있으며, 메모리는 다이나믹 메모리, 스태틱 메모리를 포함할 수 있고, 논리 게이트는 AND 게이트, NAND 게이트, EXCLUSIVE-AND 게이트, OR 게이트, NOR 게이트, EXCLUSIVE-OR 게이트를 포함할 수 있다.
이와 함께, 본 발명의 일 실시예에 따른 전자 부품은 전자 부품의 용도 및 목적하는 작용에 따라, 알려진 다른 구성요소를 더 포함할 수 있음은 물론이다. 구체적인 일 예로, 전자 부품은 발광 다이오드, 터널 다이오드, 쇼트키 다이오드, 광 센서나바이오 센서등의 센서, 레이저나 발광 소자등의 광원, 클럭 회로, 논리 어레이, 프로그램 가능한 회로, 변압기, 디지털 회로, 아날로그 회로, 정류기 및/또는 광발전 소자등을 더 포함할 수 있다.
이하, 본 발명에 따른 저마늄 반도체 소자의 제조방법을 상술한다. 본 발명에 따른 저마늄 반도체 소자의 제조방법을 상술함에 있어, 절연막, 저마늄 산화물막, 고유전율막, 저마늄 채널등은 앞서 저마늄 반도체 소자에서 상술한 바와 유사 내지 동일함에 따라, 본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법은 저마늄 반도체 소자에서 상술한 모든 내용을 포함한다.
본 발명에 따른 저마늄 반도체 소자의 제조방법은 a) 저마늄 산화물막이 형성된 저마늄 채널 상, 이트륨 함유 지르코늄 산화물막을 형성하여 절연막을 제조하는 단계;를 포함한다.
이트륨 함유 지르코늄 산화물막은 반도체 분야에서 게이트 절연막을 형성하는데 통상적으로 사용하는 증착 방법에 의해 형성될 수 있다. 일 예로, 스퍼터(Sputter), PLD(Pulsed laser deposition), MOCVD(Metal-organic chemical vapor deposition), MBE(Molecular beam epitaxy), ALD(Atomic Layer Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition)등과 같이 반도체 분야에서 게이트 절연막을 형성시키는 데 사용되는 것으로 알려진 어떠한 방법을 사용하여도 무방하다. 다만, 지르코늄 산화물 막의 증착시 이트륨(또는 이트륨 전구체)을 동시 증착하여 이트륨 함유 지르코늄 산화물막을 형성할 수 있으며, 증착시 상술한 바와 같이, 3 내지 6 원자%(atomic%)의 이트륨 함유 지르코늄 산화물 막이 형성되도록 하는 것이 유리하다.
본 발명의 유리한 일 실시예에 따른 저마늄 반도체 소자의 제조방법은 a) 단계의 이트륨 함유 지르코늄 산화물막을 형성한 후, b) 저마늄 산화물 및 이트륨 함유 지르코늄 산화물 막을 포함하는 절연막을 가압 수소 열처리하는 단계;를 더 포함할 수 있다.
절연막의 가압 수소 열처리에 의해 저마늄 채널과 절연막의 계면 결함들이 패시베이션되며 계면트랩밀도가 현저히 감소될 수 있으며, 이트륨 함유 지르코늄 산화물 막의 결정성이 크게 향상되며 높은 유전상수를 갖는 고유전막으로 전환될 수 있다.
가압 수소 열처리는 적어도 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소에 의한 가압 열처리일 수 있다. 가압 가스이자 분위기를 형성하는 가스가 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소를 함유할 때, 비로소 수소에 의한 결함 패시베이션이 효과적으로 이루어질 수 있다. 또한, 적어도 90부피% 이상, 유리하게는 95부피% 이상, 보다 유리하게는 99부피% 이상의 수소 또는 중수소에 의한 가압과 함께, 가압 압력은 2 내지 30 atm, 유리하게는 15 내지 30 atm인 것이 좋다. 이러한 수소 함량과 가압 압력에 의해 이트륨 함유 지르코늄 산화물의 결정성을 크게 향상되며, 40 이상, 구체적으로 40 내지 60, 보다 구체적으로 45 내지 60, 보다 더 구체적으로 45 내지 55의 높은 유전상수를 갖는 절연막이 제조될 수 있다.
수소 가압 열처리시 열처리 온도는 500℃ 이하의 저온 열처리일 수 있으며, 구체적으로는 300 내지 500℃의 저온 열처리일 수 있다. 이러한 저온 열처리는 열에 취약한 저마늄의 손상을 방지하면서도 계면 특성을 효과적으로 향상시킬 수 있어 유리하다.
본 발명의 일 실시예에 따른 저마늄 반도체 소자의 제조방법은 a) 단계 전, 또는 a) 단계 후, 저마늄 채널이 형성되는 저마늄 층에 불순물을 도핑하여 도핑 영역 형성 단계를 더 포함할 수 있다. 이때, 도핑 영역은 목적하는 반도체 소자의 설계에 따른 소스, 드레인, 에미터, 및/또는 콜렉터에 해당할 수 있으며, 필요시 저마늄 층의 채널에 해당하는 영역(채널 영역) 또한 도핑될 수 있다. 그러나, 저마늄층 자체가 이미 전체적으로 n 형 또는 p형으로 도핑된 상태일 수 있음에 따라, 채널 영역에의 도핑은 필요시 선택적으로 수행될 수 있음은 물론이다.
도핑 영역 형성시, n형 불순물(P, As등) 및/또는 p형 불순물(B, Al등)을 이용하거나, 불순물의 도핑 농도를 달리하여, 서로 상이한 전기적 특성을 갖는 도핑 영역(n형 영역, p형 영역, 헤비 도핑 영역등)이 형성될 수 있음은 물론이다. 불순물의 도핑 및 활성화는 종래 실리콘이나 저마늄 소자 기반 공정에서 종래 알려진 어떠한 도핑 방법이나 활성화 방법을 사용하여도 무방하다.
구체 예로, 저마늄 반도체 소자의 제조방법은 저마늄 채널 영역 상 저마늄 산화물막 및 이트륨 함유 지르코늄 산화물 막을 순차적으로 형성하는 단계; 채널 영역의 양 단 영역에 불순물을 도핑하여 소스 및 드레인을 형성하는 단계; 및 고압 수소 열처리하는 단계를 포함할 수 있다.
다른 구체예로, 저마늄 반도체 소자의 제조방법은 저마늄 채널 영역 상 저마늄 산화물막 및 이트륨 함유 지르코늄 산화물 막을 순차적으로 형성하는 단계; 채널 영역의 양 단 영역에 불순물을 도핑하여 소스 및 드레인을 형성하는 단계; 이트륨 함유 지르코늄 산화물 막 상, 소스 상 및 드레인 상 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계; 및 고압 수소 열처리하는 단계;를 포함할 수 있다. 이때, 도핑 농도나 도핑 영역의 위치등은, 제조하고자 하는 소자에 따라 적절히 설계 변경될 수 있음은 물론이다.
게이트 전극, 소스 전극 또는 드레인 전극의 전극물질은 통상의 저마늄 기반 소자에서 저마늄과의 전기적 연결을 위해 사용되는 어떠한 물질이든 사용 가능하다. 구체적인 일 예로, 각 전극의 전극 물질은 Ni, Ti, Al, Pt, Au, Al, Zn, Cu등과 같은 금속 및/또는 플렉시블 소자에 유리한 그래핀이나 탄소나노튜브와 같은 전도성 나노 구조체를 포함할 수 있다. 게이트 전극, 소스 전극 및 드레인 전극은 각각 반도체 공정에서 전극을 형성하기 위해 통상적으로 사용하는 물리적 증착 또는 화학적 증착을 사용하여 수행될 수 있다.
반도체 소자의 특성 분석시, 절연막의 물리적 두께는 엘립소미터 및 투과전자현미경을 이용하여 분석하였으며, C-V(capacitance-voltage) 측정은 5kHz 내지 1MHz 주파수, 2~-2V 범위, 25mV의 진폭(amplitude) 및 300K의 온도(Dit 추출을 위한 측정시 100K 및 200K에서 수행)에서 수행되었다. I-V 측정은 B1500 semiconductor device analyzer (Agilent)를 사용하여 300K의 온도에서 수행되었다.
도 1은 실 제조된 저마늄 반도체 소자의 단면을 관찰한 고배율투과전자현미경 사진이다. 상세하게, 도 1의 저마늄 반도체 소자는 저마늄 웨이퍼(p-type Ge wafer, ~1015cm-3 Ga 농도)를 2퍼센트의 불산 수용액과 증류수로 번갈아가면서 3회 세척한 후, 플라즈마 산화(plasma oxidation, 8W, 30sec, 상온)시켜 EOT 기준 0.2nm의 저마늄 산화물막을 형성한 후, 저마늄 산화물막 상 ZrO2와 Y2O3 타겟을 사용한 동시 스퍼터링법을 이용하여 4 원자%의 이트륨 함유 지르코늄 산화물막(3.7nm)을 증착한 후 질소 분위기 450℃에서 5분동안 어닐링(PDA)을 수행하고, 리소그래피 방법을 이용하여 이트륨 함유 지르코늄 산화물막 상 게이트 전극(Al/TiN)을 형성하고 저마늄 웨이퍼의 후면에 Al을 도포하여 후면 전극(backside electrode)을 형성한 후, 99.99부피%의 수소에서 19.7atm 압력으로 300℃ 온도에서 10분 동안 가압 수소 열처리(H2-HPA)하여 제조된 샘플(도 1의 After H2-HPA로 도시) 및 후면 전극 형성 후 가압 수소 열처리가 아닌 10부피% 수소와 90부피% 질소가 혼합된 혼합 가스에서 1atm압력으로 300℃ 온도에서 10분 동안 열처리(FGA)하여 제조된 샘플(도 1의 After FGA로 도시)이다. 도 1에서 알 수 있듯이 가압수소 열처리에 의해 이트륨 함유 지르코늄 산화물 막의 결정성이 크게 향상된 것을 확인할 수 있다.
도 2는 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의 C-V를 300K에서 측정 도시한 도면이다. 이때, 도 2에서 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 C-V 측정 결과이며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리에 의해 제조된 샘플의 결과이다. 도 2에서 알 수 있듯이, 고압 수소 열처리에 의해 계면 트랩 밀도가 낮아지고 절연막이 결정화됨에 따라서 전기적인 특성이 향상되는 것을 확인할 수 있다.
도 3은 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm, 7.4nm 또는 11.1nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의 게이트 절연막 유전상수 값 및 EOT를 도시한 도면이다. 도 3에서, 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 C-V 측정 결과이며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리에 의해 제조된 샘플이다.
도 3에서 알 수 있듯이, 절연막의 품질 향상을 위해 일반적으로 수행되는 열처리(FGA) 대비, 고압 수소 열처리(H2-HPA)에 의해 절연막의 유전상수가 47.8로 크게 향상됨을 알 수 있으며, 이에 의해 20nm에 이르는 물리 두께를 가질 때에도 2.0 이하의 EOT가 구현됨을 알 수 있다.
도 4는 동시 스퍼터링시 0, 2, 2.2, 3.6, 5.2, 7.1 원자%의 이트륨 함유 지르코늄 산화물 막을 18.5nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조되고 고압 수소 열처리(H2-HPA)된 샘플들의 C-V 측정 결과로부터 산출된 히스테리시스(hysteresis) 크기를 도시한 도면이다. 도 4에서 알 수 있듯이, 고유전막이 3~6 원자%의 이트륨 함유하는 경우 그 외의 범위 대비 히스테리시스가 급격하게 작아짐을 알 수 있으며, 고유전막이 3~6 원자%의 이트륨 함유하고 고압 수소 열처리 하는 경우 절연막과 저마늄 채널간 계면 결함이 작은 우수한 특성의 계면이 형성됨을 확인 할 수 있다.
도 5는 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의200K에서의 C-V 측정 결과를 도시한 도면 및 100K 또는 200K의 C-V 결과로부터 산출된 계면트랩밀도(Dit)를 도시한 도면이다. 도 5에서 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 결과를 의미하며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리에 의해 제조된 샘플의 결과를 의미한다.
도 5에서 알 수 있듯이, 고압 수소 열처리(HPA)에 의해 제조된 샘플의 경우 일반적인 열처리(FGA)에 의해 제조된 샘플의 계면트랩밀도 대비 65% 이상 감소된 계면트랩밀도를 가짐을 알 수 있으며, 계면트랩밀도가 4.2x011 eV-1cm-2에 불과하여 현재 보고된 최고 수준에 이르는 우수한 계면 특성을 가짐을 알 수 있다.
도 6은 동시 스퍼터링시 4 원자%의 이트륨 함유 지르코늄 산화물 막을 3.7nm 두께로 제조한 것을 제외하고 도 1의 저마늄 반도체 소자와 동일한 방법으로 제조된 샘플들의 I-V를 측정하여, 전계 크기에 따른 게이트 누설 전류를 도시한 도면이다. 도 6에서 'After H2-HPA'는 도 1 샘플과 동일하게 가압 수소 열처리에 의해 제조된 샘플의 결과를 의미하며, 'After FGA'는 도 1 샘플과 동일하게 10부피% 수소 혼합 가스에서 1atm압력 하 수행된 열처리(FGA)에 의해 제조된 샘플의 결과를 의미한다. 또한, 도 6에서 Jg@VFB-1V의 점선은 플랫 밴드 전압 - 1V 지점에서의 게이트 누설 전류를 의미하는 것이다.
도 6에서 알 수 있듯이, EOT가 0.57nm에 불과함에도 불구하고, 두꺼운 물리적 두께 및 절연막의 고결정성에 의해, 게이트 누설 전류의 값이 매우 낮은 것을 확인할 수 있다.
이상과 같이 본 발명에서는 특정된 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (13)

  1. 저마늄(Ge) 채널; 및
    상기 저마늄 채널상 위치하는 절연막;
    을 포함하되,
    상기 절연막의 유전상수는 40 내지 60이며, 저마늄 채널을 이루는 저마늄의 에너지 밴드갭의 중심(Ei, eV)을 기준으로 Ei -0.2 eV ~ Ei + 0.2 eV의 범위에서, 1x1011 내지 8x1011(eV-1cm-2)의 계면트랩밀도(Dit)를 갖는 저마늄 반도체 소자.
  2. 제 1항에 있어서,
    상기 절연막은 상기 저마늄 채널과 접하여 위치하는 저마늄 산화물막; 및 상기 저마늄 산화물 막상 위치하는 이트륨 함유 지르코늄 산화물의 고유전막;을 포함하는 저마늄 반도체 소자.
  3. 제 2항에 있어서,
    저마늄 산화물막의 두께는 0.1 내지 1nm인 저마늄 반도체 소자.
  4. 제 2항에 있어서,
    상기 고유전막은 3 내지 6 원자%(atomic%) 이트륨을 함유하는 저마늄 반도체 소자.
  5. 제 2항에 있어서,
    상기 고유전막의 두께는 1 내지 30nm인 저마늄 반도체 소자.
  6. 제 1항에 있어서,
    상기 절연막은 가압 수소 열처리된 저마늄 반도체 소자.
  7. 제 1항에 있어서,
    상기 반도체 소자는 상기 저마늄 채널을 사이에 두고 서로 이격된 소스와 드레인을 더 포함하는 저마늄 반도체 소자.
  8. a) 저마늄 산화물막이 형성된 저마늄 채널 상, 이트륨 함유 지르코늄 산화물막을 형성하여 절연막을 제조하는 단계; 및
    b) 상기 절연막을 가압 수소 열처리하는 단계;를 포함하는 저마늄 반도체 소자의 제조방법.
  9. 삭제
  10. 제 8항에 있어서,
    상기 가압 수소 열처리는 적어도 90부피% 이상의 수소 또는 중수소에 의한 가압 열처리인 저마늄 반도체 소자의 제조방법.
  11. 제 8항에 있어서,
    상기 가압 수소 열처리시 압력은 2 내지 30 atm인 저마늄 반도체 소자의 제조방법.
  12. 제 11항에 있어서,
    상기 가압 수소 열처리시 압력은 15 내지 30 atm인 저마늄 반도체 소자의 제조방법.
  13. 제 10항에 있어서,
    상기 가압 수소 열처리시 열처리 온도는 300 내지 500℃인 저마늄 반도체 소자의 제조방법.
KR1020180037209A 2018-03-21 2018-03-30 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법 Active KR102056312B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180032869 2018-03-21
KR1020180032869 2018-03-21

Publications (2)

Publication Number Publication Date
KR20190110916A KR20190110916A (ko) 2019-10-01
KR102056312B1 true KR102056312B1 (ko) 2019-12-16

Family

ID=68207553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037209A Active KR102056312B1 (ko) 2018-03-21 2018-03-30 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102056312B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium

Also Published As

Publication number Publication date
KR20190110916A (ko) 2019-10-01

Similar Documents

Publication Publication Date Title
EP2306497B1 (en) Method for manufacturing a low defect interface between a dielectric and a III/V compound
Wang et al. A physical model for the hysteresis phenomenon of the ultrathin ZrO 2 film
Hosoi et al. Performance and reliability improvement in SiC power MOSFETs by implementing AlON high-k gate dielectrics
Kim et al. Dipole formation and electrical properties according to SiO2 layer thickness at an Al2O3/SiO2 interface
Azam et al. Engineering a unified dielectric solution for AlGaN/GaN MOS-HFET gate and access regions
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
JP2008053554A (ja) 電子デバイスとその製造方法
KR102056312B1 (ko) 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법
Nguyen et al. Investigating FinFET sidewall passivation using epitaxial (100) Ge and (110) Ge metal–oxide–semiconductor devices on AlAs/GaAs
Ye et al. Capacitance-Voltage Characterization of Atomic-Layer-Deposited Al2O3/InGaAs and Al2O3/GaAs Metal-Oxide-Semiconductor Structures
Wu et al. Comparison of Ge Surface Passivation Between $\hbox {SnGeO} _ {x} $ Films Formed by Oxidation of Sn/Ge and $\hbox {SnGe} _ {x}/\hbox {Ge} $ Structures
Liu et al. Wet thermal annealing effect on TaN/HfO2/Ge metal—oxide—semiconductor capacitors with and without a GeO2 passivation layer
Dimoulas Electrically active interface and bulk semiconductor defects in high-k/Germanium structures
Yang et al. Improvement of the Enhancement-Mode GaN MIS-HEMTs by Fluorine Doping in the Dielectric Gate Stack
Watanabe et al. Gate stack technologies for SiC power MOSFETs
Joo et al. Dependence of Chemical Composition Ratio on Electrical Properties of HfO2–Al2O3 Gate Dielectric
Chen et al. Electrical characteristics of thin HfO2 gate dielectrics prepared using different pre-deposition surface treatments
Kambayashi et al. High Power Normally-Off GaN MOSFET
Chen et al. Improving Reliability of IWO Thin Film Transistors with ZrAlO x via Varying AlO x/ZrO x Deposition Sequence in ALD
Morisaki et al. Effects of interface oxide layer on HfO 2 gate dielectrics [MISFETS]
Wang Interface engineering for GaN HEMTs
Oulachgar et al. Fabrication and Characterization of GaAs MOS Capacitor With CVD Grown Polymer-Based Thin Film as a Gate Dielectric
Kwo et al. High κ Gate Dielectrics for Compound Semiconductors
Lin et al. Studies on Al2O3/ZrO2/Al2O3 high K gate dielectrics applied in a fully depleted SOI MOSFET
Lin et al. InGaAs MOSCAPs and self-aligned inversion-channel MOSFETs with Al2O3/Ga2O3 (Gd2O3) as a gate dielectric

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180330

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190521

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190926

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221121

Start annual number: 4

End annual number: 4