[go: up one dir, main page]

KR102038525B1 - Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 - Google Patents

Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 Download PDF

Info

Publication number
KR102038525B1
KR102038525B1 KR1020180115141A KR20180115141A KR102038525B1 KR 102038525 B1 KR102038525 B1 KR 102038525B1 KR 1020180115141 A KR1020180115141 A KR 1020180115141A KR 20180115141 A KR20180115141 A KR 20180115141A KR 102038525 B1 KR102038525 B1 KR 102038525B1
Authority
KR
South Korea
Prior art keywords
region
conductive
conductivity type
silicon carbide
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180115141A
Other languages
English (en)
Inventor
강태영
경신수
Original Assignee
파워큐브세미(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워큐브세미(주) filed Critical 파워큐브세미(주)
Priority to KR1020180115141A priority Critical patent/KR102038525B1/ko
Application granted granted Critical
Publication of KR102038525B1 publication Critical patent/KR102038525B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H01L29/872—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L27/0248—
    • H01L27/0255—
    • H01L27/0259—
    • H01L29/47—
    • H01L29/73—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전력 반도체에 관한 것이다. 전력 반도체는, 방열판, ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드, 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드의 캐소드 메탈층에 전기적으로 연결되며, 보조 전극과는 바이패스 연결에 의해 전기적으로 연결되며, 상기 방열판의 상부에 배치되는 메인 리드 프레임, 상기 메인 리드 프레임으로부터 이격되어 상기 방열판의 상부에 배치되며, 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드의 애노드 메탈층에 전기적으로 연결되는 서브 리드 프레임 및 상기 메인 리드 프레임, 상기 서브 리드 프레임 및 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드를 보호하는 몰드를 포함할 수 있다.

Description

ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드{SiC SBD with ESD protection}
본 발명은 전력 반도체에 관한 것이다.
실리콘카바이드(SiC) 쇼트키 정션 배리어 다이오드(SBD)는 낮은 턴온 전압 및 접합 커패시턴스, 빠른 회복 시간, 및 높은 컷오프 주파수 특성을 갖는다. 이러한 특성으로 인해, SiC SBD는 RF SMPS(Radio Frequency Switched-Mode Power Supply), PIMC(Power Management Integrated Circuit) 등에 널리 사용된다. 고전압 분야에 적용될 때, SiC SBD는 고전압뿐 아니라 ESD(Electro-Static Discharge)도 견뎌야 한다.
한국 공개특허공보 제10-2014-0074930호
본 발명은 실리콘카바이드 쇼트키 정션 배리어 다이오드의 HBM(Human-Body Model) 및 MM(Machine Model) ESD 특성을 개선하고자 한다.
본 발명의 일측면에 따른 실시예는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드를 제공한다. ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드는, 제1 도전형 기판, 상기 제1 도전형 기판의 상부에 에피택셜 성장된 제1 도전형 에피층, 상기 제1 도전형 에피층의 액티브 영역에 형성된 복수의 제2 도전형 접합 영역, 상기 제1 도전형 에피층의 접합 종단 영역에 형성된 제2 도전형 버퍼 영역, 상기 제2 도전형 버퍼 영역으로부터 이격되어 상기 접합 종단 영역에 형성된 제1 도전형 베이스 영역 및 제2 도전형 에미터 영역, 상기 접합 종단 영역에 형성되며 상기 액티브 영역을 정의하는 절연층, 상기 액티브 영역에 형성된 쇼트키 메탈층, 상기 쇼트키 메탈층의 상부에 형성된 애노드 전극, 상기 절연층에 의해 상기 쇼트키 메탈층 및 상기 애노드 전극으로부터 이격되며, 상기 제1 도전형 베이스 영역 및 상기 제2 도전형 에미터 영역의 상부에 형성된 보조 전극, 상기 제1 도전형 기판의 하부에 형성된 캐소드 전극 및 상기 보조 전극과 상기 캐소드 전극을 전기적으로 연결하는 바이패스 연결을 포함할 수 있다.
일 실시예로, 상기 제1 도전형 베이스 영역 및 상기 제2 도전형 에미터 영역은 상기 제1 도전형 에피층의 둘레를 따라 형성되는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
일 실시예로, 상기 제2 도전형 버퍼 영역은, 상기 제1 도전형 베이스 영역 및 상기 제2 도전형 에미터 영역에 의해 형성되는 BJT의 컬렉터로 동작하는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
일 실시예로, 상기 BJT는 턴온되어 상기 바이패스 연결이 상기 제1 도전형 에피층과 상기 캐소드 메탈층을 전기적으로 연결하는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
일 실시예로, 상기 보조 전극은 상기 제1 도전형 에피층의 상면 모서리에 형성되는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
본 발명의 다른 측면에 따른 실시예는 다이오드 패키지를 제공한다. 다이오드 패키지는, 방열판, ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드, 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드의 캐소드 메탈층에 전기적으로 연결되며, 보조 전극과는 바이패스 연결에 의해 전기적으로 연결되며, 상기 방열판의 상부에 배치되는 메인 리드 프레임, 상기 메인 리드 프레임으로부터 이격되어 상기 방열판의 상부에 배치되며, 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드의 애노드 메탈층에 전기적으로 연결되는 서브 리드 프레임 및 상기 메인 리드 프레임, 상기 서브 리드 프레임 및 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드를 보호하는 몰드를 포함할 수 있다.
본 발명의 실시예에 따르면, 실리콘카바이드 쇼트키 정션 배리어 다이오드의 HBM 및 MM ESD 특성이 개선될 수 있다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드를 예시적으로 도시한 단면도이다.
도 2는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드의 상부 전극을 예시적으로 도시한 도면이다.
도 3은 도 1에 도시된 ESD 방지 구조의 등가 회로를 예시적으로 도시한 도면이다.
도 4는 및 도 5는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 제조 공정을 예시적으로 도시한 도면이다.
도 6은 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 패키지를 예시적으로 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 이해를 돕기 위해, 일반적인 구조의 전력 반도체 소자를 예를 들어 설명하지만, 본 발명은 전력 반도체 장치에 한정되지 않는다.
도 1은 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드를 예시적으로 도시한 단면도이며, 도 2는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드의 상부 전극을 예시적으로 도시한 도면이다. 여기서, 도 2의 (a)는 제1 도전형 에피층(110)의 상면을 예시적으로 도시한 도면이며, 도 2의 (b)는 실리콘 카바이드 정션 배리어 다이오드의 상면을 예시적으로 도시한 도면이다.
도 1 및 도 2를 함께 참조하면, 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)는 액티브 영역 및 액티브 영역을 적어도 둘러싸는 엣지 종단 영역으로 구분된다. 액티브 영역은 쇼트키 접합 및 PN 접합을 포함한다. 에지 종단 영역은, 가드링(Guard ring), 베벨(Bevel), 접합 종단 연장(Junction Termination Extension) 등 다양한 구조를 가질 수 있다.
실리콘카바이드 쇼트키 정션 배리어 다이오드(100)는, 제1 도전형 기판(105), 제1 도전형 에피층(110), 제2 도전형 접합 영역(120), 제2 도전형 버퍼 영역(125), 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135), 절연층(140), 쇼트키 메탈층(150), 애노드 전극(160), 및 캐소드 전극(165)을 포함한다. 여기서, 제1 도전형은 n형 불순물에 의해 도핑되며, 제2 도전형은 p형 불순물에 의해 도핑된 영역 또는 층을 지칭하지만, 그 반대의 경우도 가능함은 충분히 이해할 수 있다.
제1 도전형 기판(105)은, 4H-SiC 또는 6H-SiC 기판에 제1 도전형 불순물을 도핑하여 형성된다.
제1 도전형 에피층(110)은, 제1 도전형 기판(105)의 상부에 제1 도전형 불순물이 도핑된 실리콘카바이드를 에피택셜 성장시켜 형성된다.
복수의 제2 도전형 접합 영역(120)은, 제1 도전형 에피층(110) 상면의 액티브 영역에 형성된다. 복수의 제2 도전형 접합 영역(120)은, 상대적으로 높은 농도로 제2 도전형 불순물을 제1 도전형 에피층(110)에 이온 주입하여 형성될 수 있다. 이온 주입에 의해, 복수의 제2 도전형 접합 영역(120)은, 제1 도전형 에피층(110)의 상면으로부터 제1 도전형 에피층(110) 내부로 연장되어 형성된다.
제2 도전형 버퍼 영역(125)은, 제1 도전형 에피층(110) 상면의 액티브 영역 및 에지 종단 영역에 걸쳐 형성되며, 액티브 영역을 둘러싼다. 상세하게, 제2 도전형 버퍼 영역(125)의 일측은 절연층(140)을 넘어 쇼트키 메탈층(150)에 접촉하며, 제2 도전형 버퍼 영역(125)의 타측은 수평 방향으로 에지 종단 영역을 향해 연장된다. 에지 종단 영역으로 연장된 제2 도전형 버퍼 영역(125)은, 절연층(140)에 접촉하지만, 절연층(140)을 넘어서까지 연장되진 않는다. 제2 도전형 버퍼 영역(125)은, 제2 도전형 불순물을 제1 도전형 에피층(110)에 이온 주입하여 형성될 수 있다. 제2 도전형 버퍼 영역(125)의 폭은, 제2 도전형 접합 영역(120)보다 크다. 제2 도전형 버퍼 영역(125)은, 소자의 내압을 유지하면서 전계를 분산시키는 기능을 가지며, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)에 의해 형성되는 BJT의 컬렉터로서 동작한다.
제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)은, 제2 도전형 버퍼 영역(125)으로부터 이격되어 제1 도전형 에피층(110) 상면의 에지 종단 영역에 형성된다. 즉, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)은, 제1 도전형 에피층(110) 상면의 최외곽에 형성될 수 있다. 일 실시예로, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)은, 제1 도전형 에피층(110)의 상면의 둘레를 따라 형성될 수 있으며, 제2 도전형 버퍼 영역(125)의 적어도 일부를 둘러쌀 수 있다. 다른 실시예로, 제1 도전형 에피층(110)의 상면이 사각형상인 경우, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)은, 사각형의 모서리에 형성될 수 있으며, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)이 결합된 영역의 형상은 실질적으로 삼각형일 수 있다.
절연층(140)은 버퍼층(125)의 일부 및 에지 종단 영역의 제1 도전형 에피층(110) 상부에 형성된다. 절연층(140)은, 복수의 제2 도전형 접합 영역(120)을 둘러싸도록 형성되어 액티브 영역을 정의한다. 절연층(140)은 제2 도전형 버퍼 영역(125)의 적어도 일부와 중첩되도록 형성된다. 절연층(140)은, 제2 도전형 버퍼 영역(125)의 좌측 일부는 노출되는 위치에서 제1 도전형 베이스 영역(130)을 향해 수평 방향으로 연장되어 제2 도전형 버퍼 영역(125)의 나머지 부분을 덮는다. 절연층(140)은, 제1 도전형 베이스 영역(130)의 적어도 일부가 노출되는 위치까지 연장된다. 따라서, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)의 적어도 일부는 상방으로 노출되며, 보조 전극(163)은 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)이 노출된 위치에 형성된다. 절연층(140)은, 산화실리콘, PSG(Phosphosilicate glass), BSG(Borosilicate glass), BPSG(Borophosphosilicate glass) 등으로 형성될 수 있다.
쇼트키 메탈층(150)은 제1 도전형 에피층(110)의 상부에 형성되며, 복수의 제2 도전형 접합 영역(120)의 상면과 접촉하며, 제1 도전형 에피층(110)의 일부와 쇼트키 접합된다. 쇼트키 메탈층(150)은, 절연층(140)의 일부를 덮도록 수평 방향으로 연장될 수 있다.
애노드 전극(160)은 쇼트키 메탈층(150)의 상부에 형성되며, 캐소드 전극(165)은 제1 도전형 기판(105)의 하부에 형성된다. 애노드 전극(160) 및 캐소드 전극(165)은 금속 또는 금속 합금으로 형성된다. 오믹 접촉을 위한 실리사이드층(미도시)는 제1 도전형 기판(105)과 캐소드 전극(165) 사이 및 보조 전극(163)과 제1 도전형 베이스 영역(130)/제2 도전형 에미터 영역(135) 사이에 형성될 수 있다.
보조 전극(163)은 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)의 상부에 형성되며, 와이어 등에 의해 캐소드 전극(165)에 전기적으로 연결된다. 복수의 보조 전극(163)은, 절연층(140)에 의해 노출된 제1 도전형 베이스 영역(130)/제2 도전형 에미터 영역(135)의 적어도 일부 위에 각각 형성될 수 있다. 도 2의 (a)에 예시된 바와 같이, 제1 도전형 에피층(110)의 모서리 부근에 삼각형 제1 도전형 베이스 영역(130)/제2 도전형 에미터 영역(135)이 형성된 경우, 보조 전극(163)은 제1 도전형 에피층(110)의 모서리 중 적어도 둘 이상에 형성될 수 있다.
보조 전극(163)과 캐소드 전극(165)은 바이패스 연결(170)에 의해 전기적으로 연결된다. 여기서, 바이패스 연결(170)은, 패키지 과정에서 보조 전극(163)을 메인 리드 프레임(210)의 헤드(211)에 연결하는 와이어링일 수 있으나, 이에 반드시 한정되는 것은 아니다.
이하에서는 복수의 제2 도전형 접합 영역(120)을 가진 실리콘카바이드 다이오드의 동작을 설명한다.
제2 도전형 접합 영역(120)을 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)는, 기존 쇼트키 다이오드와 비교할 때, 항복전압과 누설전류 특성을 향상시킬 수 있다. 복수의 제2 도전형 접합 영역(120)은, 제1 도전형 에피층(110)과 PN 접합하며, 쇼트키 메탈층(150)은 제1 도전형 에피층(110)과 쇼트키 접촉한다.
역방향 전압 인가시, 복수의 제2 도전형 접합 영역(120)은 제1 도전형 에피층(110)과의 PN 접합으로 인해 공핍층을 형성한다. 복수의 제2 도전형 접합 영역(120)의 주변을 따라 형성된 공핍층은 누설전류가 흐를 수 있는 경로를 차단하기 때문에, 일반적인 쇼트키 다이오드에 비해 낮은 누설전류 값을 가진다. 특히, 복수의 제2 도전형 접합 영역(120)의 주변을 따라 형성된 공핍층은 쇼트키 메탈층(150)과 제1 도전형 에피층(110)이 접하는 영역에 집중되는 전계를 상대적으로 감소시킬 수 있다. 이로 인해, 일반적인 쇼트키 다이오드보다 상대적으로 높은 임계전압을 구현할 수 있다.
도 3은 도 1에 도시된 ESD 방지 구조의 등가 회로를 예시적으로 도시한 도면이다. 여기서, 도 3의 (a)는 제1 도전형 베이스 영역(130)/제2 도전형 에미터 영역(135)이 형성되지 않은 구조이며, 도 3의 (b)는 제1 도전형 베이스 영역(130)/제2 도전형 에미터 영역(135)이 형성된 구조이다.
도 3의 (a)를 참조하면, 제1 도전형 에피층(110)은 제2 도전형 접합 영역(120)과 PN 접합하며, 쇼트키 메탈층(150)과는 쇼트키 접합을 한다. 순방향 전압 인가시, 제2 도전형 접합 영역(120)의 턴온 전압은 쇼트키 접합보다 크므로, 쇼트키 접합 영역부터 전류가 흐르며, 인가 전압이 증가하면, 제2 도전형 접합 영역(120)을 통해서도 전류가 흐른다. 제2 도전형 접합 영역(120)은 순방향 전압 인가시 전류를 일부 제한한다. 한편, 역방향 전압 인가시, 제2 도전형 접합 영역(120)에 의해 생성되는 공핍층은 누설 전류를 감소시키는 역할을 한다.
도 3의 (b)를 참조하면, 순방향 전압 인가시 제2 도전형 접합 영역(120)과 쇼트키 접합의 기능은 상술한 바와 동일하다. 한편, 순간적으로 많은 전류가 순방향으로 흐르는 경우, 제1 도전형 베이스 영역(130), 제2 도전형 에미터 영역(135) 및 제2 도전형 버퍼 영역(125)으로 형성되는 BJT가 턴온된다. BJT가 턴오프 상태일 때, 바이패스 연결(170)은 제1 도전형 에피층(110)을 캐소드 메탈층(165)으로부터 전기적으로 분리시킨다. 한편, BJT가 턴온되면, 바이패스 연결(170)에 의해 제1 도전형 에피층(110)과 캐소드 메탈층(165)이 전기적으로 연결되며, 이로 인해, 전류는 바이패스 연결(170)을 통해 캐소드 메탈층(165)으로 흐른다. 즉, 순간적으로 흐르는 많은 전류는 제1 도전형 에피층(110) 및 제1 도전형 기판(105)에 손상을 유발할 수 있는데, 이 전류가 흐를 수 있는 경로를 BJT와 바이패스 연결(170)이 제공함으로써, 제1 도전형 에피층(110) 및 제1 도전형 기판(105)에 발생하는 손상이 최소화될 수 있다.
도 4는 및 도 5는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 제조 공정을 예시적으로 도시한 도면이다.
도 4와 5를 함께 참조하면, 복수의 제2 도전형 접합 영역(120), 제2 도전형 버퍼 영역(125), 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)이 제1 도전형 에피층(110)의 상면에 형성된다(도 4의 (a)). 포토레지스트를 제1 도전형 에피층(110)의 상면에 도포하고, 이온 주입될 영역에 위치한 포토레지스트를 제거한다. 제1 도전형 불순물 및 제2 도전형 불순물은 차례로 이온 주입되어 도 2의 (a)에 예시된 구조가 형성된다. 한편, 복수의 가드링은 제2 도전형 버퍼 영역(125)에 형성될 수 있다.
절연층(140)이 제1 도전형 에피층(110)의 상면에 형성된다(도 4의 (b)). 절연층(140)은, 산화실리콘, PSG, BSG, BPSG 등으로 절연막을 제1 도전형 에피층(110) 상면 전체에 형성한 후, 액티브 영역(150') 및 보조 전극층 영역(163')에 대응하는 절연막을 제거하여 형성된다.
쇼트키 메탈층(150)이 액티브 영역(150')에 형성된다(도 5의 (c)). 쇼트키 메탈층(150)은 낮은 에너지 장벽을 가진 소재 또는 둘 이상의 금속으로 된 합금으로 형성될 수 있으며, 예를 들어, 티타늄, 크롬, 폴리실리콘, 알루미늄, 및 탄탈룸 중 어느 하나 또는 둘 이상의 조합으로 형성될 수 있다.
애노드 전극(160)은 쇼트키 메탈층(150) 상부에, 보조 전극(163)은 보조 전극층 영역(163')에 그리고 캐소드 전극(165)는 제1 도전형 기판(105)의 하부에 각각 형성된다(도 5의 (d)). 전극층은, 예를 들어, 알루미늄으로 형성될 수 있다. 보조 전극(163)에 의해, 제1 도전형 베이스 영역(130) 및 제2 도전형 에미터 영역(135)은 서로 전기적으로 연결되며, 이후 패키지 공정에서 캐소드 전극(165)에 연결된다.
도 6은 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 패키지를 예시적으로 도시한 도면이다.
ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 패키지(이하 다이오드 패키지)는, 순서대로 적층된 방열판(230), 메인 리드 프레임(210) 및 서브 리드 프레임(220), 및 몰드(240)를 포함한다.
방열판(230)은 열 전도성이 우수한 금속 또는 금속 합금으로 형성될 수 있다. 방열판(230) 상면의 상부에는 다이오드 패키지를 고정하기 위한 고정 부재, 예를 들어, 나사 등을 삽입할 수 있는 관통홀(231)이 형성될 수 있다.
메인 리드 프레임(210) 및 서브 리드 프레임(220)은 방열판(230)의 상면에 배치된다. 메인 리드 프레임(210)은, 헤드(211), 이너 리드(212), 및 아우터 리드(213)를 포함하며, 서브 리드 프레임(220)은, 헤드(221), 이너 리드(222), 및 아우터 리드(223)를 포함한다. 메인 리드 프레임(210) 및 서브 리드 프레임(220)은 금속 또는 금속 합금으로 형성될 수 있다.
메인 리드 프레임(210)의 헤드(211) 상면에는, 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)가 배치된다. 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)는 배면에 형성된 전극을 가지므로, 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)는 전도성 접착 부재를 이용하여 헤드(211)의 상면에 고정될 수 있으며, 메인 리드 프레임(210)은 와이어링 등에 의하지 않고서도 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)가 출력한 전류를 외부로 전달할 수 있다. 메인 리드 프레임(210)의 이너 리드(212)는, 일단이 헤드(211)의 하부에 연결되며, 적어도 일부는 몰딩(240)에 의해 커버된다. 메인 리드 프레임(210)의 아우터 리드(213)는, 이너 리드(212)의 타단에 연결되며, 외부에 노출된다. 서브 리드 프레임(220)의 헤드(221)는, 예를 들어, 와이어링에 의해서, 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)의 상면과 전기적으로 연결된다. 한편, 복수의 보조 전극(165) 중 적어도 하나 또는 모두는 와이어링(도 1의 바이패스 연결(170))에 의해 메인 리드 프레임(210)의 헤드(211)에 전기적으로 연결된다. 이를 통해, PNP BJT의 베이스에 해당하는 제1 도전형 베이스 영역(130)과 에미터에 해당하는 제2 도전형 에미터 영역(135)은 캐소드 전극(165)에 전기적으로 연결된다.
몰드(240)는 실리콘카바이드 쇼트키 정션 배리어 다이오드(100)를 보호한다. 몰드(240)는, 쇼트키 정션 배리어 다이오드(100), 메인 및 서브 리드 프레임(210, 220)의 적어도 일부, 및 방열판(230) 상면의 적어도 일부에 절연성을 갖는 합성 수지를 압출 성형하여 형성될 수 있다. 한편, 몰드(240)는 방열판(230) 전체를 커버하도록 형성될 수도 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 제1 도전형 기판;
    상기 제1 도전형 기판의 상부에 에피택셜 성장된 제1 도전형 에피층;
    상기 제1 도전형 에피층의 액티브 영역에 형성된 복수의 제2 도전형 접합 영역;
    상기 제1 도전형 에피층의 접합 종단 영역에 형성된 제2 도전형 버퍼 영역;
    상기 제2 도전형 버퍼 영역으로부터 이격되어 상기 접합 종단 영역에 형성된 제1 도전형 베이스 영역 및 제2 도전형 에미터 영역;
    상기 접합 종단 영역에 형성되며 상기 액티브 영역을 정의하는 절연층;
    상기 액티브 영역에 형성된 쇼트키 메탈층;
    상기 쇼트키 메탈층의 상부에 형성된 애노드 전극;
    상기 절연층에 의해 상기 쇼트키 메탈층 및 상기 애노드 전극으로부터 이격되며, 상기 제1 도전형 베이스 영역 및 상기 제2 도전형 에미터 영역의 상부에 형성된 보조 전극;
    상기 제1 도전형 기판의 하부에 형성된 캐소드 전극; 및
    상기 보조 전극과 상기 캐소드 전극을 전기적으로 연결하는 바이패스 연결을 포함하는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
  2. 청구항 1에 있어서, 상기 제1 도전형 베이스 영역 및 상기 제2 도전형 에미터 영역은 상기 제1 도전형 에피층의 둘레를 따라 형성되는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
  3. 청구항 1에 있어서, 상기 제2 도전형 버퍼 영역은, 상기 제1 도전형 베이스 영역 및 상기 제2 도전형 에미터 영역에 의해 형성되는 BJT의 컬렉터로 동작하는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
  4. 청구항 3에 있어서, 상기 BJT는 턴온되어 상기 바이패스 연결이 상기 제1 도전형 에피층과 캐소드 메탈층을 전기적으로 연결하는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
  5. 청구항 1에 있어서, 상기 보조 전극은 상기 제1 도전형 에피층의 상면 모서리에 형성되는 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드.
  6. 방열판;
    청구항 1의 ESD 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드;
    상기 실리콘카바이드 쇼트키 정션 배리어 다이오드의 캐소드 메탈층에 전기적으로 연결되며, 보조 전극과는 바이패스 연결에 의해 전기적으로 연결되며, 상기 방열판의 상부에 배치되는 메인 리드 프레임;
    상기 메인 리드 프레임으로부터 이격되어 상기 방열판의 상부에 배치되며, 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드의 애노드 메탈층에 전기적으로 연결되는 서브 리드 프레임; 및
    상기 메인 리드 프레임, 상기 서브 리드 프레임 및 상기 실리콘카바이드 쇼트키 정션 배리어 다이오드를 보호하는 몰드를 포함하는 다이오드 패키지.
KR1020180115141A 2018-09-27 2018-09-27 Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드 Active KR102038525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180115141A KR102038525B1 (ko) 2018-09-27 2018-09-27 Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180115141A KR102038525B1 (ko) 2018-09-27 2018-09-27 Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드

Publications (1)

Publication Number Publication Date
KR102038525B1 true KR102038525B1 (ko) 2019-11-26

Family

ID=68731549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180115141A Active KR102038525B1 (ko) 2018-09-27 2018-09-27 Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드

Country Status (1)

Country Link
KR (1) KR102038525B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021225372A1 (en) * 2020-05-06 2021-11-11 Power Cubesemi Inc. Silicon carbide junction barrier schottky diode with enhanced ruggedness
KR102655449B1 (ko) 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223016A (ja) * 2004-02-03 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体装置
WO2007005844A2 (en) * 2005-07-05 2007-01-11 International Rectifier Corporation Schottky diode with improved surge capability
JP2010087195A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
KR20140074930A (ko) 2011-09-11 2014-06-18 크리, 인코포레이티드 쇼트키 다이오드
WO2017005684A1 (en) * 2015-07-03 2017-01-12 Abb Schweiz Ag Junction barrier schottky diode with enhanced surge current capability
JP2017028149A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223016A (ja) * 2004-02-03 2005-08-18 Fuji Electric Device Technology Co Ltd 半導体装置
WO2007005844A2 (en) * 2005-07-05 2007-01-11 International Rectifier Corporation Schottky diode with improved surge capability
JP2010087195A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
KR20140074930A (ko) 2011-09-11 2014-06-18 크리, 인코포레이티드 쇼트키 다이오드
WO2017005684A1 (en) * 2015-07-03 2017-01-12 Abb Schweiz Ag Junction barrier schottky diode with enhanced surge current capability
JP2017028149A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021225372A1 (en) * 2020-05-06 2021-11-11 Power Cubesemi Inc. Silicon carbide junction barrier schottky diode with enhanced ruggedness
CN115485859A (zh) * 2020-05-06 2022-12-16 电导魔方股份有限公司 具有增强紧固性的碳化硅结势垒肖特基二极管
KR102655449B1 (ko) 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법

Similar Documents

Publication Publication Date Title
JP3288115B2 (ja) 半導体部品
US8089134B2 (en) Semiconductor device
US9997510B2 (en) Semiconductor device layout structure
JP6206862B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5517688B2 (ja) 半導体装置
US10672761B2 (en) Semiconductor device
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
US20250098192A1 (en) Semiconductor device
KR102038525B1 (ko) Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드
US11296071B2 (en) Device of protection against electrostatic discharges
US8933513B2 (en) Semiconductor device
JPH022153A (ja) 集積回路を過電圧に対して保護する保護構造及び回路
KR102335550B1 (ko) 멀티에피를 활용하여 러기드니스가 강화된 실리콘카바이드 정션 배리어 쇼트키 다이오드
CN107293533A (zh) 瞬态电压抑制器及其制造方法
US9123557B2 (en) Fast recovery rectifier
JP7257982B2 (ja) 半導体装置
JP7105335B2 (ja) 半導体装置
JP6609283B2 (ja) 炭化珪素半導体装置
CN107301996A (zh) 瞬态电压抑制器及其制造方法
US9048278B2 (en) Semiconductor device
US12218084B2 (en) Overvoltage protection device with trench contact
US10833068B2 (en) Semiconductor device
TW202414829A (zh) 雙向非對稱瞬態電壓抑制器元件
JP2018125553A (ja) 炭化珪素半導体装置
CN105575962A (zh) 单片式混合整流二极管结构

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180927

PA0201 Request for examination
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191025

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220708

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230824

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241014

Start annual number: 6

End annual number: 6