KR102035413B1 - Apparatus for handling semiconductor devices - Google Patents
Apparatus for handling semiconductor devices Download PDFInfo
- Publication number
- KR102035413B1 KR102035413B1 KR1020180015186A KR20180015186A KR102035413B1 KR 102035413 B1 KR102035413 B1 KR 102035413B1 KR 1020180015186 A KR1020180015186 A KR 1020180015186A KR 20180015186 A KR20180015186 A KR 20180015186A KR 102035413 B1 KR102035413 B1 KR 102035413B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- unload
- load
- burn
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 248
- 238000012360 testing method Methods 0.000 claims abstract description 121
- 230000002950 deficient Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 23
- 238000001179 sorption measurement Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 regions Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/6773—Conveying cassettes, containers or carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67736—Loading to or unloading from a conveyor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
반도체 소자 핸들러가 개시된다. 상기 반도체 소자 핸들러는, 반도체 소자들의 조립 불량을 테스트하기 위한 DC 테스트 유닛과, 상기 반도체 소자들을 상기 DC 테스트 유닛으로 로드하기 위한 로드 유닛과, 상기 DC 테스트 유닛에서 불량으로 판정된 제1 반도체 소자들을 언로드하기 위한 제1 언로드 유닛과, 상기 DC 테스트 유닛에서 양품으로 판정된 제2 반도체 소자들을 번인 테스트를 위한 번인 보드 상으로 로드하고 번인 테스트가 완료된 제2 반도체 소자들을 번인 보드로부터 언로드하기 위한 로드/언로드 유닛과, 상기 번인 테스트 결과에 따라 불량으로 판정된 제3 반도체 소자들을 언로드하기 위한 제2 언로드 유닛과, 상기 번인 테스트 결과에 따라 양품으로 판정된 제4 반도체 소자들을 언로드하기 위한 제3 언로드 유닛을 포함한다.A semiconductor device handler is disclosed. The semiconductor device handler may include a DC test unit for testing a defective assembly of semiconductor devices, a load unit for loading the semiconductor devices into the DC test unit, and first semiconductor devices determined as defective in the DC test unit. A first unloading unit for unloading and a second semiconductor element determined as good in the DC test unit onto a burn-in board for burn-in test, and a load / load for unloading second semiconductor elements for which burn-in test is completed from burn-in board An unloading unit, a second unloading unit for unloading third semiconductor elements determined to be defective according to the burn-in test result, and a third unloading unit for unloading fourth semiconductor elements determined to be good according to the burn-in test result. It includes.
Description
본 발명의 실시예들은 반도체 소자 핸들러에 관한 것이다. 보다 상세하게는, 반도체 소자들의 번인 테스트를 위하여 반도체 소자들을 번인 보드에 수납하고 번인 테스트 결과에 따라 상기 반도체 소자들을 분류하는 반도체 소자 핸들러에 관한 것이다.Embodiments of the present invention relate to a semiconductor device handler. More specifically, the present invention relates to a semiconductor device handler for storing semiconductor devices on a burn-in board for classifying the semiconductor devices and classifying the semiconductor devices according to a burn-in test result.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있다. 상기와 같이 형성된 반도체 소자들은 다이싱 공정을 통해 개별화될 수 있으며, 본딩 공정 및 패키징 공정 등과 같은 조립 공정을 통하여 제품화될 수 있다.In general, semiconductor devices may be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes. The semiconductor devices formed as described above may be individualized through a dicing process and may be commercialized through an assembly process such as a bonding process and a packaging process.
상기 웨이퍼 상태에서 상기 반도체 소자들은 프로브 스테이션 등과 같은 검사 장치를 통해 전기적으로 검사된 후 양품 판정을 받은 반도체 소자들이 상기 조립 공정을 통해 제품화될 수 있으며, 이후 신뢰성 검증을 위해 상기 반도체 소자들에 대한 번인 테스트 공정이 수행될 수 있다. 상기 번인 테스트 공정에서는 약 80 내지 125℃ 정도의 열적 스트레스와 함께 전기적 스트레스를 인가하여 상기 반도체 소자들의 불량을 검출할 수 있다.In the wafer state, the semiconductor devices are electrically inspected through an inspection apparatus such as a probe station and the like, and semiconductor devices that have been subjected to good quality can be commercialized through the assembly process, and then burn-in to the semiconductor devices for reliability verification. Test processes can be performed. In the burn-in test process, an electrical stress may be applied along with a thermal stress of about 80 to 125 ° C. to detect defects of the semiconductor devices.
상기 반도체 소자들은 번인 테스트를 위하여 번인 보드 상에 수납된 상태에서 번인 테스트 장치로 이송될 수 있으며, 상기 반도체 소자들을 상기 번인 보드에 로드하고 번인 테스트가 완료된 반도체 소자들을 상기 번인 보드로부터 언로드하여 테스트 결과에 따라 분류하는 반도체 소자 핸들러가 상기 번인 테스트 장치와 함께 사용될 수 있다.The semiconductor devices may be transferred to a burn-in test apparatus in a state of being stored on a burn-in board for a burn-in test, and the test results are obtained by loading the semiconductor devices onto the burn-in board and unloading the semiconductor devices whose burn-in test is completed from the burn-in board. Semiconductor device handlers that are classified according to can be used with the burn-in test apparatus.
일 예로서, 상기 반도체 소자 핸들러는 반도체 소자들의 로딩을 위한 로딩부, 상기 반도체 소자들의 DC 테스트를 위한 DC 테스트부, 상기 반도체 소자들의 적재를 위한 번인 보드를 지지하는 보드 스테이지, 상기 번인 보드의 제공을 위한 보드 로더, 등을 포함할 수 있다. 아울러, DC 테스트부에 의해 불량으로 판정된 반도체 소자들을 분류하고 양품으로 판정된 반도체 소자들을 상기 번인 보드로 이송하기 위한 제1 버퍼부와, 상기 번인 테스트가 완료된 반도체 소자들을 양품 및 불량으로 분류하기 위한 제2 버퍼부를 포함할 수 있다.For example, the semiconductor device handler may include a loading unit for loading semiconductor devices, a DC test unit for DC testing of the semiconductor devices, a board stage supporting a burn-in board for loading the semiconductor devices, and providing the burn-in board. Board loaders, and the like. In addition, the first buffer unit for classifying the semiconductor devices determined as defective by the DC test unit and transferring the semiconductor devices determined as good to the burn-in board, and classifying the semiconductor devices for which the burn-in test is completed as good and defective It may include a second buffer unit for.
그러나, 상기와 같은 반도체 소자 핸들러의 경우 DC 테스트 결과에 따른 양품 및 불량 반도체 소자들에 대한 분류가 상기 제1 버퍼부에서 이루어지고, 번인 테스트 결과에 따른 양품 및 불량 반도체 소자들에 대한 분류가 제2 버퍼부에서 이루어지므로, 상기 제1 및 제2 버퍼부에서의 분류에 상당한 시간이 소요되는 문제점이 있다.However, in the case of the semiconductor device handler as described above, classification of good and bad semiconductor devices according to DC test results is performed in the first buffer unit, and classification of good and bad semiconductor devices according to burn-in test results is performed. Since this is done in two buffer units, there is a problem in that the classification in the first and second buffer units takes a considerable time.
본 발명의 실시예들은 반도체 소자들의 이송 및 분류에 소요되는 시간을 단축시킬 수 있는 반도체 소자 핸들러를 제공하는데 그 목적이 있다.Embodiments of the present invention provide a semiconductor device handler capable of shortening the time required for transferring and sorting semiconductor devices.
본 발명의 실시예들에 따르면, 반도체 소자 핸들러는, 반도체 소자들의 조립 불량을 테스트하기 위한 DC 테스트 유닛과, 상기 반도체 소자들을 상기 DC 테스트 유닛으로 로드하기 위한 로드 유닛과, 상기 DC 테스트 유닛에서 불량으로 판정된 제1 반도체 소자들을 언로드하기 위한 제1 언로드 유닛과, 상기 DC 테스트 유닛에서 양품으로 판정된 제2 반도체 소자들을 번인 테스트를 위한 번인 보드 상으로 로드하고 번인 테스트가 완료된 제2 반도체 소자들을 번인 보드로부터 언로드하기 위한 로드/언로드 유닛과, 상기 번인 테스트 결과에 따라 불량으로 판정된 제3 반도체 소자들을 언로드하기 위한 제2 언로드 유닛과, 상기 번인 테스트 결과에 따라 양품으로 판정된 제4 반도체 소자들을 언로드하기 위한 제3 언로드 유닛을 포함할 수 있다.According to embodiments of the present invention, a semiconductor device handler includes a DC test unit for testing a defect in assembly of semiconductor devices, a load unit for loading the semiconductor devices into the DC test unit, and a failure in the DC test unit. A first unloading unit for unloading the first semiconductor elements determined to be and a second semiconductor element loaded with the second semiconductor elements determined as good in the DC test unit onto the burn-in board for burn-in test and the burn-in test is completed A load / unload unit for unloading from the burn-in board, a second unload unit for unloading third semiconductor elements determined to be defective according to the burn-in test result, and a fourth semiconductor element determined to be good according to the burn-in test result And a third unload unit for unloading them.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 상기 제1 반도체 소자들을 상기 DC 테스트 유닛으로부터 상기 제1 언로드 유닛으로 이송하기 위한 제1 소자 이송 유닛과, 상기 제2 반도체 소자들을 상기 DC 테스트 유닛으로부터 상기 로드/언로드 유닛으로 이송하기 위한 제2 소자 이송 유닛과, 상기 제3 반도체 소자들을 상기 로드/언로드 유닛으로부터 상기 제2 언로드 유닛으로 이송하고 상기 제4 반도체 소자들을 상기 로드/언로드 유닛으로부터 상기 제3 언로드 유닛으로 이송하기 위한 제3 소자 이송 유닛을 더 포함할 수 있다.According to embodiments of the present disclosure, the semiconductor device handler may include a first device transfer unit for transferring the first semiconductor devices from the DC test unit to the first unload unit, and the second semiconductor devices may be transferred to the DC. A second element transfer unit for transferring from a test unit to the load / unload unit, transferring the third semiconductor elements from the load / unload unit to the second unload unit, and transferring the fourth semiconductor elements to the load / unload unit The device may further include a third device transfer unit for transferring the device to the third unload unit.
본 발명의 실시예들에 따르면, 상기 제1 소자 이송 유닛은, 상기 제1 반도체 소자들을 수납하기 위한 제1 버퍼 트레이와, 상기 제1 버퍼 트레이를 상기 DC 테스터에 인접한 제1 수납 위치와 상기 제1 언로드 유닛에 인접한 제1 언로드 위치 사이에서 제1 수평 방향으로 이동시키기 위한 제1 버퍼 트레이 이송부를 포함할 수 있다.According to embodiments of the present invention, the first element transfer unit may include a first buffer tray for accommodating the first semiconductor elements, a first storage position adjacent to the DC tester, and the first buffer tray; It may include a first buffer tray transfer unit for moving in the first horizontal direction between the first unload position adjacent to the first unload unit.
본 발명의 실시예들에 따르면, 상기 제2 소자 이송 유닛은 상기 제1 소자 이송 유닛과 평행하게 배치될 수 있으며, 상기 제2 반도체 소자들을 수납하기 위한 제2 버퍼 트레이와, 상기 제2 버퍼 트레이를 상기 DC 테스터에 인접한 제1 전달 위치와 상기 로드/언로드 유닛에 인접한 제2 전달 위치 사이에서 상기 제1 수평 방향으로 이동시키기 위한 제2 버퍼 트레이 이송부를 포함할 수 있다.According to embodiments of the present invention, the second element transfer unit may be disposed in parallel with the first element transfer unit, a second buffer tray for accommodating the second semiconductor elements, and the second buffer tray. And a second buffer tray transfer unit for moving in the first horizontal direction between a first transfer position adjacent the DC tester and a second transfer position adjacent the load / unload unit.
본 발명의 실시예들에 따르면, 상기 제3 소자 이송 유닛은 상기 제2 언로드 유닛과 상기 제3 언로드 유닛 사이에 배치될 수 있으며, 상기 제3 반도체 소자들과 상기 제4 반도체 소자들을 수납하기 위한 제3 버퍼 트레이들과, 상기 제3 버퍼 트레이들을 상기 로드/언로드 유닛과 인접한 제2 수납 위치와 상기 제2 언로드 유닛과 제3 언로드 유닛 사이의 제2 언로드 위치와 제3 언로드 위치 사이에서 제2 수평 방향으로 이동시키기 위한 제3 버퍼 트레이 이송부를 포함할 수 있다.According to embodiments of the present invention, the third element transfer unit may be disposed between the second unload unit and the third unload unit, and for receiving the third semiconductor elements and the fourth semiconductor elements. A third buffer tray and a second between the second storage position adjacent the load / unload unit and the second unload position and the third unload position between the second unload unit and the third unload unit; It may include a third buffer tray transfer unit for moving in the horizontal direction.
본 발명의 실시예들에 따르면, 상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들은, 상기 반도체 소자들, 상기 제1 반도체 소자들, 상기 제3 반도체 소자들 및 상기 제4 반도체 소자들이 각각 수납된 트레이들을 이송하기 위한 트레이 셔틀과, 상기 트레이 셔틀을 제2 수평 방향으로 이동시키기 위한 셔틀 구동부를 각각 포함할 수 있다.In example embodiments, the load unit and the first, second and third unload units may include the semiconductor devices, the first semiconductor devices, the third semiconductor devices, and the fourth semiconductor device. Each tray may include a tray shuttle for transferring the trays accommodated therein, and a shuttle driver for moving the tray shuttle in a second horizontal direction.
본 발명의 실시예들에 따르면, 상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들은 상기 트레이 셔틀의 높이를 조절하기 위한 높이 조절부를 각각 더 포함할 수 있다.According to embodiments of the present invention, the load unit and the first, second and third unload units may further include a height adjusting unit for adjusting the height of the tray shuttle.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 상기 반도체 소자들이 수납된 트레이들을 적재하기 위한 로드 스태커와, 상기 제1 반도체 소자들이 수납된 트레이들을 적재하기 위한 제1 언로드 스태커와, 상기 제3 반도체 소자들이 수납된 트레이들을 적재하기 위한 제2 언로드 스태커와, 상기 제4 반도체 소자들이 수납된 트레이들을 적재하기 위한 제3 언로드 스태커를 더 포함할 수 있다.According to embodiments of the present disclosure, the semiconductor device handler may include a load stacker for loading the trays in which the semiconductor devices are accommodated, a first unload stacker for loading the trays in which the first semiconductor devices are accommodated, The semiconductor device may further include a second unload stacker for loading the trays in which the third semiconductor devices are accommodated, and a third unload stacker for loading the trays in which the fourth semiconductor devices are accommodated.
본 발명의 실시예들에 따르면, 상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들은 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들 하부에 각각 배치될 수 있다.According to embodiments of the present invention, the load unit and the first, second and third unload units may be disposed under the load stacker and the first, second and third unload stackers, respectively.
본 발명의 실시예들에 따르면, 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들은 상기 트레이들 중 최하단 트레이의 측면 부위들을 지지하기 위한 래치 부재들을 각각 포함할 수 있다.According to embodiments of the present invention, the rod stacker and the first, second and third unload stackers may each include latch members for supporting side portions of the lowermost tray of the trays.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들 및 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들 사이에서 상기 트레이들의 전달을 위한 엘리베이터들을 더 포함할 수 있다.According to embodiments of the present disclosure, the semiconductor device handler may include the load unit and the first, second and third unload units and the load stacker and the first, second and third unload stackers. It may further comprise elevators for the delivery of the trays.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들 및 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들 사이에 배치되며 상기 반도체 소자들이 상기 DC 테스트 유닛으로 로드된 후 빈 트레이를 상기 로드 유닛으로부터 상기 제1, 제2 또는 제3 언로드 유닛으로 전달하기 위한 하부 트레이 이송 유닛을 더 포함할 수 있다.According to embodiments of the present disclosure, the semiconductor device handler may be configured between the load unit and the first, second and third unload units and the load stacker and the first, second and third unload stackers. The semiconductor device may further include a lower tray transfer unit configured to transfer an empty tray from the load unit to the first, second or third unload unit after the semiconductor elements are loaded into the DC test unit.
본 발명의 실시예들에 따르면, 상기 하부 트레이 이송 유닛은, 상기 빈 트레이의 측면 부위들을 파지하기 위한 하부 트레이 셔틀과, 상기 하부 트레이 셔틀을 제1 수평 방향으로 이동시키기 위한 하부 셔틀 구동부를 포함할 수 있다.According to embodiments of the present invention, the lower tray transfer unit may include a lower tray shuttle for holding side portions of the empty tray, and a lower shuttle driving unit for moving the lower tray shuttle in a first horizontal direction. Can be.
본 발명의 실시예들에 따르면, 상기 하부 트레이 이송 유닛은, 상기 하부 트레이 셔틀을 회전시키기 위한 회전 구동부와, 상기 하부 트레이 셔틀의 하부에 배치되며 상기 빈 트레이에 잔류된 반도체 소자를 회수하기 위한 용기를 더 포함할 수 있다.According to embodiments of the present invention, the lower tray transfer unit may include a rotation drive unit for rotating the lower tray shuttle, a container disposed below the lower tray shuttle and collecting semiconductor elements remaining in the empty tray. It may further include.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 상기 하부 트레이 이송 유닛의 아래에 배치되며 상기 반도체 소자들이 수납된 트레이들을 적재하기 위한 하부 로드 스태커와, 상기 하부 트레이 이송 유닛의 아래에 배치되며 상기 제1 반도체 소자들 또는 상기 제3 반도체 소자들이 수납된 트레이들을 적재하기 위한 하부 버퍼 스태커와, 상기 하부 트레이 이송 유닛의 아래에 배치되며 상기 제4 반도체 소자들이 수납된 트레이들을 적재하기 위한 하부 언로드 스태커를 더 포함할 수 있다.According to embodiments of the present invention, the semiconductor element handler is disposed under the lower tray transfer unit and is disposed below the lower tray transfer unit for loading the trays in which the semiconductor elements are stored. A lower buffer stacker for stacking the trays in which the first semiconductor elements or the third semiconductor elements are accommodated; a lower buffer stacker disposed below the lower tray transfer unit and for loading the trays in which the fourth semiconductor elements are accommodated. It may further include an unload stacker.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 상기 트레이들의 로드 및 언로드를 위한 트레이 로드 포트와, 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들의 상부에 배치되며 상기 트레이 로드 포트 및 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들 사이에서 상기 트레이들을 이송하기 위한 상부 트레이 이송 유닛을 더 포함할 수 있다.According to embodiments of the present disclosure, the semiconductor device handler may include a tray load port for loading and unloading the trays, the load stacker and the first, second and third unload stackers, and the trays. The apparatus may further include a load tray and an upper tray transfer unit for transferring the trays between the load stacker and the first, second and third unload stackers.
본 발명의 실시예들에 따르면, 상기 반도체 소자 핸들러는, 제1항에 있어서, 상기 번인 보드를 지지하고 상기 제2 반도체 소자들의 로드 및 언로드를 위하여 수평 방향으로 이동 가능하게 구성된 보드 스테이지와, 복수의 번인 보드들이 수납된 보드 랙들을 수납하며 상기 보드 랙들을 번인 테스터로 제공하기 위한 보드 로더와, 상기 보드 스테이지와 상기 보드 로더 사이에서 상기 번인 보드를 이송하기 위한 보드 이송 유닛을 더 포함할 수 있다.The semiconductor device handler of claim 1, further comprising: a board stage configured to support the burn-in board and to move in a horizontal direction for loading and unloading the second semiconductor devices; It may further include a board loader for storing the board racks containing the burn-in boards of the board and to provide the board racks to the burn-in tester, and a board transfer unit for transferring the burn-in board between the board stage and the board loader. .
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 DC 테스트 유닛에 의해 불량으로 판정된 제1 반도체 소자들과 양품으로 판정된 제2 반도체 소자들은 상기 제1 언로드 유닛과 상기 로드/언로드 유닛으로 각각 이송될 수 있다. 특히, 상기 제1 반도체 소자들과 상기 제2 반도체 소자들은 상기 제1 소자 이송 유닛과 상기 제2 소자 이송 유닛에 의해 각각 상기 제1 언로드 유닛과 상기 로드/언로드 유닛으로 이송될 수 있다. 따라서, 하나의 버퍼부를 이용하여 DC 테스트 결과에 따른 분류 및 번인 보드로 반도체 소자들을 이송하는 종래 기술과 비교하여 상기 제1 및 제2 반도체 소자들의 이송에 소요되는 시간이 크게 단축될 수 있다.According to the embodiments of the present invention as described above, the first semiconductor elements determined as defective by the DC test unit and the second semiconductor elements determined as good are transferred to the first unload unit and the load / unload unit. Each can be transported. In particular, the first semiconductor elements and the second semiconductor elements may be transferred to the first unload unit and the load / unload unit by the first element transfer unit and the second element transfer unit, respectively. Therefore, the time required for the transfer of the first and second semiconductor elements may be significantly shortened as compared with the conventional technology of transferring semiconductor elements to a classification and burn-in board based on a DC test result using one buffer unit.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 핸들러를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 제1 소자 이송 유닛을 설명하기 위한 개략적인 구성도이다.
도 3은 도 1에 도시된 제2 소자 이송 유닛을 설명하기 위한 개략적인 구성도이다.
도 4는 도 1에 도시된 로드 유닛을 설명하기 위한 개략적인 구성도이다.
도 5는 도 1에 도시된 로드 스태커를 설명하기 위한 개략적인 구성도이다.
도 6은 도 5에 도시된 래치 부재를 설명하기 위한 확대 구성도이다.
도 7은 도 4에 도시된 트레이 셔틀을 설명하기 위한 개략적인 평면도이다.
도 8은 하부 트레이 이송 유닛과 상부 트레이 이송 유닛을 설명하기 위한 개략적인 구성도이다.
도 9는 도 8에 도시된 하부 트레이 이송 유닛의 제1 하부 트레이 셔틀을 설명하기 위한 개략적인 평면도이다.
도 10은 보드 로더와 보드 이송부를 설명하기 위한 개략도이다.
도 11은 도 10에 도시된 보드 로더를 설명하기 위한 개략적인 구성도이다.
도 12는 도 1에 도시된 제3 소자 이송 유닛을 설명하기 위한 개략적인 구성도이다.
도 13은 도 1에 도시된 제1 및 제2 언로드 스태커들의 다른 예를 설명하기 위한 개략적인 구성도이다.
도 14는 본 발명의 다른 실시예에 따른 반도체 소자 핸들러를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a semiconductor device handler according to an embodiment of the present invention.
FIG. 2 is a schematic diagram illustrating the first device transfer unit illustrated in FIG. 1.
FIG. 3 is a schematic configuration diagram illustrating the second element transfer unit illustrated in FIG. 1.
4 is a schematic diagram illustrating a load unit illustrated in FIG. 1.
FIG. 5 is a schematic diagram illustrating the load stacker illustrated in FIG. 1.
FIG. 6 is an enlarged configuration diagram for describing the latch member illustrated in FIG. 5.
FIG. 7 is a schematic plan view illustrating the tray shuttle shown in FIG. 4.
8 is a schematic configuration diagram illustrating the lower tray transfer unit and the upper tray transfer unit.
FIG. 9 is a schematic plan view for describing a first lower tray shuttle of the lower tray transport unit illustrated in FIG. 8.
10 is a schematic view for explaining a board loader and a board transfer unit.
FIG. 11 is a schematic diagram illustrating the board loader illustrated in FIG. 10.
FIG. 12 is a schematic diagram illustrating the third element transfer unit illustrated in FIG. 1.
FIG. 13 is a schematic diagram illustrating another example of the first and second unload stackers illustrated in FIG. 1.
14 is a schematic diagram illustrating a semiconductor device handler according to another embodiment of the present invention.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Embodiments of the present invention are described in detail below with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to fully convey the scope of the invention to those skilled in the art, rather than to allow the invention to be fully completed.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when an element is described as being disposed or connected on another element, the element may be disposed or connected directly on the other element, with other elements interposed therebetween. May be Alternatively, if one element is described as being directly disposed or connected on another element, there may be no other element between them. Terms such as first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or parts, but the items are not limited by these terms. Will not.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is merely used for the purpose of describing particular embodiments and is not intended to limit the present invention. Also, unless stated otherwise, all terms including technical and scientific terms have the same meaning as would be understood by one of ordinary skill in the art having ordinary skill in the art. Such terms, such as those defined in conventional dictionaries, will be construed as having meanings consistent with their meanings in the context of the related art and description of the invention, and ideally or excessively intuitional unless otherwise specified. It will not be interpreted.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the invention are described with reference to schematic illustrations of ideal embodiments of the invention. Accordingly, changes from the shapes of the illustrations, such as changes in manufacturing methods and / or tolerances, are those that can be expected sufficiently. Accordingly, embodiments of the invention are not to be described as limited to the particular shapes of the areas described as the illustrations, but include variations in the shapes, and the elements described in the figures are entirely schematic and their shapes Is not intended to describe the precise shape of the elements nor is it intended to limit the scope of the invention.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 핸들러를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a semiconductor device handler according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자 핸들러(100)는 반도체 소자들의 번인 테스트를 위해 사용될 수 있다. 예를 들면, 상기 반도체 소자 핸들러(100)는 반도체 소자들을 번인 테스트를 위한 번인 보드(20)에 로드하고 번인 테스트가 완료된 반도체 소자들을 번인 테스트 결과에 따라 분류하기 위해 사용될 수 있다.Referring to FIG. 1, a
본 발명의 일 실시예에 다르면, 상기 반도체 소자 핸들러(100)는, 반도체 소자들의 조립 불량을 테스트하기 위한 DC 테스트 유닛(110)과, 상기 반도체 소자들을 상기 DC 테스트 유닛(110)으로 로드하기 위한 로드 유닛(120)과, 상기 DC 테스트 유닛(110)에서 불량으로 판정된 반도체 소자들(이하 ‘제1 반도체 소자들’이라 한다)을 언로드하기 위한 제1 언로드 유닛(160)과, 상기 DC 테스트 유닛(110)에서 양품으로 판정된 반도체 소자들(이하 ‘제2 반도체 소자들’이라 한다)을 번인 테스트를 위한 번인 보드(20) 상으로 로드하고 번인 테스트가 완료된 제2 반도체 소자들을 번인 보드(20)로부터 언로드하기 위한 로드/언로드 유닛(112)과, 상기 번인 테스트 결과에 따라 불량으로 판정된 반도체 소자들(이하 ‘제3 반도체 소자들’이라 한다)을 언로드하기 위한 제2 언로드 유닛(162)과, 상기 번인 테스트 결과에 따라 양품으로 판정된 반도체 소자들(이하 ‘제4 반도체 소자들’이라 한다)을 언로드하기 위한 제3 언로드 유닛(164)을 포함할 수 있다.According to an embodiment of the present disclosure, the
또한, 상기 반도체 소자 핸들러(100)는, 상기 제1 반도체 소자들을 상기 DC 테스트 유닛(110)으로부터 상기 제1 언로드 유닛(160)으로 이송하기 위한 제1 소자 이송 유닛(130)과, 상기 제2 반도체 소자들을 상기 DC 테스트 유닛(110)으로부터 상기 로드/언로드 유닛(112)으로 이송하기 위한 제2 소자 이송 유닛(140)과, 상기 제3 반도체 소자들을 상기 로드/언로드 유닛(112)으로부터 상기 제2 언로드 유닛(162)으로 이송하고 상기 제4 반도체 소자들을 상기 로드/언로드 유닛(112)으로부터 상기 제3 언로드 유닛(164)으로 이송하기 위한 제3 소자 이송 유닛(150)을 포함할 수 있다.In addition, the
도 2는 도 1에 도시된 제1 소자 이송 유닛을 설명하기 위한 개략적인 구성도이고, 도 3은 도 1에 도시된 제2 소자 이송 유닛을 설명하기 위한 개략적인 구성도이다.FIG. 2 is a schematic configuration diagram for describing the first element transfer unit illustrated in FIG. 1, and FIG. 3 is a schematic configuration diagram for describing the second element transfer unit illustrated in FIG. 1.
도 2를 참조하면, 상기 제1 소자 이송 유닛(130)은 상기 제1 반도체 소자들을 수납하기 위한 제1 버퍼 트레이(132)와, 상기 제1 버퍼 트레이(132)를 이송하기 위한 제1 버퍼 트레이 이송부(134)를 포함할 수 있다. 예를 들면, 상기 제1 소자 이송 유닛(130)은 상기 제1 반도체 소자들의 이송을 보다 빠르게 하기 위하여 두 개의 제1 버퍼 트레이들(132)을 구비할 수 있으며, 상기 제1 버퍼 트레이 이송부(134)는 상기 DC 테스트 유닛(110)에 인접한 제1 수납 위치와 상기 제1 언로드 유닛(160)에 인접한 제1 언로드 위치 사이에서 제1 수평 방향, 예를 들면, X축 방향으로 상기 제1 버퍼 트레이들(132)을 왕복 이송시킬 수 있다. 특히, 도시된 바와 같이 상기 제1 버퍼 트레이들(132)은 서로 반대 방향의 교차 이동을 위해 서로 다른 높이로 각각 설치될 수 있다.Referring to FIG. 2, the first
한편, 상세히 도시되지는 않았으나, 상기 제1 버퍼 트레이들(132)은 상기 제1 반도체 소자들을 수납하기 위한 포켓들을 구비할 수 있다. 다른 예로서, 도시되지는 않았으나, 상기 제1 버퍼 트레이들(132)은 상기 제1 반도체 소자들을 진공 흡착하기 위한 복수의 진공홀들을 구비할 수 있다. 이 경우, 상기 제1 버퍼 트레이들(132) 상에는 평탄한 상부면과 복수의 진공홀들을 갖는 흡착 패드가 구비될 수 있으며, 상기 흡착 패드는 상기 제1 반도체 소자들의 크기와 상관없이 공용으로 사용될 수 있다. 이때, 상기 흡착 패드는 상기 제1 반도체 소자들의 진공 흡착 상태가 안정적으로 유지될 수 있도록 실리콘 수지 또는 고무 등의 유연성 물질로 이루어지는 것이 바람직하다.Although not shown in detail, the
또한, 도시되지는 않았으나, 상기와 다른 예로서 상기 제1 소자 이송 유닛(130)은 상기 제1 버퍼 트레이들(132)의 높이를 조절하기 위한 높이 조절부들을 구비할 수 있다. 이 경우, 상기 높이 조절부들은 상기 제1 버퍼 트레이들(132)의 서로 반대 방향 교차 이동시 상기 제1 버퍼 트레이들(132)의 높이를 서로 다르게 조절할 수 있다. 일 예로서, 상기 높이 조절부들은 공압 실린더를 이용하여 구성될 수 있다.In addition, although not shown, as another example, the first
도 3을 참조하면, 상기 제2 소자 이송 유닛(140)은 상기 제2 반도체 소자들을 수납하기 위한 제2 버퍼 트레이(142)와, 상기 제2 버퍼 트레이(142)를 이송하기 위한 제2 버퍼 트레이 이송부(144)를 포함할 수 있다. 예를 들면, 상기 제2 소자 이송 유닛(140)은 상기 제1 소자 이송 유닛(130)과 평행하게, 예를 들면, X축 방향으로 배치될 수 있으며, 상기 제2 반도체 소자들의 이송을 보다 빠르게 하기 위하여 두 개의 제2 버퍼 트레이들(142)을 구비할 수 있다. 또한, 상기 제1 버퍼 트레이 이송부(144)는 상기 DC 테스트 유닛(110)에 인접한 제1 전달 위치, 즉 상기 제1 수납 위치와 인접한 제1 전달 위치와 상기 로드/언로드 유닛(112)에 인접한 제2 전달 위치 사이에서 상기 제2 버퍼 트레이들(142)을 X축 방향으로 왕복 이동시킬 수 있다. 특히, 도시된 바와 같이 상기 제2 버퍼 트레이들(142)은 서로 반대 방향의 교차 이동을 위해 서로 다른 높이로 각각 설치될 수 있다.Referring to FIG. 3, the second
한편, 상세히 도시되지는 않았으나, 상기 제2 버퍼 트레이들(142)은 상기 제2 반도체 소자들을 수납하기 위한 포켓들을 구비할 수 있다. 다른 예로서, 도시되지는 않았으나, 상기 제2 버퍼 트레이들(142)은 상기 제2 반도체 소자들을 진공 흡착하기 위한 복수의 진공홀들을 구비할 수 있다. 이 경우, 상기 제2 버퍼 트레이들(142) 상에는 평탄한 상부면과 복수의 진공홀들을 갖는 흡착 패드가 구비될 수 있으며, 상기 흡착 패드는 상기 제2 반도체 소자들의 크기와 상관없이 공용으로 사용될 수 있다. 이때, 상기 흡착 패드는 상기 제2 반도체 소자들의 진공 흡착 상태가 안정적으로 유지될 수 있도록 실리콘 수지 또는 고무 등의 유연성 물질로 이루어지는 것이 바람직하다.Although not shown in detail, the
또한, 도시되지는 않았으나, 상기와 다른 예로서 상기 제2 소자 이송 유닛(140)은 상기 제2 버퍼 트레이들(142)의 높이를 조절하기 위한 높이 조절부들을 구비할 수 있다. 이 경우, 상기 높이 조절부들은 상기 제2 버퍼 트레이들(142)의 서로 반대 방향 교차 이동시 상기 제2 버퍼 트레이들(142)의 높이를 서로 다르게 조절할 수 있다. 일 예로서, 상기 높이 조절부들은 공압 실린더를 이용하여 구성될 수 있다.In addition, although not shown, as another example, the second
상술한 바와 같이 상기 DC 테스트 유닛(110)에서의 테스트 결과에 따라 불량으로 판정된 제1 반도체 소자들과 양품으로 판정된 제2 반도체 소자들을 제1 소자 이송 유닛(130)과 제2 소자 이송 유닛(140)을 이용하여 각각 이송할 수 있으므로 상기 DC 테스트 결과에 따른 반도체 소자들의 분류가 매우 신속하게 이루어질 수 있다. 다시 도 1을 참조하면, 상기 DC 테스트 유닛(110)은, 상세히 도시되지는 않았으나, 상기 반도체 소자들의 조립 공정, 예를 들면, 다이 본딩, 와이어 본딩, 패키징 공정 등에서 발생될 수 있는 불량을 테스트하기 위해 사용될 수 있다. 예를 들면, 상기 DC 테스트 유닛(110)은 반도체 소자들에 규정된 전압을 인가하여 오픈/쇼트, 입력 전류, 출력 전압, 전원 전류 등의 DC 특성을 측정할 수 있으며, 그에 따른 상기 반도체 소자들의 양불을 판정할 수 있다. 도시되지는 않았으나, 상기 DC 테스트 유닛(110)은 상기 반도체 소자들이 삽입되는 DC 테스트 소켓들과 상기 DC 테스트 소켓들에 삽입된 반도체 소자들에 테스트 신호를 인가하기 위한 DC 테스트 보드 등을 포함할 수 있다.As described above, the first semiconductor device determined as defective and the second semiconductor devices determined to be good according to the test result of the
상기 DC 테스트 소켓들은 상기 반도체 소자들을 고정시키기 위한 래치들을 구비할 수 있으며, 상기 DC 테스트 유닛(110)은 상기 래치들을 개방하기 위한 DC 소켓 프레스 부재를 구비할 수 있다. 도시되지는 않았으나, 상기 DC 소켓 프레스 부재는 상기 반도체 소자들을 로드 및 언로드하기 위한 개구들을 가질 수 있다.The DC test sockets may include latches for fixing the semiconductor elements, and the
도 4는 도 1에 도시된 로드 유닛을 설명하기 위한 개략적인 구성도이다.4 is a schematic diagram illustrating a load unit illustrated in FIG. 1.
도 4를 참조하면, 상기 로드 유닛(120)은 상기 반도체 소자들이 수납된 트레이(10)를 이송하기 위한 트레이 셔틀(122) 및 상기 트레이 셔틀(122)을 제2 수평 방향, 예를 들면, Y축 방향으로 이송하기 위한 셔틀 구동부(124)를 포함할 수 있다. 예를 들면, 상기 로드 유닛(120)은 상기 반도체 소자들의 로드에 소요되는 시간을 단축하기 위하여 두 개의 트레이 셔틀(122)을 구비할 수 있으며, 상기 트레이 셔틀들(122)은 서로 반대 방향의 교차 이동을 위하여 서로 다른 높이에 배치될 수 있다.Referring to FIG. 4, the
다른 예로서, 도시되지는 않았으나, 상기 로드 유닛(120)은 상기 트레이 셔틀들(122)의 높이를 조절하기 위한 높이 조절부들(미도시)을 구비할 수 있다. 상기 높이 조절부들은 상기 트레이 셔틀들(122)이 서로 다른 높이에 각각 위치될 수 있도록 상기 트레이 셔틀들(122)의 높이를 조절할 수 있으며, 이를 통해 상기 반도체 소자들의 로드에 소요되는 시간을 단축시킬 수 있다. 예를 들면, 두 개의 트레이들(10)이 상기 트레이 셔틀들(122)에 의해 상기 DC 테스트 유닛(110)에 인접한 위치에서 상하로 위치될 수 있으며, 상부의 트레이(10)에 수납된 반도체 소자들이 상기 DC 테스트 유닛(110)으로 모두 공급된 후 곧바로 어서 하부의 트레이(10)에 수납된 반도체 소자들이 상기 DC 테스트 유닛(110)으로 시간 지연없이 연속적으로 공급될 수 있다. 또한, 일 예로서 상기 높이 조절부들은 공압 실린더를 이용하여 구성될 수 있다.As another example, although not shown, the
다시 도 1을 참조하면, 상기 반도체 소자 핸들러(100)는 상기 반도체 소자들이 수납된 트레이들(10)을 적재하기 위한 로드 스태커(170)와, 상기 제1 반도체 소자들이 수납된 트레이들(10)을 적재하기 위한 제1 언로드 스태커(180)와, 상기 제3 반도체 소자들이 수납된 트레이들(10)을 적재하기 위한 제2 언로드 스태커(182)와, 상기 제4 반도체 소자들이 수납된 트레이들(10)을 적재하기 위한 제3 언로드 스태커(184)를 할 수 있다. 상기 로드 스태커(170)와 제1, 제2 및 제3 언로드 스태커들(180, 182, 184)은 X축 방향으로 배열될 수 있으며, 상기 로드 유닛(120)과 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)은 상기 로드 스태커(170)와 제1, 제2 및 제3 언로드 스태커들(180, 182, 184) 하부에 각각 배치될 수 있다.Referring back to FIG. 1, the
도시된 바에 의하면, 상기 반도체 소자 핸들러(100)는 제2 로드 스태커(178)를 더 구비하고 3개의 제3 언로드 스태커들(184)을 구비하고 있으나, 상기 로드 스태커들(170, 178)의 개수와 제1, 제2 및 제3 언로드 스태커들(180, 182, 184)의 개수는 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.As shown, the
도 5는 도 1에 도시된 로드 스태커를 설명하기 위한 개략적인 구성도이고, 도 6은 도 5에 도시된 래치 부재를 설명하기 위한 확대 구성도이며, 도 7은 도 4에 도시된 트레이 셔틀을 설명하기 위한 개략적인 평면도이다.FIG. 5 is a schematic diagram illustrating the load stacker illustrated in FIG. 1, FIG. 6 is an enlarged diagram illustrating the latch member illustrated in FIG. 5, and FIG. 7 illustrates the tray shuttle illustrated in FIG. 4. A schematic plan view for illustration.
도 5 및 도 6을 참조하면, 상기 로드 스태커(170)는 상기 트레이들(10)의 적재 상태를 안정적으로 유지하기 위하여 상기 트레이들(10)의 모서리 부위들 지지하는 가이드 부재들(172)을 포함할 수 있으며, 아울러 상기 적재된 트레이들(10) 중 최하단 트레이(10)의 측면 부위들을 지지하기 위한 래치 부재들(174)을 포함할 수 있다.5 and 6, the
구체적으로, 상기 트레이들(10)의 측면 부위들에는 상기 래치 부재들(174)이 삽입될 수 있는 리세스들(12)이 구비될 수 있으며, 상기 래치 부재들(174)은 상기 최하단 트레이(10)의 리세스들(12)에 삽입되어 상기 적재된 트레이들(10)을 전체적으로 지지할 수 있다. 상세히 도시되지는 않았으나, 상기 래치 부재들(174)은 래치 구동부(176)에 의해 각각 동작될 수 있으며, 상기 래치 구동부(176)는, 예를 들면, 공압 실린더 형태 또는 전자석 작동기 형태로 구성될 수 있다.Specifically, the side portions of the
도 4 및 도 5를 참조하면, 상기 로드 유닛(120)은 상기 DC 테스트 유닛(110)과 상기 로드 스태커(170) 사이에서 상기 트레이(10)를 이송할 수 있으며, 상기 로드 유닛(120)의 하부에는 상기 트레이(10)를 상기 로드 스태커(170)로부터 상기 트레이 셔틀(122)로 전달하기 위한 엘리베이터(190)가 배치될 수 있다.4 and 5, the
도 7을 참조하면, 상기 엘리베이터(190)의 동작을 위하여 상기 트레이 셔틀(122)은 대략 사각 링 형태를 가질 수 있다. 즉, 상기 트레이 셔틀(122)은 상기 엘리베이터(190)의 동작을 위한 개구(122A)를 가질 수 있으며, 상기 개구(122A) 내측에는 상기 트레이(10)의 가장자리 부위들을 지지하기 위한 단차부가 구비될 수 있다. 또한, 상기 트레이 셔틀(122)은 상기 트레이(10)의 측면 부위들을 수평 방향으로 밀어서 정렬하기 위한 푸셔들(126)을 구비할 수 있으며, 상기와 같이 푸셔들(126)에 의해 상기 트레이 셔틀(122)의 중심 부위에 정렬된 트레이(10)의 가장자리 상부면 부위들을 눌러서 고정시키기 위한 그리퍼들(128)을 구비할 수 있다. 상기와 같이 푸셔들(126)과 그리퍼들(128)에 의해 휨이 발생된 트레이의 경우에도 상기 트레이 셔틀(122) 상의 기 설정된 위치에 안정적으로 고정될 수 있다. 일 예로서, 상기 푸셔들(126)과 그리퍼들(128)은 공압 실린더 또는 전자석 작동기에 의해 구동될 수 있다.Referring to FIG. 7, the
상기 엘리베이터(190)는 상기 트레이 셔틀(122)을 통해 상승될 수 있으며 상기 로드 스태커(170)에 적재된 트레이들(10)이 상기 엘리베이터(190)에 의해 지지될 때까지 상승될 수 있다. 상기와 같이 트레이들(10)이 상기 엘리베이터(190)에 의해 지지된 후 상기 래치 부재들(174)이 개방될 수 있으며, 상기 엘리베이터(190)는 상기 트레이들(10) 중 아래에서 두 번째 트레이(10)가 상기 래치 부재들(174)과 대응하도록 하강될 수 있다. 이어서, 상기 래치 부재들(174)은 상기 두 번째 트레이(10)를 지지할 수 있으며, 상기 엘리베이터(190)는 상기 최하단 트레이(10)를 상기 트레이 셔틀(122) 상에 로드하기 위해 하강될 수 있다.The
한편, 상세히 도시되지는 않았으나, 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)은 상기 로드 유닛(120)과 유사하게 각각 트레이 셔틀과 상기 트레이 셔틀을 Y축 방향으로 이송하기 위한 셔틀 구동부를 포함할 수 있으며, 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)의 하부에는 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)과 상기 제1, 제2 및 제3 언로드 스태커들(180, 182, 184) 사이에서 트레이들(10)을 전달하기 위한 엘리베이터들(190)이 각각 배치될 수 있다. 또한, 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)은 상기 로드 유닛(120)과 유사하게 각각 트레이 셔틀의 높이를 조절하기 위한 높이 조절부를 포함할 수 있다.Although not shown in detail, the first, second, and third unload
일 예로서, 상기 제1 반도체 소자들이 수납된 트레이(10)가 상기 제1 언로드 유닛(160)에 의해 상기 제1 언로드 스태커(180) 하부로 이송된 후 상기 엘리베이터(190)는 상기 트레이(10)를 상승시킬 수 있으며, 이어서 상기 엘리베이터(190)에 의해 상기 트레이(10)와 상기 제1 언로드 스태커(180)에 적재된 트레이들(10)이 상기 엘리베이터(190)에 의해 지지될 수 있다. 계속해서, 상기 제1 언로드 스태커(180)의 래치 부재들이 개방될 수 있으며, 상기 엘리베이터(190)는 상기 트레이(10)가 상기 래치 부재들과 대응하도록 상기 스태커들(10)을 상승시킬 수 있다. 이후, 상기 래치 부재들이 상기 트레이들(10)을 지지하기 위하여 상기 트레이들(10) 중 최하단 트레이(10), 즉 상기 엘리베이터(190)에 의해 상기 제1 언로드 유닛(160)으로부터 상승된 트레이(10)의 측면 부위들을 지지할 수 있다.As an example, after the
상기 제2 및 제3 언로드 유닛들(162, 164)과 상기 제2 및 제3 언로드 스태커들(182, 184) 및 그 하부의 엘리베이터들(190)의 동작은 상기에서 설명된 바와 유사하므로 이들에 대한 추가적인 설명은 생략한다. 아울러, 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)과 상기 제1, 제2 및 제3 언로드 스태커들(180, 182, 184)의 세부 구성은 상기 로드 유닛(120)과 상기 로드 스태커(170)의 세부 구성과 실질적으로 동일하므로 이들에 대한 추가적인 설명 역시 생략한다.The operation of the second and third unload
추가적으로, 도 1을 참조하면, 상기 반도체 소자 핸들러(100)는 버퍼 스태커들(186, 188)을 더 포함할 수 있다. 상기 버퍼 스태커들(186, 188)은 빈 트레이들과 커버 트레이들을 적재하거나 상기 반도체 소자들 또는 제1, 제2 또는 제3 반도체 소자들이 적재된 트레이들(10)을 임시 보관하기 위해 사용될 수 있다. 도시된 바에 따르면 두 개의 버퍼 트레이들(186, 188)이 사용되고 있으나, 상기 버퍼 트레이들(186, 188)의 개수는 다양하게 변경 가능하다.In addition, referring to FIG. 1, the
도 8은 하부 트레이 이송 유닛과 상부 트레이 이송 유닛을 설명하기 위한 개략적인 구성도이고, 도 9는 도 8에 도시된 하부 트레이 이송 유닛의 제1 하부 트레이 셔틀을 설명하기 위한 개략적인 평면도이다.FIG. 8 is a schematic configuration diagram for describing the lower tray transfer unit and the upper tray transfer unit, and FIG. 9 is a schematic plan view for explaining a first lower tray shuttle of the lower tray transfer unit illustrated in FIG. 8.
본 발명의 일 실시예에 따르면, 상기 반도체 소자 핸들러(100)는, 도 8에 도시된 바와 같이, 상기 로드 유닛(120)과 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164) 및 상기 로드 스태커(170)와 상기 제1, 제2 및 제3 언로드 스태커들(180, 182, 184) 사이에 배치된 하부 트레이 이송 유닛(210)을 포함할 수 있다. 일 예로서, 상기 하부 트레이 이송 유닛(210)은 상기 반도체 소자들이 상기 DC 테스트 유닛(110)으로 로드된 후 빈 트레이(10)를 상기 로드 유닛(120)으로부터 상기 제1, 제2 또는 제3 언로드 유닛(160, 162 또는 164)으로 전달하기 위해 사용될 수 있다.According to one embodiment of the invention, the
상기 하부 트레이 이송 유닛(210)은, 상기 빈 트레이(10) 또는 반도체 소자들이 수납된 트레이(10)의 측면 부위를 파지하기 위한 하부 트레이 셔틀(212, 214) 및 상기 하부 트레이 셔틀(212, 214)을 X축 방향으로 이송하기 위한 하부 셔틀 구동부(216)를 포함할 수 있다. 특히, 도시된 바와 같이 상기 하부 트레이 이송 유닛(210)은 두 개의 하부 트레이 셔틀들(212, 214)을 포함할 수 있으며, 상기 하부 트레이 셔틀들(212, 214)은 서로 독립적으로 이동될 수 있다. 이를 위하여, 상기 하부 셔틀 구동부(216)는 리니어 모터를 이용하여 구성될 수 있으며, 일 예로서, 제1 하부 트레이 셔틀(212)은 상기 빈 트레이(10)를 상기 버퍼 스태커(186 또는 188)로 이송하기 위해 사용될 수 있으며, 제2 하부 트레이 셔틀(214)은 상기 버퍼 스태커(186 또는 188)로부터 상기 제1, 제2 및 제3 언로드 유닛들(180, 182, 184)로 상기 빈 트레이(10)를 이송할 수 있다.The lower
특히, 본 발명의 일 실시예에 따르면, 도 9에 도시된 바와 같이, 상기 제1 하부 트레이 셔틀(212)은 대략 상기 엘리베이터들(190)의 승강을 위해 사각 링 형태를 가질 수 있으며, 상기 트레이(10)의 측면 부위를 파지하기 위한 그리퍼들(218)을 구비할 수 있다. 또한, 상기 하부 트레이 이송 유닛(210)은 상기 제1 하부 트레이 셔틀(212)을 회전시키기 위한 회전 구동부(220) 및 상기 하부 트레이 셔틀(212)의 하부에 배치되며 상기 빈 트레이(10)에 혹시라도 잔류될 수 있는 반도체 소자를 회수하기 위한 용기(222)를 포함할 수 있다. 일 예로서, 상기 용기(222)는 상기 제1 하부 트레이 셔틀(212)의 이송 경로 아래에 위치될 수 있으며, 상기 회전 구동부(220)는 상기 용기(222)의 상부에서 상기 제1 하부 트레이 셔틀(212)을 회전시킴으로써 상기 빈 트레이(10)에 혹시라도 잔류될 수 있는 반도체 소자를 제거할 수 있다.In particular, according to an embodiment of the present invention, as shown in FIG. 9, the first
또한, 본 발명의 일 실시예에 따르면, 상기 반도체 소자 핸들러(100)는 도 1 및 도 8에 도시된 바와 같이 상기 트레이들(10)의 로드 및 언로드를 위한 트레이 로드 포트(200)를 구비할 수 있으며, 상기 트레이 로드 포트(200)와 상기 로드 스태커(170), 상기 제1, 제2 및 제3 언로드 스태커들(180, 182, 184) 및 상기 버퍼 스태커들(186, 188) 사이에서 상기 트레이들(10)을 이송하기 위한 상부 트레이 이송 유닛(230)을 포함할 수 있다.In addition, according to an embodiment of the present invention, the
상세히 도시되지는 않았으나, 상기 트레이 로드 포트(200)에는 상기 트레이들(10)을 수직 방향으로 이동시키기 위한 트레이 엘리베이터가 추가적으로 설치될 수도 있으며, 상기 상부 트레이 이송 유닛(230)은 상기 트레이들(10)을 파지하기 위한 트레이 이송 핸드(232)와 상기 트레이 이송 핸드(232)를 X축 방향으로 이동시키기 위한 핸드 구동부(234)를 포함할 수 있다.Although not shown in detail, a tray elevator may be additionally installed in the
상기 트레이 로드 포트(200)에는 일 예로서 OHT(Overhead Hoist Transport) 장치와 같은 천장 반송 장치를 통해 상기 반도체 소자들이 수납된 트레이들(10)이 로드될 수 있으며, 상기 상부 트레이 이송 유닛(230)은 상기 트레이들(10)을 상기 트레이 로드 포트(200)로부터 상기 로드 스태커(170)로 이송할 수 있다. 또한, 상기 제1, 제2 및 제3 언로드 스태커들(180, 182, 184)에 적재된 트레이들(10)은 상기 상부 트레이 이송 유닛(230)에 의해 상기 트레이 로드 포트(200)로 이송될 수 있으며, 이어서 상기 천장 반송 장치에 의해 언로드될 수 있다.For example, the
다시 도 1을 참조하면, 상기 로드 유닛(120)과, 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)과, 상기 제1, 제2 및 제3 소자 이송 유닛들(130, 140, 150)은 공정 테이블(102) 상에 배치될 수 있으며, 상기 공정 테이블(102)에는 상기 번인 보드(20)에 대한 상기 제2 반도체 소자들의 로드 및 언로드를 위한 개구가 구비될 수 있다.Referring back to FIG. 1, the
상기 로드/언로드 유닛(112)은 상기 제2 소자 이송 유닛(140)에 의해 이송된 상기 제2 반도체 소자들을 상기 번인 보드(20)에 로드할 수 있으며, 번인 테스트가 완료된 제2 반도체 소자들을 상기 번인 보드(20)로부터 언로드할 수 있다.The load / unload
상세히 도시되지는 않았으나, 상기 번인 보드(20)는 상기 제2 반도체 소자들이 삽입되는 복수의 번인 테스트 소켓들을 구비할 수 있으며, 상기 공정 테이블(102) 아래에는 상기 번인 보드(20)를 지지하기 위한 보드 스테이지(240)가 배치될 수 있다. 상기 보드 스테이지(240; 도 10 참조)는 상기 제2 반도체 소자들의 로드 및 언로드를 위하여 X축 방향 및 Y축 방향으로 이동 가능하게 구성될 수 있다.Although not shown in detail, the burn-in
도시되지는 않았으나, 상기 번인 테스트 소켓들은 상기 제2 반도체 소자들을 고정시키기 위한 래치들을 구비할 수 있으며, 상기 로드/언로드 유닛(112)은 상기 래치들을 개방하기 위한 번인 소켓 프레스 부재를 구비할 수 있다. 상기 번인 소켓 프레스 부재는 상기 제2 반도체 소자들을 로드 및 언로드하기 위한 개구들을 가질 수 있으며, 상기 래치들을 개방하기 위하여 상기 번인 테스트 소켓들을 가압할 수 있다.Although not shown, the burn-in test sockets may include latches for fixing the second semiconductor elements, and the load / unload
또한, 상기 반도체 소자 핸들러(100)는, 복수의 번인 보드들(200)이 수납된 보드 랙들(30; 도 10 참조)을 수납하며 상기 보드 랙들(30)을 번인 테스터로 제공하기 위한 보드 로더(250; 도 10 참조)와, 상기 보드 스테이지(240)와 상기 보드 로더(250) 사이에서 상기 번인 보드(20)를 이송하기 위한 보드 이송 유닛(260; 도 10 참조)을 포함할 수 있다.In addition, the
도 10은 보드 로더와 보드 이송부를 설명하기 위한 개략도이며, 도 11은 도 10에 도시된 보드 로더를 설명하기 위한 개략적인 구성도이다.FIG. 10 is a schematic diagram illustrating a board loader and a board transfer unit, and FIG. 11 is a schematic diagram illustrating the board loader illustrated in FIG. 10.
도 10 및 도 11을 참조하면, 상세히 도시되지는 않았으나, 상기 보드 로더(250)에는 2*2 행렬 형태로 보드 랙들(30)이 수납될 수 있으며, 상기 보드 로더(250) 내부에는 좌측 및 우측의 보드 랙들(30)을 각각 승강시키기 위한 제1 및 제2 보드 엘리베이터들(252, 254)이 배치될 수 있다. 예를 들면, 상기 제1 및 제2 보드 엘리베이터들(252, 254) 각각은 상기 보드 랙들(30)을 각각 지지하기 위한 상부 서포트(256)와 하부 서포트(258)를 구비할 수 있으며, 상세히 도시되지는 않았으나, 상기 보드 랙들(30)에 대한 번인 보드(20)의 로드 및 언로드를 보다 효율적으로 수행할 수 있도록 상기 제1 및 제2 보드 엘리베이터들(252, 254)의 상부 서포트들(256)은 컨베이어 벨트 형태로 구성될 수 있다. 즉, 상기 제2 보드 엘리베이터(254)의 상부 서포트(256) 상에 위치된 랙(30)은 상기 제1 보드 엘리베이터(252)의 상부 서포트(256) 상으로 이동될 수 있다.10 and 11, although not shown in detail, the
상기 보드 이송 유닛(260)은 상기 보드 스테이지(240)와 상기 보드 로더(250) 사이에서 번인 보드(20)를 이송할 수 있다. 예를 들면, 상기 보드 이송 유닛(250)은 상기 번인 보드(20)를 이송하기 위한 두 개의 보드 이송 핸드들을 구비할 수 있으며, 상기 보드 이송 핸드들을 이용하여 상기 보드 스테이지(240)에 대하여 상기 번인 보드(20)의 로드 및 언로드를 보다 신속하게 수행할 수 있다.The
한편, 상기 보드 랙들(30)은 반송 대차(미도시)에 의해 상기 보드 로더(250)와 번인 테스터 사이에서 이송될 수 있다. 상기 보드 이송 유닛(260)은 상기 반송 대차에 의한 상기 보드 랙(30)의 반출 또는 수납 단계가 수행되는 동안 대기 시간을 제거하기 위하여 Y축 방향으로 이동 가능하게 구성될 수 있다. 즉, 상기 반송 대차에 의한 반출 또는 수납 단계가 상기 보드 로더(250)의 좌측에서 수행되는 경우 상기 보드 이송 유닛(260)은 상기 보드 로더(250)의 우측에 수납된 보드 랙(30)에 대하여 상기 번인 보드(20)의 로드 및 언로드를 수행할 수 있다.Meanwhile, the board racks 30 may be transferred between the
다시 도 1을 참조하면, 상기 로드/언로드 유닛(112)에 의해 상기 번인 보드(20)로부터 언로드된 상기 제3 및 제4 반도체 소자들은 상기 제3 소자 이송 유닛(150)에 의해 상기 제2 및 제3 언로드 유닛(162, 164)으로 이송될 수 있다.Referring back to FIG. 1, the third and fourth semiconductor devices that are unloaded from the burn-in
도 12는 도 1에 도시된 제3 소자 이송 유닛을 설명하기 위한 개략적인 구성도이다.FIG. 12 is a schematic diagram illustrating the third element transfer unit illustrated in FIG. 1.
도 12를 참조하면, 상기 제3 소자 이송 유닛(150)은 상기 제2 언로드 유닛(162)과 상기 제3 언로드 유닛(164) 사이에 배치될 수 있으며, 상기 제3 반도체 소자들과 상기 제4 반도체 소자들을 수납하기 위한 제3 버퍼 트레이들(152)과, 상기 제3 버퍼 트레이들(152)을 상기 로드/언로드 유닛(112)과 인접한 제2 수납 위치와 상기 제2 언로드 유닛(162)과 상기 제3 언로드 유닛(164) 사이의 제2 언로드 위치와 제3 언로드 위치 사이에서 이동시키기 위한 제3 버퍼 트레이 이송부(154)를 포함할 수 있다.Referring to FIG. 12, the third
예를 들면, 상기 제3 소자 이송 유닛(150)은 3개의 제3 버퍼 트레이들(152)을 구비할 수 있으며, 상기 제3 버퍼 트레이들(152)은 서로 반대 방향 교차 이동을 위해 서로 다른 높이로 배치될 수 있다. 즉, 상기 제3 버퍼 트레이들(152)은 3층 구조로 배치될 수 있으며, 상기 제3 버퍼 트레이 이송부(154)에 의해 Y축 방향으로 이동될 수 있다. 또한 일 예로서, 상기 번인 테스트가 완료된 제2 반도체 소자들 중에서 불량으로 판정된 제3 반도체 소자들보다 양품으로 판정된 제4 반도체 소자들의 개수가 더 많은 경우, 두 개의 버퍼 트레이들(152)이 상기 제4 반도체 소자들의 이송을 위해 사용될 수 있다. 즉, 상기 제3 및 제4 반도체 소자들의 개수에 따라 상기 제3 버퍼 트레이들(152)을 적절하게 운용할 수 있으며, 이에 따라 상기 제3 및 제4 반도체 소자들의 분류 단계가 보다 빠르게 이루어질 수 있다.For example, the third
한편, 도시되지는 않았으나, 상기 반도체 소자 핸들러(100)는 상기 로더 유닛(120)으로부터 상기 DC 테스트 유닛(110)으로 상기 반도체 소자들을 이송하기 위한 제1 픽앤플레이스 유닛과, 상기 DC 테스트 유닛(110)으로부터 상기 제1 소자 이송 유닛(130)과 상기 제2 소자 이송 유닛(140)으로 상기 제1 반도체 소자들과 상기 제2 반도체 소자들을 각각 이송하기 위한 제2 픽앤플레이스 유닛과, 상기 제1 소자 이송 유닛(130)으로부터 상기 제1 언로드 유닛(160)으로 상기 제1 반도체 소자들을 이송하기 위한 제3 픽앤플레이스 유닛과, 상기 제2 소자 이송 유닛(140)으로부터 상기 번인 보드(20)로 상기 제2 반도체 소자들을 이송하기 위한 제4 픽앤플레이스 유닛과, 상기 번인 보드(20)로부터 상기 제3 소자 이송 유닛(150)으로 상기 제3 및 제4 반도체 소자들을 이송하기 위한 제5 픽앤플레이스 유닛과, 상기 제3 소자 이송 유닛(150)으로부터 상기 제2 언로드 유닛(162)으로 상기 제3 반도체 소자들을 이송하기 위한 제6 픽앤플레이스 유닛과, 상기 제3 소자 이송 유닛(150)으로부터 상기 제3 언로드 유닛(164)으로 상기 제4 반도체 소자들을 이송하기 위한 제7 픽앤플레이스 유닛을 포함할 수 있다. 상기 제1 내지 제7 픽앤플레이스 유닛들은 상기 반도체 소자들을 픽업하기 위한 복수의 피커들 및 상기 피커들을 수평 및 수직 방향으로 이동시키기 위한 피커 구동부를 각각 포함할 수 있다.Although not shown, the
또한, 도시되지는 않았으나, 상기 반도체 소자 핸들러(100)는 상기 반도체 소자들 상에 형성된 바코드 또는 QR 코드 등의 인식 코드를 검출하기 위한 코드 리더기들을 더 포함할 수 있으며, 상기 코드 리더기들은 상기 로드 유닛(120)과 상기 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)의 상부에 각각 배치될 수 있다.In addition, although not shown, the
도 13은 도 1에 도시된 제1 및 제2 언로드 스태커들의 다른 예를 설명하기 위한 개략적인 구성도이다.FIG. 13 is a schematic diagram illustrating another example of the first and second unload stackers illustrated in FIG. 1.
도 13을 참조하면, 제1 및 제2 언로드 스태커들(270, 280)은 상기 트레이들(10)을 지지하기 위한 상부 래치 부재들(272, 282)과 하부 래치 부재들(274, 284)을 포함할 수 있다. 즉, 상기 제1 및 제2 언로드 스태커들(270, 280)은 상기 트레이들(10)을 상단 및 하단으로 나누어 적재할 수 있다. 예를 들면, 상기 제1 언로드 스태커(270)는 DC 테스트 결과 불량으로 판정된 반도체 소자들이 수납된 트레이들(10)을 상단에 적재할 수 있으며, 리테스트(Retest) 대상으로 판정된 반도체 소자들이 수납된 트레이들(10)을 하단에 적재할 수 있다. 또한, 상기 제2 언로드 스태커(280)는 번인 테스트 결과 불량으로 판정된 반도체 소자들이 수납된 트레이들(10)을 상단에 적재할 수 있으며, 리테스트 대상으로 판정된 반도체 소자들이 수납된 트레이들(10)을 하단에 적재할 수 있다.Referring to FIG. 13, first and second unload
그러나, 상기 제1 및 제2 언로드 스태커들(270, 280)의 상단 및 하단에 각각 적재되는 트레이들(10)의 종류는 필요에 따라 다양하게 변경될 수 있으므로 상기한 바에 의해 본 발명의 범위가 제한되지는 않을 것이다.However, the types of the
도 14는 본 발명의 다른 실시예에 따른 반도체 소자 핸들러를 설명하기 위한 개략적인 구성도이다.14 is a schematic diagram illustrating a semiconductor device handler according to another embodiment of the present invention.
도 14를 참조하면, 상기 하부 트레이 이송 유닛(210)의 아래에는 하부 로드 스태커(290)와 하부 버퍼 스태커(292, 294) 및 하부 언로드 스태커(296)가 구비될 수 있다. 또한, 상기 하부 로드 스태커(290)와 하부 버퍼 스태커(292, 294) 및 하부 언로드 스태커(296)의 아래에는 트레이(10)의 수직 방향 이송을 위한 제1 엘리베이터들(300)이 배치될 수 있으며, 상기 로드 유닛(120)과 제1, 제2 및 제3 언로드 유닛들(160, 162, 164)의 아래에는 제2 엘리베이터들(302)이 배치될 수 있다.Referring to FIG. 14, a
상기 하부 로드 스태커(290)와 하부 버퍼 스태커(292, 294) 및 하부 언로드 스태커(296)에 대한 트레이들(10)의 로드 및 언로드는 천장 반송 장치에 의해 수행될 수 있다. 상기 하부 로드 및 언로드 스태커들(290, 296)은 상기 트레이들(10)의 공급 및 반출 지연을 방지하기 위해 사용될 수 있으며, 상기 하부 버퍼 스태커(292, 294)는 상기 DC 테스트 및 번인 테스트 결과에 따라 상기 반도체 소자들을 불량 유형별로 다양하게 분류하기 위해 사용될 수 있다. 또한, 상기 하부 버퍼 스태커(292, 294)는 커버 트레이, RFID 트레이 또는 빈 트레이의 적재를 위해 사용될 수도 있다. 도시된 바에 의하면 하나의 하부 로드 스태커(290)와 두 개의 하부 버퍼 스태커(292, 294) 및 하나의 하부 언로드 스태커(296)가 사용되고 있으나, 이들의 개수는 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.Loading and unloading of the
상기 하부 로드 스태커(290)에 적재된 트레이(10)는 상기 하부 트레이 이송 유닛(210)에 의해 로드 유닛(120)으로 전달될 수 있으며, 상기 DC 테스트 결과 불량으로 판정된 제1 반도체 소자들이 수납된 트레이(10)는 상기 제1 언로드 유닛(160)으로부터 상기 하부 트레이 이송 유닛(210)에 의해 상기 하부 버퍼 스태커(292, 294)에 적재될 수 있다. 또한, 상기 번인 테스트 결과 불량으로 판정된 제3 반도체 소자들이 수납된 트레이(10)는 상기 제2 언로드 유닛(162)으로부터 상기 하부 트레이 이송 유닛(210)에 의해 상기 하부 버퍼 스태커(292, 294)에 적재될 수 있으며, 상기 번인 테스트 결과 양품으로 판정된 제4 반도체 소자들이 수납된 트레이(10)는 상기 제3 언로드 유닛(164)으로부터 상기 하부 트레이 이송 유닛(210)에 의해 상기 하부 언로드 스태커(296)에 적재될 수 있다.The
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 DC 테스트 유닛(110)에 의해 불량으로 판정된 제1 반도체 소자들과 양품으로 판정된 제2 반도체 소자들은 상기 제1 언로드 유닛(160)과 상기 로드/언로드 유닛(112)으로 각각 이송될 수 있다. 특히, 상기 제1 반도체 소자들과 상기 제2 반도체 소자들은 상기 제1 소자 이송 유닛(130)과 상기 제2 소자 이송 유닛(140)에 의해 각각 상기 제1 언로드 유닛(160)과 상기 로드/언로드 유닛(112)으로 이송될 수 있다. 따라서, 하나의 버퍼부를 이용하여 DC 테스트 결과에 따른 분류 및 번인 보드로 반도체 소자들을 이송하는 종래 기술과 비교하여 상기 제1 및 제2 반도체 소자들의 이송에 소요되는 시간이 크게 단축될 수 있다.According to the embodiments of the present invention as described above, the first semiconductor devices that are determined to be defective by the
아울러, 상기 하부 트레이 이송 유닛의 상부와 하부에 트레이들의 적재를 위한 복수의 스태커들을 각각 배치함으로써 트레이들의 공급과 반출이 시간 지연없이 원활하게 이루어질 수 있으며, 또한 불량 유형에 따라 반도체 소자들을 다양하게 분류하여 적재 및 반출할 수 있다.In addition, by arranging a plurality of stackers for stacking the trays in the upper and lower portions of the lower tray transfer unit, supply and export of the trays can be smoothly performed without time delay, and various semiconductor devices are classified according to defect types. Can be loaded and unloaded.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. I can understand that.
10 : 트레이 20 : 번인 보드
30 : 보드 랙 100 : 반도체 소자 핸들러
110 : DC 테스트 유닛 120 : 로드 유닛
130 : 제1 소자 이송 유닛 140 : 제2 소자 이송 유닛
150 : 제3 소자 이송 유닛 160 : 제1 언로드 유닛
162 : 제2 언로드 유닛 164 : 제3 언로드 유닛
170 : 로드 스태커 180 : 제1 언로드 스태커
182 : 제2 언로드 스태커 184 : 제3 언로드 스태커
190 : 엘리베이터 200 : 트레이 로드 포트
210 : 하부 트레이 이송 유닛 230 : 상부 트레이 이송 유닛
240 : 보드 스테이지 250 : 보드 로더
260 : 보드 이송 유닛 270 : 제1 언로드 스태커
280 : 제2 언로드 스태커 290 : 하부 로드 스태커
292, 294 : 하부 버퍼 스태커 296 : 하부 언로드 스태커
300 : 제1 엘리베이터 302 : 제2 엘리베이터10
30: board rack 100: semiconductor device handler
110: DC test unit 120: load unit
130: first element transfer unit 140: second element transfer unit
150: third element transfer unit 160: first unload unit
162: second unloading unit 164: third unloading unit
170: load stacker 180: first unload stacker
182: second unload stacker 184: third unload stacker
190: elevator 200: tray loading port
210: lower tray transfer unit 230: upper tray transfer unit
240: board stage 250: board loader
260: board transfer unit 270: first unload stacker
280: second unload stacker 290: lower road stacker
292, 294: Lower Buffer Stacker 296: Lower Unload Stacker
300: first elevator 302: second elevator
Claims (17)
상기 반도체 소자들을 상기 DC 테스트 유닛으로 로드하기 위한 로드 유닛;
상기 DC 테스트 유닛에서 불량으로 판정된 제1 반도체 소자들을 언로드하기 위한 제1 언로드 유닛;
상기 DC 테스트 유닛에서 양품으로 판정된 제2 반도체 소자들을 번인 테스트를 위한 번인 보드 상으로 로드하고 번인 테스트가 완료된 제2 반도체 소자들을 번인 보드로부터 언로드하기 위한 로드/언로드 유닛;
상기 번인 테스트 결과에 따라 불량으로 판정된 제3 반도체 소자들을 언로드하기 위한 제2 언로드 유닛;
상기 번인 테스트 결과에 따라 양품으로 판정된 제4 반도체 소자들을 언로드하기 위한 제3 언로드 유닛;
상기 제1 반도체 소자들을 상기 DC 테스트 유닛으로부터 상기 제1 언로드 유닛으로 이송하기 위한 제1 소자 이송 유닛;
상기 제2 반도체 소자들을 상기 DC 테스트 유닛으로부터 상기 로드/언로드 유닛으로 이송하기 위한 제2 소자 이송 유닛; 및
상기 제3 반도체 소자들을 상기 로드/언로드 유닛으로부터 상기 제2 언로드 유닛으로 이송하고 상기 제4 반도체 소자들을 상기 로드/언로드 유닛으로부터 상기 제3 언로드 유닛으로 이송하기 위한 제3 소자 이송 유닛을 포함하되,
상기 제3 소자 이송 유닛은 상기 제2 언로드 유닛과 상기 제3 언로드 유닛 사이에 배치되는 것을 특징으로 하는 반도체 소자 핸들러.A DC test unit for testing a defective assembly of semiconductor devices;
A load unit for loading the semiconductor elements into the DC test unit;
A first unloading unit for unloading the first semiconductor elements determined as defective in the DC test unit;
A load / unload unit for loading the second semiconductor elements determined as good in the DC test unit onto the burn-in board for burn-in test and unloading the second semiconductor elements that have been burn-in test completed from the burn-in board;
A second unloading unit for unloading third semiconductor elements determined to be defective according to the burn-in test result;
A third unloading unit for unloading fourth semiconductor elements that are determined to be good according to the burn-in test result;
A first element transfer unit for transferring the first semiconductor elements from the DC test unit to the first unload unit;
A second element transfer unit for transferring the second semiconductor elements from the DC test unit to the load / unload unit; And
A third element transfer unit for transferring the third semiconductor elements from the load / unload unit to the second unload unit and for transferring the fourth semiconductor elements from the load / unload unit to the third unload unit,
And the third element transfer unit is disposed between the second unload unit and the third unload unit.
상기 제1 반도체 소자들을 수납하기 위한 제1 버퍼 트레이; 및
상기 제1 버퍼 트레이를 상기 DC 테스트 유닛에 인접한 제1 수납 위치와 상기 제1 언로드 유닛에 인접한 제1 언로드 위치 사이에서 제1 수평 방향으로 이동시키기 위한 제1 버퍼 트레이 이송부를 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The method of claim 1, wherein the first element transfer unit,
A first buffer tray for accommodating the first semiconductor elements; And
And a first buffer tray feeder for moving the first buffer tray in a first horizontal direction between a first receiving position adjacent to the DC test unit and a first unloading position adjacent to the first unloading unit. Semiconductor device handler.
상기 제2 반도체 소자들을 수납하기 위한 제2 버퍼 트레이; 및
상기 제2 버퍼 트레이를 상기 DC 테스트 유닛에 인접한 제1 전달 위치와 상기 로드/언로드 유닛에 인접한 제2 전달 위치 사이에서 상기 제1 수평 방향으로 이동시키기 위한 제2 버퍼 트레이 이송부를 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The method of claim 3, wherein the second element transfer unit is disposed in parallel with the first element transfer unit,
A second buffer tray for accommodating the second semiconductor elements; And
And a second buffer tray feeder for moving said second buffer tray in said first horizontal direction between a first transfer position adjacent said DC test unit and a second transfer position adjacent said load / unload unit. Semiconductor device handler.
상기 제3 반도체 소자들과 상기 제4 반도체 소자들을 수납하기 위한 제3 버퍼 트레이들; 및
상기 제3 버퍼 트레이들을 상기 로드/언로드 유닛과 인접한 제2 수납 위치와 상기 제2 언로드 유닛과 제3 언로드 유닛 사이의 제2 언로드 위치와 제3 언로드 위치 사이에서 제2 수평 방향으로 이동시키기 위한 제3 버퍼 트레이 이송부를 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The method of claim 1, wherein the third element transfer unit,
Third buffer trays for accommodating the third semiconductor elements and the fourth semiconductor elements; And
A third for moving the third buffer trays in a second horizontal direction between a second storage position adjacent the load / unload unit and a second unload position and a third unload position between the second unload unit and the third unload unit; And a buffer tray transfer unit.
상기 반도체 소자들을 상기 DC 테스트 유닛으로 로드하기 위한 로드 유닛;
상기 DC 테스트 유닛에서 불량으로 판정된 제1 반도체 소자들을 언로드하기 위한 제1 언로드 유닛;
상기 DC 테스트 유닛에서 양품으로 판정된 제2 반도체 소자들을 번인 테스트를 위한 번인 보드 상으로 로드하고 번인 테스트가 완료된 제2 반도체 소자들을 번인 보드로부터 언로드하기 위한 로드/언로드 유닛;
상기 번인 테스트 결과에 따라 불량으로 판정된 제3 반도체 소자들을 언로드하기 위한 제2 언로드 유닛; 및
상기 번인 테스트 결과에 따라 양품으로 판정된 제4 반도체 소자들을 언로드하기 위한 제3 언로드 유닛을 포함하되,
상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들은,
상기 반도체 소자들, 상기 제1 반도체 소자들, 상기 제3 반도체 소자들 및 상기 제4 반도체 소자들이 각각 수납된 트레이들을 이송하기 위한 트레이 셔틀;
상기 트레이 셔틀을 제2 수평 방향으로 이동시키기 위한 셔틀 구동부; 및
상기 트레이 셔틀의 높이를 조절하기 위한 높이 조절부를 각각 포함하는 것을 특징으로 하는 반도체 소자 핸들러.A DC test unit for testing a defective assembly of semiconductor devices;
A load unit for loading the semiconductor elements into the DC test unit;
A first unloading unit for unloading the first semiconductor elements determined as defective in the DC test unit;
A load / unload unit for loading the second semiconductor elements determined as good in the DC test unit onto the burn-in board for burn-in test and unloading the second semiconductor elements that have been burn-in test completed from the burn-in board;
A second unloading unit for unloading third semiconductor elements determined to be defective according to the burn-in test result; And
And a third unloading unit for unloading the fourth semiconductor devices that are determined to be good according to the burn-in test result.
The load unit and the first, second and third unload units,
A tray shuttle for transporting trays in which the semiconductor devices, the first semiconductor devices, the third semiconductor devices, and the fourth semiconductor devices are respectively accommodated;
A shuttle driver for moving the tray shuttle in a second horizontal direction; And
And a height adjusting unit for adjusting the height of the tray shuttle, respectively.
상기 반도체 소자들을 상기 DC 테스트 유닛으로 로드하기 위한 로드 유닛;
상기 DC 테스트 유닛에서 불량으로 판정된 제1 반도체 소자들을 언로드하기 위한 제1 언로드 유닛;
상기 DC 테스트 유닛에서 양품으로 판정된 제2 반도체 소자들을 번인 테스트를 위한 번인 보드 상으로 로드하고 번인 테스트가 완료된 제2 반도체 소자들을 번인 보드로부터 언로드하기 위한 로드/언로드 유닛;
상기 번인 테스트 결과에 따라 불량으로 판정된 제3 반도체 소자들을 언로드하기 위한 제2 언로드 유닛;
상기 번인 테스트 결과에 따라 양품으로 판정된 제4 반도체 소자들을 언로드하기 위한 제3 언로드 유닛;
상기 반도체 소자들이 수납된 트레이들을 적재하기 위한 로드 스태커;
상기 제1 반도체 소자들이 수납된 트레이들을 적재하기 위한 제1 언로드 스태커;
상기 제3 반도체 소자들이 수납된 트레이들을 적재하기 위한 제2 언로드 스태커; 및
상기 제4 반도체 소자들이 수납된 트레이들을 적재하기 위한 제3 언로드 스태커를 포함하되,
상기 로드 유닛과 상기 제1, 제2 및 제3 언로드 유닛들은 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들 하부에 배치되는 것을 특징으로 하는 반도체 소자 핸들러.A DC test unit for testing a defective assembly of semiconductor devices;
A load unit for loading the semiconductor elements into the DC test unit;
A first unloading unit for unloading the first semiconductor elements determined as defective in the DC test unit;
A load / unload unit for loading the second semiconductor elements determined as good in the DC test unit onto the burn-in board for burn-in test and unloading the second semiconductor elements that have been burn-in test completed from the burn-in board;
A second unloading unit for unloading third semiconductor elements determined to be defective according to the burn-in test result;
A third unloading unit for unloading fourth semiconductor elements that are determined to be good according to the burn-in test result;
A load stacker for stacking trays in which the semiconductor elements are accommodated;
A first unload stacker for stacking the trays in which the first semiconductor elements are accommodated;
A second unload stacker for stacking trays in which the third semiconductor elements are accommodated; And
And a third unload stacker for stacking the trays in which the fourth semiconductor devices are accommodated.
And the load unit and the first, second and third unload units are disposed under the load stacker and the first, second and third unload stackers.
상기 빈 트레이의 측면 부위들을 파지하기 위한 하부 트레이 셔틀; 및
상기 하부 트레이 셔틀을 제1 수평 방향으로 이동시키기 위한 하부 셔틀 구동부를 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The method of claim 12, wherein the lower tray transfer unit,
A lower tray shuttle for holding side portions of the empty tray; And
And a lower shuttle driver for moving the lower tray shuttle in a first horizontal direction.
상기 하부 트레이 셔틀을 회전시키기 위한 회전 구동부; 및
상기 하부 트레이 셔틀의 하부에 배치되며 상기 빈 트레이에 잔류된 반도체 소자를 회수하기 위한 용기를 더 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The method of claim 13, wherein the lower tray transfer unit,
A rotation driver for rotating the lower tray shuttle; And
And a container disposed below the lower tray shuttle and configured to recover the semiconductor devices remaining in the empty tray.
상기 하부 트레이 이송 유닛의 아래에 배치되며 상기 제1 반도체 소자들 또는 상기 제3 반도체 소자들이 수납된 트레이들을 적재하기 위한 하부 버퍼 스태커; 및
상기 하부 트레이 이송 유닛의 아래에 배치되며 상기 제4 반도체 소자들이 수납된 트레이들을 적재하기 위한 하부 언로드 스태커를 더 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The semiconductor device of claim 12, further comprising: a lower load stacker disposed under the lower tray transfer unit and configured to stack trays in which the semiconductor elements are accommodated;
A lower buffer stacker disposed under the lower tray transfer unit and configured to stack trays in which the first semiconductor elements or the third semiconductor elements are accommodated; And
And a lower unload stacker disposed under the lower tray transfer unit and configured to stack the trays in which the fourth semiconductor elements are accommodated.
상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들의 상부에 배치되며 상기 트레이 로드 포트 및 상기 로드 스태커와 상기 제1, 제2 및 제3 언로드 스태커들 사이에서 상기 트레이들을 이송하기 위한 상부 트레이 이송 유닛을 더 포함하는 것을 특징으로 하는 반도체 소자 핸들러.The apparatus of claim 9, further comprising: a tray load port for loading and unloading the trays; And
An upper portion disposed above the load stacker and the first, second and third unload stackers and for transferring the trays between the tray load port and the load stacker and the first, second and third unload stackers. And a tray transfer unit.
복수의 번인 보드들이 수납된 보드 랙들을 수납하며 상기 보드 랙들을 번인 테스터로 제공하기 위한 보드 로더; 및
상기 보드 스테이지와 상기 보드 로더 사이에서 상기 번인 보드를 이송하기 위한 보드 이송 유닛을 더 포함하는 것을 특징으로 하는 반도체 소자 핸들러.10. The apparatus of claim 1, further comprising: a board stage configured to support the burn-in board and to be movable in a horizontal direction for loading and unloading the second semiconductor elements;
A board loader for storing board racks containing a plurality of burn-in boards and providing the board racks to a burn-in tester; And
And a board transfer unit for transferring the burn-in board between the board stage and the board loader.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180015186A KR102035413B1 (en) | 2018-02-07 | 2018-02-07 | Apparatus for handling semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180015186A KR102035413B1 (en) | 2018-02-07 | 2018-02-07 | Apparatus for handling semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190095777A KR20190095777A (en) | 2019-08-16 |
KR102035413B1 true KR102035413B1 (en) | 2019-10-23 |
Family
ID=67806868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180015186A Active KR102035413B1 (en) | 2018-02-07 | 2018-02-07 | Apparatus for handling semiconductor devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102035413B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102598123B1 (en) * | 2019-04-12 | 2023-11-06 | (주)테크윙 | Sitter for handling process of electronic component and stacker system therof |
CA3153043A1 (en) * | 2019-09-03 | 2021-03-11 | DWFritz Automation, Inc. | Tray exchange and dispositioning systems, methods, and apparatuses |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030041529A (en) * | 2001-11-20 | 2003-05-27 | 삼성전자주식회사 | Handler for burn in test apparatus and method for transferring semiconductor package using the same |
KR101810082B1 (en) * | 2014-10-24 | 2017-12-18 | (주)제이티 | Sorting Apparatus for Semiconductor Device |
-
2018
- 2018-02-07 KR KR1020180015186A patent/KR102035413B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20190095777A (en) | 2019-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101368994B (en) | Equipment for testing multiple system-in-package devices | |
KR101734397B1 (en) | Apparatus for loading electronic component for testing and for testing electronic component | |
KR101496047B1 (en) | Apparatus for sorting semiconductor packages | |
KR102035413B1 (en) | Apparatus for handling semiconductor devices | |
KR101333435B1 (en) | Test handler | |
KR101362652B1 (en) | Test handler | |
KR100194326B1 (en) | Test Tray Transfer Method of Horizontal Handler | |
KR101032598B1 (en) | Test handler and its parts transfer method | |
KR102189288B1 (en) | Die bonding apparatus | |
KR100917001B1 (en) | Tray Feed Recovery Device for Test Handler and Tray Transfer Method Using the Same | |
KR102548782B1 (en) | Apparatus for testing semiconductor devices | |
JPWO2008142752A1 (en) | Tray storage device and electronic component testing device | |
KR101487278B1 (en) | In-line Test Handler | |
KR20180002230A (en) | Apparatus for testing semiconductor devices | |
KR102633195B1 (en) | Film mounting module and semiconductor strip sawing and sorting equipment including the same | |
WO2009116165A1 (en) | Tray conveying device and electronic part test device with the same | |
KR20080097516A (en) | Test handler | |
KR20220103075A (en) | Stacker for electronic device test handler and electronic device test handler comprising that | |
KR19980056230A (en) | Test Ray Feeding Method of Horizontal Handler | |
KR20130111700A (en) | Sorting apparatus for tray | |
KR101322566B1 (en) | Apparatus for mounting a semiconductor device and test handler including the same | |
KR20040013510A (en) | Stacker storage device and test handler comprising the same | |
KR102800747B1 (en) | The device test handler and device handling method | |
KR102794358B1 (en) | Handler for testing electronic components | |
KR20200072976A (en) | Substrate supply module and die bonding apparatus including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20180207 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190430 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190717 |
|
PG1501 | Laying open of application | ||
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20191016 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20191016 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20221004 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20231004 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20241002 Start annual number: 6 End annual number: 6 |