[go: up one dir, main page]

KR102035256B1 - 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법 - Google Patents

멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR102035256B1
KR102035256B1 KR1020130000361A KR20130000361A KR102035256B1 KR 102035256 B1 KR102035256 B1 KR 102035256B1 KR 1020130000361 A KR1020130000361 A KR 1020130000361A KR 20130000361 A KR20130000361 A KR 20130000361A KR 102035256 B1 KR102035256 B1 KR 102035256B1
Authority
KR
South Korea
Prior art keywords
filter
block
mode
filter block
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130000361A
Other languages
English (en)
Other versions
KR20140029098A (ko
Inventor
이종우
김신철
안수섭
전시범
한병기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/864,768 priority Critical patent/US9002304B2/en
Priority to EP13182242.1A priority patent/EP2704322B1/en
Publication of KR20140029098A publication Critical patent/KR20140029098A/ko
Priority to US14/638,325 priority patent/US9306616B2/en
Application granted granted Critical
Publication of KR102035256B1 publication Critical patent/KR102035256B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법을 개시한다. 상기 장치는, 복수의 주파수 대역들 중 하나의 무선 주파수(RF) 신호들을 입력으로 하여 기저대역 신호들을 출력하는 복수의 무선주파수(RF) 유닛들과, 상기 기저대역 신호들을 필터링 및 증폭하는 복수의 필터 블록들과, 선택된 통신 모드에 따라 상기 복수의 RF 유닛들 중 적어도 2개를 상기 복수의 필터 블록들 중 적어도 하나로 연결하는 스위칭부를 포함하며, 상기 복수의 필터 블록들 중 적어도 하나의 필터 블록은 인접한 다른 필터 블록의 캐패시터 영역과 연결 가능하도록 구성된다.

Description

멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법{ANALOG BASEBAND FILTER APPARATUS FOR MULTI-BAND AND MULTI-MODE WIRELESS TRANSCEIVER AND CONTROLLING METHOD THEREFOR}
본 발명은 무선 통신 시스템에 관한 것으로서, 특히, 멀티모드 멀티밴드 무선 송수신기에서 아날로그 기저대역 신호를 필터링하기 위한 장치 및 그 제어 방법에 관한 것이다.
무선 통신의 수신기에서는 혼합기(Mixer)에 의해 기저대역으로 복조된 신호에서 불필요한 잡음을 걸러내고 원하는 채널의 신호를 선택하기 위하여 아날로그 필터가 사용된다. 아날로그 필터에서 정확한 차단주파수 설정은 시스템의 성능에 매우 중요한 영향을 미친다.
일반적으로 필터는 주파수 값이 증가함에 따라 입력 대비 출력 이득 값이 변화하며, 통과 대역(pass band)과 차단 대역(stop band)을 가진다. 차단주파수(cut-off frequency: fc)란 통과 대역과 차단 대역 간의 경계 주파수를 뜻한다. 저역 통과 필터(low pass filter: LPF)의 경우, 통과 대역 중 직류 또는 저주파에서의 이득 값에 비해 3 데시벨 낮은 이득 값을 가지는 주파수를 차단주파수 fc로 정의한다. 차단 주파수 fc는 아날로그 필터에 사용된 피드백 저항 및 피드백 캐패시터에 의해 정해진다.
이동통신 시스템에서 사용되는 기저대역은 2G(2nd Generation) 통신 시스템을 위한 100kHz의 대역폭부터 3G(3rd Generation) 혹은 4G(4th Generation) 통신 시스템을 위한 20MHz의 대역폭까지 매우 넓은 범위에 걸쳐져 있으며, 가장 높은 대역폭은 가장 낮은 대역폭에 비해 무려 100배 이상에 달한다. 음성 통화를 위해서는 2G 모드를 사용하고, 데이터 통신을 위해서는 3G 혹은 4G 모드(이하 3G/4G라 칭함)를 사용하도록 구성되는 다중모드 이동 단말은, 멀티모드 멀티밴드 무선 송수신기를 구비하여야 하며, 상기 무선 송수신기는 상기의 다양한 대역폭들을 모두 지원할 수 있는 아날로그 기저대역 필터를 필요로 한다.
그러나 아날로그 기저대역 필터의 차단 주파수를 결정하는 저항 값과 캐패시터 값은 온도 및 공정상의 조건에 따라 변화하게 되며, 정확한 값을 예측하기가 어렵기 때문에 실제 환경에서 차단주파수는 목표값과 상이하게 될 수 있다. 이에 따라 차단주파수는 가변저항 또는 가변 캐패시터를 디지털 알고리즘을 통해 제어함으로써 보정되며, 그 오차는 4% 이내 범위여야 한다.
차단주파수는 저항 값과 캐패시터 값의 곱에 반비례하므로 2G와 같은 저대역(Low band) 신호를 처리하기 위해서는 매우 큰 값의 저항과 캐패시터가 필요하며, 이는 아날로그 필터의 면적을 크게 증가시킨다. 2G의 저대역을 처리하기 위한 캐패시터는 그 크기가 3G/4G 대역에 비하여 수배 이상 크며, 이로 인해 아날로그 필터의 회로 면적이 수배로 증가된다. 이와 같이 3G 모드나 4G 모드가 구동되는 상태에서는 꺼져있는 2G 모드 때문에 아날로그 필터의 회로 면적이 현저히 증가되며 이는 공정단가를 상승시키는 요인이 된다. 또한, 회로 면적이 증가하면서 선로 길이가 길어져 신호의 오차가 증가하고 잡음이 높아져 신호의 특성도 나빠진다는 문제점이 존재하였다.
본 발명은 무선 송수신기에서 아날로그 신호를 필터링하기 위한 장치 및 그 제어 방법을 제공한다.
본 발명은 다양한 신호대역들을 하나의 구조로 처리할 수 있는 가변이득 증폭기와 가변주파수 필터를 제공한다.
본 발명은 멀티모드 멀티밴드에서의 사용을 위해 아날로그 기저대역 필터의 회로 면적을 최소화하기 위한 장치 및 그 제어 방법을 제공한다.
본 발명은 멀티모드 멀티밴드 무선 송수신기에서 다이버시티 패스의 캐패시터를 공유하고 입력 및 피드백 저항의 구조를 개선하는 장치 및 그 제어 방법을 제공한다.
본 발명은 멀티모드 멀티밴드 수신기에서 복수의 아날로그 기저대역 필터를 연접하여 사용하는 장치 및 그 제어 방법을 제공한다.
본 발명의 바람직한 실시예에 따른 장치는; 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치에 있어서, 복수의 주파수 대역들 중 하나의 무선 주파수(RF) 신호들을 입력으로 하여 기저대역 신호들을 출력하는 복수의 무선주파수(RF) 유닛들과, 상기 기저대역 신호들을 필터링 및 증폭하는 복수의 필터 블록들과, 선택된 통신 모드에 따라 상기 복수의 RF 유닛들 중 적어도 2개를 상기 복수의 필터 블록들 중 적어도 하나로 연결하는 스위칭부를 포함하며, 상기 복수의 필터 블록들 중 적어도 하나의 필터 블록은 인접한 다른 필터 블록의 캐패시터 영역과 연결 가능하도록 구성된다.
본 발명의 일 실시예에 따른 방법은; 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치의 제어 방법에 있어서, 고대역(HB)을 사용하는 제1 통신 모드에서, 고대역의 무선 주파수(RF) 신호들을 입력으로 하여 기저대역 신호들을 출력하는 복수의 무선주파수(RF) 유닛들을, 상기 기저대역 신호들을 필터링 및 증폭하는 복수의 필터 블록들로 각각 연결하는 과정과, 저대역(LB)을 사용하는 제2 통신 모드에서, 상기 복수의 RF 유닛들 중 2개의 RF 유닛들을 상기 복수의 필터 블록들 중 제2 및 제3 필터 블록들로 연결하는 과정을 포함하며, 상기 제2 통신 모드에서 상기 제2 및 제3 필터 블록들의 캐패시터 영역들은 인접한 제1 및 제4 필터 블록들의 캐패시터 영역들과 각각 연결된다.
도 1은 1차 여파기의 특성함수를 갖는 아날로그 필터의 구성을 도시한 것이다.
도 2a 및 도 2b는 아날로그 기저대역 필터의 블록도 및 평면도(floor plan)를 도시한 것이다.
도 3a는 본 발명의 일 실시예에 따라 복수의 고대역 모드를 지원하는 수신 장치의 구성을 나타낸 것이다.
도 3b는 본 발명의 일 실시예에 따라 제1 및 제2 고대역 모드를 지원하는 수신 장치의 구성을 나타낸 것이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 아날로그 기저대역 필터 장치의 블록도 및 평면도를 도시한 것이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 아날로그 필터의 모드 변화에 대한 다이어그램이다.
도 6은 본 발명의 일 실시예에 따라 모드에 따라 가변되는 저항 블록을 도시한 것이다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 저항 블록의 다양한 연결을 보인 것이다.
도 8은 본 발명의 일 실시예에 따른 아날로그 기저대역 필터 장치의 회로 구성을 도시한 것이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 캐패시터들의 연결을 보다 상세히 도시한 것이다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 본 발명이 도면 및 명세서의 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 이하의 도면들은 본 발명의 특징을 두드러지게 나타내기 위하여 간략화되고, 다소 과장되게 그려질 수 있으며, 이하의 도면들의 치수는 실제 본 발명의 제품들의 치수와 정확하게 일치하지는 않는다. 당업자라면, 이하의 도면들의 기재로부터 각 구성 요소의 길이, 둘레, 두께 등 치수를 용이하게 변형하여 실제 제품에 적용할 수 있을 것이며, 이러한 변형은 본 발명의 권리 범위에 속할 것임은 당업자에게 자명하다.
본 발명의 후술되는 실시예들은 아날로그 신호를 여파하기 위한 아날로그 필터에 관한 것으로서, 특히 멀티모드 멀티밴드 아날로그 기저대역 필터에 대한 것이다. 아날로그 기저대역(Analog BaseBand: ABB) 필터는 예를 들어 GSM(Global System for Mobile communications), EDGE(Enhanced Data GSM Environment), HSPA(High Speed Packet Access), WCDMA(Wideband Code Division Multiple Access), LTE(Long Term Evolution) 1.4M, LTE 3M, LTE 5M, LTE 10M, LTE 15M, LTE 20M 와 같은 다양한 대역폭의 무선 통신 기술들을 지원하는 무선 송수신기를 위해 사용될 수 있다.
도 1은 1차 여파기의 특성함수를 갖는 아날로그 필터의 구성을 도시한 것이다.
도 1을 참조하면, 아날로그 필터(100)는 입력 저항 Ra(160)를 통해 입력 전압 Vin을 (-) 단자로 입력받으며 (+) 단자는 접지된 연산 증폭기(OP AMP)(150)와, 상기 연산 증폭기(100)의 (-) 입력과 출력 Vout에 병렬 연결된 피드백 저항 Rb(170) 및 피드백 캐패시터 C(180)를 포함하여 구성된다. 저항들(160,170)은 가변 저항으로 구성되며, 그 저항 값을 변경함으로써 도시한 아날로그 필터(100)의 이득 값 및 차단 주파수가 변화된다. 아날로그 필터(100)의 직류에 대한 이득 값 및 차단주파수는 다음 <수학식 1>과 같다.
Figure 112013000335740-pat00001
여기서 Ra는 입력 가변 저항(160)의 저항 값이고, Rb는 피드백 가변 저항(170)의 저항 값이며, C는 피드백 캐패시터(180)의 용량을 의미한다. 이와 같이 차단 주파수는 피드백 저항 Rb와 피드백 캐패시터 C에 반비례하는 특성을 지닌다. 여기서 Rb와 C는 디지털 코드로 제어되어 선형적 또는 지수적으로 증가하는 특성을 가진다.
RF(Radio Frequency) 회로에 적용되는 수신기 필터는, 도 1과 같은 하나의 실수 폴(Real Pole: RP)을 가지는 RP 필터와, 하나 이상의 RP들을 가지는 복수의(일 예로 2개 내지 6개)의 바이쿼드(bi-quad: BQ) 필터(들)를 직렬로 조합함으로써, 통상 3 내지 7단(stage)으로 구성된다.
이동통신 시스템에서 사용되는 기저대역은 GSM과 같은 2G 시스템에서 사용되는 100kHz의 대역폭로부터 LTE와 같은 4G 시스템에서 사용되는 10MHz의 대역폭까지 매우 넓은 범위에 걸쳐져 있다. 하기 <표 1>은 표준화된 이동통신 기저대역들을 위한 차단주파수들의 예들을 나타낸 것이다.
모드 2G 3G 4G
표준 GSM EDGE HSPA SC HSPA DC LTE1.4 LTE3 LTE5 LTE10 LTE15 LTE20
BW 100kHz 100kHz 1.92MHz 4.42MHz 615kHz 1.5MHz 2.5MHz 5MHz 7.5MHz 10MHz
여기서 HSPA SC는 단일 반송파(Single Carrier)의 HSPA를 의미하고, HSPA DC는 이중 반송파(Dual Carrier)의 HSPA를 의미한다. 3G 혹은 4G(이하 3G/4G라 칭함) 모드에서는 기본적으로 사용되는 수신 안테나를 위한 주파수 대역 이외에, 추가적인 수신 안테나를 통해 다이버시티를 위한 추가적인 주파수 대역을 운용할 수 있다. 본 명세서에서 상기 두 주파수 대역은 각각 프라이머리(Primary: PRX) 고대역(High Band: HB)과 다이버시티(Diversity: DRX) HB라 칭하기로 한다.
도 2a 및 도 2b는 아날로그 기저대역 필터의 블록도 및 평면도(floor plan)를 도시한 것이다.
도 2a를 참조하면, 아날로그 기저대역 필터는 3G/4G 모드 PRX HB의 동위상(In phase: I) 신호 및 직교위상(Quadrature phase: Q) 신호를 위한 제1 및 제2 필터링 및 증폭 경로(210,215)와, 3G/4G 모드 DRX HB의 I 신호 및 Q 신호를 위한 제3 및 제4 필터링 및 증폭 경로(220,225) 및 2G 모드의 저대역(Low Band: LB)의 I 신호 및 Q 신호를 위한 제5 및 제6 필터링 및 증폭 경로(230,235)를 포함한다.
각 필터링/증폭 경로(210 내지 235)는 I 혹은 Q 신호의 필터링 및 증폭(이하 필터링/증폭이라 칭함)을 위한 I/Q 체인으로 구성된다. 구체적으로 제1 필터링/증폭 경로(210)는 PRX HB의 I 신호의 (+)(positive) 입력(IP) 및 (-)(negative) 입력(IN)에 연결되는 RP 필터(202)와 제1 BQ 필터(204)와 제2 BQ 필터(206) 및 IP 출력(OIP) 및 IN 출력(OIN)으로 연결되는 가변 이득 증폭기(VGA)(208)를 포함한다. RP 필터(202), 제1 및 제2 BQ 필터(204,206) 및 VGA(208)은 순차적으로 직렬 연결된다. 제2 필터링/증폭 경로(215)는 제1 필터링/증폭 경로(210)과 동일하게 3개의 필터와 VGA를 포함하며, QP 및 QN을 입력받아 OQP 및 OQN을 출력한다. 나머지 필터링/증폭 경로(220 내지 235) 또한 동일하게, 직렬 연결된 3개의 필터와 VGA로 구성된다.
도 2b는 도 2a와 등가인 아날로그 기저대역 필터링/증폭 경로들(210 내지 235)에 대응하는 회로의 평면도를 나타낸 것이다. 여기에서는 필터링/증폭 경로들(210 내지 235)과, 필터링/증폭 경로들(210 내지 235)로 I/Q 신호들을 입력하는 RF 유닛들(242,244,246,248,250,252) 간의 연결 관계 및 각 필터링/증폭 경로(210 내지 235)의 내부 배치를 도시하였다.
도 2b를 참조하면, PRX RF I 유닛(242)는 PRX HB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 대응하는 제1 필터 블록(260,262)으로 전달하는데, 제1 필터 블록(260,262)은 도 2a의 제1 필터링/증폭 경로(210)와 등가이다. PRX RF Q 유닛(244)는 PRX HB의 Q 신호를 수신하여 대응하는 제2 필터 블록(264,266)으로 전달하며, DRX RF I 유닛(246)는 DRX HB의 I 신호를 수신하여 대응하는 제3 필터 블록(268,270)으로 전달하며, DRX RF Q 유닛(248)는 DRX HB의 Q 신호를 수신하여 대응하는 제4 필터 블록(272,274)으로 전달한다. 마찬가지로 필터 블록들(264 내지 274)은 도 2a의 제2 내지 제4 필터링/증폭 경로들(215 내지 225)과 등가이다.
또한 2G RF Q 유닛(250)은 2G LB의 RF 신호를 수신하여 기저대역의 Q 신호로 주파수 하향변환한 후, 상기 Q 신호를 대응하는 제5 필터 블록(276,278)으로 전달하는데, 제5 필터 블록(276,278)은 도 2a의 제5 필터링/증폭 경로(230)와 등가이다. 2G RF I 유닛(252)은 2G LB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 대응하는 제6 필터 블록(280,282)으로 전달하는데, 제6 필터 블록(280,282)은 도 2a의 제6 필터링/증폭 경로(235)와 등가이다.
도 2a의 필터 블록들(210)을 구성하는 소자들은 저항이나 캐패시터들과 같은 수동 소자들과, OP AMP와 같은 능동 소자들로 분류된다. 이에 따라 제1 필터 블록(260,262)은 캐패시터 뱅크와 저항들을 포함하는 캐패시터 영역(260)과 OP AMP들을 포함하는 능동 영역(262)으로 구성된다. 제2 내지 제6 필터 블록(264 내지 282) 또한 마찬가지로 캐패시터 영역(266,268,274,276,282)과 능동 영역(264,270,272,278,280)으로 구성된다. 회로 제작의 용이를 위하여, 통상 인접한 필터 블록들은 동일한 영역들이 인접하도록 구성된다. 일 예로서 제1 필터 블록의 능동 영역(262)은 제2 필터 블록의 능동 영역(264)와 인접하도록 배치되며, 제2 필터 블록의 캐패시터 영역(266)은 제3 필터 블록의 캐패시터 영역(268)과 인접하도록 배치되고, 제3 필터 블록의 능동 영역(270)은 제4 필터 블록의 능동 영역(272)와 인접하도록 배치된다. 마찬가지로 제4 필터 블록의 캐패시터 영역(274)은 2G 모드를 위한 제5 필터 블록의 캐패시터 영역(276)과 인접하도록 배치되며, 제5 필터 블록의 능동 영역(278)은 제6 필터 블록의 능동 영역(280)과 인접하도록 배치된다. 다시 말해서 각 대역의 I 경로 및 Q 경로는 평면도 상에서 상호간에 대칭되도록 구성된다.
앞서 설명한 바와 같이, 차단주파수는 저항 값과 캐패시터 값의 곱에 반비례하므로, 2G와 같은 저대역(LB) 신호를 처리하기 위해서는 매우 큰 값의 저항과 캐패시터가 필요하며, 이로 인해 2G 모드를 위한 제5 및 제6 필터 블록의 캐패시터 영역들(276,282)의 회로 면적은 3G/4G 모드를 위한 캐패시터 영역들(260,266,268,274)에 비해 매우 크다.(대략적으로 2배임)
큰 면적을 차지하는 캐패시터들을 사용하는 대신, 저항 값들의 제어만으로 기저대역의 전체 범위를 처리하게 되면, 회로 면적은 감소되지만 대신 잡음의 영향이 증가한다는 문제가 발생하게 된다. 구체적으로, 실제 무선 환경에서 발생하는 잡음은 첫번째 필터 단(202)의 입력 저항에 비례하는 값으로 하기 <수학식 2>와 같으며, 상기 잡음은 이득과 곱해져서 출력 신호들 OIP 및 OIN에 나타나게 된다.
Figure 112013000335740-pat00002
여기서 VN은 잡음전압이고, k는 볼츠만 상수 (=1.38*10-23), T는 절대온도, R은 첫번째 필터 단(202)의 입력 저항 값이며, BW는 대역폭이다.
아날로그 기저대역 필터에 대해 요구되는 잡음지수(Noise Figure)는 30dB 이하이며, 이는 기준 저항 50Ω의 1000배인 50kΩ 저항에서 나오는 잡음에 해당한다. 따라서 각 필터의 입력 저항은 최대 50kΩ 이상이 될 수 없다. 또한, 각 필터의 이득은 0~24dB (1~16배)의 범위를 갖기 때문에, 피드백 저항은 입력 저항의 1/16 ~ 1 정도의 크기를 갖고, 앞서 설명한 바와 같이 2G와 4G의 모든 대역폭들을 처리하기 위해서는 100배의 주파수 범위가 요구하므로, 저항의 제어만으로 원하는 차단 주파수를 얻기 위해서는 1600배의 이득 범위가 필요하다. 이와 동시에 입력 저항의 최대 값 50kΩ의 1/100인 500Ω의 입력 저항을 사용하는 상태에서 24dB 이득을 얻기 위해서는, 피드백 저항이 31.25Ω 밖에 될 수 없으며, 이에 따라 출력 임피던스가 현저히 떨어져 원하는 이득을 얻을 수 없고 신호의 왜곡이 심해진다.
따라서 본 발명의 후술되는 실시예에서는, 고대역(HB) 모드의 주파수 대역들을 위한 신호 체인들이 저대역 모드에서도 사용될 수 있도록, 아날로그 기저대역 필터 회로를 구성한다. 일 예로서 고대역 모드의 PRB HB 및 DRX HB를 위한 Q 채널 신호 경로들은 저대역 모드에 대해 공유된다. 다른 예로서 고대역 모드의 PRB HB 및 DRX HB를 위한 I 채널 신호 경로들은 저대역 모드에 대해 공유된다.
도 3a는 본 발명의 일 실시예에 따라 복수의 고대역 모드를 지원하는 수신 장치의 구성을 나타낸 것이다.
도 3a를 참조하면, 수신 장치는 고대역 혹은 저대역 신호의 RF 처리를 위한 복수의 RF 유닛들(302,304,306)과, 기저대역 신호 처리를 위한 복수의 아날로그 기저대역(ABB) 블록들(312,314,316)과, 상기 RF 유닛들(302,304,306)과 상기 ABB 블록들(312,314,316) 간을 연결하는 스위칭부(310)와, 선택된 통신 모드에 따라 상기 스위칭부(310)를 제어하는 제어부(300)를 포함한다.
각 RF 유닛(302,304,306)은 선택된 통신 모드에 따른 주파수 대역의 I 혹은 Q 경로를 위한 RF 처리를 수행한다. 일 실시예로서 제1 RF 유닛(302)은 제1 고대역의 신호처리 및 저대역의 신호처리를 수행 가능하도록 구성되어, 고대역 모드에서는 고대역의 RF 신호를 수신하여 기저대역의 I 혹은 Q 신호로 변환하고, 저대역 모드에서는 저대역의 RF 신호를 수신하여 기저대역의 I 혹은 Q 신호로 변환한다.
ABB 블록들(312,314,316)은 개별적으로 고대역에 대응하는 기저대역 신호를 처리하거나, 혹은 인접한 다른 ABB 블록과 협력하여 저대역에 대응하는 기저대역 신호를 처리하도록 구성된다. 구체적인 예로서, 제1 ABB 블록(312)과 제2 ABB 블록(314)는 고대역 모드에서는 개별적으로 동작하지만, 저대역 모드에서는 두 블록(312,314)이 연접하여 저대역의 신호를 처리하도록 구성된다. 저대역의 신호를 함께 처리할 수 있도록, 제1 및 제2 ABB 블록(312,314)은 대칭적으로 배치된다. 구체적으로 제1 ABB 블록(312)의 캐패시터 영역이 제2 ABB 블록(314)의 캐패시터 영역과 인접하도록 배치됨으로써, 저대역 모드에서 제1 및 제2 ABB 블록(312,314)에 포함되는 캐패시터 영역들이 상호 연결될 수 있다.
스위칭부(310)는 제어부(300)의 제어하에, 선택된 통신 모드에 따라 RF 유닛들(302,304,306)과 ABB 블록들(312,314,316) 간을 상호 연결한다. 제어부(300)는 수신 장치의 동작을 전체적으로 총괄하며 사용하고자 하는 통신 모드가 저대역 모드인지 혹은 고대역 모드인지에 따라 스위칭부(310)를 제어한다. 구체적으로 고대역 모드에서 스위칭부(310)는 제1 RF 유닛(302)을 제1 ABB 블록(312)으로, 제2 RF 유닛(304)을 제2 ABB 블록(314)으로, 제N RF 유닛(306)을 제N ABB 블록(316)으로 연결한다.
저대역 모드에서 제1 RF 유닛(302)가 저대역의 RF 신호를 수신하도록 구성되는 경우, 스위칭부(310)는 제1 RF 유닛(302)을 제2 ABB 블록(314)으로 연결하며, 제2 ABB 블록(314)의 캐패시터 영역은 제1 ABB 블록(312)의 캐패시터 영역을 포함하도록 확장된다. 상기한 확장을 위해 제2 ABB 블록(314)의 캐패시터 영역은 제1 ABB 블록(312)의 캐패시터 영역과 인접하게 배치되어, 저대역 모드에서 두 캐패시터 영역이 서로 연접되어 저대역에 대응하는 기저대역 신호를 처리(필터링 및 증폭)한다. 마찬가지로 다른 적어도 2개의 ABB 블록이 다른 RF 유닛에 연결되어, 저대역의 기저대역 신호를 처리할 수 있될 수 있다.
도 3b는 본 발명의 다른 실시예에 따라 제1 및 제2 고대역 모드를 지원하는 단말 장치의 구성을 나타낸 것이다.
도 3b를 참조하면, 단말 장치는 제1 고대역의 I/Q 경로를 위한 2개의 제1 RF 유닛들(302,304) 및 제2 고대역의 I/Q 경로를 위한 2개의 제2 RF 유닛들(306,308)과 제1 고대역에 대응하는 기저대역 I/Q 경로를 위한 2개의 제1 아날로그 기저대역(ABB) 블록들(312,314) 및 제2 고대역에 대응하는 기저대역 I/Q 경로를 위한 2개의 제2 ABB 블록들(316,318)과, 상기 RF 유닛들(302,304,306,308)과 상기 ABB 블록들(312,314,316,318) 간을 연결하는 스위칭부(310)와, 통신 모드에 따라 상기 스위칭부(310)를 제어하는 제어부(300)를 포함한다.
제1 고대역의 I 경로를 위한 제1 RF I 유닛(302)과 제1 RF Q 유닛(304)은 저대역의 I 혹은 Q 경로를 위한 RF 유닛으로 동작 가능하도록 구성된다. 선택 가능하게 혹은 추가적으로, 제2 고대역의 I 경로를 위한 제2 RF I 유닛(306)과 제2 RF Q 유닛(308)은 저대역의 I 및 Q 경로를 위한 RF 유닛으로 동작 가능하도록 구성될 수 있다. 단말이 2G 모드로 동작하는 경우, 제1 RF I/Q 유닛(302,304) 혹은 제2 RF I/Q 유닛(306,308)이 2G 대역의 RF 신호를 수신하여 기저대역 I/Q 신호로 변환하는 동작을 담당하게 된다. 단말이 3G/4G 모드로 동작하는 경우, 제1 RF I/Q 유닛(302,304)은 제1 고대역의 RF 신호들을 수신하여 기저대역 I/Q 신호들로 변환하는 동작을 담당하며, 제2 RF I/Q 유닛(306,308)은 제2 고대역의 RF 신호들을 수신하여 기저대역 I/Q 신호들로 변환하는 동작을 담당한다.
ABB 블록들(312,314,316,318)은 개별적으로 제1 혹은 제2 고대역에 대응하는 I/Q 신호를 처리하거나, 혹은 두개씩 협력하여 저대역에 대응하는 I/Q 신호를 처리하도록 구성된다. 구체적으로 제1 ABB I 블록(312)과 제1 ABB Q 블록(314)는 3G/4G 모드에서는 개별적으로 동작하지만, 2G 모드에서는 두 블록(312,314)이 저대역의 I 신호(혹은 Q 신호)를 처리하도록 구성된다. 마찬가지로 제2 ABB Q 블록(316)과 제2 ABB I 블록(318)는 3G/4G 모드에서는 개별적으로 동작하지만, 2G 모드에서는 두 블록(316,318)이 저대역의 Q 신호(혹은 I 신호)를 처리하도록 구성된다. 2G 모드의 I/Q 신호를 함께 처리할 수 있도록, 제1 ABB I/Q 블록(312,314)과 제2 ABB I/Q 블록(316,318)은 대칭적으로 배치된다. 구체적으로 제2 ABB Q 블록(316)이 제1 ABB Q 블록(314)과 인접하도록 배치됨으로써, 2G 모드에서 제1 ABB I/Q 블록(312,314)에 포함되는 캐패시터 영역이 상호 연결될 수 있고, 제2 ABB I/Q 블록(316,318)에 포함되는 캐패시터 영역이 상호 연결될 수 있다.
스위칭부(310)는 제어부(300)의 제어하에, 선택된 통신 모드에 따라 RF 유닛들(302,304,306,308)과 상기 ABB 블록들(312,314,316,318) 간을 상호 연결한다. 제어부(300)는 단말의 동작을 전체적으로 총괄하며 사용하고자 하는 통신 모드가 2G 모드인지 혹은 3G/4G 모드인지에 따라 스위칭부(310)를 제어한다. 구체적으로 3G/4G 모드에서 스위칭부(310)는 제1 RF I 유닛(302)을 제1 ABB I 블록(312)으로, 제1 RF Q 유닛(304)을 제1 ABB Q 블록(314)으로, 제2 RF I 유닛(306)을 제2 ABB I 블록(318)으로, 제2 RF Q 유닛(308)을 제2 ABB Q 블록(316)으로 연결한다.
2G 모드에서 제1 RF I/Q 유닛(302,304)가 2G 저대역의 RF 신호를 수신하도록 구성되는 경우, 스위칭부(310)는 제1 RF Q 유닛(304)을 제1 ABB Q 블록(314)으로 연결하며, 제1 ABB Q 블록(314)의 캐패시터 영역은 제1 ABB I 블록(312)의 캐패시터 영역을 포함하도록 확장된다. 상기한 확장을 위해 제1 ABB Q 블록(314)의 캐패시터 영역은 제1 ABB I 블록(312)의 캐패시터 영역과 인접하게 배치된다. 또한 스위칭부(310)는 제1 RF I 유닛(302)을 제2 ABB Q 블록(316)으로 연결하며, 제2 ABB Q 블록(316)은 제2 ABB I 블록(318)의 캐패시터 영역을 포함하도록 확장된다. 상기한 확장을 위해 제2 ABB Q 블록(316)의 캐패시터 영역은 제2 ABB I 블록(318)의 캐패시터 영역과 인접하게 배치된다.
다른 실시예로서 2G 모드에서 제2 RF I/Q 유닛(306,306)이 2G 저대역의 RF 신호를 수신하도록 구성되는 경우, 스위칭부(310)는 제2 RF I 유닛(306)을 제1 ABB Q 블록(314)으로 연결하며, 제1 ABB Q 블록(314)의 캐패시터 영역은 제1 ABB I 블록(312)의 캐패시터 영역을 포함하도록 확장된다. 또한 스위칭부(310)는 제2 RF Q 유닛(308)을 제2 ABB Q 블록(316)으로 연결하며, 제2 ABB Q 블록(316)은 제2 ABB I 블록(318)의 캐패시터 영역을 포함하도록 확장된다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 아날로그 기저대역 필터 장치의 블록도 및 평면도를 도시한 것이다.
도 4a를 참조하면, 아날로그 기저대역 필터 장치는 3G/4G 모드의 프라이머리 HB 모드의 I 신호를 위한 제1 필터링/증폭 경로(410)와, 프라이머리 HB 모드의 Q 신호와 LB 모드의 I/Q 신호를 위해 공유되는 제2 필터링/증폭 경로(420)와, 다이버시티 HB 모드의 Q 신호와 LB 모드의 Q/I 신호를 위해 공유되는 제3 필터링/증폭 경로(430)와, 다이버시티 HB 모드의 I 신호를 위한 제4 필터링/증폭 경로(440)를 포함한다.
각 필터링/증폭 경로(410,420,430,440)은 (+) 및 (-) 입력과 연결되는 RP 필터(412)와 제1 BQ 필터(414)와 제2 BQ 필터(416) 및 (+) 및 (-) 출력으로 연결되는 가변 이득 증폭기(VGA)(418)를 포함한다.
앞서 설명한 바와 같이, 프라이머리 Q 채널과 다이버시티 Q 채널의 필터링/증폭 경로(420,430)는 추가적으로 2G 모드의 필터링/증폭을 위해서 사용될 수 있도록 구성된다. 즉 필터링/증폭 경로(420,430)는 프라이머리/다이버시티 Q 채널과 2G 모드의 I/Q 채널을 위해 공유된다. 다른 실시예로서 프라이머리/다이버시티 I 채널이 2G 모드와 필터링/증폭 경로를 공유할 수 있으며, 이는 당업자라면 본 명세서의 도면 및 아래의 설명에 의해 용이하게 실시 가능할 것이다.
다이버시티 I 및 Q 채널의 필터링/증폭 경로들(430,420)이 교차 배치됨으로써, 회로 상에서 다이버시티 Q 채널의 필터링/증폭 경로(430)가 프라이머리 Q 채널의 필터링/증폭 경로(420)에 가깝게 위치하여 상기 필터링/증폭 경로들(420,430)이 2G 모드로 동작시 2G 모드의 I 채널 경로 및 Q 채널 경로가 떨어져 있지 않게 된다.
도 4b는 도 4a와 등가인 아날로그 기저대역 필터링/증폭 경로들(410 내지 440)에 대응하는 회로의 평면도를 나타낸 것이다. 여기에서는 필터링/증폭 경로들에 대응하는 필터 블록들(460 내지 474)과 RF 유닛들(452,454,456,458) 간의 연결 관계 및 각 필터 블록(460 내지 474)의 내부 배치를 도시하였다.
도 4b를 참조하면, PRX HB의 I 및 Q 신호를 위한 PRX RF I 유닛(452) 및 PRX RF Q 유닛(454)과, DRX HB의 I 및 Q 신호를 위한 DRX RF I 유닛(456) 및 DRX RF Q 유닛(458)이 도시되었다. PRX RF I/Q 유닛들(452,454)과 DRX RF I/Q 유닛들(456,458)의 모두 혹은 적어도 2개는 2G 모드의 I/Q 신호를 처리할 수 있도록 구성된다.
3G/4G 모드에서, PRX RF I 유닛(452)는 PRX HB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 대응하는 제1 필터 블록(460,462)으로 전달한다. PRX RF Q 유닛(254)는 PRX HB의 Q 신호를 수신하여 대응하는 제2 필터 블록(464,466)으로 전달하며, DRX RF I 유닛(456)는 DRX HB의 I 신호를 수신하여 대응하는 제3 필터 블록(468,470)으로 전달하며, DRX RF Q 유닛(458)는 DRX HB의 Q 신호를 수신하여 대응하는 제4 필터 블록(472,474)으로 전달한다. 2G 모드에서, PRX RF I/Q 유닛들(452,454) 혹은 DRX RF I/Q 유닛들(456,458)은 2G LB의 RF 신호를 수신하여 기저대역의 I/Q 신호로 주파수 하향변환한 후, 상기 I/Q 신호를 대응하는 제2 및 제3 필터 블록(464,466,468,470)으로 전달하는데, 제2 및 제3 필터 블록의 캐패시터 영역들(464,470)은 인접한 다른 필터 블록의 캐패시터 영역들을 포함하도록 확장된다.
필터 블록들(460 내지 474)은 도 4a의 필터링/증폭부들(410 내지 440)과 등가로 구성되어 있다. 제1 필터 블록(460,462)은 저항 및 OP AMP와 같은 능동 소자들을 포함하는 능동 영역(460)과 캐패시터들을 포함하는 캐패시터 영역(462)으로 구성되며, 도 4a의 제1 필터링/증폭 경로(410)와 등가이다. 제2 필터 블록(464,466)은 캐패시터 영역(464)과 능동 영역(466)으로 구성되며, 도 4a의 제2 필터링/증폭 경로(420)와 등가이다. 제2 필터 블록의 캐패시터 영역(464)은 제1 필터 블록의 캐패시터 영역(462)과 인접하도록 배치되어, 2G 모드로 동작시 제1 필터 블록의 캐패시터 영역(462)과 연결됨으로써 캐패시터 용량이 확장된다. 제3 필터 블록(468,470)은 능동 영역(468)과 캐패시터 영역(470)으로 구성되며, 도 4a의 제3 필터링/증폭 경로(430)와 등가이다. 제4 필터 블록(472,474)은 캐패시터 영역(472)와 능동 영역(474)으로 구성되며, 도 a의 제4 필터링/증폭 경로(440)와 등가이다. 제3 필터 블록의 캐패시터 영역(470)은 제4 필터 블록의 캐패시터 영역(472)과 인접하도록 배치되어, 2G 모드로 동작시 제4 필터 블록의 캐패시터 영역(472)와 연결됨으로써 캐패시터 용량이 확장된다.
이상과 같이 두 필터 블록들의 캐패시터 영역들이 상호 인접하도록 배치함으로써, 두 개의 캐패시터 영역이 연결되어 함께 2G 모드의 신호에 대한 처리를 지원할 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 아날로그 필터의 모드 변화에 대한 다이어그램이다. 구체적으로 도 5a는 3G/4G 모드에서의 신호 흐름을 나타내며, 도 5b는 2G 모드를 위해 PRX RF I/Q 유닛(452,454)이 사용되는 경우의 신호 흐름을 나타내며, 도 5c는 2G 모드를 위해 DRX RF I/Q 유닛(456,458)이 사용되는 경우의 신호 흐름을 나타낸다.
도 5a를 참조하면, PRX RF I 유닛(452)은 PRX HB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 제1 필터 블록(460,462)으로 전달하며, 제1 필터 블록의 능동 영역(460) 및 캐패시터 영역(462)은 PRX HB의 상기 I 신호를 위해 동작한다. PRX RF Q 유닛(454)은 PRX HB의 RF 신호를 수신하여 기저대역의 Q 신호로 주파수 하향변환한 후, 상기 Q 신호를 제2 필터 블록(464,466)으로 전달하며, 제2 필터 블록의 캐패시터 영역(464) 및 능동 영역(466)은 PRX HB의 상기 Q 신호를 위해 동작한다.
DRX RF I 유닛(456)은 DRX HB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 제4 필터 블록(472,474)으로 전달하며, 제4 필터 블록의 캐패시터 영역(472) 및 능동 영역(474)은 DRX HB의 상기 I 신호를 위해 동작한다. DRX RF Q 유닛(458)은 DRX HB의 RF 신호를 수신하여 기저대역의 Q 신호로 주파수 하향변환한 후, 상기 Q 신호를 제3 필터 블록(468,470)으로 전달하며, 제3 필터 블록의 능동 영역(468) 및 캐패시터 영역(470)은 DRX HB의 상기 Q 신호를 위해 동작한다.
이상과 같이 3G/4G 모드에서는 PRX 경로와 DRX 경로가 독립적으로 운용되며, RF 유닛들(452,454,456,458)로부터의 출력은 스위칭부(500)에 의해 대응하는 필터 블록들(460 내지 474)으로 각각 전달된다.
도 5b 및 도 5c에 도시한 바와 같이, 2G 모드에서는 필터 입력이 PRX RF 유닛들(452,454)로부터 전달되거나 DRX RF 유닛들(456,458)로부터 전달되어, 범용성을 지닌다. 2G 모드를 위해 PRX RF 유닛들(452,454)이 사용되는 경우 DRX RF 유닛들(456,458)은 불필요한 전력 소모를 막기 위해 오프된다. 반대로 2G 모드를 위해 DRX RF 유닛들(456,458)이 사용되는 경우 PRX RF 유닛들(452,454)은 불필요한 전력 소모를 막기 위해 오프된다.
필터 입력이 PRX RF 유닛들(452,454)로부터 오는 경우, 도 5b와 같이 스위칭부(510)에 의해 PRX RF 유닛들(452,454)과 필터 블록들의 일부 영역(462 내지 472) 간에 채널들이 형성된다.
구체적으로, PRX RF I 유닛(452)은 LB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 스위치(510)를 통해 제3 필터 블록(468,470)으로 전달하며, 제3 필터 블록의 캐패시터 영역(472)이 제4 필터 블록의 캐패시터 영역(472)과 연결되어, 제3 필터 블록의 능동 영역(468)과 캐패시터 영역(470) 및 제4 필터 블록의 캐패시터 영역(472)은 LB의 상기 I 신호를 위해 동작한다. 이때 제4 필터 블록의 캐패시터 영역(472)에 포함되는 가변 캐패시터들은 제3 필터 블록의 능동 영역(468)의 제어 신호에 의해 가변된다. 또한 제4 필터 블록의 능동 영역(474)은 불필요한 전력의 소모를 방지하기 위해 대기 상태가 될 수 있다.
PRX RF Q 유닛(454)은 LB의 RF 신호를 수신하여 기저대역의 Q 신호로 주파수 하향변환한 후, 상기 Q 신호를 제2 필터 블록(464,466)으로 전달하며, 제2 필터 블록의 캐패시터 영역(464)이 제1 필터 블록의 캐패시터 영역(462)과 연결되어, 제1 필터 블록의 캐패시터 영역(462)과 제2 필터 블록의 캐패시터 영역(464) 및 능동 영역(466)은 LB의 상기 Q 신호를 위해 동작한다. 이때 제1 필터 블록의 캐패시터 영역(462)에 포함되는 가변 캐패시터들은 제2 필터 블록의 능동 영역(466)의 제어 신호에 의해 가변된다. 또한 제1 필터 블록의 능동 영역(460)은 전력의 절감을 위해 대기 상태가 될 수 있다.
필터 입력이 DRX RF 유닛들(456,458)로부터 오는 경우, 도 5c와 같이 스위칭부(520)에 의해 DRX RF 유닛들(456,458)과 필터 블록들의 일부 영역(462 내지 472) 간에 채널들이 형성된다.
구체적으로, DRX RF I 유닛(456)은 LB의 RF 신호를 수신하여 기저대역의 I 신호로 주파수 하향변환한 후, 상기 I 신호를 스위치(520)를 통해 제2 필터 블록(464,466)으로 전달하며, 제2 필터 블록의 캐패시터 영역(464)이 제1 필터 블록의 캐패시터 영역(462)과 연결되어, 제1 필터 블록의 캐패시터 영역(462)과 제2 필터 블록의 캐패시터 영역(464) 및 능동 영역(466)은 LB의 상기 I 신호를 위해 동작한다. 이때 제1 필터 블록의 능동 영역(460)은 전력의 절감을 위해 대기 상태가 될 수 있다.
DRX RF Q 유닛(458)은 LB의 RF 신호를 수신하여 기저대역의 Q 신호로 주파수 하향변환한 후, 상기 Q 신호를 제3 필터 블록(468,470)으로 전달하며, 제3 필터 블록의 캐패시터 영역(470)이 제4 필터 블록의 캐패시터 영역(472)과 연결되어, 제3 필터 블록의 능동 영역(468)과 캐패시터 영역(470) 및 제3 필터 블록의 캐패시터 영역(472)은 LB의 상기 Q 신호를 위해 동작한다. 이때 제4 필터 블록의 능동 영역(474)은 불필요한 전력의 소모를 방지하기 위해 대기 상태가 될 수 있다.
이상과 같이 2G 모드에서는 이웃 경로에 할당되어 있던 캐패시터들이 2G 모드를 위한 신호 경로 내의 캐패시터들에 병렬 연결되면서 결과적으로 2G 모드의 신호 처리를 위한 확장된 캐패시터 용량을 확보할 수 있다.
모드별로 개별적인 캐패시터 뱅크의 제어에 의하여 주파수 범위는 3배까지 확장될 수 있으며, 본 발명의 실시예에 따른 캐패시터 공유에 의하여 6배의 주파수 범위를 지원할 수 있다. 추가적으로, 아날로그 필터를 구성하는 각 저항을 직렬 및 병렬 연결된 4개의 저항 세그먼트로 대체함으로써, 저항 값이 16배 범위로 확장될 수 있다. 이를 통해 주파수 범위는 96배까지 확장된다.
도 6은 본 발명의 일 실시예에 따라 모드에 따라 가변되는 저항 블록을 도시한 것이다. 도시한 저항 블록은 아날로그 필터를 구성하는 입력 저항 Ra 및 피드백 저항 Rb 중 적어도 하나를 대체할 수 있으며, 이득이나 차단주파수 및 모드에 따라서 제어된다.
도 6을 참조하면, 저항 블록(600)은 입력 단자 Rin과 출력 단자 Rout 사이에 병렬 연결된 4개의 가변 저항 세그먼트들(602,604,606,608)을 포함하며, 각 저항 세그먼트(602 내지 608)의 입력단은 스위치 SW1 내지 SW4를 통해 입력 단자에 연결되고, 출력단은 SW8 내지 SW13을 통해 출력 단자에 연결된다. 제1 저항 세그먼트(602)의 출력단과 제2 저항 세그먼트(604)의 출력단 사이에는 스위치 SW9가 연결되며, 제2 저항 세그먼트(604)의 입력단과 제3 저항 세그먼트(606)의 출력단 사이에는 스위치 SW6이 연결되고, 제3 저항 세그먼트(606)의 출력단과 제4 저항 세그먼트(608)의 출력단 사이에는 스위치 SW12가 연결된다. 추가적으로 저항 세그먼들(602 내지 608)에 스위치 SW5가 병렬 연결되며, 제4 저항 세그먼트(608)의 입력단과 스위치 SW5의 출력단 사이에는 스위치 SW7이 연결된다.
각 저항 세그먼트가 Rx의 저항값을 가진다고 할 때, 상기 스위치들 SW1 내지 SW13은 이득이나 차단주파수 및 모드에 따라서 제어됨으로써, 저항 블록의 총 저항값은 Rx의 1/4 내지 4배 범위 내에서 가변될 수 있다.
도 6의 예에서, SW1,SW8만이 온되고 나머지 스위치들은 모두 오프된다. 따라서 제1 저항 세그먼트(602)에 의해 총 저항값은 Rx가 된다. 마찬가지로 스위치들을 온/오프 제어함으로써 저항 블록의 전체 저항값을 Rx의 1/4에서 4배 범위로 제어할 수 있다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 저항 블록의 다양한 연결을 보인 것이다.
도 7a를 참조하면, 2G 모드와 같은 저대역을 처리하는 모드 1에서 저항 블록을 구성하는 4개의 저항 세그먼트들(702)은 스위치들 SW1, SW9, SW6, SW12, SW7에 의해 직렬 연결되고 나머지 스위치들은 오프되어, 총 저항값은 4Rx가 된다.
도 7b를 참조하면, 모드 2에서 저항 세그먼트들 중 제3 및 제4 저항 세그먼트들(704)은 스위치들 SW3, SW12, SW7에 의해 직렬 연결되고 나머지 스위치들은 오프되어, 총 저항값은 2Rx가 된다.
도 7c를 참조하면, 모드 3에서 제1 저항 세그먼트(706)만이 스위치들 SW1, SW8에 의해 입출력 단자들 사이에 연결되고 나머지 스위치들은 오프되어, 총 저항값은 Rx가 된다.
도 7d를 참조하면, 모드 4에서 제3 및 제4 저항 세그먼트들(708)이 스위치들 SW3, SW11, SW4, SW13에 의해 입출력 단자들 사이에 병렬 연결되고 나머지 스위치들은 오프되어, 총 저항값은 0.5Rx가 된다.
도 7e를 참조하면, 모드 5에서 4개의 저항 세그먼트들(710)이 스위치들 SW1, SW2, SW3, SW4, SW8, SW10, SW11, SW13에 의해 입출력 단자들 사이에 병렬 연결되고 나머지 스위치들은 오프되어, 총 저항값은 1/4Rx가 된다.
도 7f를 참조하면, 바이패스 모드인 모드 6에서 스위치 SW5를 제외한 모든 스위치들이 오프되어, 입출력 단자들은 저항 세그먼트들(712)을 거치지 않고 직접 연결된다.
단위 저항 세그먼트 Rx는 각각의 필터단이 필요로 하는 이득에 따라 가변적으로 구성되며, 일반적으로 원하는 이득의 범위가 -12 ~ +24dB 이므로 이에 따라 입력 저항 세그먼트들와 피드백 저항 세그먼트들의 비율이 조정된다.
도 8은 본 발명의 일 실시예에 따른 아날로그 기저대역 필터 장치의 회로 구성을 도시한 것이다.
도 8을 참조하면, 아날로그 기저대역 필터 장치는 4개의 필터 블록들(808a,808b,808c,808d)를 포함하며, DRX I 신호와 DRX Q 신호와 PRX Q 신호와 PRX I 신호는 각각 주파수 변환기(802)와 증폭기(804)를 거쳐 입력 스위칭부(806)로 입력된다. 입력 스위칭부(806)는 제어부(도시하지 않음)의 제어 하에, 현재 동작중인 통신 모드에 따라 상기 입력 신호들을 필터 블록들(808a 내지 808d) 중 적어도 2개로 전달한다. 3G/4G 모드에서 입력 스위칭부(806)는 상기 4개의 입력 신호들을 4개의 필터 블록들(808a 내지 808d)로 각각 전달한다. 2G 모드에서 입력 스위치부(806)는 DRX RF 유닛으로부터 DRX I 및 Q 입력 단자를 통해 입력되는 2G I 및 Q 신호들을 제2 및 제3 필터 블록들(808b,808c)로 전달하는데, 이때 DRX RF Q 유닛으로부터 전달되는 2G Q 신호는 제2 필터 블록(808b)로 전달되며, DRX RF I 유닛으로부터 전달되는 2G I 신호는 제3 필터 블록(808c)로 전달된다. 다른 실시예로서 2G 모드에서 입력 스위치부(806)는 PRX RF 유닛으로부터 PRX I 및 Q 입력 단자를 통해 입력되는 2G I 및 Q 신호들을 제2 및 제3 필터 블록들(808b,808c)로 전달하는데, 이때 PRX RF Q 유닛으로부터 전달되는 2G Q 신호는 제3 필터 블록(808c)로 전달되며, PRX RF I 유닛으로부터 전달되는 2G I 신호는 제2 필터 블록(808c)로 전달된다.
각 필터 블록, 대표적으로 제1 필터 블록(808a)를 설명하면 하기와 같다. 제1 필터 블록(808a)는 3개의 필터 단(stage)(810,812,814)과 증폭단(816)을 포함하며, 3개의 필터 단은 RP 필터(810), 제1 BQ 필터(812), 제2 BQ 필터(814)로 구성된다. 제1 필터 블록(808a)의 각 필터단(810,812,814)는 3G/4G 모드에서는 단독으로 동작하며, 제2 필터 블록(808b)의 필터단들과 연결되지 않는다. 2G 모드에서 RP 필터(810)의 캐패시터들 C1은 OP AMP A와의 연결이 끊어지면서 제2 필터 블록(808b)의 RP 필터에 포함되는 캐패시터들 C1x에 병렬 연결되며, OP AMP A는 오프된다. 마찬가지로 2G 모드에서 다음 필터단(812,814)의 캐패시터들 C2,C3,C4,C5는 OP AMP B,C,D,E와의 연결이 끊어지면서 제2 필터 블록(808b)의 대응하는 캐패시터들 C2x,C3x,C4x,C5x에 병렬 연결되며, OP AMP B,C,D,E는 오프된다.
필터 블록들(808a 내지 808d)의 출력 신호들은 제어부에 의해 제어되는 출력 스위칭부(818)를 통해 해당하는 출력단에 연결된다. 3G/4G 모드에서 출력 스위칭부(818)는 필터 블록들(808a 내지 808d)로부터의 출력 신호들을 각각 DRX I 출력, DRX Q 출력, PRX Q 출력, PRX I 출력으로 연결한다. 2G 모드에서 출력 스위칭부(818)는 제3 필터 블록(808c)로부터의 출력 신호를 2G I 출력으로 연결하고, 제2 필터 블록(808b)으로부터의 출력 신호를 2G Q 출력으로 연결한다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 캐패시터들의 연결을 보다 상세히 도시한 것이다.
도 9a를 참조하면, 제1 OP AMP(902)는 제1 필터 블록(808a)에 위치하며, 2개의 캐패시터들 C11,C21과 병렬 연결된다. 제2 OP AMP(904)는 제2 필터 블록(808b)에 위치하며, 2개의 캐패시터들 C12,C22와 병렬 연결된다. 캐패시터 C11은 제1 OP AMP(902)와 스위치들 SW1,SW2에 의해 병렬 연결되어 있으며, 캐패시터들 C11,C12의 입력단 사이에는 SW3이 연결되어 있고, 그 출력단 사이에는 SW4가 연결되어 있다. 마찬가지로 캐패시터들 C21은 제2 OP AMP(902)와 스위치들 SW5,SW6에 의해 병렬 연결되어 있으며, 캐패시터들 C21,C22의 입력단 사이에는 SW7이 연결되어 있고, 그 출력단 사이에는 SW8이 연결되어 있다.
3G/4G 모드에서 캐패시터들 C11,C21을 OP AMP(902)로 연결하는 스위치들 SW1,SW2 및 SW5,SW6은 온(즉 close)되어 있고, 서로 다른 필터 블록들(808a,808b)의 캐패시터들 C11,C12 사이와 C21,C22 사이를 연결하는 스위치들 SW3,SW4 및 SW7,SW8은 오프(즉 open)되어 있다. 따라서 캐패시터들은 해당하는 필터 블록 내에서 동작한다.
도 9b를 참조하면, 2G 모드에서 서로 다른 필터 블록들의 캐패시터들 C11,C12 사이와 C21,C22 사이를 연결하는 스위치들 SW3,SW4 및 SW7,SW8이 온되며, 제1 필터 블록(808a)의 캐패시터들 C11,C21을 OP AMP(902)로 연결하는 스위치들 SW1,SW2 및 SW5,SW6이 오프된다. 따라서 캐패시터들 C11,C21은 제1 필터 블록(808a)이 아닌 제2 필터 블록(808b)의 OP AMP(904)에 병렬 연결되어 동작한다. 이때 제1 필터 블록(808a)의 OP AMP(904)는 전력 소모를 절약하기 위해 오프될 수 있다. 다른 필터단 및 다른 필터 블록의 캐패시터들도 적용되는 통신 모드에 따라 유사하게 연결 제어됨으로써, 2G 모드와 3G/4G 모드에서 공유될 수 있다.
이상과 같이 본 발명의 실시예들은 2G 모드에서 3G/4G 모드의 다이버시티 경로를 위한 캐패시터 영역을 공유하고 입력 및 피드백 저항의 구조를 개선하고, 각 모드에 따라 입력 및 출력 선로가 가변적인 수신기 시스템 및 디지털 제어 코드를 제공한다. 따라서 본 발명의 실시예들에 따르면, 2G, 3G, 4G에서 지원하는 모든 이동통신 표준에 대해 기저대역 수신기가 요구하는 이득 및 대역폭을 효과적으로 구현하는 가변 이득 증폭기 및 필터 회로 및 알고리즘을 제공할 수 있다.
또한 본 발명의 실시예들은 종래 기술에 비하여 회로 면적을 절반 이상 절감하여 비용 절감 및 잡음 개선 효과가 있으며, 차기 이동통신 기술에서 4x2, 4x4, 8x4와 같은 다중 송수신 안테나(Multiple Input Multiple Output: MIMO) 수신기 구조를 구성하는데 효과적으로 적용될 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (12)

  1. 멀티모드 멀티밴드 무선 송수신기를 위한 장치에 있어서,
    복수의 주파수 대역들 중 하나의 무선 주파수(RF) 신호들을 입력으로 하여 기저대역 신호들을 출력하는 복수의 RF 유닛들과,
    상기 기저대역 신호들을 필터링하는 복수의 필터 블록들과,
    선택된 통신 모드에 따라, 상기 복수의 RF 유닛들 중 적어도 하나를 상기 복수의 필터 블록들 중 적어도 하나로 연결하는 스위칭부를 포함하며,
    상기 복수의 필터 블록들 중 적어도 하나의 필터 블록은 인접한 다른 필터 블록의 캐패시터 영역과 연결 가능하게 구성되는 장치.
  2. 제 1 항에 있어서,
    상기 복수의 RF 유닛들은,
    제1 통신 모드에서 상기 복수의 주파수 대역들 중 제1 고대역(HB)의 RF 신호에 대응하는 동위상(I) 및 직교위상(Q) 신호들을 출력하며, 제2 통신 모드에서 상기 복수의 주파수 대역들 중 저대역(LB)의 RF 신호에 대응하는 I 및 Q 신호들을 출력하는 적어도 하나의 RF 유닛을 포함하는 장치.
  3. 제 2 항에 있어서,
    상기 복수의 필터 블록들은,
    상기 제2 통신 모드에서 인접한 다른 필터 블록의 캐패시터 영역을 포함하도록 확장되어, 상기 적어도 하나의 RF 유닛로부터 상기 LB의 I 및 Q 신호를 수신하여 필터링하는 적어도 하나의 필터 블록을 포함하는 장치.
  4. 제 3 항에 있어서,
    상기 제2 통신 모드에서, 상기 적어도 하나의 필터 블록의 캐패시터 영역은 상기 인접한 다른 필터 블록의 능동 소자들을 공유하고, 상기 인접한 다른 필터 블록의 능동 소자들은 오프되는 장치.
  5. 제 1 항에 있어서,
    상기 복수의 필터 블록들 중 적어도 하나의 필터 블록의 캐패시터 영역은 인접한 다른 필터 블록의 캐패시터 영역과 인접하도록 배치되는 장치.
  6. 제 1 항에 있어서,
    상기 복수의 필터 블록들 각각은, 스위치들을 통해 병렬 혹은 직렬 연결되는 복수의 가변 저항 세그먼트들을 포함하며,
    상기 스위치들은 통신 모드에 따라 온 또는 오프 제어되는 장치.
  7. 멀티모드 멀티밴드 무선 송수신기를 위한 장치의 제어 방법에 있어서,
    고대역(HB)을 사용하는 제1 통신 모드에서, 고대역의 무선 주파수(RF) 신호들을 입력으로 하여 기저대역 신호들을 출력하는 복수의 무선주파수(RF) 유닛들을, 상기 기저대역 신호들을 필터링하는 복수의 필터 블록들로 각각 연결하는 과정과,
    저대역(LB)을 사용하는 제2 통신 모드에서, 상기 복수의 RF 유닛들 중 하나의 RF 유닛을 상기 복수의 필터 블록들 중 제1 필터 블록에 연결하는 과정을 포함하며,
    상기 제2 통신 모드에서 상기 제1 필터 블록은 인접한 다른 필터 블록의 캐패시터 영역과 연결됨을 특징으로 하는 제어 방법.
  8. 제 7 항에 있어서,
    상기 복수의 RF 유닛들은,
    제1 통신 모드에서 복수의 주파수 대역들 중 제1 고대역(HB)의 RF 신호에 대응하는 동위상(I) 및 직교위상(Q) 신호들을 출력하며, 제2 통신 모드에서 상기 복수의 주파수 대역들 중 저대역(LB)의 RF 신호에 대응하는 I 및 Q 신호들을 출력하는 적어도 하나의 RF 유닛을 포함하는 것을 특징으로 하는 제어 방법.
  9. 제 8 항에 있어서,
    상기 복수의 필터 블록들은,
    상기 제2 통신 모드에서 인접한 다른 필터 블록의 캐패시터 영역을 포함하도록 확장되어, 상기 적어도 하나의 RF 유닛로부터 상기 LB의 I 및 Q 신호를 수신하여 필터링하는 적어도 하나의 필터 블록을 포함하는 것을 특징으로 하는 제어 방법.
  10. 제 9 항에 있어서,
    상기 제2 통신 모드에서, 상기 적어도 하나의 필터 블록의 캐패시터 영역은 상기 인접한 다른 필터 블록의 능동 소자들을 공유하고, 상기 인접한 다른 필터 블록의 능동 소자들은 오프되는 제어 방법.
  11. 제 7 항에 있어서,
    상기 복수의 필터 블록들 중 적어도 하나의 필터 블록의 캐패시터 영역은 인접한 다른 필터 블록의 캐패시터 영역과 인접하도록 배치되는 제어 방법.
  12. 제 7 항에 있어서,
    상기 복수의 필터 블록들 각각은, 스위치들을 통해 병렬 혹은 직렬 연결되는 복수의 가변 저항 세그먼트들을 포함하며,
    상기 스위치들은 통신 모드에 따라 온 또는 오프 제어되는 제어 방법.
KR1020130000361A 2012-08-31 2013-01-02 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법 Active KR102035256B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/864,768 US9002304B2 (en) 2012-08-31 2013-04-17 Analog baseband filter apparatus for multi-band and multi-mode wireless transceiver and method for controlling the filter apparatus
EP13182242.1A EP2704322B1 (en) 2012-08-31 2013-08-29 Analog Baseband Filter Apparatus for Multi-Band and Multi-Mode Wireless Transceiver and Method for Controlling the Filter Apparatus
US14/638,325 US9306616B2 (en) 2012-08-31 2015-03-04 Analog baseband filter apparatus for multi-band and multi-mode wireless transceiver and method for controlling the filter apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261695712P 2012-08-31 2012-08-31
US61/695,712 2012-08-31

Publications (2)

Publication Number Publication Date
KR20140029098A KR20140029098A (ko) 2014-03-10
KR102035256B1 true KR102035256B1 (ko) 2019-10-22

Family

ID=50642343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000361A Active KR102035256B1 (ko) 2012-08-31 2013-01-02 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR102035256B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007521762A (ja) * 2003-05-23 2007-08-02 スカイワークス ソリューションズ，インコーポレイテッド 共用機能ブロック・マルチモード・マルチバンド通信送受信機
US20100099372A1 (en) * 2008-10-20 2010-04-22 Qualcomm Incorporated Tunable filters with lower residual sideband

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007521762A (ja) * 2003-05-23 2007-08-02 スカイワークス ソリューションズ，インコーポレイテッド 共用機能ブロック・マルチモード・マルチバンド通信送受信機
US20100099372A1 (en) * 2008-10-20 2010-04-22 Qualcomm Incorporated Tunable filters with lower residual sideband

Also Published As

Publication number Publication date
KR20140029098A (ko) 2014-03-10

Similar Documents

Publication Publication Date Title
KR102130452B1 (ko) 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법
JP6968172B2 (ja) 可変利得信号増幅器、フロントエンドアーキテクチャ及び無線デバイス
US10879942B2 (en) Demultiplexing apparatus and method of designing the apparatus
EP2704322B1 (en) Analog Baseband Filter Apparatus for Multi-Band and Multi-Mode Wireless Transceiver and Method for Controlling the Filter Apparatus
EP1936814B1 (en) Matching circuit and dual-band power amplifier
US8643449B2 (en) Impedance matching circuit capable of efficiently isolating paths for multi-band power amplifier
US7345534B2 (en) Efficient power amplification system
JP2016092826A (ja) 可変利得増幅器を備えたダイバーシティ受信器フロントエンドシステム
US20190089323A1 (en) Impedance matching circuit, radio-frequency front-end circuit, and communication device
TW201534065A (zh) 無線通訊裝置、方法及其功率放大器
US20140254568A1 (en) Semiconductor module
KR102035256B1 (ko) 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법
CN115642927B (zh) 射频信号接收前端模组、信号传输控制方法及移动终端
WO2012114683A1 (ja) 無線通信装置
JP2005065167A (ja) アンテナスイッチ回路および高周波通信装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130102

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130102

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190107

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190508

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191001

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191016

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240927

Start annual number: 6

End annual number: 6