KR102028555B1

KR102028555B1 - Sensor device including high resolutional analog to digital converter

Info

Publication number: KR102028555B1
Application number: KR1020150007297A
Authority: KR
Inventors: 박지만
Original assignee: 한국전자통신연구원
Priority date: 2014-10-21
Filing date: 2015-01-15
Publication date: 2019-10-04
Anticipated expiration: 2035-01-15
Also published as: KR20160046696A

Abstract

본 발명에 따른 센서 장치는, 클록 신호를 참조하여 주기적으로 스위칭되는 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부, 그리고 상기 제 1 센싱 신호의 주기를 2ⁿ배(n은 정수) 증폭하고, 상기 클록 신호의 주기를 2^n-1배 증폭하며, 상기 증폭된 클록 신호를 상기 증폭된 제 1 센싱 신호로부터 제거하여 상기 커패시터의 스위칭 시간이 제거된 제 2 센싱 신호를 생성하는 고해상도 아날로그-디지털 변환기를 포함한다.The sensor device according to the present invention includes a sensor unit converting a voltage of a capacitor periodically switched with reference to a clock signal into a pulse signal and providing the first sensing signal, and a period of the first sensing signal is 2 ⁿ times (n Amplifies, amplifies the period of the clock signal by 2 ^n-1 times, and removes the amplified clock signal from the amplified first sensing signal to generate a second sensing signal from which the switching time of the capacitor is removed. A high resolution analog-to-digital converter.

Description

Sensor device with high resolution analog-to-digital converter {SENSOR DEVICE INCLUDING HIGH RESOLUTIONAL ANALOG TO DIGITAL CONVERTER}

본 발명은 센서에 관한 것으로, 더 상세하게는 센싱된 신호를 고해상도의 디지털 신호로 변환할 수 있는 아날로그-디지털 변환기를 포함하는 센서 장치에 관한 것이다.The present invention relates to a sensor, and more particularly, to a sensor device including an analog-to-digital converter capable of converting a sensed signal into a high resolution digital signal.

아날로그-디지털 변환기(ADC)란 아날로그 신호를 디지털 신호로 변환하는 장치 또는 회로이다. 아날로그-디지털 변환기(ADC)는 아날로그 종단(Analog Front End)에서 출력되는 아날로그 신호를 양자화하여 디지털 데이터로 변환할 수 있다. 따라서, 아날로그-디지털 변환기(ADC)는 이동 통신의 단말이나 기지국, 디지털 카메라, 반도체 장치, 센서 등에 폭넓게 사용되고 있다. An analog-to-digital converter (ADC) is a device or circuit that converts an analog signal into a digital signal. The analog-to-digital converter (ADC) may quantize the analog signal output from the analog front end and convert it into digital data. Therefore, analog-to-digital converters (ADCs) are widely used in terminals, base stations, digital cameras, semiconductor devices, sensors, and the like in mobile communication.

일반적으로 아날로그-디지털 변환기(ADC)로는 연산 증폭기(OP-AMP)를 사용하는 이중 적분형 ADC나, 연속 근접 레지스터(Successive Approximation Register: 이하, SAR) ADC 등이 사용되어 왔다. 이들 아날로그-디지털 변환기(ADC)가 반도체 칩으로 구현되기 위해서는, 연산 증폭기나 복수의 커패시터 소자들을 사용해야 한다. 따라서, 상대적으로 사이즈가 증가하게 되고, 소모 전력의 증가도 불가피하게 된다. 따라서, 모바일 장치나 사물 인터넷(IoT) 등의 저전력, 경박 단소화를 요구하는 시스템이나 장치에 적용하기에는 여전히 문제가 많다. In general, as an analog-to-digital converter (ADC), a dual-integrated ADC using an operational amplifier (OP-AMP), a successive proximity register (SAR) ADC, and the like have been used. In order to implement these analog-to-digital converters (ADCs) with semiconductor chips, an op amp or a plurality of capacitor elements must be used. Therefore, the size is relatively increased, and the increase in power consumption is inevitable. Therefore, there are still many problems to be applied to a system or a device that requires low power and light weight, such as a mobile device or the Internet of Things (IoT).

본 발명의 목적은 소모 전력을 저감할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공하는데 있다.It is an object of the present invention to provide an analog-to-digital converter capable of reducing power consumption and a sensor device including the same.

본 발명의 다른 목적은 고해상도의 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공하는데 있다. Another object of the present invention is to provide a high resolution analog-to-digital converter and a sensor device including the same.

본 발명의 또다른 목적은 칩면적의 소모를 최소화할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공하는 데 있다.It is another object of the present invention to provide an analog-to-digital converter and a sensor device including the same, which can minimize the chip area consumption.

상기 목적을 달성하기 위한 본 발명에 따른 센서 장치는, 클록 신호를 참조하여 주기적으로 스위칭되는 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부, 그리고 상기 제 1 센싱 신호의 주기를 2ⁿ배(n은 정수) 증폭하고, 상기 클록 신호의 주기를 2^n-1배 증폭하며, 상기 증폭된 클록 신호를 상기 증폭된 제 1 센싱 신호로부터 제거하여 상기 커패시터의 스위칭 시간이 제거된 제 2 센싱 신호를 생성하는 고해상도 아날로그-디지털 변환기를 포함한다.According to an aspect of the present invention, a sensor device includes: a sensor unit converting a voltage of a capacitor periodically switched with reference to a clock signal into a pulse signal to provide a first sensing signal, and a period of the first sensing signal Amplifies 2 ⁿ times (n is an integer), amplifies the period of the clock signal 2 ^n-1 times, and removes the amplified clock signal from the amplified first sensing signal to remove the switching time of the capacitor. A high resolution analog-to-digital converter for generating a second sensing signal.

상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 클록 신호를 참조하여 제 1 커패시터를 주기적으로 충전 및 방전하고, 상기 제 1 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 제 1 센서부, 상기 클록 신호를 참조하여 제 2 커패시터를 주기적으로 충전 및 방전하고, 상기 제 2 커패시터의 전압을 펄스 신호로 변환하여 제 2 센싱 신호로 출력하는 제 2 센서부, 상기 제 1 센싱 신호의 펄스폭을 특정 배수로 증폭하는 제 1 고해상도 아날로그-디지털 변환기, 상기 제 2 센싱 신호의 펄스폭을 상기 특정 배수로 증폭하는 제 2 고해상도 아날로그-디지털 변환기, 상기 제 1 고해상도 아날로그-디지털 변환기의 출력을 제 1 센싱 데이터로 변환하는 제 1 카운터, 상기 제 2 고해상도 아날로그-디지털 변환기의 출력을 제 2 센싱 데이터로 변환하는 제 2 카운터, 그리고 상기 제 1 센싱 데이터와 상기 제 2 센싱 데이터의 공통 모드 데이터를 제거하는 뺄셈기를 포함한다. In order to achieve the above object, a first capacitor is periodically charged and discharged with reference to a clock signal, and converts the voltage of the first capacitor into a pulse signal to provide a first sensing signal. A first sensor unit, a second sensor unit for periodically charging and discharging the second capacitor with reference to the clock signal, converts the voltage of the second capacitor into a pulse signal and outputs a second sensing signal, the first sensing signal A first high resolution analog-to-digital converter that amplifies the pulse width of the second multiple by a specific multiple, a second high resolution analog-to-digital converter that amplifies the pulse width of the second sensing signal by the specified multiple, A first counter for converting the first sensing data into the second sensing data; A second counter for converting, and a subtractor for removing common mode data of the first sensing data and the second sensing data.

상기 목적을 달성하기 위한 본 발명의 센서 장치는 클록 신호를 참조하여 커패시터를 주기적으로 충전 및 방전하고, 상기 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부, 그리고 상기 제 1 센싱 신호의 펄스폭을 타깃 배수로 증폭하고, 상기 클록 신호의 펄스폭을 상기 타깃 배수의 반배 증폭하며, 상기 타깃 배수로 증폭된 제 1 센싱 신호로부터 상기 타깃 배수의 반배만큼 증폭된 클록 신호의 펄스 폭만큼 제거하여 상기 커패시터 전압의 방전 시간에 대응하는 성분을 제거하여 제 2 센싱 신호로 출력하는 고해상도 아날로그-디지털 변환 기능을 수행하는 마이크로 컨트롤 유닛을 포함한다. The sensor device of the present invention for achieving the above object is a sensor unit for periodically charging and discharging a capacitor with reference to a clock signal, and converts the voltage of the capacitor into a pulse signal to provide a first sensing signal, and the first The pulse width of the sensing signal is amplified by a target multiple, the pulse width of the clock signal is amplified by half the target multiple, and the pulse width of the clock signal amplified by half the target multiple from the first sensing signal amplified by the target multiple. And a micro control unit which performs a high resolution analog-to-digital conversion function by removing a component corresponding to the discharge time of the capacitor voltage and outputting the component as a second sensing signal.

본 발명의 실시 예에 따르면, 소모 전력을 저감할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 구현할 수 있다. 본 발명의 실시 예에 따르면, 고해상도의 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공할 수 있다. 본 발명의 실시 예에 따르면 칩면적의 소모를 최소화할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공할 수 있다. According to an embodiment of the present disclosure, an analog-digital converter capable of reducing power consumption and a sensor device including the same may be implemented. According to an embodiment of the present disclosure, a high resolution analog-to-digital converter and a sensor device including the same may be provided. According to an embodiment of the present invention, it is possible to provide an analog-to-digital converter capable of minimizing chip area consumption and a sensor device including the same.

따라서, 모바일 장치나 사물 인터넷(IoT)과 같은 저전력 요구가 절실한 분야에서 고성능의 아날로그-디지털 변환기 및 센서 장치를 저가로 제공할 수 있다. Therefore, it is possible to provide a high performance analog-to-digital converter and sensor device at low cost in a field where low power needs such as mobile devices and the Internet of Things (IoT) are urgently needed.

도 1은 본 발명의 실시 예에 따른 센서 장치를 개략적으로 보여주는 블록도이다.
도 2는 본 발명의 제 1 실시 예에 따라 도 1의 센서 장치를 구체적으로 보여주는 블록도이다.
도 3은 도 2의 고해상도 ADC(200)의 동작을 보여주는 타이밍도이다.
도 4는 본 발명의 제 2 실시 예에 따른 센서 장치(300)의 다른 실시 예를 보여주는 블록도이다.
도 5는 본 발명의 제 3 실시 예에 따른 센서 장치(400)를 보여주는 블록도이다.
도 6은 본 발명의 제 4 실시 예에 따른 센서 장치(500)를 보여주는 블록도이다.
도 7은 도 5 또는 도 6의 MCU(420, 520)에서 동작하는 ADC 알고리즘의 동작 방법을 간략히 보여주는 순서도이다.
도 8은 본 발명의 제 5 실시 예에 따른 센서 장치(600)를 보여주는 블록도이다.
도 9는 본 발명의 제 6 실시 예에 따른 센서 장치(700)를 보여주는 블록도이다.
도 10a, 10b, 10c, 10d, 10e는 도 8 또는 도 9의 버퍼(718)의 구성을 보여주는 회로도들이다.
도 11a 내지 도 11c는 복수의 채널을 갖는 센서 장치를 보여주는 블록도이다.
도 12a 및 도 12b는 본 발명의 일 실시 예에 따른 차동 아날로그-디지털 변환기(1000)를 보여주는 블록도들이다.
도 13a 및 도 13b는 다른 실시 예에 따른 차동 센서 장치(2000)를 보여주는 블록도이다.
도 14는 도 12a의 차동 아날로그-디지털 변환기(1000a)의 동작을 예시적으로 보여주는 타이밍도이다.1 is a block diagram schematically illustrating a sensor device according to an exemplary embodiment of the present invention.
FIG. 2 is a block diagram illustrating in detail the sensor device of FIG. 1 according to the first embodiment of the present disclosure.
3 is a timing diagram illustrating an operation of the high resolution ADC 200 of FIG. 2.
4 is a block diagram illustrating another embodiment of a sensor device 300 according to the second embodiment of the present invention.
5 is a block diagram illustrating a sensor device 400 according to a third embodiment of the present invention.
6 is a block diagram illustrating a sensor device 500 according to a fourth embodiment of the present invention.
FIG. 7 is a flowchart schematically illustrating a method of operating an ADC algorithm operating in the MCUs 420 and 520 of FIG. 5 or 6.
8 is a block diagram illustrating a sensor device 600 according to a fifth embodiment of the present invention.
9 is a block diagram illustrating a sensor device 700 according to a sixth embodiment of the present invention.
10A, 10B, 10C, 10D, and 10E are circuit diagrams illustrating a configuration of the buffer 718 of FIG. 8 or 9.
11A-11C are block diagrams illustrating a sensor device having a plurality of channels.
12A and 12B are block diagrams illustrating a differential analog-to-digital converter 1000 according to an embodiment of the present invention.
13A and 13B are block diagrams illustrating a differential sensor device 2000 according to another exemplary embodiment.
14 is a timing diagram illustrating an operation of the differential analog-to-digital converter 1000a of FIG. 12A.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 아날로그-디저털 변환기와, 그것에 의해 수행되는 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. Identical components will be referred to using the same reference numerals. Similar components will be quoted using similar reference numerals. The analog-digital converter according to the present invention to be described below, and the operations performed by the present invention are just described, for example, and various changes and modifications can be made without departing from the spirit of the present invention.

도 1은 본 발명의 실시 예에 따른 센서 장치를 보여주는 블록도이다. 도 1을 참조하면, 센서 장치(100)는 센서부(110)와 고해상도 ADC(120)를 포함한다.1 is a block diagram illustrating a sensor device according to an exemplary embodiment of the present invention. Referring to FIG. 1, the sensor device 100 includes a sensor unit 110 and a high resolution ADC 120.

센서부(110)는 온도나 습도, 또는 광량의 변화에 따라 가변하는 저항(R)이나 용량(C)의 변화를 감지하여 전기적 신호로 변환한다. 센서부(110)는 변환된 전기적 신호를 펄스 폭의 크기로 출력하는 전류 모드 램프 적분기(Current mode ramp integrator)일 수 있다. 특히, 센서부(110)는 주기적으로 충전-방전되는 용량(C) 전압의 크기를 센싱하여 펄스 폭에 센싱 정보를 담아서 제 1 센싱 신호(SP1)로 출력한다. 이 때, 용량(C)의 충전-방전을 위한 스위칭 시간이 제 1 센싱 신호(SP1)에 불가피하게 포함될 수 있다. The sensor unit 110 detects a change in resistance (R) or capacity (C) which varies according to a change in temperature, humidity, or amount of light and converts it into an electrical signal. The sensor unit 110 may be a current mode ramp integrator that outputs the converted electrical signal in a pulse width. In particular, the sensor unit 110 senses the magnitude of the capacitance (C) voltage that is periodically charged-discharged and includes the sensing information in the pulse width and outputs the sensing information as the first sensing signal SP1. In this case, a switching time for charge-discharge of the capacitor C may be inevitably included in the first sensing signal SP1.

센서부(110)의 구성이나 기능은 여기에 국한되지 않음은 잘 이해될 것이다. 즉, 센서부(110)는 다양한 물리, 화학적 변화를 센싱하고, 센싱된 정보를 펄스 폭으로 제공하는 임의의 센서들을 포함할 수 있다. It will be understood that the configuration or function of the sensor unit 110 is not limited thereto. That is, the sensor unit 110 may include any sensors that sense various physical and chemical changes and provide the sensed information in a pulse width.

고해상도 ADC(120)는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 제 1 센싱 신호(SP1)로부터 센서부(110)의 구조상 불가피하게 포함되는 스위칭 시간의 증폭분을 제거할 수 있다. 따라서, 본 발명의 고해상도 ADC(120)는 고해상도로 증폭된 제 1 센싱 신호(SP1)로부터 잡음으로 작용하는 스위칭 시간에 대응하는 신호 성분을 제거할 수 있다. 따라서, 고해상도 ADC(120)는 높은 정확도 및 고해상도의 신호 변환이 가능하다. 이러한 기능을 구비하기 위하여, 고해상도 ADC(120)는 펄스 분주기(121), 클록 분주기(123), 그리고 펄스 뺄셈기(125)를 포함할 수 있다. The high resolution ADC 120 may amplify the first sensing signal SP1 and remove an amplification portion of the switching time that is inevitably included in the structure of the sensor unit 110 from the amplified first sensing signal SP1. Accordingly, the high resolution ADC 120 of the present invention may remove a signal component corresponding to a switching time acting as a noise from the first sensing signal SP1 amplified at high resolution. Therefore, the high resolution ADC 120 is capable of high accuracy and high resolution signal conversion. In order to have such a function, the high resolution ADC 120 may include a pulse divider 121, a clock divider 123, and a pulse subtractor 125.

펄스 분주기(121)는 펄스 신호인 제 1 센싱 신호(SP1)를 2ⁿ배 분주(Divide)한다. 여기서, 분주(Divide)는 펄스 신호의 주파수를 나눈다는 의미이다. 따라서, 펄스를 2ⁿ배 분주(Divide)한다는 것은 펄스의 주기를 2ⁿ배 증가시키는 것을 의미한다. 펄스의 주기의 증가는 결국 펄스 신호의 펄스 폭이 증가하는 증폭(Amplify)의 의미를 가지게 된다. 따라서, 이후로 펄스를 분주한다는 의미는 펄스 신호를 증폭한다는 의미로 이해되어야 할 것이다.The pulse divider 121 divides the first sensing signal SP1 which is a pulse signal by 2 ⁿ times. Here, divide means to divide the frequency of the pulse signal. Thus, that 2 ⁿ times the frequency divider (Divide) pulse means that the period of the pulse 2 ⁿ times increase. Increasing the period of the pulse has the meaning of amplify (Amplify) that eventually increases the pulse width of the pulse signal. Therefore, the subsequent division of the pulse should be understood as meaning amplifying the pulse signal.

펄스 분주기(121)는 클록 신호를 참조하여 제 1 센싱 신호(SP1)의 펄스 주기를 2ⁿ배 증폭하여 펄스 분주 신호(SP2ⁿ)를 생성한다. 예를 들면, 제 1 센싱 신호(SP1)의 펄스 주기가 (T_P1+T_SW)인 경우, 펄스 분주기(121)는 펄스 폭을 증폭하여 2ⁿ(T_P1+T_SW)으로 펄스 폭을 증폭한다. 여기서, 충전 시간(T_P1)은 센서부(110)의 용량(C, 미도시)이 충전되는 시간을 의미한다. 따라서, 충전 시간(T_P1)에는 센서부(110)가 감지하는 센싱 정보가 포함된다. 그리고 스위칭 시간(T_SW)은 센서부(110)의 용량(C)이 방전되는 시간을 의미한다. The pulse divider 121 amplifies the pulse period of the first sensing signal SP1 by 2 ⁿ times with reference to the clock signal to generate a pulse division signal SP2 ⁿ . For the width of the pulse to the example, the first sensing when the pulse cycle signal (SP1) of (T _P1 + T _SW), a pulse frequency divider 121 amplifies the pulse width of 2 ⁿ (T _P1 + T _SW) Amplify. Here, the charging time T _P1 refers to a time when the capacity C of the sensor unit 110 is charged. Therefore, the charging time T _P1 includes sensing information sensed by the sensor unit 110. In addition, the switching time T _SW denotes a time for discharging the capacitance C of the sensor unit 110.

클록 분주기(123)는 펄스 분주기(121)보다 2^-1배로 클록 신호(CLK)의 주기를 증폭시킨다. 펄스 분주기(121)에 의해서 증폭된 펄스 신호에는 센서부(110)의 스위칭 시간(T_SW)에 해당하는 펄스 성분이 포함된다. 그리고 이러한 스위칭 시간(T_SW)에 해당하는 성분도 펄스 분주기(121)에 의해서 증폭될 것이다. 스위칭 시간(T_SW)의 주기는 결국 클록 신호(CLK)에 따라 결정된다. 그리고 증폭된 스위칭 시간 2ⁿ(T_SW)은 클록 신호(CLK)를 2^n-1배로 증폭한 신호의 펄스 폭과 동일하게 된다. 이러한 관계는 후술하는 타이밍도를 통해서 상세히 설명될 것이다. A clock divider (123) amplifies the frequency of ^2-1 times the pulse frequency divider 121, the clock signal (CLK). The pulse signal amplified by the pulse divider 121 includes a pulse component corresponding to the switching time T _SW of the sensor unit 110. The component corresponding to the switching time T _SW may also be amplified by the pulse divider 121. The period of the switching time T _SW is eventually determined according to the clock signal CLK. The amplified switching time 2 ⁿ (T _SW ) is equal to the pulse width of the signal obtained by amplifying the clock signal CLK by 2 ^n-1 times. This relationship will be described in detail through the timing chart described below.

펄스 뺄셈기(125)는 클록 분주기(121)에 의해서 펄스 폭이 2ⁿ(T_P1+T_SW)로 증폭된 펄스 분주 신호(SP2ⁿ)로부터 2ⁿ(T_SW)에 대응하는 스위칭 시간을 제거한다. 즉, 펄스 뺄셈기(125)는 증폭된 펄스 분주 신호(SP2ⁿ)로부터 센싱 정보를 포함하지 않는 클록 신호 성분을 제거할 것이다. 그리고 그 결과로 펄스 뺄셈기(125)는 스위칭 시간 성분이 제거되어 순수한 센싱 성분만을 포함하는 제 2 센싱 신호(SP_OUT)를 출력할 수 있다.The pulse subtractor 125 obtains a switching time corresponding to 2 ⁿ (T _SW ) from the pulse division signal SP2 ⁿ amplified by the clock divider 121 to 2 ⁿ (T _P1 + T _SW ). Remove That is, the pulse subtractor 125 will remove the clock signal component not including the sensing information from the amplified pulse division signal SP2 ⁿ . As a result, the pulse subtractor 125 may remove the switching time component and output the second sensing signal SP_OUT including only the pure sensing component.

이상에서 설명된 구성과 기능은 본 발명의 기술적 특징을 설명하기 위하여 간략화하여 도시되었다. 고해상도 ADC(120)에 제공되는 클록 신호(CLK)와 센서부(110)에 제공되는 스위칭 신호는 도시되지 않았으나, 후술하는 구체적인 실시 예들에서는 이들 신호들의 동작이 상세히 설명될 것이다. Configurations and functions described above have been shown in a simplified manner to describe the technical features of the present invention. Although the clock signal CLK provided to the high resolution ADC 120 and the switching signal provided to the sensor unit 110 are not illustrated, the operation of these signals will be described in detail in the following embodiments.

도 2는 본 발명의 제 1 실시 예에 따른 도 1의 센서 장치를 좀더 구체적으로 보여주는 블록도이다. 도 2를 참조하면, 센서 장치(200)는 센서부(210)와 고해상도 ADC(220)를 포함한다. 2 is a block diagram illustrating the sensor device of FIG. 1 according to a first embodiment of the present invention in more detail. Referring to FIG. 2, the sensor device 200 includes a sensor unit 210 and a high resolution ADC 220.

센서부(210)는 전류 소스(212), 센싱 커패시터(214), 스위치(216), 그리고 비교기(218)를 포함할 수 있다. 전류 소스(212)는 센싱 커패시터(214)를 충전하기 위하여 일정한 레벨의 충전 전류(Is)를 제공할 수 있다. 센싱 커패시터(214)는 충전 전류(Is)에 의해서 충전될 수 있다. 그리고 센싱 커패시터(214)는 스위치(216)에 의해서 방전될 수 있다. 센싱 커패시터(214)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 센싱 커패시터(214)가 제공될 수 있다. The sensor unit 210 may include a current source 212, a sensing capacitor 214, a switch 216, and a comparator 218. The current source 212 can provide a constant level of charging current Is to charge the sensing capacitor 214. The sensing capacitor 214 may be charged by the charging current Is. In addition, the sensing capacitor 214 may be discharged by the switch 216. The sensing capacitor 214 will be provided with a variable capacitance. That is, the sensing capacitor 214 may be provided in a structure in which the size of the capacitor varies according to physical and chemical changes.

스위치(216)는 스위치 제어 신호(SWCNTL)에 응답하여 센싱 커패시터(214)를 방전시킨다. 즉, 센싱 커패시터(214)의 충전에 따른 커패시터 전압(Vc)의 패턴의 변화가 센싱 결과로 출력되는데, 스위치(216)는 주기적인 센싱 커패시터(214)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 비교기(218)는 주기적으로 충방전에 의해서 출력되는 커패시터 전압(Vc)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 비교기(218)의 음입력단(-)으로, 기준 전압(Vref)은 비교기(128)의 양입력단(+)으로 제공될 것이다. 그리고 비교기(218)는 비교 결과를 제 1 센싱 신호(SP1)로 출력한다. The switch 216 discharges the sensing capacitor 214 in response to the switch control signal SWCNTL. That is, a change in the pattern of the capacitor voltage Vc according to the charging of the sensing capacitor 214 is output as a sensing result. The switch 216 discharges the periodic sensing capacitor 214 to initialize the capacitor voltage Vc. will be. The comparator 218 periodically compares the capacitor voltage Vc and the reference voltage Vref output by charging and discharging. The capacitor voltage Vc may be provided to the negative input terminal (−) of the comparator 218 and the reference voltage Vref may be provided to the positive input terminal (+) of the comparator 128. The comparator 218 outputs the comparison result as the first sensing signal SP1.

상술한 구성 및 기능에 의해서 센서부(210)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(Is)에 의해서 센싱 커패시터(214)가 충전되고, 스위치(216)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 센싱 커패시터(214)의 용량 변화에 따라 변화하게 되고, 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스 폭으로 출력될 것이다.By the above-described configuration and function, the sensor unit 210 may be configured in the form of a current mode ramp integrator. That is, the sensing capacitor 214 is charged by the current Is of a predetermined magnitude and is discharged by the switch 216. In addition, the rising and discharging patterns of the capacitor voltage Vc change according to the capacitance change of the sensing capacitor 214, and the sensing result will be output as the pulse width of the first sensing signal SP1.

고해상도 ADC(220)는 시작 신호(Start)와 클록 신호(CLK)를 이용하여 센서부(210)를 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성한다. 고해상도 ADC(220)는 센서부(210)의 센싱 결과로 출력되는 제 1 센싱 신호(SP1)를 증폭한다. 그리고 고해상도 ADC(220)는 증폭된 펄스 신호로부터 스위치(216)에 의해서 발생하는 스위칭 구간에 해당되는 펄스 부분을 제거한다. 이러한 동작을 위해서 고해상도 ADC(220)는 펄스 분주기(221), 제 1 낸드 게이트(222), 클록 분주기(223), 인버터(224), RS 플립플롭(225), 카운터(226), D 플립플롭(227), 그리고 제 2 낸드 게이트(228)를 포함할 수 있다. The high resolution ADC 220 generates a switch control signal SWCNTL for controlling the sensor unit 210 using the start signal Start and the clock signal CLK. The high resolution ADC 220 amplifies the first sensing signal SP1 output as a result of sensing by the sensor unit 210. The high resolution ADC 220 removes the pulse portion corresponding to the switching section generated by the switch 216 from the amplified pulse signal. For this operation, the high resolution ADC 220 includes a pulse divider 221, a first NAND gate 222, a clock divider 223, an inverter 224, an RS flip-flop 225, a counter 226, D The flip-flop 227 may include a second NAND gate 228.

펄스 분주기(221)는 제 1 센싱 신호(SP1)를 타깃 해상도(예를 들면, 2ⁿ배)의 주기를 갖도록 분주한다. 즉, 펄스 분주기(221)에 의해서 제 1 센싱 신호(SP1)의 펄스폭은 2ⁿ배 증폭하게 될 것이다. 즉, 펄스 분주기(221)에 의해서 제 1 센싱 신호(SP1)의 주기가 2ⁿ배 증가된 펄스 분주 신호(SP2ⁿ)로 출력된다. 제 1 센싱 신호(SP1)에는 센서부(210)에 의해서 센싱된 센싱 신호 성분과 센서부(210)를 구동하기 위한 스위칭 신호 성분이 모두 포함된다. 결국, 펄스 분주기(221)에 의해서 제 1 센싱 신호(SP1)가 증폭되면, 센싱 신호 성분과 스위칭 신호 성분이 모두 증폭될 것이다.The pulse divider 221 divides the first sensing signal SP1 to have a period having a target resolution (for example, 2 ⁿ times). That is, the pulse width of the first sensing signal SP1 is amplified by 2 ⁿ times by the pulse divider 221. That is, the pulse divider 221 outputs the pulse division signal SP2 ^{n in} which the period of the first sensing signal SP1 is increased by 2 ⁿ times. The first sensing signal SP1 includes both a sensing signal component sensed by the sensor unit 210 and a switching signal component for driving the sensor unit 210. As a result, when the first sensing signal SP1 is amplified by the pulse divider 221, both the sensing signal component and the switching signal component will be amplified.

제 1 낸드 게이트(222)는 펄스 분주기(221)로부터 제공되는 펄스 분주 신호(SP2ⁿ)와 클록 신호(CLK)에 대해서 논리곱 연산(AND)을 수행한다. 그리고 제 1 낸드 게이트(222)는 연산 결과로 제공되는 제 1 클록 펄스(CP1)를 클록 분주기(223)로 전달할 것이다. 제 1 낸드 게이트(222)의 출력인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2ⁿ)의 하이 구간에 포함되는 클록 신호(CLK)를 포함한다. 제 1 낸드 게이트(222)의 출력 신호인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2ⁿ)의 로우 구간에 대응하는 클록 신호(CLK)는 제거된다. The first NAND gate 222 performs an AND operation on the pulse division signal SP2 ⁿ and the clock signal CLK provided from the pulse divider 221. The first NAND gate 222 may transfer the first clock pulse CP1 provided as a result of the operation to the clock divider 223. The first clock pulse CP1, which is an output of the first NAND gate 222, includes a clock signal CLK included in a high period of the pulse division signal SP2 ⁿ . The clock signal CLK corresponding to the low period of the pulse division signal SP2 ⁿ is removed from the first clock pulse CP1, which is an output signal of the first NAND gate 222.

클록 분주기(223)는 제 1 낸드 게이트(222)로부터 제공되는 제 1 클록 펄스(CP1)를 2^n-1배 증폭한다. 즉, 클록 분주기(223)에 의해서 제 1 낸드 게이트(222)의 출력 신호인 제 1 클록 펄스(CP1)의 펄스폭은 2^n-1배 증가하게 될 것이다. 클록 분주기(223)에 의해서 클록 신호가 2^n-1배 증폭된다. 결국, 클록 분주기(223)는 클록 신호(CLK)를 증폭한 클록 분주 신호(CP2^n-1)를 출력할 것이다. 인버터(224)는 펄스 분주기(221)로부터 제공되는 펄스 분주 신호(SP2ⁿ)를 반전시킨다. The clock divider 223 amplifies 2 ^n-1 times the first clock pulse CP1 provided from the first NAND gate 222. That is, the pulse width of the first clock pulse CP1, which is the output signal of the first NAND gate 222, is increased by 2 ^n-1 times by the clock divider 223. The clock signal is amplified by 2 ^n-1 times by the clock divider 223. As a result, the clock divider 223 will output the clock divider signal CP2 ^n-1 amplified by the clock signal CLK. The inverter 224 inverts the pulse division signal SP2 ⁿ provided from the pulse divider 221.

RS 플립플롭(225)은 반전된 펄스 분주 신호(SP2ⁿ)를 리셋 입력단(R)으로, 그리고 클록 분주 신호(CP2^n-1)를 셋 입력단(S)으로 제공받는다. RS 플립플롭(225)은 리셋 입력단(R)의 상태와 셋 입력단(S)의 상태, 그리고 이전의 출력 상태 Q(t-1)에 따라 현재의 출력 상태 Q(t)가 결정된다. RS 플립플롭(225)에 의해서 펄스 분주 신호(SP2ⁿ)에 포함되는 스위칭 시간(2ⁿT_SW)을 제거할 수 있다. 왜냐하면, 펄스 분주 신호(SP2ⁿ)에 포함되는 스위칭 시간(2ⁿT_SW)은 클록 분주 신호(CP2^n-1)의 반주기에 대응하기 때문이다. RS 플립플롭(225)에 의해서 제 1 분주 신호(CP2ⁿ)에서 스위칭 시간(2ⁿT_SW)의 영향이 제거된 제 2 센싱 신호(SP_OUT)가 출력된다. 여기서, RS 플립플롭(225)은 펄스 분주 신호(SP2ⁿ)로부터 클록 분주 신호(CP2^n-1)의 반주기에 대응하는 펄스폭을 제거하기 위한 어떠한 구성이어도 무방하다. 예를 들면, RS 플립플롭(225)은 클록에 동기되지 않는 조합 회로로 구성되는 RS 래치(RS Latch)로 구성될 수도 있음은 이 분야의 당업자들에게는 잘 이해될 것이다.The RS flip-flop 225 receives the inverted pulse division signal SP2 ⁿ to the reset input terminal R and the clock division signal CP2 ^n-1 to the set input terminal S. The RS flip-flop 225 determines the current output state Q (t) according to the state of the reset input terminal R, the state of the set input terminal S, and the previous output state Q (t-1). The switching time 2 ⁿ T _SW included in the pulse division signal SP2 ⁿ may be removed by the RS flip-flop 225. This is because the switching time 2 ⁿ T _SW included in the pulse division signal SP2 ⁿ corresponds to a half period of the clock division signal CP2 ^n-1 . The first division signal of the second sensing signal (SP_OUT) Effect of removal of (CP2 ⁿ⁾ switching times (T 2, _SW ⁿ⁾ is outputted by the RS flip-flop 225. Here, the RS flip-flop 225 may have any configuration for removing the pulse width corresponding to the half period of the clock division signal CP2 ^n-1 from the pulse division signal SP2 ⁿ . For example, it will be appreciated by those skilled in the art that the RS flip-flop 225 may be comprised of an RS latch that is composed of a combination circuit that is not synchronized to the clock.

카운터(226)는 순수한 센싱 성분만을 포함하는 펄스폭 증폭된 제 2 센싱 신호(SP_OUT)의 펄스 길이를 카운트하여 이진 데이터(Data)열로 출력할 수 있다. 카운터(226)의 펄스 카운트 동작은 기본적으로 제공되는 클록 신호(CLK)를 기초로 수행된다. The counter 226 may count the pulse length of the pulse width amplified second sensing signal SP_OUT including only the pure sensing component and output the binary data to the binary data column. The pulse count operation of the counter 226 is performed based on the clock signal CLK which is basically provided.

D 플립플롭(227)은 제 1 센싱 신호(SP1)를 클록 신호(CLK)에 동기하여 반전시킨다. 반전된 제 1 센싱 신호(SP1)는 제 2 낸드 게이트(228)에 시작 신호(Start)와 함께 입력된다. 결국, 센서부(210)의 스위치(216)는 반전되어 피드백되는 제 1 센싱 신호(SP1)에 의해서 제어될 것이다. 하지만, 제 1 센싱 신호(SP1)에는 스위칭 시간이 포함되어 있어 피드백 이후에도 스위칭 시간의 영향은 사라지지 않을 것이다. The D flip-flop 227 inverts the first sensing signal SP1 in synchronization with the clock signal CLK. The inverted first sensing signal SP1 is input to the second NAND gate 228 together with the start signal Start. As a result, the switch 216 of the sensor unit 210 may be controlled by the first sensing signal SP1 that is inverted and fed back. However, since the first sensing signal SP1 includes a switching time, the influence of the switching time will not disappear even after the feedback.

이상에서는 본 발명의 센서 장치(200)는 센서부(210)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 펄스 신호에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 제 1 센싱 신호(SP1)에서 순수한 센싱 성분만이 디지털 데이터로 생성될 수 있다.In the above description, the sensor device 200 of the present invention amplifies the first sensing signal SP1 output from the sensor unit 210, removes unnecessary switching components included in the amplified pulse signal, and thus, the second sensing signal SP_OUT. Will output When the second sensing signal SP_OUT is counted, only pure sensing components of the first sensing signal SP1 may be generated as digital data.

도 3은 도 2의 센서 장치(200)의 동작을 보여주는 타이밍도이다. 도 3을 참조하면, 고해상도 ADC(220)는 센서부(210)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 제 1 센싱 신호(SP1)에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 제 1 센싱 신호(SP1)의 센싱 성분만이 순수하게 디지털 데이터(Data)로 출력될 수 있다.3 is a timing diagram illustrating an operation of the sensor device 200 of FIG. 2. Referring to FIG. 3, the high resolution ADC 220 amplifies the first sensing signal SP1 output from the sensor unit 210 and removes unnecessary switching components included in the amplified first sensing signal SP1. 2 It is output as the sensing signal SP_OUT. When the second sensing signal SP_OUT is counted, only the sensing component of the first sensing signal SP1 may be output as purely digital data.

먼저, 센서부(210)에서 소스 전류(Is)에 의해 센싱 커패시터(214)가 주기적으로 충전 및 방전될 것이다. T0 시점에서, 시작 신호(Start)가 활성화된다. 스위치 제어 신호(SWCNTL)가 로우 레벨(Low)로 출력되는 구간(T0~T1)에서 센싱 커패시터(214)는 충전된다. 따라서, 커패시터 전압(Vc)은 설정된 기울기로 상승하게 될 것이다. 이 구간(T0~T1)에서, 커패시터 전압(Vc)은 기준 전압(Vref)보다 낮기 때문에 비교기(218)의 출력인 제 1 센싱 신호(SP1)의 레벨은 로직 하이(High)를 유지할 것이다. 반면, T1 시점에서 커패시터 전압(Vc)의 레벨이 기준 전압(Vref)에 도달하게 된다. 그러면, 비교기(218)는 로직 로우(Low) 레벨의 제 1 센싱 신호(SP1)를 출력할 것이다. 제 1 센싱 신호(SP1)의 로직 로우 구간은 클록 신호의 한 주기에 대응한다. 즉, 제 1 센싱 신호(SP1)의 반전된 신호가 스위치 제어 신호(SWCNTL)로 제공되기 때문에, 구간(T1~T2)에서 스위치(216)가 턴온되고, 센싱 커패시터(214)는 방전될 것이다. 클록 신호의 한 주기가 경과하면, 즉, T2 시점에서 스위치 제어 신호(SWCNTL)는 다시 로우 레벨(Low)로 하강한다. 그러면, 센싱 커패시터(214)의 충전이 시작될 것이다. 센서부(210)의 동작은 이러한 스위치 제어 신호(SWCNTL)에 의해서 충전-방전을 주기적으로 반복하게 될 것이다. 그리고 물리, 화학적 환경의 변화에 의해서 센싱 커패시터(214)의 용량이 변화하면, 이러한 주기에 영향을 미치게 되고, 이러한 영향은 제 1 센싱 신호(SP1)의 펄스폭에 반영될 것이다.First, the sensing capacitor 214 will be charged and discharged periodically by the source current Is in the sensor unit 210. At the time T0, the start signal Start is activated. The sensing capacitor 214 is charged in a period T0 to T1 where the switch control signal SWCNTL is output at a low level. Thus, the capacitor voltage Vc will rise at the set slope. In this period T0 to T1, since the capacitor voltage Vc is lower than the reference voltage Vref, the level of the first sensing signal SP1, which is the output of the comparator 218, will remain logic high. On the other hand, at the time T1, the level of the capacitor voltage Vc reaches the reference voltage Vref. Then, the comparator 218 will output the first sensing signal SP1 having a logic low level. The logic low period of the first sensing signal SP1 corresponds to one period of the clock signal. That is, since the inverted signal of the first sensing signal SP1 is provided as the switch control signal SWCNTL, the switch 216 is turned on in the period T1 to T2, and the sensing capacitor 214 will be discharged. When one cycle of the clock signal elapses, that is, at the time T2, the switch control signal SWCNTL falls back to the low level Low. Then, charging of the sensing capacitor 214 will begin. The operation of the sensor unit 210 will repeat the charge-discharge periodically by the switch control signal SWCNTL. In addition, if the capacitance of the sensing capacitor 214 is changed by the change in the physical and chemical environment, this period is affected, and this effect will be reflected in the pulse width of the first sensing signal SP1.

고해상도 ADC(220)는 제 1 센싱 신호(SP1)를 증폭시킨다. 즉, 펄스 분주기(221)은 제 1 센싱 신호(SP1)의 주기를 복수의 플립플롭을 사용하여 타깃 배수(2ⁿ)로 확장한다. 제 1 센싱 신호(SP1)에는 센싱 커패시터(214)의 충전 구간에 대응하는 센싱 시간(T_P1)과 센싱 시간과는 관계없는 스위칭 시간(T_SW)이 모두 포함된다. 따라서, 펄스 분주기(221)에 의해서 펄스폭이 증폭되면 센싱 시간(T_P1)과 스위칭 시간(T_SW)이 모두 증폭될 것이다. 펄스 분주기(221)에 의해서, 제 1 센싱 신호(SP1)는 타깃 배수(2ⁿ)만큼 주기가 증폭된 펄스 분주 신호(SP2ⁿ)로 변환된다. The high resolution ADC 220 amplifies the first sensing signal SP1. That is, the pulse divider 221 extends the period of the first sensing signal SP1 to the target multiple ²ⁿ using a plurality of flip-flops. The first sensing signal SP1 includes both the sensing time T _P1 corresponding to the charging period of the sensing capacitor 214 and the switching time T _SW irrespective of the sensing time. Therefore, when the pulse width is amplified by the pulse divider 221, both the sensing time T _P1 and the switching time T _SW will be amplified. By the pulse divider 221, the first sensing signal SP1 is converted into a pulse divided signal SP2 ⁿ whose period is amplified by the target multiple 2 ⁿ .

펄스 분주 신호(SP2ⁿ)가 복수의 플립플롭을 사용해서 생성되는 경우, 입력되는 제 1 센싱 신호(SP1)에 대해서 각각의 스테이지 별로 2 배(SP2¹) 분주, 4 배(SP2²) 분주, 8 배(SP2³) 분주, …, 2ⁿ배(SP2ⁿ) 분주 과정을 거치게 될 것이다. 이 경우, 각각의 스테이지에서 센싱 시간(T_P1)의 증폭과 더불어 스위칭 시간(T_SW)도 동일한 비율로 증폭될 것이다. When the pulse division signal SP2 ⁿ is generated using a plurality of flip-flops, two times (SP2 ¹ ) division, four times (SP2 ² ) division, for each stage with respect to the input first sensing signal SP1, 8 times (SP2 ³ ) dispensing,. In this case, the process will be 2 ⁿ times (SP2 ⁿ ) dispensed. In this case, in addition to the amplification of the sensing time T _P1 at each stage, the switching time T _SW will be amplified at the same ratio.

이러한 펄스폭의 증폭은 클록 분주기(223)에 의해서도 동일하게 수행된다. 하지만, 클록 분주기(223)는 펄스 분주 신호(SP2ⁿ)의 하이 레벨에 대응하는 구간에서 클록 신호(CLK)를 2^n-1배 증폭한다. 클록 분주기(223)에 의해서 증폭된 클록 분주 신호(CP2^n-1)는 도시된 형태로 펄스 분주 신호(SP2ⁿ)의 하이 구간에 출력된다. 여기서, 분주 배수를 나타내는 n은 10으로 가정하기로 한다. This amplification of the pulse width is similarly performed by the clock divider 223. However, the clock divider 223 amplifies the clock signal CLK by 2 ^n-1 times in the section corresponding to the high level of the pulse division signal SP2 ⁿ . The clock divided signal CP2 ^n-1 amplified by the clock divider 223 is output in the high period of the pulse divided signal SP2 ⁿ in the form shown. Here, it is assumed that n representing the divided multiple is 10.

제 2 센싱 신호(SP_OUT)을 생성하기 위한 RS 플립플롭의(225)의 리셋 입력단(R)에는 반전된 펄스 분주 신호(/SP2ⁿ)가 전달된다. 그리고 RS 플립플롭의(225)의 셋 입력단(S)에는 클록 분주 신호(CP2^n-1)가 제공될 것이다. The inverted pulse division signal / SP2 ⁿ is transmitted to the reset input terminal R of the RS flip-flop 225 for generating the second sensing signal SP_OUT. The clock divide signal CP2 ^n-1 may be provided to the set input terminal S of the RS flip-flop 225.

T3 시점을 참조하면, T3 시점 이전에는 리셋 입력단(R)의 상태는 논리 '1', 셋 입력단(S)은 논리 '0', 출력단(Q)은 논리 '0'을 유지할 것이다. 그러나, T3 시점에서, 반전된 펄스 분주 신호(/SP2ⁿ)가 논리 '0'으로 천이하고, 클록 분주 신호(CP2^n-1)는 논리 '0'을 유지함에 따라 출력단(Q)은 논리 '0'을 유지한다. 따라서, 제 2 센싱 신호(SP_OUT)는 논리 '0'을 유지할 것이다. Referring to the time point T3, before the time point T3, the state of the reset input terminal R may maintain a logic '1', the set input terminal S may have a logic '0', and the output terminal Q may have a logic '0'. However, at time T3, as the inverted pulse division signal / SP2 ⁿ transitions to logic '0' and the clock division signal CP2 ^n-1 maintains logic '0', the output stage Q is set to logic '. Keep 0 '. Therefore, the second sensing signal SP_OUT will maintain a logic '0'.

T4 시점에서, RS 플립플롭의(225)의 리셋 입력단(R)의 상태는 논리 '0'을 유지하고, 셋 입력단(S)은 논리 '1'로 천이한다. 따라서, T4 시점에서는 출력단(Q)은 논리 '1'로 천이한다. 따라서, 제 2 센싱 신호(SP_OUT)는 논리 '1'로 천이할 것이다. At the time T4, the state of the reset input terminal R of the RS flip-flop 225 remains logic '0', and the set input terminal S transitions to logic '1'. Thus, at time T4, output stage Q transitions to logic '1'. Therefore, the second sensing signal SP_OUT will transition to logic '1'.

T5 시점에서, RS 플립플롭의(225)의 리셋 입력단(R)의 상태는 논리 '0'을 유지하고, 셋 입력단(S)은 논리 '0'으로 천이한다. 따라서, T5 시점에서는 출력단( Q)은 논리 '1'을 유지한다. 따라서, 제 2 센싱 신호(SP_OUT)는 논리 '1'로 유지할 것이다. 이러한 제 2 센싱 신호(SP_OUT)의 논리 '1'의 상태는 리셋 입력단(R)이 논리 '1'로 천이하는 T8 시점까지 유지된다. At the time T5, the state of the reset input terminal R of the RS flip-flop 225 remains logic '0', and the set input terminal S transitions to logic '0'. Thus, at time T5, output stage Q maintains a logic '1'. Thus, the second sensing signal SP_OUT will remain at logic '1'. The state of logic '1' of the second sensing signal SP_OUT is maintained until the time point T8 when the reset input terminal R transitions to logic '1'.

결과적으로 RS 플립플롭의(225)에 의해서 펄스 분주 신호(SP2ⁿ)에 포함된 스위칭 시간은 제거될 수 있음이 설명되었다. 클록 분주 신호(CP2^n-1)를 통해서 펄스폭 증폭된 스위칭 구간(T_SW2^n-1)의 성분이 펄스 분주 신호(SP2ⁿ)로부터 제거되었다.As a result, the switching time included in the pulse division signal (SP2 ⁿ⁾ by 225 of the RS flip-flop has been described that the same may be eliminated. The component of the switching section T _SW 2 ^n-1 pulse width amplified by the clock division signal CP2 ^n-1 is removed from the pulse division signal SP2 ⁿ .

도 4는 본 발명의 제 2 실시 예에 따른 센서 장치(300)를 보여주는 블록도이다. 도 5를 참조하면, 센서 장치(300)는 센서부(310)와 MCU(320, Micro Controller Unit), 그리고 ADC 알고리즘(335)을 구비하는 메모리(330)를 포함할 수 있다.4 is a block diagram illustrating a sensor device 300 according to a second embodiment of the present invention. Referring to FIG. 5, the sensor device 300 may include a memory unit 330 including a sensor unit 310, a microcontroller unit (MCU) 320, and an ADC algorithm 335.

센서부(310)는 도 2에 도시된 센서부(210)와 실질적으로 동일하다. 즉, 전류 소스(312)로부터 제공되는 일정 크기의 충전 전류(I_S)에 의해서 센서 커패시터(314)가 충전된다. 그리고 센서 커패시터(314)에 충전된 전하는 스위치 제어 신호(SWCNTL)에 의해서 제어되는 스위치(316)에 의해서 주기적으로 방전될 것이다. 센서 커패시터(314)의 주기적인 충방전에 의해서 형성된 커패시터 전압(Vc)은 비교기(318)에 의해서 기준 전압(Vref)와 비교되고, 펄스 형태의 신호인 제 1 센싱 신호(SP1)로 출력될 것이다. 펄스 형태의 제 1 센싱 신호(SP1)는 MCU(320)로 제공된다.The sensor unit 310 is substantially the same as the sensor unit 210 shown in FIG. 2. That is, the sensor capacitor 314 is charged by a certain amount of charging current I _S provided from the current source 312. The electric charge charged in the sensor capacitor 314 will be periodically discharged by the switch 316 controlled by the switch control signal SWCNTL. The capacitor voltage Vc formed by the periodic charging and discharging of the sensor capacitor 314 may be compared with the reference voltage Vref by the comparator 318 and output as a first sensing signal SP1, which is a signal in the form of a pulse. . The first sensing signal SP1 in the form of a pulse is provided to the MCU 320.

MCU(320)는 센서부(310)에서 제공되는 제 1 센싱 신호(SP1)를 디지털 데이터(Data)로 변환한다. MCU(320)는 클록 신호(CLK)의 주기를 참조하여 센서부(320)의 충방전을 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성할 수 있다. MCU(320)는 도 2에서 설명된 고해상도 ADC(220)의 기능을 수행한다. 즉, MCU(320)는 제 1 센싱 신호(SP1)의 펄스폭을 타깃 배수(2ⁿ)만큼 증폭하여 펄스 분주 신호(SP2ⁿ)를 생성한다. 그리고 MCU(320)는 클록 신호(CLK)의 펄스폭을 2^n-1배 증폭하여 클록 분주 신호(CP2^n-1)를 생성한다. MCU(320)는 이러한 펄스 분주 신호(SP2ⁿ)로부터 클록 분주 신호(CP2^n-1)를 제거하여 스위칭 성분을 제거할 수 있다.The MCU 320 converts the first sensing signal SP1 provided from the sensor unit 310 into digital data. The MCU 320 may generate a switch control signal SWCNTL for controlling charging and discharging of the sensor unit 320 with reference to the cycle of the clock signal CLK. The MCU 320 performs the function of the high resolution ADC 220 described in FIG. 2. That is, the MCU 320 amplifies the pulse width of the first sensing signal SP1 by the target multiple 2 ⁿ to generate the pulse division signal SP2 ⁿ . The MCU 320 amplifies the pulse width of the clock signal CLK by 2 ^n-1 times to generate the clock division signal CP2 ^n-1 . The MCU 320 may remove the switching component by removing the clock division signal CP2 ^n-1 from the pulse division signal SP2 ⁿ .

즉, MCU(320)는 도 2에서 설명된 고해상도 ADC(220)의 제반 구성들에 대응하는 알고리즘을 구동할 수 있다. 이러한 알고리즘은 MCU(320)의 내부에 구비되는 임베디드 메모리를 통해서 제공될 수도 있다. 또는, 도 2에서 설명된 고해상도 ADC(220)의 기능을 수행하기 위한 ADC 알고리즘(335)은 MCU(320)의 외부에 연결되는 메모리(330)로부터 제공될 수도 있을 것이다. That is, the MCU 320 may drive an algorithm corresponding to various components of the high resolution ADC 220 described with reference to FIG. 2. Such an algorithm may be provided through an embedded memory provided in the MCU 320. Alternatively, the ADC algorithm 335 for performing the function of the high resolution ADC 220 described in FIG. 2 may be provided from the memory 330 connected to the outside of the MCU 320.

도 5는 제 3 실시 예에 따른 센서 장치(400)를 보여주는 블록도이다. 도 5를 참조하면, 센서 장치(400)는 가변 저항을 포함하는 센서부(410)와 고해상도 ADC(420)를 포함한다. 5 is a block diagram illustrating a sensor device 400 according to a third embodiment. Referring to FIG. 5, the sensor device 400 includes a sensor unit 410 including a variable resistor and a high resolution ADC 420.

센서부(410)는 전류 소스들(412, 413), 충전 커패시터(414), 스위치(416), 비교기(418), 그리고 저항 센서(Rvar)를 포함할 수 있다. 제 1 전류 소스(412)는 충전 커패시터(414)를 충전하기 위한 용도로 제공된다. 제 2 전류 소스(413)는 가변 저항(Rvar)에 흐르는 일정한 크기의 전류(I_S2)를 제공한다. 따라서, 물리적, 화학적 센싱에 의해서 가변 저항(Rvar)의 크기가 변화하면, 전류(I_S2)의 크기가 일정하게 유지됨에 따라 기준 전압(Vref)이 변화한다. 기준 전압(Vref)의 변화가 결국에는 센싱되는 것이다. 여기서, 전류 소스들(412, 413) 각각이 제공하는 전류의 크기들(I_S1, I_S2)은 바람직하게는 동일하게 제공될 수 있다. 하지만, 전류의 크기들(I_S1, I_S2)은 필요에 따라 다른 값을 가질 수도 있음은 잘 이해될 것이다. The sensor unit 410 may include current sources 412 and 413, a charging capacitor 414, a switch 416, a comparator 418, and a resistance sensor Rvar. The first current source 412 is provided for charging the charging capacitor 414. The second current source 413 provides a constant magnitude of current I _S2 flowing through the variable resistor Rvar. Therefore, when the size of the variable resistor Rvar changes by physical and chemical sensing, the reference voltage Vref changes as the size of the current I _S2 is kept constant. The change in the reference voltage Vref is eventually sensed. Here, the magnitudes of the currents I _S1 and I _S2 provided by each of the current sources 412 and 413 may be provided in the same manner. However, it will be appreciated that the magnitudes of the currents I _S1 , I _S2 may have other values as necessary.

충전 커패시터(414)는 도 2의 센싱 커패시터(214)와는 달리 고정된 크기의 용량을 제공한다. 충전 커패시터(414)는 제 1 전류 소스(I_S1)에 의해서 충전될 수 있다. 그리고 충전 커패시터(414)에 충전된 전하들은 스위치(416)에 의해서 방전될 것이다. 충전 커패시터(414)의 용량에 따라 충전 시간의 길이가 설정될 수 있다. The charging capacitor 414 provides a fixed amount of capacitance, unlike the sensing capacitor 214 of FIG. 2. The charging capacitor 414 may be charged by the first current source I _S1 . And the charges charged in the charging capacitor 414 will be discharged by the switch 416. The length of the charging time may be set according to the capacity of the charging capacitor 414.

스위치(416)는 스위치 제어 신호(SWCNTL)에 응답하여 충전 커패시터(414)를 방전시킨다. 즉, 충전 커패시터(414)의 충전에 따른 커패시터 전압(Vc)이 생성되고, 스위치(416)는 주기적으로 충전 커패시터(414)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 비교기(418)는 충전 커패시터(414)의 주기적으로 충전-방전에 의해서 출력되는 커패시터 전압(Vc)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 비교기(418)의 음입력단(-)으로, 기준 전압(Vref)은 비교기(418)의 양입력단(+)으로 제공될 것이다. 그리고 비교기(418)는 비교 결과를 제 1 센싱 신호(SP1)로 출력한다. The switch 416 discharges the charging capacitor 414 in response to the switch control signal SWCNTL. That is, the capacitor voltage Vc according to the charging of the charging capacitor 414 is generated, and the switch 416 periodically discharges the charging capacitor 414 to initialize the capacitor voltage Vc. The comparator 418 compares the capacitor voltage Vc and the reference voltage Vref outputted by the charge-discharge periodically of the charging capacitor 414. The capacitor voltage Vc may be provided to the negative input terminal (-) of the comparator 418, and the reference voltage Vref may be provided to the positive input terminal (+) of the comparator 418. The comparator 418 outputs the comparison result as the first sensing signal SP1.

상술한 구성 및 기능에 의해서 센서부(410)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(I_S1)에 의해서 충전 커패시터(414)가 충전되고, 스위치(416)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 가변 저항(Rvar)의 크기 변화로 야기되는 기준 전압(Vref)의 변화에 따라 변화하게 된다. 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스 폭으로 출력될 것이다.By the configuration and function described above, the sensor unit 410 may be configured in the form of a current mode ramp integrator. That is, the charging capacitor 414 is charged by the current I _S1 having a predetermined magnitude, and is discharged by the switch 416. The rising and discharging patterns of the capacitor voltage Vc change according to the change of the reference voltage Vref caused by the change of the magnitude of the variable resistor Rvar. The sensing result will be output as the pulse width of the first sensing signal SP1.

고해상도 ADC(420)는 실질적으로 도 2의 고해상도 ADC(220)와 동일하게 제공될 수 있다. 고해상도 ADC(420)는 시작 신호(Start)와 클록 신호(CLK)를 이용하여 센서부(410)를 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성한다. 고해상도 ADC(420)는 센서부(410)의 센싱 결과로 출력되는 제 1 센싱 신호(SP1)를 증폭한다. 그리고 고해상도 ADC(420)는 증폭된 펄스 신호로부터 스위치(416)에 의해서 발생하는 스위칭 구간에 해당되는 펄스 부분을 제거한다. 이러한 동작을 위해서 고해상도 ADC(420)는 펄스 분주기(421), 제 1 낸드 게이트(422), 클록 분주기(423), 인버터(424), RS 플립플롭(425), 카운터(426), D 플립플롭(427), 그리고 제 2 낸드 게이트(428)를 포함할 수 있다. The high resolution ADC 420 may be provided substantially the same as the high resolution ADC 220 of FIG. 2. The high resolution ADC 420 generates a switch control signal SWCNTL for controlling the sensor unit 410 using the start signal Start and the clock signal CLK. The high resolution ADC 420 amplifies the first sensing signal SP1 output as the sensing result of the sensor unit 410. The high resolution ADC 420 removes the pulse portion corresponding to the switching period generated by the switch 416 from the amplified pulse signal. For this operation, the high resolution ADC 420 may include a pulse divider 421, a first NAND gate 422, a clock divider 423, an inverter 424, an RS flip-flop 425, a counter 426, and a D. A flip flop 427 and a second NAND gate 428 may be included.

펄스 분주기(421)는 제 1 센싱 신호(SP1)를 타깃 해상도(예를 들면, 2ⁿ배)의 펄스폭을 갖도록 분주(Divide)한다. 펄스 분주기(421)에 의해서 제 1 센싱 신호(SP1)의 펄스폭은 2ⁿ배 증가하게 될 것이다. 즉, 펄스 분주기(421)에 의해서 제 1 센싱 신호(SP1)는 2ⁿ배 증폭되어 펄스 분주 신호(SP2ⁿ)로 출력된다. 제 1 센싱 신호(SP1)에는 센서부(410)에 의해서 센싱된 센싱 신호 성분과 센서부(410)를 구동하기 위한 스위칭 성분이 모두 포함된다. 결국, 펄스 분주기(421)에 의해서 펄스폭이 증폭되면, 센싱 신호 성분과 스위칭 성분이 모두 증폭될 것이다.The pulse divider 421 divides the first sensing signal SP1 to have a pulse width of a target resolution (for example, 2 ⁿ times). The pulse divider 421 will increase the pulse width of the first sensing signal SP1 by 2 ⁿ times. That is, the first sensing signal SP1 is amplified by 2 ⁿ times by the pulse divider 421 and is output as the pulse division signal SP2 ⁿ . The first sensing signal SP1 includes both a sensing signal component sensed by the sensor unit 410 and a switching component for driving the sensor unit 410. As a result, when the pulse width is amplified by the pulse divider 421, both the sensing signal component and the switching component will be amplified.

제 1 낸드 게이트(422)는 펄스 분주기(421)로부터 제공되는 펄스 분주 신호(SP2ⁿ)와 클록 신호(CLK)에 대한 논리곱 연산(AND)을 수행한다. 그리고 제 1 낸드 게이트(422)는 연산 결과로 제공되는 제 1 클록 펄스(CP1)를 클록 분주기(423)로 전달할 것이다. 제 1 낸드 게이트(422)의 출력인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2ⁿ)의 하이 구간에 포함되는 클록 신호(CLK)를 포함한다. 제 1 낸드 게이트(422)의 출력인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2ⁿ)의 로우(Low) 구간에 대응하는 클록 신호(CLK)는 제거된다. The first NAND gate 422 performs an AND operation on the pulse division signal SP2 ⁿ and the clock signal CLK provided from the pulse divider 421. In addition, the first NAND gate 422 may transfer the first clock pulse CP1 provided as a result of the operation to the clock divider 423. The first clock pulse CP1, which is an output of the first NAND gate 422, includes a clock signal CLK included in the high period of the pulse division signal SP2 ⁿ . The clock signal CLK corresponding to the low section of the pulse division signal SP2 ⁿ is removed from the first clock pulse CP1, which is an output of the first NAND gate 422.

클록 분주기(423)는 제 1 낸드 게이트(422)로부터 제공되는 제 1 클록 펄스(CP1)를 2^n-1배 분주한다. 즉, 클록 분주기(423)에 의해서 제 1 낸드 게이트(422)의 출력 신호인 제 1 클록 펄스(CP1)의 펄스폭은 2^n-1배 증가하게 될 것이다. 클록 분주기(423)에 의해서 클록 신호가 2^n-1배 증폭된다. 결국, 클록 분주기(423)는 클록 신호(CLK)를 증폭한 클록 분주 신호(CP2ⁿ ^-1)를 출력할 것이다. 인버터(424)는 펄스 분주기(421)로부터 제공되는 펄스 분주 신호(SP2ⁿ)를 반전시킨다. The clock divider 423 divides the first clock pulse CP1 provided from the first NAND gate 422 by 2 ^n-1 times. That is, the pulse width of the first clock pulse CP1, which is the output signal of the first NAND gate 422, is increased by 2 ^n-1 times by the clock divider 423. The clock divider 423 amplifies the clock signal by 2 ^n-1 times. As a result, the clock divider 423 may output the clock divider signal CP2 ^n- ^{1 obtained} by amplifying the clock signal CLK. The inverter 424 inverts the pulse division signal SP2 ⁿ provided from the pulse divider 421.

RS 플립플롭(425)은 반전된 펄스 분주 신호(SP2ⁿ)를 리셋 입력단(R)으로, 그리고 클록 분주 신호(CP2ⁿ ^-1)를 셋 입력단(S)으로 제공받는다. RS 플립플롭(425)은 리셋 입력단(R)의 상태와 셋 입력단(S)의 상태, 그리고 이전의 출력 상태 Q(t-1)에 따라 현재의 출력 상태 Q(t)가 결정된다. RS 플립플롭(425)에 의해서 펄스 분주 신호(SP2ⁿ)에 포함되는 스위칭 시간(2ⁿT_SW)을 제거할 수 있다. 왜냐하면, 펄스 분주 신호(SP2ⁿ)에 포함되는 스위칭 시간(2ⁿT_SW)은 클록 분주 신호(CP2ⁿ ^-1)의 반주기에 대응하기 때문이다. RS 플립플롭(425)에 의해서 펄스폭 증폭된 제 1 분주 신호(CP2ⁿ)에서 스위칭 시간(2ⁿT_SW)의 영향이 제거된 제 2 센싱 신호(SP_OUT)가 출력된다. 여기서, RS 플립플롭(425)은 펄스 분주 신호(SP2ⁿ)로부터 클록 분주 신호(CP2ⁿ ^-1)의 반주기(Half period)에 대응하는 펄스폭을 제거하기 위한 어떠한 구성으로 제공되어도 무방하다. 예를 들면, RS 플립플롭(425) 클록에 동기되지 않는 조합 회로로 구성되는 RS 래치(Latch)로 구성될 수 있을 것이다.The RS flip-flop 425 receives the inverted pulse division signal SP2 ⁿ to the reset input terminal R and the clock division signal CP2 ⁿ ^-1 to the set input terminal S. The RS flip-flop 425 determines the current output state Q (t) according to the state of the reset input terminal R, the state of the set input terminal S, and the previous output state Q (t-1). The switching time 2 ⁿ T _SW included in the pulse division signal SP2 ⁿ may be removed by the RS flip-flop 425. This is because the switching time 2 ⁿ T _SW included in the pulse division signal SP2 ⁿ corresponds to a half period of the clock division signal CP2 ⁿ ^-1 . The second sensing signal SP_OUT is removed from the influence of the switching time 2 ⁿ T _SW from the first divided signal CP2 ⁿ amplified by the RS flip-flop 425. Here, the RS flip-flop 425 may be provided in any configuration for removing the pulse width corresponding to the half period of the clock division signal CP2 ⁿ ^-1 from the pulse division signal SP2 ⁿ . For example, the RS flip-flop 425 may be composed of an RS latch composed of a combination circuit that is not synchronized to the clock.

카운터(426)는 순수한 센싱 성분만을 포함하는 제 2 센싱 신호(SP_OUT)의 펄스 길이를 카운트하여 이진 데이터(Data) 열로 출력할 수 있다. 카운터(426)의 펄스 카운트 동작은 기본적으로 제공되는 클록 신호(CLK)를 기초로 수행된다. The counter 426 may count the pulse length of the second sensing signal SP_OUT including only pure sensing components and output the counted binary data. The pulse count operation of the counter 426 is performed based on the clock signal CLK which is basically provided.

D 플립플롭(427)은 제 1 센싱 신호(SP1)를 클록 신호(CLK)에 동기하여 반전시킨다. 반전된 제 1 센싱 신호(SP1)는 제 2 낸드 게이트(428)에 시작 신호(Start)와 함께 입력된다. 결국, 센서부(410)의 스위치(416)는 반전되어 피드백되는 제 1 센싱 신호(SP1)에 의해서 제어될 것이다. 하지만, 제 1 센싱 신호(SP1)에는 스위칭 시간이 포함되어 있어 피드백 이후에도 스위칭 시간의 영향은 사라지지 않을 것이다. The D flip-flop 427 inverts the first sensing signal SP1 in synchronization with the clock signal CLK. The inverted first sensing signal SP1 is input to the second NAND gate 428 together with the start signal Start. As a result, the switch 416 of the sensor unit 410 will be controlled by the first sensing signal SP1 that is inverted and fed back. However, since the first sensing signal SP1 includes a switching time, the influence of the switching time will not disappear even after the feedback.

이상에서 설명된 본 발명의 제 3 실시 예에 따른 센서 장치(400)는 센서부(410)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 펄스 신호에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 센싱 성분만이 순수하게 증폭된 디지털 데이터가 생성될 수 있다. 여기서, 센서부(410)는 센싱의 결과로 저항의 크기가 변화하는 저항 센서를 포함하는 것으로 설명되었다. 하지만, 센서부(410)는 센싱된 신호를 펄스 형태로 제공하는 전류 모드 램프 적분기 형태의 어떠한 센서로도 구성될 수 있음은 잘 이해될 것이다. 더불어, 도 2와 도 5의 고해상도 ADC(220, 420)는 구조가 간단하고 경박단소화, 저전력화에 용이하여 반도체 칩으로 구현하기에 적절한 형태이다. The sensor device 400 according to the third embodiment of the present invention described above amplifies the first sensing signal SP1 output from the sensor unit 410 and removes unnecessary switching components included in the amplified pulse signal. The second signal is output as the second sensing signal SP_OUT. When the second sensing signal SP_OUT is counted, digital data in which only a sensing component is purely amplified may be generated. Herein, the sensor unit 410 has been described as including a resistance sensor whose magnitude of resistance changes as a result of sensing. However, it will be appreciated that the sensor unit 410 may be configured as any sensor in the form of a current mode ramp integrator that provides the sensed signal in the form of a pulse. In addition, the high resolution ADCs 220 and 420 of FIGS. 2 and 5 have a simple structure and are easy to lighten, shorten, and low in power, and are suitable to be implemented as semiconductor chips.

도 6은 본 발명의 제 4 실시 예에 따른 센서 장치(500)를 보여주는 블록도이다. 도 6을 참조하면, 센서 장치(500)는 센서부(510)와 MCU(520), 그리고 ADC 알고리즘(535)을 구비하는 메모리(530)를 포함할 수 있다. 여기서, ADC 알고리즘(535)을 구비하는 메모리(530)는 MCU(520)의 내부에 포함되는 임베디드 메모리일 수 있음은 잘 이해될 것이다.6 is a block diagram illustrating a sensor device 500 according to a fourth embodiment of the present invention. Referring to FIG. 6, the sensor device 500 may include a sensor 510, a MCU 520, and a memory 530 including an ADC algorithm 535. Here, it will be understood that the memory 530 having the ADC algorithm 535 may be an embedded memory included in the MCU 520.

센서부(510)는 도 5에 도시된 센서부(410)와 실질적으로 동일하다. 센서부(510)는 전류 소스들(512, 513), 충전 커패시터(514), 스위치(516), 비교기(518), 그리고 저항 센서(Rvar)를 포함할 수 있다. 제 1 전류 소스(512)는 충전 커패시터(514)를 충전하기 위한 용도로 제공된다. 제 2 전류 소스(513)는 가변 저항(Rvar)에 흐르는 일정한 크기의 전류(I_S2)를 제공한다. 따라서, 물리적, 화학적 센싱에 의해서 가변 저항(Rvar)의 크기가 변화하면, 전류(I_S2)의 크기가 일정하게 유지됨에 따라 기준 전압(Vref)이 변화한다. 기준 전압(Vref)의 변화가 결국에는 센싱되는 것이다. 여기서, 전류 소스들(512, 513) 각각이 제공하는 전류의 크기들(I_S1, I_S2)은 바람직하게는 동일하게 제공될 수 있다. 하지만, 전류의 크기들(I_S1, I_S2)은 필요에 따라 다른 값을 가질 수도 있음은 잘 이해될 것이다. The sensor unit 510 is substantially the same as the sensor unit 410 illustrated in FIG. 5. The sensor unit 510 may include current sources 512 and 513, a charging capacitor 514, a switch 516, a comparator 518, and a resistance sensor Rvar. The first current source 512 is provided for charging the charging capacitor 514. The second current source 513 provides a constant magnitude of current I _S2 flowing through the variable resistor Rvar. Therefore, when the size of the variable resistor Rvar changes by physical and chemical sensing, the reference voltage Vref changes as the size of the current I _S2 is kept constant. The change in the reference voltage Vref is eventually sensed. Here, the magnitudes of the currents I _S1 and I _S2 provided by each of the current sources 512 and 513 may be provided in the same manner. However, it will be appreciated that the magnitudes of the currents I _S1 , I _S2 may have other values as necessary.

충전 커패시터(514)는 도 4의 센싱 커패시터(314)와는 달리 고정된 크기의 용량을 제공한다. 충전 커패시터(514)는 제 1 전류 소스(I_S1)에 의해서 충전될 수 있다. 그리고 충전 커패시터(514)에 충전된 전하들은 스위치(516)에 의해서 방전될 것이다. 충전 커패시터(514)의 용량에 따라 충전 시간의 길이가 설정될 수 있다. The charging capacitor 514 provides a fixed amount of capacitance, unlike the sensing capacitor 314 of FIG. 4. The charging capacitor 514 may be charged by the first current source I _S1 . And the charges charged in the charging capacitor 514 will be discharged by the switch 516. The length of the charging time may be set according to the capacity of the charging capacitor 514.

스위치(516)는 스위치 제어 신호(SWCNTL)에 응답하여 충전 커패시터(514)를 방전시킨다. 즉, 충전 커패시터(514)의 충전에 따른 커패시터 전압(Vc)이 생성되고, 스위치(516)는 주기적으로 충전 커패시터(514)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 비교기(518)는 충전 커패시터(514)의 주기적으로 충전-방전에 의해서 출력되는 커패시터 전압(Vc)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 비교기(518)의 음입력단(-)으로, 기준 전압(Vref)은 비교기(518)의 양입력단(+)으로 제공될 것이다. 그리고 비교기(518)는 비교 결과를 제 1 센싱 신호(SP1)로 출력한다. The switch 516 discharges the charging capacitor 514 in response to the switch control signal SWCNTL. That is, a capacitor voltage Vc is generated according to the charging of the charging capacitor 514, and the switch 516 periodically discharges the charging capacitor 514 to initialize the capacitor voltage Vc. The comparator 518 compares the capacitor voltage Vc and the reference voltage Vref outputted by the charge-discharge periodically of the charging capacitor 514. The capacitor voltage Vc may be provided to the negative input terminal (−) of the comparator 518 and the reference voltage Vref may be provided to the positive input terminal (+) of the comparator 518. The comparator 518 outputs the comparison result as the first sensing signal SP1.

상술한 구성 및 기능에 의해서 센서부(510)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(I_S1)에 의해서 충전 커패시터(514)가 충전되고, 스위치(516)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 가변 저항(Rvar)의 크기 변화로 야기되는 기준 전압(Vref)의 변화에 따라 변화하게 된다. 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스로 출력될 것이다. 펄스 형태의 제 1 센싱 신호(SP1)는 MCU(520)로 제공된다.By the above-described configuration and function, the sensor unit 510 may be configured in the form of a current mode ramp integrator. That is, the charging capacitor 514 is charged by the current I _S1 having a predetermined magnitude, and is discharged by the switch 516. The rising and discharging patterns of the capacitor voltage Vc change according to the change of the reference voltage Vref caused by the change of the magnitude of the variable resistor Rvar. The sensing result will be output as a pulse of the first sensing signal SP1. The first sensing signal SP1 in the form of a pulse is provided to the MCU 520.

MCU(520)는 센서부(510)에서 제공되는 제 1 센싱 신호(SP1)를 디지털 데이터(Data)로 변환한다. MCU(520)는 클록 신호(CLK)의 주기를 참조하여 센서부(520)의 충방전을 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성할 수 있다. MCU(520)는 도 2 및 도 5에서 설명된 고해상도 ADC(220, 420)의 기능을 수행한다. 즉, MCU(520)는 제 1 센싱 신호(SP1)의 주기를 타깃 배수(2ⁿ)만큼 증폭시킨다. 그리고 MCU(520)는 클록 신호(CLK)의 주기를 2^n-1배 증폭한다. 이러한 증폭된 센싱 신호(SP2ⁿ)로부터 증폭된 클록 신호(CP2ⁿ ^-1)를 사용하여 센서부(510)의 센싱 동작에 의해서 부가된 스위칭 성분을 제거할 수 있다.The MCU 520 converts the first sensing signal SP1 provided from the sensor unit 510 into digital data. The MCU 520 may generate a switch control signal SWCNTL for controlling charging and discharging of the sensor unit 520 with reference to the cycle of the clock signal CLK. The MCU 520 performs the functions of the high resolution ADCs 220 and 420 described with reference to FIGS. 2 and 5. That is, the MCU 520 amplifies the period of the first sensing signal SP1 by the target multiple ²ⁿ . The MCU 520 amplifies the period of the clock signal CLK by 2 ^n-1 times. The switching component added by the sensing operation of the sensor unit 510 may be removed using the amplified clock signal CP2 ⁿ ⁻¹ from the amplified sensing signal SP2 ⁿ .

즉, MCU(520)는 도 2 또는 도 5의 고해상도 ADC(220, 420)의 제반 구성들에 대응하는 알고리즘을 구동할 수 있다. 이러한 알고리즘은 MCU(520)의 내부에 구비되는 임베디드 메모리(Embedded Memory)를 통해서 제공될 수도 있다. 또는, 도 2나 도 5에서 설명된 고해상도 ADC(220, 420)의 기능을 수행하기 위한 ADC 알고리즘(535)은 MCU(520)의 외부에 연결되는 플래시 메모리나 롬과 같은 메모리(530)를 통해서 제공될 수도 있을 것이다. That is, the MCU 520 may drive an algorithm corresponding to various components of the high resolution ADCs 220 and 420 of FIG. 2 or 5. Such an algorithm may be provided through an embedded memory provided in the MCU 520. Alternatively, the ADC algorithm 535 for performing the functions of the high resolution ADCs 220 and 420 described with reference to FIG. 2 or 5 may be performed through a memory 530 such as a flash memory or a ROM connected to the outside of the MCU 520. It may be provided.

이상에서는 도 4 또는 도 6에 도시된 센서 장치들(300, 500)은 MCU들(320, 520)을 통해서 다양하게 구성할 수 있다. 즉, 도 2와 도 5에 도시된 칩 형태의 고해상도 ADC들(220, 420)이 소프트웨어 형태의 프로그램으로 구현될 수 있다. 대부분의 실질적인 ADC들은 MCU와 연결되어 사용된다. 고분해능의 ADC를 개발하기 위해, 많은 시간과 많은 비용이 요구되는 새로운 칩으로 개발될 수도 있다. 하지만, 경우 따라서 센서부(310, 510)와 같은 아날로그 파트만 칩으로 제작하고, 본 발명의 고해상도 ADC(220, 420)의 기능은 펌웨어나 논리 프로그램으로 실행할 수 있다. 또한, MCU(320, 520)에 다운로드할 펨웨어 형태의 ADC 알고리즘들(335, 535)는 HDL(Verilog, VHDL, C language 등)과 같은 디지털 코드로 구현할 수 있으며, FPGA를 사용하여 구현할 수 있다. In the above description, the sensor devices 300 and 500 illustrated in FIG. 4 or 6 may be configured in various ways through the MCUs 320 and 520. That is, the high resolution ADCs 220 and 420 in the chip form illustrated in FIGS. 2 and 5 may be implemented in a software program. Most practical ADCs are used in conjunction with the MCU. To develop high resolution ADCs, they may be developed into new chips that require a lot of time and cost. However, in this case, only analog parts such as the sensor units 310 and 510 may be manufactured as chips, and the functions of the high resolution ADCs 220 and 420 of the present invention may be executed by firmware or a logic program. In addition, the ADC algorithms 335 and 535 in the form of firmware to be downloaded to the MCUs 320 and 520 may be implemented by digital codes such as HDL (Verilog, VHDL, C language, etc.), and may be implemented using an FPGA.

펌웨어로 제공되는 ADC 알고리즘들(335, 535)에 의해서 MCU(320, 520)는 다양하게 변경되거나 조정될 수 있다. 더불어, MCU(320, 520)에 사용되는 클록(CLK)은 MCU(320, 520)의 칩 내부 또는 외부에서 공급할 수 있다. 결과적으로, 본 발명은 전류 모드 램프 적분기로 구성되는 센서부(310, 510)만 하드웨어로 구성하고, 나머지는 프로그램할 수 있는 칩(MCU, FPGA 등)을 이용하여 응용 시스템이 원하는 형태의 ADC로 구성할 수 있다. ADC 알고리즘(335) 또는 ADC 알고리즘(535)은 실질적으로 하나 이상의 소프트웨어 모듈들이 결합되는 형태로 제공될 수도 있다. The MCUs 320 and 520 may be variously changed or adjusted by the ADC algorithms 335 and 535 provided in firmware. In addition, the clock CLK used for the MCUs 320 and 520 may be supplied from inside or outside the chip of the MCUs 320 and 520. As a result, the present invention consists of only the sensor unit 310, 510 consisting of the current mode lamp integrator in hardware, the rest of the programmable chip (MCU, FPGA, etc.) using the programmable system to the ADC of the desired form Can be configured. ADC algorithm 335 or ADC algorithm 535 may be provided in the form of substantially one or more software modules combined.

도 7은 도 4 또는 도 6의 MCU(320, 520)에서 동작하는 ADC 알고리즘의 동작 방법을 간략히 보여주는 순서도이다. 도 7을 참조하면, MCU(520)에 의해서 구동되는 ADC 알고리즘(535)에 의해서 펄스폭 증폭된 센싱 신호로부터 증폭된 스위칭 성분이 제거될 수 있다. 여기서, 설명의 편의를 위해서 도 6의 MCU(520)를 참조하여 본 발명의 이점이 설명될 것이다.FIG. 7 is a flowchart schematically illustrating a method of operating an ADC algorithm operating in the MCUs 320 and 520 of FIG. 4 or 6. Referring to FIG. 7, the amplified switching component may be removed from the pulse width amplified sensing signal by the ADC algorithm 535 driven by the MCU 520. Here, the advantages of the present invention will be described with reference to the MCU 520 of FIG. 6 for convenience of description.

S110 단계에서, MCU(520)는 센서부(510)를 구동하기 위하여 시작 신호(Start)를 활성화한다. 그러면, 스위치 제어 신호(SWCNTL)가 센서부(510)로 전달될 것이다. 스위치 제어 신호(SWCNTL)의 활성화 주기에 따라 센서부(510)의 충전 커패시터(514)는 주기적으로 충전되고 방전될 것이다. 그러면, 커패시터 전압(Vc)는 일정한 기울기로 상승하다가, 스위칭(516)가 턴온되는 시점에 0V로 강하한다. 이러한 과정은 스위치 제어 신호(SWCNTL)에 의해서 제어될 것이다. 그러면, 센서부(510)는 비교기(518)에서 출력되는 펄스 형태의 제 1 센싱 신호(SP1)를 출력할 것이다. In step S110, the MCU 520 activates a start signal Start to drive the sensor unit 510. Then, the switch control signal SWCNTL will be transmitted to the sensor unit 510. According to the activation period of the switch control signal SWCNTL, the charging capacitor 514 of the sensor unit 510 may be periodically charged and discharged. Then, the capacitor voltage Vc rises with a constant slope and drops to 0V when the switching 516 is turned on. This process will be controlled by the switch control signal SWCNTL. Then, the sensor unit 510 may output the first sensing signal SP1 in the form of a pulse output from the comparator 518.

S120 단계에서, MCU(520)는 센서부(510)에서 제공되는 제 1 센싱 신호(SP1)를 2ⁿ배 증폭한다. 즉, MCU(520)는 제 1 센싱 신호(SP1)의 주기를 타깃 증폭률(2ⁿ)만큼 증폭한 펄스 분주 신호(SP2ⁿ)를 생성한다. In step S120, the MCU 520 amplifies the first sensing signal SP1 provided by the sensor unit 510 by 2 ⁿ times. That is, the MCU 520 generates the pulse division signal SP2 ⁿ amplified by the target amplification ratio 2 ⁿ of the period of the first sensing signal SP1.

S130 단계에서, MCU(520)는 2ⁿ배 분주된 펄스 분주 신호(SP2ⁿ)의 한 펄스 구간에 대응하는 클록 신호(CLK)를 생성한다. 그리고 펄스 분주 신호(SP2ⁿ)의 한 펄스 구간에서의 클록 신호(CLK)는 제 1 센싱 신호(SP1)의 타깃 증폭률(2ⁿ)의 절반에 대응하는 2^n-1배로 증폭될 것이다.In step S130, the MCU 520 generates a clock signal CLK corresponding to one pulse period of the pulse division signal SP2 ⁿ divided by 2 ⁿ times. In addition, the clock signal CLK in one pulse period of the pulse division signal SP2 ⁿ may be amplified by 2 ^n-1 times corresponding to half of the target amplification factor 2 ⁿ of the first sensing signal SP1.

S140 단계에서, MCU(520)는 펄스 분주 신호(SP2ⁿ)에서 2^n-1배 증폭된 클록 분주 신호(CP^n-1)를 제거한다. 즉, MCU(520)는 2ⁿ배 분주된 펄스 신호(SP2ⁿ)에 포함된 스위칭 펄스 성분을 클록 신호를 사용해서 제거할 것이다. In step S140, the MCU 520 removes the clock division signal CP ^n-1 amplified by 2 ^n-1 times from the pulse division signal SP2 ⁿ . That is, the MCU 520 may remove the switching pulse component included in the pulse signal SP2 ⁿ divided by 2 ⁿ times using the clock signal.

S150 단계에서, MCU(520)는 펄스 분주 신호(SP2ⁿ)에 포함된 스위칭 펄스 성분을 제거하고, 그 결과로 생성되는 제 2 센싱 신호(SP_OUT)을 출력할 것이다. 제 2 센싱 신호(SP_OUT)의 펄스 길이를 카운트하면 순수하게 증폭된 센싱 신호가 디지털 데이터로 변환된다. In step S150, the MCU 520 removes the switching pulse component included in the pulse division signal SP2 ⁿ and outputs the second sensing signal SP_OUT. When the pulse length of the second sensing signal SP_OUT is counted, the purely amplified sensing signal is converted into digital data.

이상에서는 본 발명의 MCU(520)에서 구동되는 ADC 알고리즘(535)의 동작 절차가 간략히 설명되었다. 일반적으로, 아날로그 장치로 구성되는 센서부(510)와 ADC 회로의 출력은 추가적인 신호 처리를 위해서 MCU(520)나 다양한 DSP에 제공된다. 하지만, 별도의 ADC 회로를 구성하기보다, 펌웨어 형태로 MCU(520)에 ADC 회로의 기능을 내장하는 것이 좀더 높은 융통성을 제공할 것이다. 더불어, 추가적인 반도체 칩에 대한 비용을 줄이고도, 고해상도의 ADC 기능을 소프트웨어를 통해서 제공할 수 있다. In the above, the operation procedure of the ADC algorithm 535 driven by the MCU 520 of the present invention has been briefly described. In general, the output of the sensor unit 510 and the ADC circuit composed of an analog device is provided to the MCU 520 or various DSPs for additional signal processing. However, rather than configuring a separate ADC circuit, it is more flexible to embed the functionality of the ADC circuit in the MCU 520 in the form of firmware. In addition, high-resolution ADC functionality can be provided through software, while reducing the cost of additional semiconductor chips.

도 8은 본 발명의 제 5 실시 예에 따른 센서 장치(600)를 보여주는 블록도이다. 도 8을 참조하면, 센서 장치(600)는 센서부(610)와 고해상도 ADC(620)를 포함한다. 8 is a block diagram illustrating a sensor device 600 according to a fifth embodiment of the present invention. Referring to FIG. 8, the sensor device 600 includes a sensor unit 610 and a high resolution ADC 620.

센서부(610)는 전류 소스(612), 센싱 커패시터(614), 스위치(616), 그리고 버퍼(618)을 포함한다. 전류 소스(612)는 센싱 커패시터(614)를 충전하기 위하여 일정한 레벨의 충전 전류(Is)를 제공할 수 있다. 센싱 커패시터(614)는 충전 전류(Is)에 의해서 충전될 수 있다. 그리고 센싱 커패시터(614)는 스위치(616)에 의해서 방전될 수 있다. 센싱 커패시터(614)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 센싱 커패시터(614)가 제공될 수 있다. The sensor unit 610 includes a current source 612, a sensing capacitor 614, a switch 616, and a buffer 618. The current source 612 may provide a constant level of charging current Is to charge the sensing capacitor 614. The sensing capacitor 614 may be charged by the charging current Is. In addition, the sensing capacitor 614 may be discharged by the switch 616. The sensing capacitor 614 will be provided with a variable capacitance. That is, the sensing capacitor 614 may be provided in a structure in which the size of the capacitor varies according to physical and chemical changes.

스위치(616)는 스위치 제어 신호(SWCNTL)에 응답하여 센싱 커패시터(614)를 방전시킨다. 즉, 센싱 커패시터(614)의 충전에 따른 커패시터 전압(Vc)의 패턴의 변화가 센싱 결과로 출력되는데, 스위치(616)는 주기적인 센싱 커패시터(614)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. The switch 616 discharges the sensing capacitor 614 in response to the switch control signal SWCNTL. That is, a change in the pattern of the capacitor voltage Vc according to the charging of the sensing capacitor 614 is output as a sensing result. The switch 616 discharges the periodic sensing capacitor 614 to initialize the capacitor voltage Vc. will be.

버퍼(618)는 기준 전압(Vref)을 사용하지 않고 단입력 신호를 펄스 신호로 출력할 수 있다. 버퍼(618)는 커패시터 전압(Vc)의 레벨에 따라 제 1 센싱 신호(SP1)를 출력한다. 예를 들면, 버퍼(618)는 커패시터 전압(Vc)의 레벨이 하한 임계치보다 낮은 경우, 제 1 센싱 신호(SP1)를 논리 '0'의 레벨로 출력할 것이다. 반면, 버퍼(618)는 커패시터 전압(Vc)의 레벨이 상한 임계치보다 높은 경우, 제 1 센싱 신호(SP1)를 논리 '1'의 레벨로 출력할 것이다. 버퍼(618)를 사용하는 경우, 기준 전압(Vref)을 사용하는데 따르는 회로 구성의 복잡도를 해소할 수 있다. The buffer 618 may output the short input signal as a pulse signal without using the reference voltage Vref. The buffer 618 outputs the first sensing signal SP1 according to the level of the capacitor voltage Vc. For example, the buffer 618 may output the first sensing signal SP1 to a level of logic '0' when the level of the capacitor voltage Vc is lower than the lower limit threshold. On the other hand, if the level of the capacitor voltage (Vc) is higher than the upper limit threshold, the buffer 618 will output the first sensing signal (SP1) at a level of logic '1'. When using the buffer 618, the complexity of the circuit configuration resulting from using the reference voltage Vref can be eliminated.

상술한 구성 및 기능에 의해서 센서부(610)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(Is)에 의해서 센싱 커패시터(614)가 충전되고, 스위치(616)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 센싱 커패시터(614)의 용량 변화에 따라 변화하게 되고, 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스 폭으로 출력될 것이다.By the configuration and function described above, the sensor unit 610 may be configured in the form of a current mode ramp integrator. That is, the sensing capacitor 614 is charged by the current Is of a predetermined magnitude and is discharged by the switch 616. In addition, the rising and discharging patterns of the capacitor voltage Vc change according to the capacitance change of the sensing capacitor 614, and the sensing result may be output as the pulse width of the first sensing signal SP1.

고해상도 ADC(620)는 시작 신호(Start)와 클록 신호(CLK)를 이용하여 센서부(610)를 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성한다. 고해상도 ADC(620)는 센서부(610)의 센싱 결과로 출력되는 제 1 센싱 신호(SP1)의 펄스 폭을 증폭한다. 그리고 고해상도 ADC(620)는 증폭된 펄스 신호로부터 스위치(616)에 의해서 발생하는 스위칭 구간에 해당되는 펄스 부분을 제거한다. 이러한 동작을 위해서 고해상도 ADC(620)는 펄스 분주기(621), 제 1 낸드 게이트(622), 클록 분주기(623), 인버터(624), RS 플립플롭(625), 카운터(626), D 플립플롭(627), 그리고 제 2 낸드 게이트(628)를 포함할 수 있다. 고해상도 ADC(620)는 실질적으로 도 2에서 설명한 고해상도 ADC(220)동일하게 구성될 수 있다. 따라서, 고해상도 ADC(620)에 대한 구체적은 설명은 생략하기로 한다. The high resolution ADC 620 generates a switch control signal SWCNTL for controlling the sensor unit 610 using the start signal Start and the clock signal CLK. The high resolution ADC 620 amplifies the pulse width of the first sensing signal SP1 output as the sensing result of the sensor unit 610. The high resolution ADC 620 removes the pulse portion corresponding to the switching section generated by the switch 616 from the amplified pulse signal. For this operation, the high resolution ADC 620 may include a pulse divider 621, a first NAND gate 622, a clock divider 623, an inverter 624, an RS flip-flop 625, a counter 626, and a D. And a flip-flop 627 and a second NAND gate 628. The high resolution ADC 620 may be configured substantially the same as the high resolution ADC 220 described with reference to FIG. 2. Therefore, a detailed description of the high resolution ADC 620 will be omitted.

이상에서는 본 발명의 센서 장치(600)는 센서부(610)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 신호에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 순수하게 제 1 센싱 신호(SP1)의 센싱 성분만이 증폭되어 디지털 데이터로 출력될 수 있다. 더불어, 센서부(610)를 구성하는 비교기를 단순한 버퍼(618)로 제공함에 따라, 기준 전압(Vref)을 사용할 필요가 없어 경박단소 및 저전력의 센싱 동작이 가능하다. In the above description, the sensor device 600 of the present invention amplifies the first sensing signal SP1 output from the sensor unit 610, and removes unnecessary switching components included in the amplified signal as the second sensing signal SP_OUT. Output When the second sensing signal SP_OUT is counted, only the sensing component of the first sensing signal SP1 may be amplified and output as digital data. In addition, since the comparator configuring the sensor unit 610 is provided as a simple buffer 618, it is not necessary to use the reference voltage Vref, so that light and small and low power sensing operations are possible.

도 9는 본 발명의 제 6 실시 예에 따른 센서 장치(700)를 보여주는 블록도이다. 도 9를 참조하면, 센서 장치(700)는 센서부(710)와 고해상도 ADC의 기능을 수행하는 MCU(720)를 포함한다. 9 is a block diagram illustrating a sensor device 700 according to a sixth embodiment of the present invention. Referring to FIG. 9, the sensor device 700 includes a sensor unit 710 and an MCU 720 that performs a function of a high resolution ADC.

센서부(710)는 전류 소스(712), 센싱 커패시터(714), 스위치(716), 그리고 버퍼(718)을 포함한다. 전류 소스(712)는 센싱 커패시터(714)를 충전하기 위하여 일정한 레벨의 충전 전류(Is)를 제공할 수 있다. 센싱 커패시터(714)는 충전 전류(Is)에 의해서 충전될 수 있다. 그리고 센싱 커패시터(714)는 스위치(716)에 의해서 방전될 수 있다. 센싱 커패시터(714)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 센싱 커패시터(714)가 제공될 수 있다. 센서부(710)의 구성은 도 8의 센서부(610)와 실질적으로 동일하게 제공될 수 있다. 따라서, 센서부(710)에 대한 구체적인 설명은 생략될 것이다. The sensor unit 710 includes a current source 712, a sensing capacitor 714, a switch 716, and a buffer 718. The current source 712 can provide a constant level of charging current Is to charge the sensing capacitor 714. The sensing capacitor 714 may be charged by the charging current Is. In addition, the sensing capacitor 714 may be discharged by the switch 716. The sensing capacitor 714 will be provided with a variable capacitance. That is, the sensing capacitor 714 may be provided in a structure in which the size of the capacitor varies according to physical and chemical changes. The configuration of the sensor unit 710 may be provided substantially the same as the sensor unit 610 of FIG. 8. Therefore, a detailed description of the sensor unit 710 will be omitted.

MCU(720)는 센서부(710)에서 제공되는 제 1 센싱 신호(SP1)를 디지털 데이터(Data)로 변환한다. MCU(720)는 클록 신호(CLK)의 주기를 참조하여 센서부(720)의 충방전을 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성할 수 있다. MCU(720)는 도 8에서 설명된 고해상도 ADC(620)의 기능을 수행할 수 있다. 즉, MCU(720)는 제 1 센싱 신호(SP1)의 주기를 타깃 배수(2ⁿ)만큼 증폭시킨다. 그리고 MCU(720)는 클록 신호(CLK)의 주기를 2^n-1배 증폭한다. 이러한 증폭된 펄스 분주 신호(SP2ⁿ)로부터 증폭된 클록 분주 신호(CP2^n-1)를 제거하여 센서부(710)에서 유입된 스위칭 성분을 제거할 수 있다.The MCU 720 converts the first sensing signal SP1 provided from the sensor unit 710 into digital data. The MCU 720 may generate a switch control signal SWCNTL for controlling charging and discharging of the sensor unit 720 with reference to the cycle of the clock signal CLK. The MCU 720 may perform the function of the high resolution ADC 620 described with reference to FIG. 8. That is, the MCU 720 amplifies the period of the first sensing signal SP1 by the target multiple ²ⁿ . The MCU 720 amplifies the period of the clock signal CLK by 2 ^n-1 times. The amplified clock division signal CP2 ^n-1 may be removed from the amplified pulse division signal SP2 ⁿ to remove the switching component introduced from the sensor unit 710.

MCU(720)는 도 8의 고해상도 ADC(620)의 제반 구성들에 대응하는 ADC 알고리즘(735)을 구동할 수 있다. 이러한 알고리즘은 MCU(720)의 내부에 구비되는 임베디드 메모리에 저장된 후에 MCU(720)에 제공될 수도 있다. 또는, ADC 알고리즘(735)은 MCU(720)의 외부에 연결되는 불휘발성 메모리(730)를 통해서 제공될 수도 있을 것이다. The MCU 720 may drive an ADC algorithm 735 corresponding to various components of the high resolution ADC 620 of FIG. 8. Such an algorithm may be provided to the MCU 720 after being stored in an embedded memory provided in the MCU 720. Alternatively, the ADC algorithm 735 may be provided through the nonvolatile memory 730 connected to the outside of the MCU 720.

이상에서는 본 발명의 센서 장치(700)는 기준 전압(Vref)을 사용하지 않는 센서부(710)와 구동되는 소프트웨어를 통해서 고해상도 ADC의 기능을 수행하는 MCU(720)를 포함할 수 있다. 고해상도 ADC의 기능을 펌웨어와 같은 소프트웨어로 구성하는 경우, 증폭률이나 다양한 기능을 저비용으로 용이하게 업데이트 할 수 있다. 더불어, 센서부(710)의 구성을 매우 간단하게 제공하고도 전류모드 램프 적분기를 구성할 수 있다. In the above description, the sensor device 700 of the present invention may include a MCU 720 which performs a function of a high resolution ADC through a software driven with the sensor unit 710 that does not use the reference voltage Vref. When the high resolution ADC's functions are configured with software such as firmware, the amplification factor and various functions can be easily updated at low cost. In addition, the current mode lamp integrator can be configured even though the configuration of the sensor unit 710 is very simple.

도 10a, 10b, 10c, 10d, 10e는 도 8 또는 도 9의 버퍼의 형태를 보여주는 회로도들이다. 도 10a를 참조하면, 슈미터 트리거 타입의 버퍼(718a)를 보여준다. 슈미트 트리거 타입의 버퍼(718a)는 입력 신호(Vc)에 대한 히스테리시스 특성을 갖는 버퍼이다. 슈미터 트리거 타입의 버퍼(718a)는 하나의 입력 전압(Vc)에 대해서 두 개의 문턱 전압(Threshold voltage, VIH & VIL)을 기준으로 제 1 센싱 신호(SP1)의 논리를 결정한다. 예를 들면, 입력 전압(Vc)의 상승 구간에서는 입력 전압(Vc)의 레벨이 상한 문턱 문턱 전압(VIH)보다 높을 때에 제 1 센싱 신호(SP1)가 논리 '1'로 천이한다. 반면, 입력 전압(Vc)의 하강 구간에서는 입력 전압(Vc)의 레벨이 하한 문턱 문턱 전압(VIL)보다 낮아야만 제 1 센싱 신호(SP1)가 논리 '0'로 천이한다. 따라서, 슈미트 트리거 타입의 버퍼(718a)의 출력 전압(SP1)에는 히스테리시스 특성으로 인하여 두 개의 문턱 전압(VIH, VIL) 사이에 존재하는 입력 전압(Vc)에 대한 노이즈가 나타나지 않는다. 10A, 10B, 10C, 10D, and 10E are circuit diagrams showing the shape of the buffer of FIG. 8 or 9. Referring to FIG. 10A, a Schmitter trigger type buffer 718a is shown. The Schmitt trigger type buffer 718a is a buffer having hysteresis characteristics for the input signal Vc. The buffer 718a of the schmitter trigger type determines the logic of the first sensing signal SP1 based on two threshold voltages VIH & VIL with respect to one input voltage Vc. For example, in the rising period of the input voltage Vc, when the level of the input voltage Vc is higher than the upper limit threshold voltage VIH, the first sensing signal SP1 transitions to logic '1'. On the other hand, in the falling section of the input voltage Vc, the first sensing signal SP1 transitions to logic '0' only when the level of the input voltage Vc is lower than the lower threshold threshold voltage VIL. Therefore, the output voltage SP1 of the Schmitt trigger type buffer 718a does not show noise with respect to the input voltage Vc existing between the two threshold voltages VIH and VIL due to hysteresis characteristics.

도 10b를 참조하면, 두개의 인버터를 직렬 연결한 버퍼(718b)가 도시되어 있다. 버퍼(718b)는 입력 전압(Vc)에 대해서 히스테리시스 특성이 없이 제 1 센싱 신호(SP1)를 제공할 수 있다. 도 10c는 버퍼 기능을 제공하기 위한 다양한 논리 게이트들이 도시되어 있다. 버퍼(718c)는 낸드 게이트(NAND)의 입력단에 입력 전압(Vc)을 공통으로 인가하여 제 1 센싱 신호(SP1)를 생성하는 방식이고, 버퍼(718d)는 노어 게이트(NOR)의 입력단에 입력 전압(Vc)을 공통으로 인가하여 제 1 센싱 신호(SP1)를 생성하는 방식이다. 도 10d는 연산 증폭기(OPAMP)를 사용한 버퍼 회로를 보여준다.Referring to FIG. 10B, a buffer 718b in which two inverters are connected in series is shown. The buffer 718b may provide the first sensing signal SP1 with no hysteresis characteristic with respect to the input voltage Vc. 10C shows various logic gates for providing a buffer function. The buffer 718c is a method of generating the first sensing signal SP1 by applying the input voltage Vc to the input terminal of the NAND gate in common, and the buffer 718d is input to the input terminal of the NOR gate NOR. The first sensing signal SP1 is generated by applying the voltage Vc in common. 10d shows a buffer circuit using an operational amplifier (OPAMP).

이상의 도 10a 내지 도 10d에서 1입력 1출력 방식의 간략화된 버퍼를 센서부(710)의 출력단으로 사용할 수 있다. 따라서, 센서부(710)를 기준 전압(Vref)을 제공하기 위한 구성(예를 들면, 밴드갭 기준 전압 발생기)의 사용을 배제할 수 있을 것이다. 10A to 10D, the simplified buffer of the one input one output method may be used as an output terminal of the sensor unit 710. Thus, the use of a configuration (eg, a bandgap reference voltage generator) for providing the sensor unit 710 with a reference voltage Vref may be excluded.

도 11a 내지 도 11c는 복수의 채널을 갖는 센서 장치들을 보여주는 블록도이다. 도 11a는 고해상도 ADC가 반도체 칩과 같은 하드웨어로 구성되는 예를 보여주며, 도 11b는 고해상도 ADC가 MCU의 내부에 하드웨어로 내장되는 예를 보여준다. 그리고 도 11c는 고해상도 ADC가 MCU에서 구동되는 소프트웨어로 구현되는 예를 보여준다. 11A-11C are block diagrams illustrating sensor devices having a plurality of channels. FIG. 11A shows an example in which a high resolution ADC is composed of hardware such as a semiconductor chip, and FIG. 11B illustrates an example in which the high resolution ADC is embedded as hardware in the MCU. 11C shows an example in which a high resolution ADC is implemented in software running on an MCU.

도 11a를 참조하면, 도 11a는 복수 채널의 센싱 신호를 선택하여 펄스폭 증폭을 수행하고, 증폭된 신호로부터 스위칭 성분을 제거하여 디지털 데이터로 변환하여 MCU(820)에 제공하는 고해상도 ADC(810)를 보여준다. 고해상도 ADC(810)는 MCU(820)와 별도의 장치로 제공될 것이다. 따라서, MCU(820)와의 인터페이싱을 위한 별도의 입출력 회로(816)를 포함해야 한다. Referring to FIG. 11A, FIG. 11A illustrates a high-resolution ADC 810 for selecting a plurality of sensing signals to perform pulse width amplification, removing switching components from the amplified signal, converting the converted digital data, and providing the converted data to the MCU 820. Shows. The high resolution ADC 810 may be provided as a separate device from the MCU 820. Therefore, a separate input / output circuit 816 for interfacing with the MCU 820 should be included.

여기서 복수의 채널들(CH1, CH2, CH3, CH4)은 각각 서로 다른 종류의 센싱 신호들에 대응한다. 예를 들면, 채널(CH1)에는 온도를 센싱한 펄스 신호가 제공되고, 채널(CH2)에는 습도를 센싱한 펄스 신호가, 그리고 채널(CH3)에는 가속도를 측정한 펄스 신호가, 그리고 채널(CH4)에는 다양한 물리, 화학적 조건들을 센싱한 펄스 신호가 제공될 수 있을 것이다. 그러면, ADC(812)에 이들 채널들 중 어느 하나의 채널 신호를 입력 신호(Vin)로 제공하기 위해서 제어 로직(818)은 복수의 스위치들(S1, S2, S3, S4) 중 어느 하나만을 턴온시킬 수 있다. 그러면 선택된 센싱 신호를 ADC(812)가 증폭하고, 증폭된 신호에서 스위칭 성분을 제거하여 펄스 파형의 출력 신호(SP_OUT)을 출력할 것이다. 이어서 카운터(814)가 펄스 길이를 카운트하여 데이터(Data)로 출력하면, 입출력 회로(816)가 특정 프로토콜에 따라 데이터를 MCU(820)로 전달할 수 있다. 입출력 회로(816)는 I²C(Inter-Intergrated Circuit), SPI(Serial-Peripheral Interface)와 같은 프로토콜의 인터페이스가 사용될 수 있을 것이다. The plurality of channels CH1, CH2, CH3, and CH4 respectively correspond to different kinds of sensing signals. For example, the channel CH1 is provided with a pulse signal sensing temperature, the channel CH2 is provided with a pulse signal sensing humidity, and the channel CH3 is a pulse signal measuring acceleration, and the channel CH4. ) May be provided with a pulse signal sensing various physical and chemical conditions. The control logic 818 then turns on only one of the plurality of switches S1, S2, S3, S4 to provide the ADC 812 with the channel signal of any of these channels as an input signal Vin. You can. Then, the ADC 812 will amplify the selected sensing signal, remove the switching component from the amplified signal, and output the output signal SP_OUT of the pulse waveform. Subsequently, when the counter 814 counts the pulse length and outputs the data as data, the input / output circuit 816 may transfer the data to the MCU 820 according to a specific protocol. The input / output circuit 816 may use an interface of a protocol such as an inter-intergrated circuit (I ² C) and a serial-peripheral interface (SPI).

도 11b를 참조하면, 도 11b는 복수 채널의 센싱 신호를 선택하여 펄스폭 증폭을 수행하고, 증폭된 신호로부터 스위칭 성분을 제거하여 디지털 데이터로 변환하는 MCU(900b)를 보여준다. 여기서, 고해상도 ADC(910)는 하드웨어로 구현되지만 MCU(900a)의 내부에 포함될 수 있음을 보여준다. 이 경우, 디지털 데이터로 변환된 센싱 결과를 MCU(900a)에 전달하기 위한 별도의 인터페이스를 제거될 수 있다. MCU(900a)에는 고해상도 ADC(910)와 센싱 신호(SP_OUT)를 센싱 데이터(Data)로 변환하는 카운터(920), 그리고 이것들의 동작을 제어하고, 채널을 선택하기 위한 제어 로직(930)이 포함될 것이다. Referring to FIG. 11B, FIG. 11B illustrates an MCU 900b for selecting a plurality of sensing signals to perform pulse width amplification, removing switching components from the amplified signal, and converting the converted signal into digital data. Here, it is shown that the high resolution ADC 910 is implemented in hardware but may be included in the MCU 900a. In this case, a separate interface for transmitting the sensing result converted into digital data to the MCU 900a may be removed. The MCU 900a includes a high resolution ADC 910 and a counter 920 for converting the sensing signal SP_OUT into sensing data, and control logic 930 for controlling the operation and selecting a channel thereof. will be.

도 11c를 참조하면, 도 11b의 고해상도 ADC(910)의 기능이 MCU(900b)에서 실행되는 ADC 아고리즘(925)과 같은 소프트웨어로 제공된다. MCU(900b)는 복수 채널의 센싱 신호를 선택할 수 있는 스위치들(S1, S2, S3, S4)을 제어하여 어느 하나의 채널을 선택할 수 있다. 선택된 채널의 신호는 입력 신호(Vin)로 프로세서(940b)에 전달된다. 프로세서(940b)는 메모리(920)로부터 로드된 ADC 알고리즘(925)을 실행하여 고해상도로 증폭하고, 증폭된 신호로부터 스위칭 시간을 제거하는 동작을 수행할 것이다. 여기서, 메모리(920)는 MCU(900b)에 내장되는 임베디드 메모리이거나, MCU(900b)의 외부에 구비되는 메모리로 제공될 수도 있다.Referring to FIG. 11C, the functionality of the high resolution ADC 910 of FIG. 11B is provided in software such as the ADC algorithm 925 executed in the MCU 900b. The MCU 900b may select any one channel by controlling the switches S1, S2, S3, and S4 capable of selecting a sensing signal of a plurality of channels. The signal of the selected channel is transmitted to the processor 940b as an input signal Vin. Processor 940b will execute ADC algorithm 925 loaded from memory 920 to amplify at high resolution and remove switching time from the amplified signal. The memory 920 may be an embedded memory embedded in the MCU 900b or may be provided as a memory provided outside the MCU 900b.

이상에서는 복수 채널의 센싱 신호 중에서 어느 하나를 선택하여 처리하는 센서 장치들의 기능이 설명되었다. 여기서, 센서 장치는 MCU에 내장될 수도 있고, MCU와는 별도의 칩으로 구성할 수도 있을 것이다. 더불어, 고해상도 ADC 기능은 MCU에서 구동되는 펌웨어와 같은 소프트웨어로 제공될 수도 있을 것이다.In the above, the functions of the sensor devices for selecting and processing any one of the sensing signals of the plurality of channels have been described. Here, the sensor device may be embedded in the MCU, or may be configured as a separate chip from the MCU. In addition, high-resolution ADC functionality may be provided in software such as firmware running on the MCU.

도 12a 및 도 12b는 본 발명의 실시 예에 따른 차동 센서 장치(1000)를 보여주는 블록도들이다. 두 개의 센서부들(1100, 1200)을 통해서 센싱을 수행하고, 각각의 센서부(1100, 1200)에서 제공되는 신호를 디지털 데이터로 변환한 후에 뺄셈을 수행하는 차동 방식으로 센서 장치의 구현이 가능하다. 차동 센서를 통해서 공통으로 입력되는 노이즈 성분의 용이한 제거가 가능하다. 여기서, 도 12a는 차동 센서 장치(1000)의 전반부(1000a)를 나타내고, 도 12b는 차동 센서 장치(1000)의 후반부 구성을 각각 보여준다. 따라서, 도 12a 및 도 12b로 도시되는 차동 센서 장치(1000)는 분리된 구성이 아니라 하나의 구성임이 당업자에게는 잘 이해될 것이다.12A and 12B are block diagrams illustrating a differential sensor device 1000 according to an exemplary embodiment of the present invention. The sensor device may be implemented in a differential manner in which sensing is performed through two sensor units 1100 and 1200, and subtraction is performed after converting signals provided from the respective sensor units 1100 and 1200 into digital data. . Differential sensors allow easy removal of common input noise components. 12A shows the first half 1000a of the differential sensor device 1000 and FIG. 12B shows the second half of the differential sensor device 1000. Accordingly, it will be understood by those skilled in the art that the differential sensor device 1000 shown in FIGS. 12A and 12B is one configuration, not a separate configuration.

제 1 센서부(1100)는 제 1 전류 소스(1102), 제 1 센싱 커패시터(1104), 제 1 스위치(1106), 그리고 제 1 비교기(1108)를 포함할 수 있다. 제 1 전류 소스(1102)는 제 1 센싱 커패시터(1104)를 충전하기 위하여 일정한 레벨의 제 1 충전 전류(I_s1)를 제공할 수 있다. 제 1 센싱 커패시터(1104)는 제 1 충전 전류(I_s1)에 의해서 충전될 수 있다. 그리고 제 1 센싱 커패시터(1104)는 제 1 스위치(1106)에 의해서 방전될 수 있다. 제 1 센싱 커패시터(1104)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 제 1 센싱 커패시터(1104)가 제공될 수 있다. The first sensor unit 1100 may include a first current source 1102, a first sensing capacitor 1104, a first switch 1106, and a first comparator 1108. The first current source 1102 may provide a first level of the first charging current I _s1 to charge the first sensing capacitor 1104. The first sensing capacitor 1104 may be charged by the first charging current I _s1 . The first sensing capacitor 1104 may be discharged by the first switch 1106. The first sensing capacitor 1104 will be provided with a variable capacitance. That is, the first sensing capacitor 1104 may be provided in a structure in which the size of the capacitor varies according to physical and chemical changes.

제 1 스위치(1106)는 스위치 제어 신호(SWCNTL1)에 응답하여 제 1 센싱 커패시터(1104)를 방전시킨다. 즉, 제 1 센싱 커패시터(1104)의 충전에 따른 커패시터 전압(Vc)의 패턴의 변화가 센싱 결과로 출력되는데, 제 1 스위치(1106)는 주기적인 센싱 커패시터(1104)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 제 1 비교기(1108)는 주기적으로 충방전에 의해서 출력되는 제 1 커패시터 전압(Vc1)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 제 1 비교기(1108)의 음입력단(-)으로, 기준 전압(Vref)은 양입력단(+)으로 제공될 것이다. 그리고 제 1 비교기(1108)는 비교 결과를 센싱 신호(SPA1)로 출력한다. The first switch 1106 discharges the first sensing capacitor 1104 in response to the switch control signal SWCNTL1. That is, a change in the pattern of the capacitor voltage Vc according to the charging of the first sensing capacitor 1104 is output as a sensing result. The first switch 1106 discharges the periodic sensing capacitor 1104 to discharge the capacitor voltage Vc. Will be initialized. The first comparator 1108 periodically compares the first capacitor voltage Vc1 and the reference voltage Vref output by charging and discharging. The capacitor voltage Vc may be provided to the negative input terminal (−) of the first comparator 1108 and the reference voltage Vref may be provided to the positive input terminal (+). The first comparator 1108 outputs the comparison result as the sensing signal SPA1.

제 2 센서부(1200)는 제 1 센서부(1100)와 동일하게 구성될 수 있다. 제 2 센서부(1200)는 제 2 전류 소스(1202), 제 2 센싱 커패시터(1204), 제 2 스위치(1206), 그리고 제 2 비교기(1208)를 포함할 수 있다. 제 2 전류 소스(1202)는 제 2 센싱 커패시터(1204)를 충전하기 위하여 제 2 충전 전류(I_s2)를 제공할 수 있다. 여기서, 제 1 센싱 커패시터(1204), 제 2 충전 전류(I_s2), 기준 전압(Vref)는 제 1 센서부(1100)의 그것들과 실질적으로 동일하게 구성될 수도 있을 것이다.The second sensor unit 1200 may be configured in the same manner as the first sensor unit 1100. The second sensor unit 1200 may include a second current source 1202, a second sensing capacitor 1204, a second switch 1206, and a second comparator 1208. The second current source 1202 can provide a second charging current Is _s2 to charge the second sensing capacitor 1204. Here, the first sensing capacitor 1204, a second charging current (I _s2), the reference voltage (Vref) will be also be configured to be substantially the same as those of the first sensor unit 1100.

제 2 스위치(1206)는 스위치 제어 신호(SWCNTL2)에 응답하여 제 2 센싱 커패시터(1204)를 방전시킨다. 즉, 제 2 센싱 커패시터(1204)의 충전에 따른 커패시터 전압(Vc2)의 패턴의 변화가 센싱 결과로 출력되는데, 제 2 스위치(1206)는 주기적으로 제 2 센싱 커패시터(1204)를 방전시켜 커패시터 전압(Vc2)을 초기화시킬 것이다. 제 2 비교기(1208)는 주기적으로 충방전에 의해서 출력되는 제 2 커패시터 전압(Vc2)과 기준 전압(Vref)을 비교한다. 제 2 커패시터 전압(Vc2)은 제 2 비교기(1208)의 음입력단(-)으로, 기준 전압(Vref)은 양입력단(+)으로 제공될 것이다. 그리고 제 2 비교기(1208)는 비교 결과를 센싱 신호(SPB1)로 출력한다. The second switch 1206 discharges the second sensing capacitor 1204 in response to the switch control signal SWCNTL2. That is, a change in the pattern of the capacitor voltage Vc2 according to the charging of the second sensing capacitor 1204 is output as a sensing result. The second switch 1206 periodically discharges the second sensing capacitor 1204 to discharge the capacitor voltage. Will initialize (Vc2). The second comparator 1208 periodically compares the second capacitor voltage Vc2 and the reference voltage Vref output by charging and discharging. The second capacitor voltage Vc2 may be provided to the negative input terminal (−) of the second comparator 1208 and the reference voltage Vref may be provided to the positive input terminal (+). The second comparator 1208 outputs the comparison result as the sensing signal SPB1.

제 1 센서부(1100) 및 제 2 센서부(1200)로부터 제공되는 센싱 신호들(SPA1, SPB1)에 대한 고해상도 ADC 기능은 앞서 설명된 도 2의 고해상도 ADC(220)와 실질적으로 동일하게 구성될 수 있다. 즉, 센싱 신호(SPA1)에 대해서 증폭을 수행하고 증폭된 신호로부터 스위칭 시간을 제거하기 위하여, 펄스 분주기(1110), 낸드 게이트(1115), 클록 분주기(1120), 인버터(1125), 그리고 RS 플립플롭(1130)이 사용될 수 있다. RS 플립플롭(1130)에 의해서 스위칭 시간이 제거된 증폭된 센싱 신호(SPA_OUT)이 출력될 것이다. The high resolution ADC function of the sensing signals SPA1 and SPB1 provided from the first sensor unit 1100 and the second sensor unit 1200 may be substantially the same as that of the high resolution ADC 220 of FIG. 2. Can be. That is, in order to amplify the sensing signal SPA1 and remove the switching time from the amplified signal, the pulse divider 1110, the NAND gate 1115, the clock divider 1120, the inverter 1125, and RS flip-flop 1130 may be used. The amplified sensing signal SPA_OUT whose switching time is removed by the RS flip-flop 1130 will be output.

센싱 신호(SPB1)에 대해서 증폭을 수행하고 증폭된 신호로부터 스위칭 시간을 제거하기 위하여, 펄스 분주기(1210), 낸드 게이트(1215), 클록 분주기(1220), 인버터(1225), 그리고 RS 플립플롭(1230)이 사용될 수 있다. RS 플립플롭(1230)에 의해서 스위칭 시간이 제거된 증폭된 센싱 신호(SPB_OUT)이 출력될 것이다. In order to amplify the sensing signal SPB1 and remove the switching time from the amplified signal, the pulse divider 1210, the NAND gate 1215, the clock divider 1220, the inverter 1225, and the RS flip. Flops 1230 may be used. The amplified sensing signal SPB_OUT whose switching time is removed by the RS flip-flop 1230 may be output.

여기서, 낸드 게이트들(1101, 1201)과 D 플립플롭들(1109, 1209)은 각각 제 1 센서부(1100)와 제 2 센서부(1200)에 스위칭 제어 신호들(SWCNTL1, SWCNTL2)를 제공하기 위한 구성들로, 시작 신호(Start)에 응답하여 활성화될 것이다. 그리고 활성화되면 스위칭 제어 신호들(SWCNTL1, SWCNTL2)은 클록 신호(CLK)에 동기되어 제 1 센서부(1100)와 제 2 센서부(1200)의 스위치들(1106, 1206)를 제어할 것이다. Here, the NAND gates 1101 and 1201 and the D flip-flops 1109 and 1209 provide the switching control signals SWCNTL1 and SWCNTL2 to the first sensor unit 1100 and the second sensor unit 1200, respectively. With configurations for, it will be activated in response to the start signal (Start). When activated, the switching control signals SWCNTL1 and SWCNTL2 may control the switches 1106 and 1206 of the first sensor unit 1100 and the second sensor unit 1200 in synchronization with the clock signal CLK.

도 12b는 차동 아날로그-디지털 변환기(1000)의 후반부(1000b)를 간략히 보여주는 블록도이다. 도 12b를 참조하면, 펄스폭에 정보를 담은 센싱 신호들(SPA_OUT, SPB_OUT)은 각각 카운터들(1140, 1240)에 의해서 디지털 데이터로 변환된다. 즉, 펄스폭의 크기가 카운트되어 센싱 정보를 담은 데이터로 출력되고, 레지스터들(1150, 1250)에 저장될 것이다. 그러면, 제 1 레지스터(1150)와 제 2 레지스터(1250)에 저장된 데이터는 N-비트 뺄셈기(1300)에 의해서 처리된다. 결국, 스위칭 시간이 제거된 2개의 증폭된 센싱 신호들(SPA_OUT, SPB_OUT) 각각에 포함되는 공통 모드 잡음은 제거될 수 있다.12B is a simplified block diagram of the second half 1000b of the differential analog-to-digital converter 1000. Referring to FIG. 12B, sensing signals SPA_OUT and SPB_OUT having information in a pulse width are converted into digital data by counters 1140 and 1240, respectively. That is, the magnitude of the pulse width is counted and output as data containing sensing information, and stored in the registers 1150 and 1250. The data stored in the first register 1150 and the second register 1250 are then processed by the N-bit subtractor 1300. As a result, the common mode noise included in each of the two amplified sensing signals SPA_OUT and SPB_OUT from which the switching time is removed may be removed.

도 13a 및 도 13b는 다른 실시 예에 따른 차동 센서 장치(2000)를 보여주는 블록도이다. 도 13a를 참조하면, 도 12a의 차동 센서 장치(1000a)에서 클록 분주 기능을 제거하더라도 본 발명의 고해상도의 차동 ADC 기능을 수행할 수 있음을 보여준다. 즉, 도 13a에는 도 12a의 차동 센서 장치(1000a)로부터 낸드 게이트들(1115, 1215), 클록 분주기들(1120, 1220), 인버터들(1125, 1225), 그리고 RS 플립플롭들(1130, 1230)이 제거된 차동 센서 장치(2000a)가 도시되어 있다. 결국, 스위칭 타임의 제거 효과는 감소하지만, 이러한 형태는 공통 모드의 잡음에 대해서 효과적인 필터링 기능을 제공할 수 있다. 13A and 13B are block diagrams illustrating a differential sensor device 2000 according to another exemplary embodiment. Referring to FIG. 13A, even when the clock dividing function is removed from the differential sensor device 1000a of FIG. 12A, the high resolution differential ADC function of the present invention can be performed. That is, in FIG. 13A, the NAND gates 1115 and 1215, the clock dividers 1120 and 1220, the inverters 1125 and 1225, and the RS flip-flops 1130, from the differential sensor device 1000a of FIG. 12A are illustrated. The differential sensor device 2000a is shown with 1230 removed. As a result, the elimination effect of switching time is reduced, but this type can provide an effective filtering function for the noise of the common mode.

도 13b는 도 12b의 차동 아날로그-디지털 변환기(1000)의 후반부 구성들(1000b)과 실질적으로 동일한 구성을 포함한다. 단지, 입력되는 신호가 스위칭 타임이 제거되지 않은 증폭된 신호들(SPA2ⁿ, SPB2ⁿ)이라는 점만 차이를 갖는다. 따라서, 도 13b의 구성들에 대한 구체적인 설명은 생략하기로 한다. FIG. 13B includes a configuration substantially the same as the latter configurations 1000b of the differential analog-to-digital converter 1000 of FIG. 12B. The only difference is that the input signal is the amplified signals SPA2 ⁿ and SPB2 ⁿ with no switching time removed. Therefore, a detailed description of the components of FIG. 13B will be omitted.

도 14는 도 12a의 차동 센서 장치(1000a)의 동작을 예시적으로 보여주는 타이밍도이다. 도 14를 참조하면, 제 1 센서부(1100)와 제 2 센서부(1200)는 동일한 클록 신호(CLK) 및 시작 신호(Start)에 응답하여 센싱을 시작할 것이다. 그리고 주기적인 센싱 커패시터들(C1, C2)의 충전 및 방전에 따라 커패시터 전압(Vc1, Vc2)이 형성되고, 비교기들(1108, 1208)에 의해서 센싱 신호들(SPA1, SPB1)이 출력될 것이다. 그리고 센싱 신호들(SPA1, SPB1)에 대한 펄스 분주기들(1110, 1210)에 의한 펄스폭 증폭이 수행되고 증폭된 센싱 신호들(SPA2ⁿ, SPB2ⁿ)이 생성될 것이다. 이어서, 클록 분주기들(1120, 1220)에 의한 클록 분주 및 RS 플립플롭들(1130, 1230)에 의한 스위칭 시간의 제거가 수행되면, 증폭된 센싱 신호들(SPA_OUT, SPB_OUT)이 출력될 것이다. 14 is a timing diagram illustrating an operation of the differential sensor device 1000a of FIG. 12A. Referring to FIG. 14, the first sensor unit 1100 and the second sensor unit 1200 will start sensing in response to the same clock signal CLK and a start signal Start. The capacitor voltages Vc1 and Vc2 are formed according to the periodic charging and discharging of the sensing capacitors C1 and C2, and the sensing signals SPA1 and SPB1 are output by the comparators 1108 and 1208. The pulse width amplification by the pulse dividers 1110 and 1210 for the sensing signals SPA1 and SPB1 may be performed and the amplified sensing signals SPA2 ⁿ and SPB2 ⁿ may be generated. Subsequently, when clock division by the clock dividers 1120 and 1220 and removal of the switching time by the RS flip-flops 1130 and 1230 are performed, the amplified sensing signals SPA_OUT and SPB_OUT will be output.

증폭된 센싱 신호들(SPA_OUT, SPB_OUT)에 대한 카운팅 및 차동 연산은 타이밍도에서 도시되지는 않았다. 하지만, 상술한 센싱 및 펄스폭 증폭을 수행하는 차동 아날로그-디지털 변환기의 기능에 의해서 노이즈에 대한 효과적인 필터링이 가능하다. Counting and differential operations on the amplified sensing signals SPA_OUT and SPB_OUT are not shown in the timing diagram. However, effective filtering of noise is possible by the function of the differential analog-to-digital converter which performs the above-described sensing and pulse width amplification.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the embodiments are disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims

A sensor unit converting a voltage of a capacitor periodically switched with reference to a clock signal into a pulse signal and providing the first sensing signal; And
Amplifying the period of the first sensing signal 2 ⁿ times (n is an integer), amplifying the period of the clock signal 2 ^n-1 times, and removing the amplified clock signal from the amplified first sensing signal And a high resolution analog-to-digital converter for generating a second sensing signal from which the switching time of the capacitor is removed.

The method of claim 1,
The sensor unit:
A first current source providing a charging current for charging said capacitor;
A switch for discharging said capacitor in accordance with a switch control signal provided from said high resolution analog-to-digital converter; And
And a comparator for comparing the voltage of the capacitor with a reference voltage to output the first sensing signal.

The method of claim 2,
The capacitor includes a variable capacitor capacitor variable according to external physical / chemical change.

The method of claim 2,
The sensor unit includes a second current source for providing the reference voltage; And
A variable resistor providing the reference voltage in accordance with the current provided from the second current source,
The capacitor is provided as a fixed capacitor, and the variable resistor is variable according to external physical / chemical changes.

The method of claim 2,
The sensor unit includes a current mode ramp integrator for converting the capacitor voltage generated when charging and discharging the capacitor to a reference current into a pulse signal.

The method of claim 2,
The high resolution analog-to-digital converter is:
A pulse divider for amplifying the period of the first sensing signal by 2 ⁿ times (n is an integer) and outputting the amplified first sensing signal;
A clock divider configured to generate the amplified clock signal by amplifying the period of the clock signal by 2 ^n-1 times; And
And a signal subtractor for removing a switching time from the amplified first sensing signal using the amplified clock signal.

The method of claim 6,
And an AND gate for performing an AND operation on the amplified first sensing signal and the clock signal to provide the clock divider to the clock divider.

The method of claim 6,
The signal subtractor includes an RS flip-flop for receiving the amplified clock signal at a set input terminal and an inverted first amplified sensing signal at a reset input terminal.

The method of claim 6,
And a counter for counting the pulse width of the second sensing signal from which the switching time output from the signal subtractor is removed and outputting the sensing data as sensing data.

The method of claim 6,
The high resolution analog-to-digital converter is:
A D flip-flop for storing the first sensing signal in synchronization with a rising edge of the clock signal; And
And an AND gate multiplying a sub-output terminal of the D flip-flop and a start signal for activating the sensor unit as the switch control signal.

The method of claim 1,
The sensor unit:
A first current source providing a charging current for charging said capacitor;
A switch for discharging said capacitor in accordance with a switch control signal provided from said high resolution analog-to-digital converter; And
And a buffer configured to output the voltage of the capacitor as the first sensing signal which is a pulse signal.

A first sensor unit periodically charging and discharging the first capacitor with reference to a clock signal, and converting a voltage of the first capacitor into a pulse signal to provide a first sensing signal;
A second sensor unit periodically charging and discharging a second capacitor with reference to the clock signal, and converting a voltage of the second capacitor into a pulse signal to output a second sensing signal;
A first high resolution analog-to-digital converter for amplifying a pulse width of the first sensing signal by a specific multiple;
A second high resolution analog-to-digital converter for amplifying a pulse width of the second sensing signal by the specific multiple;
A first counter for converting an output of the first high resolution analog-digital converter into first sensing data;
A second counter for converting the output of the second high resolution analog-digital converter into second sensing data; And
And a subtractor configured to remove common mode noise introduced into the first sensor unit and the second sensor unit by a subtraction operation between the first sensing data and the second sensing data.

The method of claim 12,
A first clock divider amplifying a pulse width of the clock signal by half the specific multiple and providing the first clock signal as a first clock signal;
A first RS flip-flop that removes a pulse width of the first clock signal from the amplified first sensing signal and provides the first counter signal to the first counter;
A second clock divider which amplifies the pulse width of the clock signal by half the specific multiple and provides the second clock signal as a second clock signal; And
And a second RS flip-flop that removes a pulse width of the second clock signal from the amplified second sensing signal and provides the second counter flip flop.

A sensor unit which periodically charges and discharges a capacitor with reference to a clock signal, converts the voltage of the capacitor into a pulse signal, and provides the first sensing signal; And
Amplifying a pulse width of the first sensing signal by a target multiple, amplifying a pulse width of the clock signal by a half of the target multiple, and amplifying the pulse width of the clock signal by a half of the target multiple from the first sensing signal amplified by the target multiple And a micro control unit which performs a high resolution analog-to-digital conversion function of removing a component corresponding to the discharge time of the capacitor voltage by removing the pulse width to output the second sensing signal.

The method of claim 14,
The sensor unit:
A first current source providing a charging current for charging said capacitor;
A switch for discharging the capacitor in accordance with a switch control signal provided from the micro control unit; And
And a comparator for comparing the voltage of the capacitor with a reference voltage to output the first sensing signal.

The method of claim 15,
And the capacitor comprises a variable capacitor.

The method of claim 15,
The sensor unit includes a second current source for providing the reference voltage; And
And a variable resistor providing the reference voltage in accordance with the current provided from the second current source, wherein the capacitor is provided as a fixed capacitor.

The method of claim 14,
The sensor unit includes a current mode ramp integrator for converting a capacitor voltage generated when charging and discharging the capacitor to a reference current into a pulse signal.

The method of claim 14,
And a memory for providing an algorithm for performing the high resolution analog-to-digital conversion function to the microcontroller unit.

The method of claim 14,
The sensor unit outputs different analog sensing signals, respectively, through a plurality of channels, and the microcontroller unit selects any one of the plurality of channels and outputs the selected analog sensing signal as the second sensing signal. .