[go: up one dir, main page]

KR102020643B1 - Regulator and semiconductor device having the same - Google Patents

Regulator and semiconductor device having the same Download PDF

Info

Publication number
KR102020643B1
KR102020643B1 KR1020120142630A KR20120142630A KR102020643B1 KR 102020643 B1 KR102020643 B1 KR 102020643B1 KR 1020120142630 A KR1020120142630 A KR 1020120142630A KR 20120142630 A KR20120142630 A KR 20120142630A KR 102020643 B1 KR102020643 B1 KR 102020643B1
Authority
KR
South Korea
Prior art keywords
voltage
node
high voltage
switching circuit
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120142630A
Other languages
Korean (ko)
Other versions
KR20140074551A (en
Inventor
정태성
이재호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120142630A priority Critical patent/KR102020643B1/en
Publication of KR20140074551A publication Critical patent/KR20140074551A/en
Application granted granted Critical
Publication of KR102020643B1 publication Critical patent/KR102020643B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 고전압을 수신하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제1 고전압 스위칭 회로와 노드 사이에 연결되며, 전원전압을 상승시키고, 상기 상승된 전압에 따라 상기 제1 고전압 스위칭 회로와 상기 노드 간의 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및 상기 동작전압의 레벨이 설정된 레벨보다 높으면 상기 동작전압이 유지되도록 상기 노드와 접지단자 간의 전류패스를 차단하고, 상기 동작전압의 레벨이 상기 설정된 레벨보다 낮아지면 상기 동작전압이 상승하도록 상기 노드와 상기 접지단자 간의 전류패스를 형성하도록 구성된 저전압 스위칭 회로를 포함한다.The present technology includes a first high voltage switching circuit configured to receive a high voltage and output an operating voltage; A second high voltage switching circuit coupled between the first high voltage switching circuit and a node, the second high voltage switching circuit configured to increase a power supply voltage and form a current path between the first high voltage switching circuit and the node according to the elevated voltage; And blocking the current path between the node and the ground terminal to maintain the operating voltage when the level of the operating voltage is higher than the set level, and increasing the operating voltage when the level of the operating voltage is lower than the set level. And a low voltage switching circuit configured to form a current path between the ground terminals.

Description

레귤레이터 및 이를 포함한 반도체 장치{Regulator and semiconductor device having the same}Regulator and semiconductor device having same {{Regulator and semiconductor device having the same}

본 발명은 레귤레이터 및 이를 포함한 반도체 장치에 관한 것으로, 보다 구체적으로는 전압 생성 회로에 포함되는 레귤레이터에 관한 것이다.
The present invention relates to a regulator and a semiconductor device including the same, and more particularly to a regulator included in a voltage generation circuit.

반도체 장치는 데이터가 저장되는 메모리 셀 어레이와, 메모리 셀 어레이의 프로그램, 소거 및 독출 동작을 수행하도록 구성된 주변회로들을 포함한다. 주변회로들은 제어회로, 전압 생성 회로, X디코더 및 Y디코더를 포함한다. 제어회로는 명령신호 및 어드레스에 응답하여 프로그램 동작신호, 소거 동작신호 또는 독출 동작신호를 출력하고, 로우 어드레스 및 컬럼 어드레스를 출력한다. 전압 생성 회로는 프로그램 동작신호, 소거 동작신호 또는 독출 동작신호에 응답하여 각 동작에서 사용할 각종 동작전압들을 생성한다. X디코더는 로우 어드레스에 응답하여 전압 생성 회로에서 출력된 동작전압들을 메모리 셀 어레이이 연결된 워드라인들, 드레인 셀렉트 라인, 소오스 셀렉트 라인 및 공통 소오스 라인에 전달한다. Y디코더는 입출력 라인(I/O)을 통해 데이터를 입출력하거나, 컬럼 어드레스에 응답하여 비트라인들(BL)에 각종 전압을 인가하거나 비트라인들(BL)에 인가된 전압을 전달받는다. The semiconductor device includes a memory cell array in which data is stored and peripheral circuits configured to perform program, erase, and read operations of the memory cell array. Peripheral circuits include control circuits, voltage generation circuits, X decoders and Y decoders. The control circuit outputs a program operation signal, an erase operation signal or a read operation signal in response to the command signal and the address, and outputs the row address and the column address. The voltage generation circuit generates various operation voltages to be used in each operation in response to the program operation signal, the erase operation signal, or the read operation signal. The X decoder transmits the operating voltages output from the voltage generation circuit to the word lines, the drain select line, the source select line, and the common source line to which the memory cell array is connected in response to the row address. The Y decoder inputs / outputs data through the input / output line I / O, applies various voltages to the bit lines BL or receives voltages applied to the bit lines BL in response to the column address.

이 중에서, 다양한 동작전압들을 생성하기 위한 전압 생성 회로는 전원전압을 이용하여 동작전압들을 생성한다. 특히, 고전압의 동작전압들을 생성하기 위해서 고전압을 일정하게 출력하도록 하는 레귤레이터가 전압 생성 회로 내에 구비된다. 하지만, 전원전압은 전압 생성 회로뿐만 아니라 다른 회로들에도 공유되어 있기 때문에 고전압을 출력하기 위한 전원전압 레벨이 저하될 수 있다. 이러한 경우, 레귤레이터 내의 일부 스위칭 소자들이 턴온되지 못할 수 있으며, 이로 인해 고전압을 출력하지 못할 수 있다.
Among these, the voltage generation circuit for generating various operating voltages generates the operating voltages using the power supply voltage. In particular, a regulator is provided in the voltage generation circuit for constantly outputting a high voltage in order to generate high voltage operating voltages. However, since the power supply voltage is shared not only with the voltage generating circuit but also with other circuits, the power supply voltage level for outputting the high voltage may be lowered. In this case, some switching elements in the regulator may not be turned on, which may prevent the output of high voltage.

본 발명의 실시예는 낮은 레벨의 전원전압으로도 고전압을 출력할 수 있는 레귤레이터를 제공한다.
Embodiments of the present invention provide a regulator capable of outputting a high voltage even at a low level power supply voltage.

본 발명의 일 실시예에 따른 레귤레이터는, 고전압을 수신하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제1 고전압 스위칭 회로와 노드 사이에 연결되며, 전원전압을 상승시키고, 상기 상승된 전압에 따라 상기 제1 고전압 스위칭 회로와 상기 노드 사이에 연결된 고전압 트랜지스터를 턴온하여 상기 제1 고전압 스위칭 회로와 상기 노드 간의 제1 전류패스를 형성 및 유지하도록 구성된 제2 고전압 스위칭 회로; 및 상기 동작전압의 레벨이 설정된 레벨보다 높으면 상기 노드와 접지단자 간의 제2 전류패스를 형성하고, 상기 동작전압의 레벨이 상기 설정된 레벨보다 낮으면 상기 제2 전류패스를 차단하여 상기 동작전압의 레벨을 상승시키도록 구성된 저전압 스위칭 회로를 포함한다.A regulator according to an embodiment of the present invention includes a first high voltage switching circuit configured to receive a high voltage and output an operating voltage; A high voltage transistor connected between the first high voltage switching circuit and the node, increasing a power supply voltage, and turning on a high voltage transistor connected between the first high voltage switching circuit and the node according to the increased voltage; A second high voltage switching circuit configured to form and maintain a first current path between the nodes; And forming a second current path between the node and the ground terminal when the level of the operating voltage is higher than the set level, and cutting off the second current path when the level of the operating voltage is lower than the set level. And a low voltage switching circuit configured to raise the voltage.

본 발명의 다른 실시예에 따른 레귤레이터는, 고전압을 수신하고, 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제1 턴온전압이 인가된 제1 노드와 제2 노드 사이에 연결되어 전원전압을 상승시키고, 상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드를 전기적으로 연결하도록 구성된 제2 고전압 스위칭 회로; 및 상기 동작전압의 레벨에 응답하여 상기 제2 노드와 접지단자를 전기적으로 연결하도록 구성된 저전압 스위칭 회로를 포함한다. A regulator according to another embodiment of the present invention includes a first high voltage switching circuit configured to receive a high voltage and output an operating voltage in response to the first turn-on voltage; A second high voltage configured to be connected between a first node and a second node to which the first turn-on voltage is applied to increase a power supply voltage, and electrically connect the first node and the second node in response to the elevated voltage; Switching circuits; And a low voltage switching circuit configured to electrically connect the second node and the ground terminal in response to the level of the operating voltage.

본 발명의 또 다른 실시예에 따른 레귤레이터는, 제1 노드를 통해 고전압을 수신하며, 제2 노드에 인가되는 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제2 노드와 제3 노드 사이에 연결되며, 레벨이 상승된 전원전압에 응답하여 상기 제2 노드와 상기 제3 노드 사이에 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및 상기 제3 노드와 접지단자 사이에 연결되며, 상기 동작전압이 분배된 분배전압과 기준전압에 응답하여 상기 제3 노드와 상기 접지단자 사이에 전류패스를 형성하거나 차단하도록 구성된 저전압 스위칭 회로를 포함한다. According to another embodiment of the present invention, a regulator includes: a first high voltage switching circuit configured to receive a high voltage through a first node and output an operating voltage in response to a first turn-on voltage applied to a second node; A second high voltage switching circuit coupled between the second node and a third node, the second high voltage switching circuit configured to form a current path between the second node and the third node in response to an elevated power supply voltage; And a low voltage switching circuit connected between the third node and a ground terminal, the low voltage switching circuit configured to form or interrupt a current path between the third node and the ground terminal in response to a distribution voltage and a reference voltage to which the operating voltage is divided. do.

본 발명의 일 실시예에 따른 반도체 장치는, 데이터가 저장되는 메모리 셀 어레이; 상기 메모리 셀 어레이의 워드라인들에 동작전압들을 전달하도록 구성된 X디코더; 상기 메모리 셀 어레이의 비트라인들에 전압을 전달하거나 상기 비트라인들에 인가된 전압을 전달받기 위한 Y디코더; 전원전압의 레벨을 상승시키고, 상기 상승된 전원전압을 이용하여 동작전압을 일정하게 출력하도록 구성된 레귤레이터를 포함한 전압 생성 회로; 및 명령신호 및 어드레스에 응답하여 상기 X디코더, 상기 Y디코더 및 상기 전압 생성 회로를 제어하도록 구성된 제어회로를 포함한다.
A semiconductor device according to an embodiment of the present invention includes a memory cell array in which data is stored; An X decoder configured to transfer operating voltages to word lines of the memory cell array; A Y decoder for transferring a voltage to bit lines of the memory cell array or receiving a voltage applied to the bit lines; A voltage generation circuit including a regulator configured to increase a level of a power supply voltage and to constantly output an operating voltage using the raised power supply voltage; And a control circuit configured to control the X decoder, the Y decoder, and the voltage generation circuit in response to a command signal and an address.

본 기술은 레귤레이터를 포함한 다수의 회로들이 전원전압을 공유할 수 있도록 하므로, 반도체 장치의 크기를 감소시킬 수 있으며, 전원전압 공유로 인한 전원전압의 레벨이 낮아지더라도 레귤레이터가 일정한 동작전압을 출력할 수 있다.
This technology allows multiple circuits, including regulators, to share the power supply voltage, thereby reducing the size of the semiconductor device, and the regulator can output a constant operating voltage even when the power supply voltage level is reduced due to sharing the power supply voltage. Can be.

도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 레귤레이터를 구체적으로 설명하기 위한 회로도이다. 1 is a block diagram illustrating a semiconductor device in accordance with an embodiment of the present invention.
FIG. 2 is a circuit diagram for explaining in detail the regulator of FIG. 1.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. It is provided for complete information.

도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다. 1 is a block diagram illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 1을 참조하면, 반도체 장치는 메모리 셀 어레이(110), 제어회로(120), 전압 생성 회로(130), X디코더(140) 및 Y디코더(150)를 포함한다. Referring to FIG. 1, a semiconductor device includes a memory cell array 110, a control circuit 120, a voltage generation circuit 130, an X decoder 140, and a Y decoder 150.

메모리 셀 어레이(110)는 데이터가 저장되는 다수의 메모리 셀들을 포함한다. 구체적으로 설명하면, 메모리 셀 어레이(110)는 다수의 메모리 블록들로 이루어지며, 메모리 블록들 각각은 공통 소오스 라인과 비트라인들(BL) 사이에 연결된 다수의 셀 스트링들을 포함한다. 각각의 셀 스트링들은 서로 직럴로 연결된 드레인 셀렉트 트랜지스터, 메모리 셀들 및 소오스 셀렉트 트랜지스터를 포함한다. 서로 다른 셀 스트링들에 포함된 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인에 연결되고, 소오스 셀렉트 트랜지스터들의 게이트들은 소오스 셀렉트 라인에 연결되며, 메모리 셀들의 게이트들은 워드라인들(WL[n:0])에 연결된다. The memory cell array 110 includes a plurality of memory cells in which data is stored. In detail, the memory cell array 110 includes a plurality of memory blocks, each of which includes a plurality of cell strings connected between the common source line and the bit lines BL. Each cell string includes a drain select transistor, memory cells, and a source select transistor that are directly connected to each other. Gates of the drain select transistors included in the different cell strings are connected to the drain select line, gates of the source select transistors are connected to the source select line, and gates of the memory cells are word lines WL [n: 0]. Is connected to.

제어회로(120)는 명령신호(CMD) 및 어드레스(ADD)에 응답하여 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)를 출력하여 전압 생성 회로(130)를 제어하고, 로우 어드레스(RADD)을 출력하여 X디코더(140)를 제어하며, 컬럼 어드레스(CADD)를 출력하여 Y디코더(150)를 제어한다. The control circuit 120 controls the voltage generation circuit 130 by outputting the program operation signal PGM, the erase operation signal ERASE, or the read operation signal READ in response to the command signal CMD and the address ADD. The X decoder 140 is controlled by outputting a row address RADD, and the Y decoder 150 is controlled by outputting a column address CADD.

전압 생성 회로(130)는 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)에 응답하여 프로그램, 소거 또는 독출 동작에 필요한 동작전압(VPGMERA)을 출력한다. 예를 들면, 전압 생성 회로(130)는 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)에 응답하여 각종 동작에 필요한 고전압(VPGMERPMP)을 출력하도록 구성된 고전압 발생회로(300)와, 고전압(VPGMERPMP)을 일정하게 출력하도록 구성된 레귤레이터(200)를 포함한다. 특히, 레귤레이터(200)는 동작에 필요한 전원전압의 레벨이 낮아지더라도 고전압(VPGMERPMP)을 안정적으로 출력한다. 레귤레이터(200)의 구체적인 설명은 도 2에서 후술하기로 한다. The voltage generation circuit 130 outputs an operation voltage VPGMERA necessary for the program, erase, or read operation in response to the program operation signal PGM, the erase operation signal ERASE, or the read operation signal READ. For example, the voltage generation circuit 130 may be configured to output a high voltage VPGMERPMP necessary for various operations in response to the program operation signal PGM, the erase operation signal ERASE, or the read operation signal READ. 300 and a regulator 200 configured to constantly output a high voltage VPGMERPMP. In particular, the regulator 200 stably outputs the high voltage VPGMERPMP even if the level of the power supply voltage required for the operation is lowered. A detailed description of the regulator 200 will be described later with reference to FIG. 2.

X디코더(140)는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(110)에 포함된 메모리 블록들 중 하나의 메모리 블록을 선택하고, 프로그램 동작시에는 선택된 메모리 블록에 연결된 워드라인들(WL[n:0]) 중 선택된 워드라인에 동작전압(VPGMERA)을 전달할 수 있고, 리드 동작시에는 비선택된 워드라인들에 동작전압(VPGMERA)을 전달할 수 있다. The X decoder 140 selects one memory block among memory blocks included in the memory cell array 110 in response to the row address RADD, and word lines WL [connected to the selected memory block during a program operation. n: 0]) may transmit an operating voltage VPGMERA to a selected word line, and may transmit an operating voltage VPGMERA to unselected word lines during a read operation.

Y디코더(150)는 컬럼 어드레스(CADD)에 응답하여 입출력 라인(I/O)을 통해 데이터를 입력받거나, 입력된 데이터를 출력한다. 또한, Y디코더(150)는 컬럼 어드레스(CADD)에 응답하여 비트라인들(BL)에 다양한 전압을 공급하거나, 비트라인들(BL)에 인가된 전압을 전달받는다.
The Y decoder 150 receives data through the input / output line I / O in response to the column address CADD or outputs the input data. In addition, the Y decoder 150 supplies various voltages to the bit lines BL or receives voltages applied to the bit lines BL in response to the column address CADD.

도 2는 도 1의 레귤레이터를 구체적으로 설명하기 위한 회로도이다. FIG. 2 is a circuit diagram for explaining in detail the regulator of FIG. 1.

도 2를 참조하면, 레귤레이터(200)는 제1 고전압 스위칭 회로(210), 제2 고전압 스위칭 회로(220), 저전압 스위칭 회로(230) 및 분배회로(240)를 포함한다. Referring to FIG. 2, the regulator 200 includes a first high voltage switching circuit 210, a second high voltage switching circuit 220, a low voltage switching circuit 230, and a distribution circuit 240.

제1 고전압 스위칭 회로(210)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 저항(211)과 제1 노드(N1)와 제4 노드(N4) 사이에 연결된 제1 고전압 스위치(212)를 포함한다. 제1 노드(N1)에는 고전압(VPGMERPMP)이 수신되며, 제2 노드(N2)에는 제1 턴온전압(RDSTAGE)이 인가된다. 제1 노드(N1)에는 고전압(VPGMERPMP)이 인가되기 때문에 제1 고전압 스위치(212)는 고전압 스위치로 구현될 수 있는데, 예를 들면, 고전압 NMOS 트랜지스터로 구현될 수 있다. The first high voltage switching circuit 210 may include a resistor 211 connected between the first node N1 and the second node N2 and a first high voltage switch connected between the first node N1 and the fourth node N4. 212. The high voltage VPGMERPMP is received at the first node N1, and the first turn-on voltage RDSTAGE is applied to the second node N2. Since a high voltage VPGMERPMP is applied to the first node N1, the first high voltage switch 212 may be implemented as a high voltage switch. For example, the first node N1 may be implemented as a high voltage NMOS transistor.

제2 고전압 스위칭 회로(220)는 펌프(221) 및 제2 고전압 스위치(222)를 포함한다. 펌프(221)는 전원전압(VCC)의 레벨을 약 두 배로 상승시키는 펌프회로로 구성될 수 있다. 예를 들면, 정상 레벨이 3.3V인 전원전압(VCC)을 다른 회로들이 공유할 경우, 레귤레이터에 인가되는 전원전압(VCC)의 레벨은 약 1.2V까지 낮아질 수 있다. 따라서, 펌프(221)는 전원전압(VCC)의 레벨을 펌핑하여 약 2.4V 레벨을 갖는 제2 턴온전압(VCC_H)을 생성할 수 있다. 제2 고전압 스위치(222)는 제2 턴온전압(VCC_H)에 응답하여 제2 노드(N2)와 제3 노드(N3)를 연결한다. 특히, 제2 고전압 스위치(222)는 펌핑된 제2 턴온전압(VCC_H)에 응답하여 동작해야 하므로 고전압 NMOS 트랜지스터로 구현될 수 있다. 제2 턴온전압(VCC_H)이 제2 고전압 스위치(222)의 게이트에 인가되면, 제2 고전압 스위치(222)가 턴온(turn on)되면서 제2 노드(N2)와 제3 노드(N3)가 전기적으로 서로 연결된다. 제3 노드(N3)에 인가되는 전압 레벨(VN3)을 구체적으로 설명하면 다음의 '수학식1'과 같다. The second high voltage switching circuit 220 includes a pump 221 and a second high voltage switch 222. The pump 221 may be configured as a pump circuit for raising the level of the power supply voltage VCC about twice. For example, when other circuits share the power supply voltage VCC having a normal level of 3.3V, the level of the power supply voltage VCC applied to the regulator may be lowered to about 1.2V. Accordingly, the pump 221 may generate the second turn-on voltage VCC_H having a level of about 2.4 V by pumping the level of the power supply voltage VCC. The second high voltage switch 222 connects the second node N2 and the third node N3 in response to the second turn-on voltage VCC_H. In particular, since the second high voltage switch 222 needs to operate in response to the pumped second turn-on voltage VCC_H, the second high voltage switch 222 may be implemented as a high voltage NMOS transistor. When the second turn-on voltage VCC_H is applied to the gate of the second high voltage switch 222, the second high voltage switch 222 is turned on and the second node N2 and the third node N3 are electrically connected. Are connected to each other. The voltage level V N3 applied to the third node N3 will be described in detail with reference to Equation 1 below.

Figure 112012102268781-pat00001
Figure 112012102268781-pat00001

'수학식1'을 참조하면, 'VN3'는 제3 노드(N3)에 인가되는 전압 레벨이다. '2xVCC'는 레귤레이터(200)에 인가되는 전원전압(VCC)의 두 배에 해당되는 전압이므로, 제2 턴온전압(VCC_H)의 레벨이다. 'Vth'는 제2 고전압 스위치(222)의 문턱전압이다. 'Vmg'은 제2 고전압 스위치(222)를 포함한 저항요소들로 인한 전압 감소량이다. 예를 들면, 레귤레이터(200)에 인가되는 전원전압(VCC)이 1.2V이고, 'Vth'는 1V이고, 'Vmg'은 0.2V라고 가정하면, 제3 노드(N3)에 인가되는 전압 레벨(VN3)은 1.2V가 된다. Referring to Equation 1, 'V N3 ' is a voltage level applied to the third node N3. '2xVCC' is a voltage corresponding to twice the power supply voltage VCC applied to the regulator 200, and thus is the level of the second turn-on voltage VCC_H. 'Vth' is the threshold voltage of the second high voltage switch 222. 'Vmg' is the amount of voltage reduction due to the resistive elements including the second high voltage switch 222. For example, assuming that the power supply voltage VCC applied to the regulator 200 is 1.2V, 'Vth' is 1V, and 'Vmg' is 0.2V, the voltage level applied to the third node N3 ( V N3 ) becomes 1.2V.

저전압 스위칭 회로(230)는 비교기(231) 및 저전압 스위치(232)를 포함한다. 비교기(231)는 기준전압(VBG)과 분배전압(VDI)을 비교하고, 그 결과로 제3 턴온전압(NDSTAGE)을 출력한다. 예를 들면, 분배전압(VDI)이 기준전압(VBG)보다 낮으면 비교기(231)는 로우레벨의 제3 턴온전압(NDSTAGE)을 출력하고, 분배전압(VDI)이 기준전압(VBG)보다 높으면 비교기(231)는 하이레벨의 제3 턴온전압(NDSTAGE)을 출력한다. 저전압 스위치(232)는 제3 턴온전압(NDSTAGE)에 응답하여 동작하는 저전압 NMOS 트랜지스터로 구현될 수 있으며, 제3 노드(N3)와 접지단자 사이에 연결된다. The low voltage switching circuit 230 includes a comparator 231 and a low voltage switch 232. The comparator 231 compares the reference voltage VBG and the distribution voltage VDI, and as a result, outputs a third turn-on voltage NDSTAGE. For example, when the distribution voltage VDI is lower than the reference voltage VBG, the comparator 231 outputs a third turn-on voltage NDSTAGE of a low level, and when the distribution voltage VDI is higher than the reference voltage VBG. The comparator 231 outputs a third turn-on voltage NDSTAGE of a high level. The low voltage switch 232 may be implemented as a low voltage NMOS transistor that operates in response to the third turn-on voltage NDSTAGE, and is connected between the third node N3 and the ground terminal.

저전압 스위치(232)를 저전압 NMOS 트랜지스터로 구현할 수 있는 이유는, 비교기(231)도 펌프(221)에서 사용하는 전원전압(VCC)을 공통으로 사용하기 때문이다. 즉, 전원전압(VCC)의 레벨이 낮아질 경우, 비교기(231)에서 출력하는 하이레벨의 제3 턴온전압(NDSTAGE)의 레벨도 낮아진다. 따라서, 낮은 레벨의 제3 턴온전압(NDSTAGE)에 응답하여 동작하기 위해서는 저전압 스위치(232)도 저전압 NMOS 트랜지스터로 구현된다. 예를 들면, 비교기(231)에 인가되는 전원전압(VCC)의 레벨이 1.2V이고 분배전압(VDI)이 기준전압(VBG)보다 높은 경우, 비교기(231)는 하이레벨의 제3 턴온전압(NDSTAGE)을 출력하는데, 예를 들면 약 0.7V의 낮은 레벨을 갖는 제3 턴온전압(NDSTAGE)을 출력할 수 있다. 저전압 스위치(232)는 0.7V와 같이 낮은 레벨의 제3 턴온전압(NDSTAGE)에 의해서도 턴온되므로, 분배전압(VDI)이 기준전압(VBG)보다 높은 경우 제3 노드(N3)의 전위를 낮추거나 제3 노드(N3)를 디스차지할 수 있다. The low voltage switch 232 can be implemented as a low voltage NMOS transistor because the comparator 231 also commonly uses the power supply voltage VCC used by the pump 221. That is, when the level of the power supply voltage VCC decreases, the level of the third turn-on voltage NDSTAGE of the high level output from the comparator 231 also decreases. Accordingly, the low voltage switch 232 is also implemented as a low voltage NMOS transistor to operate in response to the low level third turn-on voltage NDSTAGE. For example, when the level of the power supply voltage VCC applied to the comparator 231 is 1.2V and the distribution voltage VDI is higher than the reference voltage VBG, the comparator 231 is a third turn-on voltage (high level). NDSTAGE), for example, a third turn-on voltage NDSTAGE having a low level of about 0.7V. Since the low voltage switch 232 is also turned on by the third turn-on voltage NDSTAGE having a low level such as 0.7 V, the potential of the third node N3 is lowered when the distribution voltage VDI is higher than the reference voltage VBG. The third node N3 may be discharged.

분배회로(240)는 제4 노드(N4)와 접지단자 사이에서 서로 직렬로 연결된 다수의 저항들(241 및 242)을 포함한다. 저항들(214 및 242)은 일반 저항으로 구현되거나, 가변저항과 일반 저항으로 구현될 수도 있다. 예를 들어 가변저항을 사용하는 경우, 제4 노드(N4)와 제5 노드(N5) 사이에 연결되는 저항(241)은 가변저항으로 구현될 수 있고, 제5 노드(N5)와 접지단자 사이에 연결되는 저항(242)은 일반 저항으로 구현될 수 있다. 이에 따라, 제4 노드(N4)에 동작전압(VPGMERA)이 인가되면, 분배회로(240)는 동작전압(VPGMERA)을 분배한 분배전압(VDI)을 제5 노드(N5)를통하여 출력한다.
The distribution circuit 240 includes a plurality of resistors 241 and 242 connected in series with each other between the fourth node N4 and the ground terminal. The resistors 214 and 242 may be implemented with a general resistor, or may be implemented with a variable resistor and a general resistor. For example, when a variable resistor is used, the resistor 241 connected between the fourth node N4 and the fifth node N5 may be implemented as a variable resistor, and may be formed between the fifth node N5 and the ground terminal. The resistor 242 connected to may be implemented as a general resistor. Accordingly, when the operating voltage VPGMERA is applied to the fourth node N4, the distribution circuit 240 outputs the distribution voltage VDI obtained by distributing the operating voltage VPGMERA through the fifth node N5.

상술한 레귤레이터(200)의 동작을 구체적으로 설명하면 다음과 같다. Referring to the operation of the regulator 200 described above in detail.

초기 동작 시, 제4 노드(N4)에 인가되는 전압이 없으므로, 분배전압(VDI)은 발생되지 않는다. 이로 인해, 비교기(231)도 비활성화되므로 저전압 스위치(232)는 턴온프(turn off)된다. In the initial operation, since no voltage is applied to the fourth node N4, the division voltage VDI is not generated. As a result, the comparator 231 is also deactivated, so the low voltage switch 232 is turned off.

전원전압(VCC)이 인가된 펌프(221)가 활성화되면, 펌프(221)는 펌핑동작을 수행하여 전원전압(VCC)보다 약 두 배 높은 레벨의 제2 턴온전압(VCC_H)을 생성한다. 제2 턴온전압(VCC_H)이 생성되면 제2 고전압 스위치(222)가 턴온(turn on) 된다. 제2 고전압 스위치(222)가 턴온되더라도 저전압 스위치(232)가 턴오프되어 있으므로, 제3 노드(N4)와 접지단자 간 전류패스가 발생하지 않는다. 따라서, 제3 및 제2 노드들(N3 및 N2)의 전위가 낮아지거나 제3 및 제2 노드들(N3 및 N2)이 디스차지되지 않는다. When the pump 221 to which the power supply voltage VCC is applied is activated, the pump 221 generates a second turn-on voltage VCC_H at a level about twice higher than the power supply voltage VCC. When the second turn-on voltage VCC_H is generated, the second high voltage switch 222 is turned on. Even when the second high voltage switch 222 is turned on, since the low voltage switch 232 is turned off, a current path between the third node N4 and the ground terminal does not occur. Therefore, the potentials of the third and second nodes N3 and N2 are lowered or the third and second nodes N3 and N2 are not discharged.

제1 고전압 스위치 회로(210)에 고전압(VPGMERPMP)이 수신되면 제2 노드(N2)에는 하이레벨의 제1 턴온전압(RDSTAGE)이 인가되므로 제1 고전압 스위치(212)가 턴온(turn on)된다. 제1 고전압 스위치(212)가 턴온되면, 제1 노드(N1)에 인가된 고전압(VPGMERPMP)이 출력노드인 제4 노드(N4)로 전달되면서 레귤레이터(200)의 출력전압으로써 동작전압(PGMERA)이 출력된다. When the high voltage VPGMERPMP is received by the first high voltage switch circuit 210, the first high voltage switch 212 is turned on because the high level first turn-on voltage RDSTAGE is applied to the second node N2. . When the first high voltage switch 212 is turned on, the high voltage VPGMERPMP applied to the first node N1 is transferred to the fourth node N4, which is an output node, and is operated as an output voltage of the regulator 200. Is output.

동작전압(VPGMERA)이 출력되면, 분배회로(240)는 저항들(241 및 242)에 의해 분배된 분배전압(VDI)을 출력한다. When the operating voltage VPGMERA is outputted, the distribution circuit 240 outputs the distribution voltage VDI distributed by the resistors 241 and 242.

비교기(231)는 분배전압(VDI)과 기준전압(VBG)을 비교하여 제3 턴온전압(NDSTAGE)을 출력한다. 예를 들면, 분배전압(VDI)이 기준전압(VBG)보다 낮으면, 비교기(231)는 로우레벨의 제3 턴온전압(NDSTAGE)을 출력하고, 이로 인해 저전압 스위치(232)는 턴오프 상태를 계속 유지한다. 만약, 분배전압(VDI)이 기준전압(VBG)보다 높아지면, 비교기(231)는 하이레벨의 제3 턴온전압(NDSTAGE)을 출력하므로, 저전압 스위치(232)가 턴온된다. 저전압 스위치(232)가 턴온되면, 저전압 스위칭 회로(230)의 접지단자와 제3 노드(N3) 및 제2 노드(N2) 사이에 전류패스가 생기면서 제2 노드(N2)에 인가되는 제1 턴온전압(RDSTAGE)의 레벨이 낮아진다.The comparator 231 compares the distribution voltage VDI and the reference voltage VBG and outputs a third turn-on voltage NDSTAGE. For example, when the distribution voltage VDI is lower than the reference voltage VBG, the comparator 231 outputs the third turn-on voltage NDSTAGE of a low level, and the low voltage switch 232 turns off the turn-off state. Keep it up. If the distribution voltage VDI is higher than the reference voltage VBG, the comparator 231 outputs the third high turn-on voltage NDSTAGE, so that the low voltage switch 232 is turned on. When the low voltage switch 232 is turned on, a first path applied to the second node N2 while a current path is generated between the ground terminal of the low voltage switching circuit 230 and the third node N3 and the second node N2. The level of the turn-on voltage RDSTAGE is lowered.

제1 턴온전압(RDSATGE)의 레벨이 낮아지면 제1 고전압 스위치(212)가 전달하는 전류의 량도 낮아지기 때문에, 제4 노드(N4)로 출력되는 동작전압(VPGMERA)의 레벨이 낮아진다. When the level of the first turn-on voltage RDSATGE is lowered, the amount of current delivered by the first high voltage switch 212 is lowered, so that the level of the operating voltage VPGMERA output to the fourth node N4 is lowered.

동작전압(VPGMERA)의 레벨이 낮아지면, 분배전압(VDI)의 레벨도 다시 낮아진다. 낮아진 분배전압(VDI)의 레벨이 기준전압(VBG)보다 낮아지면, 제3 턴온전압(NDSTAGE)이 다시 로우레벨로 출력되어 제2 노드(N2)와 접지단자 간의 전류패스가 차단된다. 이로 인해, 제2 고전압 스위치(212)가 전달하는 전류의 량이 증가하면서 동작전압(VPGMERA)의 레벨은 다시 상승된다. When the level of the operating voltage VPGMERA is lowered, the level of the distribution voltage VDI is lowered again. When the level of the lowered distribution voltage VDI becomes lower than the reference voltage VBG, the third turn-on voltage NDSTAGE is outputted to the low level again to block the current path between the second node N2 and the ground terminal. As a result, the level of the operating voltage VPGMERA is raised again while the amount of current delivered by the second high voltage switch 212 is increased.

즉, 레귤레이터(200)는 고전압(VPGMERPMP), 전원전압(VCC) 및 기준전압(VBG)에 응답하여 일정한 레벨의 동작전압(VPGMERA)을 출력할 수 있다. That is, the regulator 200 may output a constant level of the operating voltage VPGMERA in response to the high voltage VPGMERPMP, the power supply voltage VCC, and the reference voltage VBG.

특히, 레귤레이터(200)에 인가되는 전원전압(VCC)의 레벨이 일반적으로 사용되는 전원전압보다 낮더라도, 제2 고전압 스위칭 회로(220)에 의해 일정한 레벨의 동작전압(VPGMERA)을 출력할 수 있으므로, 레귤레이터에 인가되는 전원전압(VCC)을 반도체 장치 내의 다른 회로들과 공유할 수 있다. 예를 들면, 반도체 장치 내의 회로들 중에서도 저전압을 사용하는 회로들이 이에 포함될 수 있다. 이처럼, 반도체 장치 내의 일부 회로들이 전원전압(VCC)을 공유하면, 반도체 장치의 전원단자의 개수를 감소시킬 수 있으며, 회로를 단순화할 수 있으므로 반도체 장치의 크기를 감소시킬 수 있다. In particular, even if the level of the power supply voltage VCC applied to the regulator 200 is lower than a power supply voltage generally used, the second high voltage switching circuit 220 may output a constant level of the operating voltage VPGMERA. The power supply voltage VCC applied to the regulator may be shared with other circuits in the semiconductor device. For example, circuits using low voltage among the circuits in the semiconductor device may be included therein. As such, when some circuits in the semiconductor device share the power supply voltage VCC, the number of power supply terminals of the semiconductor device may be reduced, and the circuit may be simplified, thereby reducing the size of the semiconductor device.

또한, 상술한 실시예에서는 프로그램 동작시 선택된 워드라인에 동작전압(VPGMERA)을 인가하고 리드 동작시 비선택된 워드라인들에 동작전압(VPGMERA)을 인가하였으나, 이는 본 발명에 대한 이해를 돕기 위한 것이므로 프로그램 및 리드 동작에 한정되지 않는다. 예를 들면, 소거 동작시에는 상술한 바와 같이 생성된 동작전압(VPGMERA)을 선택된 메모리 블록의 웰(well)에 인가하여 소거 동작을 수행할 수 있다.
In addition, in the above-described embodiment, the operating voltage VPGMERA is applied to the selected word line during the program operation and the operating voltage VPGMERA is applied to the unselected word lines during the read operation, but this is to help understanding of the present invention. It is not limited to program and read operations. For example, during the erase operation, the erase operation may be performed by applying the operation voltage VPGMERA generated as described above to the well of the selected memory block.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

110: 메모리 셀 어레이 120: 제어회로
130: 전압 생성 회로 140: X디코더
150: Y디코더 300: 고전압 발생회로
200: 레귤레이터 210: 제1 고전압 스위칭 회로
220: 제2 고전압 스위칭 회로 230: 저전압 스위칭 회로
240: 분배회로110: memory cell array 120: control circuit
130: voltage generation circuit 140: X decoder
150: Y decoder 300: high voltage generating circuit
200: regulator 210: first high voltage switching circuit
220: second high voltage switching circuit 230: low voltage switching circuit
240: distribution circuit

Claims (21)

고전압을 수신하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제1 고전압 스위칭 회로와 노드 사이에 연결되며, 전원전압을 상승시키고, 상기 상승된 전압에 따라 상기 제1 고전압 스위칭 회로와 상기 노드 사이에 연결된 고전압 트랜지스터를 턴온하여 상기 제1 고전압 스위칭 회로와 상기 노드 간의 제1 전류패스를 형성 및 유지하도록 구성된 제2 고전압 스위칭 회로; 및
상기 동작전압의 레벨이 설정된 레벨보다 높으면 상기 노드와 접지단자 간의 제2 전류패스를 형성하고, 상기 동작전압의 레벨이 상기 설정된 레벨보다 낮으면 상기 제2 전류패스를 차단하여 상기 동작전압의 레벨을 상승시키도록 구성된 저전압 스위칭 회로를 포함하는 레귤레이터.
A first high voltage switching circuit configured to receive a high voltage and output an operating voltage;
A high voltage transistor connected between the first high voltage switching circuit and the node, increasing a power supply voltage, and turning on a high voltage transistor connected between the first high voltage switching circuit and the node according to the increased voltage; A second high voltage switching circuit configured to form and maintain a first current path between the nodes; And
When the level of the operating voltage is higher than the set level, a second current path is formed between the node and the ground terminal. When the level of the operating voltage is lower than the set level, the second current path is blocked to reduce the level of the operating voltage. A regulator comprising a low voltage switching circuit configured to increase.
고전압을 수신하고, 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제1 턴온전압이 인가된 제1 노드와 제2 노드 사이에 연결되어 전원전압을 상승시키고, 상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드 사이의 제1 전류패스에 연결된 제2 고전압 스위치를 턴온하여 상기 제1 노드와 상기 제2 노드를 전기적으로 연결하도록 구성된 제2 고전압 스위칭 회로; 및
상기 동작전압의 레벨에 응답하여 상기 제2 노드와 접지단자 사이의 제2 전류패스에 연결된 저전압 스위치를 턴온 또는 턴오프하여 상기 제2 노드와 상기 접지단자 사이를 전기적으로 연결 또는 차단하도록 구성된 저전압 스위칭 회로를 포함하는 레귤레이터.
A first high voltage switching circuit configured to receive a high voltage and output an operating voltage in response to the first turn-on voltage;
A first node connected between the first node to which the first turn-on voltage is applied and a second node to increase a power supply voltage, and connected to a first current path between the first node and the second node in response to the elevated voltage; A second high voltage switching circuit configured to electrically turn on the second high voltage switch to electrically connect the first node and the second node; And
A low voltage switching configured to electrically connect or disconnect between the second node and the ground terminal by turning on or off a low voltage switch connected to a second current path between the second node and the ground terminal in response to the level of the operating voltage; Regulator containing circuit.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈Claim 3 has been abandoned upon payment of a set-up fee. 제2항에 있어서, 상기 제1 고전압 스위칭 회로는,
상기 고전압이 인가되는 제3 노드와 상기 제1 노드 사이에 연결된 저항; 및
상기 제1 턴온전압에 응답하여 상기 제3 노드에 인가된 상기 고전압을 상기 동작전압으로써 출력하도록 구성된 제1 고전압 스위치를 포함하는 레귤레이터.
The method of claim 2, wherein the first high voltage switching circuit,
A resistor connected between the third node to which the high voltage is applied and the first node; And
And a first high voltage switch configured to output the high voltage applied to the third node as the operating voltage in response to the first turn-on voltage.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈Claim 4 has been abandoned upon payment of a setup registration fee. 제3항에 있어서,
상기 제1 고전압 스위치는 상기 제1 턴온전압의 레벨에 따라 상기 동작전압의 레벨이 조절되도록 하는 고전압 NMOS 트랜지스터인 레귤레이터.
The method of claim 3,
And the first high voltage switch is a high voltage NMOS transistor configured to adjust the level of the operating voltage according to the level of the first turn-on voltage.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈Claim 5 was abandoned upon payment of a set-up fee. 제4항에 있어서,
상기 제1 고전압 스위칭 회로는 상기 제1 턴온전압의 레벨이 낮아지면 상기 동작전압의 레벨이 낮아지도록 하고, 상기 제1 턴온전압의 레벨이 높아지면 상기 동작전압이 높아지도록 하는 레귤레이터.
The method of claim 4, wherein
And the first high voltage switching circuit is configured to reduce the level of the operating voltage when the level of the first turn-on voltage decreases, and to increase the operating voltage when the level of the first turn-on voltage increases.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈Claim 6 has been abandoned upon payment of a setup registration fee. 제2항에 있어서, 상기 제2 고전압 스위칭 회로는,
상기 전원전압을 상승시키도록 구성된 펌프를 더 포함하는 것을 특징으로 하는 레귤레이터.
The method of claim 2, wherein the second high voltage switching circuit,
And a pump configured to increase the power supply voltage.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈Claim 7 was abandoned upon payment of a set-up fee. 제6항에 있어서,
상기 제2 고전압 스위치는 고전압 NMOS 트랜지스터인 레귤레이터.
The method of claim 6,
And the second high voltage switch is a high voltage NMOS transistor.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈Claim 8 has been abandoned upon payment of a set-up fee. 제2항에 있어서, 상기 저전압 스위칭 회로는,
상기 동작전압을 분배한 분배전압과 기준전압을 비교하여 제3 턴온전압을 출력하도록 구성된 비교기를 포함하고,
상기 저전압 스위치는 제3 턴온전압에 응답하여 상기 제2 전류패스를 형성하거나 차단하는 것을 특징으로 하는 레귤레이터.
The method of claim 2, wherein the low voltage switching circuit,
A comparator configured to output a third turn-on voltage by comparing a divided voltage obtained by dividing the operating voltage with a reference voltage,
The low voltage switch is configured to form or block the second current path in response to a third turn-on voltage.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈Claim 9 was abandoned upon payment of a set-up fee. 제8항에 있어서,
상기 비교기는 상기 분배전압이 상기 기준전압보다 낮으면 상기 제3 턴온전압을 로우레벨로 출력하고, 상기 분배전압이 상기 기준전압보다 높으면 상기 제3 턴온전압을 하이레벨로 출력하도록 구성된 레귤레이터.
The method of claim 8,
And the comparator is configured to output the third turn-on voltage to a low level when the distribution voltage is lower than the reference voltage, and to output the third turn-on voltage to a high level when the distribution voltage is higher than the reference voltage.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈Claim 10 has been abandoned upon payment of a setup registration fee. 제8항에 있어서,
상기 저전압 스위치는 저전압 NMOS 트랜지스터인 레귤레이터.
The method of claim 8,
The low voltage switch is a low voltage NMOS transistor.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈Claim 11 was abandoned upon payment of a set-up fee. 제2항에 있어서,
상기 동작전압을 분배하도록 구성된 분배회로를 더 포함하는 레귤레이터.
The method of claim 2,
And a distribution circuit configured to distribute the operating voltage.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈Claim 12 was abandoned upon payment of a set-up fee. 제11항에 있어서,
상기 분배회로는 상기 동작전압이 인가되는 노드와 접지단자 사이에서 직렬로 연결된 제1 저항 및 제2 저항을 포함하는 레귤레이터.
The method of claim 11,
The distribution circuit includes a first resistor and a second resistor connected in series between the node to which the operating voltage is applied and the ground terminal.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈Claim 13 was abandoned upon payment of a set-up fee. 제12항에 있어서,
상기 제1 저항은 가변저항인 레귤레이터.
The method of claim 12,
The first resistor is a variable resistor.
제1 노드를 통해 고전압을 수신하며, 제2 노드에 인가되는 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제2 노드와 제3 노드 사이에 연결되며, 레벨이 상승된 전원전압에 응답하여 상기 제2 노드와 상기 제3 노드 사이에 연결된 제2 고전압 스위치를 턴온시켜 상기 제2 노드와 상기 제3 노드 사이에 제1 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및
상기 제3 노드와 접지단자 사이에 연결되며, 상기 동작전압이 분배된 분배전압과 기준전압에 응답하여 상기 제3 노드와 상기 접지단자 사이에 연결된 저전압 스위치를 턴온 또는 턴오프시켜 상기 제3 노드와 상지 접지단자 사이에 제2 전류패스를 형성하거나 차단하도록 구성된 저전압 스위칭 회로를 포함하는 레귤레이터.
A first high voltage switching circuit configured to receive a high voltage through the first node and to output an operating voltage in response to the first turn-on voltage applied to the second node;
A second high voltage switch connected between the second node and the third node, the second high voltage switch connected between the second node and the third node in response to a power supply voltage having a raised level; A second high voltage switching circuit configured to form a first current path therebetween; And
A low voltage switch connected between the third node and the ground terminal and connected between the third node and the ground terminal in response to a distribution voltage and a reference voltage to which the operating voltage is distributed; And a low voltage switching circuit configured to form or interrupt a second current path between the upper ground terminals.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈Claim 15 was abandoned upon payment of a set-up fee. 제14항에 있어서, 상기 제1 고전압 스위칭 회로는,
상기 제1 노드와 상기 제2 노드 사이에 연결된 저항; 및
상기 제1 노드와 상기 제1 고전압 스위칭 회로의 출력노드 사이에 연결되며, 상기 제1 턴온전압에 응답하여 상기 제1 노드와 상기 출력노드를 서로 연결하도록 구성된 제1 고전압 스위치를 포함하는 레귤레이터.
The method of claim 14, wherein the first high voltage switching circuit,
A resistor coupled between the first node and the second node; And
And a first high voltage switch coupled between the first node and an output node of the first high voltage switching circuit and configured to connect the first node and the output node to each other in response to the first turn-on voltage.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈Claim 16 was abandoned upon payment of a set-up fee. 제14항에 있어서, 상기 제2 고전압 스위칭 회로는,
상기 전원전압의 레벨을 상승시켜 제2 턴온전압을 출력하도록 구성된 펌프를 포함하고,
상기 제2 고전압 스위치는 제2 턴온전압에 응답하여 상기 제1 전류패스가 형성되도록 구성되는 것을 특징으로 하는 레귤레이터.
The method of claim 14, wherein the second high voltage switching circuit,
A pump configured to increase the level of the power supply voltage to output a second turn-on voltage,
And the second high voltage switch is configured to form the first current path in response to a second turn-on voltage.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈Claim 17 was abandoned upon payment of a set-up fee. 제14항에 있어서, 상기 저전압 스위칭 회로는,
상기 분배전압과 상기 기준전압을 비교하여 제3 턴온전압이 출력되도록 구성된 비교기를 포함하고,
상기 저전압 스위치는 상기 제3 턴온전압에 응답하여 상기 제2 전류패스가 형성되도록 구성되는 것을 특징으로 하는 레귤레이터.
The method of claim 14, wherein the low voltage switching circuit,
A comparator configured to output a third turn-on voltage by comparing the divided voltage with the reference voltage;
The low voltage switch is configured to form the second current path in response to the third turn-on voltage.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈Claim 18 was abandoned when the set registration fee was paid. 제14항에 있어서,
상기 동작전압을 분배하여 상기 분배전압을 출력하도록 구성된 분배회로를 더 포함하는 레귤레이터.
The method of claim 14,
And a distribution circuit configured to distribute the operating voltage to output the divided voltage.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈Claim 19 was abandoned upon payment of a set-up fee. 제18항에 있어서,
상기 분배회로는 동작전압이 출력되는 노드와 접지단자 사이에 서로 직렬로 연결된 제1 저항 및 제2 저항을 포함하는 레귤레이터.
The method of claim 18,
The distribution circuit includes a first resistor and a second resistor connected in series between the node and the ground terminal to which the operating voltage is output.
삭제delete 데이터가 저장되는 메모리 셀 어레이;
상기 메모리 셀 어레이의 워드라인들에 동작전압들을 전달하도록 구성된 X디코더;
상기 메모리 셀 어레이의 비트라인들에 전압을 전달하거나 상기 비트라인들에 인가된 전압을 전달받기 위한 Y디코더;
전원전압의 레벨을 상승시키고, 상기 상승된 전원전압을 이용하여 동작전압을 일정하게 출력하도록 구성된 레귤레이터를 포함한 전압 생성 회로; 및
명령신호 및 어드레스에 응답하여 상기 X디코더, 상기 Y디코더 및 상기 전압 생성 회로를 제어하도록 구성된 제어회로를 포함하고,
상기 레귤레이터는 고전압을 수신하고, 제1 턴온전압에 응답하여 상기 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제1 턴온전압이 인가된 제1 노드와 제2 노드 사이에 연결되어 상기 전원전압을 상승시키도록 구성된 펌프 및 상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드를 전기적으로 연결하도록 구성된 고전압 스위치를 포함하는 제2 고전압 스위칭 회로; 및
상기 동작전압의 레벨에 응답하여 상기 제2 노드와 접지단자를 전기적으로 연결하도록 구성된 저전압 스위칭 회로를 포함하는 것을 특징으로 하는 반도체 장치.A memory cell array in which data is stored;
An X decoder configured to transfer operating voltages to word lines of the memory cell array;
A Y decoder for transferring a voltage to bit lines of the memory cell array or receiving a voltage applied to the bit lines;
A voltage generation circuit including a regulator configured to increase a level of a power supply voltage and to constantly output an operating voltage using the raised power supply voltage; And
A control circuit configured to control the X decoder, the Y decoder, and the voltage generation circuit in response to a command signal and an address;
The regulator includes a first high voltage switching circuit configured to receive a high voltage and output the operating voltage in response to a first turn-on voltage;
A pump configured to increase the power supply voltage between the first node to which the first turn-on voltage is applied, and to electrically connect the first node to the second node in response to the elevated voltage. A second high voltage switching circuit comprising a configured high voltage switch; And
And a low voltage switching circuit configured to electrically connect the second node and the ground terminal in response to the level of the operating voltage.
KR1020120142630A 2012-12-10 2012-12-10 Regulator and semiconductor device having the same Active KR102020643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120142630A KR102020643B1 (en) 2012-12-10 2012-12-10 Regulator and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120142630A KR102020643B1 (en) 2012-12-10 2012-12-10 Regulator and semiconductor device having the same

Publications (2)

Publication Number Publication Date
KR20140074551A KR20140074551A (en) 2014-06-18
KR102020643B1 true KR102020643B1 (en) 2019-09-11

Family

ID=51127616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142630A Active KR102020643B1 (en) 2012-12-10 2012-12-10 Regulator and semiconductor device having the same

Country Status (1)

Country Link
KR (1) KR102020643B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12007445B2 (en) 2020-07-22 2024-06-11 Lg Energy Solution, Ltd. Battery apparatus, battery management system, and method of diagnosing supply voltage of contactor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618534B1 (en) * 2019-05-14 2023-12-28 에스케이하이닉스 주식회사 Regulator and memory device having the same
KR102791107B1 (en) * 2020-06-15 2025-04-07 삼성전자주식회사 Memory device including high voltage switching circuit and operating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248866B1 (en) * 1996-12-17 2000-03-15 윤종용 High voltage generating circuit of a non-volatile semiconductor memory
KR20090000379A (en) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 High voltage generation circuit and flash memory device having same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12007445B2 (en) 2020-07-22 2024-06-11 Lg Energy Solution, Ltd. Battery apparatus, battery management system, and method of diagnosing supply voltage of contactor

Also Published As

Publication number Publication date
KR20140074551A (en) 2014-06-18

Similar Documents

Publication Publication Date Title
JP6253401B2 (en) Flash memory using bias voltage for word line / row driver
US7251163B2 (en) Flash memory device including bit line voltage clamp circuit for controlling bit line voltage during programming, and bit line voltage control method thereof
US9460797B2 (en) Non-volatile memory cell structure and non-volatile memory apparatus using the same
KR101132018B1 (en) Voltage switch circuit and a non volatile memory device using the same
US8681567B2 (en) Voltage regulator for biasing a NAND memory device
KR102542357B1 (en) Storage device and operating method thereof
US10083755B2 (en) Discharge circuit and semiconductor memory device
KR20200036036A (en) Method and apparatus for programming memory
KR101083676B1 (en) Semiconductor memory device
KR102020643B1 (en) Regulator and semiconductor device having the same
KR20170037083A (en) Semiconductor memory device
US10675881B2 (en) Method for reading an EEPROM and corresponding device
JP2012234601A (en) Nonvolatile semiconductor memory
US11380406B2 (en) Output circuit
US20170069360A1 (en) Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
KR102499388B1 (en) Memory device having negative voltage generator
CN107785040B (en) Device for switching voltage and semiconductor memory device having the same
US9858970B2 (en) Power supply circuit and semiconductor memory device including the same
US9837426B2 (en) Voltage switching circuit and semiconductor apparatus including the same
US12027208B2 (en) Voltage control in semiconductor memory device
US8659968B2 (en) Power supply circuit and semiconductor memory device including the power supply circuit
US20240096426A1 (en) Semiconductor storage device
US8331191B2 (en) Semiconductor integrated circuit device
US7570466B2 (en) Dual mode negative voltage switching
US8619489B2 (en) Driving circuit for memory device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121210

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170804

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121210

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180725

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20181228

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190904

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190905

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240826

Start annual number: 6

End annual number: 6