[go: up one dir, main page]

KR102015565B1 - 전자 장치 및 그것의 온도 제어 방법 - Google Patents

전자 장치 및 그것의 온도 제어 방법 Download PDF

Info

Publication number
KR102015565B1
KR102015565B1 KR1020120059948A KR20120059948A KR102015565B1 KR 102015565 B1 KR102015565 B1 KR 102015565B1 KR 1020120059948 A KR1020120059948 A KR 1020120059948A KR 20120059948 A KR20120059948 A KR 20120059948A KR 102015565 B1 KR102015565 B1 KR 102015565B1
Authority
KR
South Korea
Prior art keywords
temperature
target
measurement point
electronic device
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120059948A
Other languages
English (en)
Other versions
KR20130136266A (ko
Inventor
김재춘
주상욱
조은석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120059948A priority Critical patent/KR102015565B1/ko
Priority to US13/830,651 priority patent/US8988115B2/en
Publication of KR20130136266A publication Critical patent/KR20130136266A/ko
Application granted granted Critical
Publication of KR102015565B1 publication Critical patent/KR102015565B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 온도 제어 동작 중 데이터 처리 능력을 향상시킨 전자 장치 및 그것의 온도 제어 방법을 제공한다. 본 발명에 따른 반도체 칩을 포함하는 전자 장치의 온도 제어 방법은 측정점의 온도를 측정하는 단계; 측정점의 온도를 반도체 칩이 동작하는 시간 구간에 따라 달라지는 타겟 온도와 비교하는 단계; 및 비교 결과, 측정점의 온도가 타겟 온도보다 높으면, 반도체 칩의 클럭 주파수를 감소시키는 단계를 포함한다.

Description

전자 장치 및 그것의 온도 제어 방법{ELECTRONIC DEVICE AND METHOD FOR CONTROLLING TEMPERATURE THEREOF}
본 발명은 전자 장치 및 그것의 온도 제어 방법에 관한 것으로, 보다 상세하게는 응용 프로세서의 동작 속도를 가변하여 장치의 표면 온도를 제어하는 전자 장치 및 그것의 온도 제어 방법에 관한 것이다.
전자 제품의 고성능화가 진행됨에 따라, 고속의 프로세서(예를 들어, 응용 프로세서)를 구비한 전자 장치가 개발되고 있다. 프로세서가 고속으로 동작하면, 전자 장치의 발열량이 증가되는 것이 일반적이다. 전자 장치의 발열량이 계속 증가하여 적정 수준 이상으로 고온이 되면, 전자 장치가 오작동하거나, 전자 장치에 접촉된 인체에 화상을 입힐 수 있다. 이러한 문제는 대체로 크기가 작은 전자 제품에서 더욱 심각하게 나타날 수 있다.
한편, 이를 방지하기 위해 프로세서의 동작 속도를 지나치게 낮추면, 전자 장치의 데이터 처리 능력이 저하되는 단점이 발생한다.
따라서, 온도를 적정 수준으로 제어하면서, 데이터 처리 능력을 극대화한 전자 장치가 요구된다.
본 발명의 목적은 온도를 적정 수준으로 제어하는 전자 장치 및 그것의 온도 제어 방법을 제공하는 데 있다.
본 발명의 다른 목적은 온도 제어 동작 중 데이터 처리 능력을 향상시킨 전자 장치 및 그것의 온도 제어 방법을 제공하는 데 있다.
본 발명에 따른 반도체 칩을 포함하는 전자 장치의 온도 제어 방법은 측정점의 온도를 측정하는 단계; 상기 측정점의 온도를 상기 반도체 칩이 동작하는 시간 구간에 따라 달라지는 타겟 온도와 비교하는 단계; 및 상기 비교 결과, 상기 측정점의 온도가 상기 타겟 온도보다 높으면, 상기 반도체 칩의 클럭 주파수를 감소시키는 단계를 포함한다.
실시 예로서, 상기 시간 구간은 순차적으로 이어지는 제 1 구간 및 제 2 구간을 포함하고, 상기 제 1 구간에서의 상기 타겟 온도(이하, 제 1 타겟 온도)는 상기 제 2 구간에서의 상기 타겟 온도(이하, 제 2 타겟 온도)보다 높다.
실시 예로서, 상기 제 2 구간에서 상기 클럭 주파수의 감소로 상기 측정점의 온도가 제 3 타겟 온도보다 낮아지면, 상기 클럭 주파수를 증가시키는 단계를 더 포함한다.
실시 예로서, 상기 제 1 및 제 2 타겟 온도의 차는 상기 제 2 및 제 3 타겟 온도의 차의 적어도 0.5배 이상이다.
실시 예로서, 상기 제 1 구간은 상기 측정점의 온도가 상기 제 2 타겟 온도보다 높아지는 오버슈트(Overshoot) 구간을 포함한다.
실시 예로서, 상기 제 1 구간은 상기 측정점의 온도가 상기 제 3 타겟 온도보다 낮은 제 1 지점, 상기 측정점의 온도가 상기 제 1 타겟 온도에 도달하는 제 2 지점 및 상기 클럭 주파수의 감소에 의해 상기 측정점의 온도가 상기 제 1 타겟 온도보다 낮고 상기 제 2 타겟 온도보다 높게되는 제 3 지점을 포함한다.
실시 예로서, 상기 제 1 지점에서 상기 측정점의 온도와 상기 제 3 타겟 온도의 차는 상기 제 2 및 제 3 타겟 온도의 차의 적어도 2배 이상이다.
실시 예로서, 상기 제 3 지점에서 상기 측정점의 온도는 상기 제 2 타겟 온도이다.
실시 예로서, 상기 제 2 구간은 상기 클럭 주파수의 감소 및 증가에 의해 반복적으로 상기 측정점의 온도가 높거나 낮아지는 스로틀링(Throttling) 구간을 포함한다.
실시 예로서, 상기 타겟 온도는 상기 전자 장치의 미리 결정된 표면 온도에 대응된다.
실시 예로서, 상기 타겟 온도와 상기 표면 온도 사이의 대응 관계는 관계식 (상기 타겟 온도 = 상기 표면 온도 ＋ 열저항 × 방출열)에 의해 정의되고, 상기 열저항은 상기 반도체 칩과 상기 전자 장치의 표면 사이의 열저항이고, 상기 방출열은 상기 반도체 칩으로부터 상기 전자 장치의 표면으로 방출되는 방출열을 나타낸다.
실시 예로서, 상기 측정점은 상기 반도체 칩의 임의의 지점이다.
실시 예로서, 상기 반도체 칩은 응용 프로세서(Application Process, AP), 중앙 처리 장치(Central Processing Unit, CPU), 로직 칩(Logic Chip) 또는 메모리 칩(Memory Chip)을 포함한다.
본 발명에 따른 전자 장치는 패키지 기판; 상기 기판 상에 실장된 반도체 칩; 상기 반도체 칩의 온도를 측정하는 온도 측정 장치; 및 상기 반도체 칩의 온도가 타겟 온도보다 높으면, 상기 반도체 칩의 클럭 주파수를 감소시키는 온도 제어 회로를 포함하되, 상기 타겟 온도는 상기 반도체 칩이 동작하는 시간 구간에 따라 달라진다.
실시 예로서, 상기 온도 측정 장치는 상기 패키지 기판에 임베디드되고, 상기 온도 제어 회로는 상기 반도체 칩에 내장된다.
본 발명의 실시 예에 따르면, 전자 장치의 온도 또는 발열량이 적정 수준으로 제어된다.
또한, 온도를 적정 수준으로 제어하는 과정에서 전자 장치의 데이터 처리 능력이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 분해 사시도를 예시적으로 보여주는 도면이다.
도 2는 도 1에 도시된 전자 장치를 예시적으로 나타내는 단면도이다.
도 3은 본 발명의 실시 예에 따라 제어되는 측정점의 온도를 개략적으로 나타내는 도면이다.
도 4는 도 3에 도시된 A 영역을 구체적으로 나타내는 도면이다.
도 5 내지 도 6은 본 발명의 실시 예에 따른 온도 제어 방법을 예시적으로 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명에 따른 전자 장치의 온도 제어 방법을 나타내는 순서도이다.
도 9는 본 발명의 실시 예에 따른 온도 제어 방법을 예시적으로 설명하기 위한 전자 장치(10)의 블록도이다.
도 10은 본 발명의 다른 실시 예에 따른 표면 온도 제어 방법을 예시적으로 설명하기 위한 전자 장치(10)의 블록도이다.
도 11은 본 발명에 따른 전자 장치의 온도 제어 방법을 멀티 칩 패키지의 메모리에 적용한 예를 보여주는 도면이다.
도 12는 본 발명에 따른 전자 장치의 온도 제어 방법을 모바일 장치에 적용한 예를 블록도이다.
도 13은 본 발명의 실시 예에 따른 태블릿 PC를 예시적으로 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명들은 모두 청구된 발명의 부가적인 설명을 제공하기 위한 예시적인 것이다. 그러므로 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 부분이 어떤 구성요소를 포함한다고 언급되는 경우에, 이는 그 외의 다른 구성요소를 더 포함할 수도 있다는 것을 의미한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 분해 사시도를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 전자 장치(10)는, 하우징(11), 인쇄회로기판(12), 표시 패널(13), 터치 스크린(14), 이미지 센서(15) 및 윈도우 부재(window material, 16)를 포함한다.
도 1에 도시된 전자 장치(10)는 핸드폰을 예시적으로 도시하고 있다. 그러나, 본 발명의 실시 예에 따른 전자 장치(10)는 핸드폰에 한정되지 않으며, 텔레비전, 네비게이션, 컴퓨터 모니터, 게임기, 태블릿 PC, 기타 모바일 장치 등 다양한 전자 장치일 수 있다.
하우징(11)은 전자 장치(10)의 내부 구성들(예를 들어, 인쇄회로기판(12), 표시 패널(13), 터치 스크린(14))을 수납한다. 도 1에서 1개의 부재로 구성된 하우징을 예시적으로 도시하고 있다. 그러나, 하우징(11)은 적어도 2개의 부재가 결합되어 구성될 수도 있다. 아래에서는, 1개의 부재로 구성된 하우징(11)을 예시적으로 설명한다. 실시 예에 있어서, 하우징(11)은 표시 패널의 종류에 따라 배터리와 같은 전원부(도시되지 않음)을 더 수납할 수 있다.
인쇄회로기판(12)은 전자 장치(10)를 구동하기 위하여 적어도 하나의 능동소자(도시되지않음) 및/혹은 적어도 하나의 수동소자(도시되지않음)가 실장하고 있다. 인쇄회로기판(12)은 반도체 칩 또는 그것을 포함하는 반도체 패키지를 포함한다. 여기서, 반도체 칩은 응용 프로그램을 이용하여 멀티 미디어 데이터(사진 혹은 영상)을 처리하는 응용 프로세서(application processor; 이하 'AP', 100), 중앙 처리 장치(Central Processing Unit, CPU), 로직 칩(Logic Chip) 또는 메모리 칩(Memory Chip)일 수 있다. 한편, 응용 프로그램은 인쇄회로기판(12) 혹은 AP(100) 내부의 메모리 장치(도시되지 않음)에 저장될 수 있다.
이하에서는, 반도체 칩은 AP(100)인 것을 가정하여 설명한다.
AP(100)는 적어도 하나의 중앙처리장치(110) 및 동적 열 관리 모듈(120, Dynamic Temperture Management Module,이하 DTM 모듈이라 한다)을 포함할 수 있다.
DTM 모듈(120)은 전자 장치(10)의 측정점의 온도를 기준으로, 전자 장치(10)의 타겟부의 온도 또는 발열을 관리한다. 여기서, 측정점은 AP(100)의 내부 또는 표면의 임의의 한 지점일 수 있다. 또한, 타겟부는 하우징(11), 표시 패널(13), 터치 스크린(14), 윈도우 부재(16), 혹은 내부의 특정한 부품일 수 있다.
실시 예에 있어서, DTM 모듈(120)은 타겟부의 표면 온도가 소정의 값을 초과하지 않도록 구현될 수 있다.
실시 예에 있어서, DTM 모듈(120)은 하드웨어, 소프트웨어, 혹은 펌웨어로 구현될 수 있다. 이하에서는 DTM 모듈(120)이 펌웨어로 구현된다고 가정한다. DTM 모듈(120)이 펌웨어로 구현될 경우, 전자 장치(10)의 제조자는 필요에 따라 DTM 모듈(120)를 언제든지 업데이트할 수 있다.
실시 예에 있어서, 측정점은 AP(100)의 내부 또는 표면의 임의의 한 지점일 수 있다. 이 경우, 온도 센서는 AP(100) 내부에 포함되거나, AP(100)를 포함하는 반도체 패키지에 실장될 수 있다. 그리고, DTM 모듈(120)은 측정점의 온도와 타겟부의 표면 온도 사이의 대응 관계를 나타내는 온도 관리 테이블(temperature table management)을 포함할 수 있다. 여기서 온도 관리 테이블은 전자 장치(10)의 제조자에 의하여 설정될 수 있다.
이때, 측정점의 온도와 타겟부의 표면 온도 사이의 대응 관계는 열전달 모델링에 의해 계산될 수 있다. 열전달 모델링에 대한 구체적인 설명은 도 2에서 후술될 것이다.
표시 패널(13)은 영상을 표시한다. 표시 패널(13)은 특별히 한정되는 것은 아니며, 예를 들어, 유기 발광 표시 패널(organic light emitting display panel), 액정 표시 패널(liquid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널일 수 있다.
터치 패널(14)은 표시 패널(13)의 입력수단으로 터치된 지점의 좌표정보를 계산한다. 터치 패널(14)은 저항식 터치 패널 혹은 정전용량식 터치 패널일 수 있다.
저항식 터치 패널은 서로 이격되어 배치된 2개의 저항막을 구비한 아날로그 저항식 터치 패널 혹은 제 1 저항 패턴들 및 제 1 저항 패턴들과 서로 이격되어 배치된 제 2 저항 패턴들을 구비한 디지털 저항식 터치 패널일 수 있다. 저항식 터치 패널은 2개의 저항막들이 외압에 의해 접촉하거나, 제 1 저항패턴들과 제 2 저항패턴들이 외압에 의해 접촉할 때 출력되는 전압을 검출하여 접촉된 지점의 좌표정보를 계산한다.
정전용량식 터치 패널은 제 1 센싱패턴들 및 제 1 센싱패턴들과 절연되며 교차하게 배치된 제 2 센싱패턴들을 구비한다. 입력수단이 정전용량식 터치 패널에 접촉할 때 제 1 센싱패턴들 및 제 2 센싱패턴들에 발생하는 정전용량의 변화를 검출하고, 정전용량의 변화를 근거로 접촉된 지점의 좌표정보를 계산한다.
이미지 센서(15)는 사진 혹은 영상을 감지한다. 실시 예에 있어서, 이미지 센서(15)는 CMOS 이미지 센서일 수 있다. 도 1에 도시된 이미지 센서(15)는 윈도우 부재(16) 내에 위치한다. 그러나 이미지 센서(15)의 위치가 여기에 한정되지 않을 것이다.
윈도우 부재(16)는 터치 패널(14) 상에 배치되며, 하우징(11)에 결합되어 하우징(11)과 함께 전자 장치(10)의 외면을 구성한다. 이때, 터치 패널(14)은 윈도우 부재(16)에 결합될 수 있다. 윈도우 부재(16)는 평면상으로 표시 패널(13)에서 발생된 영상이 표시되는 표시영역(AR)과 표시영역(AR)의 적어도 일부에 인접한 비표시영역(NAR)을 포함할 수 있다.
전자 장치(10)는, 도 1에 도시되지 않았지만, 무선 통신을 위한 무선 통신부, 데이터를 저장하기 위한 메모리부(휘발성 메모리/비휘발성 메모리), 마이크, 스피커, 및 오디오 처리부 등 다양한 구성들을 더 포함할 수 있다.
전자 장치(10)는 측정점의 온도 및 온도 관리 테이블을 이용하여 타겟부의 온도 또는 발열을 관리할 수 있다. 전자 장치(10)가 타겟부의 온도 또는 발열을 관리하는 구체적인 제어 방법은 후술될 것이다.
도 2는 도 1에 도시된 전자 장치를 예시적으로 나타내는 단면도이다. 도 2를 참조하면, 전자 장치(10)는 하우징(11, Housing), 인쇄회로기판(12, Board), 상부 케이스(Case) 및 반도체 패키지(100)를 포함한다.
실시 예로서, 반도체 패키지(100)는 패키지-온-패키지(이하, POP) 구조를 포함할 수 있다.
실시 예로서, 케이스(Case)는 표시 패널(13), 터치 스크린(14), 윈도우 부재(16)를 포함할 수 있다.
반도체 패키지(100)는 AP(110)와, AP(110)가 배치된 기판(140: 이하, 제 1 패키지 기판)과, 제 2 패키지 기판(130) 상에 실장된 복수개의 메모리 칩들(131)을 포함할 수 있다. 반도체 패키지(100)는 효과적인 방열을 위해 방열판(미도시)을 더 포함할 수 있다.
AP(110)는 가령 페이스 다운(혹은 페이스 업) 상태로 제1 패키지 기판(140)의 상면에 실장되고, 범프들(112)을 통해 제1 패키지 기판(140)과 전기적으로 연결될 수 있고, 제1 몰딩막(113)에 의해 몰딩될 수 있다. 절연성 접착막들(132)에 의해 서로 접착되고 제2 패키지 기판(130)의 상면에 접착된 메모리 칩들(131)은 본딩 와이어들(134)을 통해 제2 패키지 기판(130)과 전기적으로 연결될 수 있고, 제2 몰딩막(133)에 의해 몰딩될 수 있다. 제1 패키지 기판(140)과 제2 패키지 기판(130)은 솔더볼들(142)을 통해 서로 전기적으로 연결될 수 있다. 반도체 패키지(100)를 인쇄회로기판(12)에 전기적으로 연결하는 하나 혹은 그 이상의 제1 외부 단자들(141)이 제1 패키지 기판(140)의 하면에 부착될 수 있다.
기 POP 구조를 대신하여 패키지-인-패키지(PIP), 시스템-인-패키지(SIP), 시스템-온-칩(SOC), 칩-온-보드(COB), 보드-온-칩(BOC), 멀티칩패키지(MCP) 등과 같은 다른 유형의 패키지, 또는 메모리 칩이나 로직 칩과 같은 반도체 칩이 대체될 수 있다. 일례로, 중앙처리장치(CPU)가 반도체 패키지(100)를 대신하여 배치될 수 있다.
반도체 패키지(100)는 전자 장치(100)의 온도를 감지할 수 있는 온도 센서(111)를 더 포함할 수 있다. 온도 센서(111)는 AP(110)에 내장되거나, 혹은 제1 패키지 기판(140)에 내장될 수 있다. 반도체 패키지(100)에 있어서 발열원은 대체로 AP(110)일 것이므로, AP(110)의 온도가 반도체 패키지(100)의 온도를 대표할 것이다. 따라서 본 명세서에선 특별한 언급이 없는 한 AP(110)의 온도와 반도체 패키지(100)의 온도를 같은 의미로 취급한다.
한편, 온도 센서(111)에 의해 온도가 감지되는 측정점와 온도 제어의 대상인 타겟부가 서로 다른 경우, 측정점의 온도와 타겟부의 온도 사이의 대응 관계는 열전달 모델링에 의해 계산될 수 있다. 예를 들어, 측정점은 AP(110)의 내부 또는 표면의 임의의 지점이고, 타겟부는 케이스(Case)라고 가정한다. 이때, 타겟부는 표시 패널(13), 터치 스크린(14) 또는 윈도우 부재(16)의 임의의 한 지점일 수 있다.
이때, 타겟부의 온도를 결정하는 발열원은 AP(110)이고, AP(110)로부터 방출되는 열이 반도체 패키지(100)를 통과하여 타겟부에 전달된다. AP(110)와 타겟부 사이에는 일정한 열전달 모델링이 성립될 수 있으므로, 타겟부의 온도는 AP(110)의 온도에 의해 결정될 수 있다.
여기서, AP(110)의 온도와 타겟부의 온도 사이의 대응 관계는 수학식 1로 주어질 수 있다.
Figure 112012044629305-pat00001
여기서, TJ는 측정점(여기서는, AP의 내부 또는 표면의 임의의 지점)의 온도이고, TB는 타겟부(여기서는, 케이스의 임의의 지점)의 온도이다. 또한, RJB는 측정점과 타겟부 사이의 열저항(W), PJB는 측정점으로부터 타겟부로 방출되는 방출열(℃/W)을 나타낸다.
한편, 타겟부가 하우징인 경우, AP(110)의 온도와 타겟부의 온도 사이의 대응 관계는 수학식 2로 주어질 수 있다.
Figure 112012044629305-pat00002
여기서, TJ는 측정점(여기서는, AP의 내부 또는 표면의 임의의 지점)의 온도이고, TC는 타겟부(여기서는, 하우징의 임의의 지점)의 온도이다. 또한, RJC는 측정점과 타겟부 사이의 열저항(W), PJC는 측정점으로부터 타겟부로 방출되는 방출열(℃/W)을 나타낸다.
한편, 수학식 1 및 2에서 열저항(RJB, RJC)들은 전자 장치(10)에 열전달 실험을 하여 실험적으로 구할 수 있다. 그리고, 수학식 1 및 2에서 방출열(PJB, PJC)들 AP의 동작 주파수 및 AP가 실행하는 프로그램에 따라 달라질 수 있다. 그러나, 열저항과 마찬가지로, 방출열(PJB, PJC)들도 각각의 동작 주파수 및 실행 프로그램에 대해 열전달 실험을 함으로써 실험적으로 구할 수 있다.
열저항(RJB, RJC)들 및 방출열(PJB, PJC)들을 실험적으로 구하는 구체적인 방법은 당해 기술 분야에 자명하므로 그에 대한 설명은 생략한다.
상기 수학식 1 및 2를 고려하면, 온도 센서(111)가 위치하는 부분뿐만 아니라, 다양한 부분에 대한 온도 측정이 열전달 모델링 방법을 통해 가능할 수 있다. 이것은 전자 장치의 다양한 부분에 대해 기준 온도의 설정이 가능함을 의미한다. 예를 들어, AP(110)의 온도를 측정함으로써, 윈도우 부재(16)의 온도를 얻을 수 있다.
도 3은 본 발명의 실시 예에 따라 제어되는 측정점의 온도를 개략적으로 나타내는 도면이다. 도 3에는, 본 발명이 적용되지 않은 경우(곡선 Ⅰ)와 본 발명을 적용한경우(곡선 Ⅱ)에 대한 측정점의 온도 곡선이 개시되어 있다.
여기서, 측정점은 AP(110)의 내부 또는 표면의 임의의 지점으로 가정한다.
본 발명이 적용되지 않은 경우, AP(110, 도 2 참조)는 동일한 클럭 주파수에 의해 지속적으로 동작하려 할 것이다. 따라서, AP(110)로부터 발생하는 발열량은 감소하지 않고 누적되고, 누적된 발열량에 의해 측정점의 온도는 지속적으로 증가한다(곡선 Ⅰ).
반면, 본 발명의 실시 예에 따르면, 측정점의 온도가 타겟 온도(이하, 타겟 고온이라 한다)에 도달하면, AP(110)로부터의 발열량을 감소시키기 위해, 전자 장치(10, 도 2 참조)는 AP(110)의 클럭 주파수가 감소되도록 제어한다. AP(110)의 클럭 주파수가 낮아지면, AP(110)로부터의 발열량이 감소되고, 그 결과, 측정점의 온도가 일정 수준 이하로 제한된다. 한편, AP(110)의 클럭 주파수가 낮아지면, AP(110)의 데이터 처리 속도가 저하된다. 따라서, AP(110)의 클럭 주파수의 감소로 상기 측정점의 온도가 다른 타겟 온도(이하, 타겟 저온이라 한다)보다 낮아지면, 전자 장치(10)는 AP(110)의 클럭 주파수가 증가되도록 제어한다. 그 결과, 전자 장치(10)는 AP(110)의 적정 데이터 처리 속도를 유지할 수 있다.
본 발명의 실시 예에 따르면, 측정점의 온도는 타겟 고온과 타겟 저온 사이에서 유지되도록 제어된다(곡선 Ⅱ).
도 4는 도 3에 도시된 A 영역을 구체적으로 나타내는 도면이다. 도 4를 참조하면, A영역은 측정점의 온도는 타겟 고온과 타겟 저온 사이에서 유지되는 구간(이하, 스로틀링 구간이라 한다)을 나타낸다.
먼저, 측정점의 온도가 지속적으로 증가하여 타겟 고온(TH)에 도달하면, 전자 장치(10, 도 2 참조)는 AP(110, 도 2 참조)의 클럭 주파수를 감소시킨다. 클럭 주파수의 감소에 따라 AP(110)의 발열량은 감소하고, 측정점의 온도는 감소한다. 측정점의 온도가 감소하여 타겟 저온(TL)에 도달하면, 전자 장치(10)는 AP(110)의 클럭 주파수를 증가시킨다. 클럭 주파수의 감소에 따라 AP(110)의 발열량은 증가하고, 측정점의 온도도 증가한다. 마찬가지로, 측정점의 온도가 다시 증가하여 타겟 고온(TH)에 도달하면, 전자 장치(10)는 AP(110)의 클럭 주파수를 다시 감소시킨다. 따라서, 스로틀링 구간에서 측정점의 온도 곡선은 타겟 고온(TH)과 타겟 저온(TL)의 사이에서 진동하는 형태를 갖는다.
이와 같이, 측정점의 온도와 타겟 온도(타겟 고온 또는 타겟 저온)를 비교하여, AP(110)의 클럭 주파수를 가변함으로써, 측정점의 온도는 안정적으로 유지될 수 있다.
도 5 내지 도 6은 본 발명의 실시 예에 따른 온도 제어 방법을 예시적으로 설명하기 위한 도면이다. 도 5 내지 도 6 각각에는 측정점의 온도 곡선(TJ) 및 타겟부의 온도 곡선(TS)이 도시되어 있다. 본 실시 예에서, 측정점은 AP(110, 도 2 참조) 표면의 임의의 지점이고, 타겟부는 케이스(Case, 도 2 참조)의 임의의 지점으로 가정된다.
도 5를 참조하면 AP(110)가 일정 크기 이상의 클럭 주파수로 동작함에 따라, AP(110)의 온도가 증가하고, 점차 증가되는 발열량이 케이스(Case)에 전달된다. 케이스(Case)에 전달된 발열량이 윈도우 부재가 외부로 방출하는 방출량보다 크면, 케이스(Case)에는 열이 누적되고 케이스(Case)의 온도는 증가한다.
케이스(Case)의 온도가 지속적으로 증가하여 기준 온도(TRS)에 도달하면, 전자 장치(10)는 케이스(Case)의 온도를 낮추기 위해 AP(110)의 클럭 주파수를 감소시킨다. 그리고, 클럭 주파수 감소에 따라 케이스(Case)의 온도가 낮아져 다른 기준 온도에 도달하면, 전자 장치(10)는 AP(110)의 데이터 처리 속도를 높이기 위해 AP(110)의 클럭 주파수를 감소시킨다.
한편, 본 실시 예에서, 온도 센서에 의해 온도가 측정되는 측정점은 AP(110) 상에 위치한다. 따라서, 케이스(Case)의 온도는 직접적으로 측정되지 않는다. 이 경우, 수학식 1 및 2 에서 설명한 열전달 모델링을 통해, 측정점의 온도로부터 케이스의 온도를 추정한다. 예를 들어, 케이스(Case)의 온도가 기준 온도(TRS)일 때, AP(110)의 온도는 소정의 온도(TA)가 될 것이다. 이때, 소정의 온도(TA)는 측정점의 타겟 고온(TA)이 된다. 한편, 그리고, 클럭 주파수 감소에 따라 케이스(Case)의 온도가 낮아져 다른 기준 온도에 도달할 때, AP(110)의 온도는 다른 소정의 온도(TB)가 될 것이다. 이때, 다른 소정의 온도(TB)는 측정점의 타겟 저온(TB)이 된다.
즉, 타겟 고온(TA) 및 타겟 저온(TB)은 케이스(Case)의 기준 온도와 대응된다. 따라서, 케이스(Case)의 온도를 일정 범위로 유지하기 위해서, 케이스(Case)의 온도를 직접 측정할 필요는 없다. 단지, 측정점의 온도를 측정하고, 측정된 온도가 타겟 고온(TA)보다 높거나 타겟 저온(TB)보다 낮은지를 판단하여, AP(110)의 클럭 주파수를 감소 또는 증가시키면 된다.
그리고, 열전달 모델의 일반적인 경우에 있어서, 케이스(Case)의 온도 변화는 AP(110)의 온도 변화도 작다. 따라서, 타겟 고온(TA)과 타겟 저온(TB)의 차이에 비해, 케이스(Case)의 온도 곡선이 변화되는 폭은 미미하다. 따라서, 실시 예로서, 케이스(Case)의 허용 가능한 온도를 기준 온도(TRS)로 설정하고, 케이스(Case)의 온다가 기준 온도(TRS)의 오차 범위 내로 유지되는 타겟 온도들을 타겟 고온(TA) 또는 타겟 저온(TB)으로 설정할 수 있다.
다시 도 5를 참조하면, 시간 구간 a, b 및 c가 도시되어 있다. 구간 a에서 AP(100)의 온도 곡선(TJ, 이하 AP 곡선이라 한다)은 지속적으로 증가한다. 그리고, 구간 a를 경과하면, AP 온도 곡선은 타겟 고온(TA)과 타겟 저온(TB) 사이에서 유지되도록 제어된다(스로틀링 구간).
그리고, AP 온도 곡선(TJ)의 증가 또는 감소에 따라 케이스(Case)의 온도 곡선(TS, 이하 케이스 온도 곡선)도 증가 또는 감소한다. 다만, 열전달 과정에서의 시간 지연으로 인해, 케이스 온도 곡선(TS)은 AP 온도 곡선(TJ)을 일정한 시간 차를 두고 따라간다. 따라서, 케이스 온도 곡선(TS)은 구간 b에서 지속적으로 증가한다. 그리고, 구간 b를 경과하면, 케이스 온도 곡선(TS)은 기준 온도(TRS)의 오차 범위 내에서 유지된다.
따라서, 구간 a를 경과하고 구간 b가 경과되기 전의 구간(구간 c)에서, 케이스(Case)의 온도는 기준 온도(TRS)에 미달하였지만, AP 온도 곡선은 스로틀링 구간에 진입되어 있다. 구간 c에서 AP(110)의 클럭 주파수는 타겟 온도들(TA, TB)에 의해 제어된다. 따라서, 케이스(Case)의 온도에는 마진(Margin)이 있음에도 불구하고, AP(110)의 클럭 주파수는 타겟 온도들(TA, TB)에 의해 제한되고, AP(110)는 최적의 데이터 처리 속도를 낼 수 없다.
도 6은 본 발명의 실시 예에 따른 온도 제어 방법을 나타낸다. 본 발명의 실시 예에 따르면, 온도 곡선들(TJ, TS)은 도 6과 같이 나타난다. 본 실시 예에서는 온도 곡선들(TJ, TS) 사이의 시간 지연을 고려하여, 케이스(Case, 도 2 참조)가 온도 마진을 갖는 구간에서 AP(110, 도 2 참조)의 클럭 주파수는 감소되지 않도록 제어된다.
본 실시 예에서, 케이스 온도 곡선(TS)이 기준 온도(TRS)에 도달할 때까지 AP(110)의 클럭 주파수는 감소되지 않는다. 따라서, AP(110, 또는 측정점)의 온도는 스로틀링 구간의 상한 온도(T2, 또는 타겟 고온)보다 더 높은 온도(T1, 이하 제 1 타겟 온도라 한다)까지 오버슈팅(Overshooting)한다. 여기서, 스로틀링 구간의 허용 온도는 케이스(Case)의 온도가 기준 온도(TRS)의 오차 범위내에서 지속적으로 유지되기 위한 측정점의 온도를 의미한다.
그리고, AP(110)의 온도가 제 1 타겟 온도에 도달하면, 케이스(Case)의 온도를 감소시키기 위해 전자 장치(10, 도 2 참조)는 AP(110)의 클럭 주파수를 감소시킨다. AP(110)의 클럭 주파수 감소에 따라, AP(110)의 온도는 낮아진다.
이후에는, 도 5와 마찬가지로, 케이스(Case)의 온도를 기준 온도(TRS)의 오차 범위내에서 지속적으로 유지하기 위한 타겟 고온(T2, 이하 ) 및 타겟 저온(T3)에 의해 AP(110)의 클럭 주파수가 제어된다.
예를 들어, AP(110)의 클럭 주파수가 낮아진 후에도, 구간 c에서는 여전히 AP(110)의 온도는 타겟 고온(T2, 이하 제 2 타겟 온도라 한다)보다 높다. 따라서, AP(110)의 클럭 주파수는 여전히 감소된 상태로 제어되고, AP(110)의 온도는 지속적으로 감소한다.
구간 c를 경과하여, 지속적으로 AP(110)의 온도가 감소되면, AP(110)의 온도는 타겟 저온(T3, 이하 제 3 타겟 온도라 한다)에 도달한다. AP(110)의 온도가 제 3 타겟 온도에 도달하면, 전자 장치(10)는 AP(110)의 데이터 처리 능력을 높이기 위해 AP(110)의 클럭 주파수를 증가시킨다. 그리고, AP(110)의 클럭 주파수가 증가함에 따라 AP(110)의 온도도 증가한다. AP(110)의 온도가 다시 증가함에 따라, AP(110)의 온도가 제 2 타겟 온도에 도달하면, 전자 장치(10)는 케이스(Case)의 온도를 낮추기 위해 AP(110)의 클럭 주파수를 다시 감소시킨다. 이처럼, 케이스(Case)의 온도를 기준 온도(TRS)의 오차 범위내에서 지속적으로 유지하기 위해, 전자 장치(10)는 AP(110, 또는 측정점)의 온도와 제 2 및 제 3 타겟 온도를 비교하여 AP(110)의 클럭 주파수를 반복적으로 증가 또는 감소시킨다.
상기와 같은 구성에 따르면, 케이스(Case)의 온도가 기준 온도(TRS)에 도달할 때까지의 구간(구간 a 및 구간 b, 이하 제 1 구간이라 한다) AP(110)의 클럭 주파수는 감소되지 않는다. 따라서, AP(110)가 높은 클럭 주파수로 동작하는 시간이 구간 b만큼 증가한다. 따라서, AP(110)의 데이터 처리 능력이 향상될 수 있다.
그리고, 케이스(Case)의 온도가 기준 온도(TRS)에 도달하면, AP(110)의 클럭 주파수는 감소되고, AP(110)의 온도 변화는 제 2 및 제 3 타겟 온도에 의해 제한된다. 그리고, 이러한 스로틀링 구간(구간 c를 경과한 이후의 구간, 이하 제 2 구간이라 한다)에서 AP(110)의 온도 변화를 제어하기 위해, AP(110)의 클럭 주파수가 증가 또는 감소된다.
한편, 제 1 구간 및 제 2 구간은 순차적으로 이어지고, 제 1 구간의 제 1 타겟 온도(T1, 도 6 참조)는 제 2 구간의 제 2 타겟 온도(T2)보다 높다.
또한, 제 1 구간은 측정점의 온도가 제 2 타겟 온도보다 높아지는 오버슈트 구간(구간 c)을 일부 또는 전부 포함한다.
실시 예로서, 제 1 구간은 측정점의 온도가 제 3 타겟 온도(T3)보다 낮은 제 1 지점, 측정점의 온도가 제 1 타겟 온도(T1)에 도달하는 제 2 지점 및 측정점의 온도가 제 1 타겟 온도(T1)보다 낮고 제 2 타겟 온도(T2)보다 높은 제 3 지점을 포함할 수 있다.
실시 예로서, 제 1 및 제 2 타겟 온도(T1, T2)의 차는 상기 제 2 및 제 3 타겟 온도(T2, T3)의 차의 적어도 0.5배 이상인 되도록 설정될 수 있다.
실시 예로서, 제 1 지점에서 상기 측정점의 온도와 상기 제 3 타겟 온도의 차는 상기 제 2 및 제 3 타겟 온도의 차의 적어도 2배 이상인 온도 제어 방법.
실시 예로서, 제 1 구간의 제 3 지점에서 측정점의 온도는 제 2 타겟 온도(T2)일 수 있다. 이 경우, 제 1 구간은 오버슈트 구간(구간 c)을 전부 포함한다.
실시 예로서, 제 2 구간은 상기 클럭 주파수의 감소 및 증가에 의해 반복적으로 측정점의 온도가 높거나 낮아지는 스로틀링(Throttling) 구간(구간 c를 경과한 이후 구간)을 포함한다.
한편, 본 실시 예에서 제 1, 제 2 및 제 3 타겟 온도는 케이스(Case)의 특정 시점의 특정 온도와 대응된다. 예를 들어, 제 1 타겟 온도는 제 1 구간에서, 케이스(Case)의 온도가 지속적으로 증가하여 기준 온도(TRS)에 도달할 때의 AP(110)의 온도로 설정될 수 있다. 마찬가지로, 제 2 타겟 온도(또는, 타겟 고온) 및 제 3 타겟 온도(또는, 타겟 저온)는 케이스(Case)의 온도가 기준 온도(TRS)의 오차 범위내에서 지속적으로 유지하기 위한, AP(110)의 온도로 설정될 수 있다. AP(110)의 온도와 케이스(Case)의 온도 사이의 대응 관계는 앞서 설명한 바와 동일한 방법(열전달 모델링 및 실험)을 통해 구할 수 있다.
상기와 같은 본 발명의 실시 예에 따르면, 전자 장치의 온도 또는 발열량이 적정 수준으로 제어된다. 또한, 온도를 적정 수준으로 제어하는 과정에서, AP(110)의 주파수가 감소되지 않은 구간이 길어지므로, 전자 장치의 데이터 처리 능력이 향상될 수 있다.
도 7 및 도 8은 본 발명에 따른 전자 장치의 온도 제어 방법을 나타내는 순서도이다. 본 실시 예에서, AP(110)의 클럭 주파수는 제 1 구간 및 제 2 구간에서 상이하게 제어된다.
도 7은 오버슈팅 구간에서의 온도 제어 방법을 나타내는 순서도이다. 도 7을 참조하면, 제 1 구간에서의 온도 제어 방법은 S110 단계 내지 S150 단계를 포함한다.
S110 단계에서, 전자 장치(10, 도 2 참조)는 측정점의 온도(TJ, 도 2 참조)를 측정한다. 실시 예로서, 측정점은 AP(110, 도 2 참조)의 표면 또는 내부의 임의의 지점일 수 있다. 실시 예로서, 측정점의 온도를 측정하는 온도 센서(111, 도 2 참조)는 AP(110)의 내부에 포함되거나, 기판(130, 도 2 참조)에 실장될 수 있다.
S120 단계에서, 전자 장치(10)는 반도체 칩이 동작하는 시간이 제 1 구간에 속하는지 판단한다. 반도체 칩이 제 1 구간에서 동작하면, 온도 제어 방법은 S130 단계로 진행한다. 그렇지 않으면, 온도 제어 방법은 S210 단계로 진행한다.
S130 단계에서, 전자 장치(10)는 측정된 측정점의 온도(TJ)와 제 1 타겟 온도(T1, 도 6 참조)를 비교한다. 여기서 제 1 타겟 온도(T1)는 제 1 구간에서 타겟부의 온도가 기준 온도(TRS)가 될 때의 측정점의 온도를 의미한다. 제 1 타겟 온도(T1)에 대한 구체적인 내용은 위에서 설명한 바와 동일하다.
S140 단계에서, 전자 장치(10)는 측정점의 온도(TJ)가 제 1 타겟 온도(T1)보다 크거나 같은지를 판단한다. 측정점의 온도(TJ)가 제 1 타겟 온도(T1)보다 크거나 같으면, 온도 제어 방법은 S150 단계로 진행한다. 그렇지 않으면, 온도 제어 방법은 S110 단계로 되돌아간다.
S150 단계에서, 전자 장치(10)는 타겟부의 온도를 낮추기 위해 AP(110)의 클럭 주파수를 감소시킨다.
상기 S150 단계가 종료하면, 전자 장치의 온도 제어 방법은 제 2 구간의 제어 방법으로 진행한다. 제 2 구간의 제어 방법은 도 8d에 나타나 있다.
도 8은 제 2 구간에서의 온도 제어 방법을 나타내는 순서도이다. 도 8을 참조하면, 제 2 구간에서의 온도 제어 방법은 S210 단계 내지 S260 단계를 포함한다.
S150 단계(도 7 참조)가 종료하면, 전자 장치의 온도 제어 방법은 S210 단계로 진행한다.
S210 단계에서, 전자 장치(10, 도 2 참조)는 측정점의 온도(TJ, 도 2 참조)를 측정한다. 측정점 및 측정점의 온도를 측정하는 온도 센서(111, 도 2 참조)에 대한 구체적인 내용은 도 7에서 설명한 바와 동일하다.
S220 단계에서, 전자 장치(10)는 측정된 측정점의 온도(TJ)를 타겟 온도와 비교한다. 여기서 타겟 온도는 제 2 타겟 온도(T2, 도 6 참조) 또는 제 3 타겟 온도(T3, 도 6 참조)일 수 있다. 제 2 및 제 3 타겟 온도(T2, T3)에 대한 구체적인 내용은 위에서 설명한 바와 동일하다.
S230 단계에서, 전자 장치(10)는 측정점의 온도(TJ)가 제 2 타겟 온도(T2)보다 크거나 같은지 판단한다. 측정점의 온도(TJ)가 제 2 타겟 온도(T2)보다 크거나 같으면, 온도 제어 방법은 S240 단계로 진행한다. 그렇지 않으면, 온도 제어 방법은 S250 단계로 진행한다.
S240 단계에서, 전자 장치(10)는 타겟부의 온도를 낮추기 위해 AP(110, 도 2 참조)의 클럭 주파수를 감소시킨다. AP(110)의 클럭 주파수가 감소되면 AP(110)이 발열량이 감소하고, 타겟부의 온도가 감소한다.
S250 단계에서, 전자 장치(10)는 측정점의 온도(TJ)가 제 3 타겟 온도(T3)보다 작거나 같은지 판단한다. 측정점의 온도(TJ)가 제 3 타겟 온도(T3)보다 작거나 같으면, 온도 제어 방법은 S260 단계로 진행한다. 그렇지 않으면, 온도 제어 방법은 종료한다.
S260 단계에서, 전자 장치(10)는 AP(110)의 데이터 처리 능력을 향상시키기 위해 AP(110)의 클럭 주파수를 증가시킨다. AP(110)의 클럭 주파수가 증가되면 AP(110)이 발열량이 증가하고, 타겟부의 온도가 증가할 것이다.
상기와 같은 본 발명의 실시 예에 따르면, 전자 장치의 온도 또는 발열량이 적정 수준으로 제어된다. 또한, 온도를 적정 수준으로 제어하는 과정에서, AP(110)의 주파수가 감소되지 않은 구간이 길어지므로, 전자 장치의 데이터 처리 능력이 향상될 수 있다.
도 9는 본 발명의 실시 예에 따른 온도 제어 방법을 예시적으로 설명하기 위한 전자 장치(10)의 블록도이다. 도 9를 참조하면, AP(400)는 온도 측정 유닛(430)을 포함하고, 또한 표시 패널(43)은 온도 측정 유닛(43_2)을 포함한다.
본 발명의 실시 예에 따른 전자 장치(10)의 DTM 모듈(420)은 실시간으로 감지된 AP 온도 및 표시 패널(43)의 온도에 대응하는 온도 관리 테이블을 이용하여 전자 장치(10)의 타겟부 온도를 관리할 수 있다.
이때, 타겟부는 표시 패널(43)의 임의의 지점일 수 있다.
여기서 온도 관리 테이블은 측정점 온도와 타겟부 온도 사이의 대응 관계를 나타내는 정보를 포함한다. 측정점 온도와 타겟 온도 사이의 대응 관계를 구하는 구체적인 방법은 위에서 설명한 바와 동일하다.
본 발명의 실시 예에 따른 전자 장치(10)는 AP 및 표시 패널에 온도 측정 유닛들을 포함할 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 표면 온도 제어 방법을 예시적으로 설명하기 위한 전자 장치(10)의 블록도이다. 도 10을 참조하면, AP(500)는 온도 측정 유닛(430)을 포함하고, 표시 패널(53)은 온도 측정 유닛(53_2), 이미지 센서(55)는 온도 측정 유닛(55_2)을 포함한다.
본 발명의 실시 예에 따른 전자 장치(10)의 DTM 모듈(520)은 실시간으로 감지된 AP 온도, 표시 패널(53)의 온도, 및 이미지 센서(55)의 온도에 대응하는 온도 관리 테이블을 이용하여 전자 장치(10)의 타겟부 온도를 관리할 수 있다.
여기서 타겟부는 표시 패널(53) 또는 이미지 센서(55)의 임의의 지점일 수 있다.
한편, 타겟부에 온도 센서가 포함된 경우, 본 발명에 따른 온도 제어 방법은, 타겟부의 온도를 직접 측정할 수 있다. 그러한 경우, 전자 장치(10)는 타겟부의 온도가 기준 온도(TRS)에 도달하였는지 판단하고, 타겟부의 온도가 기준 온도(TRS)보다 높으면 AP(400, 500)의 동작 주파수를 감소시킨다. 또는, 전자 장치(10)는 타겟부의 온도가 기준 온도(TRS)에 도달하였는지 판단하고, 타겟부의 온도가 기준 온도(TRS)보다 낮으면 AP(400, 500)의 동작 주파수를 증가시킨다.
도 11은 본 발명에 따른 전자 장치의 온도 제어 방법을 멀티 칩 패키지의 메모리에 적용한 예를 보여주는 도면이다. 도 11을 참조하면, 멀티 칩 패키지(1000)는 회로 기판(1001) 위에 AP(1100) 및 메모리(1200)가 차례로 적층된 구조를 갖는다. AP(1100)와 메모리(1200) 사이에는 스페이서(1002)가 포함될 수 있다. 회로 기판(1001)의 하부에는 멀티 칩 패키지(1000)가 메인 회로 기판에 연결되기 위한 연결 범프들(1003)이 존재한다.
AP(1100)은 응용을 수행하기 위한 프로세서로써, 적어도 하나의 중앙처리장치(1120)를 포함한다. 중앙처리장치(1120)는 AP(1100)의 전반적인 동작을 제어한다. 중앙처리장치(1120)는 메모리(1200)의 열관리를 위하여 메모리 온도(Tm)를 근거로 하여 AP(1100)를 제어한다. 예를 들어, 중앙처리장치(1120)는 메모리 온도(Tm)를 낮추기 위하여 AP(1000)의 동작 주파수를 낮출 수 있다. AP(1100)와 메모리(1200)가 적층된 구조이기 때문에, AP(1100)에서 발생한 열은 메모리(1200)에 전달된다. 따라서 AP(1100)의 동작 주파수를 낮춤으로써 AP(1100)의 온도를 낮추면, 메모리 온도(Tm)도 낮아질 것이다.
메모리(1200)는 응용을 수행하는데 필요한 데이터를 저장하는 장치이다. 메모리(1200)는 휘발성 메모리(예를 들어, DRAM, SRAM), 비휘발성 메모리(예를 들어, NAND, NOR, PRAM, FRAM, RRAM), 혹은 퓨전 메모리(예를 들어, OneNAND, OneDRAM) 등 데이터를 저장하기 위한 어떠한 종류의 메모리일 수 있다.
메모리(1200)는 메모리 온도(Tm)를 측정하기 위한 온도 측정 유닛(1220)을 포함한다. 여기서 온도 측정 유닛(1220)은 메모리(1200)의 정션 온도를 감지할 수 있다.
실시 예에 있어서, 온도 측정 유닛(1220)은 메모리 온도(Tm)를 실시간으로 감지하고, 감지된 메모리 온도(Tm)를 중앙처리장치(1120)로 전달할 수 있다.
다른 실시 예에 있어서, 온도 측정 유닛(1220)은 중앙처리장치(1120)의 온도 측정 명령에 응답하여 메모리 온도(Tm)를 감지하고 및 감지된 메모리 온도(Tm)를 중앙처리장치(1120)로 전달할 수 있다.
멀티 칩 패키지(1000)는, 메모리(타겟 대상)의 열을 관리하기 위하여 실시간으로 감지된 메모리 온도(Tm)를 근거로 하여 AP(1100, 비타겟 대상)를 제어한다.
메모리의 온도를 제어하는 구체적인 방법은 도 6 및 7에서 설명한 바와 실질적으로 동일하다.
도 12는 본 발명에 따른 전자 장치의 온도 제어 방법을 모바일 장치에 적용한 예를 블록도이다. 도 12를 참조하면, 모바일 장치(2000)는 메모리(2100), 프로세싱 시스템(2200), 무선 송수신기(2300), 오디오 입출력 장치(2400), 기타 입출력 장치(2500), 디스플레이 제어기 및 디스플레이 장치(2600), 입력 장치(2700), 및 전원 공급부(2800)를 포함한다.
모바일 장치(2000)의 온도를 제어하는 구체적인 방법은 도 6 및 7에서 설명한 바와 실질적으로 동일하다.
본 발명은 태블릿 PC에 적용가능하다.
도 13은 본 발명의 실시 예에 따른 태블릿 PC를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 태블릿 PC(3000)는 메모리(3500)의 열을 관리한다.
태블릿 PC(3000)의 온도를 제어하는 구체적인 방법은 도 6 및 7에서 설명한 바와 실질적으로 동일하다.
한편, 본 발명의 반도체 칩 또는 AP는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 예를 들어, PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들이 이용될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한 각 실시 예는 여러 가지 형태로 변형될 수 있다. 예를 들어, 제 1 타겟 온도(T1)는 제 1 구간에서 타겟부의 온도가 기준 온도(TRS)가 될 때의 측정점의 온도를 의미하는 것으로 되어 있지만, 제 1 타겟 온도(T1)는 이에 한정되지 않는다. 예를 들어, 제 1 타겟 온도(T1)는 타겟부의 온도 마진을 확보하기 위해, 타겟부의 온도가 기준 온도(TRS)보다 다소 낮은 온도일 때의 측정점의 온도룰 제 1 타겟 온도로 설정할 수 있다.
또한, 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명

Claims (10)

  1. 반도체 칩을 포함하는 전자 장치의 온도 제어 방법에 있어서,
    상기 반도체 칩에 위치하는 측정점의 온도를 측정하는 단계;
    제 1 시간 구간에서, 상기 측정점의 온도를 제 1 타겟 온도와 비교하는 단계;
    상기 비교한 결과, 상기 측정점의 온도가 상기 제 1 타겟 온도보다 높으면, 상기 반도체 칩의 클럭 주파수를 감소시켜 상기 전자 장치에 포함되는 부품들 중에서 상기 반도체 칩을 제외한 나머지 부품들 중 하나인 타겟부의 온도를 제어하는 단계; 및
    상기 제 1 시간 구간에 순차적으로 이어지는 제 2 시간 구간에서, 상기 측정점의 온도를 상기 제 1 타겟 온도보다 낮은 제 2 타겟 온도와 비교하는 단계를 포함하는 온도 제어 방법.
  2. 제 1 항에 있어서,
    상기 타겟부의 상기 온도는 상기 측정점의 상기 온도가 상기 제 2 타겟 온도에 도달한 이후에 기준 온도에 도달하고,
    상기 제 1 타겟 온도는 상기 타겟부의 상기 온도가 상기 기준 온도에 도달하는 시점에서의 상기 측정점의 상기 온도인 온도 제어 방법.
  3. 제 1 항에 있어서,
    상기 제 2 시간 구간에서 상기 클럭 주파수의 감소로 상기 측정점의 온도가 상기 제 2 타겟 온도보다 낮은 제 3 타겟 온도보다 낮아지면, 상기 클럭 주파수를 증가시키는 단계를 더 포함하는 온도 제어 방법.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 타겟 온도의 차는 상기 제 2 및 제 3 타겟 온도의 차의 적어도 0.5배 이상인 온도 제어 방법.
  5. 제 3 항에 있어서,
    상기 제 1 시간 구간은 상기 측정점의 온도가 상기 제 2 타겟 온도보다 높아지는 오버슈트(Overshoot) 구간을 포함하는 온도 제어 방법.
  6. 제 5 항에 있어서,
    상기 제 1 시간 구간은 상기 측정점의 온도가 상기 제 3 타겟 온도보다 낮은 제 1 지점, 상기 측정점의 온도가 상기 제 1 타겟 온도에 도달하는 제 2 지점 및 상기 클럭 주파수의 감소에 의해 상기 측정점의 온도가 상기 제 1 타겟 온도보다 낮고 상기 제 2 타겟 온도보다 높은 제 3 지점을 포함하는 온도 제어 방법.
  7. 제 3 항에 있어서,
    상기 제 2 시간 구간에서 상기 클럭 주파수의 증가로 상기 측정점의 온도가 상기 제 2 타겟 온도보다 높아지면, 상기 클럭 주파수를 감소시키는 단계를 더 포함하고,
    상기 제 2 시간 구간은 상기 클럭 주파수의 감소 및 증가에 의해 반복적으로 상기 측정점의 온도가 낮아지고 높아지는 스로틀링(Throttling) 구간을 포함하는 온도 제어 방법.
  8. 제 2 항에 있어서,
    상기 제 2 타겟 온도는 상기 타겟부의 상기 기준 온도에 대응되는 온도 제어 방법.
  9. 제 8 항에 있어서,
    상기 제 2 타겟 온도와 상기 기준 온도 사이의 대응 관계는,
    관계식 (상기 제 2 타겟 온도 = 상기 기준 온도 ＋ 열저항 × 방출열)에 의해 정의되고,
    상기 열저항은 상기 반도체 칩과 상기 타겟부 사이의 열저항이고, 상기 방출열은 상기 반도체 칩으로부터 상기 타겟부로 방출되는 방출열을 나타내는 온도 제어 방법.
  10. 삭제
KR1020120059948A 2012-06-04 2012-06-04 전자 장치 및 그것의 온도 제어 방법 Active KR102015565B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120059948A KR102015565B1 (ko) 2012-06-04 2012-06-04 전자 장치 및 그것의 온도 제어 방법
US13/830,651 US8988115B2 (en) 2012-06-04 2013-03-14 Electronic device and method for controlling temperature thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059948A KR102015565B1 (ko) 2012-06-04 2012-06-04 전자 장치 및 그것의 온도 제어 방법

Publications (2)

Publication Number Publication Date
KR20130136266A KR20130136266A (ko) 2013-12-12
KR102015565B1 true KR102015565B1 (ko) 2019-08-28

Family

ID=49669459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059948A Active KR102015565B1 (ko) 2012-06-04 2012-06-04 전자 장치 및 그것의 온도 제어 방법

Country Status (2)

Country Link
US (1) US8988115B2 (ko)
KR (1) KR102015565B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102245721B (zh) 2008-12-10 2015-03-11 威士伯采购公司 具有酚官能团的聚酯聚合物以及由其形成的涂料组合物
US9927266B2 (en) * 2012-02-27 2018-03-27 Nxp Usa, Inc. Multi-chip device with temperature control element for temperature calibration
US9531388B2 (en) * 2012-12-21 2016-12-27 Renesas Electronics Corporation Semiconductor device and method for controlling the same
KR102084553B1 (ko) * 2013-01-03 2020-03-04 삼성전자주식회사 메모리 시스템
KR102063817B1 (ko) 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
JP6180392B2 (ja) 2014-09-30 2017-08-16 三菱電機株式会社 冷却異常検出システム
US10141058B1 (en) 2015-02-17 2018-11-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US20160266629A1 (en) * 2015-03-09 2016-09-15 Advanced Micro Devices, Inc. Changing power limits based on device state
US10503222B2 (en) * 2015-09-21 2019-12-10 Qualcomm Incorporated Circuits and methods providing temperature mitigation for computing devices using estimated skin temperature
JP6565632B2 (ja) * 2015-11-24 2019-08-28 富士通株式会社 電子機器、表面温度計算方法および表面温度計算プログラム
US10037258B2 (en) 2016-02-01 2018-07-31 Qualcomm Incorporated System and method for intelligent thermal management using dynamic performance floors in a portable computing device
US11399720B2 (en) * 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices
US10043428B2 (en) 2016-05-25 2018-08-07 Microsoft Technology Licensing, Llc Evaluation of a display temperature
US10390114B2 (en) * 2016-07-22 2019-08-20 Intel Corporation Memory sharing for physical accelerator resources in a data center
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
CN106844135B (zh) * 2016-12-01 2020-03-31 北京安云世纪科技有限公司 移动终端的温度监控方法、装置及移动终端
KR102325564B1 (ko) 2017-03-08 2021-11-12 삼성전자주식회사 전자 장치의 동적 열 관리 방법
US10571981B2 (en) * 2018-04-09 2020-02-25 Dell Products L.P. System and method of transferring energy in information handling system
KR20240016010A (ko) 2022-07-28 2024-02-06 삼성전자주식회사 시스템 온 칩 및 시스템 온 칩을 포함하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268769A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｃｐｕ動作速度制御装置とその制御方法
US20120049933A1 (en) * 2010-09-01 2012-03-01 Symbol Technologies, Inc. Thermal management of a mobile device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930110A (en) * 1994-03-28 1999-07-27 Kabushiki Kaisha Toshiba Computer system having detachable expansion unit
US5490059A (en) * 1994-09-02 1996-02-06 Advanced Micro Devices, Inc. Heuristic clock speed optimizing mechanism and computer system employing the same
US5451892A (en) 1994-10-03 1995-09-19 Advanced Micro Devices Clock control technique and system for a microprocessor including a thermal sensor
JPH08115142A (ja) 1994-10-13 1996-05-07 Canon Inc 電子機器
KR0163704B1 (ko) 1995-05-31 1998-12-15 김광호 마이크로 컨트롤러 칩의 과열 감지 장치 및 그 제어방법
JP3670866B2 (ja) 1998-10-23 2005-07-13 三洋電機株式会社 温度センサーを固定しているプリント基板
JP3049051B1 (ja) * 1999-03-31 2000-06-05 新潟日本電気株式会社 中央処理装置の温度制御回路
KR100601617B1 (ko) 1999-08-20 2006-07-14 삼성전자주식회사 Ｃｐｕ 열제어 기능을 갖는 개인용 컴퓨터 및 그 ｃｐｕ 열제어방법
JP3715475B2 (ja) 1999-09-13 2005-11-09 富士通株式会社 電子機器用温度制御回路および電子機器の温度制御方法
JP2002237373A (ja) * 2001-02-09 2002-08-23 Japan Servo Co Ltd ヒートローラ制御装置
JP2002335060A (ja) 2001-05-11 2002-11-22 Matsushita Electric Works Ltd 回路基板
JP2003188568A (ja) 2001-12-14 2003-07-04 Nec Corp 電子部品の実装構造体
US6777900B2 (en) * 2002-04-30 2004-08-17 Mitac Technology Corp. Method for controlling hear dissipation of electronic device
KR20040018051A (ko) 2002-08-24 2004-03-02 엘지전자 주식회사 휴대용 컴퓨터에서의 열 관리 방법 및 장치
JP3641258B2 (ja) * 2002-08-26 2005-04-20 株式会社東芝 電子機器
JP2004241405A (ja) 2003-02-03 2004-08-26 Denso Corp 電子部品保温用素子のプリント配線基板への実装構造
WO2004095886A1 (en) 2003-04-22 2004-11-04 Matsushita Electric Industrial Co. Ltd. High-frequency dielectric heating device and printed board with thermistor
JP4392590B2 (ja) 2003-10-31 2010-01-06 ソニー株式会社 温度制御装置及びその方法、携帯端末装置並びに温度制御プログラム
KR20050056410A (ko) 2003-12-10 2005-06-16 주식회사 팬택 휴대용 단말기의 온도 보상 방법
US7590509B2 (en) * 2005-06-23 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for testing a processor
JP4777764B2 (ja) 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
US8020038B2 (en) * 2006-09-28 2011-09-13 Hewlett-Packard Development Company, L.P. System and method for adjusting operating points of a processor based on detected processor errors
JP2008244288A (ja) 2007-03-28 2008-10-09 Fujitsu Ltd 温度制御装置を備えた半導体装置及びプリント回路板
JP5034830B2 (ja) 2007-09-27 2012-09-26 三菱マテリアル株式会社 チップ型サーミスタ及びこれを備えた回路基板
KR101505551B1 (ko) 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
TWI466437B (zh) 2010-03-29 2014-12-21 Kyocera Kinseki Corp Piezoelectric vibrator
JP2011253971A (ja) 2010-06-03 2011-12-15 Hitachi Ltd 電子式制御装置及びその余寿命予測方法
KR101752829B1 (ko) 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
JP5738141B2 (ja) * 2011-09-20 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサシステム
KR101840852B1 (ko) 2011-10-10 2018-03-22 삼성전자주식회사 모바일 장치의 표면 온도 관리 방법 및 멀티칩 패키지의 메모리 열관리 방법
KR20130074293A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 전자 장치 및 그것의 온도 제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268769A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｃｐｕ動作速度制御装置とその制御方法
US20120049933A1 (en) * 2010-09-01 2012-03-01 Symbol Technologies, Inc. Thermal management of a mobile device

Also Published As

Publication number Publication date
KR20130136266A (ko) 2013-12-12
US20130321041A1 (en) 2013-12-05
US8988115B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
KR102015565B1 (ko) 전자 장치 및 그것의 온도 제어 방법
US10198049B2 (en) Surface temperature management method of mobile device and memory thermal management method of multichip package
JP6275376B2 (ja) 装置の温度を管理する方法及び熱電冷却パッケージ並びに携帯用モバイル装置
JP6381480B2 (ja) 半導体装置
TWI506624B (zh) 使用系統熱感測資料之記憶體操作
US10042402B2 (en) Systems and methods for thermal management of a chassis-coupled modular mobile electronic device
US10678316B2 (en) Reducing thermal cycling fatigue
KR20200077931A (ko) 폴더블 전자 장치
US10165705B2 (en) Partitioned cooling for electronic devices and systems
TW201719643A (zh) 用於熱電記憶體溫度控制之系統及方法
KR102325564B1 (ko) 전자 장치의 동적 열 관리 방법
KR20140131880A (ko) 휴대용 전자 디바이스
TW201917840A (zh) 包括絕熱壁的半導體封裝
KR20170097147A (ko) 전자 구성요소의 열 관리
CN108376251A (zh) 控制方法、控制装置、终端、计算机设备和存储介质
CN110727559A (zh) 电子设备、电子设备控制方法及存储介质
US10058952B2 (en) Bonding stage and bonding apparatus comprising the same
KR20230103793A (ko) 반도체를 포함하는 전자 장치
TWI703396B (zh) 承載結構及其形成方法及光學投影模組
KR20160094626A (ko) 전자 장치의 이미지 처리 방법 및 이미지 처리 장치
US11343941B2 (en) Electronic device, control device, and control method
KR20150134696A (ko) 디커플링 캐패시터를 포함하는 컴패니언 집적회로 및 이를 포함하는 모바일장치
WO2025119141A1 (zh) 镜头模组及其控制方法、控制装置和电子设备
CN108848207A (zh) 光电投射模组的控制系统及控制方法和终端
US20240292571A1 (en) Electronic device comprising printed circuit board structure accommodating thermal interface material

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120604

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170525

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120604

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180604

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20181217

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220727

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240729

Start annual number: 6

End annual number: 6