[go: up one dir, main page]

KR102011456B1 - 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법 - Google Patents

결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법 Download PDF

Info

Publication number
KR102011456B1
KR102011456B1 KR1020180010245A KR20180010245A KR102011456B1 KR 102011456 B1 KR102011456 B1 KR 102011456B1 KR 1020180010245 A KR1020180010245 A KR 1020180010245A KR 20180010245 A KR20180010245 A KR 20180010245A KR 102011456 B1 KR102011456 B1 KR 102011456B1
Authority
KR
South Korea
Prior art keywords
chamber
substrate
plasma
voltage
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180010245A
Other languages
English (en)
Other versions
KR20190091156A (ko
Inventor
이효창
김정형
성대진
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020180010245A priority Critical patent/KR102011456B1/ko
Publication of KR20190091156A publication Critical patent/KR20190091156A/ko
Application granted granted Critical
Publication of KR102011456B1 publication Critical patent/KR102011456B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 소자 제조 장치에 관한 것으로서, 플라즈마를 발생시키기 위한 챔버, 기판을 지지하는 기판 지지부, 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부, 상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부, 상기 챔버 내에 플라즈마가 발생하는 공간과 상기 기판 사이에 그리드 구조물을 포함하고, 상기 그리드 구조물에 소정의 시간동안 음의 전압을 공급하여 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되고 결정화되는 것을 특징으로 한다.

Description

결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법{Apparatus and Method for crystallizing semiconductor particle and manufacturing polycrystalline thin film}
본 발명은 다결정 반도체 증착을 위한 반도체 소자 제조 장치 및 방법에 관한 것으로, 기판에 다결정 반도체 박막을 증착하기 위한 장치 및 방법에 관한 것이다. 좀 더 구체적으로 본 발명은 플라즈마가 발생하는 공간에서 생성된 반도체 입자를 포획하여 결정화하고 이를 기판에 증착하기 위한 장치 및 방법에 관한 것이다.
비정질 반도체 및 다결정 반도체를 이용하는 전자장치가 여러 분야에 사용되고 있는데, 액정 디스플레이(LCD: Liquid Crystal Display), 유기발광 다이오드(OLED: Organic Light Emitting Diode) 등 평판 디스플레이에서는 박막 트랜지스터를 형성하기 위하여 유리기판 또는 플렉시블 기판에 비정질 반도체 또는 다결정 반도체를 형성하고 있다.
그런데 플렉시블 기판뿐만 아니라 유리기판은 고온에서 변형되므로 충분히 낮은 온도에서 박막 증착 공정이 수행되어야 하고, 비정질 반도체를 기판에 증착하기 위하여 저온 플라즈마 화학기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 방법이 일반적으로 사용되고 있다.
비정질 반도체를 이용하여 다결정 반도체를 형성하는 방법으로는 고상 결정화(SPC: Solid Phase Crystallization) 방법, 금속유도 결정화(MIC: Metal Induced Crystallization) 방법, 엑시머 레이저 어닐링 (ELA: Excimer Laser Annealing) 방법, 순차측면 고상(SLS: Sequential Lateral Solidification) 방법 등이 있다.
이러한 방법들 중에서 엑시머 레이저 어닐링 방법이 가장 일반적으로 사용되고 있는데, 먼저 비정질 반도체를 기판에 증착한 후 상기 증착된 비정질 반도체에 대하여 엑시머 레이저로 순간적으로 어닐링하여 다결정 반도체로 결정화 공정을 수행하고 있다.
이와 관련하여, 등록특허공보 제10-0971951호에는 비정질 실리콘층에 레이저 조사를 수행하여 비정질 실리콘층을 폴리실리콘층으로서 결정화 및 활성화하는 방법 및 이를 이용한 폴리실리콘 박막트랜지스터 제조 방법에 관하여 개시하고 있으나, 상기 엑시머 레이저는 점 단위 또는 선 단위의 조사만 가능하므로, 결정화를 위한 영역이 대면적인 경우 공정시간이 증가한다는 문제점이 있다.
또한 등록특허공보 제10-1744006호에서는 플라즈마를 발생시킬 수 있는 챔버 내의 기판 상에 비정질 실리콘 층을 준비하고, 플라즈마를 발생시켜 상기 비정질 실리콘 층이 플라즈마에 노출되도록 하고, 상기 기판에 펄스 양전압을 인가하여, 상기 플라즈마 내의 전자를 상기 비정질 실리콘 층에 입사되도록 하여 플라즈마 내의 전자가 비정질 실리콘 층에 주입되어 비정질 실리콘 층의 결정화를 이루고 있으나, 상기 플라즈마 내의 전자를 비정질 실리콘 층에 주입하게 되면 플라즈마가 발생되는 공간에 전자가 부족한 현상이 발생하여 플라즈마가 안정적으로 발생하지 못하고, 전자는 이온에 비하여 질량이 아주 작아 결정화를 위한 에너지 전달에 비효율적이라는 문제점이 있다.
또한 상기 종래기술에서는 다결정 실리콘을 형성하기 위해서는 먼저 비정질 실리콘 층을 기판에 형성해야 하고, 이후 플라즈마 내의 전자를 상기 비정질 실리콘 층에 주입해야 하므로 공정이 비효율적이라는 문제점이 있다.
등록특허공보 제10-0971951호 등록특허공보 제10-1744006호
본 발명은 상기 문제점들을 해결하기 위한 것으로서, 다결정 반도체 증착을 위한 반도체 소자 제조 장치 및 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 안정적으로 유지되는 플라즈마에 의하여 다결정 반도체를 증착하여 공정비용 및 공정시간을 감소시키는 것을 목적으로 한다.
본 발명이 해결하고자 하는 과제는 상기 목적으로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 기술적 과제는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.
본 발명에서는, 상기 과제를 해결하기 위하여 이하의 구성을 포함한다.
본 발명은 반도체 소자 제조 장치에 관한 것으로서, 플라즈마를 발생시키기 위한 챔버, 기판을 지지하는 기판 지지부, 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부, 상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부, 상기 챔버 내에 플라즈마가 발생하는 공간과 상기 기판 사이에 그리드 구조물을 포함하고, 상기 그리드 구조물에 소정의 시간동안 음의 전압을 공급하여 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 것을 특징으로 한다.
본 발명의 상기 그리드 구조물에 스위치를 연결하여 음의 직류 전압을 공급하는 경우 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되고, 상기 스위치를 차단하는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 한다.
본 발명의 상기 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가되고, 상기 그리드 구조물에 음의 전압이 공급되는 경우 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되고, 상기 그리드 구조물에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 한다.
본 발명의 상기 교류 전압은 펄스 전압이고, 상기 펄스 전압의 듀티비를 조절하여 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획되고 결정화되는 시간을 조절할 수 있는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 장치에 관한 것으로서, 플라즈마를 발생시키기 위한 챔버, 기판을 지지하는 기판 지지부, 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부, 상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부, 상기 기판 지지부에 RF 전력을 공급하는 제2 RF 전력 공급부, 상기 기판 지지부와 상기 제2 RF 전력 공급부 사이에 연결되는 정전용량부를 포함하고, 상기 기판 지지부에 음의 전압이 공급되는 동안 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 것을 특징으로 한다.
본 발명의 상기 제2 RF 전력 공급부는 펄스 전력 공급부이고, 상기 펄스 전력 공급부에서 공급하는 펄스 전압의 듀티비를 조절하여 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 시간을 조절할 수 있는 것을 특징으로 한다.
본 발명의 상기 기판 지지부에 음의 전압이 해제되거나 양의 전압이 공급되는 동안 결정화된 상기 음전하가 축적된 중성입자가 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 장치에 관한 것으로서, 플라즈마를 발생시키기 위한 챔버, 기판을 지지하는 기판 지지부, 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부, 상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부, 상기 기판 지지부에 RF 전력을 공급하는 제2 RF 전력 공급부, 상기 기판 지지부와 상기 제2 RF 전력 공급부 사이에 연결되는 정전용량부, 상기 챔버 내에 플라즈마가 발생하는 공간과 상기 기판 사이에 그리드 구조물을 포함하고, 상기 그리드 구조물에 소정의 시간동안 음의 전압을 공급하여 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 포획되어 결정화되는 것을 특징으로 한다.
본 발명의 상기 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가되고, 상기 그리드 구조물에 음의 전압이 공급되는 경우 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되고, 상기 그리드 구조물에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 한다.
본 발명의 상기 교류 전압은 펄스 전압이고, 상기 펄스 전압의 듀티비를 조절하여 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 시간을 조절할 수 있는 것을 특징으로 한다.
본 발명의 제2 RF 전력 공급부에서 공급하는 RF 전력의 주파수는 상기 그리드 구조물에 공급되는 교류 전압의 주파수의 정수배인 것을 특징으로 한다.
본 발명의 상기 제2 RF 전력 공급부는 펄스 전력 공급부이고, 상기 펄스 전력 공급부에서 공급하는 펄스 전압의 듀티비를 조절하여 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과한 후 가속시킬 수 있는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 방법에 관한 것으로서, 챔버 내의 기판 지지부에 기판을 이송하여 위치시키는 단계; 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 단계; 상기 챔버 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계; 상기 챔버 내의 플라즈마가 발생하는 공간과 상기 기판 사이에 설치되는 그리드 구조물에 스위치를 연결하는 경우 음의 직류 전압이 공급되는 단계; 상기 음의 직류 전압이 공급되는 단계 동안, 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 단계; 상기 그리드 구조물에 공급되는 음의 직류 전압이 차단되는 단계; 상기 음의 직류 전압이 차단되는 단계 동안, 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 방법에 관한 것으로서, 챔버 내의 기판 지지부에 기판을 이송하여 위치시키는 단계; 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 단계; 상기 챔버 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계; 상기 챔버 내의 플라즈마가 발생하는 공간과 상기 기판 사이에 설치되는 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가되는 단계; 상기 그리드 구조물에 음의 전압이 공급되는 경우 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 단계; 상기 그리드 구조물에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 방법에 관한 것으로서, 챔버 내의 기판 지지부에 기판을 이송하여 위치시키는 단계; 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 단계; 상기 챔버 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계; 상기 기판 지지부에 정전용량부를 통하여 제2 RF 전력을 공급하는 단계; 상기 제2 RF 전력을 공급하는 단계에서 상기 기판 지지부에 음의 전압이 공급되는 동안 상기 챔버 내의 플라즈마 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 단계; 상기 제2 RF 전력을 공급하는 단계에서 상기 기판 지지부에 음의 전압이 해제되거나 양의 전압이 공급되는 동안 결정화된 상기 음전하가 축적된 중성입자가 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명은 비정질 반도체 박막을 형성할 필요 없이 다결정 반도체 박막을 형성하는 것이 가능한 효과가 있다.
또한 본 발명은 레이저에 의한 어닐링 공정을 할 필요 없이 다결정 반도체 박막을 형성하는 것이 가능한 효과가 있다.
본 발명에 의한 효과는 상기 효과로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 효과는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.
도 1은 본 발명의 그리드 구조물에 음의 직류 전압이 인가될 수 있는 구성도를 도시한다.
도 2는 본 발명의 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가될 수 있는 구성도를 도시한다.
도 3은 본 발명의 정전용량부를 통하여 그리드 구조물에 공급되는 펄스 전압 파형을 도시한다.
도 4는 본 발명의 기판 지지부에 정전용량부를 통하여 제2 RF 전력 공급부가 연결되는 구성도를 도시한다.
도 5는 본 발명의 기판 지지부에 정전용량부를 통하여 펄스 전력 공급부가 연결되는 구성도를 도시한다.
도 6은 본 발명의 그리드 구조물에 음의 직류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 제2 RF 전력 공급부가 연결되는 구성도를 도시한다.
도 7은 본 발명의 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 제2 RF 전력 공급부가 연결되는 구성도를 도시한다.
도 8은 본 발명의 그리드 구조물에 음의 직류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 펄스 전력 공급부가 연결되는 구성도를 도시한다.
도 9는 본 발명의 정전용량부를 통하여 기판 지지부에 공급되는 펄스 전압 파형을 도시한다.
도 10은 본 발명의 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 펄스 전력 공급부가 연결되는 구성도를 도시한다.
이하 본 발명의 바람직한 실시예에 따른 전체적인 구성 및 작용에 대해 설명하기로 한다. 이러한 실시예는 예시적인 것으로서 본 발명의 구성 및 작용을 제한하지는 아니하고, 실시예에서 명시적으로 나타내지 아니한 다른 구성 및 작용도 이하 본 발명의 실시예를 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있는 경우는 본 발명의 기술적 사상으로 볼 수 있을 것이다.
플라즈마 내에 플로팅(floating) 기판을 놓게 되면 상기 기판에 전자, 이온, 중성원자가 충돌하게 되며, 전자가 상기 기판에 충돌하면 음(-) 전하를 상기 기판에 주고, 이온이 충돌을 하면 양(+) 전하를 상기 기판에 주게 된다.
그런데 플라즈마 내 이온의 밀도는 전자의 밀도와 유사하고 전자의 평균속도는 이온의 평균속도에 비해 아주 크므로 상기 기판에 도달하는 전자의 수가 이온의 수보다 아주 많게 되어 상기 기판은 음(-) 전하로 축적된다.
한편 플라즈마 내에는 중성원자 또는 중성원자가 응집되어 형성된 입자가 상기 기판과 같은 역할을 하게 되어 상기 중성원자 또는 중성원자가 응집되어 형성된 입자에 음(-) 전하가 축적된다.
한편 플라즈마 공정에서는 항상 가스를 흘려주게 되는데, 플라즈마 화학증착(PECVD: Plasma Enhanced Chemical Vapor Deposition)과 같은 경우는 가스 밀도를 기판 위에 균일하게 분포시킬 수 있도록 가스방출구멍이 고안된 샤워 헤드(shower head)를 사용하는 것이 보편화되어 있다.
비정질 반도체 박막을 기판에 형성하기 위하여 일반적으로 플라즈마 화학증착 공정을 사용하는데, 이러한 공정에서는 비정질 반도체 입자가 결정화되지 못하고 기판에 증착되어 박막을 형성하게 된다.
이하 발명의 구체적인 실시예에 따른 전체적인 구성 및 동작에 대해 설명하기로 한다.
도 1은 본 발명의 그리드 구조물에 음의 직류 전압이 인가될 수 있는 구성도를 도시한다.
도 1을 참조하면, 본 발명은 반도체 소자 제조 장치에 관한 것으로서, 플라즈마를 발생시키기 위한 챔버(100), 기판(200)을 지지하는 기판 지지부(300), 상기 기판(200) 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버(100) 내에 주입하는 가스 주입부(400), 상기 챔버(100) 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부(500), 상기 챔버(100) 내에 플라즈마가 발생하는 공간과 상기 기판(100) 사이에 그리드 구조물(800)을 포함한다.
상기 가스 주입부(400)를 통하여 상기 챔버(100) 내로 상기 기판(200) 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 주입하게 되고 상기 기판(200)에 반도체층으로 증착되지 못한 반응가스 또는 전구체 일부는 배기구를 통하여 배출되게 된다.
상기 챔버(100) 내로 주입되는 반응가스는 SiH4 또는 GeH4 중 어느 하나를 포함하거나 그 외에 반도체층을 형성하기 위한 전구체(precursor)일 수 있으며, 수소기체(H2)를 더 포함하여 주입될 수 있다.
상기 반응가스 또는 전구체는 플라즈마 내에서 전자, 이온, 활성종으로 분해되고, 상기 활성종은 주로 중성입자로서 서로 응집될 수 있고, 이러한 응집된 중성입자는 플라즈마 내에서 플로팅(floating) 기판과 같은 기능을 하게 되어 음(-) 전하가 축적되게 된다.
상기 그리드 구조물(800)에 스위치(701)를 연결하여 음(-)의 직류 전압을 공급하는 경우 상기 챔버(100) 내의 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되어 결정화되고, 상기 스위치(701)를 차단하는 경우 결정화된 상기 반도체 입자가 망 형태인 상기 그리드 구조물(800)을 통과하여 상기 기판(200)에 증착된다.
도 2는 본 발명의 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가될 수 있는 구성도를 도시한다.
도 2를 참조하면, 상기 그리드 구조물(800)에 정전용량부(702)를 통하여 교류 전압(602)이 인가되고, 상기 그리드 구조물(800)에 음의 전압이 공급되는 경우 상기 챔버(100) 내의 상기 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되어 결정화되고, 상기 그리드 구조물(800)에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하여 상기 기판(200)에 증착된다.
상기 교류 전압(602)은 정현파 전압 또는 펄스 전압일 수 있고, 상기 교류 전압으로 펄스 전압을 인가하는 경우 상기 펄스 전압의 듀티비를 조절하여 상기 챔버(100) 내의 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되고 결정화되는 시간을 조절할 수 있다.
도 3을 참조하면, 상기 그리드 구조물(800)에 정전용량부(702)를 통하여 교류 전압이 인가되는 경우 상기 그리드 구조물(800)에 직류 자기유도전압이 유도되어 상기 그리드 구조물(800)은 양(+)으로 있는 시간 보다 음(-)으로 있는 시간이 증가되고, 특히 펄스 전압이 인가되는 경우는 듀티비를 조절함으로써 상기 기판 지지부(300)가 양(+)으로 있는 시간 보다 음(-)으로 있는 시간을 더욱 더 증가시키는 것이 더 용이하여 상기 반도체 입자를 포획하는 시간을 조절하기가 더 용이할 수 있다.
상기 그리드 구조물(800)이 음(-)으로 있는 시간 동안 상기 챔버(100) 내의 플라즈마 공간에 생성된 반도체 입자가 포획되어 결정화되고, 상기 그리드 구조물(800)이 양(+)으로 있는 시간 동안 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하여 상기 기판(200)에 증착되어 다결정 반도체 박막을 형성하게 된다.
도 4는 본 발명의 기판 지지부에 정전용량부를 통하여 제2 RF 전력 공급부가 연결되는 구성도를 도시한다.
도 4를 참조하면, 일 실시예인 본 발명은 반도체 소자 제조 장치에 관한 것으로, 플라즈마를 발생시키기 위한 챔버(100), 기판(200)을 지지하는 기판 지지부(300), 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부(400), 상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부(500), 상기 기판 지지부에 RF 전력을 공급하는 제2 RF 전력 공급부(603), 상기 기판 지지부(300)와 상기 제2 RF 전력 공급부(603) 사이에 연결되는 정전용량부(703)를 포함하고, 상기 제2 RF 전력 공급부(603)가 상기 기판 지지부(300)에 음의 전압을 공급하는 동안 상기 챔버(100) 내의 플라즈마 공간에 생성된 반도체 입자가 포획되고 결정화될 수 있다.
상기 가스 주입부(400)를 통하여 상기 챔버(100) 내로 상기 기판(200) 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 주입하게 되고 상기 기판(200)에 반도체층으로 증착되지 못한 반응가스 또는 전구체 일부는 배기구를 통하여 배출되게 된다.
상기 챔버(100) 내로 주입되는 반응가스는 SiH4 또는 GeH4 중 어느 하나를 포함하거나 그 외에 반도체층을 형성하기 위한 전구체(precursor)일 수 있으며, 수소기체(H2)를 더 포함하여 주입될 수 있다.
상기 반응가스 또는 전구체는 플라즈마 내에서 전자, 이온, 활성종으로 분해되고, 상기 활성종은 주로 중성입자로서 서로 응집될 수 있고, 이러한 응집된 중성입자는 플라즈마 내에서 플로팅(floating) 기판과 같은 기능을 하게 되어 음(-) 전하가 축적되게 된다.
상기 기판 지지부(300)는 정전용량부(703)가 직렬로 연결되어 제2 RF 전력 공급부(603)와 연결되므로 직류 자기유도전압이 유도되는데, 정합회로가 연결되는 경우에도 정합회로 내의 정전용량부에 의해서 직류 자기유도전압이 유도될 수 있다.
결국 상기 제2 RF 전력 공급부(603)에 의하여 정현파 전압이 공급되는 경우 한 주기당 상기 기판 지지부(300)가 양(+)으로 있는 시간 보다 음(-)으로 있는 시간이 증가하게 되어 상기 제2 RF 전력 공급부(603)는 상기 응집된 중성입자인 반도체 입자가 결정화를 이루는데 충분한 시간 동안 상기 기판 지지부(300)에 음의 전압을 공급하게 되고 상기 반도체 입자가 결정화가 되면, 상기 기판 지지부(300)가 양(+)으로 있는 시간동안 결정화된 상기 반도체 입자가 상기 기판(200)에 증착되어 다결정 반도체 박막을 형성하게 된다.
상기 응집된 중성입자가 상기 기판 지지부(300)가 음(-)으로 있는 시간동안 기판(200)에 증착되지 못하고 플라즈마 공간 내에 포획되면, 상기 플라즈마 공간 내에서 운동 에너지(kinetic energy)를 받게 되고, 이러한 에너지에 의하여 결정화를 이루게 된다.
결정화된 상기 반도체 입자가 기판(200)에 증착되면 이러한 증착 공정을 통하여 상기 기판(200) 상에는 다결정 반도체 박막이 형성되게 되므로, 상기 기판(200) 전체에 고온의 열을 가하거나 레이저 조사를 할 필요가 없게 된다.
결국 상기 기판(200)으로 열에 취약한 유리 기판 또는 플렉시블 기판을 사용하는 경우에도 레이저 조사와 같은 결정화 공정을 하지 않고도 상기 기판(200) 상에 다결정 반도체 박막을 형성할 수 있게 된다.
물론 유리 기판은 열에 취약하지만 섭씨300도 이하에서는 내열성이 유지되므로, 바람직하게는, 상기 기판(200)에 섭씨300도 이하의 열을 가하여 반도체 박막의 결정화를 좀 더 균일하고 신속하게 이룰 수 있으며, 플렉시블 기판의 경우에도 내열성이 유지되는 범위 내에서 열을 가할 수 있다.
또한 상기 응집된 반도체 입자는 100nm 이하의 나노입자로 성장할 수도 있는데, 본 발명의 응집된 반도체 입자는 결정화를 저해하지 아니하는 범위에서 그 크기는 한정하지 아니한다.
또한 본 발명에서는 고밀도 플라즈마를 형성하는 것이 바람직한데, 플라즈마 공간 내에서 상기 반도체 입자가 음(-)으로 대전된 경우 이를 포획하기 위하여 상기 기판 지지부(300)에 공급하는 RF 전압을 별도로 조절이 가능하게 된다.
또한 본 발명의 챔버(100) 내의 압력은 1 Torr 미만이 바람직한데, 1 Torr 이상에서는 상기 반도체 입자를 포획하기 위하여 상기 기판 지지부(300)에 공급하는 음의 전압이 너무 커질 수 있기 때문이다.
도 5를 참조하면, 본 발명은 반도체 소자 제조 장치에 관한 것으로서, 플라즈마를 발생시키기 위한 챔버(100), 기판(200)을 지지하는 기판 지지부(300), 상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부(400), 상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부(500), 상기 기판 지지부(300)에 펄스 전력을 공급하는 펄스 전력 공급부(604), 상기 기판 지지부(300)와 상기 펄스 전력 공급부(604) 사이에 연결되는 정전용량부(703)를 포함하고, 상기 펄스 전력 공급부(604)가 상기 기판 지지부(300)에 음의 전압을 공급하는 동안 상기 챔버 내의 플라즈마 공간에 생성된 반도체 입자가 포획되고 결정화될 수 있다.
챔버(100), 기판(200), 기판 지지부(300), 가스 주입부(400), 제1 RF 전력 공급부(500)는 도 4와 관련하여 앞에서 설명한 바와 같고, 제2 RF 전력 공급부(603)로서 정현파가 아닌 펄스파를 공급하는 상기 펄스 전력 공급부(604)에 대해서 설명한다.
상기 기판 지지부(300)에 직류 자기유도전압이 유도되는 것은 도 4와 관련하여 앞에서 설명한 바와 같고, 정현파와 달리 펄스파는 듀티비를 조절함으로써 상기 기판 지지부(300)가 양(+)으로 있는 시간 보다 음(-)으로 있는 시간을 더욱 더 증가시키는 것이 더 용이하여 상기 반도체 입자를 포획하는 시간을 조절하기가 더 용이할 수 있다.
상기 기판 지지부(300)가 음(-)으로 있는 시간동안 상기 챔버(100) 내의 플라즈마 공간에 생성된 반도체 입자가 포획되어 결정화되며, 상기 기판 지지부(300)가 음의 전압이 해제되거나 양(+)으로 있는 시간동안 결정화된 상기 반도체 입자가 상기 기판(200)에 증착되어 다결정 반도체 박막을 형성하게 된다.
또한 상기 기판 지지부(300)에 정현파 전압 또는 펄스파 전압이 공급되어 양(+)으로 있는 시간에는 음(-)으로 대전된 상기 반도체입자가 가속되어 기판(200)에 증착되어 형성되는 박막을 좀 더 치밀하게 형성하고 결정화의 정도도 더 높일 수 있다는 점에서 물성이 우수한 박막을 형성할 수 있게 된다.
도 6은 본 발명의 그리드 구조물에 음의 직류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 제2 RF 전력 공급부가 연결되는 구성도를 도시한다.
도 6을 참조하면, 상기 챔버(100) 내의 플라즈마 공간과 상기 기판(200) 사이에 그리드 구조물(800)을 구비하고, 상기 그리드 구조물(800)에 스위치(701)를 연결하여 음(-)의 직류 전압을 공급하는 경우 상기 챔버(100) 내의 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되어 결정화되고, 상기 스위치(701)를 차단하는 경우 결정화된 상기 반도체 입자가 망 형태인 상기 그리드 구조물(800)을 통과하여 상기 기판(200)에 증착된다.
또한 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과한 후 상기 그리드 구조물(800)에는 음(-)의 직류 전압이 공급되어 상기 기판 지지부(300)에 음의 전압이 공급되는 동안에도 결정화된 상기 반도체 입자는 상기 기판 지지부(300)에 증착될 수 있고, 상기 기판 지지부(300)에 음의 전압이 해제되거나 양의 전압이 공급되는 동안에는 결정화된 상기 반도체입자가 가속되어 형성되는 박막을 좀 더 치밀하게 형성하고 결정화의 정도도 더 높일 수 있다는 점에서 물성이 우수한 박막을 형성할 수 있게 된다.
도 7은 본 발명의 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 제2 RF 전력 공급부가 연결되는 구성도를 도시한다.
상기 그리드 구조물(800)에 정전용량부(702)를 통하여 교류 전압(602)이 인가되고, 상기 그리드 구조물(800)에 음의 전압이 공급되는 경우 상기 챔버(100) 내의 상기 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되어 결정화되고, 상기 그리드 구조물(800)에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하여 상기 기판에 증착된다.
제2 RF 전력 공급부(603)에서 공급하는 RF 전력의 주파수는 상기 그리드 구조물(800)에 공급되는 교류 전압의 주파수(602)의 정수배이고, 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과한 후 상기 그리드 구조물(800)에는 음(-)의 전압이 공급되어 상기 기판 지지부(300)에 음의 전압이 공급되는 동안에도 결정화된 상기 반도체 입자는 상기 기판 지지부(300)에 증착될 수 있으며, 상기 기판 지지부(300)에 양의 전압이 공급되는 동안에는 결정화된 상기 반도체입자가 가속되어 형성되는 박막을 좀 더 치밀하게 형성하고 결정화의 정도도 더 높일 수 있다는 점에서 물성이 우수한 박막을 형성할 수 있게 된다.
도 8은 본 발명의 그리드 구조물에 음의 직류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 펄스 전력 공급부가 연결되는 구성도를 도시한다.
도 8을 참조하면, 도 6에서 제2 RF 전력 공급부(603)가 펄스 전력 공급부(604)인 경우이고, 상기 기판 지지부(300)에 양의 전압이 공급되는 동안에는 결정화된 상기 반도체입자가 가속되어 형성되는 박막을 더욱 더 치밀하게 형성하고 결정화의 정도도 더 높일 수 있다는 점에서 물성이 우수한 박막을 형성할 수 있게 된다.
도 9는 본 발명의 정전용량부를 통하여 기판 지지부에 공급되는 펄스 전압 파형을 도시한다.
도 9를 참조하면, 상기 기판 지지부(300)에 정전용량부(703)를 통하여 교류 전압이 인가되는 경우 상기 기판 지지부(300)에 직류 자기유도전압이 유도되어 상기 기판 지지부(300)는 양(+)으로 있는 시간 보다 음(-)으로 있는 시간이 증가되더라도, 펄스 전압이 인가되는 경우는 듀티비를 조절함으로써 상기 기판 지지부(300)가 양(+)으로 있는 시간이 음(-)으로 있는 시간보다 증가시키는 것이 더 용이하여 상기 반도체 입자를 가속시킬 수 있다.
상기 그리드 구조물(800)이 음(-)으로 있는 시간 동안 상기 챔버(100) 내의 플라즈마 공간에 생성된 반도체 입자가 포획되어 결정화되고, 상기 그리드 구조물(800)이 음의 전압이 해제되거나 양(+)으로 있는 시간 동안 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하고, 통과 직후 상기 그리드 구조물(800)이 음(-)으로 다시 돌아가면 결정화된 상기 반도체 입자가 기판(200) 측으로 가속될 수 있다.
도 10은 본 발명의 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가될 수 있고 기판 지지부에 정전용량부를 통하여 펄스 전력 공급부가 연결되는 구성도를 도시한다.
도 10을 참조하면, 도 7에서 제2 RF 전력 공급부(603)가 펄스 전력 공급부(604)인 경우이고, 상기 기판 지지부(300)에 양의 전압이 공급되는 동안에는 결정화된 상기 반도체입자가 가속되어 형성되는 박막을 좀 더 치밀하게 형성하고 결정화의 정도도 더 높일 수 있다는 점에서 물성이 우수한 박막을 형성할 수 있게 된다.
또한 상기 그리드 구조물(800)이 음의 전압이 해제되거나 양(+)으로 있는 시간 동안 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하고, 통과 직후 상기 그리드 구조물(800)이 음(-)으로 다시 돌아가면 결정화된 상기 반도체 입자가 기판(200) 측으로 가속될 수 있다.
또한 본 발명은 반도체 소자 제조 방법에 관한 것으로서, 챔버(100) 내의 기판 지지부(300)에 기판(200)을 이송하여 위치시키는 단계; 상기 기판(200) 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버(100) 내에 주입하는 단계; 상기 챔버(100) 내에 플라즈마를 발생시키기 위하여 제1 RF 전력(500)을 공급하는 단계; 상기 챔버(100) 내의 플라즈마가 발생하는 공간과 상기 기판(200) 사이에 설치되는 그리드 구조물(800)에 스위치(701)를 연결하는 경우 음의 직류 전압(601)이 공급되는 단계; 상기 음의 직류 전압이 공급되는 단계 동안, 상기 챔버(100) 내의 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되어 결정화되는 단계; 상기 그리드 구조물(800)에 공급되는 음의 직류 전압이 차단되는 단계; 상기 음의 직류 전압이 차단되는 단계 동안, 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하여 상기 기판(200)에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 방법에 관한 것으로서, 챔버(100) 내의 기판 지지부(300)에 기판(200)을 이송하여 위치시키는 단계; 상기 기판(200) 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버(100) 내에 주입하는 단계; 상기 챔버(100) 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계; 상기 챔버(100) 내의 플라즈마가 발생하는 공간과 상기 기판 사이에 설치되는 그리드 구조물(800)에 정전용량부(702)를 통하여 교류 전압이 인가되는 단계; 상기 그리드 구조물(800)에 음의 전압이 공급되는 경우 상기 챔버(100) 내의 상기 플라즈마가 발생하는 공간에 생성된 반도체 입자가 포획되어 결정화되는 단계; 상기 그리드 구조물(800)에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 반도체 입자가 상기 그리드 구조물(800)을 통과하여 상기 기판(200)에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 소자 제조 방법에 관한 것으로서, 챔버(100) 내의 기판 지지부(300)에 기판(200)을 이송하여 위치시키는 단계; 상기 기판(200) 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버(100) 내에 주입하는 단계; 상기 챔버(100) 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계; 상기 기판 지지부(300)에 정전용량부(700)를 통하여 제2 RF 전력을 공급하는 단계; 상기 제2 RF 전력을 공급하는 단계에서 상기 기판 지지부(300)에 음의 전압이 공급되는 동안 상기 챔버(100) 내의 플라즈마 공간에 생성된 반도체 입자가 포획되어 결정화되는 단계; 상기 제2 RF 전력을 공급하는 단계에서 상기 기판 지지부(300)에 음의 전압이 해제되거나 양의 전압이 공급되는 동안 결정화된 상기 반도체 입자가 상기 기판(200)에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
100: 챔버 200: 기판
300: 기판 지지부 400: 가스 주입부
500: 제1 RF 전력 공급부 601: DC 전압 공급부
602: 교류 전압 공급부 603: 제2 RF 전력 공급부
604: 펄스 전력 공급부 701: 스위치
702, 703: 정전용량부 800: 그리드 구조물

Claims (15)

  1. 플라즈마를 발생시키기 위한 챔버,
    기판을 지지하는 기판 지지부,
    상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부,
    상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부,
    상기 챔버 내에 플라즈마가 발생하는 공간과 상기 기판 사이에 그리드 구조물을 포함하고, 상기 그리드 구조물에 소정의 시간동안 음의 전압을 공급하여 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 것을 특징으로 하는 반도체 소자 제조 장치.
  2. 제 1 항에 있어서,
    상기 그리드 구조물에 스위치를 연결하여 음의 직류 전압을 공급하는 경우 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되고, 상기 스위치를 차단하는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 하는 반도체 소자 제조 장치.
  3. 제 1 항에 있어서,
    상기 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가되고, 상기 그리드 구조물에 음의 전압이 공급되는 경우 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되고, 상기 그리드 구조물에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 하는 반도체 소자 제조 장치.
  4. 제 3 항에 있어서,
    상기 교류 전압은 펄스 전압이고, 상기 펄스 전압의 듀티비를 조절하여 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획되고 결정화되는 시간을 조절할 수 있는 것을 특징으로 하는 반도체 소자 제조 장치.
  5. 플라즈마를 발생시키기 위한 챔버,
    기판을 지지하는 기판 지지부,
    상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부,
    상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부,
    상기 기판 지지부에 RF 전력을 공급하는 제2 RF 전력 공급부,
    상기 기판 지지부와 상기 제2 RF 전력 공급부 사이에 연결되는 정전용량부를 포함하고,
    상기 기판 지지부에 음의 전압이 공급되는 동안 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 것을 특징으로 하는 반도체 소자 제조 장치.
  6. 제 5 항에 있어서,
    상기 제2 RF 전력 공급부는 펄스 전력 공급부이고, 상기 펄스 전력 공급부에서 공급하는 펄스 전압의 듀티비를 조절하여 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 시간을 조절할 수 있는 것을 특징으로 하는 반도체 소자 제조 장치.
  7. 제 6 항에 있어서,
    상기 기판 지지부에 음의 전압이 해제되거나 양의 전압이 공급되는 동안 결정화된 상기 음전하가 축적된 중성입자가 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 하는 반도체 소자 제조 장치.
  8. 플라즈마를 발생시키기 위한 챔버,
    기판을 지지하는 기판 지지부,
    상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 가스 주입부,
    상기 챔버 내에 플라즈마를 발생시키기 위한 제1 RF 전력 공급부,
    상기 기판 지지부에 RF 전력을 공급하는 제2 RF 전력 공급부,
    상기 기판 지지부와 상기 제2 RF 전력 공급부 사이에 연결되는 정전용량부,
    상기 챔버 내에 플라즈마가 발생하는 공간과 상기 기판 사이에 그리드 구조물을 포함하고, 상기 그리드 구조물에 소정의 시간동안 음의 전압을 공급하여 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 것을 특징으로 하는 반도체 소자 제조 장치.
  9. 제 8 항에 있어서,
    상기 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가되고, 상기 그리드 구조물에 음의 전압이 공급되는 경우 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되고, 상기 그리드 구조물에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 것을 특징으로 하는 반도체 소자 제조 장치.
  10. 제 9 항에 있어서,
    상기 교류 전압은 펄스 전압이고, 상기 펄스 전압의 듀티비를 조절하여 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 시간을 조절할 수 있는 것을 특징으로 하는 반도체 소자 제조 장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    제2 RF 전력 공급부에서 공급하는 RF 전력의 주파수는 상기 그리드 구조물에 공급되는 교류 전압의 주파수의 정수배인 것을 특징으로 하는 반도체 소자 제조 장치.
  12. 제 11 항에 있어서,
    상기 제2 RF 전력 공급부는 펄스 전력 공급부이고, 상기 펄스 전력 공급부에서 공급하는 펄스 전압의 듀티비를 조절하여 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과한 후 가속시킬 수 있는 것을 특징으로 하는 반도체 소자 제조 장치.
  13. 챔버 내의 기판 지지부에 기판을 이송하여 위치시키는 단계;
    상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 단계;
    상기 챔버 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계;
    상기 챔버 내의 플라즈마가 발생하는 공간과 상기 기판 사이에 설치되는 그리드 구조물에 스위치를 연결하는 경우 음의 직류 전압이 공급되는 단계;
    상기 음의 직류 전압이 공급되는 단계 동안, 상기 챔버 내의 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 단계;
    상기 그리드 구조물에 공급되는 음의 직류 전압이 차단되는 단계;
    상기 음의 직류 전압이 차단되는 단계 동안, 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 챔버 내의 기판 지지부에 기판을 이송하여 위치시키는 단계;
    상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 단계;
    상기 챔버 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계;
    상기 챔버 내의 플라즈마가 발생하는 공간과 상기 기판 사이에 설치되는 그리드 구조물에 정전용량부를 통하여 교류 전압이 인가되는 단계;
    상기 그리드 구조물에 음의 전압이 공급되는 경우 상기 챔버 내의 상기 플라즈마가 발생하는 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 단계;
    상기 그리드 구조물에 음의 전압이 해제되거나 양의 전압이 공급되는 경우 결정화된 상기 음전하가 축적된 중성입자가 상기 그리드 구조물을 통과하여 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  15. 챔버 내의 기판 지지부에 기판을 이송하여 위치시키는 단계;
    상기 기판 상에 반도체층을 증착하기 위한 반응가스 또는 전구체를 상기 챔버 내에 주입하는 단계;
    상기 챔버 내에 플라즈마를 발생시키기 위하여 제1 RF 전력을 공급하는 단계;
    상기 기판 지지부에 정전용량부를 통하여 제2 RF 전력을 공급하는 단계;
    상기 제2 RF 전력을 공급하는 단계에서 상기 기판 지지부에 음의 전압이 공급되는 동안 상기 챔버 내의 플라즈마 공간에 생성된 음전하가 축적된 중성입자가 포획된 상태로 결정화되는 단계;
    상기 제2 RF 전력을 공급하는 단계에서 상기 기판 지지부에 음의 전압이 해제되거나 양의 전압이 공급되는 동안 결정화된 상기 음전하가 축적된 중성입자가 상기 기판에 증착되어 다결정 반도체 박막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020180010245A 2018-01-26 2018-01-26 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법 Active KR102011456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180010245A KR102011456B1 (ko) 2018-01-26 2018-01-26 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180010245A KR102011456B1 (ko) 2018-01-26 2018-01-26 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20190091156A KR20190091156A (ko) 2019-08-05
KR102011456B1 true KR102011456B1 (ko) 2019-08-16

Family

ID=67616007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180010245A Active KR102011456B1 (ko) 2018-01-26 2018-01-26 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102011456B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240123058A (ko) 2023-02-06 2024-08-13 한국표준과학연구원 플라즈마를 이용한 나노입자 합성, 집속 및 수집 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115003418B (zh) * 2020-01-21 2024-11-29 株式会社尼康 雾成膜装置和雾成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043225A (ja) * 2000-07-24 2002-02-08 Nec Corp 多結晶シリコン膜の成膜方法とその成膜装置
KR100797018B1 (ko) * 1999-09-08 2008-01-22 마쯔시다덴기산교 가부시키가이샤 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
JP2009097037A (ja) * 2007-10-16 2009-05-07 Fuji Electric Systems Co Ltd プラズマｃｖｄ成膜装置およびそれを用いた成膜方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971951B1 (ko) 2003-09-17 2010-07-23 엘지디스플레이 주식회사 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
KR101744006B1 (ko) 2015-09-08 2017-06-07 한국기초과학지원연구원 플라즈마에 의한 비정질 실리콘의 결정화 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797018B1 (ko) * 1999-09-08 2008-01-22 마쯔시다덴기산교 가부시키가이샤 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
JP2002043225A (ja) * 2000-07-24 2002-02-08 Nec Corp 多結晶シリコン膜の成膜方法とその成膜装置
JP2009097037A (ja) * 2007-10-16 2009-05-07 Fuji Electric Systems Co Ltd プラズマｃｖｄ成膜装置およびそれを用いた成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240123058A (ko) 2023-02-06 2024-08-13 한국표준과학연구원 플라즈마를 이용한 나노입자 합성, 집속 및 수집 장치 및 방법

Also Published As

Publication number Publication date
KR20190091156A (ko) 2019-08-05

Similar Documents

Publication Publication Date Title
US7011866B1 (en) Method and apparatus for film deposition
US8414985B2 (en) Plasma deposition of a thin film
EP2107593A2 (en) Apparatus for depositing silicon-based thin film and method for depositing silicon-based thin film
Schropp Industrialization of hot wire chemical vapor deposition for thin film applications
US8975603B2 (en) Systems and methods for plasma doping microfeature workpieces
US20180202046A1 (en) Methods for forming thin protective and optical layers on substrates
CN101874293B (zh) 等离子体成膜方法以及等离子体cvd装置
KR102011456B1 (ko) 결정화된 반도체 입자의 증착을 위한 반도체 소자 제조 장치 및 방법
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2011071499A (ja) 光電変換装置の作製方法
CN102629555B (zh) 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
CN1944308A (zh) 一种在玻璃基板上沉积氢化非晶硅碳合金薄膜的方法
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
CN210899785U (zh) 一种双频热等离子体射流发生装置
CN110430656A (zh) 一种双频热等离子体射流发生装置
KR101065747B1 (ko) 균일한 가스 공급수단을 구비하는 플라즈마 장치
Chae et al. Ultrafast deposition of microcrystalline Si by thermal plasma chemical vapor deposition
CN101964301A (zh) 等离子体滤筛装置、等离子体滤筛方法及其等离子体设备
TW200905732A (en) Method of fabricating polysilicon film, gas phase deposition equipment and electronic device formed thereby
WO2005081297A1 (ja) 薄膜の熱処理方法、熱処理装置、薄膜半導体素子の製造方法および電気光学装置
KR101121055B1 (ko) 에너지 조절이 가능한 질소원자빔을 이용한 질화막 형성장치 및 방법
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
US20220119952A1 (en) Method of reducing defects in a multi-layer pecvd teos oxide film
CN105821395B (zh) 金属氧化物薄膜的沉积方法及其制备装置
US12334317B2 (en) Remote plasma ultraviolet enhanced deposition

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180126

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190207

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190801

PG1501 Laying open of application
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190809

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190809

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 5

End annual number: 5