[go: up one dir, main page]

KR102009985B1 - 이더넷 기반의 통신 시스템 - Google Patents

이더넷 기반의 통신 시스템 Download PDF

Info

Publication number
KR102009985B1
KR102009985B1 KR1020140080213A KR20140080213A KR102009985B1 KR 102009985 B1 KR102009985 B1 KR 102009985B1 KR 1020140080213 A KR1020140080213 A KR 1020140080213A KR 20140080213 A KR20140080213 A KR 20140080213A KR 102009985 B1 KR102009985 B1 KR 102009985B1
Authority
KR
South Korea
Prior art keywords
signal
ethernet signal
ethernet
clock signal
transmission rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140080213A
Other languages
English (en)
Other versions
KR20160001522A (ko
Inventor
박범수
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Priority to US15/321,997 priority Critical patent/US10181920B2/en
Priority to KR1020140080213A priority patent/KR102009985B1/ko
Priority to PCT/KR2014/005775 priority patent/WO2015199267A1/ko
Priority to JP2017520829A priority patent/JP6458274B2/ja
Publication of KR20160001522A publication Critical patent/KR20160001522A/ko
Application granted granted Critical
Publication of KR102009985B1 publication Critical patent/KR102009985B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/08—Time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Optical Communication System (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

이더넷 기반의 통신 시스템이 제공된다. 통신 시스템은, 입력되는 제1 이더넷 신호를 이용하여 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 제1 이더넷 신호와 제2 이더넷 신호를 다중화(multiplex)하고 다중화된 이더넷 신호를 출력하도록 구성되는 제1 유닛; 상기 다중화된 이더넷 신호를 이용하여 상기 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 다중화된 이더넷 신호에서 상기 제2 이더넷 신호를 분리하고 상기 제1 이더넷 신호를 출력하도록 구성되는 제2 유닛; 및 상기 제1 유닛과 제2 유닛을 연결하고, 상기 다중화된 이더넷 신호를 상기 제1 유닛으로부터 상기 제2 유닛으로 전송하는 전송 매체;를 포함한다.

Description

이더넷 기반의 통신 시스템 {COMMUNICATION SYSTEM BASED ON ETHERNET}
본 발명의 기술적 사상은 이더넷 기반의 통신 시스템에 관한 것으로, 상세하게는 기가비트 이더넷 신호와 패스트 이더넷 신호를 이용하는 통신 시스템에 관한 것이다.
사용자 트래픽의 증가와 통신망의 고속화 요구에 따라 초당 메가비트 단위의 전송 속도로 규격화된 패스트 이더넷(fast ethernet) 기반의 통신 시스템에서 더 나아가 초당 기가비트 단위의 전송 속도로 규격화된 기가비트 이더넷(gigabit ethernet) 기반의 통신 시스템이 널리 활용되고 있다.
하지만, 기가비트 이더넷 기반의 통신 시스템에서, 메인 채널과 달리 시스템을 구성하는 각종 장비들의 상태를 관리하기 위한 감시(supervisory) 채널로 패스트 이더넷이 주로 채용되면서, 패스트 이더넷 전용의 파장 할당, 패스트 이더넷 전용의 물리적인 회선 추가, 장거리 통신을 위한 구성들의 추가 등으로 인해 설치 및 운용 비용이 증가되는 문제점이 있었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 추가 구성 없이도 기가비트 이더넷 신호와 패스트 이더넷 신호를 하나의 물리적 회선을 통해 동시에 전송할 수 있는 이더넷 기반의 통신 시스템을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 통신 시스템은, 입력되는 제1 이더넷 신호를 이용하여 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 제1 이더넷 신호와 제2 이더넷 신호를 다중화(multiplex)하고 다중화된 이더넷 신호를 출력하도록 구성되는 제1 유닛과, 상기 다중화된 이더넷 신호를 이용하여 상기 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 다중화된 이더넷 신호에서 상기 제2 이더넷 신호를 분리하고 상기 제1 이더넷 신호를 출력하도록 구성되는 제2 유닛, 및 상기 제1 유닛과 제2 유닛을 연결하고, 상기 다중화된 이더넷 신호를 상기 제1 유닛으로부터 상기 제2 유닛으로 전송하는 전송 매체를 포함할 수 있다.
일부 실시예에서, 상기 제1 이더넷 신호는, 초당 기가비트 단위의 제1 전송 속도를 가질 수 있고, 상기 제2 이더넷 신호는, 초당 메가비트 단위의 제2 전송 속도를 가질 수 있다.
일부 실시예에서, 상기 제1 유닛은, 상기 제1 이더넷 신호를 이용하여 클록 신호를 복원하는 제1 복원기와, 상기 제1 이더넷 신호를 상기 제2 전송 속도를 갖는 제1 내부 신호들로 병렬화하여 출력하는 제1 직병렬 변환기와, 상기 복원된 클록 신호를 이용하여 기준 클록 신호를 생성하는 제1 위상 고정 루프와, 상기 기준 클록 신호에 응답하여, 상기 제1 내부 신호들을 부호화 처리하여 출력하는 제1 부호화부, 및 상기 기준 클록 신호에 응답하여, 상기 부호화 처리된 제1 내부 신호들과 상기 제2 이더넷 신호를 상기 제1 전송 속도를 갖도록 직렬화하여 상기 다중화된 이더넷 신호를 출력하는 제2 직병렬 변환기를 포함할 수 있다.
일부 실시예에서, 상기 제1 부호화부는, 상기 제1 내부 신호들을 10B8B 디코드 처리하여 출력하는 제1 디코더, 및 상기 10B8B 디코드 처리된 제1 내부 신호들을 8B9B 디코드 처리하여 출력하는 제2 디코더를 포함할 수 있다.
일부 실시예에서, 상기 제2 유닛은, 상기 다중화된 이더넷 신호를 이용하여 클록 신호를 복원하는 제2 복원기와, 상기 다중화된 이더넷 신호를 상기 제2 전송 속도를 갖는 제2 내부 신호들로 병렬화하여 출력하는 제3 직병렬 변환기와, 상기 복원된 클록 신호를 이용하여 기준 클록 신호를 생성하는 제2 위상 고정 루프와, 상기 기준 클록 신호에 응답하여, 상기 제2 내부 신호들로부터 상기 제2 이더넷 신호를 분리하여 제3 내부 신호를 출력하는 디바이더와, 상기 기준 클록 신호에 응답하여, 상기 제3 내부 신호들을 부호화 처리하여 출력하는 제2 부호화부, 및 상기 기준 클록 신호에 응답하여, 상기 부호화 처리된 제3 내부 신호들을 상기 제1 전송 속도를 갖도록 직렬화하여 상기 제1 이더넷 신호를 출력하는 제4 직병렬 변환기를 포함할 수 있다.
일부 실시예에서, 상기 제2 부호화부는, 상기 제3 내부 신호들을 9B8B 디코드 처리하는 제3 디코더, 및 상기 9B8B 디코드 처리된 상기 제3 내부 신호들을 8B10B 인코드 처리하는 인코더를 포함할 수 있다.
일부 실시예에서, 상기 제1 전송 속도는 1.25Gbps일 수 있고, 상기 제2 전송 속도는 125Mbps일 수 있다.
일부 실시예에서, 상기 전송 매체는, 광 전송 매체일 수 있다.
본 발명의 기술적 사상에 의한 이더넷 기반의 통신 시스템은, 송신단과 수신단 간에 서로 다른 전송 속도를 갖는 기가비트 이더넷 신호와 패스트 이더넷 신호를 다중화하여 하나의 물리적 회선을 통해 전송하는 것을 특징으로 한다.
이에 따라, 송신단과 수신단 사이에서 메인 채널과 별개로 감시 채널을 운용하기 위한 추가적인 구성, 예컨대 감시 채널 전용의 물리적 회선, 감시 채널 전용의 광 모듈 등의 구성이 필요하지 않아, 시스템의 설치 및 운용 비용이 저감될 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 통신 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 제1 유닛의 일부 구성을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 제2 유닛의 일부 구성을 개략적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에 기재된 "~부", "~기", "~자", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
그리고 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다.
이하, 본 발명의 실시예들을 차례로 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 통신 시스템(10)을 설명하기 위한 도면이다. 통신 시스템(10)은 광 통신 기반의 각종 장비들 사이에 적용될 수 있다. 예컨대, 통신 시스템(10)은, 광 가입자 네트워크를 구성하는 OLT(optical line terminal)와 ONU(optical network unit) 사이 또는 둘 이상의 ONU 사이에 적용될 수 있다. 또는, 통신 시스템(10)은, 광 통신 기반의 기지국 시스템에서 허브와 무선 원격 헤드(radio remote head) 사이, 광 통신 기반의 중계기 시스템에서 도너(donor)와 리모트(remote) 사이에 적용될 수 있다. 한편, 도 1에서 통신 시스템(10)은 점대점 구조의 네트워크 구조를 갖는 것으로 도시되고 있으나 이에 한정되는 것은 아니다. 통신 시스템(10)은 점대다 구조, 다대다 구조, 링형 구조, 버스형 구조, 스타형 구조 등의 다양한 네트워크 구조를 가질 수 있음은 물론이다.
도 1을 참조하면, 통신 시스템(10)은 제1 유닛(100), 제2 유닛(200) 및 전송 매체(300)를 포함할 수 있다.
제1 유닛(100)은 제1 이더넷 신호를 수신할 수 있다. 상기 제1 이더넷 신호는, 예컨대 상위 노드 등으로부터 광 전송 매체와 같은 전송 매체를 통해 제공되는 신호일 수 있으며, 통신 서비스를 위한 메인 신호일 수 있다. 상기 제1 이더넷 신호는 초당 기가비트 단위의 제1 전송 속도를 가질 수 있다. 상기 제1 전송 속도는, 예컨대 1.25Gbps일 수 있으며, 이하에서는 상기 제1 전송 속도가 1.25Gbps인 경우를 예로 들어 설명함을 알려둔다.
제1 유닛(100)은 제2 이더넷 신호를 생성할 수 있다. 상기 제2 이더넷 신호는, 예컨대 제2 유닛(200)을 제어 또는 제2 유닛(200)의 상태를 감시하기 위한 신호일 수 있다. 상기 제2 이더넷 신호는 상기 제1 이더넷 신호보다 낮은 전송 속도를 가질 수 있다. 상기 제2 이더넷 신호는, 예컨대 초당 메가비트 단위의 제2 전송 속도를 가질 수 있다. 상기 제2 전송 속도는, 예컨대 125Mbps일 수 있다. 이하에서는 상기 제2 전송 속도가 125Mbps인 경우를 예로 들어 설명함을 알려둔다.
제1 유닛(100)은 상기 제1 이더넷 신호를 이용하여 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 제1 이더넷 신호와 상기 제2 이더넷 신호를 다중화할 수 있다. 제1 유닛(100)은 다중화된 이더넷 신호를 전송 매체(300)를 통해 제2 유닛(200)으로 전송할 수 있다. 이에 대해서는 이하에서 도 2를 참조하여 더 상세히 설명한다.
제2 유닛(200)은 전송 매체(300)를 통해 입력되는 다중화된 이더넷 신호를 이용하여 상기 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 다중화된 이더넷 신호에서 상기 제2 이더넷 신호를 분리하고 상기 제1 이더넷 신호를 복원하여 출력할 수 있다. 이에 대해서는 이하에서 도 3을 참조하여 더 상세히 설명한다.
전송 매체(300)는 제1 유닛(100)과 제2 유닛(200)을 연결할 수 있고, 상기 다중화된 이더넷 신호를 제1 유닛(100)으로부터 제2 유닛(200)으로 전송할 수 있다. 전송 매체(300)는, 예컨대 광 전송 매체로 구성될 수 있다.
이와 같이, 통신 시스템(10)에서는, 서로 다른 전송 속도를 갖는 상기 제1 이더넷 신호와 상기 제2 이더넷 신호가, 각기 별개의 전송 매체를 통해 제1 유닛(100)으로부터 제2 유닛(200)으로 전송되지 않고 다중화되어 단일의 전송 매체(300)를 통해 제1 유닛(100)으로부터 제2 유닛(200)으로 전송될 수 있다.
이에 따라, 통신 시스템(10)은 상기 제1 이더넷 신호와 상기 제2 이더넷 신호 각각을 위한 별개의 회선 구축 및 운용을 위한 추가 비용을 필요로 하지 않아, 시스템의 설치, 운용 등의 비용이 저감될 수 있다.
도 2는 본 발명의 실시예에 따른 제1 유닛(100)의 일부 구성을 개략적으로 나타낸 도면이다. 도 2를 설명함에 있어서, 도 1을 함께 참조하여 설명하되, 설명의 편의를 위해 도 1에서와 중복되는 설명은 생략한다.
도 1 및 도 2를 참조하면, 제1 유닛(100)은 제1 광 수신기(Optical Receiver, 110), 제1 복원기(CDR, 120), 제1 위상 고정 루프(PLL, 130), 제1 직병렬 변환기(SERDES, 140), 제1 부호화부(150), 제2 이더넷 신호 처리부(160), 제2 직병렬 변환기(SERDES, 170) 및 제1 광 송신기(Optical Transmitter, 180)를 포함할 수 있다.
제1 광 수신기(110)는, 상위 노드 등으로부터 제1 이더넷 신호를 수신할 수 있다. 여기서, 제1 광 수신기(110)는, 상기 상위 노드 등과 광 전송 매체를 통해 연결될 수 있고, 상기 광 전송 매체를 통해 전송되는 광 신호 타입의 상기 제1 이더넷 신호를 전기 신호로 변환한 후 제1 복원기(120)로 전송할 수 있다.
제1 복원기(120)는, 상기 제1 이더넷 신호를 이용하여 클록 신호를 복원할 수 있다. 제1 복원기(120)는 복원된 클록 신호를 제1 위상 고정 루프(130)로 전송할 수 있고, 상기 제1 이더넷 신호를 제1 직병렬 변환기(140)로 전송할 수 있다.
제1 위상 고정 루프(130)는 상기 복원된 클록 신호로부터 기준 클록 신호를 생성할 수 있다. 제1 위상 고정 루프(130)는 상기 기준 클록 신호를 제1 부호화부(150), 제2 이더넷 신호 처리부(160) 및 제2 직병렬 변환기(170)로 전송할 수 있다.
제1 직병렬 변환기(140)는 상기 제1 이더넷 신호를 제2 이더넷 신호와 동일한 전송 속도, 즉 제2 전송 속도를 갖는 제1 내부 신호들로 병렬화하여 출력할 수 있다. 예컨대, 제1 직병렬 변환기(140)는 1.25Gbps의 전송 속도를 갖는 1비트의 제1 이더넷 신호를 125Mbps의 전송 속도를 갖는 10비트의 제1 내부 신호들로 병렬화하여 출력할 수 있다.
제1 부호화부(150)는, 상기 기준 클록 신호에 응답하여 상기 제1 내부 신호들을 부호화 처리하여 출력할 수 있다. 여기서, 상기 기준 클록 신호에 응답한다는 의미는, 제1 부호화부(150)가 상기 기준 클록 신호에 동기되어 상기 제1 내부 신호들을 부호화 처리하여 출력한다는 것을 의미이며, 이하 다른 구성들에 대한 표현도 동일한 의미로 해석될 수 있다.
제1 부호화부(150)는 제1 디코더(151) 및 제1 인코더(153)를 포함할 수 있다.
상기 제1 디코더(151)는, 상기 기준 클록 신호에 응답하여 상기 제1 내부 신호들을 10B8B 디코드 처리하여 출력할 수 있다. 예컨대, 제1 디코더(151)는 125Mbps의 전송 속도를 갖는 10비트의 제1 내부 신호들을 125Mbps의 전송 속도를 갖는 8비트의 신호들로 복호화하여 출력할 수 있다.
이어서, 제1 인코더(153)는, 상기 기준 클록 신호에 응답하여 125Mbps의 전송 속도를 갖는 8비트의 신호들로 복호화된 제1 내부 신호들을 125Mbps의 전송 속도를 갖는 9비트의 신호들로 부호화하여 출력할 수 있다.
여기서, 10B8B 디코드 처리 및 8B9B 인코드 처리는 IEEE 802.3 규격에 따른 부호화 처리를 의미하며, 제1 부호화부(150)는 IEEE 802.3 규격에 따른 부호화 처리를 수행할 수 있는 다른 디코더 및/또는 인코더들로 구성될 수도 있다.
제2 이더넷 신호 처리부(160)는, 매체 접근 제어(FE MAC, 161) 및 물리 계층(FE PHY, 163)을 포함할 수 있다. 매체 접근 제어(161)는 상기 제2 전송 속도를 갖는 상기 제2 이더넷 신호를 생성할 수 있고, 물리 계층(163)은 상기 제2 이더넷 신호를 상기 기준 클록 신호에 동기시켜 제2 직병렬 변환기(170)로 전송할 수 있다.
제2 직병렬 변환기(170)는, 상기 기준 클록 신호에 응답하여 제1 부호화부(150)에 의해 부호화 처리된 제1 내부 신호들과 상기 제2 이더넷 신호를 상기 제1 전송 속도를 갖도록 직렬화하여 다중화된 이더넷 신호를 출력할 수 있다.
예컨대, 제2 직병렬 변환기(170)는 125Mbps의 전송 속도를 갖는 9비트의 신호들로 부호화 처리된 제1 내부 신호들과 125Mbps의 전송 속도를 갖는 1비트의 제2 이더넷 신호를 직렬화하여 1.25Gbps의 전송 속도를 갖는 상기 다중화된 이더넷 신호를 생성할 수 있고, 상기 다중화된 이더넷 신호를 출력할 수 있다.
제1 광 송신기(180)는 상기 다중화된 이더넷 신호를 광 신호로 변환할 수 있고, 광 신호로 변환된 다중화된 이더넷 신호를 전송 매체(300)를 통해 제2 유닛(200)으로 전송할 수 있다.
도 3은 본 발명의 실시예에 따른 제2 유닛(200)의 일부 구성을 개략적으로 나타낸 도면이다. 도 3을 설명함에 있어서, 도 1을 함께 참조하여 설명하되, 설명의 편의를 위해 도 1에서와 중복되는 설명은 생략한다.
도 1 및 도 3을 참조하면, 제2 유닛(200)은 제2 광 수신기(Optical Receiver, 210), 제2 복원기(CDR, 220), 제2 위상 고정 루프(PLL, 230), 제3 직병렬 변환기(SERDES, 240), 디바이더(250), 제2 부호화부(260), 제2 이더넷 신호 처리부(270), 제4 직병렬 변환기(SERDES, 280) 및 제2 광 송신기(Optical Transmitter, 290)를 포함할 수 있다.
제2 광 수신기(210)는, 제1 유닛(100)로부터 다중화된 이더넷 신호를 수신할 수 있다. 제2 광 수신기(210)는, 광 신호 타입의 상기 다중화된 이더넷 신호를 전기 신호로 변환한 후 제2 복원기(220)로 전송할 수 있다.
제2 복원기(220)는, 상기 다중화된 이더넷 신호를 이용하여 클록 신호를 복원할 수 있다. 제2 복원기(220)는 복원된 클록 신호를 제2 위상 고정 루프(230)로 전송할 수 있고, 상기 다중화된 이더넷 신호를 제3 직병렬 변환기(240)로 전송할 수 있다.
제2 위상 고정 루프(230)는 상기 복원된 클록 신호로부터 기준 클록 신호를 생성할 수 있다. 여기서, 상기 기준 클록 신호는 제1 위상 고정 루프(130)에서 생성된 기준 클록 신호에 상응할 수 있다. 제2 위상 고정 루프(230)는 상기 기준 클록 신호를 디바이더(250), 제2 부호화부(260) 및 제2 이더넷 신호 처리부(270)로 전송할 수 있다.
제3 직병렬 변환기(240)는 상기 다중화된 이더넷 신호를 제2 이더넷 신호와 동일한 전송 속도, 즉 제2 전송 속도를 갖는 제2 내부 신호들로 병렬화하여 출력할 수 있다. 예컨대, 제3 직병렬 변환기(240)는 1.25Gbps의 전송 속도를 갖는 1비트의 다중화된 이더넷 신호를 125Mbps의 전송 속도를 갖는 10비트의 제2 내부 신호들로 병렬화하여 출력할 수 있다.
디바이더(250)는, 상기 기준 클록 신호에 응답하여 상기 제2 내부 신호들로부터 상기 제2 이더넷 신호와 제3 내부 신호를 분리하여 출력할 수 있다.
예컨대, 디바이더(250)는 125Mbps의 전송 속도를 갖는 제2 내부 신호들에서 125Mbps의 전송 속도를 갖는 1비트의 제2 이더넷 신호와 125Mbps의 전송 속도를 갖는 9비트의 제3 내부 신호들을 분리하여 출력할 수 있다.
디바이더(250)는 분리된 상기 제2 이더넷 신호를 제2 이더넷 신호 처리부(270)로 전송할 수 있고, 상기 제3 내부 신호들을 제2 부호화부(260)로 전송할 수 있다.
제2 부호화부(260)는, 상기 기준 클록 신호에 응답하여 상기 제3 내부 신호들을 부호화 처리하여 출력할 수 있다. 제2 부호화부(260)는 제2 디코더(261) 및 제2 인코더(263)를 포함할 수 있다.
제2 디코더(261)는, 상기 기준 클록 신호에 응답하여 상기 제3 내부 신호들을 9B8B 디코드 처리하여 출력할 수 있다. 예컨대, 제2 디코더(261)는 125Mbps의 전송 속도를 갖는 9비트의 제3 내부 신호들을 125Mbps의 전송 속도를 갖는 8비트의 신호들로 복호화하여 출력할 수 있다.
이어서, 제2 인코더(263)는, 상기 9B8B 디코드 처리된 제3 내부 신호들을 8B10B 인코드 처리하여 출력할 수 있다. 예컨대, 제2 인코더(263)는, 상기 기준 클록 신호에 응답하여 125Mbps의 전송 속도를 갖는 8비트의 신호들로 복호화된 제3 내부 신호들을 125Mbps의 전송 속도를 갖는 10비트의 신호들로 부호화하여 출력할 수 있다.
여기서, 9B8B 디코드 처리 및 8B10B 인코드 처리는 IEEE 802.3 규격에 따른 부호화 처리를 의미하며, 제2 부호화부(260)도 제1 부호화부(150)와 마찬가지로 IEEE 802.3 규격에 따른 부호화 처리를 수행할 수 있는 다른 디코더 및/또는 인코더들로 구성될 수도 있다.
제2 이더넷 신호 처리부(270)는, 제1 유닛(100)의 제2 이더넷 신호 처리부(160)에 대응된다. 제2 이더넷 신호 처리부(270)는, 매체 접근 제어(FE MAC, 271) 및 물리 계층(FE PHY, 273)을 포함할 수 있다. 물리 계층(273)은 상기 다중화된 이더넷 신호로부터 분리된 상기 제2 이더넷 신호를 상기 기준 클록 신호에 동기시켜 매체 접근 제어(271)로 전송할 수 있고, 매체 접근 제어(271)는 상기 제2 이더넷 신호를 기초로 제1 유닛(100)의 제2 이더넷 신호 처리부(160)로부터 제공되는 커맨드 등을 수행할 수 있다.
제4 직병렬 변환기(280)는, 상기 기준 클록 신호에 응답하여 제2 부호화부(260)에 의해 부호화 처리된 제3 내부 신호들을 상기 제1 전송 속도를 갖도록 직렬화하여 출력할 수 있다. 즉 제4 직병렬 변환기(280)는, 상기 부호화처 처리된 제3 내부 신호들을 제1 유닛(100)으로 입력된 상기 제1 이더넷 신호로 복원하여 출력할 수 있다. 예컨대, 제4 직병렬 변환기(280)는 125Mbps의 전송 속도를 갖는 10비트의 신호들로 부호화 처리된 제3 내부 신호들을 직렬화하여 1.25Gbps의 전송 속도를 갖는 제1 이더넷 신호를 출력할 수 있다.
제2 광 송신기(290)는 상기 제1 이더넷 신호를 광 신호로 변환할 수 있고, 상기 제1 이더넷 신호를 광 전송 매체, UTP 케이블과 같은 전송 매체를 통해 가입자 또는 하위 노드 등으로 전송할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 통신 시스템
100: 제1 유닛
200: 제2 유닛
300: 전송 매체

Claims (8)

  1. 제1 전송 속도를 갖는 제1 이더넷 신호를 이용하여 기준 클록 신호를 생성하고, 상기 제1 이더넷 신호를 기초로 상기 제1 전송 속도와 상이한 제2 전송 속도를 갖는 제1 내부 신호들을 생성하고, 상기 기준 클록 신호에 응답하여 상기 제1 내부 신호들과 상기 제2 전송 속도를 갖는 제2 이더넷 신호를 다중화(multiplex)하고, 다중화된 이더넷 신호를 출력하도록 구성되는 제1 유닛;
    상기 다중화된 이더넷 신호를 이용하여 상기 기준 클록 신호를 생성하고, 상기 기준 클록 신호에 응답하여 상기 다중화된 이더넷 신호로부터 상기 제1 및 제2 이더넷 신호를 복원하고, 상기 복원된 제1 이더넷 신호를 출력하도록 구성되는 제2 유닛; 및
    상기 제1 유닛과 제2 유닛을 연결하고, 상기 다중화된 이더넷 신호를 상기 제1 유닛으로부터 상기 제2 유닛으로 전송하는 전송 매체;를 포함하되,
    상기 다중화된 이더넷 신호의 전송 속도는, 상기 제1 전송 속도와 동일한 것을 특징으로 하는, 통신 시스템.
  2. 제1 항에 있어서,
    상기 제1 전송 속도는, 초당 기가비트 단위의 전송 속도이고,
    상기 제2 전송 속도는, 초당 메가비트 단위의 전송 속도인, 통신 시스템.
  3. 제1 항에 있어서, 상기 제1 유닛은,
    상기 제1 이더넷 신호를 이용하여 클록 신호를 복원하는 제1 복원기;
    상기 제1 이더넷 신호를 상기 제2 전송 속도를 갖는 상기 제1 내부 신호들로 병렬화하여 출력하는 제1 직병렬 변환기;
    상기 복원된 클록 신호를 이용하여 상기 기준 클록 신호를 생성하는 제1 위상 고정 루프;
    상기 기준 클록 신호에 응답하여, 상기 제1 내부 신호들을 부호화 처리하여 출력하는 제1 부호화부; 및
    상기 기준 클록 신호에 응답하여, 상기 부호화 처리된 제1 내부 신호들과 상기 제2 이더넷 신호를 상기 제1 전송 속도를 갖도록 직렬화하여 상기 다중화된 이더넷 신호를 출력하는 제2 직병렬 변환기;
    를 포함하는, 통신 시스템.
  4. 제3 항에 있어서, 상기 제1 부호화부는,
    상기 제1 내부 신호들을 10B8B 디코드 처리하여 출력하는 제1 디코더; 및
    상기 10B8B 디코드 처리된 제1 내부 신호들을 8B9B 인코드 처리하여 출력하는 제1 인코더;
    를 포함하는, 통신 시스템.
  5. 제1 항에 있어서, 상기 제2 유닛은,
    상기 다중화된 이더넷 신호를 이용하여 클록 신호를 복원하는 제2 복원기;
    상기 다중화된 이더넷 신호를 상기 제2 전송 속도를 갖는 제2 내부 신호들로 병렬화하여 출력하는 제3 직병렬 변환기;
    상기 복원된 클록 신호를 이용하여 상기 기준 클록 신호를 생성하는 제2 위상 고정 루프;
    상기 기준 클록 신호에 응답하여, 상기 제2 내부 신호들로부터 상기 제2 이더넷 신호를 분리하여 제3 내부 신호들을 출력하는 디바이더;
    상기 기준 클록 신호에 응답하여, 상기 제3 내부 신호들을 부호화 처리하여 출력하는 제2 부호화부; 및
    상기 기준 클록 신호에 응답하여, 상기 부호화 처리된 제3 내부 신호들을 상기 제1 전송 속도를 갖도록 직렬화하여 상기 제1 이더넷 신호를 복원하고, 상기 복원된 제1 이더넷 신호를 출력하는 제4 직병렬 변환기;
    를 포함하는, 통신 시스템.
  6. 제5 항에 있어서, 상기 제2 부호화부는,
    상기 제3 내부 신호들을 9B8B 디코드 처리하는 제2 디코더; 및
    상기 9B8B 디코드 처리된 상기 제3 내부 신호들을 8B10B 인코드 처리하는 제2 인코더;
    를 포함하는, 통신 시스템.
  7. 제1 항에 있어서,
    상기 제1 전송 속도는, 1.25Gbps이고,
    상기 제2 전송 속도는, 125Mbps인, 통신 시스템.
  8. 제1 항에 있어서,
    상기 전송 매체는, 광 전송 매체인, 통신 시스템.
KR1020140080213A 2014-06-27 2014-06-27 이더넷 기반의 통신 시스템 Active KR102009985B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/321,997 US10181920B2 (en) 2014-06-27 2014-06-27 Ethernet-based communication system
KR1020140080213A KR102009985B1 (ko) 2014-06-27 2014-06-27 이더넷 기반의 통신 시스템
PCT/KR2014/005775 WO2015199267A1 (ko) 2014-06-27 2014-06-27 이더넷 기반의 통신 시스템
JP2017520829A JP6458274B2 (ja) 2014-06-27 2014-06-27 通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140080213A KR102009985B1 (ko) 2014-06-27 2014-06-27 이더넷 기반의 통신 시스템

Publications (2)

Publication Number Publication Date
KR20160001522A KR20160001522A (ko) 2016-01-06
KR102009985B1 true KR102009985B1 (ko) 2019-08-12

Family

ID=54938342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140080213A Active KR102009985B1 (ko) 2014-06-27 2014-06-27 이더넷 기반의 통신 시스템

Country Status (4)

Country Link
US (1) US10181920B2 (ko)
JP (1) JP6458274B2 (ko)
KR (1) KR102009985B1 (ko)
WO (1) WO2015199267A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016138950A1 (en) * 2015-03-04 2016-09-09 Telefonaktiebolaget Lm Ericsson (Publ) Encapsulating digital communications signals for transmission on an optical link
US10284277B2 (en) * 2016-08-26 2019-05-07 Maxim Integrated Products, Inc. Remote tuner clock distribution using serializer/deserializer technology
WO2020063048A1 (zh) * 2018-09-29 2020-04-02 深圳前海达闼云端智能科技有限公司 Pon网络及其通讯方法，olt，mqtt-sn网关，onu及mqtt服务器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070292134A1 (en) * 2006-06-14 2007-12-20 Henning Hinderthur Unknown
US20080130679A1 (en) * 2002-11-01 2008-06-05 Vikram Natarajan Transceiver system and method supporting variable rates and multiple protocols
US20130287050A1 (en) * 2003-08-12 2013-10-31 Broadcom Corporation Method and Apparatus for Multiplexing Ethernet Channels

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668814A (en) * 1995-03-20 1997-09-16 Raychem Corporation Dual DDS data multiplexer
US5790057A (en) * 1996-08-12 1998-08-04 Lanart Corporation Method of and system for the efficient encoding of data
US7295554B1 (en) * 1999-03-12 2007-11-13 Lucent Technologies Inc. Word Multiplexing of encoded signals into a higher bit rate serial data stream
US6690682B1 (en) * 1999-03-12 2004-02-10 Lucent Technologies Inc. Bit multiplexing of packet-based channels
US7308006B1 (en) * 2000-02-11 2007-12-11 Lucent Technologies Inc. Propagation and detection of faults in a multiplexed communication system
JP3551894B2 (ja) * 2000-05-18 2004-08-11 日立電線株式会社 多重化送受信装置
JP3879836B2 (ja) * 2002-03-28 2007-02-14 日本電気株式会社 多重変換装置、逆多重変換装置および多重伝送システム
US7656905B2 (en) * 2002-12-24 2010-02-02 Samir Sheth Apparatus and method for aggregation and transportation of gigabit ethernet and other packet based data formats
JP4624141B2 (ja) * 2005-03-10 2011-02-02 Ｎｅｃエンジニアリング株式会社 ギガビット・イーサネット（登録商標）信号多重伝送装置
JP4878629B2 (ja) * 2006-09-22 2012-02-15 日本電信電話株式会社 多重伝送システムおよび多重伝送方法
US20080279567A1 (en) * 2007-05-09 2008-11-13 Wen Huang Asymmetric ethernet optical network system
JP2010045606A (ja) * 2008-08-13 2010-02-25 Fujitsu Ltd 伝送装置および光伝送装置
TWI365643B (en) * 2008-09-16 2012-06-01 Ind Tech Res Inst Distributed controlled passive optical network system and bandwidth control method thereof
US8239738B2 (en) * 2008-11-24 2012-08-07 Applied Micro Circuits Corporation Transparent in-band forward error correction for signal conditioning-encoded signals
JP5833307B2 (ja) * 2010-12-24 2015-12-16 Ｎｅｃエンジニアリング株式会社 データ伝送システム及び光伝送装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080130679A1 (en) * 2002-11-01 2008-06-05 Vikram Natarajan Transceiver system and method supporting variable rates and multiple protocols
US20130287050A1 (en) * 2003-08-12 2013-10-31 Broadcom Corporation Method and Apparatus for Multiplexing Ethernet Channels
US20070292134A1 (en) * 2006-06-14 2007-12-20 Henning Hinderthur Unknown

Also Published As

Publication number Publication date
JP6458274B2 (ja) 2019-01-30
KR20160001522A (ko) 2016-01-06
US10181920B2 (en) 2019-01-15
US20170126344A1 (en) 2017-05-04
JP2017529809A (ja) 2017-10-05
WO2015199267A1 (ko) 2015-12-30

Similar Documents

Publication Publication Date Title
US7554466B1 (en) Multi-speed burst mode serializer/de-serializer
CN110768742B (zh) Oam消息的传输方法、发送设备、接收设备及可读存储介质
TWI381694B (zh) 雙功能串列／解串器及其方法
CN101795174A (zh) 10g epon系统中的数据传输方法、装置及系统
JP2007288655A (ja) マルチレートｐｏｎシステムとその局側装置
JP2007243796A (ja) マルチレートｐｏｎシステムとこれに使用する端末装置
CN103026678A (zh) 混合正交频分复用时域复用无源光网络
WO2019015484A1 (zh) 一种光模块以及网络设备
KR102009985B1 (ko) 이더넷 기반의 통신 시스템
JP2008017264A (ja) Ｐｏｎ多重中継システムとこれに用いるｐｏｎ多重中継装置及びその網同期方法
US8102851B1 (en) End-of-burst detection for upstream channel of a point-to-multipoint link
US11611427B2 (en) Optical link channel auto-negotiation method and apparatus, computer-readable storage medium
JP5505796B2 (ja) メディアコンバータ、メディアコンバータのデータ通信方法、及びネットワークシステム
US9002212B2 (en) Method and apparatus for burst mode clock and data recovery
JP4723940B2 (ja) 通信システムおよび通信方法ならびにその親局装置および子局装置
WO2010096969A1 (zh) 无源光网络中发送上行传送帧的方法及设备
US8107814B2 (en) Transporting upstream data in a passive optical network
KR101294516B1 (ko) 버스트 모드 클럭 및 데이터 복원 장치 및 방법
US7444081B2 (en) Optical transport system
CN102318239A (zh) 无源光网络中发送上行传送帧的方法及设备
HK1133128B (en) Bifunctional serdes and its method
Liao et al. Design and Experimental Demonstration of a Synchronous OCDMA-Based 10 Gbit/s/1.25 Gbit/s EPON with a Novel Synchronization Scheme
JPWO2010119499A1 (ja) 光送受信システム、光送受信装置および光送受信方法
US20090268793A1 (en) Communication device, communication system, and communication method
US20120020667A1 (en) Data stream upgrade apparatus and method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140627

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160414

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140627

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20170718

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180116

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180906

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190513

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190806

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190807

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220808

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240806

Start annual number: 6

End annual number: 6