KR102009388B1

KR102009388B1 - 액정 디스플레이 장치

Info

Publication number: KR102009388B1
Application number: KR1020120145533A
Authority: KR
Inventors: 박종신; 남철; 조재형
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-13
Filing date: 2012-12-13
Publication date: 2019-08-12
Anticipated expiration: 2032-12-13
Also published as: EP2743765A1; US20140168553A1; CN103869562A; JP2014119754A; US9465268B2; EP2743765B1; JP5745601B2; KR20140080670A; CN103869562B

Abstract

본 발명은 베젤(Bezel) 사이즈를 줄여 디자인 미감을 높일 수 있는 액정 디스플레이 장치에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는, 액정 패널 내에서 수직 방향으로 형성된 복수의 제1 게이트 라인 및 복수의 데이터 라인; 상기 복수의 제1 게이트 라인과 다른 레이어에서 수평 방향으로 상기 액정 패널 내에 형성된 복수의 제2 게이트 라인; 상기 액정 패널의 상측 또는 하측의 비 표시 영역에 배치되어, 상기 복수의 제1 게이트 라인과 접속되어 스캔 신호를 공급하고, 상기 복수의 데이터 라인과 접속되어 데이터 전압을 공급하는 복수의 드라이브 IC;를 포함하고, 상기 복수의 제1 게이트 라인과 상기 복수의 제2 게이트 라인은 서로 중첩되는 영역에서, 한 라인씩 쌍을 이루어 컨택을 통해 전기적으로 접속된 것을 특징으로 한다.

Description

액정 디스플레이 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 평판 디스플레이 장치에 관한 것으로, 특히 베젤(Bezel) 사이즈를 줄여 디자인 미감을 높일 수 있는 액정 디스플레이 장치에 관한 것이다.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.

평판 디스플레이 장치로는 액정 디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display device), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display device) 등이 개발되었다.

평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용 기기에 적합하며 적용 분야가 지속적으로 확대되고 있다.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.

도 1 및 도 2를 참조하면, 액정 디스플레이 장치는 복수의 픽셀들(Pixels)이 매트릭스 형태로 배열된 액정 패널과, 액정 패널을 구동하기 위한 구동 회로부와, 액정 패널에 빛을 공급하는 백라이트 유닛(미도시)과, 액정 패널과 구동 회로부를 감싸도록 형성된 베젤(미도시)을 포함한다.

액정 패널은 복수의 픽셀 및 픽셀을 구동시키기 위한 라인들이 형성된 하부 기판(TFT 어레이 기판)과, 컬러 필터 및 블랙 매트릭스가 형성된 상부 기판(컬러필터 어레이 기판) 및 상기 두 기판 사이에 개재된 액정층을 포함한다.

액정 패널의 하부 기판에는 복수의 게이트 라인(gate line)과 복수의 데이터 라인(data line)이 교차하도록 형성되어 있고, 복수의 게이트 라인과 복수의 데이터 라인이 교차된 영역에 픽셀이 형성된다. 픽셀들 각각에는 스위칭 소자로써 TFT(Thin Film Transistor)가 형성되어 있고, 전계를 인가하기 위한 픽셀 전극 및 공통 전극이 형성되어 있다.

이러한, 액정 패널은 화상이 표시되는 표시 영역(10) 영역과, 화상이 표시되지 않는 비 표시 영역을 포함한다.

액정 패널의 상측 비 표시 영역에 데이터 드라이버(40)가 접속되어 있다. 액정 패널의 하부 기판의 외곽부 비 표시 영역에는 외부로부터 픽셀의 구동을 위한 신호가 인가되는 복수의 패드로 구성된 패드 영역이 형성되어 있고, 상기 패드와 TFT 및 전극을 연결시키는 링크 라인이 형성되어 있다.

도 3은 종래 기술에 따른 액정 패널의 비 표시 영역을 나타내는 단면도이다.

도 3을 참조하면, 실(30, seal)은 픽셀이 형성되어 있는 액티브 영역(active area)의 외곽, 즉, 비 표시 영역에 형성되고, 실(30)을 이용하여 상부 기판(1)과 하부 기판(2)이 합착 된다.

액정 패널에 부착되는 구동 회로부에 의한 액정 디스플레이 장치의 제조비용을 절감하고, 부피 및 무게를 감소시키기 위해, 내장 쉬프트 레지스터를 하부 기판(20)에 형성하는 게이트 인 패널(GIP: Gate In Panel) 방식이 적용되고 있다. 액정 패널의 좌측 및 우측 비 표시 영역에 GIP 방식으로 게이트 드라이버를 형성함으로써, 액정 패널의 게이트 라인들에 신호를 인가하기 위한 패드 영역 및 링크 라인을 삭제시키고 있다.

이러한, 게이트 드라이버 및 데이터 드라이버는 인쇄회로기판(50, PCB)에 실장된 타이밍 컨트롤러 및 전원 공급부로부터 구동 신호와 구동 전압을 공급받아 구동된다.

GIP 방식의 게이트 드라이버가 하부 기판(2)의 좌측 및 우측 비 표시 영역에 형성되며, 도 3에서는 하부 기판(2)의 좌측에 형성된 게이트 드라이버만을 도시하고 있다.

GIP 방식의 게이트 드라이버는 공통 전압(Vcom)이 인가되는 공통 전압 링크 영역(22), 그라운드(GND) 링크 영역(24) 및 액정 패널의 TFT를 스위칭 시키기 위한 스캔 신호를 생성하는 쉬프트 레지스터 로직 영역(26)을 포함하여 구성된다.

게이트 드라이버를 별도의 칩(chip)으로 제작하여 액정 패널과 연결시키는 방식과 대비하여 살펴보면, GIP 방식의 게이트 드라이버를 적용함으로 인해 액정 디스플레이 장치의 제조비용을 절감하고, 부피 및 무게를 감소시킬 수 있지만 액정 패널의 좌측과 우측의 베젤(bezel) 사이즈가 증가하는 단점이 있다.

도 3에 도시된 바와 같이, 베젤 사이즈의 증가를 줄이기 위해서, 그라운드 링크 영역(24)을 실(30)과 오버랩 시키고 있다. 그러나, 공통 전압 링크 영역(22)이 1mm 내외의 폭을 가지도록 형성되어 있고, GIP의 쉬프트 레지스터 로직 영역(26)이 5mm ~ 6mm의 폭을 가지도록 형성되어 있다. 이로 인해, 좌우측 베젤 폭이 7mm ~ 8mm로 형성되어 사이즈를 줄이는데 한계가 있고, 디자인 미감이 떨어지는 단점이 있다.

GIP의 라인들의 폭 및 라인들 간의 간격을 일정수준 이하로 줄이는 것에 한계가 있어 네로우(narrow) 베젤을 구현하는데 어려움이 있다. 베젤 사이즈를 줄이기 위해서 라인들의 폭 및 간격을 줄이는 경우, 라인 저항이 증가되어 신호의 왜곡이 발생되고 쉬프트 레지스터 로직이 오작동 되는 문제점이 있다. 특히, GIP의 라인들은 삭제가 불가능하기 때문에 이상적인 네로우 베젤의 구현이 어렵고, 나아가 보더리스 패널(borderless panel)의 구현이 불가능한 문제점이 있다.

이러한 문제점들을 개선하기 위한 방안으로, TFT 어레이 기판과 컬러필터 어레이 기판의 위치를 바꾸어, TFT 어레이 기판을 상측에 배치하는 구조가 제안되었다. 그러나, TFT 어레이 기판에 형성된 다수의 라인들에 의해 외부 광이 반사되어 화상의 시인성이 떨어지는 다른 문제가 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 외곽에 형성되는 베젤의 사이즈가 감소된 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 디자인 미감이 높은 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 패드 영역의 사이즈가 감소된 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 제조비용이 절감된 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는, 액정 패널 내에서 수직 방향으로 형성된 복수의 제1 게이트 라인 및 복수의 데이터 라인; 상기 복수의 제1 게이트 라인과 다른 레이어에서 수평 방향으로 상기 액정 패널 내에 형성된 복수의 제2 게이트 라인; 상기 액정 패널의 상측 또는 하측의 비 표시 영역에 배치되어, 상기 복수의 제1 게이트 라인과 접속되어 스캔 신호를 공급하고, 상기 복수의 데이터 라인과 접속되어 데이터 전압을 공급하는 복수의 드라이브 IC;를 포함하고, 상기 복수의 제1 게이트 라인과 상기 복수의 제2 게이트 라인은 서로 중첩되는 영역에서, 한 라인씩 쌍을 이루어 컨택을 통해 전기적으로 접속된 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널의 외곽에 형성되는 베젤의 사이즈를 줄일 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 디자인 미감을 향상시킬 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널의 하측, 좌측 및 우측의 기구물이 전면에 드러나지 않도록 하여 네로우 베젤 및 보더리스를 구현할 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 픽셀의 개구율을 높이고, 픽셀에 공급되는 신호들의 차징 타임(charging time)이 충분히 확보되도록 하여 구동의 안정성을 확보할 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 패드 영역의 사이즈를 감소시킬 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 제조비용을 절감시킬 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면.
도 3은 종래 기술에 따른 액정 패널의 비 표시 영역을 나타내는 단면도.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC를 나타내는 도면.
도 6은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 좌측 및 우측 베젤 사이즈를 설명하기 위한 도면.
도 8은 본 발명의 다른 실시 예로써, 액정 패널이 수직 방향으로 길게 형성된 것을 나타내는 도면.
도 9는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면.
도 10은 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면.
도 11은 본 발명의 실시 예에 따른 DRD 픽셀 구조에서 픽셀에 공급되는 신호들의 차징 타임(charging time)을 설명하기 위한 도면.
도 12는 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면.
도 13 및 도 14는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 구체적으로 나타내는 도면.
도 15는 도 13 및 도 14에 도시된 픽셀의 단면도.
도 16은 제5 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 기재하였다.

한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되지 않는다.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라, 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.

본 발명의 실시 예를 설명함에 있어서 어떤 구조물(전극, 라인, 배선, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.

액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.

이 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극(Pixel ITO)과 공통 전극(Vcom)을 배치하여, 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 수평 전계 방식이다. 본 발명의 실시 예에 따른 액정 디스플레이 장치는 모드에 관계없이 적용될 수 있으나, IPS 모드를 일 예로 설명한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.

본 발명은 액정 디스플레이 장치의 베젤 사이즈를 감소시키는 것을 주요 내용으로 한다. 따라서, 베젤과 관련 없는 기구물 및 액정 패널에 빛을 공급하는 백라이트 유닛에 대한 상세한 설명과 도면은 생략될 수 있다.

도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.

도 4를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널(100)과, 액정 패널(100)을 구동하기 위한 복수의 드라이브 IC(400), 상기 복수의 드라이브 IC(400)를 구동시키기 위한 제어 신호를 공급하는 제어부 및 구동 전원을 생성하는 전원부가 실장된 인쇄회로기판(300, PCB), 액정 패널에 빛을 공급하는 백라이트 유닛, 액정 패널과 구동 회로부를 감싸도록 형성된 베젤 및 외부 케이스를 포함한다.

도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC를 나타내는 도면이다. 도 5에서는 복수의 드라이브 IC(400) 중에서 하나의 드라이브 IC(400)를 도시하고 있다. 복수의 드라이브 IC(400)는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 형성될 수 있다.

도 5(A)를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC(400)는 게이트 드라이버 로직과 데이터 드라이버 로직이 하나의 칩(one chip)으로 통합(merged)되어 형성되어 있다.

한편, 도 5(B)를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC(400)는 데이터 드라이브 IC(420)와 게이트 드라이브 IC(430)가 하나의 칩으로 통합되어 있다.

상기 데이터 드라이브 로직 또는 데이터 드라이브 IC(420)는 인쇄회로기판(300)에 실장된 제어부로부터 인가되는 데이터 제어 신호 및 디지털 영상 데이터를 이용하여, 픽셀들에 공급되는 아날로그 데이터 전압을 생성한다.

상기 게이트 드라이브 로직 또는 게이트 드라이브 IC(430)는 인쇄회로기판(300)에 실장된 제어부로부터 인가되는 게이트 제어 신호를 이용하여, 픽셀들에 형성된 TFT를 스위칭 시키기 위한 스캔 신호(게이트 신호)를 생성한다.

이러한, 드라이브 IC(400)의 양측에는 복수의 링크 라인(410)이 형성되어 있다. 여기서, 복수의 링크 라인(410)은 복수의 게이트 링크 라인(412)과 복수의 데이터 링크 라인(414)을 포함한다.

드라이브 IC(400)는 복수의 게이트 링크 라인(412)을 통해 제어부로부터 게이트 신호를 공급받고, 생성된 스캔 신호를 액정 패널에 형성된 픽셀들로 공급한다.

또한, 드라이브 IC(400)는 복수의 데이터 링크 라인(414)을 통해 제어부로부터 데이터 제어 신호 및 디지털 영상 데이터를 공급받고, 상기 디지털 영상 데이터에 따라 생성된 아날로그 데이터 전압을 액정 패널에 형성된 픽셀들로 공급한다.

액정 패널(100)에 형성된 데이터 라인(DL)과 복수의 제1 게이트 라인(VGL, 수직 게이트 라인)이 동일 개수가 아니므로, 반드시 게이트 링크 라인(412)과 복수의 데이터 링크 라인(414)이 동일 개수로 교번적으로 형성되는 것은 아니다. 픽셀의 피치(pitch)와 해상도에 따라서, 1개의 게이트 링크 라인(412)과 2개의 데이터 링크 라인(414) 단위로 형성될 수도 있다.

이하, 도면을 참조하여, 본 발명의 액정 패널(100)의 구조에 대하여 상세히 설명하기로 한다.

도 6은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이고, 도 7은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 좌측 및 우측 베젤 사이즈를 설명하기 위한 도면이다.

도 6 및 도 7을 참조하면, 상부 기판(110, 컬러필터 어레이 기판)과 하부 기판(120, TFT 어레이 기판) 및 두 기판 사이에 개재된 액정층을 포함한다. 상부 기판(110)과 하부 기판(120)은 실(130)을 통해 합착되어 있다.

액정 패널(100)의 상부 기판(110)은 컬러 화상을 표시하기 위한 레드(red), 그린(green) 및 블루(blue)의 컬러필터들과, 컬러필터들 사이에 형성되어 픽셀을 구분시키는 블랙매트릭스(BM)를 포함한다. 도 7에서는 액정 패널의 좌측 비 표시 영역을 도시하고 있어, 액티브 영역에 형성된 컬러필터가 도시되어 있지 않다.

액정 패널(100)의 하부 기판은 화상을 표시하기 위한 복수의 픽셀이 형성된 표시 영역(액티브 영역)과, 복수의 드라이브 IC(400)와 픽셀들을 연결시키는 링크들이 형성된 비 표시 영역을 포함한다.

TFT 어레이 기판(100)의 액티브 영역에는 복수의 제1 게이트 라인(VGL, 수직 게이트 라인), 복수의 제2 게이트 라인(HGL, 수평 게이트 라인) 및 복수의 데이터 라인(DL)이 형성되어 있다.

복수의 제1 게이트 라인(VGL), 복수의 제2 게이트 라인(HGL) 및 복수의 데이터 라인(DL)에 의해 복수의 픽셀이 정의된다. 복수의 픽셀에 각각에는 공통 전압(Vcom)이 인가되는 공통 전극, 데이터 전압(Vdata)이 인가되는 픽셀 전극, 스토리지 커패시터(Cst) 및 스위칭 소자로써 TFT가 형성되어 있다.

여기서, TFT의 액티브층은 비정질 실리콘(a-Si), 저온 다결정 폴리 실리콘(LTPS: Low Temperature Poly Silicon) 또는 산화물 반도체(IGZO: Indium Gallium Zinc Oxide) 물질로 형성될 수 있다.

상술한 구성을 포함하는 액정 디스플레이 장치는 픽셀 전극과 공통 전극 사이에 형성된 전계에 따라 픽셀 별로 액정의 배열 상태를 변화시키고, 액정의 배열을 통해 백라이트 유닛으로부터 공급되는 광의 투과율을 조절함으로써 화상을 표시하게 된다.

도 4 및 도 5에 도시된 바와 같이, 게이트 드라이브 IC(또는 게이트 드라이브 로직) 및 데이터 드라이브 IC(또는 데이터 드라이브 로직)가 하나의 칩(one chip)으로 통합된 드라이브 IC(400)가 액정 패널(100)의 상측에 형성되어 있다. 이로 인해, 본 발명에서는 액정 패널(100)의 픽셀들에 스캔 신호를 공급하기 위해, 새로운 게이트 라인의 구조를 적용하였다. 도 4에서는 드라이브 IC(400)가 액정 패널(100)의 상측에 배치된 것으로 도시하고 있으나, 이에 한정되지 않고 드라이브 IC(400)는 액정 패널(100)의 하측에도 배치될 수 있다.

도 6에 도시된 바와 같이, 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)은 액정 패널(100) 내에서 수직 방향으로 나란히 형성되어 있다. 즉, 복수의 데이터 라인(DL)과 동일 방향으로 나란하게 복수의 제1 게이트 라인(VGL)이 형성되어 있다.

복수의 제2 게이트 라인(HGL)은 상기 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)과 교차하도록 형성되어 있다. 즉, 복수의 게이트 라인(HGL) 수평 방향으로 형성되어 있다.

다시 설명하면, 복수의 제1 게이트 라인(VGL) 및 복수의 데이터 라인은 액정 패널(100)의 단축 방향을 가로지르도록, 수직 방향으로 상측에서부터 하측까지 형성되어 있다. 그리고, 복수의 제2 게이트 라인(HGL)은 액정 패널(100)의 장축 방향을 가로지르도록, 수평 방향으로 좌측에서부터 우측까지(또는 우측에서부터 좌측까지) 형성되어 있다.

본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 수평 방향으로 형성된 복수의 제2 게이트 라인(HGL)이 동일한 개수로, 1:1 대응되도록 형성되어 있다.

여기서, 수평 방향으로 형성된 복수의 제2 게이트 라인(HGL)은 제1 레이어에 형성되어 있고, 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL) 및 복수의 데이터 라인(DL)은 제2 레이어 형성되어 있다.

수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 복수의 제2 게이트 라인(HGL)은 절연층을 사이에 두고 서로 다른 레이어에 형성되어 있으나, 상기 복수의 제1 게이트 라인(VGL)과 복수의 제2 게이트 라인(HGL)이 서로 중첩되는 영역에서 컨택(CNT)을 통해 선택적으로 컨택 된다. 즉, 복수의 제1 게이트 라인(VGL)과 상기 복수의 제2 게이트 라인(HGL)은 서로 중첩되는 영역에서, 한 라인씩 쌍을 이루어 컨택(CNT)을 통해 전기적으로 접속된다.

구체적으로, 수직 방향으로 형성된 1번째 제1 게이트 라인(VGL1)과 수평 방향으로 형성된 1번째 제2 게이트 라인(HGL1)은 서로 중첩되는 영역에서 제1 컨택(CNT1)을 통해 전기적으로 접속된다. 이와 같이, 한 쌍의 수직 게이트 라인과 수평 게이트 라인 즉, 1번째 수직 게이트 라인(VGL1)과 1번째 수평 게이트 라인(HGL1)이 제1 컨택(CNT1)을 통해 전기적으로 접속된다.

그리고, 수직 방향으로 형성된 2번째 제1 게이트 라인(VGL2)과 수평 방향으로 형성된 2번째 제2 게이트 라인(HGL2)은 서로 중첩되는 영역에서 제2 컨택(CNT2)을 통해 전기적으로 접속된다. 이와 같이, 한 쌍의 수직 게이트 라인과 수평 게이트 라인 즉, 2번째 수직 게이트 라인(VGL2)과 2번째 수평 게이트 라인(HGL2)이 제2 컨택(CNT2)을 통해 전기적으로 접속된다.

그리고, 수직 방향으로 형성된 3번째 제1 게이트 라인(VGL3)과 수평 방향으로 형성된 3번째 제2 게이트 라인(HGL3)은 서로 중첩되는 영역에서 제3 컨택(CNT2)을 통해 전기적으로 접속된다. 이와 같이, 한 쌍의 수직 게이트 라인과 수평 게이트 라인 즉, 3번째 수직 게이트 라인(VGL3)과 3번째 수평 게이트 라인(HGL3)이 제3 컨택(CNT3)을 통해 전기적으로 접속된다.

상술한 것과 동일한 구조로써, n개의 제1 게이트 라인(VGL)과 n개의 제2 게이트 라인(HGL) 각각은 쌍을 이루어 컨택을 통해 전기적으로 접속된다.

앞의 설명에 기재된 1번째, 2번째, 3번째의 표현은 복수의 라인들 간의 순서 및 관계를 설명하기 위한 것이며, 상기 1번째의 표현이 전체 라인들 중에서 첫 번째 임을 표시하는 것은 아니며 도면을 참조하여 본 발명을 설명하기 위한 것이다. 이하, 명세서의 내용에서도 상기 1번째, 2번째, 3번째의 표현의 의미는 동일하게 적용된다.

수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)은 도 5에 도시된 복수의 게이트 링크 라인(412)과 각각 접속된다. 이를 통해, 드라이브 IC(400)에서 출력된 스캔 신호가 복수의 제1 게이트 라인(VGL)에 인가된다. 상기 스캔 신호가 복수의 제1 게이트 라인(VGL)과 접속된 복수의 제2 게이트 라인(HGL)을 경유하여 액정 패널(100)에 형성된 복수의 픽셀의 TFT에 공급되어, TFT를 턴-온(turn-on) 시킨다. 이때, 스캔 신호는 액정 패널의 전체 픽셀들에 공급되는데, 1수평 라인 단위로 순차적으로 공급된다.

한편, 수직 방향으로 형성된 복수의 데이터 라인(DL)은 도 5에 도시된 복수의 데이터 링크 라인(414)과 각각 접속된다. 이를 통해, 드라이브 IC(400)에서 출력된 데이터 전압(Vdata)이 복수의 데이터 라인(DL)에 인가된다.

데이터 전압(Vdata)이 데이터 라인(DL)을 경유하여 액정 패널(100)에 형성된 TFT의 소스 전극에 공급되고, TFT가 턴-온될 때, 소스 전극에 공급된 데이터 전압(Vdata)이 드레인 전극을 경유하여 픽셀 전극에 공급되게 된다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는, 게이트 드라이브 IC(또는 게이트 드라이브 로직) 및 데이터 드라이브 IC(또는 데이터 드라이브 로직)가 하나의 칩(one chip)으로 통합된 드라이브 IC(400)가 액정 패널(100)의 상측에 배치된다.

수직 방향으로 형성된 제1 게이트 라인을 통해 스캔 신호가 픽셀에 인가되도록 하고, 수직 방향으로 형성된 데이터 라인을 통해 데이터 전압(Vdata)이 픽셀에 인가되도록 함으로써, 종래 기술에서 액정 패널의 좌측 및 우측의 비 표시 영역에 형성되어 있던 링크 라인 및 GIP 로직을 삭제할 수 있다.

이를 통해, 도 7에 도시된 바와 같이, 액정 패널(100)의 좌측 및 우측 비 표시 영역에는 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 1.0mm ~ 1.6mm로 줄일 수 있다.

여기서, 도 7(A)에 도시된 바와 같이, 공통 전압 링크 영역(122)을 실(130)과 오버랩 되도록 형성할 수 있다. 한편, 도 7(B)에 도시된 바와 같이, 그라운드 링크 영역(124)을 실(130)과 오버랩 되도록 형성할 수도 있다. 또한, 상부 기판(110)과 하부 기판(120)의 합착에 필요한 최소한의 베젤 폭 마진을 가지도록 형성하여 네로우 베젤을 구현할 수 있다.

도 8은 본 발명의 다른 실시 예로써, 액정 패널이 수직 방향으로 길게 형성된 것을 나타내는 도면이다.

도 8을 참조하면, 도 4에 도시된 구조를 90도 회전시켜, 수직 방향으로 길게 화면이 표시되도록 할 수 있다. 이때, 복수의 드라이브 IC(400)는 액정 패널(100)의 상측에서 배치된다.

여기서, 복수의 제1 게이트 라인(VGL) 및 복수의 데이터 라인(DL)이 액정 패널(100)의 장축 방향을 가로지르도록, 수직 방향으로 상측에서부터 하측까지 형성된다. 그리고, 복수의 제2 게이트 라인(HGL)은 액정 패널(100)의 단축 방향을 가로지르도록, 수평 방향으로 좌측에서부터 우측까지(또는 우측에서부터 좌측까지) 형성되어 있다. 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 수평 방향으로 형성된 복수의 제2 게이트 라인(HGL)의 컨택은 도 6을 참조하여 상술한 것과 동일하게 이루어질 수 있다.

도 8에 도시된 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치도 상술한 실시 예와 동일하게, 종래 기술에서 액정 패널의 좌측 및 우측의 비 표시 영역에 형성되어 있던 링크 라인 및 GIP 로직을 삭제할 수 있다. 이를 통해, 액정 패널(100)의 좌측 및 우측 비 표시 영역에는 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 1.0mm ~ 1.6mm로 줄일 수 있다.

도 9는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.

도 9를 참조하면, 액정 패널(100)에 형성된 픽셀을 구동시키기 위한 복수의 제1 게이트 라인(VGL), 복수의 제2 게이트 라인(HGL) 및 복수의 데이터 라인(DL)의 배치 구조를 변경했다.

앞에서 설명한 제1 실시 예에서는 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)을 동일한 개수로써, 1:1 대응되도록 형성하였다. 도 9에 도시된 본 발명의 제2 실시 예에서는 복수의 제1 게이트 라인(VGL)을 복수의 데이터 라인(DL)과 대비하여 1/2로 형성하였다.

구체적으로, 1번째 데이터 라인(DL1) 옆에 나란하게 1번째 수직 게이트 라인(VGL1)이 형성되어 있고, 3번째 데이터 라인(DL3) 옆에 나란하게 2번째 수직 게이트 라인(VGL2)이 형성되어 있으며, 5번째 데이터 라인(DL5) 옆에 나란하게 3번째 수직 게이트 라인(VGL3)이 형성되어 있다. 이와 같이, 2D1G(2 Data line, 1 Gate line) 픽셀 구조로 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)을 형성하였다.

수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 복수의 제2 게이트 라인(HGL)은 절연층을 사이에 두고 서로 다른 레이어에 형성되어 있으나, 상기 복수의 제1 게이트 라인(VGL)과 복수의 제2 게이트 라인(HGL)이 서로 중첩되는 영역에서 컨택(CNT)을 통해 선택적으로 컨택 된다.

구체적으로, 1번째 수직 게이트 라인(VGL1)과 1번째 수평 게이트 라인(HGL1)은 서로 중첩되는 영역에서 제1 컨택(CNT1)을 통해 전기적으로 접속된다. 이와 같이, 한 쌍의 수직 게이트 라인과 수평 게이트 라인 즉, 1번째 수직 게이트 라인(VGL1)과 1번째 수평 게이트 라인(HGL1)이 제1 컨택(CNT1)을 통해 전기적으로 접속된다.

그리고, 2번째 수직 게이트 라인(VGL2)과 2번째 수평 게이트 라인(HGL2)은 서로 중첩되는 영역에서 제2 컨택(CNT2)을 통해 전기적으로 접속된다. 이와 같이, 한 쌍의 수직 게이트 라인과 수평 게이트 라인 즉, 2번째 수직 게이트 라인(VGL2)과 2번째 수평 게이트 라인(HGL2)이 제2 컨택(CNT2)을 통해 전기적으로 접속된다.

그리고, 3번째 수직 게이트 라인(VGL3)과 3번째 수평 게이트 라인(HGL3)은 서로 중첩되는 영역에서 제3 컨택(CNT2)을 통해 전기적으로 접속된다. 이와 같이, 한 쌍의 수직 게이트 라인과 수평 게이트 라인 즉, 3번째 수직 게이트 라인(VGL3)과 3번째 수평 게이트 라인(HGL3)이 제3 컨택(CNT3)을 통해 전기적으로 접속된다.

수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)은 도 5에 도시된 복수의 게이트 링크 라인(412)과 각각 접속된다. 이를 통해, 드라이브 IC(400)에서 출력된 스캔 신호가 복수의 제1 게이트 라인(VGL)에 인가된다. 그리고, 수직 방향으로 형성된 복수의 데이터 라인(DL)은 도 5에 도시된 복수의 데이터 링크 라인(414)과 각각 접속된다. 이를 통해, 드라이브 IC(400)에서 출력된 데이터 전압(Vdata)이 복수의 데이터 라인(DL)에 인가된다.

도 9에 도시된 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치는, 액정 패널(100)의 좌측 및 우측 비 표시 영역에 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 1.0mm ~ 1.6mm로 줄일 수 있다.

도 6에 도시된 본 발명의 제1 실시 예와 같이, 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)을 1:1 비율로 형성하는 경우, 픽셀의 개구율이 일부 감소될 수 있다.

반면, 도 9에 도시된 바와 같이, 2D1G(2 Data line, 1 Gate line) 픽셀 구조로 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)을 형성하면, 도 6에 도시된 액정 디스플레이 장치의 장점은 모두 포함하면서, 액정 패널(100)의 픽셀 구조와 대비하여 개구율을 높일 수 있는 효과를 추가로 제공할 수 있다.

도 10은 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.

도 10을 참조하면, 액정 패널(100)에 형성된 픽셀을 구동시키기 위한 복수의 제1 게이트 라인(VGL), 복수의 제2 게이트 라인(HGL) 및 복수의 데이터 라인(DL)의 배치 구조를 변경했다.

도 10에 도시된 본 발명의 제3 실시 예에서는 DRD(double reduced data) 픽셀 구조에서 수직 게이트 라인(VGL)을 적용하여 액정 패널(100)의 좌측 및 우측 베젤 폭을 줄였다.

DRD 픽셀 구조는 하나의 데이터 라인으로 2열로 배열된 픽셀들에 데이터 전압을 공급하는 것으로, 2 픽셀이 하나의 데이터 라인의 공유함으로, 2 픽셀을 개별 구동시키기 위해서 2개의 게이트 라인을 적용, 즉, 게이트 라인을 수직 해상도 대비 2배로 형성한다.

여기서, 데이터 라인(DL)이 형성되어 있지 않은 픽셀들 사이에 수직 방향으로 복수의 제1 게이트 라인(VGL)을 형성하였다.

구체적으로, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이에 1번째 제1 게이트 라인(VGL1)이 형성되어 있고, 제2 데이터 라인(DL2)과 제3 데이터 라인(DL3) 사이에 2번째 제1 게이트 라인(VGL2)이 형성되어 있으며, 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4) 사이에 3번째 제1 게이트 라인(VGL3)이 형성되어 있다.

이와 같이, DRD 픽셀 구조에서 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)을 형성하고, 복수의 제1 게이트 라인(VGL)과 복수의 제2 게이트 라인(HGL)을 선택적으로 컨택시켜 각 픽셀에 스캔신호가 공급되도록 하였다.

앞에서 설명한 실시 예들과 동일 또는 유사한 방식으로 n개의 제1 게이트 라인(VGL)과 n개의 제2 게이트 라인(HGL) 각각은 쌍을 이루어 컨택을 통해 전기적으로 접속된다.

도 10에 도시된 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치는, 액정 패널(100)의 좌측 및 우측 비 표시 영역에 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 1.0mm ~ 1.6mm로 줄일 수 있다.

도 10에 도시된 바와 같이, DRD 픽셀 구조에서 복수의 제1 게이트 라인(VGL)과 복수의 데이터 라인(DL)을 형성하면, 기존의 DRD 픽셀 구조와 대비하여 개구율의 손해 없이 액정 패널(100)의 좌측 및 우측 베젤 폭을 줄일 수 있다.

도 11은 본 발명의 실시 예에 따른 DRD 픽셀 구조에서 픽셀에 공급되는 신호들의 차징 타임(charging time)을 설명하기 위한 도면이다.

도 11을 참조하면, 도 10에 도시된 DRD 픽셀 구조에서 수직 게이트 라인(VGL)을 형성하여 픽셀의 개구율을 손해 없이, 네로우 베젤의 액정 디스플레이 장치를 제공할 수 있다.

반면, DRD 픽셀 구조의 구동 특성으로 인해, 일반적으로 1수평(1H) 기간 동안에 이루어지던 픽셀의 차징 타임(pixel charging time) 및 게이트 폴링 타임(falling time)이 1/2로 짧아져 차징 비율(charging ratio)이 감소하는 현상이 있다. 차징 비율 및 게이트 폴링 타임의 감소를 보상하기 위해서, 수직 게이트 라인(VGL)의 선폭을 넓게 형성할 수는 있지만 이는 픽셀의 개구율 감소를 초래할 수 있어 적용에 어려움이 있다.

도 12는 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.

도 12를 참조하면, 액정 패널(100)에 형성된 픽셀을 구동시키기 위한 복수의 제1 게이트 라인(VGL), 복수의 제2 게이트 라인(HGL) 및 복수의 데이터 라인(DL)의 배치 구조를 변경했다.

도 12에 도시된 본 발명의 제4 실시 예에서는 도 10에 도시된 DRD(double reduced data) 픽셀 구조를 개선하여, 픽셀의 차징 타임(pixel charging time)을 DRD 픽셀 구조 대비 약 33% 증가시킬 수 있다. 또한, 수직 게이트 라인(VGL)을 적용하여 액정 패널(100)의 좌측 및 우측 베젤 폭을 줄였다.

도 10에서는 2개의 데이터 라인(DL) 사이에 수직 게이트 라인(VGL)을 형성하였으나, 도 12에서는 2개의 데이터 라인(DL)이 배치된 후, 1개의 수직 게이트 라인(VGL)이 배치(data-data-gate)되도록 픽셀 구조를 설계하였다. 다른 예로서, 1개의 수직 게이트 라인(VGL)을 배치한 후, 2개의 데이터 라인(DL)을 배치할 수도 있다.

도 10에 도시된 DRD 픽셀 구조에서는 1열의 픽셀들을 구동시키기 위해서 2개의 수평 게이트 라인(HGL)이 배치되어 있다. 예로서, 도 10에 도시된 DRD 픽셀 구조에서 총 2,160개의 수평 게이트 라인(HGL)이 형성된 경우, 도 12에 도시된 픽셀 구조는 총 1,620개의 수평 게이트 라인(HGL)으로 전체 픽셀을 구동시킬 수 있다.

도 12에 도시된 픽셀 구조를 적용하면, 수평 방향으로 형성된 복수의 제2 게이트 라인(HGL)의 개수를 도 10에 도시된 DRD 픽셀 구조 대비 약 1/3 감소시키고, 픽셀 차징 타임을 약 33% 더 확보할 수 있다.

여기서, 복수의 제1 게이트 라인(VGL)과 복수의 제2 게이트 라인(HGL)을 선택적으로 컨택시켜 각 픽셀에 스캔신호가 공급되도록 하였다. 수평 방향으로 형성된 복수의 제2 게이트 라인(HGL)은 제1 레이어에 형성되어 있고, 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL) 및 복수의 데이터 라인(DL)은 제2 레이어 형성되어 있다.

도 12에 도시된 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치는, 액정 패널(100)의 좌측 및 우측 비 표시 영역에 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 1.0mm ~ 1.6mm로 줄일 수 있다.

상기 도 6 내지 도 12를 참조하여 설명한 본 발명의 제1 내지 제4 실시 예에서는 수직 게이트 라인(VGL), 수평 게이트 라인(HGL) 및 데이터 라인(DL)의 구조에 초점을 두고 픽셀 구조를 설명하였다. 따라서, 수직 게이트 라인(VGL), 수평 게이트 라인(HGL) 및 데이터 라인(DL)을 제외한 다른 구성들은 간략히 도시하고, 본 발명의 핵심과 관련이 없는 부분들에 대해서는 상세한 설명을 생략하였다.

도 13 및 도 14는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 구체적으로 나타내는 도면이고, 도 15는 도 13 및 도 14에 도시된 픽셀의 단면도이다.

도 13 및 도 14에서는 픽셀이 싱글 도메인(single domain) 및 네모 반듯한 직사각형의 형태인 것을 일 예로 도시하고 있으나, 이에 한정되지 않고 픽셀은 멀티 도메인(multi domain)으로 형성될 수도 있다.

먼저, 도 13 및 도 15(A)를 참조하면, 액정 패널의 각 픽셀 내에는 공통 전압(Vcom)이 공급되는 공통 전극(180) 및 데이터 전압(Vdata)이 공급되는 픽셀 전극(190)이 형성되어 있다. 도 15(A)에서는 공통 전극(180)만 도시되어 있고, 그 위에 형성되는 픽셀 전극(190)의 도시를 생략하였다.

도 13에서는 FFS 모드로 구동되는 픽셀 구조를 도시하고 있음으로, 공통 전극(180)과 픽셀 전극(190)은 서로 다른 레이어에 형성되어 있다. 그리고,

공통 전극(180)과 픽셀 전극(190) 중에서 하나의 전극은 복수의 슬릿(slit) 포함한 형태로 패터닝되어 있고, 나머지 전극은 플랫(flat)한 판 형태로 형성될 수 있다. 도 13에서는 공통 전극(180)이 슬릿을 포함한 형태로 패터닝 된 것을 일 예로 도시하고 있다.

수평 게이트 라인(140)은 가로 방향(X축 방향)으로 형성되어 있고, 데이터 라인(160)과 수직 게이트 라인(150)은 세로 방향(Y축 방향)으로 형성되어 있다. 도 15(A)에 도시된 바와 같이, 데이터 라인(160) 및 수직 게이트 라인(150)은 동일 레이어에 형성되어 있고, 수평 게이트 라인(140)은 수직 게이트 라인(150)과 서로 다른 레이어에 형성되어 있다.

다시, 도 13을 참조하면, 픽셀의 공통 전극(180)에 공통 전압(Vcom)을 인가시키기 위한 공통 전압 라인(170)이 수직 게이트 라인(150)과 데이터 라인(160)의 사이드에 수직 방향으로 나란히 형성되어 있다.

수직 게이트 라인(150)의 사이드에는 제1 공통 전압 라인(170a)이 형성되어 있고, 데이터 라인(160)의 사이드에는 제2 공통 전압 라인(170b)이 형성되어 있다. 이러한, 제1 공통 전압 라인(170a)과 제2 공통 전압 라인(170b)은 서로 분리되어 있지만, 수평 게이트 라인(140)과 동일 방향으로 나란히 형성된 공통 라인(미도시)에 컨택되어 제1 공통 전압 라인(170a)과 제2 공통 전압 라인(170b)에는 동일한 공통 전압(Vcom)이 공급된다.

여기서, 공통 전압 라인(170)과 수직 게이트 라인(150) 및 데이터 라인(160)은 절연층(145)을 사이에 두고 서로 다른 레이어에 형성되어 있다.

도 13 및 도 15(A)의 픽셀 구조에서, 드라이브 IC(400)로부터 수직 게이트 라인(150)에 인가되는 스캔 신호의 게이트 드라이빙 전압은 -5V ~ +30V로 인가될 수 있는데, 고전압의 스캔 신호로 인해 픽셀의 장축 방향에서 데이터 라인(160)에 인가되는 데이터 전압(Vdata)에 의한 전기장(Electric Field)보다 강한 커플링(coupling)이 형성될 수 있다.

이로 인해, 픽셀에서 빛샘이 발생될 수 있고, 특히 블랙 화상을 정확히 표시할 수 없어 명암비(contrast)가 떨어질 수 있다. 이러한, 문제점을 개선하기 위해서 도 14에 도시된 바와 같이, 픽셀 구조를 변경하였다.

도 14 및 도 15(B)를 참조하면, 픽셀의 공통 전극(180)에 공통 전압(Vcom)을 인가시키기 위한 공통 전압 라인(170)이 수직 게이트 라인(150) 및 데이터 라인(160)과 나란하게 수직 방향으로 형성되어 있다.

수직 게이트 라인(150)의 사이드에는 제1 공통 전압 라인(170a)이 형성되어 있고, 데이터 라인(160)의 사이드에는 제2 공통 전압 라인(170b)이 형성되어 있으며, 수직 게이트 라인(150)과 데이터 라인(160) 사이에 제3 공통 전압 라인(170c)이 형성되어 있다. 즉, 도 13에 도시된 픽셀 구조에서, 수직 게이트 라인(150)과 데이터 라인(160) 사이에 제3 공통 전압 라인(170c)을 추가로 형성하였다.

이러한, 제1 공통 전압 라인(170a), 제2 공통 전압 라인(170b) 및 제3 공통 전압 라인(170c)은 서로 분리되어 있지만, 수평 게이트 라인(140)과 동일 방향으로 나란히 형성된 공통 라인(미도시)에 컨택되어 제1 공통 전압 라인(170a), 제2 공통 전압 라인(170b) 및 제3 공통 전압 라인(170c)에 동일한 공통 전압(Vcom)이 공급된다.

형성된 레이어는 다르더라도 수직 게이트 라인(150)과 데이터 라인(160) 사이에 제3 공통 전압 라인(170c)이 형성되면, -2V ~ +2V로 공급되는 공통 전압(Vcom)에 의해서 고전압의 스캔 신호에 의해서 픽셀의 장축 방향에서 전기장의 커플링이 형성되는 것을 방지할 수 있다.

즉, 상기 복수의 제1 게이트 라인(VGL)과 상기 복수의 데이터 라인(DL) 사이에 형성된 제3 공통 전압 라인(170c)을 이용하여, 상기 복수의 제1 게이트 라인(VGL)에 인가된 고전압의 스캔 신호에 따른 전기장을 상쇄시킬 수 있다.

여기서, 수직 게이트 라인(150)과 데이터 라인(160) 아래에는 TFT를 형성하는 공정 중, 액티브(active)의 패턴이 잔존해 있다. 이는 TFT의 소스 전극/드레인 전극과 수직 게이트 라인(150) 및 데이터 라인(160)이 단일 공정으로 형성되기 때문이다. 이하, 실시 예에서도 특정 라인의 아래에 TFT의 액티브 패턴이 잔존할 수 있다.

앞에서 설명한 도 6, 도 13 및 도 14에 도시된 픽셀 구조는 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)으로 인해 픽셀의 개구율이 일부 감소할 수 있다. 이러한, 문제점을 개선하기 위해서 도 16에 도시된 바와 같이, 픽셀 구조를 변경하였다.

도 16은 제5 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.

도 16을 참조하면, 도 6, 도 13 및 도 14에 도시된 픽셀 구조를 90도 회전시켜 각 픽셀의 전체 면적에서 수직 게이트 라인(VGL)이 차지하는 비율을 줄여 개구율을 확보하였다.

복수의 제1 게이트 라인(VGL) 및 복수의 데이터 라인(DL)이 수직 방향으로 상측에서부터 하측까지 형성되어 있다. 그리고, 복수의 제2 게이트 라인(HGL)은 수평 방향으로 좌측에서부터 우측까지(또는 우측에서부터 좌측까지) 형성되어 있다. 수직 방향으로 형성된 복수의 제1 게이트 라인(VGL)과 수평 방향으로 형성된 복수의 제2 게이트 라인(HGL)의 컨택은 도 6을 참조하여 상술한 것과 동일하게 이루어질 수 있다.

상술한 제1 내지 제4 실시 예들의 픽셀 구조는 세로(Y축)가 길고, 가로(X축)가 짧게 형성되어 있으나, 도 16에 도시된 제5 실시 예에서는 세로를 짧게, 가로를 길게 픽셀 구조를 형성하였다. 즉, 픽셀의 세로를 단축으로 형성하고, 가로를 장축으로 형성하여 픽셀 내에서 수직 게이트 라인(VGL)이 차지하는 면적 줄였다. 액정 패널(100)에 형성된 복수의 픽셀은 가로 축이 세로 축보다 길도록 형성되고, 복수의 제1 게이트 라인(VGL) 및 복수의 데이터 라인(DL)은 픽셀의 단축과 접하도록 수직하게 형성되어 있다.

도 16에 도시된 본 발명의 제5 실시 예에 따른 액정 디스플레이 장치도 상술한 실시 예들과 동일하게, 종래 기술에서 액정 패널의 좌측 및 우측의 비 표시 영역에 형성되어 있던 링크 라인 및 GIP 로직을 삭제할 수 있다. 이를 통해, 액정 패널(100)의 좌측 및 우측 비 표시 영역에는 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 줄일 수 있다.

본 발명의 제1 내지 제4 실시 예에서, 액정 패널(100)의 좌측 및 우측 비 표시 영역의 베젤 폭을 1.0mm ~ 1.6mm로 감소시켜 네로우 베젤을 구현하였다. 한편, 도 15에 도시된 본 발명의 제5 실시 예에 따른 액정 디스플레이 장치는 픽셀을 90도 회전시켰고, 기존에 패널(100)의 좌측 및 우측에 형성되었던 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)을 액정 패널(100)의 하측 또는 상측 비 표시 영역에 형성한다.

이를 통해, 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)이 차지하던 좌측 및 우측의 베젤 폭을 0.8mm ~ 1.0mm로 줄이고, 상부 기판과 하부 기판의 합착에 필요한 최소한의 베젤 폭을 형성하여 네로우 베젤을 구현할 수 있다.

여기서, 액정 패널(100)의 좌측 및 우측 베젤의 폭은 기판의 합착에 이용되는 실런트(sealant)의 선폭에 의해 결정되는 것으로, 현재 기술 수준에서 실런트의 선폭을 1mm 미만으로 구현할 수 있어 본 발명의 실시 예에 따른 액정 디스플레이 장치의 좌측 및 우측 베젤 폭을 1mm 이하로 충분히 감소시킬 수 있다. 향후, 실런트의 선폭 제어 기술이 더 발전되는 경우, 이에 따라서 본 발명의 실시 예에 따른 액정 디스플레이 장치의 좌측 및 우측 베젤 폭도 감소될 수 있다.

상술한 바와 같이, 본 발명의 여러 실시 예에 따른 액정 디스플레이 장치는 액정 패널의 비 표시 영역을 감싸도록 형성된 베젤의 좌측 및 우측 사이즈를 줄일 수 있다. 본 발명과 같이, 베젤 사이즈를 1mm 내외로 줄이면, 사용자에게 상대적으로 넓은 표시 화면을 제공할 수 있고, 액정 디스플레이 장치의 디자인 미감을 높일 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 액정 패널 110: 상부 기판
120: 하부 기판 130: 실
140: 수평 게이트 라인 150: 수직 게이트 라인
160: 데이터 라인 170: 공통 전압 라인
300: 인쇄회로기판 400: 드라이브 IC

Claims

액정 패널 내에서 수직 방향으로 형성되고, 서로 중첩되지 않도록 배치되는 복수의 제1 게이트 라인 및 복수의 데이터 라인;
상기 복수의 제1 게이트 라인과 다른 레이어에서 수평 방향으로 상기 액정 패널 내에 형성된 복수의 제2 게이트 라인;
상기 액정 패널의 상측 또는 하측의 비 표시 영역에 배치되어, 상기 복수의 제1 게이트 라인과 접속되어 스캔 신호를 공급하고, 상기 복수의 데이터 라인과 접속되어 데이터 전압을 공급하는 복수의 드라이브 IC;를 포함하고,
상기 복수의 제1 게이트 라인과 상기 복수의 제2 게이트 라인은 서로 중첩되는 영역에서, 한 라인씩 쌍을 이루어 컨택을 통해 전기적으로 접속된 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 액정 패널의 좌측 및 우측 비 표시 영역에는, 상기 액정 패널에 형성된 복수의 픽셀에 공통 전압을 공급하기 위한 공통 전압 링크 영역 및 그라운드 링크 영역이 형성되어 있고,
상기 액정 패널의 좌측 및 우측의 베젤 폭은 1.0mm ~ 1.6mm인 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제1 게이트 라인과 상기 복수의 제2 게이트 라인이 동일한 개수로, 1:1 대응되도록 형성된 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제1 게이트 라인과 상기 복수의 데이터 라인이 동일한 개수로, 1:1 대응되도록 형성된 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제1 게이트 라인의 개수는 상기 복수의 데이터 라인의 개수 대비 1/2인 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제2 게이트 라인과 상기 복수의 데이터 라인이 DRD(double reduced data) 구조로 형성되어 있고,
상기 복수의 제1 게이트 라인은 데이터 라인이 형성되어 있지 않은 픽셀들 사이에 수직 방향으로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제1 게이트 라인과 상기 복수의 데이터 라인은, 1개의 제1 게이트 라인 및 2개의 데이터 라인과 단위로 배치된 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제1 게이트 라인의 사이드 및 상기 복수의 데이터 라인의 사이드에 수직 방향으로 나란히 형성되어, 상기 액정 패널에 형성된 복수의 픽셀의 공통 전극에 공통 전압을 인가시키기 위한 공통 전압 라인을 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
제8 항에 있어서,
상기 복수의 제1 게이트 라인과 상기 복수의 데이터 라인 사이에 형성된 공통 전압 라인을 더 포함하는 것을 특징을 하는 액정 디스플레이 장치.
제9 항에 있어서,
상기 복수의 제1 게이트 라인과 상기 복수의 데이터 라인 사이에 형성된 공통 전압 라인으로 상기 복수의 제1 게이트 라인에 인가된 스캔 신호에 따른 전기장을 상쇄시키는 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 액정 패널에 형성된 복수의 픽셀은 가로 축이 세로 축보다 길도록 형성되고,
상기 복수의 제1 게이트 라인 및 복수의 데이터 라인은 상기 픽셀의 단축과 접하도록 수직하게 형성된 것을 특징으로 하는 액정 디스플레이 장치.
제11 항에 있어서,
상기 액정 패널의 상측 또는 하측 비 표시 영역에는, 상기 액정 패널에 형성된 복수의 픽셀에 공통 전압을 공급하기 위한 공통 전압 링크 영역 및 그라운드 링크 영역이 형성되어 있고,
상기 액정 패널의 좌측 및 우측의 베젤 폭은 0.8mm ~ 1.0mm인 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 드라이브 IC는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 형성되고,
상기 스캔 신호를 생성하는 게이트 드라이버 로직과 상기 데이터 전압을 생성하는 데이터 드라이버 로직이 하나의 칩으로 통합되어 형성되거나, 또는
데이터 드라이브 IC와 게이트 드라이브 IC가 하나의 칩으로 통합되어 형성된 것을 특징으로 하는 액정 디스플레이 장치.
제13 항에 있어서,
상기 복수의 드라이브 IC의 양측에 형성된 복수의 게이트 링크 라인 및 복수의 데이터 링크 라인을 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 드라이브 IC를 구동시키기 위한 제어 신호를 공급하는 제어부 및 구동 전원을 생성하는 전원부가 실장된 인쇄회로기판을 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
제1 항에 있어서,
상기 복수의 제1 게이트 라인과 상기 복수의 데이터 라인은 동일 레이어에 형성된 것을 특징으로 하는 액정 디스플레이 장치.