[go: up one dir, main page]

KR102008278B1 - 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지 - Google Patents

파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지 Download PDF

Info

Publication number
KR102008278B1
KR102008278B1 KR1020170167629A KR20170167629A KR102008278B1 KR 102008278 B1 KR102008278 B1 KR 102008278B1 KR 1020170167629 A KR1020170167629 A KR 1020170167629A KR 20170167629 A KR20170167629 A KR 20170167629A KR 102008278 B1 KR102008278 B1 KR 102008278B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
power
internal electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170167629A
Other languages
English (en)
Other versions
KR20190067566A (ko
Inventor
조한신
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020170167629A priority Critical patent/KR102008278B1/ko
Priority to US16/203,354 priority patent/US10879222B2/en
Priority to CN201811464518.5A priority patent/CN110021590B/zh
Priority to DE102018221124.8A priority patent/DE102018221124A1/de
Publication of KR20190067566A publication Critical patent/KR20190067566A/ko
Application granted granted Critical
Publication of KR102008278B1 publication Critical patent/KR102008278B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/115—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지에 관한 것으로서, 제 1 반도체 칩; 제 2 반도체 칩; 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결시키도록 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 상면 또는 하면에 형성되는 배선층; 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상면에 형성되는 내부의 전극 패드로부터 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 설치면에 형성되는 외부의 솔더 패드까지 연장되게 형성되는 내부 전극; 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 및 상기 내부 전극의 적어도 일부분을 둘러싸는 형상으로 형성되는 제 1 몰딩 부재;를 포함할 수 있다.

Description

파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지{Power chip integrated module, its manufacturing method and power module package of double-faced cooling}
본 발명은 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지에 관한 것으로서, 보다 상세하게는 칩들이 통합된 형태의 통합 모듈을 미리 제조하여 실장시 부품의 개수를 줄이고, 이를 통해서 제품의 불량률을 낮추어서 수율과 생산성을 크게 향상시킬 수 있게 하는 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지에 관한 것이다.
하이브리드 자동차, 전기 자동차, 연료전지 자동차와 같은 환경차에 모터 구동용 파워 모듈이 이용된다. 환경차의 경우, 모터 구동 수단으로서 영구자석 모터가 사용되며, PWM(pulse width modulation) 신호를 통해 3상 교류전압으로 모터를 구동하게 된다.
일반적으로 파워 모듈 패키지는 다수의 반도체 칩을 리드 프레임 내의 칩 실장 영역인 패들(paddle) 상에 탑재한 후, 와이어링을 이용하여 칩들과 리드 프레임을 전기적으로 서로 연결시킨 후, 밀봉 부재 예컨대 EMC(Epoxy Molding Compound)로, 밀봉하여 내부를 보호하는 구조를 가질 수 있다.
그러나, 이러한 종래의 파워 모듈 패키지는, 실장시 실장해야 할 부품들의 개수가 너무 많아서 실장 시간과 실장 비용이 많이 소모되는 것은 물론이고, 각각의 실장 단계마다 별도의 지그가 필요하기 때문에 지그를 설치하고 적층하는 데에 많은 시간과 인력이 소모되며, 솔더링 이후에 지그를 분리하는 과정에서 칩들이 손상되는 등 많은 문제점들이 있었다.
또한, 열저항 특성을 향상시키기 위해 패키지 두께가 얇아지는 추세에서 와이어가 조밀해지거나 길어지게 되고, 이로 인하여 와이어 쇼트 현상이 발생되거나, 기생 인덕턴스가 높아지면서 스위칭 손실이 증대되는 등의 문제점이 있었다.
아울러, 양면 냉각 방식의 파워 모듈 패키지는 칩의 바로 위에 금속층이 형성되기 때문에 열충격 시험에서 열적 스트레스가 칩에 집중되어 칩이 파손되는 등의 문제점들이 있었다.
본 발명의 사상은, 이러한 문제점들을 해결하기 위한 것으로서, 다수개의 반도체 칩들을 통합하여 단일 모듈화함으로써 실장시 부품의 개수를 줄여서 실장 시간과 실장 비용을 절감할 수 있고, 각각의 실장 단계마다 별도의 지그가 불필요하기 때문에 지그를 설치하거나 적층하는 데에 소모되는 시간과 인력이 절감할 수 있으며, 통합 모듈이 패키지 형태로 보호될 수 있기 때문에 제품의 내구성과 강도를 향상시킬 수 있고, 패키지 형태에서 검증된 통합 모듈이 최종적으로 조립될 수 있기 때문에 모듈 조립 수율을 향상시켜서 생산성을 증대시킬 수 있으며, 칩들 위에 올라가는 배선층이나 메탈층이 열적 및 물리적 스트레스를 분산시킬 수 있고, 기존의 와이어에 의한 와이어 쇼트 현상이나 기생 인덕턴스를 방지하여 스위칭 효율을 향상시킬 수 있으며, 일체형 스페이서를 이용하여 열저항 특성을 향상시킬 수 있게 하는 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지를 제공함에 있다. 그러나 이러한 과제는 예시적인 것으로서, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 사상에 따른 파워칩 통합 모듈은, 제 1 반도체 칩; 제 2 반도체 칩; 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결시키도록 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 상면 또는 하면에 형성되는 배선층; 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상면에 형성되는 내부의 전극 패드로부터 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 설치면에 형성되는 외부의 솔더 패드까지 연장되게 형성되는 내부 전극; 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 및 상기 내부 전극의 적어도 일부분을 둘러싸는 형상으로 형성되는 제 1 몰딩 부재;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 내부 전극은, 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 중 어느 하나의 상면을 따라 수평 방향으로 형성되는 수평부; 및 상기 수평부로부터 상기 솔더 패드까지 수직 방향으로 연장되게 형성되는 수직부;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제 1 몰딩 부재는, 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상방에 열전달 통로 역할을 할 수 있도록 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 중 어느 하나 이상의 상면을 노출시키는 관통창부가 형성될 수 있다.
또한, 본 발명에 따르면, 상기 솔더 패드와 상기 배선층 및 상기 제 1 반도체 칩 또는 상기 제 2 반도체 칩의 적어도 일부분에 솔더 또는 솔더 패이스트가 도포될 수 있다.
또한, 본 발명에 따르면, 상기 제 1 반도체 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 제 2 반도체 칩은 다이오드일 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 파워칩 통합 모듈의 제조 방법은, 설치면 상에 제 1 반도체 칩과 제 2 반도체 칩을 배치하는 단계; 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 측면을 둘러싸는 형상으로 제 1 몰딩 부재의 일부분을 1차 몰딩 성형하는 단계; 몰딩된 상기 제 1 몰딩 부재의 상기 일부분을 천공하고, 천공된 부분에 금속 공정을 이용하여 내부 전극의 수직부를 형성하는 단계; 상기 수직부와 연결되도록 상기 내부 전극의 수평부를 형성하고, 상기 제 1 반도체 칩의 상면과 상기 제 2 반도체 칩의 상면을 전기적으로 연결시키는 배선층을 형성하는 단계; 상기 내부 전극의 상기 수평부와 열전달 통로를 제외한 부분에 제 1 몰딩 부재의 나머지 부분을 2차 몰딩 성형하는 단계; 및 외부로 노출된 상기 솔더 패드와 상기 배선층 및 상기 제 1 반도체 칩 또는 상기 제 2 반도체 칩의 적어도 일부분에 솔더 또는 솔더 패이스트를 도포하는 단계;를 포함할 수 있다.
한편, 상기 과제를 해결하기 위한 본 발명의 사상에 따른 양면 냉각형 파워 모듈 패키지는, 하부 기판; 상기 하부 기판 상에 형성되는 리드 프레임; 상기 리드 프레임 상에 형성되고, 와이어링이 없이 솔더링이 가능하도록 제 1 반도체 칩과 제 2 반도체 칩이 통합된 파워칩 통합 모듈; 상기 파워칩 통합 모듈 상에 형성되는 상부 기판; 및 상기 하부 기판과, 상기 상부 기판 사이에 형성되는 제 2 몰딩 부재를 포함하고, 상기 파워칩 통합 모듈은, 상기 제 1 반도체 칩; 상기 제 2 반도체 칩; 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결시키도록 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 상면 또는 하면에 형성되는 배선층; 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상면에 형성되는 내부의 전극 패드로부터 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 설치면에 형성되는 외부의 솔더 패드까지 연장되게 형성되는 내부 전극; 및 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 및 상기 내부 전극의 적어도 일부분을 둘러싸는 형상으로 형성되는 제 1 몰딩 부재;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 상부 기판은, 상부 절연 기판; 상기 상부 절연 기판의 상면에 형성되는 제 1 상부 금속층; 상기 상부 절연 기판의 하면에 형성되는 제 2 상부 금속층; 및 상기 제 2 상부 금속층과 상기 파워칩 통합 모듈 사이에 형성되는 스페이서부;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 제 2 상부 금속층으로부터 상기 스페이서부가 돌출되는 형상으로 형성되도록 상기 제 2 상부 금속층과 상기 스페이서부는 식각 공정에 의해 일체로 형성될 수 있다.
또한, 본 발명에 따르면, 상기 리드 프레임은, 상기 제 1 반도체 칩과 상기 제 2 반도체 칩이 안착되는 패들부; 및 상기 파워칩 통합 모듈의 상기 내부 전극에 의해서 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩과 전기적으로 연결되는 리드부;를 포함할 수 있다.
또한, 본 발명에 따르면, 상기 하부 기판은, 하부 절연 기판; 상기 하부 절연 기판의 상면에 형성되는 제 1 하부 금속층; 및 상기 하부 절연 기판의 하면에 형성되는 제 2 하부 금속층;을 포함하고, 상기 제 1 하부 금속층은 상기 파워칩 통합 모듈과 대응되도록 패턴이 형성될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 다수개의 반도체 칩들을 통합하여 단일 모듈화함으로써 실장시 부품의 개수를 줄여서 실장 시간과 실장 비용을 절감할 수 있고, 각각의 실장 단계마다 별도의 지그가 불필요하기 때문에 지그를 설치하거나 적층하는 데에 소모되는 시간과 인력이 절감할 수 있으며, 통합 모듈이 패키지 형태로 보호될 수 있기 때문에 제품의 내구성과 강도를 향상시킬 수 있고, 패키지 형태에서 검증된 통합 모듈이 최종적으로 조립될 수 있기 때문에 모듈 조립 수율을 향상시켜서 생산성을 증대시킬 수 있으며, 칩들 위에 올라가는 배선층이나 메탈층이 열적 및 물리적 스트레스를 분산시킬 수 있고, 기존의 와이어에 의한 와이어 쇼트 현상이나 기생 인덕턴스를 방지하여 스위칭 효율을 향상시킬 수 있으며, 일체형 스페이서를 이용하여 열저항 특성을 향상시킬 수 있는 효과를 갖는 것이다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈을 나타내는 단면도이다.
도 2 내지 도 7은 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈의 제조 과정을 단계적으로 나타내는 단면도들이다.
도 8은 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈의 제조 방법을 나타내는 순서도이다.
도 9는 본 발명의 일부 실시예들에 따른 양면 냉각형 파워 모듈 패키지를 나타내는 단면도이다.
도 10은 본 발명의 일부 다른 실시예들에 따른 양면 냉각형 파워 모듈 패키지를 나타내는 단면도이다.
도 11은 도 10의 양면 냉각형 파워 모듈 패키지의 파워칩 통합 모듈을 나타내는 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
이하, 본 발명의 여러 실시예들에 따른 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지를 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈(100)을 나타내는 단면도이다.
먼저, 도 1에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈(100)은, 크게 제 1 반도체 칩(C1)과, 제 2 반도체 칩(C2)과, 배선층(10)과, 내부 전극(20) 및 제 1 몰딩 부재(30)를 포함할 수 있다.
예컨대, 상기 제 1 반도체 칩(C1)은, 모터나 기타 전자 부품들을 구동하는 데에 필요한 소자 또는 회로들이 집적화된 반도체 공정을 이용하여 제조된 칩으로서, 더욱 구체적으로 예를 들면, 적어도 하나의 능동 소자 또는 수동 소자들이 초소형으로 집적되어 서로 분리될 수 없는 구조로 형성된 기능성 소자일 수 있다.
또한, 예컨대, 상기 제 2 반도체 칩(C2) 역시, 모터나 기타 전자 부품들을 구동하는 데에 필요한 소자 또는 회로들이 집적화된 반도체 공정을 이용하여 제조된 칩으로서, 더욱 구체적으로 예를 들면, 적어도 하나의 능동 소자 또는 적어도 하나의 수동 소자로 이루어지는 기능성 소자일 수 있다.
더욱 구체적으로 예를 들면, 파워칩을 구성할 수 있도록 상기 제 1 반도체 칩(C1)은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 제 2 반도체 칩(C2)은 다이오드일 수 있다.
일 예로, 상기 제 1 반도체 칩(C1)이 IGBT인 경우, 일면 또는 타면에 에미터(Emitter)전극과 게이트(Gate)전극이 형성될 수 있고, 타면 또는 일면에는 컬렉터(Collector) 전극이 형성될 수 있다.
또한, 상기 제 2 반도체 칩(C2)이 다이오드인 경우, 일면 또는 타면에 양전극이 형성될 수 있고, 타면 또는 일면에 음전극이 형성될 수 있다.
이렇게 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 양면에 모두 전극이 형성되는 경우에는, 상술된 상기 배선층(10)이 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 양면에 모두 형성될 수 있다. 그러나, 이에 반드시 국한되지 않고, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)는 일면에만 전극이 모두 형성될 수도 있다. 이 경우에는 도 1에 도시된 바와 같이, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 상면에 상기 배선층(10)이 형성될 수 있다.
예컨대, 도 1에 도시된 바와 같이, 상기 배선층(10)은, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)을 전기적으로 연결시키도록 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 상면에 형성되는 도전성 금속 박막이나 회로 기판일 수 있다.
또한, 예컨대, 도 1에 도시된 바와 같이, 상기 내부 전극(20)은, 적어도 일부분이 상기 제 1 몰딩 부재(30)에 의해 외부로 노출되지 않고 보호될 수 있는 것으로서, 적어도 상기 배선층(10), 상기 제 1 반도체 칩(C1), 상기 제 2 반도체 칩(C2) 및 이들의 조합들 중 어느 하나 이상의 상면에 형성되는 내부의 전극 패드(P1)로부터 상기 제 1 반도체 칩(C1) 및 상기 제 2 반도체 칩(C2)의 설치면(F)에 형성되는 외부의 솔더 패드(P2)까지 연장되게 형성되는 전극 구조체일 수 있다.
이러한 상기 내부 전극(20)은 와이어를 대체할 수 있는 일종의 관통 전극 공정 또는 배선 공정을 이용하여 형성될 수 있는 것으로서, 예컨대, 상기 제 1 몰딩 부재(30)에 후술될 관통홀을 형성하고, 형성된 관통홀에 금속층을 충전하여 이루어질 수 있다. 그러나, 이에 반드시 국한되지 않고, 상기 내부 전극(20)은 완성된 기성품이나 내부 리드 프레임 등을 솔더링하여 형성하는 등 매우 다양한 방법으로 형성될 수 있다.
더욱 구체적으로 예를 들면, 상기 내부 전극(20)은, 적어도 상기 배선층(10), 상기 제 1 반도체 칩(C1), 상기 제 2 반도체 칩(C2) 중 어느 하나의 상면을 따라 수평 방향으로 형성되는 수평부(21) 및 상기 수평부(21)로부터 상기 솔더 패드까지 수직 방향으로 연장되게 형성되는 수직부(22)를 포함할 수 있다.
여기서, 예컨대, 상기 수평부(21)는 후막 금속 공정을 이용할 수 있고, 상기 수직부(22)는 관통 전극 공정을 이용할 수 있다.
한편, 예컨대, 도 1에 도시된 바와 같이, 상기 제 1 몰딩 부재(30)는, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2) 및 상기 내부 전극(20)의 적어도 일부분을 1차적으로 둘러싸는 형상으로 형성되는 수지 컴파운드 재질인 일종의 1차 패키징 부재일 수 있다.
더욱 구체적으로 예를 들면, 상기 제 1 몰딩 부재(30)는, 적어도 상기 배선층(10), 상기 제 1 반도체 칩(C1), 상기 제 2 반도체 칩(C2) 및 이들의 조합들 중 어느 하나 이상의 상방에 열전달 통로 역할을 할 수 있도록 적어도 상기 배선층(10), 상기 제 1 반도체 칩(C1), 상기 제 2 반도체 칩(C2) 중 어느 하나 이상의 상면을 노출시키는 관통창부(W)가 형성될 수 있다.
따라서, 노출된 상기 제 1 반도체 칩(C1) 및 상기 제 2 반도체 칩(C2)의 하면과 이러한 상기 관통창부(W)를 이용하여 상기 칩들에서 발생되는 열을 양면으로 배출시킬 수 있다.
또한, 예컨대, 도 1에 도시된 바와 같이, 와이어링 공정 대신, 솔더링 공정이나 리플로우 공정을 이용하여 후술될 양면 냉각형 파워 모듈 패키지(1000) 실장시 솔더 프리폼 형태로 실장될 수 있도록 상기 솔더 패드(P2)와 상기 배선층(10) 및 상기 제 1 반도체 칩(C1) 또는 상기 제 2 반도체 칩(C2)의 적어도 일부분에 솔더(S) 또는 솔더 패이스트가 도포될 수 있다.
그러므로, 복수개의 반도체 칩(C1)(C2)들을 통합하여 단일 모듈화함으로써 실장시 부품의 개수를 줄여서 실장 시간과 실장 비용을 절감할 수 있고, 각각의 실장 단계마다 별도의 지그가 불필요하기 때문에 지그를 설치하거나 적층하는 데에 소모되는 시간과 인력이 절감할 수 있으며, 통합 모듈이 패키지 형태로 보호될 수 있기 때문에 제품의 내구성과 강도를 향상시킬 수 있고, 패키지 형태에서 검증된 통합 모듈이 최종적으로 조립될 수 있기 때문에 모듈 조립 수율을 향상시켜서 생산성을 증대시킬 수 있으며, 칩들 위에 올라가는 배선층이나 메탈층이 열적 및 물리적 스트레스를 분산시킬 수 있고, 기존의 와이어에 의한 와이어 쇼트 현상이나 기생 인덕턴스를 방지하여 스위칭 효율을 향상시킬 수 있으며, 일체형 스페이서를 이용하여 열저항 특성을 향상시킬 수 있다.
도 2 내지 도 7은 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈(100)의 제조 과정을 단계적으로 나타내는 단면도들이다.
도 2 내지 도 7에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈(100)의 제조 과정을 설명하면, 먼저, 도 2에 도시된 바와 같이, 설치면(F) 상에 제 1 반도체 칩(C1)과 제 2 반도체 칩(C2)을 배치할 수 있다.
이 때, 상기 설치면(F)에는 임시 기판이나 박리지나 캐리어 테이프 등을 설치하여 추후 이들을 간단히 제거하여 실장하게 할 수 있고, 도시하지 않았지만, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)은 하면 배선층 상에 배치되는 것도 가능하다.
이어서, 도 3에 도시된 바와 같이, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 측면을 둘러싸는 형상으로 제 1 몰딩 부재(30)의 일부분을 1차 몰딩 성형할 수 있다. 이 때, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 상면은 노출될 수 있다.
이어서, 도 4에 도시된 바와 같이, 몰딩된 상기 제 1 몰딩 부재(30)의 상기 일부분을 식각 천공 또는 레이저 천공 등으로 천공하고, 천공된 부분에 도금이나 스퍼터링 등 각종 금속 공정 또는 관통 전극 공정을 이용하여 내부 전극의 수직부(22)를 형성할 수 있다.
이어서, 도 5에 도시된 바와 같이, 각종 금속 공정이나 후막 금속 공정 등을 이용하여 상기 수직부(22)와 연결되도록 상기 내부 전극(20)의 수평부(21)를 형성하고, 이와 동시에 동일한 공정을 이용하여 상기 제 1 반도체 칩(C1)의 상면과 상기 제 2 반도체 칩(C2)의 상면을 전기적으로 연결시키는 배선층(10)을 형성할 수 있다.
이어서, 도 6에 도시된 바와 같이, 상기 내부 전극(20)의 상기 수평부(21)와 열전달 통로를 제외한 부분에 제 1 몰딩 부재(30)의 나머지 부분을 2차 몰딩 성형하여 상기 제 1 몰딩 부재(30)를 완성할 수 있다.
이어서, 도 7에 도시된 바와 같이, 외부로 노출된 상기 솔더 패드(P2)와 상기 배선층(10) 및 상기 제 1 반도체 칩(C1) 또는 상기 제 2 반도체 칩(C2)의 적어도 일부분에 솔더(S) 또는 솔더 패이스트를 도포할 수 있다.
따라서, 별도의 지그나 지그를 분리하는 과정에서 칩들이 손상되는 것을 방지할 수 있고, 도면에서는 제품 하나를 예시하였으나, 스트립 형태로 일괄 대량 생산이 가능하여 생산성과 수율을 크게 향상시킬 수 있다.
도 8은 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈(100)의 제조 방법을 나타내는 순서도이다.
도 1 내지 도 8에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 파워칩 통합 모듈(100)의 제조 방법은, 설치면(F) 상에 제 1 반도체 칩(C1)과 제 2 반도체 칩(C2)을 배치하는 단계(S1)와, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)의 측면을 둘러싸는 형상으로 제 1 몰딩 부재(30)의 일부분을 1차 몰딩 성형하는 단계(S2)와, 몰딩된 상기 제 1 몰딩 부재(30)의 상기 일부분을 천공하고, 천공된 부분에 금속 공정을 이용하여 내부 전극의 수직부(22)를 형성하는 단계(S3)와, 상기 수직부(22)와 연결되도록 상기 내부 전극(20)의 수평부(21)를 형성하고, 상기 제 1 반도체 칩(C1)의 상면과 상기 제 2 반도체 칩(C2)의 상면을 전기적으로 연결시키는 배선층(10)을 형성하는 단계(S4)와, 상기 내부 전극(20)의 상기 수평부(21)와 열전달 통로를 제외한 부분에 제 1 몰딩 부재(30)의 나머지 부분을 2차 몰딩 성형하는 단계(S5) 및 외부로 노출된 상기 솔더 패드(P2)와 상기 배선층(10) 및 상기 제 1 반도체 칩(C1) 또는 상기 제 2 반도체 칩(C2)의 적어도 일부분에 솔더(S) 또는 솔더 패이스트를 도포하는 단계(S6)를 포함할 수 있다.
도 9는 본 발명의 일부 실시예들에 따른 양면 냉각형 파워 모듈 패키지(1000)를 나타내는 단면도이다.
도 9에 도시된 바와 같이, 본 발명의 일부 실시예들에 따른 양면 냉각형 파워 모듈 패키지(1000)는, 하부 기판(200)과, 상기 하부 기판(200) 상에 형성되는 리드 프레임(300)과, 상기 리드 프레임(300) 상에 형성되고, 와이어링이 없이 솔더링이 가능하도록 제 1 반도체 칩(C1)과 제 2 반도체 칩(C2)이 통합된 파워칩 통합 모듈(100)과, 상기 파워칩 통합 모듈(100) 상에 형성되는 상부 기판(400) 및 상기 하부 기판(200)과, 상기 상부 기판(400) 사이에 형성되는 제 2 몰딩 부재(500)를 포함할 수 있다.
여기서, 상기 파워칩 통합 모듈(100)은, 도 1 내지 도 8에서 설명된 상기 파워칩 통합 모듈(100)과 그 구성 및 역할이 동일할 수 있다. 따라서, 상세한 설명은 생략하기로 한다.
또한, 예컨대, 도 9에 도시된 바와 같이, 상기 상부 기판(400)은, 상기 파워칩 통합 모듈(100)의 상면에 발생된 열을 상방으로 배출시키기 위한 일종의 방열 구조로서, 더욱 구체적으로 예를 들면, 상기 상부 기판(400)은, 상부 절연 기판(410)과, 상기 상부 절연 기판(410)의 상면에 형성되는 제 1 상부 금속층(411)과, 상기 상부 절연 기판(410)의 하면에 형성되는 제 2 상부 금속층(412) 및 상기 제 2 상부 금속층(412)과 상기 파워칩 통합 모듈(100) 사이에 형성되는 스페이서부(413)를 포함할 수 있다.
여기서, 경계 저항을 줄여서 열저항 특성을 향상시킬 수 있도록 상기 제 2 상부 금속층(412)으로부터 상기 스페이서부(413)가 돌출되는 형상으로 형성되도록 상기 제 2 상부 금속층(412)과 상기 스페이서부(413)는 식각 공정(하프 에칭 등)에 의해 일체로 형성될 수 있다.
더욱 구체적으로 예를 들면, 상기 상부 기판(400)은 세라믹 플레이트의 상면과 하면에 구리 플레이트(Cu plate)를 형성한 DBC(Direct Bonded Copper) 기판일 수 있다.
또한, 예컨대, 도 9에 도시된 바와 같이, 상기 리드 프레임(300)은, 상기 제 1 반도체 칩(C1)과 상기 제 2 반도체 칩(C2)이 안착되는 패들부(310) 및 상기 파워칩 통합 모듈(100)의 상기 내부 전극(20)에 의해서 상기 제 1 반도체 칩(C1) 및 상기 제 2 반도체 칩(C2)과 전기적으로 연결되는 리드부(320)를 포함할 수 있다. 여기서, 상기 패들부(310)는 필요에 따라 생략되는 것도 가능하다.
따라서, 도 9에 도시된 바와 같이, 패키지 형태에서 이미 검증된 상기 파워칩 통합 모듈(100)이 최종적으로 상기 리드 프레임(300) 상에 조립될 수 있기 때문에 모듈 조립 수율을 향상시켜서 생산성을 증대시킬 수 있으며, 칩들 위에 올라가는 배선층이나 메탈층이 열적 및 물리적 스트레스를 분산시킬 수 있고, 기존의 와이어에 의한 와이어 쇼트 현상이나 기생 인덕턴스를 방지하여 스위칭 효율을 향상시킬 수 있다.
한편, 도 9에 도시된 바와 같이, 상기 하부 기판(200)은, 상기 파워칩 통합 모듈(100)의 하면에서 발생되는 열을 하방으로 배출시키는 일종의 방열 구조로서, 하부 절연 기판(210)과, 상기 하부 절연 기판(210)의 상면에 형성되는 제 1 하부 금속층(211) 및 상기 하부 절연 기판(210)의 하면에 형성되는 제 2 하부 금속층(212)을 포함할 수 있다.
더욱 구체적으로 예를 들면, 상기 하부 기판(200) 역시, 세라믹 플레이트의 상면과 하면에 구리 플레이트(Cu plate)를 형성한 DBC(Direct Bonded Copper) 기판일 수 있다.
도 10은 본 발명의 일부 다른 실시예들에 따른 양면 냉각형 파워 모듈 패키지(2000)를 나타내는 단면도이고, 도 11은 도 10의 양면 냉각형 파워 모듈 패키지(2000)의 파워칩 통합 모듈(100)을 나타내는 평면도이다.
도 10 내지 도 11에 도시된 바와 같이, 본 발명의 일부 다른 실시예들에 따른 양면 냉각형 파워 모듈 패키지(2000)는, 상기 제 1 하부 금속층(211)은 상기 파워칩 통합 모듈(100)과 대응되도록 패턴이 형성될 수 있다.
따라서, 이러한 패턴을 이용하여 와이어링 공정이 없이도 상기 하부 기판(200) 상에 상기 리드 프레임(300)이 실장되고, 상기 리드 프레임(300) 상에 상술된 솔더 프리폼 형태의 파워칩 통합 모듈(100)이 실장되며, 상기 파워칩 통합 모듈(100) 상에 상기 상부 기판(400)이 실장된 후, 리플로우 공정 등을 이용하여 솔더링될 수 있다.
그러므로, 양면으로 방열이 가능하여 냉각 효율이 높고, 열전달 통로 상에 와이어와 같은 취약 부분이 없이 견고하게 솔더링되어 있어서 기계적, 열적, 전기적 접촉성이 우수하여 제품의 내구성과 강도를 크게 향상시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
C1: 제 1 반도체 칩
C2: 제 2 반도체 칩
10: 배선층
P1: 전극 패드
P2: 솔더 패드
20: 내부 전극
21: 수평부
22: 수직부
W: 관통창부
S: 솔더
F: 설치면
30: 제 1 몰딩 부재
100: 파워칩 통합 모듈
200: 하부 기판
210: 하부 절연 기판
211: 제 1 하부 금속층
212: 제 2 하부 금속층
300: 리드 프레임
310: 패들부
320: 리드부
400: 상부 기판
410: 상부 절연 기판
411: 제 1 상부 금속층
412: 제 2 상부 금속층
413: 스페이서부
500: 제 2 몰딩 부재
1000, 2000: 양면 냉각형 파워 모듈 패키지

Claims (11)

  1. 제 1 반도체 칩;
    제 2 반도체 칩;
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결시키도록 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 상면 또는 하면에 형성되는 배선층;
    적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상면에 형성되는 내부의 전극 패드로부터 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 설치면에 형성되는 외부의 솔더 패드까지 연장되게 형성되는 내부 전극; 및
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩 및 상기 내부 전극의 적어도 일부분을 둘러싸는 형상으로 형성되는 제 1 몰딩 부재;
    를 포함하고,
    상기 솔더 패드의 적어도 일부분에 솔더 또는 솔더 패이스트가 도포되고,
    상기 배선층의 적어도 일부분에 솔더 또는 솔더 페이스트가 도포되는, 파워칩 통합 모듈.
  2. 제 1 항에 있어서,
    상기 내부 전극은
    적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 중 어느 하나의 상면을 따라 수평 방향으로 형성되는 수평부; 및
    상기 수평부로부터 상기 솔더 패드까지 수직 방향으로 연장되게 형성되는 수직부;
    를 포함하는, 파워칩 통합 모듈.
  3. 제 1 항에 있어서,
    상기 제 1 몰딩 부재는,
    적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상방에 열전달 통로 역할을 할 수 있도록 적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 중 어느 하나 이상의 상면을 노출시키는 관통창부가 형성되는, 파워칩 통합 모듈.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 반도체 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 제 2 반도체 칩은 다이오드인, 파워칩 통합 모듈.
  6. 설치면 상에 제 1 반도체 칩과 제 2 반도체 칩을 배치하는 단계;
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 측면을 둘러싸는 형상으로 제 1 몰딩 부재의 일부분을 1차 몰딩 성형하는 단계;
    몰딩된 상기 제 1 몰딩 부재의 상기 일부분을 천공하고, 천공된 부분에 금속 공정을 이용하여 내부 전극의 수직부를 형성하는 단계;
    상기 수직부와 연결되도록 상기 내부 전극의 수평부를 형성하고, 상기 제 1 반도체 칩의 상면과 상기 제 2 반도체 칩의 상면을 전기적으로 연결시키는 배선층을 형성하는 단계;
    상기 내부 전극의 상기 수평부와 열전달 통로를 제외한 부분에 제 1 몰딩 부재의 나머지 부분을 2차 몰딩 성형하는 단계; 및
    외부로 노출된 솔더 패드와 상기 배선층 및 상기 제 1 반도체 칩 또는 상기 제 2 반도체 칩의 적어도 일부분에 솔더 또는 솔더 패이스트를 도포하는 단계;
    를 포함하는, 파워칩 통합 모듈의 제조 방법.
  7. 하부 기판;
    상기 하부 기판 상에 형성되는 리드 프레임;
    상기 리드 프레임 상에 형성되고, 와이어링이 없이 솔더링이 가능하도록 제 1 반도체 칩과 제 2 반도체 칩이 통합된 파워칩 통합 모듈;
    상기 파워칩 통합 모듈 상에 형성되는 상부 기판; 및
    상기 하부 기판과, 상기 상부 기판 사이에 형성되는 제 2 몰딩 부재를 포함하고,
    상기 파워칩 통합 모듈은,
    상기 제 1 반도체 칩;
    상기 제 2 반도체 칩;
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결시키도록 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 상면 또는 하면에 형성되는 배선층;
    적어도 상기 배선층, 상기 제 1 반도체 칩, 상기 제 2 반도체 칩 및 이들의 조합들 중 어느 하나 이상의 상면에 형성되는 내부의 전극 패드로부터 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩의 설치면에 형성되는 외부의 솔더 패드까지 연장되게 형성되는 내부 전극; 및
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩 및 상기 내부 전극의 적어도 일부분을 둘러싸는 형상으로 형성되는 제 1 몰딩 부재;
    를 포함하는, 양면 냉각형 파워 모듈 패키지.
  8. 제 7 항에 있어서,
    상기 상부 기판은,
    상부 절연 기판;
    상기 상부 절연 기판의 상면에 형성되는 제 1 상부 금속층;
    상기 상부 절연 기판의 하면에 형성되는 제 2 상부 금속층; 및
    상기 제 2 상부 금속층과 상기 파워칩 통합 모듈 사이에 형성되는 스페이서부;
    를 포함하는, 양면 냉각형 파워 모듈 패키지.
  9. 제 8 항에 있어서,
    상기 제 2 상부 금속층으로부터 상기 스페이서부가 돌출되는 형상으로 형성되도록 상기 제 2 상부 금속층과 상기 스페이서부는 식각 공정에 의해 일체로 형성되는, 양면 냉각형 파워 모듈 패키지.
  10. 제 7 항에 있어서,
    상기 리드 프레임은,
    상기 제 1 반도체 칩과 상기 제 2 반도체 칩이 안착되는 패들부; 및
    상기 파워칩 통합 모듈의 상기 내부 전극에 의해서 상기 제 1 반도체 칩 및 상기 제 2 반도체 칩과 전기적으로 연결되는 리드부;
    를 포함하는, 양면 냉각형 파워 모듈 패키지.
  11. 제 10 항에 있어서,
    상기 하부 기판은,
    하부 절연 기판;
    상기 하부 절연 기판의 상면에 형성되는 제 1 하부 금속층; 및
    상기 하부 절연 기판의 하면에 형성되는 제 2 하부 금속층;을 포함하고,
    상기 제 1 하부 금속층은 상기 파워칩 통합 모듈과 대응되도록 패턴이 형성되는, 양면 냉각형 파워 모듈 패키지.
KR1020170167629A 2017-12-07 2017-12-07 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지 Active KR102008278B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170167629A KR102008278B1 (ko) 2017-12-07 2017-12-07 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지
US16/203,354 US10879222B2 (en) 2017-12-07 2018-11-28 Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
CN201811464518.5A CN110021590B (zh) 2017-12-07 2018-12-03 电源芯片集成模块、其制造方法及双面散热电源模块封装
DE102018221124.8A DE102018221124A1 (de) 2017-12-07 2018-12-06 Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167629A KR102008278B1 (ko) 2017-12-07 2017-12-07 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20190067566A KR20190067566A (ko) 2019-06-17
KR102008278B1 true KR102008278B1 (ko) 2019-08-07

Family

ID=66629287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167629A Active KR102008278B1 (ko) 2017-12-07 2017-12-07 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지

Country Status (4)

Country Link
US (1) US10879222B2 (ko)
KR (1) KR102008278B1 (ko)
CN (1) CN110021590B (ko)
DE (1) DE102018221124A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728317B2 (en) 2020-12-14 2023-08-15 Power Master Semiconductor Co., Ltd. Power module package

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081422B2 (en) * 2019-03-14 2021-08-03 Toyota Motor Engineering & Manufacturing North America, Inc. Self-healing PDMS encapsulation and repair of power modules
US11521921B2 (en) * 2019-09-04 2022-12-06 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture
WO2021125722A1 (ko) * 2019-12-16 2021-06-24 주식회사 아모센스 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈
TWI752398B (zh) * 2020-01-02 2022-01-11 財團法人工業技術研究院 功率模組
JP7615838B2 (ja) * 2021-03-31 2025-01-17 株式会社デンソー 半導体装置
KR102714726B1 (ko) * 2021-09-30 2024-10-08 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
CN114628263B (zh) * 2022-05-13 2022-08-05 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法
KR102683179B1 (ko) * 2022-08-18 2024-07-10 한국자동차연구원 양면 냉각 전력 모듈 및 그 제조방법
WO2024226302A1 (en) * 2023-04-25 2024-10-31 Semiconductor Components Industries, Llc Fan out package for a semiconductor power module
TWI879544B (zh) * 2024-04-29 2025-04-01 同欣電子工業股份有限公司 功率晶片封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256856A1 (en) * 2012-03-27 2013-10-03 Infineon Technologies Ag Multichip Power Semiconductor Device
US20160099198A1 (en) * 2014-10-03 2016-04-07 Ubiq Semiconductor Corp. Semiconductor package apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
WO2016031462A1 (ja) * 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
CN105140205B (zh) * 2015-06-30 2018-05-04 通富微电子股份有限公司 一种双面散热的半导体叠层封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256856A1 (en) * 2012-03-27 2013-10-03 Infineon Technologies Ag Multichip Power Semiconductor Device
US20160099198A1 (en) * 2014-10-03 2016-04-07 Ubiq Semiconductor Corp. Semiconductor package apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728317B2 (en) 2020-12-14 2023-08-15 Power Master Semiconductor Co., Ltd. Power module package

Also Published As

Publication number Publication date
CN110021590B (zh) 2023-04-18
US20190181125A1 (en) 2019-06-13
US10879222B2 (en) 2020-12-29
KR20190067566A (ko) 2019-06-17
DE102018221124A1 (de) 2019-06-13
CN110021590A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
KR102008278B1 (ko) 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
WO2020035931A1 (ja) 半導体モジュール
CN116646326B (zh) 智能功率模块和具有其的电子设备
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
CN103858228B (zh) 半导体装置及其制造方法
EP1696484B1 (en) Process for assembling a double-sided circuit component
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN116581110B (zh) 一种基于氮化镓芯片封装的全桥功率模块
US20230361009A1 (en) Semiconductor package having an embedded electrical conductor connected between pins of a semiconductor die and a further device
EP4270477A2 (en) Power module and method for manufacturing a power module
US20240321692A1 (en) Power module
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN112582386B (zh) 功率模块及其制备方法、电器设备
US11217504B2 (en) Semiconductor package with passive electrical component and method for the production thereof
JP2004039700A (ja) 半導体パワーモジュール
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN113241342A (zh) 智能功率模块和智能功率模块的制造方法
US20240290697A1 (en) Power module and manufacturing method and mold thereof
CN223156040U (zh) 一种功率模块的封装结构

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171207

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190121

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190729

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240725

Start annual number: 6

End annual number: 6