KR102007709B1 - 반도체칩의 제조방법 - Google Patents
반도체칩의 제조방법 Download PDFInfo
- Publication number
- KR102007709B1 KR102007709B1 KR1020170097326A KR20170097326A KR102007709B1 KR 102007709 B1 KR102007709 B1 KR 102007709B1 KR 1020170097326 A KR1020170097326 A KR 1020170097326A KR 20170097326 A KR20170097326 A KR 20170097326A KR 102007709 B1 KR102007709 B1 KR 102007709B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective film
- semiconductor chip
- semiconductor
- tape
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 371
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 230000001681 protective effect Effects 0.000 claims abstract description 160
- 230000032798 delamination Effects 0.000 claims abstract description 32
- 239000002390 adhesive tape Substances 0.000 claims abstract description 18
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 239000000853 adhesive Substances 0.000 claims description 22
- 230000001070 adhesive effect Effects 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 97
- 230000008569 process Effects 0.000 description 20
- 238000007689 inspection Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
- H01L24/64—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Abstract
본 발명은 반도체칩 표면의 이물질 부착이나 반도체칩의 손상을 방지할 수 있는 반도체칩의 제조방법을 제공하기 위한 것이다. 본 발명에 따른 반도체칩의 제조방법은, (a) 반도체 웨이퍼 상에 반도체칩들을 형성하는 반도체 웨이퍼 칩 형성 단계와, (b) 반도체칩들이 덮이도록 반도체 웨이퍼에 보호 필름을 부착하는 반도체 웨이퍼 커버링 단계와, (c) 보호 필름이 상측을 향하도록 반도체 웨이퍼의 배면을 접착 테이프 위에 부착하는 반도체 웨이퍼 마운팅 단계와, (d) 반도체 웨이퍼를 보호 필름이 부착된 상태로 개별 칩 단위로 절단하여 반도체칩들을 분리하는 반도체 웨이퍼 소잉 단계와, (e) 반도체칩에 각각 부착되어 있는 보호 필름을 물리적으로 박리하는 보호 필름 디라미네이션 단계를 포함한다.
Description
본 발명은 반도체칩의 제조방법에 관한 것으로, 더욱 상세하게는 제조 공정 중 반도체칩의 오염이나 손상을 방지할 수 있는 반도체칩의 제조방법에 관한 것이다.
반도체 제조 공정을 통해 제작된 반도체 웨이퍼에는 수백, 수천 또는 수십 만개의 반도체칩들이 형성된다. 반도체 웨이퍼는 패키징 공정으로 투입되면서 링 프레임(ring frame)에 장착된 접착 테이프에 부착되고, 소잉(sawing) 공정을 통하여 개별 칩 단위로 절단된다.
반도체 웨이퍼 상에 제작된 반도체칩들은 검사 과정을 통해 양품과 불량품으로, 또는 등급별로 분류된다. 분류 과정을 마친 반도체칩들은 접착력을 갖는 별도의 테이프(이하. '마운팅 테이프'라 한다)로 옮겨져 재배치된다. 이와 같이, 분류된 반도체칩들을 웨이퍼 형태(wafer form)로 재배치시키는 기술을 리컨스트럭션(reconstruction)이라 한다.
통상적으로 반도체칩의 제조방법은 다음과 같다.
먼저, 반도체 웨이퍼의 활성면에 보호 필름을 라미네이팅한다. 이후, 필요하다면 얇은 반도체칩을 제공할 수 있도록 반도체 웨이퍼에 대해 백그라운딩 작업을 수행할 수 있다. 다음으로, 반도체 웨이퍼를 중앙부가 뚫린 링 프레임에 배치되는 접착 테이프에 그 배면이 접하도록 마운팅한다. 다음으로, 반도체 웨이퍼에서 보호 테이프를 분리하고, 반도체 웨이퍼를 개별 칩 단위로 소잉한다. 다음으로, 개별 반도체칩을 분류된 종류별로 마운팅 테이프로 옮겨 재배치한다. 이때, 픽업툴로 반도체칩을 픽업하여 개별 반도체칩을 접착 테이프에서 마운팅 테이프로 옮기게 된다. 이렇게 리컨스터럭션된 반도체칩들은 패키징 공정에 투입된다.
그런데 종래의 반도체칩의 제조방법은 소잉 과정에서 비산되는 실리콘 잔여물(Dust)이나 파티클(Particle) 등의 이물질이 반도체칩의 표면에 부착되기 쉽다. 또한 픽업툴이 반도체칩에 직접 접하여 반도체칩을 픽업하므로, 반도체칩의 표면이 픽업툴에 의해 긁히거나 손상되는 문제가 발생하기 쉽다. 이러한 반도체칩 표면의 이물질 부착이나, 반도체칩의 표면 손상은 제품 불량으로 이어져 제품의 수율 저하로 나타나게 된다.
본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 반도체 웨이퍼를 개별 반도체칩으로 소잉하는 과정이나, 소잉된 반도체칩을 반도체 웨이퍼로부터 마운팅 테이프로 옮겨 재배치하는 과정에서 반도체칩 표면의 이물질 부착이나 반도체칩의 손상을 방지할 수 있는 반도체칩의 제조방법을 제공하는 것을 목적으로 한다.
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체칩의 제조방법은, (a) 반도체 웨이퍼 상에 반도체칩들을 형성하는 반도체 웨이퍼 칩 형성 단계; (b) 상기 반도체칩들이 덮이도록 상기 반도체 웨이퍼에 보호 필름을 부착하는 반도체 웨이퍼 커버링 단계; (c) 상기 보호 필름이 상측을 향하도록 상기 반도체 웨이퍼의 배면을 접착 테이프 위에 부착하는 반도체 웨이퍼 마운팅 단계; (d) 상기 반도체 웨이퍼를 상기 보호 필름이 부착된 상태로 개별 칩 단위로 절단하여 상기 반도체칩들을 분리하는 반도체 웨이퍼 소잉 단계; 및 (e) 상기 반도체칩에 각각 부착되어 있는 상기 보호 필름을 물리적으로 박리하는 보호 필름 디라미네이션 단계;를 포함한다.
본 발명에 따른 반도체칩의 제조방법은, (f) 상기 (d) 단계 이후 상기 (e) 단계 이전에, 상기 반도체칩들을 상기 보호 필름이 부착된 상태로 마운팅 테이프 위로 옮겨 재배치하는 리컨스트럭션 단계;를 더 포함할 수 있다.
본 발명에 따른 반도체칩의 제조방법은, (g) 상기 (a) 단계 이후 상기 (b) 단계 이전에, 상기 반도체 웨이퍼에 형성된 상기 반도체칩들을 검사 및 분류하는 반도체 웨이퍼 검사 단계;를 더 포함하고, 상기 (f) 단계에서, 상기 반도체칩들을 상기 (g) 단계에서 분류된 종류에 따라 상기 마운팅 테이프 상에 재배치할 수 있다.
상기 (e) 단계에서, 상기 반도체칩을 덮고 있는 상기 보호 필름보다 넓고 상기 보호 필름의 접착력보다 큰 접착력을 갖는 박리 테이프를 상기 보호 필름에 부착한 상태에서 상기 박리 테이프를 들어올리는 방식으로 상기 반도체칩으로부터 상기 보호 필름을 박리할 수 있다.
상기 (e) 단계에서, 상기 반도체칩들을 복수의 그룹으로 나누고, 상기 박리 테이프를 이용하여 상기 반도체칩들에 대해 그룹별로 보호 필름 박리 작업을 수행할 수 있다.
상기 (e) 단계에서, 상기 박리 테이프는 상기 반도체칩이 복수로 배치된 반도체칩 배치 영역보다 넓고, 상기 반도체칩 배치 영역의 둘레에는 상기 박리 테이프가 상기 반도체칩 배치 영역 이외의 부분에 부착되는 것을 방지하기 위한 이형 필름이 배치될 수 있다.
상기 (e) 단계에서, 상기 박리 테이프를 원통 형상의 박리 테이프 지지 드럼의 외주면에 부착하고, 상기 박리 테이프가 상기 보호 필름에 접하도록 상기 박리 테이프 지지 드럼을 상기 반도체칩 상측에서 구름 운동시켜 상기 보호 필름을 상기 반도체칩의 일단으로부터 타단 방향으로 점진적으로 박리할 수 있다.
상기 (e) 단계에서, 상기 박리 테이프는 상기 박리 테이프 지지 드럼의 외주면에 탈착식으로 부착되도록 양면 테이프 형태로 이루어질 수 있다.
상기 (e) 단계에서, 상기 박리 테이프는 두께 방향으로 관통되는 미세 관통구를 구비하고, 상기 박리 테이프의 일면을 상기 보호 필름에 접촉시키고 상기 박리 테이프의 타면에 진공압을 가하여 상기 박리 테이프를 상기 보호 필름에 밀착시킨 후 상기 박리 테이프를 들어올려 상기 반도체칩으로부터 상기 보호 필름을 박리할 수 있다.
본 발명에 따르면, 반도체칩이 보호 필름으로 보호되는 상태로 반도체 웨이퍼 소잉 공정이나, 반도체 웨이퍼 백그라인딩 공정, 반도체칩의 이송 공정 등이 수행되므로, 반도체칩의 오염이나 손상을 방지할 수 있다.
또한 본 발명에 따르면, 반도체 웨이퍼를 개별 칩 단위로 절단하여 반도체 웨이퍼 상에 형성된 반도체칩들을 분리한 후에 보호 필름을 반도체칩으로부터 박리하게 되므로, 반도체칩의 오염이나 손상으로 인한 제품 수율 저하를 줄일 수 있다.
또한 본 발명에 따르면, 최근 반도체칩 제조 공정에서 요구되고 이물질 관리 요구 조건을 만족할 수 있으므로, 이물질 부착이나 반도체칩 손상 등의 문제 해결을 위해 반도체 웨이퍼 소잉 공정에 이용되는 절단 장비에 부수적으로 설치하는 고가의 장치를 배제할 수 있고, 실리콘 잔여물이나 파티클 등 이물질의 비산을 막기 위한 작업 환경 개선 비용을 줄일 수 있어, 반도체 제조설비에 대한 운영 및 유지 비용을 절감 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 반도체칩의 제조방법을 단계별로 나타낸 순서도이다.
도 2는 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 반도체 웨이퍼 마운팅 단계까지의 일부 단계들을 개략적으로 나타낸 것이다.
도 3은 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 반도체 웨이퍼 소잉 단계에서 보호 필름 디라미네이션 단계까지의 일부 단계들을 개략적으로 나타낸 것이다.
도 4는 본 발명의 일실시예에 따른 반도체칩의 제조방법에서 반도체칩들이 마운팅 테이프 상에 재배치된 모습을 나타낸 평면도이다.
도 5는 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면에서 나타낸 것이다.
도 6은 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면도에서 나타낸 것이다.
도 7은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 평면에서 나타낸 것이다.
도 8 및 도 9는 본 발명에 따른 반도체칩의 제조방법 중 또 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 평면에서 나타낸 것이다.
도 10은 도 8 및 도 9에 나타낸 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면도에서 나타낸 것이다.
도 11은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면에서 나타낸 것이다.
도 12 및 도 13은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면에서 나타낸 것이다.
도 14 내지 도 16은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면에서 나타낸 것이다.
도 17은 본 발명의 다른 실시예에 따른 반도체칩의 제조방법을 단계별로 나타낸 순서도이다.
도 18은 본 발명의 다른 실시예에 따른 반도체칩의 제조방법 중 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면에서 나타낸 것이다.
도 2는 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 반도체 웨이퍼 마운팅 단계까지의 일부 단계들을 개략적으로 나타낸 것이다.
도 3은 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 반도체 웨이퍼 소잉 단계에서 보호 필름 디라미네이션 단계까지의 일부 단계들을 개략적으로 나타낸 것이다.
도 4는 본 발명의 일실시예에 따른 반도체칩의 제조방법에서 반도체칩들이 마운팅 테이프 상에 재배치된 모습을 나타낸 평면도이다.
도 5는 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면에서 나타낸 것이다.
도 6은 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면도에서 나타낸 것이다.
도 7은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 평면에서 나타낸 것이다.
도 8 및 도 9는 본 발명에 따른 반도체칩의 제조방법 중 또 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 평면에서 나타낸 것이다.
도 10은 도 8 및 도 9에 나타낸 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면도에서 나타낸 것이다.
도 11은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면에서 나타낸 것이다.
도 12 및 도 13은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면에서 나타낸 것이다.
도 14 내지 도 16은 본 발명에 따른 반도체칩의 제조방법 중 또 다른 보호 필름 디라미네이션 방법을 설명하기 위해 박리 테이프 등을 측면에서 나타낸 것이다.
도 17은 본 발명의 다른 실시예에 따른 반도체칩의 제조방법을 단계별로 나타낸 순서도이다.
도 18은 본 발명의 다른 실시예에 따른 반도체칩의 제조방법 중 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면에서 나타낸 것이다.
이하, 본 발명에 따른 반도체칩의 제조방법을 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 반도체칩의 제조방법을 단계별로 나타낸 순서도이고, 도 2는 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 반도체 웨이퍼 마운팅 단계까지의 일부 단계들을 개략적으로 나타낸 것이고, 도 3은 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 반도체 웨이퍼 소잉 단계에서 보호 필름 디라미네이션 단계까지의 일부 단계들을 개략적으로 나타낸 것이고, 도 4는 본 발명의 일실시예에 따른 반도체칩의 제조방법에서 반도체칩들이 마운팅 테이프 상에 재배치된 모습을 나타낸 평면도이며, 도 5는 본 발명의 일실시예에 따른 반도체칩의 제조방법 중 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위해 반도체칩 등을 측면에서 나타낸 것이다.
도면에 나타낸 것과 같이, 본 발명의 일실시예에 따른 반도체칩의 제조방법은, 반도체 웨이퍼 칩 형성 단계(S11)와, 반도체 웨이퍼 검사 단계(S12)와, 반도체 웨이퍼 커버링 단계(S13)와, 반도체 웨이퍼 백그라이딩 단계(S14)와, 반도체 웨이퍼 마운팅 단계(S15)와, 반도체 웨이퍼 소잉 단계(S16)와, 리컨스트럭션 단계(S17)와, 보호 필름 디라미네이션 단계(S18)를 포함한다. 이러한 반도체칩의 제조방법은 반도체 웨이퍼 커버링 단계(S13)에서 반도체칩(115)에 부착되는 보호 필름(120)을 리컨스트럭션 단계(S17) 이후에 박리함으로써, 공정 중 반도체칩(115)의 오염이나 손상으로 인한 제품 수율 저하를 줄일 수 있다.
반도체 웨이퍼 칩 형성 단계(S11)는 반도체 웨이퍼(110) 상에 복수의 반도체칩(115)을 형성하는 단계이다. 반도체 웨이퍼 칩 형성 단계(S11)에서 반도체 웨이퍼(110)의 크기나, 반도체칩(115)의 치수 등에 따라서 수백, 수천 또는 수십 만개의 반도체칩(115)이 형성될 수 있다. 반도체 웨이퍼(110) 상에 형성되는 반도체칩(115)으로는 CIS 칩 등 매우 다양한 종류의 칩이 될 수 있다.
반도체 웨이퍼 검사 단계(S12)는 반도체 웨이퍼(110)에 형성된 반도체칩들(115)을 검사 및 분류하는 단계이다. 반도체 웨이퍼 검사 단계(S12)에서 전기적 검사, 또는 다른 특성 검사를 통해 반도체 웨이퍼(110) 상에 형성된 각각의 반도체칩(115)이 원하는 품질 수준에 도달하는지, 또는 각 반도체칩(115)이 어떠한 특성을 가지고 있는지를 체크할 수 있다. 그리고 검사 결과에 따라 반도체칩들(115)을 양품 또는 불량품으로 분류하거나, 특성이나 등급에 따라 분류할 수 있다.
반도체 웨이퍼 커버링 단계(S13)에서는 반도체칩들(115)이 덮이도록 반도체 웨이퍼(110)에 보호 필름(120)을 부착한다. 도 2의 (a)에 나타낸 것과 같이, 반도체 웨이퍼(110) 상의 반도체칩이 형성된 면(활성면)에 보호 필름(120)을 부착함으로써 반도체칩들(115)을 오염이나 손상되지 않게 보호할 수 있다. 보호 필름(120)은 반도체 웨이퍼(110)에 접착 또는 점착될 수 있는 다양한 종류의 것이 이용될 수 있다.
또한 보호 필름(120)은 빛이 투과할 수 있는 투명 또는 반투명 필름인 것이 좋다. 빛이 투과할 수 있는 보호 필름(120)을 이용하면 반도체 웨이퍼 소잉 단계(S16)에서 절단 장비가 반도체 웨이퍼(110) 상의 반도체칩들(115)을 인식하기 용이해진다. 즉, 절단 장비의 광학 센서가 광투과성의 보호 필름(120)을 통해 반도체 웨이퍼(110) 상의 반도체칩(115)을 인식할 수 있어 반도체 웨이퍼(110)에 대한 소잉 정확도를 높일 수 있는 장점이 있다.
반도체 웨이퍼 백그라이딩 단계(S14)는 반도체 웨이퍼(110)의 배면을 그라인딩하여 반도체 웨이퍼(110)의 두께를 줄이는 단계이다. 도 2의 (b)에 나타낸 것과 같이, 반도체 웨이퍼(110)의 배면을 그라이딩 휠 등의 그라인딩 툴로 연삭함으로써 반도체 웨이퍼(110)를 얇고 평탄하게 가공할 수 있다. 반도체 웨이퍼 백그라이딩 단계(S14)를 통해 두께가 얇은 반도체칩(115)의 제조가 가능하다.
반도체 웨이퍼 백그라이딩 단계(S14)에서 반도체 웨이퍼(110)가 연삭되면서 실리콘 잔여물이나 파티클 등의 이물질이 비산될 수 있는데 보호 필름(120)이 반도체 웨이퍼(110)의 활성면을 덮어 보호하고 있으므로, 이물질이 반도체칩(115)에 부착되는 문제가 발생하지 않는다.
반도체 웨이퍼 마운팅 단계(S15)는 보호 필름(120)이 부착된 반도체 웨이퍼(110)를 접착 테이프(125) 위에 부착하는 단계이다. 도 2의 (c)에 나타낸 것과 같이, 접착 테이프(125)는 중앙 부분이 뚫린 링 프레임(127)에 부착되어 지지될 수 있다. 접착 테이프(125)로는 반도체 웨이퍼(110)가 접착 또는 점착될 수 있는 다양한 종류의 것이 이용될 수 있다. 반도체 웨이퍼 마운팅 단계(S15)에서 보호 필름(120)이 상측을 향하도록 반도체 웨이퍼(110)가 접착 테이프(125) 위에 부착된다.
반도체 웨이퍼 소잉 단계(S16)는 반도체 웨이퍼(110)를 보호 필름(120)이 부착된 상태로 개별 칩 단위로 절단하는 단계이다. 도 3의 (a)에 나타낸 것과 같이, 반도체 웨이퍼(110)를 접착 테이프(125)에 부착된 상태에서 절단날(130)로 절단하여 반도체칩들(115)을 반도체 웨이퍼(110)로부터 분리할 수 있다. 반도체 웨이퍼 소잉 단계(S16)에서 반도체 웨이퍼(110)를 절단하는 절단 장비가 투명 또는 반투명의 보호 필름(120)을 통해 반도체 웨이퍼(110) 상의 반도체칩(115)을 인식할 수 있어 절단 장비가 반도체 웨이퍼(110)로부터 반도체칩(115)을 설정된 크기대로 절단할 수 있다. 반도체 웨이퍼 소잉 단계(S16)에서 실리콘 잔여물이나 파티클 등의 이물질이 비산될 수 있는데 보호 필름(120)이 반도체칩(115)의 표면을 덮어 보호하고 있으므로, 이물질이 반도체칩(115)에 부착되는 문제가 발생하지 않는다.
리컨스트럭션 단계(S17)는 개별 칩 단위로 절단된 반도체칩들(115)을 보호 필름(120)이 부착된 상태로 별도의 마운팅 테이프(140) 위로 옮겨 재배치하는 단계이다. 리컨스트럭션 단계(S17)에서 반도체칩들(115)을 분류된 종류에 따라 마운팅 테이프(140) 상에 재배치할 수 있다. 예를 들어, 반도체 웨이퍼 검사 단계(S12)에서 양품으로 분류된 반도체칩들(115)만 마운팅 테이프(140)로 옮길 수 있다. 도 3의 (b)에 나타낸 것과 같이, 진공압을 이용하는 픽업툴(135)로 반도체칩(115)을 접착 테이프(125)로부터 들어올려 마운팅 테이프(140) 위로 운반할 수 있다.
도 3의 (c)에 나타낸 것과 같이, 마운팅 테이프(140)는 중앙 부분이 뚫린 링 프레임(142)에 부착되어 지지될 수 있다. 마운팅 테이프(140)로는 반도체칩(115)이 접착 또는 점착될 수 있는 다양한 종류의 것이 이용될 수 있다. 리컨스트럭션 단계(S17)에서 픽업툴(135)로 반도체칩(115)에 부착된 보호 필름(120)을 흡착하여 보호 필름(120)이 상측을 향하도록 반도체칩(115)을 마운팅 테이프(140)에 부착한다. 반도체칩(115)에 직접 픽업툴(135)이 접촉하여 반도체칩(115)을 운반하는 경우 픽업툴(135)에 의해 반도체칩(115)이 손상되는 문제가 발생할 수 있지만, 본 발명은 픽업툴(135)이 보호 필름(120)을 흡착하여 반도체칩(115)을 운반하므로 반도체칩(115)이 픽업툴(135)에 의해 손상되는 문제가 발생하지 않는다.
리컨스트럭션 단계(S17)를 통해 반도체 웨이퍼(110) 상에 형성되고 분류된 반도체칩들(115)을 웨이퍼 형태(wafer form)로 재배치할 수 있다. 즉, 반도체칩들(115)은 도 3의 (c)과 도 4에 나타낸 것과 같이, 마운팅 테이프(140) 상의 반도체칩 배치 영역(A) 내에 재배치될 수 있다. 여기에서, 반도체칩 배치 영역(A)은 반도체칩(115)이 상호 인접하도록 복수로 배치되는 영역으로, 반도체칩 배치 영역(A)의 크기나 이에 배치되는 반도체칩(115)의 개수는 다양하게 설정될 수 있다.
보호 필름 디라미네이션 단계(S18)는 마운팅 테이프(140)에 부착되어 있는 반도체칩들(115)로부터 각각 보호 필름(120)을 박리하는 단계이다. 반도체칩(115)은 와이어 본딩 등의 패키징 공정을 거쳐 제품화되므로, 반도체칩(115)은 도 3의 (d)에 나타낸 것과 같이, 보호 필름(120)이 제거된 후 패키징 공정에 투입된다.
반도체칩(115)으로부터 보호 필름(120)을 디라미네이션하는 방법은 다양한 방법이 이용될 수 있다. 예를 들어, 반도체칩(115)에 부착되어 있는 보호 필름(120)에 반도체칩(115)으로부터 이격되는 방향으로 외력을 가하는 물리적 방식으로 보호 필름 디라미네이션 작업을 수행할 수 있다. 물리적 디라미네이션 방식으로는 박리 테이프를 이용한 방법이 있다.
이하에서는, 접착력을 갖는 박리 테이프를 이용하여 반도체칩(115)으로부터 보호 필름(120)을 디라미네이션하는 방법에 대하여 설명한다.
도 5에 나타낸 것과 같이, 반도체칩(115)을 덮고 있는 보호 필름(120)보다 넓고 보호 필름(120)의 접착력보다 큰 접착력을 갖는 박리 테이프(145)를 이용하여 보호 필름(120)을 박리할 수 있다. 구체적으로, 마운팅 테이프(140) 상에서 반도체칩들(115)이 배치된 반도체칩 배치 영역(A)보다 넓은 박리 테이프(145)를 준비하고, 박리 테이프(145)를 마운팅 테이프(140) 상의 모든 반도체칩들(115)을 덮도록 배치한다. 이때, 박리 테이프(145)는 보호 필름(120)이 반도체칩(115)에 부착된 접착력보다 큰 접착력으로 보호 필름(120)에 부착된다. 이후, 박리 테이프(145)를 들어올리면 보호 필름(120)이 박리 테이프(145)에 부착되어 반도체칩(115)으로부터 박리될 수 있다.
이와 같이, 박리 테이프(145)를 이용함으로써, 마운팅 테이프(140) 상에 재배치되어 있는 모든 반도체칩들(115)로부터 보호 필름(120)을 일괄적으로 박리할 수 있다. 또한 박리 테이프(145)를 이용하면 크기가 작은 보호 필름(120)을 반도체칩(115)으로부터 박리하는 작업을 쉽게 수행할 수 있고, 반도체칩(115)에서 보호 필름(120)을 박리하는 과정 중에 반도체칩(115)이 손상되는 문제를 줄일 수 있다.
도 6은 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위한 것이다.
도 6에 나타낸 것과 같이, 마운팅 테이프(140) 상에서 반도체칩들(115)이 배치된 영역보다 작은 박리 테이프(147)를 이용하여 반도체칩들(115)로부터 보호 필름(120)을 박리할 수 있다. 구체적으로, 적절한 크기의 박리 테이프(147)를 준비하고, 박리 테이프(147)를 마운팅 테이프(140) 상에 배치된 일부 반도체칩들(115)을 덮도록 배치한다. 이때, 박리 테이프(147)는 보호 필름(120)이 반도체칩(115)에 부착된 접착력보다 큰 접착력으로 보호 필름(120)에 부착된다. 이후, 박리 테이프(147)를 들어올리면 보호 필름(120)이 박리 테이프(147)에 부착된 상태로 반도체칩(115)으로부터 들어올려져 박리될 수 있다.
이와 같이, 반도체칩(115)을 덮고 있는 보호 필름(120)보다 넓고 마운팅 테이프(140) 상에서 반도체칩들(115)이 배치된 영역보다 작은 박리 테이프(147)를 이용하면, 마운팅 테이프(140) 상의 반도체칩들(115) 중 일부 반도체칩들(115)로부터 보호 필름(120)을 일괄적으로 박리할 수 있다. 이 경우, 마운팅 테이프(140) 상에 배치된 반도체칩들(115)을 복수의 그룹으로 나누고, 적절한 크기와 적절한 개수의 박리 테이프(147)를 이용하여 반도체칩들(115)에 대해 그룹별로 박리 작업을 수행하는 것이 가능하다.
도 7은 또 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위한 것이다.
도 7에 나타낸 것과 같이, 장방형으로 형성된 반도체칩(150)에서 보호 필름(120)을 박리하는 경우에 박리 테이프(155)를 이용함으로써, 반도체칩(150)의 손상없이 보호 필름(120)을 원활하게 박리할 수 있다. 구체적으로, 적절한 크기의 박리 테이프(155)를 준비하고, 박리 테이프(155)를 마운팅 테이프(140) 상에 배치된 일부 반도체칩들(150)을 덮도록 배치한다. 이때, 박리 테이프(155)는 보호 필름(120)이 반도체칩(150)에 부착된 접착력보다 큰 접착력으로 보호 필름(120)에 부착된다. 이후, 박리 테이프(155)를 들어올리면 보호 필름(120)이 박리 테이프(155)에 부착되어 반도체칩(150)으로부터 박리될 수 있다.
박리 테이프(155)로 장방형 반도체칩(150)에서 보호 필름(120)을 박리할 때, 박리 테이프(155)를 도 7에 나타낸 것과 같이 D 방향으로 들어올리는 것이 바람직하다. 즉, 박리 테이프(155)를 반도체칩(150)에 부착된 보호 필름(120)에 부착한 상태에서 장방형 반도체칩(150)의 길이 방향 일단으로부터 타단 방향으로 점진적으로 들어올림으로써, 보호 필름(120)을 반도체칩(150)의 길이 방향 일단으로부터 타단 방향으로 점진적으로 박리할 수 있다. 이러한 방법을 통해, 보호 필름(120)의 원활한 박리가 가능하고, 보호 필름(120)의 급박한 박리로 인한 반도체칩(150)의 손상 발생 문제를 줄일 수 있다.
이러한 방식 이외에, 박리 테이프(155)를 보호 필름(120)에 부착한 상태에서 반도체칩(150)의 일측 모서리로부터 점진적으로 들어올리는 방식으로 보호 필름(120)을 반도체칩(150)의 대각 방향으로 점진적으로 박리하는 것도 가능하다. 이 밖에, 제조되는 반도체칩의 특성은 다를 수 있으므로, 반도체칩에 따라 보호 필름(120)을 반도체칩(150)으로부터 들어올리는 방향을 다양화하여 반도체칩의 손상을 방지할 수 있다.
한편, 도 8 내지 도 10은 또 다른 형태의 박리 테이프를 이용한 보호 필름 디라미네이션 방법을 설명하기 위한 것이다.
도 8 내지 도 10에 나타낸 것과 같이, 박리 테이프(157)를 박리 테이프 지지 드럼(160)(170)에 감아서 보호 필름(120)을 박리하는데 사용할 수 있다. 본 실시예에서는 복수의 박리 테이프(157)가 복수의 박리 테이프 지지 드럼(160)(170)에 각각 감겨 보호 필름 디라미네이션 작업에 이용되는 것으로 예를 들어 설명한다. 각각의 박리 테이프 지지 드럼(160)(170)에는 드럼 축(162)(172)이 마련되고, 각 박리 테이프 지지 드럼(160)(170)은 지지 드럼 이송유닛(165)(175)에 의해 지지된다. 지지 드럼 이송유닛(165)(175)은 박리 테이프 지지 드럼(160)(170)을 회전 및 상하 이동 가능하게 지지한다. 즉, 박리 테이프 지지 드럼(160)(170)은 지지 드럼 이송유닛(165)(175)에 지지되어 드럼 축(162)(172)을 회전 중심축으로 하여 회전할 수 있고, 마운팅 테이프(140)에 부착된 반도체칩(115)에 접근하거나 반도체칩(115)으로부터 멀어지도록 마운팅 테이프(140) 상측에서 승강할 수 있다.
보호 필름(120)의 접착력보다 큰 접착력을 갖는 박리 테이프들(157)은 각각의 박리 테이프 지지 드럼(160)(170)의 외주면에 감겨 고정된다. 박리 테이프(157)는 박리 테이프 지지 드럼(160)(170)의 외주면에 탈착식으로 부착되도록 양면 테이프 형태로 이루어질 수 있다. 박리 테이프(157)가 박리 테이프 지지 드럼(160)(170)의 외주면에 고정된 상태에서 박리 테이프(157)가 보호 필름(120)에 접하도록 박리 테이프 지지 드럼(160)(170)을 반도체칩(115) 상측에서 구름 운동시키면, 박리 테이프(157)가 보호 필름(120)이 부착된 상태로 반도체칩(115)으로부터 들어올려지게 된다. 따라서 보호 필름(120)이 박리 테이프(157)와 함께 들어올려져 반도체칩(115)의 일단으로부터 타단 방향으로 점진적으로 박리될 수 있다.
도면과 같이, 반도체칩들(115)이 링 프레임(142)의 내측에 배치되는 경우, 지지 드럼 이송유닛(165)(175)을 이용하여 각각의 박리 테이프 지지 드럼(160)(170)을 적절한 위치에서 승강시킬 수 있다. 그리고 이를 통해 박리 테이프 지지 드럼(160)(170)에 감긴 박리 테이프(157)를 보호 필름(120)과 접촉시킬 수 있고, 보호 필름(120)이 부착된 박리 테이프(157)를 링 프레임(142)으로부터 들어올릴 수 있다.
또한 도면과 같이, 복수의 박리 테이프 지지 드럼(160)(170)을 마운팅 테이프(140) 상측에 적절히 배치하고, 복수의 박리 테이프 지지 드럼(160)(170)을 적절한 순서로 구름 운동시킴으로써, 마운팅 테이프(140) 상에 배치된 반도체칩들(115)로부터 보호 필름(120)을 일괄적으로 박리할 수 있다.
한편, 도 11은 또 다른 보호 필름 디라미네이션 방법을 설명하기 위한 것이다.
도 11에 나타낸 보호 필름 디라미네이션 방법에서, 박리 테이프(180)는 반도체칩(115)에 부착된 보호 필름(120)이 부착될 수 있도록 접착력을 갖는 접착부(181)와, 접착력이 없는 비접착부(182)를 구비한다. 접착부(181)는 박리 테이프(180)의 일면에 반도체칩 배치 영역(A)에 대응하도록 배치되고, 비접착부(182)는 접착부(181)의 둘레에 배치된다. 이러한 박리 테이프(180)를 이용하면 박리 테이프(185)가 반도체칩 배치 영역(A) 이외의 부분, 예를 들어 마운팅 테이프(140)나 링 프레임(142)에 부착되는 것을 방지할 수 있다. 반도체칩 배치 영역(A)의 크기나 모양은 다양하게 변경될 수 있으므로, 박리 테이프(180)에 구비되는 접착부(181)와 비접착부(182)의 크기도 다양하게 변경될 수 있다.
한편, 도 12 및 도 13은 또 다른 보호 필름 디라미네이션 방법을 설명하기 위한 것이다.
도 12 및 도 13에 나타낸 보호 필름 디라미네이션 방법은 박리 테이프(185)와 이형 필름(190)을 이용하는 방식이다. 이형 필름(190)은 마운팅 테이프(140) 상에 반도체칩(115)이 배치되는 반도체칩 배치 영역(A)을 수용할 수 있는 크기의 관통구가 마련된 링 형상으로 이루어진다. 도 13에 나타낸 것과 같이, 마운팅 테이프(140) 상에 반도체칩 배치 영역(A)을 둘러싸도록 이형 필름(190)을 배치한 상태에서 박리 테이프(185)를 반도체칩 배치 영역(A) 내의 반도체칩(115)에 부착된 보호 필름(120)에 부착시켜 보호 필름(120)을 반도체칩(115)으로부터 박리할 수 있다. 이때, 이형 필름(190)은 박리 테이프(185)가 반도체칩 배치 영역(A) 이외의 부분에 부착되는 것을 방지한다. 마운팅 테이프(140) 상에서 반도체칩 배치 영역(A)의 크기나 형상은 다양하게 변경될 수 있으므로, 이형 필름(190)의 크기나 형상도 다양하게 변경될 수 있다.
한편, 도 14 내지 도 16은 또 다른 보호 필름 디라미네이션 방법을 설명하기 위한 것이다.
도 14 내지 도 16에 나타낸 보호 필름 디라미네이션 방법에서, 박리 테이프(195)는 두께 방향으로 관통되는 복수의 미세 관통구(196)를 갖는다. 이러한 박리 테이프(195)를 이용하여 보호 필름을 디라미네이션하는 구체적인 방법은 다음과 같다.
먼저, 도 14에 나타낸 것과 같이, 박리 테이프(195)의 일면을 반도체칩 배치 영역(A) 내에 배치된 반도체칩들(115)에 부착된 보호 필름들(120)에 접촉시킨다. 그리고 도 15에 나타낸 것과 같이, 박리 테이프(195)의 타면에 진공압을 가하여 박리 테이프(195)를 보호 필름(120)에 밀착시킨다. 진공압을 제공할 수 있는 진공 툴(200)을 박리 테이프(195)의 타면에 접촉시키고 진공 툴(200)을 통해 박리 테이프(195)에 진공압을 가할 수 있다. 박리 테이프(195)를 보호 필름(120)에 밀착시킨 상태에서, 보호 필름(120)에 진공압을 가하면 박리 테이프(195)와 보호 필름(120) 사이의 공기를 빼낼 수 있어 박리 테이프(195)를 더욱 견고하게 보호 필름(120)에 밀착시킬 수 있다. 반도체칩(115)의 표면은 회로패턴으로 인한 미세한 요철이 있으며 반도체칩(115)의 표면에 부착되는 보호 필름(120)도 미세한 요철을 가질 수 있다. 박리 테이프(195)를 보호 필름(120)에 밀착시킨 상태에서 보호 필름(120)에 진공압을 가하면 박리 테이프(195)를 미세 요철이 있는 보호 필름(120)에 더욱 견고하게 밀착시킬 수 있다. 도 16에 나타낸 것과 같이, 박리 테이프(195)를 보호 필름(120)에 밀착시킨 후, 진공 툴(200)을 박리 테이프(195)로부터 분리하고 박리 테이프(195)를 들어올리는 방식으로 보호 필름(120)을 반도체칩(115)으로부터 박리할 수 있다.
보호 필름(120)에 접촉한 박리 테이프(195)에 진공압을 가하는 방법은 도면과 같이 진공 툴(200)을 이용하는 방법 이외의 다양한 다른 방법이 이용될 수 있다.
상술한 것과 같이, 종래에는 반도체칩의 표면이 노출된 상태로 반도체 웨이퍼 소잉 공정이나, 반도체 웨이퍼 백그라인딩 공정, 반도체칩의 이송 공정 등이 진행되어 반도체칩이 오염되거나 손상되는 문제가 발생하기 쉬웠지만, 본 발명은 반도체칩(115)이 보호 필름(120)으로 보호되는 상태로 반도체 웨이퍼 소잉 공정이나, 반도체 웨이퍼 백그라인딩 공정, 반도체칩(115)의 이송 공정 등이 수행되므로, 반도체칩(115)의 오염이나 손상을 방지할 수 있다.
또한 본 발명은 반도체 웨이퍼(110)로부터 반도체칩을 마운팅 테이프(140)로 옮겨 재배치한 이후에, 반도체칩(115)을 덮어 보호하는 보호 필름(120)을 반도체칩(115)으로부터 박리하게 되므로, 반도체칩(115)의 오염이나 손상으로 인한 제품 수율 저하를 줄일 수 있다.
특히, 최근에 소형화되어 가고 있는 반도체칩의 미세 이물질 사이즈 요구에 부응할 수 있다. 예를 들어, CIS 칩 등의 광학 인식 소자는 사이즈 소형화로 이물질 사이즈가 픽셀(Pixcel) 사이즈 이하로 관리되고 있는 추세이고, 제조 공정 중 발생할 수 있는 실리콘 잔여물이나 파티클 등 이물질의 칩 부착을 원천 방지할 수 있는 제조 환경이 조성되고 있다. 본 발명은 효율적 방식으로 반도체칩 제조 공정에서 요구되고 이물질 관리 요구 조건을 만족할 수 있다. 따라서 이물질 부착이나 반도체칩 손상 등의 문제 해결을 위해 반도체 웨이퍼 소잉 공정에 이용되는 절단 장비에 부수적으로 설치하는 고가의 장치(Heavy Smoker, CO₂ Bubbler등)를 배제할 수 있고, 실리콘 잔여물이나 파티클 등 이물질의 비산을 막기 위한 작업 환경 개선 비용을 줄일 수 있어, 반도체 제조설비에 대한 운영 및 유지 비용을 절감 수 있는 효과가 있다.
또한 본 발명은 종래에 비해 반도체칩에서 보호 필름을 제거할 때 반도체칩의 손상 문제를 줄일 수 있다. 즉, 종래와 같이 반도체 웨이퍼에 부착된 보호 필름을 소잉 공정 전에 디라미네이션하려면 상대적으로 큰 박리력이 요구되고, 이에 따라 보호 필름의 박리 과정에서 반도체 웨이퍼가 손상되는 위험이 컸다. 이에 반해, 본 발명은 반도체칩과 함께 칩 단위로 절단된 보호 필름을 리컨스트럭션 공정 이후에 디라미네이션하므로, 보호 필름의 디라미네이션 과정에서 반도체칩이 손상되는 위험이 상대적으로 작다.
또한 본 발명은 박리 테이프를 이용하는 물리적 방법으로 반도체칩으로부터 보호 필름을 박리하므로, 화학 약품이나 열을 가하여 보호 필름을 제거하는 방식에 비해 보호 필름 디라미네이션 과정에서 반도체칩이 손상되는 문제를 줄일 수 있다.
이상 본 발명에 대해 바람직한 예를 들어 설명하였으나 본 발명의 범위가 앞에서 설명되고 도시되는 형태로 한정되는 것은 아니다.
예를 들어, 도면에는 반도체칩으로부터 보호 필름을 디라미네이션하기 위해 보호 필름의 접착력보다 큰 접착력을 갖는 박리 테이프를 이용하는 것으로 나타냈으나, 보호 필름을 디라미네이션하는 방법으로는 박리 테이프를 이용하는 방법 이외에 보호 필름에 물리력을 가하여 보호 필름을 반도체칩으로부터 들어올리는 다양한 다른 방법이 이용될 수 있다.
또한 앞서서는 반도체 웨이퍼(110)로부터 반도체칩(115)을 마운팅 테이프(140)로 옮겨 재배치하는 리컨스트럭션 단계(S17) 이후에, 보호 필름(120)을 반도체칩(115)으로부터 박리하는 것으로 나타냈으나, 본 발명에 있어서 리컨스트럭션 단계(S17)는 생략될 수 있다. 이 경우, 반도체 웨이퍼 소잉 단계(S16) 후, 보호 필름 디라미네이션 단계가 수행될 수 있다.
예를 들어, 본 발명에 따른 반도체칩의 제조방법은 도 17에 나타낸 것과 같은 단계를 포함할 수 있다.
도 17에 나타낸 본 발명의 다른 실시예에 따른 반도체칩의 제조방법은, 반도체 웨이퍼 칩 형성 단계(S21)와, 반도체 웨이퍼 커버링 단계(S22)와, 반도체 웨이퍼 마운팅 단계(S23)와, 반도체 웨이퍼 소잉 단계(S24)와, 보호 필름 디라미네이션 단계(S25)를 포함한다. 이러한 반도체칩의 제조방법은 앞서 설명한 반도체칩의 제조방법에 비해, 반도체 웨이퍼 검사 단계와, 반도체 웨이퍼 백그라이딩 단계와, 리컨스트럭션 단계가 생략된 것이다.
이러한 반도체칩의 제조방법은, 도 11에 나타낸 것과 같이, 반도체 웨이퍼(110)의 소잉 작업 후, 반도체칩들(115)이 접착 테이프(125) 상에 부착된 상태에서 박리 테이프(145)를 이용하여 반도체칩들(115)로부터 각각 보호 필름(120)을 박리할 수 있다. 이때, 접착 테이프(125) 상에서 반도체칩들(115)이 배치된 반도체칩 배치 영역보다 넓은 박리 테이프(145)로 접착 테이프(125) 상의 모든 반도체칩들(115)로부터 보호 필름(120)을 일괄적으로 박리할 수도 있고, 반도체칩들(115)을 복수의 그룹으로 나누고 접착 테이프(125) 상에서 반도체칩 배치 영역보다 작은 박리 테이프로 반도체칩들(115)에 대해 그룹별 박리 작업을 수행할 수도 있다. 또한 도 8에 나타낸 것과 같이, 박리 테이프 지지 드럼(160)(170)에 장착되는 박리 테이프(157)를 이용하여 보호 필름 디라미네이션 단계를 수행할 수도 있다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
110 : 반도체 웨이퍼 115, 150 : 반도체칩
120 : 보호 필름 125 : 접착 테이프
127, 142 : 링 프레임 130 : 절단날
135 : 픽업툴 140 : 마운팅 테이프
145, 147, 155, 157, 180, 185, 195 : 박리 테이프
160, 170 : 박리 테이프 지지 드럼 162, 172 : 드럼 축
165, 175 : 지지 드럼 이송유닛 181 : 접착부
182 : 비접착부 190 : 이형 필름
196 : 미세 관통구 200 : 진공 툴
120 : 보호 필름 125 : 접착 테이프
127, 142 : 링 프레임 130 : 절단날
135 : 픽업툴 140 : 마운팅 테이프
145, 147, 155, 157, 180, 185, 195 : 박리 테이프
160, 170 : 박리 테이프 지지 드럼 162, 172 : 드럼 축
165, 175 : 지지 드럼 이송유닛 181 : 접착부
182 : 비접착부 190 : 이형 필름
196 : 미세 관통구 200 : 진공 툴
Claims (9)
- (a) 반도체 웨이퍼 상에 반도체칩들을 형성하는 반도체 웨이퍼 칩 형성 단계;
(b) 상기 반도체칩들이 덮이도록 상기 반도체 웨이퍼에 보호 필름을 부착하는 반도체 웨이퍼 커버링 단계;
(c) 상기 보호 필름이 상측을 향하도록 상기 반도체 웨이퍼의 배면을 접착 테이프 위에 부착하는 반도체 웨이퍼 마운팅 단계;
(d) 상기 반도체 웨이퍼를 상기 보호 필름이 부착된 상태로 개별 칩 단위로 절단하여 상기 반도체칩들을 분리하는 반도체 웨이퍼 소잉 단계; 및
(e) 상기 반도체칩에 각각 부착되어 있는 상기 보호 필름을 물리적으로 박리하는 보호 필름 디라미네이션 단계;를 포함하고,
(f) 상기 (d) 단계 이후 상기 (e) 단계 이전에, 상기 반도체칩들을 상기 보호 필름이 부착된 상태로 마운팅 테이프 위로 옮겨 재배치하는 리컨스트럭션 단계;를 더 포함하고,
(g) 상기 (a) 단계 이후 상기 (b) 단계 이전에, 상기 반도체 웨이퍼에 형성된 상기 반도체칩들을 검사 및 분류하는 반도체 웨이퍼 검사 단계;를 더 포함하고,
상기 (f) 단계에서, 상기 반도체칩들을 상기 (g) 단계에서 분류된 종류에 따라 상기 마운팅 테이프 상에 재배치하고,
상기 (e) 단계에서, 상기 반도체칩을 덮고 있는 상기 보호 필름보다 넓고 상기 보호 필름의 접착력보다 큰 접착력을 갖는 박리 테이프를 상기 보호 필름에 부착한 상태에서 상기 박리 테이프를 들어올리는 방식으로 상기 반도체칩으로부터 상기 보호 필름을 박리하고,
상기 (e) 단계에서, 상기 박리 테이프는 상기 반도체칩이 복수로 배치된 반도체칩 배치 영역보다 넓고, 상기 반도체칩 배치 영역의 둘레에는 상기 박리 테이프가 상기 반도체칩 배치 영역 이외의 부분에 부착되는 것을 방지하기 위한 이형 필름이 배치되는 것을 특징으로 하는 반도체칩의 제조방법.
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 (e) 단계에서, 상기 반도체칩들을 복수의 그룹으로 나누고, 상기 박리 테이프를 이용하여 상기 반도체칩들에 대해 그룹별로 보호 필름 박리 작업을 수행하는 것을 특징으로 하는 반도체칩의 제조방법.
- 삭제
- 제 1 항에 있어서,
상기 (e) 단계에서, 상기 박리 테이프를 원통 형상의 박리 테이프 지지 드럼의 외주면에 부착하고, 상기 박리 테이프가 상기 보호 필름에 접하도록 상기 박리 테이프 지지 드럼을 상기 반도체칩 상측에서 구름 운동시켜 상기 보호 필름을 상기 반도체칩의 일단으로부터 타단 방향으로 점진적으로 박리하는 것을 특징으로 하는 반도체칩의 제조방법.
- 제 7 항에 있어서,
상기 (e) 단계에서, 상기 박리 테이프는 상기 박리 테이프 지지 드럼의 외주면에 탈착식으로 부착되도록 양면 테이프 형태로 이루어지는 것을 특징으로 하는 반도체칩의 제조방법.
- 제 1 항에 있어서,
상기 (e) 단계에서, 상기 박리 테이프는 두께 방향으로 관통되는 미세 관통구를 구비하고, 상기 박리 테이프의 일면을 상기 보호 필름에 접촉시키고 상기 박리 테이프의 타면에 진공압을 가하여 상기 박리 테이프를 상기 보호 필름에 밀착시킨 후 상기 박리 테이프를 들어올려 상기 반도체칩으로부터 상기 보호 필름을 박리하는 것을 특징으로 하는 반도체칩의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170097326A KR102007709B1 (ko) | 2017-07-31 | 2017-07-31 | 반도체칩의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170097326A KR102007709B1 (ko) | 2017-07-31 | 2017-07-31 | 반도체칩의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190013164A KR20190013164A (ko) | 2019-02-11 |
| KR102007709B1 true KR102007709B1 (ko) | 2019-08-06 |
Family
ID=65370514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170097326A Active KR102007709B1 (ko) | 2017-07-31 | 2017-07-31 | 반도체칩의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102007709B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111509107B (zh) * | 2020-04-24 | 2021-06-04 | 湘能华磊光电股份有限公司 | 一种将led晶圆分离n份的倒膜的方法 |
| KR102628311B1 (ko) * | 2021-06-02 | 2024-01-24 | (주) 엔지온 | 인스펙션 유니트, 이를 구비하는 인스펙션 장치 및 이의 제어 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3165192B2 (ja) * | 1991-03-28 | 2001-05-14 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
| JP2003303921A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体装置の製造方法 |
| KR101707805B1 (ko) * | 2015-09-15 | 2017-02-17 | (주) 윈팩 | 웨이퍼 재구성 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017515316A (ja) * | 2014-03-07 | 2017-06-08 | プラズマ − サーム、エルエルシー | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 |
-
2017
- 2017-07-31 KR KR1020170097326A patent/KR102007709B1/ko active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3165192B2 (ja) * | 1991-03-28 | 2001-05-14 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
| JP2003303921A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体装置の製造方法 |
| KR101707805B1 (ko) * | 2015-09-15 | 2017-02-17 | (주) 윈팩 | 웨이퍼 재구성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190013164A (ko) | 2019-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256148B2 (en) | Method of processing wafer | |
| JP6657515B2 (ja) | ウェーハを処理する方法および該方法で使用するための保護シート | |
| US7858496B2 (en) | Wafer processing method | |
| KR100468748B1 (ko) | 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템 | |
| US7495315B2 (en) | Method and apparatus of fabricating a semiconductor device by back grinding and dicing | |
| US9905453B2 (en) | Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method | |
| JP4741332B2 (ja) | ウエーハの加工方法 | |
| JP2002373870A (ja) | 半導体ウエーハの加工方法 | |
| TWI767022B (zh) | 基板處理方法及基板處理系統 | |
| TW201921545A (zh) | 基板處理系統及基板處理方法 | |
| KR102007709B1 (ko) | 반도체칩의 제조방법 | |
| CN103681492B (zh) | 加工方法 | |
| US20150056727A1 (en) | Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool | |
| KR100816641B1 (ko) | 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 | |
| CN103871863A (zh) | 半导体装置的制造方法以及半导体制造装置 | |
| US7825010B2 (en) | Die singulation methods | |
| JP2003077869A (ja) | 半導体ウエーハの加工方法及びこれに使用される支持基板 | |
| US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
| US20030073264A1 (en) | Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion | |
| JP2013219245A (ja) | 半導体装置の製造方法 | |
| JPH08181197A (ja) | 半導体装置の製造方法およびそれに用いるウエハマウンタ | |
| JP2003282662A (ja) | 薄膜剥離検査装置 | |
| JP2010212480A (ja) | レーザ切断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170731 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20181017 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190501 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190731 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20190731 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20220707 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230710 Start annual number: 5 End annual number: 5 |