[go: up one dir, main page]

KR101982040B1 - 팬-아웃 반도체 패키지 - Google Patents

팬-아웃 반도체 패키지 Download PDF

Info

Publication number
KR101982040B1
KR101982040B1 KR1020160077630A KR20160077630A KR101982040B1 KR 101982040 B1 KR101982040 B1 KR 101982040B1 KR 1020160077630 A KR1020160077630 A KR 1020160077630A KR 20160077630 A KR20160077630 A KR 20160077630A KR 101982040 B1 KR101982040 B1 KR 101982040B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor element
frame
wiring pattern
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160077630A
Other languages
English (en)
Other versions
KR20170143404A (ko
Inventor
이두환
김주현
안대규
정승원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160077630A priority Critical patent/KR101982040B1/ko
Priority to US15/451,880 priority patent/US10332855B2/en
Priority to TW107116968A priority patent/TWI655721B/zh
Priority to TW106107464A priority patent/TWI636532B/zh
Priority to JP2017045939A priority patent/JP6576383B2/ja
Priority to CN201710277252.2A priority patent/CN107527884A/zh
Publication of KR20170143404A publication Critical patent/KR20170143404A/ko
Application granted granted Critical
Publication of KR101982040B1 publication Critical patent/KR101982040B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 개시는 관통홀을 가지며 일측에 배선패턴이 형성된 프레임, 프레임의 관통홀에 배치되며 일측에 접속패드가 형성된 반도체소자, 프레임 및 반도체소자의 일측에 배치되며 프레임의 배선패턴 및 반도체소자의 접속패드와 연결된 재배선층, 및 프레임 및 반도체소자의 적어도 일부를 봉합하며 재배선층의 일면과 접하는 봉합재를 포함하며, 재배선층과 봉합재의 계면은, 재배선층과 배선패턴의 계면 및 재배선층과 접속패드의 계면과 다른 레벨에 위치하는, 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들면, 접속단자를 반도체소자가 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지에 관한 것이다.
반도체 패키지란 반도체소자를 인쇄회로기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 마더보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 반도체소자를 보호하기 위한 패키지 기술을 의미한다.
반도체 패키지는, 예를 들면, 반도체소자, 반도체소자를 봉합하는 봉합재(Encapsulant), 그리고 반도체소자를 재배선시키는 재배선층(Re-Distribution Layer: RDL)으로 구성된다.
최근 반도체소자에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체소자 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 패키지이다. 팬-아웃 패키지는 접속단자를 반도체소자가 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
한편, 팬-아웃 패키지를 제조하는 과정에서 반도체소자를 봉합하는 봉합재가 반도체소자의 접속패드 등으로 블리딩(bleeding)되는 불량이 빈번하게 발생하고 있다. 또한, 반도체소자의 접속패드 등과 연결되는 재배선층의 비아의 크기가 충분히 확보되지 않아 비아 신뢰성이 낮아지는 문제가 있다.
본 개시의 여러 목적 중 하나는 봉합재에 의한 블리딩 불량 개선이 가능하며 비아 신뢰성 향상이 가능한 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 재배선층과 봉합재 사이 계면을 재배선층과 프레임에 형성된 배선패턴 사이 계면 및/또는 재배선층과 반도체소자의 접속패드 사이 계면과 다른 레벨에 위치하도록 하는 것이다.
예를 들면, 본 개시에 따른 팬-아웃 반도체 패키지는 관통홀을 가지며, 일측에 배선패턴이 형성된 프레임, 프레임의 관통홀에 배치되며 일측에 접속패드가 형성된 반도체소자, 프레임 및 반도체소자의 일측에 배치되며 프레임의 배선패턴 및 반도체소자의 접속패드와 연결된 재배선층, 및 프레임 및 반도체소자의 적어도 일부를 봉합하며 재배선층의 일면과 접하는 봉합재를 포함하며, 재배선층과 봉합재의 계면은, 재배선층과 배선패턴의 계면 및 재배선층과 접속패드의 계면과 다른 레벨에 위치하는 것일 수 있다.
예를 들면, 본 개시에 따른 팬-아웃 반도체 패키지는 배선패턴이 형성된 재배선층, 재배선층 상에 배치되고, 관통홀을 가지며 재배선층의 배선패턴과 연결된 배선패턴이 하면이 노출되도록 매립된 프레임, 재배선층 상의 관통홀에 배치되며 재배선층의 배선패턴과 연결된 접속패드를 갖는 반도체소자, 및 재배선층 상에 배치되며 프레임 및 반도체소자의 적어도 일부를 봉합하는 봉합재를 포함하며, 프레임의 배선패턴의 하면은 봉합재의 하면과 단차를 갖는 것일 수 있다.
예를 들면, 본 개시에 따른 팬-아웃 반도체 패키지는 배선패턴이 형성된 재배선층, 재배선층 상에 배치되고, 관통홀을 가지며 재배선층의 배선패턴과 연결된 배선패턴이 하면이 노출되도록 매립된 프레임, 재배선층 상의 관통홀에 배치되며 재배선층의 배선패턴과 연결된 접속패드를 갖는 반도체소자, 및 재배선층 상에 배치되며 프레임 및 반도체소자의 적어도 일부를 봉합하는 봉합재를 포함하며, 반도체소자의 접속패드의 하면은 봉합재의 하면과 단차를 갖는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 봉합재에 의한 블리딩 불량 개선이 가능하며 비아 신뢰성 향상이 가능한 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 반도체 패키지의 개략적인 I-I' 면 절단 평면도다.
도 5 내지 도 8은 도 3의 반도체 패키지의 개략적인 제조 일례이다.
도 9는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 반도체 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도다.
도 11 내지 도 14는 도 9의 반도체 패키지의 개략적인 제조 일례이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 마더보드(1010)를 수용한다. 마더보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 상기 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 부품(1120) 중 일부는 상술한 바와 같은 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
도 3은 반도체 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 반도체 패키지의 개략적인 I-I' 면 절단 평면도이다.
도면을 참조하면, 일례에 따른 반도체 패키지(100A)는 관통홀(110H)을 가지며 일측에 배선패턴(112a)이 형성된 프레임(110), 프레임(110)의 관통홀(110H)에 배치되며 일측에 접속패드(122)가 형성된 반도체소자(120), 프레임(110) 및 반도체소자(120)의 일측에 배치되며 프레임(110)의 배선패턴(112a) 및 반도체소자(120)의 접속패드(122)와 연결된 재배선층(140), 및 프레임(110) 및 반도체소자(120)의 적어도 일부를 봉합하며 재배선층(140)의 일면과 접하는 봉합재(130)를 포함한다. 이때, 재배선층(140)의 일면과 접하는 봉합재(130)의 일면은 재배선층(140)과 연결된 프레임(110)의 배선패턴(112a)의 일면 및 재배선층(140)과 연결된 반도체소자(120)의 접속패드(122)의 일면과 각각 단차(h1, h2)를 가진다. 즉, 재배선층(140)과 봉합재(130)의 계면은, 재배선층(140)과 배선패턴(112a)의 계면 및 재배선층(140)과 접속패드(122)의 계면과 다른 레벨에 위치한다.
한편, 이와 같이 재배선층(140)의 일면과 접하는 봉합재(130)의 일면은 재배선층(140)과 연결된 프레임(110)의 배선패턴(112a)의 일면 및 재배선층(140)과 연결된 반도체소자(120)의 접속패드(122)의 일면과 각각 단차(h1, h2)를 가지기 때문에, 봉합재(130)가 형성될 때 봉합재(130) 형성을 위한 수지가 프레임(110)의 배선패턴(112a) 및 반도체소자(120)의 접속패드(122) 쪽으로 블리딩 되는 것을 방지할 수 있다. 즉, 배선패턴(112a) 및 접속패드(122)가 내측 방향으로 리세스 되도록 하는 프레임(110)의 지지층(111a) 및 반도체소자(120)의 패시베이션막(123)이 경화 전의 봉합재(130) 형성을 위한 수지가 블리딩 되는 것을 막아주는 배리어 역할을 수행할 수 있다.
또한, 이와 같이 재배선층(140)의 일면과 접하는 봉합재(130)의 일면은 재배선층(140)과 연결된 프레임(110)의 배선패턴(112a)의 일면 및 재배선층(140)과 연결된 반도체소자(120)의 접속패드(122)의 일면과 각각 단차(h1, h2)를 가지기 때문에, 이들과 각각 연결되는 재배선층(140)의 비아(143a)의 사이즈를 보다 크게 확보할 수 있다. 배선패턴(112a) 및 접속패드(122)와 연결되는 재배선층(140)의 비아(143a)는 따라서 다양한 원인에 의하여 발생하는 응력(stress)에 의하여 크랙이나 디라미네이션 등이 발생하곤 한다. 이때, 비아(143a)의 체적을 충분히 확보하는 경우에는 이러한 문제를 최소화할 수 있으며, 따라서 신뢰성을 보다 향상시킬 수 있다.
이하, 일례에 따른 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)은 패키지(100A)를 지지하는 역할을 수행함으로써 강성유지 및 봉합재(130)의 두께 균일성 확보를 수월하게 할 수 있다. 또한, 배선패턴(112a, 112b, 112c)을 형성할 수 있도록 라우팅 영역을 제공함으로써 재배선층(140)의 층수를 감소시킬 수 있으며 재배선층(140) 형성 과정에서 발생하는 불량 문제를 해결할 수 있다. 프레임(110)은 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체소자(120)이 프레임(110)과 소정거리 이격 되도록 배치된다. 즉, 반도체소자(120)의 측면 주위는 프레임(110)에 의하여 둘러싸인다. 다만, 이에 한정되는 것은 아니며, 다른 형태로 다양하게 변형될 수 있음은 물론이다.
프레임(110)은 복수의 지지층(111a, 111b)을 포함한다. 또한, 프레임(110)은 일측에 일면이 노출되도록 매립된 배선패턴(112a), 타측에 일면이 돌출되도록 배치된 배선패턴(112c), 및 내부에 배치된 배선패턴(112b)을 포함한다. 또한, 프레임(110)의 일측의 일부, 즉 지지층(111a)을 관통하며 배선패턴(112a, 112b)을 연결하는 비아(113a) 및 프레임(110)의 타측의 일부, 즉 지지층(111b)을 관통하며 배선패턴(112b, 112c)을 연결하는 비아(113b)를 포함한다.
도면에서는 프레임(110)이 두 개의 지지층(111a, 111b)으로 구성되는 것을 도시하였지만, 프레임(110)을 구성하는 지지층의 수가 이보다 많을 수 있음은 물론이며, 이 경우 내부에 배치되는 배선패턴의 수 역시 더 많을 수 있음은 물론이며, 이들을 연결하는 추가적인 비아가 더 형성될 수 있음은 물론이다.
지지층(111a, 111b)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 절연물질로 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
배선패턴(112a, 112b, 112c)은 재배선 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선패턴(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다.
배선패턴(112a, 112b, 112c) 중 봉합재(130)에 형성된 개구부(131)를 통하여 노출된 일부 배선패턴(112c)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
배선패턴(112a, 112b, 112c) 중 재배선층(140)과 연결된 배선패턴(112a)은 재배선층(140)과 연결된 일면이 재배선층(140)의 일면과 접하는 봉합재(130)의 일면을 기준으로 프레임(110)의 타측 방향으로 리세스되어, 단차(h1)를 가진다. 따라서, 전술한 바와 같이 봉합재(130)가 형성될 때 봉합재(130) 형성을 위한 수지가 프레임(110)의 배선패턴(112a) 쪽으로 블리딩 되는 것을 방지할 수 있다. 단차(h1)는 0.5㎛ 내지 4.0㎛, 보다 바람직하게는 1.0㎛ 내지 4.0㎛, 더욱 바람직하게는 2.0㎛ 내지 4.0㎛ 정도일 수 있다. 이러한 깊이(depth)를 가질 때, 블리딩 방지 효과가 우수하면서, 동시에 배선패턴(112c)과 연결되는 재배선층(140)의 비아(143a)의 충분한 체적 확보가 가능하다.
비아(113a, 113b)는 서로 다른 층에 형성된 배선패턴(112a, 112b, 112c)를 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도면에서와 달리 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상뿐만 아니라, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
반도체소자(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
반도체소자(120)이 집적회로인 경우에는, 바디(121), 바디(121)의 일면 상에 형성된 접속패드(122), 및 바디(121)의 일면 상에 형성되어 접속패드(122)의 일부를 덮는 패시베이션막(123)을 포함할 수 있다. 바디(121)는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 접속패드(122)는 반도체소자(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 접속패드(122)는 재배선층(140), 프레임(110) 등에 의하여 재배선 된다. 반도체소자(120)은 접속패드(122)가 형성된 면이 활성면, 그 반대면이 비활성면이 된다. 패시베이션막(123)은 바디(121)를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 그 외에도 바디(121)와 접속패드(122) 사이, 그리고 바디(121)와 패시베이션막(123) 사이에 추가적으로 절연막(미도시) 등이 더 배치될 수도 있다.
접속패드(122)는 재배선층(140)과 연결된 일면이 재배선층(140)의 일면과 접하는 봉합재(130)의 일면을 기준으로 반도체소자(120)의 타측 방향으로 리세스되어, 단차(h2)를 가진다. 따라서, 전술한 바와 같이 봉합재(130)가 형성될 때 봉합재(130) 형성을 위한 수지가 반도체소자(120)의 접속패드(122) 쪽으로 블리딩 되는 것을 방지할 수 있다. 단차(h2)는 0.5㎛ 내지 1.0㎛, 보다 바람직하게는 0.5㎛ 내지 0.9㎛, 더욱 바람직하게는 0.5㎛ 내지 0.8㎛ 정도일 수 있다. 이러한 깊이(depth)를 가질 때, 블리딩 방지 효과가 우수하면서, 동시에 접속패드(122)와 연결되는 재배선층(140)의 비아(143a)의 충분한 체적 확보가 가능하다.
재배선층(140)의 일면과 접하는 봉합재(130)의 일면과 재배선층(140)과 연결된 프레임(110)의 배선패턴(112a)의 일면 사이의 단차(h1)는 재배선층(140)의 일면과 접하는 봉합재(130)의 일면과 재배선층(140)과 연결된 반도체소자(120)의 접속패드(122)의 일면 사이의 단차(h2) 보다 클 수 있다. 즉, h1 > h2 를 만족할 수 있다. 이 경우 프레임(110)의 배선패턴(112a)과 연결되는 재배선층(140)의 비아(143a)가 반도체소자(120)의 접속패드(122)와 연결되는 재배선층(140)의 비아(143a) 대비 보다 큰 체적을 확보할 수 있게 된다. 프레임(110)의 배선패턴(112a)과 연결되는 재배선층(140)의 비아(143a)의 크기를 충분히 확보해야만, 신호전달 신뢰성 확보에 보다 유리할 수 있다.
봉합재(130)는 프레임(110) 및/또는 반도체소자(120)을 보호하기 위한 구성이다. 봉합 형태는 특별히 제한되지 않으며, 프레임(110) 및/또는 반도체소자(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 프레임(110) 및 반도체소자(120)의 타측과, 관통홀(110H) 내에서 프레임(110) 및 반도체소자(120) 사이의 공간을 채울 수 있다. 또한, 봉합재(130)는 반도체소자(120)의 패시베이션막(123)과 재배선층(140) 사이의 공간의 적어도 일부를 채울 수도 있다. 한편, 봉합재(130)가 관통홀(110H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
봉합재(130)는 복수의 물질로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통홀(110H) 내의 공간을 제 1 봉합재로 채우고, 그 후 프레임(110) 및 반도체소자(120)을 제 2 봉합재로 덮을 수 있다. 또는, 제 1 봉합재를 사용하여 관통홀(110H) 내의 공간을 채움과 더불어 소정의 두께로 프레임(110) 및 반도체소자(120)을 덮고, 그 후 제 1 봉합재 상에 제 2 봉합재를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있다.
봉합재(130)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 그 물질로 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수 있음은 물론이다.
봉합재(130)는 프레임(110)의 지지층(111a, 111b) 형성 물질 보다 엘라스틱 모듈러스가 낮을 수 있다. 봉합재(130)의 엘라스틱 모듈러스가 상대적으로 작을수록 반도체소자(120)에 대한 버클링 효과 및 응력 분산 효과를 통하여 패키지(100A)의 워피지를 감소시킬 수 있다. 구체적으로, 봉합재(130)가 관통홀(110H) 공간을 채우는바 반도체소자(120)에 대한 버클링 효과를 가질 수 있으며, 반도체소자(120)을 덮는바 반도체소자(120)에서 발생하는 응력을 분산 및 완화시킬 수 있다. 다만, 엘라스틱 모듈러스가 너무 작은 경우에는 변형이 너무 심하여 봉합재의 기본 역할을 수행하지 못할 수 있다.
봉합재(130)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
재배선층(140)은 반도체소자(120)의 접속패드(122)를 재배선하기 위한 구성이다. 재배선층(140)을 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 후술하는 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(140)은 절연층(141a, 141b, 141c), 절연층(141a, 141b, 141c) 상에 배치된 배선패턴(142a, 142b, 142c), 및 절연층(141a, 141b, 141c)을 관통하며 배선패턴(142a, 142b, 142c)을 연결하는 비아(143a, 143b, 143c)를 포함한다. 일례에 따른 반도체 패키지(100A)에서는 재배선층(140)이 복수의 배선패턴(142a, 142b, 142c) 층으로 구성되나, 이에 한정되는 것은 아니며, 단일의 층으로 구성될 수도 있다. 또한, 이와 다른 수의 층수를 가질 수도 있음은 물론이다.
절연층(141a, 141b, 141c)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 이 경우, 절연층(141a, 141b, 141c)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143a, 143b, 143c)의 파인 피치를 달성할 수 있다. 절연층(141a, 141b, 141c)의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141a, 141b, 141c)은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
배선패턴(142a, 142b, 142c)은 실질적으로 재배선 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선패턴(142a, 142b, 142c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다.
배선패턴(142a, 142b, 142c) 중 일부 노출된 배선패턴(142c)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
비아(143a, 143b, 143c)는 서로 다른 층에 형성된 배선패턴(142a, 142b, 142c), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143a, 143b, 143c) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143a, 143b, 143c) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도면에서와 달리 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
일례에 따른 반도체 패키지(100A)는 재배선층(140) 상에 배치되는 패시베이션층(150)을 더 포함할 수 있다. 패시베이션층(150)은 재배선층(140)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 패시베이션층(150)은 재배선층(140)의 배선패턴(142a, 142b, 142c) 중 일부 배선패턴(142c)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 개구부(151)는 배선패턴(142c)의 일면을 완전히 또는 일부만 노출시킬 수 있으며, 때에 따라서는 측면도 노출시킬 수 있다.
패시베이션층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 감광성 절연 수지와 같은 감광성 절연물질을 사용할 수 있다. 또는, 솔더 레지스트를 사용할 수도 있다. 또는, 유리섬유(Glass Fiber)는 포함하지 않으나, 필러(Filler)가 함침된 절연수지, 예를 들면, 무기 필러 및 에폭시 수지를 포함하는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. ABF 등을 사용하는 경우, 하기 식 (1) 내지 식 (4)를 만족하는 재료를 선택하기 용이할 수 있다. 이 경우, 보드 레벨 신뢰성을 개선할 수 있다.
식 (1): 엘라스틱 모듈러스 x 열팽창계수 ≤ 230 GPa·ppm / ℃
식 (2): 두께 ≥ 10㎛
식 (3): 표면조도 ≥ 1 ㎚
식 (4): 수분 흡수율 ≤ 1.5 %
일례에 따른 반도체 패키지(100A)는 패시베이션층(150)의 개구부(151) 내의 벽면 및 노출된 재배선층(140)의 배선패턴(143c) 상에 배치된 언더범프금속층(160)을 더 포함할 수 있다. 언더범프금속층(160)은 후술하는 접속단자(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있다.
일례에 따른 반도체 패키지(100A)는 언더범프금속층(160) 상에 배치된 접속단자(170)를 더 포함할 수 있다. 접속단자(170)는 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 반도체 패키지(100A)는 접속단자(170)를 통하여 전자기기의 마더보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 반도체소자(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
접속단자(170) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 반도체소자(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도면에 도시하지 않았으나, 필요에 따라서는 프레임(110)의 관통홀(110H)의 내벽에 금속층이 더 배치될 수 있다. 즉, 반도체소자(120)의 측면 주위가 금속층으로 둘러싸일 수도 있다. 금속층을 통하여 반도체소자(120)으로부터 발생하는 열을 패키지(100A) 상부 및/또는 하부로 효과적으로 방출시킬 수 있으며, 효과적으로 전자파 차폐가 가능하다.
도면에 도시하지 않았으나, 필요에 따라서는 프레임(110)의 관통홀(110H) 내에 복수의 반도체소자가 배치될 수도 있으며, 프레임(110)의 관통홀(110H)이 복수 개이고, 각각의 관통홀 내에 반도체소자가 배치될 수도 있다. 또한, 반도체소자 외에 별도의 수동부품, 예를 들면, 컨덴서, 인덕터 등이 함께 관통홀(110H) 내에 함께 봉합될 수 있다. 또한, 패시베이션층(150) 상에 표면실장부품이 실장 될 수도 있다.
도 5 내지 도 8은 도 3의 반도체 패키지의 개략적인 제조 일례이다.
도 5를 참조하면, 먼저, 캐리어 필름(301)을 준비한다. 캐리어 필름(301)의 일면 또는 양면에는 금속막(302, 303)이 형성될 수 있다. 금속막(302, 303) 사이의 접합면에는 후속하는 분리 공정에서의 분리가 용이하도록 표면처리가 되어 있을 수 있다. 또는, 금속막(302, 303) 사이에 이형층(Release layer)을 구비하여 후속 공정에서 분리를 용이하게 할 수도 있다. 캐리어 필름(301)은 공지의 절연기판일 수 있으며, 그 재질은 어떠한 것이든 무방하다. 금속막(302, 303)은 통상 동박(Cu foil)일 수 있으나, 이에 한정되는 것은 아니며, 다른 도전성 물질로 이루어진 얇은 박막일 수도 있다. 또한, 드라이 필름(304)을 이용하여 배선패턴(112a) 형성을 위한 패터닝을 수행한다. 이는 공지의 포토리소그래피 공법을 이용하여 형성할 수 있다. 드라이 필름(304)은 감광성 재료로 이루어진 공지의 드라이 필름일 수 있다. 또한, 드라이 필름(304)의 패터닝된 공간을 도전성 물질로 채워 배선패턴(112a)을 형성한다. 도금 공정을 이용할 수 있으며, 이때 금속막(303)은 시드층 역할을 수행할 수 있다. 도금 공정으로는 전해 동도금 또는 무전해 동도금 등을 이용할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 드라이 필름(304)을 제거한다. 이는 공지의 방법, 예를 들면 에칭 공정 등을 이용할 수 있다.
도 6을 참조하면, 다음으로, 금속막(303) 상에 배선패턴(112a)의 적어도 일부를 매립하는 지지층(111a)을 형성한다. 그 후, 지지층(111a)을 관통하는 비아(113a)를 형성한다. 또한, 지지층(111a) 상에 배선패턴(112b)을 형성한다. 지지층(111a)은 그 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다. 비아(113a) 및 배선패턴(112b)은 기계적 드릴 및/또는 레이저 드릴 등을 이용하여 비아 홀을 형성한 후 드라이 필름 등으로 패터닝하고, 도금 공정 등으로 비아 홀 및 패터닝된 공간을 채우는 방법으로 형성할 수 있다. 또한, 지지층(111a) 상에 배선패턴(112b)을 매립하는 지지층(111b)을 형성한다. 그 후, 지지층(111b)을 관통하는 비아(113b)를 형성한다. 또한, 지지층(112a) 상에 배선패턴(113b)을 형성한다. 이들의 형성 방법은 상술한 바와 동일하다. 또한, 캐리어 필름(301)을 박리한다. 이때, 박리는 금속막(302, 303)이 분리되는 것일 수 있다. 분리에는 블레이드를 이용할 수 있으나, 이에 한정되지 않으며, 공지된 모든 방법이 사용될 수 있다.
한편, 일련의 과정은 캐리어 필름(301)의 박리 전에 관통홀 형성 전의 프레임(110)을 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 캐리어 필름(301)을 먼저 박리한 후에 상술한 공정에 따라 프레임(110)을 형성할 수도 있음은 물론이다. 즉, 순서가 반드시 설명한 순서에 한정되는 것은 아니다.
도 7을 참조하면, 다음으로, 남아 있는 금속막(303)을 공지의 에칭 방법 등으로 제거한다. 이때, 배선패턴(112a)이 지지층(111a)의 내측 방향으로 리세스 되도록 배선패턴(112a)의 일부를 제거한다. 또한 지지층(111a, 111b)에 관통홀(110H)을 형성한다. 관통홀(110H)은 기계적 드릴 및/또는 레이저 드릴로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 홀(110H) 내의 수지 스미어를 제거한다. 또한, 지지층(111a, 111b)의 일측에 점착필름(305)을 부착한다. 이때, 배선패턴(112a)의 일면은 점착필름(305)의 일면과 단차를 가지도록 부착한다. 점착필름(305)은 지지층(111a, 111b)을 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다. 또한, 지지층(111a, 111b)의 관통홀(110H) 내에 반도체소자(120)을 배치한다. 예를 들면, 관통홀(110H) 내의 점착필름(305) 상에 반도체소자(120)을 부착하는 방법으로 이를 배치한다. 반도체소자(120)은 접속패드(122)가 점착필름(305)에 부착되도록 페이스-다운(face-down) 형태로 배치한다. 이때, 접속패드(122)의 일면이 점착필름(305)의 상면을 기준으로 단차를 가지도록, 즉 점착필름(305) 부착 후에도 접속패드(122)가 반도체소자(120)의 내측 방향으로 리세스 되도록 부착한다.
도 8을 참조하면, 다음으로, 봉합재(130)를 이용하여 반도체소자(120)을 봉합한다. 봉합재(130)는 프레임(110) 및 반도체소자(120)을 덮으며, 관통홀(110H) 내의 공간을 채운다. 봉합재(130)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(130) 형성을 위한 수지를 미경화 상태에서 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착필름(305) 상에 프레임 및 반도체소자(120)을 봉합할 수 있도록 봉합재(130) 형성을 위한 수지를 미경화 상태로 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 반도체소자(120)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화 후 봉합재(130)는 일면이 배선패턴(112a)의 일면 및 접속패드(122)의 일면과의 관계에 있어서 단차를 가진다. 또한, 점착필름(305)을 박리한다. 박리방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착필름(305)으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착필름(305)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착필름(305)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다. 또한, 점착필름(305)을 제거한 프레임(110) 및 반도체소자(120) 일측에 재배선층(140)을 형성한다. 재배선층(140)은 절연층(141a, 141b, 141c)을 순차적으로 형성하되, 각각의 절연층(141a, 141b, 141c)를 형성한 후 해당 층에 각각 배선패턴(142a, 142b, 142c) 및 비아(143a, 143b, 143c)를 상술한 바와 같은 도금 공정 등으로 형성하여 형성할 수 있다.
필요에 따라서는, 재배선층(140) 상에 패시베이션층(150)을 형성한다. 패시베이션층(150)은 마찬가지로 패시베이션층(150) 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(150) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 패시베이션층(150)에는 재배선층(140)의 배선패턴(142c) 중 적어도 일부가 노출되도록 개구부(부호 미도시)를 형성할 수 있으며, 그 위에 공지의 메탈화 방법으로 언더범프금속층(160)을 형성할 수도 있다.
필요에 따라서는, 언더범프금속층(160) 상에 접속단자(170)를 형성한다. 접속단자(170)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속단자(170)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속단자(170)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다.
한편, 일련의 과정은 대량생산에 용이하도록 대용량 사이즈의 캐리어 필름(301)을 준비한 후에 상술한 과정을 통하여 복수의 반도체 패키지(100A)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 반도체 패키지(100A)로 싱귤레이션 하는 것일 수도 있다. 이 경우, 생산성이 우수하다는 장점이 있다.
도 9는 반도체 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 10은 도 9의 반도체 패키지의 개략적인 Ⅱ-Ⅱ' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(200A)는 관통홀(220H)을 가지며 일측에 배선패턴(212a)이 형성된 프레임(210), 프레임(210)의 관통홀(210H)에 배치되며 일측에 접속패드(222)가 형성된 반도체소자(220), 프레임(210) 및 반도체소자(220)의 일측에 배치되며 프레임(210)의 배선패턴(212a) 및 반도체소자(220)의 접속패드(222)와 연결된 재배선층(240), 및 프레임(210) 및 반도체소자(220)의 적어도 일부를 봉합하며 재배선층(240)의 일면과 접하는 봉합재(230)를 포함한다. 이때, 재배선층(240)의 일면과 접하는 봉합재(230)의 일면은 재배선층(240)과 연결된 프레임(210)의 배선패턴(212a)의 일면 및 재배선층(240)과 연결된 반도체소자(220)의 접속패드(222)의 일면과 각각 단차(h1, h2)를 가진다. 즉, 재배선층(240)과 봉합재(230)의 계면은, 재배선층(240)과 배선패턴(212a)의 계면 및 재배선층(240)과 접속패드(222)의 계면과 다른 레벨에 위치한다.
한편, 이와 같이 재배선층(240)의 일면과 접하는 봉합재(230)의 일면은 재배선층(240)과 연결된 프레임(210)의 배선패턴(212a)의 일면 및 재배선층(240)과 연결된 반도체소자(220)의 접속패드(222)의 일면과 각각 단차(h1, h2)를 가지기 때문에, 봉합재(230)가 형성될 때 봉합재(230) 형성을 위한 수지가 프레임(210)의 배선패턴(212a) 및 반도체소자(220)의 접속패드(222) 쪽으로 블리딩 되는 것을 방지할 수 있다. 즉, 배선패턴(212a) 및 접속패드(222)가 내측 방향으로 리세스 되도록 하는 프레임(210)의 지지층(211) 및 반도체소자(220)의 패시베이션막(223)이 경화 전의 봉합재(230) 형성을 위한 수지가 블리딩 되는 것을 막아주는 배리어 역할을 수행할 수 있다.
또한, 이와 같이 재배선층(240)의 일면과 접하는 봉합재(230)의 일면은 재배선층(240)과 연결된 프레임(210)의 배선패턴(212a)의 일면 및 재배선층(240)과 연결된 반도체소자(220)의 접속패드(222)의 일면과 각각 단차(h1, h2)를 가지기 때문에, 이들과 각각 연결되는 재배선층(240)의 비아(243a)의 사이즈를 보다 크게 확보할 수 있다. 배선패턴(212a) 및 접속패드(222)와 연결되는 재배선층(240)의 비아(243a)는 따라서 다양한 원인에 의하여 발생하는 응력(stress)에 의하여 크랙이나 디라미네이션 등이 발생하곤 한다. 이때, 비아(243a)의 체적을 충분히 확보하는 경우에는 이러한 문제를 최소화할 수 있으며, 따라서 신뢰성을 보다 향상시킬 수 있다.
이하, 다른 일례에 따른 반도체 패키지(200A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(210)은 패키지(200A)를 지지하는 역할을 수행함으로써 강성유지 및 봉합재(230)의 두께 균일성 확보를 수월하게 할 수 있다. 또한, 배선패턴(212a, 212b)을 형성할 수 있도록 라우팅 영역을 제공함으로써 재배선층(240)의 층수를 감소시킬 수 있으며 재배선층(240) 형성 과정에서 발생하는 불량 문제를 해결할 수 있다. 프레임(210)은 관통홀(210H)을 가진다. 관통홀(210H) 내에는 반도체소자(220)이 프레임(210)과 소정거리 이격 되도록 배치된다. 즉, 반도체소자(220)의 측면 주위는 프레임(210)에 의하여 둘러싸인다. 다만, 이에 한정되는 것은 아니며, 다른 형태로 다양하게 변형될 수 있음은 물론이다.
프레임(210)은 지지층(211)을 포함한다. 또한, 프레임(210)은 일측에 일면이 노출되도록 매립된 배선패턴(212a), 및 타측에 일면이 돌출되도록 배치된 배선패턴(212b)을 포함한다. 또한, 지지층(211)을 관통하며 배선패턴(212a, 212b)을 연결하는 비아(213)를 포함한다. 필요에 따라서는, 지지층(211)의 상부 및/또는 하부에 절연층(미도시)을 더 배치할 수 있으며, 지지층(211)과 절연층(미도시) 사이에 배선패턴(미도시)을 형성할 수도 있다. 절연층(미도시)은 지지층(211) 보다 두께가 얇을 수 있으며, 다른 재료를 포함하는 것일 수 있다.
지지층(211)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 절연물질 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다.
배선패턴(212a, 212b)은 재배선 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선패턴(212a, 212b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다.
배선패턴(212a, 212b) 중 봉합재(230)에 형성된 개구부(231)를 통하여 노출된 일부 배선패턴(212b)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
배선패턴(212a, 212b) 중 재배선층(240)과 연결된 배선패턴(212a)은 재배선층(240)과 연결된 일면이 재배선층(240)의 일면과 접하는 봉합재(230)의 일면을 기준으로 프레임(210)의 타측 방향으로 리세스되어, 단차(h1)를 가진다. 따라서, 전술한 바와 같이 봉합재(230)가 형성될 때 봉합재(230) 형성을 위한 수지가 프레임(210)의 배선패턴(212a) 쪽으로 블리딩 되는 것을 방지할 수 있다. 단차(h1)는 0.5㎛ 내지 4.0㎛, 보다 바람직하게는 1.0㎛ 내지 4.0㎛, 더욱 바람직하게는 2.0㎛ 내지 4.0㎛ 정도일 수 있다. 이러한 깊이(depth)를 가질 때, 블리딩 방지 효과가 우수하면서, 동시에 배선패턴(212c)과 연결되는 재배선층(240)의 비아(243a)의 충분한 체적 확보가 가능하다.
비아(213)는 서로 다른 층에 형성된 배선패턴(212a, 212b)를 전기적으로 연결시키며, 그 결과 프레임(210) 내에 전기적 경로를 형성시킨다. 비아(213) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(213)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도면에서와 달리 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 비아(213)는 도면에서와 같이 테이퍼 형상일 수 있다. 이 경우 후술하는 공정의 편의성을 도모할 수 있으며, 도금이 용이하다는 장점이 있으나, 반드시 이에 한정되는 것은 아니다. 경우에 따라서는 직경이 대략 일정할 수도 있다. 예를 들면, 비아(213)는 원통 형상일 수도 있다. 직경은 단면에서 보았을 때 좌우의 거리를 의미하는 것으로, 이는 반드시 원형이나 타원형에 국한되는 것은 아니다.
반도체소자(220)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
반도체소자(220)이 집적회로인 경우에는, 바디(221), 바디(221)의 일면 상에 형성된 접속패드(222), 및 바디(221)의 일면 상에 형성되어 접속패드(222)의 일부를 덮는 패시베이션막(223)을 포함할 수 있다. 바디(221)는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 접속패드(222)는 반도체소자(220)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 접속패드(222)는 재배선층(240), 프레임(210) 등에 의하여 재배선 된다. 반도체소자(220)은 접속패드(222)가 형성된 면이 활성면, 그 반대면이 비활성면이 된다. 패시베이션막(223)은 바디(221)를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 그 외에도 바디(221)와 접속패드(222) 사이, 그리고 바디(221)와 패시베이션막(223) 사이에 추가적으로 절연막(미도시) 등이 더 배치될 수도 있다.
접속패드(222)는 재배선층(240)과 연결된 일면이 재배선층(240)의 일면과 접하는 봉합재(230)의 일면을 기준으로 반도체소자(220)의 타측 방향으로 리세스되어, 단차(h2)를 가진다. 따라서, 전술한 바와 같이 봉합재(230)가 형성될 때 봉합재(230) 형성을 위한 수지가 반도체소자(220)의 접속패드(222) 쪽으로 블리딩 되는 것을 방지할 수 있다. 단차(h2)는 0.5㎛ 내지 1.0㎛, 보다 바람직하게는 0.5㎛ 내지 0.9㎛, 더욱 바람직하게는 0.5㎛ 내지 0.8㎛ 정도일 수 있다. 이러한 깊이(depth)를 가질 때, 블리딩 방지 효과가 우수하면서, 동시에 접속패드(222)와 연결되는 재배선층(240)의 비아(243a)의 충분한 체적 확보가 가능하다.
재배선층(240)의 일면과 접하는 봉합재(230)의 일면과 재배선층(240)과 연결된 프레임(210)의 배선패턴(212a)의 일면 사이의 단차(h1)는 재배선층(240)의 일면과 접하는 봉합재(230)의 일면과 재배선층(240)과 연결된 반도체소자(220)의 접속패드(222)의 일면 사이의 단차(h2) 보다 클 수 있다. 즉, h1 > h2 를 만족할 수 있다. 이 경우 프레임(210)의 배선패턴(212a)과 연결되는 재배선층(240)의 비아(243a)가 반도체소자(220)의 접속패드(222)와 연결되는 재배선층(240)의 비아(243a) 대비 보다 큰 체적을 확보할 수 있게 된다. 프레임(210)의 배선패턴(212a)과 연결되는 재배선층(240)의 비아(243a)의 크기를 충분히 확보해야만, 신호전달 신뢰성 확보에 보다 유리할 수 있다.
봉합재(230)는 프레임(210) 및/또는 반도체소자(220)을 보호하기 위한 구성이다. 봉합 형태는 특별히 제한되지 않으며, 프레임(210) 및/또는 반도체소자(220)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(230)는 프레임(210) 및 반도체소자(220)의 타측과, 관통홀(210H) 내에서 프레임(210) 및 반도체소자(220) 사이의 공간을 채울 수 있다. 또한, 봉합재(230)는 반도체소자(220)의 패시베이션막(223)과 재배선층(240) 사이의 공간의 적어도 일부를 채울 수도 있다. 한편, 봉합재(230)가 관통홀(210H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
봉합재(230)는 복수의 물질로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통홀(210H) 내의 공간을 제 1 봉합재로 채우고, 그 후 프레임(210) 및 반도체소자(220)을 제 2 봉합재로 덮을 수 있다. 또는, 제 1 봉합재를 사용하여 관통홀(210H) 내의 공간을 채움과 더불어 소정의 두께로 프레임(210) 및 반도체소자(220)을 덮고, 그 후 제 1 봉합재 상에 제 2 봉합재를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있다.
봉합재(230)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 그 물질로 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수 있음은 물론이다.
봉합재(230)는 프레임(210)의 지지층(211) 형성 물질 보다 엘라스틱 모듈러스가 낮을 수 있다. 봉합재(230)의 엘라스틱 모듈러스가 상대적으로 작을수록 반도체소자(220)에 대한 버클링 효과 및 응력 분산 효과를 통하여 패키지(200A)의 워피지를 감소시킬 수 있다. 구체적으로, 봉합재(230)가 관통홀(210H) 공간을 채우는바 반도체소자(220)에 대한 버클링 효과를 가질 수 있으며, 반도체소자(220)을 덮는바 반도체소자(220)에서 발생하는 응력을 분산 및 완화시킬 수 있다. 다만, 엘라스틱 모듈러스가 너무 작은 경우에는 변형이 너무 심하여 봉합재의 기본 역할을 수행하지 못할 수 있다.
봉합재(230)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
재배선층(240)은 반도체소자(220)의 접속패드(222)를 재배선하기 위한 구성이다. 재배선층(240)을 통하여 다양한 기능을 가지는 수십 수백의 접속패드(222)가 재배선 될 수 있으며, 후술하는 접속단자(270)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(240)은 절연층(241a, 241b, 141c), 절연층(241a, 241b, 241c) 상에 배치된 배선패턴(242a, 242b, 242c), 및 절연층(241a, 241b, 241c)을 관통하며 배선패턴(242a, 242b, 242c)을 연결하는 비아(243a, 243b, 243c)를 포함한다. 일례에 따른 반도체 패키지(200A)에서는 재배선층(240)이 복수의 배선패턴(242a, 242b, 242c) 층으로 구성되나, 이에 한정되는 것은 아니며, 단일의 층으로 구성될 수도 있다. 또한, 이와 다른 수의 층수를 가질 수도 있음은 물론이다.
절연층(241a, 241b, 241c)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 이 경우, 절연층(241a, 241b, 241c)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(243a, 243b, 243c)의 파인 피치를 달성할 수 있다. 절연층(241a, 241b, 241c)의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(241a, 241b, 241c)은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
배선패턴(242a, 242b, 242c)은 실질적으로 재배선 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선패턴(242a, 242b, 242c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등의 역할을 수행할 수 있다.
배선패턴(242a, 242b, 242c) 중 일부 노출된 배선패턴(242c)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
비아(243a, 243b, 243c)는 서로 다른 층에 형성된 배선패턴(242a, 242b, 242c), 접속패드(222) 등을 전기적으로 연결시키며, 그 결과 패키지(200A) 내에 전기적 경로를 형성시킨다. 비아(243a, 243b, 243c) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(243a, 243b, 243c) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도면에서와 달리 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
다른 일례에 따른 반도체 패키지(200A)는 재배선층(240) 상에 배치되는 패시베이션층(250)을 더 포함할 수 있다. 패시베이션층(250)은 재배선층(240)을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 패시베이션층(250)은 재배선층(240)의 배선패턴(242a, 242b, 242c) 중 일부 배선패턴(242c)의 적어도 일부를 노출시키는 개구부(251)를 가질 수 있다. 개구부(251)는 배선패턴(242c)의 일면을 완전히 또는 일부만 노출시킬 수 있으며, 때에 따라서는 측면도 노출시킬 수 있다.
패시베이션층(250)의 물질은 특별히 한정되지 않으며, 예를 들면, 감광성 절연 수지와 같은 감광성 절연물질을 사용할 수 있다. 또는, 솔더 레지스트를 사용할 수도 있다. 또는, 유리섬유(Glass Fiber)는 포함하지 않으나, 필러(Filler)가 함침된 절연수지, 예를 들면, 무기 필러 및 에폭시 수지를 포함하는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. ABF 등을 사용하는 경우, 하기 식 (1) 내지 식 (4)를 만족하는 재료를 선택하기 용이할 수 있다. 이 경우, 보드 레벨 신뢰성을 개선할 수 있다.
식 (1): 엘라스틱 모듈러스 x 열팽창계수 ≤ 230 GPa·ppm / ℃
식 (2): 두께 ≥ 10㎛
식 (3): 표면조도 ≥ 1 ㎚
식 (4): 수분 흡수율 ≤ 1.5 %
다른 일례에 따른 반도체 패키지(200A)는 패시베이션층(250)의 개구부(251) 내의 벽면 및 노출된 재배선층(240)의 배선패턴(243c) 상에 배치된 언더범프금속층(260)을 더 포함할 수 있다. 언더범프금속층(260)은 후술하는 접속단자(270)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(200A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(260)은 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있다.
다른 일례에 따른 반도체 패키지(200A)는 언더범프금속층(260) 상에 배치된 접속단자(270)를 더 포함할 수 있다. 접속단자(270)는 반도체 패키지(200A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 반도체 패키지(200A)는 접속단자(270)를 통하여 전자기기의 마더보드에 실장될 수 있다. 접속단자(270)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
접속단자(270)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(270)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 접속단자(270)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(270)의 수는 반도체소자(220)의 접속패드(222)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
접속단자(270) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 반도체소자(220)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(200A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도면에 도시하지 않았으나, 필요에 따라서는 프레임(210)의 관통홀(210H) 내에 복수의 반도체소자가 배치될 수도 있으며, 프레임(210)의 관통홀(210H)이 복수 개이고, 각각의 관통홀 내에 반도체소자가 배치될 수도 있다. 또한, 반도체소자 외에 별도의 수동부품, 예를 들면, 컨덴서, 인덕터 등이 함께 관통홀(210H) 내에 함께 봉합될 수 있다. 또한, 패시베이션층(250) 상에 표면실장부품이 실장 될 수도 있다.
도 11 내지 도 14는 도 9의 반도체 패키지의 개략적인 제조 일례이다.
도 11을 참조하면, 먼저, 캐리어 필름(301)을 준비한다. 캐리어 필름(301)의 일면 또는 양면에는 금속막(302, 303)이 형성될 수 있다. 금속막(302, 303) 사이의 접합면에는 후속하는 분리 공정에서의 분리가 용이하도록 표면처리가 되어 있을 수 있다. 또는, 금속막(302, 303) 사이에 이형층(Release layer)을 구비하여 후속 공정에서 분리를 용이하게 할 수도 있다. 캐리어 필름(301)은 공지의 절연기판일 수 있으며, 그 재질은 어떠한 것이든 무방하다. 금속막(302, 303)은 통상 동박(Cu foil)일 수 있으나, 이에 한정되는 것은 아니며, 다른 도전성 물질로 이루어진 얇은 박막일 수도 있다. 또한, 드라이 필름(304)을 이용하여 배선패턴(212a) 형성을 위한 패터닝을 수행한다. 이는 공지의 포토리소그래피 공법을 이용하여 형성할 수 있다. 드라이 필름(304)은 감광성 재료로 이루어진 공지의 드라이 필름일 수 있다. 또한, 드라이 필름(304)의 패터닝된 공간을 도전성 물질로 채워 배선패턴(212a)을 형성한다. 도금 공정을 이용할 수 있으며, 이때 금속막(303)은 시드층 역할을 수행할 수 있다. 도금 공정으로는 전해 동도금 또는 무전해 동도금 등을 이용할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 드라이 필름(304)을 제거한다. 이는 공지의 방법, 예를 들면 에칭 공정 등을 이용할 수 있다.
도 12를 참조하면, 금속막(303) 상에 배선패턴(212a)의 적어도 일부를 매립하는 지지층(211)을 형성한다. 또한, 필요에 따라, 후속 공정에서 배선패턴(212b)을 형성하기 위한 시드층으로 활용될 수 있는 금속막(306)을 지지층(211) 상에 형성한다. 또한, 캐리어 필름(301)을 박리한다. 또한, 배선패턴(212a) 중 일부를 패드로 활용하여 비아를 위한 홀(213H)을 형성한다. 이는 기계적 드릴 및/또는 레이저 드릴 및/또는 연마용 입자를 이용하는 샌드 블라스트법 및/또는 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수 있다. 또한, 공지의 도금 공정 등으로 비아(213) 및 배선패턴(212b)을 형성한다. 또한, 남아 있는 금속막(303)을 공지의 에칭 방법 등으로 제거한다. 이때, 배선패턴(212a)이 지지층(211)의 내측 방향으로 리세스 되도록 배선패턴(212a)의 일부를 제거한다. 한편, 일련의 과정은 그 순서에 반드시 한정되는 것은 아니며, 예를 들면, 박리 전에 관통홀(210H) 형성 전의 프레임(210)을 형성할 수도 있음은 물론이다.
도 13을 참조하면, 다음으로, 지지층(211)에 관통홀(210H)을 형성한다. 관통홀(210H)은 기계적 드릴 및/또는 레이저 드릴로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 홀(210H) 내의 수지 스미어를 제거한다. 또한, 지지층(211)의 일측에 점착필름(305)을 부착한다. 이때, 배선패턴(212a)의 일면은 점착필름(305)의 일면과 단차를 가지도록 부착한다. 점착필름(305)은 지지층(211)을 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다. 또한, 지지층(211)의 관통홀(210H) 내에 반도체소자(220)을 배치한다. 예를 들면, 관통홀(210H) 내의 점착필름(305) 상에 반도체소자(220)을 부착하는 방법으로 이를 배치한다. 반도체소자(220)은 접속패드(222)가 점착필름(305)에 부착되도록 페이스-다운(face-down) 형태로 배치한다. 이때, 접속패드(222)의 일면이 점착필름(305)의 상면을 기준으로 단차를 가지도록, 즉 점착필름(305) 부착 후에도 접속패드(222)가 반도체소자(220)의 내측 방향으로 리세스 되도록 부착한다.
도 14를 참조하면, 다음으로, 봉합재(230)를 이용하여 반도체소자(220)을 봉합한다. 봉합재(230)는 프레임(210) 및 반도체소자(220)을 덮으며, 관통홀(210H) 내의 공간을 채운다. 봉합재(230)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(230) 형성을 위한 수지를 미경화 상태에서 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착필름(305) 상에 프레임 및 반도체소자(220)을 봉합할 수 있도록 봉합재(230) 형성을 위한 수지를 미경화 상태로 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 반도체소자(220)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화 후 봉합재(230)는 일면이 배선패턴(212a)의 일면 및 접속패드(222)의 일면과의 관계에 있어서 단차를 가진다. 또한, 점착필름(305)을 박리한다. 박리방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착필름(305)으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착필름(305)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착필름(305)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다. 또한, 점착필름(305)을 제거한 프레임(210) 및 반도체소자(220) 일측에 재배선층(240)을 형성한다. 재배선층(240)은 절연층(241a, 241b, 241c)을 순차적으로 형성하되, 각각의 절연층(241a, 241b, 241c)를 형성한 후 해당 층에 각각 배선패턴(242a, 242b, 242c) 및 비아(243a, 243b, 243c)를 상술한 바와 같은 도금 공정 등으로 형성하여 형성할 수 있다.
필요에 따라서는, 재배선층(240) 상에 패시베이션층(250)을 형성한다. 패시베이션층(250)은 마찬가지로 패시베이션층(250) 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(250) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 패시베이션층(250)에는 재배선층(240)의 배선패턴(242c) 중 적어도 일부가 노출되도록 개구부(부호 미도시)를 형성할 수 있으며, 그 위에 공지의 메탈화 방법으로 언더범프금속층(260)을 형성할 수도 있다.
필요에 따라서는, 언더범프금속층(260) 상에 접속단자(270)를 형성한다. 접속단자(270)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속단자(270)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속단자(270)의 일부는 패시베이션층(250)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다.
한편, 일련의 과정은 대량생산에 용이하도록 대용량 사이즈의 캐리어 필름(301)을 준비한 후에 상술한 과정을 통하여 복수의 반도체 패키지(200A)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 반도체 패키지(200A)로 싱귤레이션 하는 것일 수도 있다. 이 경우, 생산성이 우수하다는 장점이 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 상부, 하부, 상측, 하측, 상면, 하면 등은 첨부된 도면을 기준으로 판단한다. 예를 들면, 프레임은 재배선층 보다 상부에 위치한다. 다만, 특허청구범위가 이에 한정되는 것은 아니다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 마더보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 마더보드 1111: 마더보드 절연층
1112: 마더보드 배선 1120: 스마트 폰 내장 반도체소자
1130: 스마트 폰 카메라
100, 100A~100C, 200A~200C: 반도체 패키지
110, 210: 프레임 111a, 111b, 211: 프레임 지지층
112a, 112b, 112c, 212a, 212b: 프레임 배선패턴
113a, 113b, 213: 프레임 비아 110, 220: 반도체소자
111, 211: 반도체소자 바디 112, 212: 반도체소자 접속패드
113, 213: 반도체소자 패시베이션막 130, 230: 봉합재
131, 231: 봉합재 개구부 140, 240: 재배선층
141a, 141b, 141c, 241a, 241b, 241c: 재배선층 절연층
142a, 142b, 142c, 242a, 242b, 242c: 재배선층 배선
143a, 143b, 143c, 243a, 243b, 243c: 재배선층 비아
150, 250: 패시베이션층 151, 251: 패시베이션층 개구부
160, 260: 언더범프금속층 170, 270: 접속단자

Claims (16)

  1. 관통홀을 가지며 하측에 제1배선패턴이 형성된 프레임;
    상기 프레임의 관통홀에 배치되며 하측에 접속패드가 형성된 반도체소자;
    상기 프레임 및 상기 반도체소자의 하측에 배치되며, 절연층 및 상기 절연층의 하면 상에 배치되며 상기 프레임의 제1배선패턴 및 상기 반도체소자의 접속패드와 전기적으로 연결된 재배선 패턴을 포함하는 재배선층; 및
    상기 프레임 및 상기 반도체소자의 적어도 일부를 봉합하며, 상기 재배선층의 상면과 접하는 봉합재; 를 포함하며,
    상기 프레임은, 상기 절연층의 상면 상에 배치된 제1지지층, 상기 제1지지층의 하측에 매립되며 하면의 적어도 일부가 상기 절연층과 접하는 상기 제1배선패턴, 상기 제1지지층의 상면 상에 배치된 제2배선패턴, 상기 제1지지층을 관통하며 상기 제1 및 제2배선패턴을 전기적으로 연결하는 제1비아, 상기 제1지지층의 상면 상에 배치되어 상기 제2배선패턴을 덮는 제2지지층, 상기 제2지지층의 상면 상에 배치된 제3배선패턴, 및 상기 제2지지층을 관통하며 상기 제2 및 제3배선패턴을 전기적으로 연결하는 제3비아를 포함하며,
    상기 제1 내지 제3배선패턴은 서로 물리적으로 이격되되 상기 제1 및 제2비아를 통하여 서로 전기적으로 연결되며,
    상기 재배선층과 상기 봉합재의 계면은, 상기 재배선층과 상기 제1배선패턴의 계면 및 상기 재배선층과 상기 접속패드의 계면과 다른 레벨에 위치하며,
    상기 재배선층과 연결된 상기 프레임의 제1배선패턴의 하면과 상기 재배선층과 연결된 상기 반도체소자의 접속패드의 하면은, 상기 재배선층의 상면과 접하는 상기 봉합재의 하면을 기준으로, 각각 상기 프레임 및 상기 반도체소자의 상측 방향으로 리세스되며,
    상기 재배선층의 상면과 접하는 상기 봉합재의 하면과 상기 재배선층과 연결된 상기 프레임의 제1배선패턴의 하면 사이의 단차를 h1, 상기 재배선층의 상면과 접하는 상기 봉합재의 하면과 상기 재배선층과 연결된 상기 반도체소자의 접속패드의 하면 사이의 단차를 h2라 할 때, h1 > h2 를 만족하는,
    팬-아웃 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 재배선층의 상면과 접하는 상기 봉합재의 하면과 상기 재배선층과 연결된 상기 프레임의 제1배선패턴의 하면 사이의 단차를 h1, 상기 재배선층의 상면과 접하는 상기 봉합재의 하면과 상기 재배선층과 연결된 상기 반도체소자의 접속패드의 하면 사이의 단차를 h2라 할 때, 상기 h1은 1.0㎛ 내지 4.0㎛ 이고, 상기 h2는 0.5㎛ 내지 1.0㎛ 인, 팬-아웃 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 반도체소자는, 바디, 상기 바디의 하면 상에 형성된 접속패드, 및 상기 바디의 하면 상에 형성되어 상기 접속패드의 일부를 덮는 패시베이션막을 포함하는 집적회로인, 팬-아웃 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 봉합재는, 상기 반도체소자의 패시베이션막과 상기 재배선층 사이의 공간의 적어도 일부를 채우는, 팬-아웃 반도체 패키지.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1 항에 있어서,
    상기 재배선층의 하측 상에 배치되며 상기 재배선층에 형성된 상기 재배선 패턴의 일부를 노출시키는 개구부를 갖는 패시베이션층;
    상기 개구부 내의 벽면 및 상기 노출된 재배선층의 재배선 패턴 상에 배치된 언더범프금속층; 및
    상기 언더범프금속층과 연결되며 적어도 하나가 팬-아웃 영역에 배치된 접속단자; 를 더 포함하는, 팬-아웃 반도체 패키지.
  13. 관통홀을 갖는 프레임;
    상기 프레임의 관통홀에 배치되며, 접속패드를 갖는 반도체소자;
    상기 프레임 및 상기 반도체소자 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재; 및
    상기 프레임 및 상기 반도체소자의 하측에 배치되며, 절연층 및 상기 절연층의 하면 상에 배치되며 상기 접속패드와 전기적으로 연결된 재배선 패턴을 포함하는 재배선층; 을 포함하며,
    상기 프레임은, 상기 절연층의 상면 상에 배치된 제1지지층, 상기 제1지지층의 하측에 매립되며 하면의 적어도 일부가 상기 절연층과 접하는 제1배선패턴, 상기 제1지지층의 상면 상에 배치되며 하면의 적어도 일부가 상기 제1지지층과 접하는 제2배선패턴, 상기 제1지지층을 관통하며 상기 제1 및 제2배선패턴을 전기적으로 연결하는 제1비아, 상기 제1지지층의 상면 상에 배치되어 상기 제2배선패턴을 덮는 제2지지층, 상기 제2지지층의 상면 상에 배치된 제3배선패턴, 및 상기 제2지지층을 관통하며 상기 제2 및 제3배선패턴을 전기적으로 연결하는 제2비아를 포함하며,
    상기 제1 내지 제3배선패턴은 서로 물리적으로 이격되되 상기 제1 및 제2비아를 통하여 서로 전기적으로 연결되며,
    상기 제1배선패턴의 하면은 상기 봉합재의 하면과 단차를 갖는,
    팬-아웃 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 제1배선패턴의 하면은, 상기 봉합재의 하면 보다 상부에 위치하는, 팬-아웃 반도체 패키지.
  15. 관통홀을 갖는 프레임;
    상기 프레임의 관통홀에 배치되며, 접속패드를 갖는 반도체소자;
    상기 프레임 및 상기 반도체소자 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재; 및
    상기 프레임 및 상기 반도체소자의 하측에 배치되며, 절연층 및 상기 절연층의 하면 상에 배치되며 상기 접속패드와 전기적으로 연결된 재배선 패턴을 포함하는 재배선층; 을 포함하며,
    상기 프레임은, 상기 절연층의 상면 상에 배치된 제1지지층, 상기 제1지지층의 하측에 매립되며 하면의 적어도 일부가 상기 절연층과 접하는 제1배선패턴, 상기 제1지지층의 상면 상에 배치되며 하면의 적어도 일부가 상기 제1지지층과 접하는 제2배선패턴, 상기 제1지지층을 관통하며 상기 제1 및 제2배선패턴을 전기적으로 연결하는 제1비아, 상기 제1지지층의 상면 상에 배치되어 상기 제2배선패턴을 덮는 제2지지층, 상기 제2지지층의 상면 상에 배치된 제3배선패턴, 및 상기 제2지지층을 관통하며 상기 제2 및 제3배선패턴을 전기적으로 연결하는 제2비아를 포함하며,
    상기 제1 내지 제3배선패턴은 서로 물리적으로 이격되되 상기 제1 및 제2비아를 통하여 서로 전기적으로 연결되며,
    상기 반도체소자의 접속패드의 하면은 상기 봉합재의 하면과 단차를 갖는,
    팬-아웃 반도체 패키지.
  16. 제 15 항에 있어서,
    상기 반도체소자의 접속패드의 하면은, 상기 봉합재의 하면 보다 상부에 위치하는, 팬-아웃 반도체 패키지.
KR1020160077630A 2016-06-21 2016-06-21 팬-아웃 반도체 패키지 Active KR101982040B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160077630A KR101982040B1 (ko) 2016-06-21 2016-06-21 팬-아웃 반도체 패키지
US15/451,880 US10332855B2 (en) 2016-06-21 2017-03-07 Fan-out semiconductor package
TW107116968A TWI655721B (zh) 2016-06-21 2017-03-08 扇出型半導體封裝
TW106107464A TWI636532B (zh) 2016-06-21 2017-03-08 扇出型半導體封裝
JP2017045939A JP6576383B2 (ja) 2016-06-21 2017-03-10 ファン−アウト半導体パッケージ
CN201710277252.2A CN107527884A (zh) 2016-06-21 2017-04-25 扇出型半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160077630A KR101982040B1 (ko) 2016-06-21 2016-06-21 팬-아웃 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170143404A KR20170143404A (ko) 2017-12-29
KR101982040B1 true KR101982040B1 (ko) 2019-05-24

Family

ID=60660838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160077630A Active KR101982040B1 (ko) 2016-06-21 2016-06-21 팬-아웃 반도체 패키지

Country Status (5)

Country Link
US (1) US10332855B2 (ko)
JP (1) JP6576383B2 (ko)
KR (1) KR101982040B1 (ko)
CN (1) CN107527884A (ko)
TW (2) TWI655721B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901301B2 (en) 2020-06-25 2024-02-13 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
CN108282953B (zh) * 2017-12-27 2020-04-28 中科曙光信息产业成都有限公司 一种全浸没条件下服务器主板及其信号设计方法
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
KR102029100B1 (ko) 2018-02-09 2019-11-08 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190121560A (ko) * 2018-04-18 2019-10-28 삼성전기주식회사 팬-아웃 반도체 패키지
US11710646B2 (en) 2018-10-11 2023-07-25 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method and fan-out packaging plate
KR102538182B1 (ko) * 2018-11-01 2023-05-31 삼성전자주식회사 반도체 패키지
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
KR102589683B1 (ko) * 2018-11-16 2023-10-16 삼성전자주식회사 팬-아웃 반도체 패키지
TWI719670B (zh) * 2018-11-30 2021-02-21 台灣積體電路製造股份有限公司 積體電路封裝體及其製造方法
US11217538B2 (en) 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
WO2020115813A1 (ja) 2018-12-04 2020-06-11 オリンパス株式会社 半導体装置、内視鏡、および、半導体装置の製造方法
CN109768026B (zh) * 2018-12-20 2021-06-15 西安华为技术有限公司 埋入式基板及其制作方法
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지
US11257747B2 (en) * 2019-04-12 2022-02-22 Powertech Technology Inc. Semiconductor package with conductive via in encapsulation connecting to conductive element
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102624169B1 (ko) * 2019-06-24 2024-01-12 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 패키지
KR102724663B1 (ko) * 2019-12-16 2024-10-31 삼성전자주식회사 팬 아웃 반도체 패키지
CN111261526A (zh) * 2020-01-19 2020-06-09 华为技术有限公司 封装结构及其制备方法
TWI856373B (zh) * 2022-09-22 2024-09-21 欣興電子股份有限公司 具有內埋式晶片的電路板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128286A (ja) * 2002-10-04 2004-04-22 Sony Corp チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199506A (ja) * 1995-11-15 1997-07-31 Citizen Watch Co Ltd 半導体素子のバンプ形成方法
DE19939416A1 (de) 1999-08-20 2001-02-22 Basf Ag Verfahren zur Herstellung eines kristallinen, zeolithischen Feststoffs
EP1648826B1 (en) 2003-07-03 2017-08-23 The University Court of the University of St. Andrews Zeolites for delivery of nitric oxide
US7998423B2 (en) 2007-02-27 2011-08-16 Basf Corporation SCR on low thermal mass filter substrates
US8183095B2 (en) * 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US20090196812A1 (en) 2008-01-31 2009-08-06 Basf Catalysts Llc Catalysts, Systems and Methods Utilizing Non-Zeolitic Metal-Containing Molecular Sieves Having the CHA Crystal Structure
WO2009141889A1 (ja) 2008-05-20 2009-11-26 イビデン株式会社 ハニカム構造体
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
WO2011058879A1 (ja) 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8183696B2 (en) 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US20120004936A1 (en) * 2010-06-30 2012-01-05 American Express Travel Related Services Company, Inc. Method and system for facilitating ancillary services
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
KR101860741B1 (ko) 2010-09-15 2018-05-24 존슨 맛쎄이 퍼블릭 리미티드 컴파니 조합된 슬립 촉매와 탄화수소 발열 촉매
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
KR101938432B1 (ko) 2011-06-05 2019-01-14 존슨 맛쎄이 퍼블릭 리미티드 컴파니 배기 가스를 처리하기 위한 백금족 금속(ｐｇｍ) 촉매
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US9704780B2 (en) 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
KR101494417B1 (ko) 2013-04-22 2015-02-17 주식회사 네패스 반도체 패키지 및 그 제조방법
WO2014210560A1 (en) 2013-06-27 2014-12-31 California Institute Of Technology Molecular sieves with a linde type a topology and related methods and systems
US8941244B1 (en) 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
EP3036766A4 (en) 2013-08-21 2017-09-06 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
US9449943B2 (en) 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
US9472533B2 (en) 2013-11-20 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wire bondable fan-out EWLB package
WO2015099684A1 (en) 2013-12-23 2015-07-02 Intel Corporation Package on package architecture and method for making
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US9941207B2 (en) 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128286A (ja) * 2002-10-04 2004-04-22 Sony Corp チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901301B2 (en) 2020-06-25 2024-02-13 Samsung Electronics Co., Ltd. Semiconductor package
US12315822B2 (en) 2020-06-25 2025-05-27 Samsung Electronics Co., Ltd. Methods of manufacturing a fan-out panel level semiconductor package

Also Published As

Publication number Publication date
KR20170143404A (ko) 2017-12-29
US20170365572A1 (en) 2017-12-21
TWI655721B (zh) 2019-04-01
TW201801262A (zh) 2018-01-01
CN107527884A (zh) 2017-12-29
JP6576383B2 (ja) 2019-09-18
JP2017228763A (ja) 2017-12-28
TW201830601A (zh) 2018-08-16
TWI636532B (zh) 2018-09-21
US10332855B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
KR101982040B1 (ko) 팬-아웃 반도체 패키지
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR101922884B1 (ko) 팬-아웃 반도체 패키지
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
JP6494122B2 (ja) ファン−アウト半導体パッケージ
KR102052900B1 (ko) 팬-아웃 반도체 패키지
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
KR102045235B1 (ko) 전자부품 패키지 및 그 제조방법
JP6443893B2 (ja) ファン−アウト半導体パッケージ
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR20180032148A (ko) 팬-아웃 반도체 패키지
KR20200023808A (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20170105809A (ko) 전자부품 패키지 및 그 제조방법
KR101999625B1 (ko) 팬-아웃 반도체 패키지
KR102017635B1 (ko) 팬-아웃 반도체 패키지
JP2017175112A (ja) ファン−アウト半導体パッケージ
KR20170067393A (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR20190013051A (ko) 팬-아웃 반도체 패키지
KR20170053313A (ko) 전자부품 패키지 및 그 제조방법
KR102538182B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160621

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170926

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160621

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181114

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190212

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20181114

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190212

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190109

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20190312

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20190308

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190212

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190109

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190520

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190521

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220420

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230426

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 6

End annual number: 6