KR101963639B1

KR101963639B1 - 신호 송신 장치에서 DC 오프셋 calibration 장치 및 방법

Info

Publication number: KR101963639B1
Application number: KR1020120144365A
Authority: KR
Inventors: 임재현; 이영택
Original assignee: 삼성전자주식회사
Priority date: 2012-12-12
Filing date: 2012-12-12
Publication date: 2019-03-29
Anticipated expiration: 2032-12-12
Also published as: US9264079B2; US20140161208A1; KR20140076150A

Abstract

본 발명은 신호 송신 장치에서 DC 오프셋(offset) calibration 장치에 있어서, 제1DC calibration 값을 사용하여 전류 전압 변환기 (IVC: current to voltage converter)에서 출력되는 신호에서 DC 오프셋을 제거하는 제1DC calibration 유닛과, 상기 IVC에서 출력하는 신호를 미리 설정되어 있는 이득을 사용하여 증폭하는 가변 이득 증폭기(VGA: Voltage Gain Controller)와, 제2DC calibration 값을 사용하여 상기 VGA에서 출력되는 신호에서 DC 오프셋을 제거하는 제2DC calibration 유닛과, 상기 VGA에서 출력되는 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링하는 저역 통과 필터(LPF: Low Pass Filter)와, 제3 DC calibration 값을 사용하여 상기 LPF에서 출력되는 신호에서 DC 오프셋을 제거하는 제3DC calibration 유닛과, 상기 제1DC calibration 값 내지 제3DC calibration 값을 결정하는 제어기를 포함한다.

Description

신호 송신 장치에서 DC 오프셋 calibration 장치 및 방법{APPARATUS AND METHOD FOR DC OFFSET CALIBRATION IN SIGNAL TRANSMISSION APPARATUS}

본 발명은 무선 통신 시스템에 관한 것으로서, 특히 무선 통신 시스템의 신호 송신 장치에서 DC 오프셋(offset) calibration 장치 및 방법에 관한 것이다.

일반적으로, CMOS(Complementary Metal-Oxide Semiconductor) RFIC(Radio Frequency Integrated Circuit)는 무선 통신 환경에서 기저대역(baseband) 모뎀 신호를 무선 전파(radio wave)로 송신하고, 안테나를 통해 수신되는 수신 신호를 모뎀(MODEM: Modulator/Demodulator)으로 왜곡 없이 전달해 주는 역할을 한다.

한편, LTE　(Long Term Evolution)나 Mobile WiMax 등과 같은 4세대 무선 통신 규격은 비교적 많은 양의 데이터를 왜곡없이 송수신하기 위해 16QAM(Quadrature Amplitude Modulation) 방식이나, 혹은 64QAM 방식과 같은 변조 방식을 사용하는데, 이는 곧 신호 송신 장치가 송신하는 신호의 품질 지표인 에러 벡터 크기(EVM: Error Vector Magnitude, 이하 EVM라 칭하기로 한다) 성능이 좋아야 함을 나타낸다.

상기 EVM 성능을 좌우하는 주요 요소로는 출력단 회로의 선형성과, 국부 발진기(LO: Local Oscillator, 이하 LO라 칭하기로 한다) 신호의 위상 잡음과, IQ(In-phase/Quadrature) 채널의 불균형(imbalance) 양, LO 누설(leakage, 이하 LO leakage라 칭하기로 한다) 양, 일 예로 DC 오프셋(offset) 등이 있다. 특히, LO leakage는 믹서(mixer)로 입력되는 아날로그 기저대역(analog baseband) 신호의 DC 오프셋에 의해 발생하게 되는데, EVM 성능 향상을 위해서는 LO leakage를 최소화해야만 한다. 뿐만 아니라, LO leakage 양이 증가하게 되면 신호 송신 장치에서 송신한 신호를 신호 수신 장치에서 복조할 경우에도 EVM 성능을 열화시키게 된다.

한편, 무선 통신 네트워크의 용량을 효율적으로 운영하기 위해 신호 송신 장치는 70~80[dB]의 동적 영역(dynamic range)를 갖게 되며, 이중 30~40[dB]는 아날로그 기저 대역의 동적 영역으로 정해진다. 따라서, 모든 출력 전압(output power) 범위에서의 LO leakage 사양을 만족시키기 위해서는 아날로그 기저대역의 이득 스텝(step)마다 DC 오프셋을 제거해 주어야 한다.

도 1은 일반적인 무선 통신 시스템에서 신호 송신 장치의 내부 구조를 개략적으로 도시한 도면이다.

도 1을 참조하면 상기 신호 송신 장치는 디지털 아날로그 변환기(DAC: digital to analog converter, 이하 DAC라 칭하기로 한다)(111)와, DC 전류 전압 변환기(IVC: current to voltage converter, 이하 IVC라 칭하기로 한다)(113)와, 가변 이득 증폭기(VGA: Voltage Gain Controller, 이하 VGA라 칭하기로 한다)(115)와, 저역 통과 필터(LPF: Low Pass Filter, 이하 LPF 라칭하기로 한다)(117)와, DC calibration 유닛(119)과, 믹서(mixer)(121)와, 국부 발진기(LO: Local Oscillator, 이하 LO라 칭하기로 한다)(123)과, 구동 증폭기(drive amplifier)(125)를 포함한다.

먼저, 모뎀(MODEM: Modulator/Demodulator)의 상기 DAC(111)는 I(in-phase) 신호 및 Q(quadrature) 신호를 아날로그 신호로 변환한 후 상기 IVC(113)로 출력한다. 상기 IVC(113)는 상기 모뎀에서 출력한 신호를 전압 신호로 변환한 후 VGA (115)로 출력한다.

상기 VGA(115)는 상기 IVC(113)에서 출력한 신호를 미리 설정되어 있는 이득에 상응하게 증폭시키고, 상기 VGA(115)에서 출력되는 신호는 LPF(117)로 출력된다. 여기서, 상기 DC calibration 유닛(119)은 상기 제어기에 제어에 따라 결정된 DC calibration 값을 사용하여 DC 오프셋을 제거한 후 상기 LPF(117)로 출력한다. 한편, 상기 LPF(117)는 상기 DC calibration 유닛(119)에 의해 그 DC 오프셋이 제거된 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링하고, 상기 LPF(117)에서 출력되는 신호는 상기 믹서(121)로 출력한다.

상기 믹서(121)는 상기 DC calibration 유닛(119)에 의해 DC 오프셋이 제거된 신호를 상기 LO(123)에서 출력한 신호와 믹싱한 후 상기 구동 증폭기(125)로 출력한다. 상기 구동 증폭기(125)는 상기 믹서(121)에서 출력한 신호를 미리 설정되어 있는 이득에 상응하게 증폭한 후 출력한다.

상기에서 설명한 같이, 일반적인 DC calibration 유닛(119)에서 사용하는 DC calibration 값은 특정 이득에서의 아날로그 기저대역 전체의 DC 오프셋을 제거하기 위해 사용되는 값이므로, VGA(115)와 LPF(117)가 사용하는 이득이 변경되면 DC 오프셋이 다시 발생하게 된다.

본 발명은 무선 통신 시스템의 신호 송신 장치에서 DC 오프셋 calibration 장치 및 방법에 관한 것이다.

본 발명에서 제안하는 방법은;신호 송신 장치에서 DC 오프셋(offset) calibration 방법에 있어서, 디지털 아날로그 변환기(DAC)에서 출력되는 신호를 상기 전류 전압 변환기(IVC)에서 전압 신호로 변환시키는 과정과, 제1DC calibration 유닛이 제1DC calibration 값을 사용하여 전류 전압 변환기에서 출력되는 DC 오프셋을 제거하는 과정과, 가변 이득 증폭기(VGA: Voltage Gain Controller)가 상기 IVC에서 출력하는 신호를 미리 설정되어 있는 이득을 사용하여 증폭하는 과정과, 제2DC calibration 유닛이 제2DC calibration 값을 사용하여 상기 VGA에서 출력되는 신호의 DC 오프셋을 제거하는 과정과, 저역 통과 필터(LPF: Low Pass Filter)가 상기 VGA에서 출력되는 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링하는 과정과, 제3DC calibration 유닛이 상기 제3 DC calibration 값을 사용하여 상기 LPF에서 출력되는 신호에서 DC 오프셋을 제거하는 과정을 포함한다.

본 발명에서 제안하는 장치는; 신호 송신 장치에서 DC 오프셋(offset) calibration 장치에 있어서, 디지털 아날로그 변환기(DAC: digital to analog converter)에서 출력되는 신호를 전압신호로 변환하는 전류 전압 변환기(IVC)와, 상기 IVC에서 출력하는 신호에서 제1DC calibration 값을 사용하여 DC 오프셋을 제거하는 제1DC calibration 유닛과, 상기 IVC에서 출력하는 신호를 미리 설정되어 있는 이득을 사용하여 증폭하는 가변 이득 증폭기(VGA: Voltage Gain Controller)와, 제2DC calibration 값을 사용하여 상기 VGA에서 출력되는 신호에서 DC 오프셋을 제거하는 제2DC calibration 유닛과, 상기 VGA에서 출력되는 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링하는 저역 통과 필터(LPF: Low Pass Filter)와, 제3 DC calibration 값을 사용하여 상기 LPF에서 출력되는 신호에서 DC 오프셋을 제거하는 제3DC calibration 유닛과, 상기 제1DC calibration 값 내지 제3DC calibration 값을 결정하는 제어기를 포함한다.

본 발명은 신호 송신 장치에서 DC 오프셋 calibration을 각 블록 별 최대 이득 값으로 한번씩만 수행하여 아날로그 기저대역에서의 DC 오프셋을 효율적으로 제거할 수 있다.

도 1은 무선 통신 시스템에서 일반적인 송신 장치의 내부 구조를 개략적으로 도시한 도면.
도 2는 본 발명의 실시예에 따른 무선 통신 시스템에서 신호 송신 장치의 내부 구조를 개략적으로 도시한 도면.
도 3은 도 2의 제어기가 DC calibration에서 사용할 DC calibration 값을 결정하는 동작을 도시한 순서도.
도 4는 도 2의 제어기가 제1DC calibration 유닛(213)의 동작을 제어하여 제1 DC calibration 값을 결정하는 과정을 도시한 도면.
도 5는 도 2의 제어기가 제3DC calibration 유닛(223)의 동작을 제어하여 제3 DC calibration 값을 결정하는 과정을 도시한 도면.
도 6은 도 2의 제어기가 제2DC calibration 유닛(219)의 동작을 제어하여 제2 DC calibration 값을 결정하는 과정을 도시한 도면.
도 7은 본 발명의 실시예와 종래방식의 아날로그 기저대역 이득 스텝 변화에 따른 calibration point를 도시한 그래프.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

본 발명은 무선 통신 시스템의 신호 송신 장치에서 DC 오프셋(offset) calibration 장치 및 방법에 관한 것이다

도 2는 본 발명의 실시예에 따른 무선 통신 시스템에서 신호 송신 장치의 내부 구조와 동작을 개략적으로 도시한 도면이다.

도 2를 참조하면, 상기 신호 송신 장치는 디지털 아날로그 변환기(DAC: digital to analog converter, 이하 DAC라 칭하기로 한다)(211)와, 제1DC calibration 유닛(unit)(213)과, 전류 전압 변환기(IVC: current to voltage converter, 이하 IVC라 칭하기로 한다)(215)와, 가변 이득 증폭기(VGA: Voltage Gain Controller, 이하 VGA라 칭하기로 한다)(217)와, 제2DC calibration 유닛(219)과, 저역 통과 필터(LPF: Low Pass Filter, 이하 LPF라 칭하기로 한다)(221)와, 제3DC calibration 유닛(223)과, 믹서(mixer)(225)와, 국부 발진기(LO: Local Oscillator, 이하 LO 칭하기로 한다)(227)과, 구동 증폭기(drive amplifier)(229)와, 포락선 검출기(envelope detector)(231)와, 제어기(도 2에 별도로 도시하지 않음)를 포함한다.

먼저, 모뎀(MODEM: Modulator/Demodulator) 의 상기 DAC(211)은I(in-phase) 신호 및 Q(quadrature) 신호를 아날로그 기저대역 신호로 변환하고, 제 1DC calibration 유닛(213)에 의해 IVC에서 그 DC 오프셋이 제거된 후 상기 VGA(217)로 출력한다. 상기 제1DC calibration 유닛(213)은 상기 제어기에 제어에 따라 결정된 DC calibration 값을 사용하여 DC 오프셋(offset)을 제거한다. 상기 제어기가 상기 제1DC calibration 유닛(213)이 사용하는 DC calibration 값을 결정하는 동작에 대해서는 하기에서 도 3 및 도 4를 참조하여 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다. 한편, 상기 IVC(215)는 DAC(211) 에서 출력한 전류 신호를 전압 신호로 변환한 후 VGA (217)로 출력한다.

상기 VGA (217)는 상기 IVC(215)에서 출력한 신호를 미리 설정되어 있는 이득에 상응하게 증폭하고, 상기 VGA (217)에서 출력되는 신호는 제2DC calibration 유닛(219)에 의해 그 DC 오프셋이 제거된 후 상기 LPF(221)로 출력된다. 여기서, 상기 제2DC calibration 유닛(219)은 상기 제어기에 제어에 따라 결정된 DC calibration 값을 사용하여 DC 오프셋을 제거한다. 상기 제어기가 상기 제2DC calibration 유닛(219)이 사용하는 DC calibration 값을 결정하는 동작에 대해서는 하기에서 도 3 및 도 6를 참조하여 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.

한편, 상기 LPF(221)는 상기 제2DC calibration 유닛(219)에 의해 그 DC 오프셋이 제거된 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링 하고, 상기 LPF(221)에서 출력되는 신호는 상기 제3DC calibration 유닛(223)에 의해 그 DC 오프셋이 제거된 후 상기 믹서(225)로 출력한다. 여기서, 상기 제3DC calibration 유닛(223)은 상기 제어기에 제어에 따라 결정된 DC calibration 값을 사용하여 DC 오프셋을 제거한다. 상기 제어기가 상기 제3DC calibration 유닛(223)이 사용하는 DC calibration 값을 결정하는 동작에 대해서는 하기에서 도 3 및 도 5을 참조하여 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.

상기 믹서(225)는 상기 제3DC calibration 유닛(223)에 의해 DC 오프셋이 제거된 신호를 상기 LO(227)에서 출력한 신호와 믹싱한 후 상기 구동 증폭기(229)로 출력한다. 상기 구동 증폭기(229)는 상기 믹서(225)에서 출력한 신호를 미리 설정되어 있는 이득에 상응하게 증폭한 후 출력한다. 여기서, 상기 포락선 검출기(231)는 상기 구동 증폭기(229)에서 출력하는 RF 신호의 포락선으로부터 검출 된 아날로그 기저대역의 입력 톤(analog baseband input tone)의 크기를 측정한 후, 그 측정 결과를 상기 제어기로 출력한다.

상기 제어기는 포락선 검출기(231)에서 출력한 아날로그 기저대역의 입력 톤의 크기를 추적하여 상기 제1DC calibration 유닛(213)과, 제2제2DC calibration 유닛(219) 및 제3DC calibration 유닛(223) 각각에서 사용할 DC calibration 값을 결정하는 것이며, 상기 제어기가 상기 제1DC calibration 유닛(213)과, 제2제2DC calibration 유닛(219) 및 제3DC calibration 유닛(223) 각각에서 사용할 DC calibration 값을 결정하는 동작에 대해서는 하기 도 3 내지 도 6을 참조하여 구체적으로 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.

도 3는 도 2의 제어기가 제1DC calibration 유닛(213)과, 제2제2DC calibration 유닛(219) 및 제3DC calibration 유닛(223) 각각에서 사용할 DC calibration 값을 결정하는 동작을 도시한 순서도이다.

도 3을 참조하면, 먼저 311단계에서 상기 제어기는 IVC(215)에서 출력하는 신호에서 DC 오프셋을 제거하기 위해 상기 VGA(217)와 LPF(221)로 신호가 입/출력되지 않도록 바이패스(bypass)한 상태에서, 상기 제1DC calibration 유닛(213)의 DC calibration 값을 최초의 디폴트(default) 값부터 미리 설정되어 있는 스텝(step) 값 만큼씩 조정하면서 상기 포락선 검출기 (231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 추적하고 313단계로 진행한다. 상기 313단계에서 상기 제어기는 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점, 즉 변곡점이 검출되는지 검사한다. 상기 검사 결과 상기 변곡점이 검출되지 않을 경우 상기 제어기는 311단계로 되돌아간다.

한편, 상기 313단계에서 검사 결과 상기 변곡점이 검출될 경우 상기 제어기는 315단계로 진행한다. 상기 315단계에서 상기 제어기는 상기 변곡점이 검출된 DC calibration 값을 상기 제1DC calibration 유닛(213)에서 사용할 DC calibration 값으로 결정하고 317단계로 진행한다.

상기 317단계에서 상기 제어기는 상기 LPF(221) 에서 출력하는 신호에서 DC 오프셋을 제거하기 위해 상기 VGA(217)로 신호가 입/출력되지 않도록 바이패스 한 상태에서, 상기 제3DC calibration 유닛(223)의 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(331)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 추적하고 319단계로 진행한다. 여기서, 상기 제3DC calibration 유닛(223)에서 사용할 DC calibration 값을 결정할 경우 상기 제1DC calibration 유닛(213)은 상기 315단계에서 결정한 DC calibration 값을 사용하고 있다.

상기 319단계에서 상기 제어기는 상기 포락선 검출기(331)에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점, 즉 변곡점이 검출되는지 검사한다. 상기 검사 결과 상기 변곡점이 검출되지 않을 경우 상기 제어기는 317단계로 되돌아간다.

한편, 상기 319단계에서 검사 결과 상기 변곡점이 검출될 경우 상기 제어기는 321단계로 진행한다. 상기 321단계에서 상기 제어기는 상기 변곡점이 검출된 DC calibration 값을 상기 제3DC calibration 유닛(223)에서 사용할 DC calibration 값으로 결정하고 323단계로 진행한다.

상기 323단계에서 상기 제어기는 상기 VGA(217) 에서 출력하는 신호에서 DC 오프셋을 제거하기 위해 상기 제 2DC calibration 유닛(219)의 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(331)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 추적하고 325단계로 진행한다. 여기서, 상기 제2DC calibration 유닛(219)에서 사용할 DC calibration 값을 결정할 경우 상기 제1DC calibration 유닛(213)은 상기 315단계에서 결정한 DC calibration 값을 사용하고 있고, 상기 제3DC calibration 유닛(223)는 상기 321단계에서 결정한 DC calibration 값을 사용하고 있다.

상기 325단계에서 상기 제어기는 상기 포락선 검출기(331)에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점, 즉 변곡점이 검출되는지 검사한다. 상기 검사 결과 상기 변곡점이 검출되지 않을 경우 상기 제어기는 323단계로 되돌아간다.

한편, 상기 325단계에서 검사 결과 상기 변곡점이 검출될 경우 상기 제어기는 327단계로 진행한다. 상기 327단계에서 상기 제어기는 상기 변곡점이 검출된 DC calibration 값을 상기 제2DC calibration 유닛(219)에서 사용할 DC calibration 값으로 결정하고 종료한다.

도 3에서는 도 2의 제어기가 제1DC calibration 유닛(213)과, 제2제2DC calibration 유닛(219) 및 제3DC calibration 유닛(223) 각각에서 사용할 DC calibration 값을 결정하는 동작에 대해서 설명하였으며, 다음으로 도 4를 참조하여 도 2의 제어기가 제1DC calibration 유닛(213)의 동작을 제어하여 제1 DC calibration 값을 결정하는 과정에 대해서 구체적으로 설명하기로 한다.

도 4는 도 2의 제어기가 제1DC calibration 유닛(213)의 동작을 제어하여 제1 DC calibration 값을 결정하는 과정을 도시한 도면이다.

도 4를 참조하면, 상기 제어기는 IVC(215)에서 출력하는 신호에서 DC 오프셋을 제거하기 위해 상기 신호 송신 장치가 상기 VGA(217)와 LPF(221)로 신호가 입/출력되지 않도록 바이패스 할 수 있도록 제어한다. 그리고 나서, 상기 제1DC calibration 유닛(213)의 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 추적한다.

상기 검사 결과 상기 변곡점이 검출되지 않을 경우, 상기 제어기는 상기 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 다시 추적한다. 여기서, 상기 아날로그 기저대역의 입력 톤의 크기를 추적하는 동작은 상기 제어기가 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점, 즉 변곡점이 검출되는지 검사하는 동작이다.

한편, 상기 검사 결과 상기 변곡점이 검출될 경우 상기 제어기는 상기 변곡점이 검출된 DC calibration 값을 상기 제1DC calibration 유닛(213)에서 사용할 DC calibration 값, 즉 제1 DC calibration 값으로 결정한다.

도 4에서는 도 2의 제어기가 제1DC calibration 유닛(213)의 동작을 제어하여 제1 DC calibration 값을 결정하는 과정에 대해서 설명하였으며, 다음으로 도 5를 참조하여 도 2의 제어기가 제3DC calibration 유닛(223)의 동작을 제어하여 제2 DC calibration 값을 결정하는 과정에 대해서 설명하기로 한다.

도5 는 도 2의 제어기가 제3DC calibration 유닛(223)의 동작을 제어하여 제3 DC calibration 값을 결정하는 과정을 도시한 도면이다.

도 5를 참조하면, 먼저 상기 제1DC calibration 유닛(213)은 도 4에서 설명한 바와 같이 결정된 제1DC calibration 값을 사용하고 있다고 가정한다. 상기 제어기는 상기 LPF(221) 에서 출력하는 신호에서 DC 오프셋을 제거하기 위해 상기 신호 송신 장치가 상기 VGA(217)로 신호가 입/출력되지 않도록 바이패스 할 수 있도록 제어한 상태에서, 상기 제3DC calibration 유닛(223)의 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 추적한다.

상기 검사 결과 상기 변곡점이 검출되지 않을 경우 상기 제어기는 상기 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 다시 추적한다. 여기서, 상기 아날로그 기저대역의 입력 톤의 크기를 추적하는 동작은 상기 제어기가 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점, 즉 변곡점이 검출되는지 검사하는 동작이다. 한편, 상기 검사 결과 상기 변곡점이 검출될 경우 상기 제어기는 상기 변곡점이 검출된 DC calibration 값을 상기 제3DC calibration 유닛(223)에서 사용할 DC calibration 값, 즉 제3 DC calibration 값으로 결정한다.

도 6 는 도 2의 제어기가 제2DC calibration 유닛(219)의 동작을 제어하여 제2 DC calibration 값을 결정하는 과정을 도시한 도면이다.

도 6를 참조하면, 상기 제1DC calibration 유닛(213)은 도 4에서 설명한 바와 같이 결정된 제1DC calibration 값을 사용하고 있고, 상기 제3DC calibration 유닛(223)은 도 5에서 설명한 바와 같이 제3DC calibration 값을 사용하고 있다고 가정하기로 한다. 상기 제어기는 상기 VGA(217) 에서 출력하는 신호에서 DC 오프셋을 제거하기 위해 상기 제2DC calibration 유닛(219)의 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 추적한다.

상기 검사 결과 상기 변곡점이 검출되지 않을 경우 상기 제어기는 상기 스텝 값 만큼씩 조정하면서 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기를 다시 추적한다. 여기서 상기 아날로그 기저대역의 입력 톤의 크기를 추적하는 동작은 상기 제어기가 상기 포락선 검출기(231)에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점, 즉 변곡점이 검출되는지 검사하는 동작이다. 한편, 상기 검사 결과 상기 변곡점이 검출될 경우 상기 제어기는 상기 변곡점이 검출된 DC calibration 값을 상기 제2DC calibration 유닛(219)에서 사용할 DC calibration 값, 즉 제2 사용할 DC calibration 값으로 결정한다.

도 7은 종래 방식과 본 발명의 실시예에서 설명한 신규 방식의 DC offset calibration을 도시한 그래프이다.

도 7을 참조하면, 도시한 그래프의 가로축은 아날로그 기저 대역의 동적 영역 이득(analog baseband gain[dB]) [dB]을 나타내고, 세로축은 상대적인 LO leakage 전력(relative LO leakage power) [dBc]을 나타낸다.

도시한 그래프에서 확인할 수 있는 바와 같이, 아날로그 기저 대역의 동적 영역이 30[dB]라 가정하면, 종래 방식에서는 예를 들어 2[dB]마다 DC offset calibration이 필요하다면 도 1의 DC calibration unit에서 총 15번의 DC offset calibration이 반복되고, 신규 방식에서는 max gain일 때 도 2의 각 DC calibration unit에서 DC offset calibration이 수행되므로 총 3번의 DC offset calibration이 반복된다.

따라서 종래 방식에서는 모든 아날로그 기저 대역의 동적 영역에서 상대적인 LO leakage 전력의 요구사양을 만족시키기 위해 여러 calibration point에서 DC offset calibration을 반복해야 하나, 신규 방식에서는 최대 이득(max gain)에 해당되는 calibration point에서만 DC offset calibration을 수행함을 알 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

신호 송신 장치에서 DC 오프셋(offset) calibration 장치에 있어서,
디지털 아날로그 변환기(DAC: digital to analog converter)에서 출력되는 신호를 전압신호로 변환하는 전류 전압 변환기(IVC: current to Voltage Converter)와,
상기 IVC에서 출력하는 신호에서 제1DC calibration 값을 사용하여 DC 오프셋을 제거하는 제1DC calibration 유닛과,
상기 IVC에서 출력하는 신호를 미리 설정되어 있는 이득을 사용하여 증폭하는 가변 이득 증폭기(VGA: Voltage Gain Controller)와,
제2DC calibration 값을 사용하여 상기 VGA에서 출력되는 신호에서 DC 오프셋을 제거하는 제2DC calibration 유닛과,
상기 VGA에서 출력되는 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링하는 저역 통과 필터(LPF: Low Pass Filter)와,
제3 DC calibration 값을 사용하여 상기 LPF에서 출력되는 신호에서 DC 오프셋을 제거하는 제3DC calibration 유닛과,
상기 제1DC calibration 값 내지 제3DC calibration 값을 결정하는 제어기를 포함하며,
상기 제1DC calibration 값, 상기 제2DC calibration 값 및 상기 제3DC calibration 값 중 적어도 하나는 아날로그 기저대역 입력 톤의 크기에 기초함을 특징으로 하는 DC 오프셋 calibration 장치.
제1항에 있어서,
상기 LPF에서 출력되는 신호를 국부 발진기에서 출력되는 신호와 믹싱하는 믹서와,
상기 믹서에서 출력하는 신호를 미리 설정되어 있는 이득에 상응하게 증폭하는 구동 증폭기와,
상기 구동 증폭기에서 출력하는 신호의 상기 아날로그 기저대역의 입력 톤(analog baseband input tone)의 크기를 측정하는 포락선 검출기를 더 포함하며,
상기 제어기는 상기 VGA와 LPF로 신호가 입/출력되지 않도록 바이패스(bypass)한 상태에서 상기 제1DC calibration 유닛에서 사용할 DC calibration 값을 최초의 디폴트(default) 값부터 미리 설정되어 있는 스텝(step) 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 상기 제1DC calibration 값을 결정함을 특징으로 하는 DC 오프셋 calibration 장치.
제2항에 있어서,
상기 제어기는 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC calibration 값을 상기 제1DC calibration 값으로 결정하며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 장치.
제2항에 있어서,
상기 제어기는 상기 제1DC calibration 값을 결정한 후, 상기 VGA로 신호가 입/출력되지 않도록 바이패스 한 상태에서 상기 제3DC calibration 유닛에서 사용할 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 상기 제3DC calibration 값을 결정함을 특징으로 하는DC 오프셋 calibration 장치.
제4항에 있어서,
상기 제어기는 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC calibration 값을 상기 제3DC calibration 값으로 결정하며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 장치.
제3항에 있어서,
상기 제어기는 상기 제1DC calibration 값 및 제2DC calibration 값을 결정한 후, 상기 제2DC calibration 유닛에서 사용할 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 상기 제2DC calibration 값을 결정함을 특징으로 하는 DC 오프셋 calibration 장치.
제6항에 있어서,
상기 제어기는 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC calibration 값을 상기 제2DC calibration 값으로 결정하며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 장치.
신호 송신 장치에서 DC 오프셋(offset) calibration 방법에 있어서,
디지털 아날로그 변환기(DAC)에서 출력되는 신호를 전류 전압 변환기(IVC: current to Voltage Converter)에서 전압 신호로 변환시키는 과정과,
제1DC calibration 유닛이 제1DC calibration 값을 사용하여 상기 IVC 에서 출력되는 신호의 DC 오프셋을 제거하는 과정과,
가변 이득 증폭기(VGA: Voltage Gain Controller)가 상기 IVC에서 출력하는 신호를 미리 설정되어 있는 이득을 사용하여 증폭하는 과정과,
제2DC calibration 유닛이 제2DC calibration 값을 사용하여 상기 VGA에서 출력되는 신호의 DC 오프셋을 제거하는 과정과,
저역 통과 필터(LPF: Low Pass Filter)가 상기 VGA에서 출력되는 신호를 미리 설정되어 있는 대역폭에 상응하게 필터링하는 과정과,
제3DC calibration 유닛이 상기 제3 DC calibration 값을 사용하여 상기 LPF에서 출력되는 신호에서 DC 오프셋을 제거하는 과정을 포함하며,
상기 제1DC calibration 값, 상기 제2DC calibration 값 및 상기 제3DC calibration 값 중 적어도 하나는 아날로그 기저대역 입력 톤의 크기에 기초함을 특징으로 하는 DC 오프셋 calibration 방법.
제8항에 있어서,
믹서가 상기 LPF에서 출력되는 신호를 국부 발진기에서 출력되는 신호와 믹싱하는 과정과,
구동 증폭기가 상기 믹서에서 출력하는 신호를 미리 설정되어 있는 이득에 상응하게 증폭하는 과정과,
포락선 검출기가 상기 구동 증폭기에서 출력하는 신호의 상기 아날로그 기저대역의 입력 톤(analog baseband input tone)의 크기를 측정하는 과정을 더 포함하며,
상기 제1DC calibration 값은 상기 VGA와 LPF로 신호가 입/출력되지 않도록 바이패스(bypass)한 상태에서 상기 제1DC calibration 유닛에서 사용할 DC calibration 값을 최초의 디폴트(default) 값부터 미리 설정되어 있는 스텝(step) 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 결정됨을 특징으로 하는 DC 오프셋 calibration 방법.
제9항에 있어서,
상기 제1DC calibration 값은 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC calibration 값으로 결정되며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 방법.
제9항에 있어서,
상기 제3 DC calibration 값은 상기 제1DC calibration 값이 결정된 후, 상기 VGA로 신호가 입/출력되지 않도록 바이패스 한 상태에서 상기 제3DC calibration 유닛에서 사용할 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 결정됨을 특징으로 하는 DC 오프셋 calibration 방법.
제11항에 있어서,
상기 제3DC calibration 값은 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC calibration 값으로 결정되며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 방법.
제9항에 있어서,
상기 제2DC calibration 값은 상기 제1DC calibration 값 및 제2DC calibration 값을 결정된 후, 상기 제2DC calibration 유닛에서 사용할 DC calibration 값을 최초의 디폴트 값부터 미리 설정되어 있는 스텝 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 결정됨을 특징으로 하는 DC 오프셋 calibration 방법.
제13항에 있어서,
상기 제2DC calibration 값은 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC calibration 값으로 결정되며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 방법.
신호 송신 장치에서 DC 오프셋(offset) calibration 장치에 있어서,
디지털 아날로그 변환기(DAC: digital to analog converter)에서 출력되는 신호를 제1 신호로 변환하는 전류 전압 변환기(IVC: current to Voltage converter)와,
상기 제1 신호에서 제1DC 오프셋을 제거한 후 미리 설정되어 있는 이득을 사용하여 증폭하고, 제2 신호를 출력하는 가변 이득 증폭기(VGA: Voltage Gain Controller)와,
상기 제2 신호에서 제2DC 오프셋을 제거한 후 미리 설정되어 있는 대역폭에 상응하게 필터링하고, 제3 신호를 출력하는 저역 통과 필터(LPF: Low Pass Filter)를 포함하며,
상기 제3 신호에서 제3DC 오프셋이 제거되고,
상기 제1DC 오프셋, 상기 제2DC 오프셋 및 상기 제3DC 오프셋 중 적어도 하나는 아날로그 기저대역 입력 톤의 크기에 기초함을 특징으로 하는 DC 오프셋 calibration 장치.
제15항에 있어서,
상기 제1DC 오프셋, 상기 제2DC 오프셋 및 상기 제3 DC 오프셋을 결정하는 제어기를 더 포함함을 특징으로 하는 DC 오프셋 calibration 장치.
제16항에 있어서,
상기 제3 신호를 상기 제3DC 오프셋을 제거한 후 국부 발진기에서 출력되는 신호와 믹싱하고, 제4 신호를 출력하는 믹서와,
상기 제4 신호를 미리 설정되어 있는 이득에 상응하게 증폭하는 구동 증폭기와,
상기 구동 증폭기에서 출력하는 신호의 상기 아날로그 기저대역의 입력 톤(analog baseband input tone)의 크기를 측정하는 포락선 검출기를 더 포함하며,
상기 제어기는 상기 VGA와 LPF로 신호가 입/출력되지 않도록 바이패스(bypass)한 상태에서 상기 제1DC 오프셋을 최초의 디폴트(default) 값부터 미리 설정되어 있는 스텝(step) 값 만큼씩 조정하면서 상기 포락선 검출기에서 출력하는 아날로그 기저대역의 입력 톤의 크기를 사용하여 상기 제1DC 오프셋을 결정함을 특징으로 하는 DC 오프셋 calibration 장치.
제17항에 있어서,
상기 제어기는 상기 포락선 검출기에서 출력되는 아날로그 기저대역의 입력 톤의 크기가 변곡점에 도달할 경우 상기 변곡점에서 사용된 DC 오프셋을 상기 제1DC 오프셋으로 결정하며, 상기 변곡점은 상기 아날로그 기저대역의 입력 톤의 크기가 지속적으로 하락하다가 다시 상승하는 지점을 나타냄을 특징으로 하는 DC 오프셋 calibration 장치.