[go: up one dir, main page]

KR101956428B1 - 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 - Google Patents

캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 Download PDF

Info

Publication number
KR101956428B1
KR101956428B1 KR1020160099669A KR20160099669A KR101956428B1 KR 101956428 B1 KR101956428 B1 KR 101956428B1 KR 1020160099669 A KR1020160099669 A KR 1020160099669A KR 20160099669 A KR20160099669 A KR 20160099669A KR 101956428 B1 KR101956428 B1 KR 101956428B1
Authority
KR
South Korea
Prior art keywords
carrier
layer
copper foil
copper
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160099669A
Other languages
English (en)
Other versions
KR20170017799A (ko
Inventor
노부아키 미야모토
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170017799A publication Critical patent/KR20170017799A/ko
Application granted granted Critical
Publication of KR101956428B1 publication Critical patent/KR101956428B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/24—Aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

미세 회로 형성성이 양호한 캐리어 부착 동박을 제공한다. 캐리어, 중간층 및 극박 동층을 이 순서대로 구비한 캐리어 부착 동박에 있어서, 캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께를 D1이라 하고, 캐리어 부착 동박을 극박 동층측부터 비스말레이미드 트리아진 수지 기판에 압력: 20kgf/cm2, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 붙인 후, 캐리어를 박리하고 수지 기판상에 잔존하는 층의 최대 두께를 D2라 할 때, D2-D1이 0.30~3.83㎛인 캐리어 부착 동박.

Description

캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법{COPPER FOIL WITH CARRIER, LAMINATE, METHOD FOR MANUFACTURING PRINTED WIRING BOARD, AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜 동박 적층판으로 만든 후, 에칭을 통해 동박면에 도체 패턴을 형성하는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자기기의 소형화, 고성능화 요구의 증대에 따라 탑재 부품의 고밀도 실장화 및 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화(파인피치화) 및 고주파 대응 등이 요구되고 있다.
파인피치화에 대응하여, 최근에는 두께 9㎛ 이하, 나아가서는 두께 5㎛ 이하의 동박이 요구되고 있으나, 이러한 극박(極薄)의 동박은 기계적 강도가 낮고 프린트 배선판 제조 시 깨지거나 주름이 발생하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로 이용하고, 여기에 박리층을 개재하여 극박 동층을 전착(電着)시킨 캐리어 부착 동박이 등장했다. 극박 동층의 표면을 절연 기판에 붙이고 열 압착한 후, 캐리어는 박리층을 개재하여 박리 제거된다. 노출된 극박 동층상에 레지스트로 회로 패턴을 형성한 후, 극박 동층을 황산-과산화수소계 식각액(etchant)으로 에칭 제거하는 방법(MSAP: Modified-Semi-Additive-Process)을 통해 미세 회로가 형성된다.
여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 동층의 표면에 대해서는, 주로 극박 동층과 수지 기재의 박리 강도가 충분할 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 솔더링, 약품 처리 등의 후에도 충분히 유지될 것이 요구된다. 극박 동층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로 표면의 프로파일(요철, 거칠기)을 크게 한 극박 동층상에 다량의 조화(roughening) 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에 이러한 프로파일(요철, 거칠기)이 큰 극박 동층을 사용하면, 회로 에칭 시에 불필요한 구리 입자가 잔류하여 회로 패턴 간의 절연 불량 등의 문제가 발생한다.
때문에, WO2004/005588호(특허문헌 1)에서는, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로, 극박 동층의 표면에 조화 처리를 실시하지 않는 캐리어 부착 동박을 이용하는 것이 시도되었다. 이러한 조화 처리를 실시하지 않는 극박 동층과 수지의 밀착성(박리 강도)은 그 낮은 프로파일(요철, 조도(粗度), 거칠기)의 영향으로 일반적인 프린트 배선판용 동박에 비해 저하되는 경향이 있다. 때문에, 캐리어 부착 동박에 대해 더욱 개선이 요구되고 있다.
특허문헌 1: WO2004/005588호
캐리어 부착 동박의 개발에 있어서는, 지금까지 극박 동층과 수지 기재의 박리 강도를 확보하는 것에 중점을 두고 있었다. 때문에, 프린트 배선판의 고밀도 실장화에 적합한 미세 회로 형성용으로 적합한 캐리어 부착 동박에 대해서는 아직 충분한 검토가 이루어지지 않아 여전히 개선의 여지가 남아 있다.
이에, 본 발명은 미세 회로 형성성이 양호한 캐리어 부착 동박을 제공하는 것을 과제로 한다.
미세 회로 형성용으로 적합한 캐리어 부착 동박에 대해서는, 캐리어 부착 동박의 극박 동층측 표면의 평활성의 향상 또는 미세 조화 입자의 형성을 생각할 수 있는데, 본 발명자는 더욱 파고 들어 이하의 검토를 수행했다. 즉, 미세 회로 형성성을 더욱 향상시키기 위해서는 회로 형성 시의 플래시 에칭의 시간 단축을 연구하는 것이 중요하며, 이를 위해서는 '회로 형성을 수행하는 층의 두께 범위'를 작게 하는 것이 유효하다는 것을 발견했다. 상기 '회로 형성을 수행하는 층의 두께 범위'는 캐리어 및 극박 동층(벌크)의 굴곡에 의한 벌크의 최대 두께 범위, 또는 극박 동층에 조화 입자가 형성되어 있는 경우에는 해당 벌크의 굴곡과 극박 동층에 형성된 조화 노듈(nodule)의 길이를 더한 최대 두께 범위를 나타낸다.
본 발명자는 상기 회로 형성을 수행하는 층의 두께 범위를 작게 하기 위해 예의 검토한 결과, 캐리어 부착 동박을 극박 동층측부터 수지 기판에 붙인 후, 캐리어를 박리하고 수지 기판상에 잔존하는 층의 최대 두께에서, 캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께를 뺀 값을 소정 범위로 제어함으로써, 회로 형성을 수행하는 층의 두께 범위를 작게 할 수 있으며, 미세 회로 형성성이 양호해진다는 것을 발견했다.
본 발명은 상기 지견을 기초로 완성한 것으로, 일측면에 있어서, 캐리어, 중간층 및 극박 동층을 이 순서대로 구비한 캐리어 부착 동박에 있어서, 상기 캐리어 부착 동박의 상기 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께를 D1이라 하고, 상기 캐리어 부착 동박을 극박 동층측부터 비스말레이미드 트리아진 수지 기판에 압력: 20kgf/cm2, 220℃에서 2시간의 조건 하에서 가열 프레스함으로써 붙인 후, 상기 캐리어를 박리하고 상기 수지 기판상에 잔존하는 층의 최대 두께를 D2라 할 때, D2-D1이 0.30~3.83㎛인 캐리어 부착 동박이다.
본 발명의 캐리어 부착 동박은 일 실시 형태에 있어서, 상기 D2-D1이 3.50㎛ 이하이다.
본 발명의 캐리어 부착 동박은 다른 일 실시 형태에 있어서, 상기 D2-D1이 2.80㎛ 이하이다. 또한, 본 발명의 캐리어 부착 동박은 다른 일 실시 형태에 있어서, 상기 D2-D1이 2.58㎛ 이하이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시 형태에 있어서, 상기 D2-D1이 1.20㎛ 이하이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시 형태에 있어서, 본 발명의 캐리어 부착 동박이 캐리어의 한쪽 면측에 중간층 및 극박 동층을 캐리어로부터 볼 때 이 순서로 갖는 경우에는, 상기 극박 동층측 및 상기 캐리어측의 적어도 한쪽 표면 또는 양쪽 표면에, 또는,
본 발명의 캐리어 부착 동박이 캐리어의 양쪽 면측에 중간층 및 극박 동층을 캐리어로부터 볼 때 이 순서로 갖는 경우에는, 상기 한쪽 또는 양쪽의 극박 동층측의 표면에,
조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 갖는다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시 형태에 있어서, 상기 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단독체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시 형태에 있어서, 상기 극박 동층상에 수지층을 구비한다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시 형태에 있어서, 상기 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층상에 수지층을 구비한다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박을 이용하여 제조한 적층체이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박 및 수지를 포함하는 적층체에 있어서, 상기 캐리어 부착 동박의 단면(端面)의 일부 또는 전부가 상기 수지로 덮여있는 적층체이다.
본 발명은 또 다른 일측면에 있어서, 하나의 본 발명의 캐리어 부착 동박을 상기 캐리어측 또는 상기 극박 동층측부터, 또 하나의 본 발명의 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 동층측에 적층한 적층체이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 적층체를 이용한 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 적층체의 어느 한쪽 또는 양쪽 면에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후, 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 극박 동층 또는 상기 캐리어를 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 동박 적층판을 형성하고,
그 후, 세미 애디티브(semi additive)법, 서브트랙티브(subtractive)법, 부분적 애디티브(partly additive)법 또는 MSAP(Modified Semi Additive)법 중 어느 한 방법으로 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 캐리어 또는 상기 극박 동층을 박리시키는 공정, 및
상기 캐리어 또는 상기 극박 동층을 박리시킨 후, 상기 극박 동층 또는 상기 캐리어를 제거함으로써, 상기 극박 동층측 표면 또는 상기 캐리어측 표면에 형성한 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정,
상기 캐리어 부착 동박의 수지 기판과 적층한 측의 반대측의 극박 동층측 표면 또는 상기 캐리어측 표면에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및
상기 수지층 및 회로의 2층을 형성한 후, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 동층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명에 따르면, 미세 회로 형성성이 양호한 캐리어 부착 동박을 제공할 수 있다.
도 1의 A~C는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예에 따른, 회로 도금/레지스트 제거까지의 공정에서의 배선판 단면의 모식도이다.
도 2의 D~F는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예에 따른, 수지 및 2층째 캐리어 부착 동박 적층부터 레이저 천공까지의 공정에서의 배선판 단면의 모식도이다.
도 3의 G~I는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예에 따른, 비아 필(via fill) 형성부터 1층째 캐리어 박리까지의 공정에서의 배선판 단면의 모식도이다.
도 4의 J~K는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예에 따른, 플래시 에칭부터 범프/구리 필라 형성까지의 공정에서의 배선판 단면의 모식도이다.
도 5는 실시예에 따른 에지 끌림부를 나타낸 회로의 단면 모식도이다.
도 6은 수지 기판상에 잔존하는 층의 최대 두께 D2를 구하기 위한 SIM 이미지의 예이다.
<캐리어 부착 동박>
본 발명의 캐리어 부착 동박은 캐리어, 중간층 및 극박 동층을 이 순서대로 구비한다. 캐리어 부착 동박 자체의 사용 방법은 공지된 사용 방법을 이용할 수 있다. 예를 들어, 극박 동층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 직물 기재 에폭시 수지, 유리 직물/종이 복합 기재 에폭시 수지, 유리 직물/유리 부직포 복합 기재 에폭시 수지 및 유리 직물 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 붙이고 열 압착 후 캐리어를 박리하고, 절연 기판에 접착한 극박 동층을 목적으로 하는 도체 패턴으로 에칭하여 최종적으로 프린트 배선판을 제조할 수 있다.
또한, 캐리어 부착 동박은 캐리어의 한쪽 면에 중간층 및 극박 동층을 이 순서대로 구비하고, 캐리어의 극박 동층측의 면과는 반대측 면에 후술하는 조화 처리층이 형성되어 있을 수 있다. 또한, 캐리어 부착 동박은 캐리어의 양쪽 면에 중간층 및 극박 동층을 이 순서대로 구비할 수도 있다.
<회로 형성을 수행하는 층의 두께의 최대값>
미세 회로 형성성을 종래보다 더욱 향상시키기 위해서는, 회로 형성 시의 플래시 에칭의 시간 단축을 연구하는 것이 중요하며, 이를 위해서는 '회로 형성을 수행하는 층의 두께의 최대값'을 작게 하는 것이 유효하다. 상기 '회로 형성을 수행하는 층의 두께의 최대값'은 캐리어 및 극박 동층(벌크)의 굴곡에 의한 벌크의 최대 두께, 또는 극박 동층에 조화 입자가 형성되어 있는 경우에는, 해당 벌크의 굴곡과 극박 동층에 형성된 조화 노듈의 길이를 더한 최대 두께를 나타낸다.
본 발명은 캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께를 D1(㎛)이라 하고, 캐리어 부착 동박을 극박 동층측부터 비스말레이미드 트리아진 수지 기판에 압력: 20kgf/cm2, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 붙인 후, 캐리어를 박리하고 수지 기판상에 잔존하는 층의 최대 두께를 D2라 할 때, D2-D1이 0.30~3.83㎛인 캐리어 부착 동박에 관한 것이다. 이러한 구성에 의해, 회로 형성을 수행하는 층의 두께 범위를 작게 제어할 수 있어 미세 회로 형성성이 양호해진다. 상기 D2-D1이 0.30㎛ 미만이면, 수지와의 접착성이 나빠, 형성한 배선이 벗겨지는 문제를 일으키는 원인이 된다. 또한, 상기 D2-D1이 3.83㎛를 초과하면, 두께 범위가 커짐으로써 플래시 에칭에 소요되는 시간이 길어진다. 여기서, 회로의 배선폭을 유지하고자 하면, 조화 입자가 형성되어 있는 경우에는 상기 조화 입자의 긴 부분이 잔사로 남거나, 회로의 에지 끌림이 커진다. 또한, 구리 잔사가 완전히 없어질 때까지 에칭 시간을 길게 하면, 배선폭이 좁아져 원하는 라인/스페이스의 배선을 얻을 수 없게 되며, 미세 회로 형성성이 악화되는 문제가 발생한다. 상기 D2-D1은 0.4㎛ 이상, 0.5㎛ 이상, 0.6㎛ 이상, 0.7㎛ 이상으로 할 수 있으며, 3.8㎛ 이하, 3.5㎛ 이하, 3.0㎛ 이하, 2.8㎛ 이하, 2.58㎛ 이하, 2.5㎛ 이하, 1.2㎛ 이하로 하는 것이 바람직하다.
아울러, 상기 캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께(D1)는, 예를 들어 극박 동층상에 조화 처리층, 내열층 등의 표면 처리층이 형성되어 있는 경우에는, 극박 동층 및 표면 처리층의 합계의 중량법으로 측정한 두께를 나타낸다. 또한, 수지 기판상에 잔존하는 층의 최대 두께(D2)는, 캐리어를 박리한 후, 수지 기판상에 잔존하는 층에 대해, 수평면에서 보았을 때의 최고점과 최저점의 차의 최대값(가장 두꺼워져 있는 부분의 해당 두께)을 나타낸다. 또한, 상기 수지 기판상에 잔존하는 층은, 예를 들어 캐리어 부착 동박의 극박 동층상에 조화 처리층, 내열층 등의 표면 처리층이 형성되어 있는 경우에는, 수지 기판상에 잔존하는 극박 동층 및 표면 처리층으로 구성되는 층을 나타낸다.
<캐리어>
본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이며, 예를 들어, 동박, 동 합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소수지 필름, 폴리아미드 필름, PET 필름의 형태로 제공된다.
본 발명에 이용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼상에 구리를 전해 석출하여 제조되며, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치 구리(JIS H3100 합금 번호 C1100) 또는 무산소 구리(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011)와 같은 고순도 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용 가능하다. 아울러, 본 명세서에서 용어 '동박'을 단독으로 이용할 때에는 동 합금박도 포함하는 것으로 한다.
본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없으나, 캐리어로서의 역할을 다하는데 적합한 두께로 적절히 조절할 수 있으며, 예를 들어 5㎛ 이상으로 할 수 있다. 단, 너무 두꺼우면 생산 비용이 높아지므로 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8~70㎛이며, 더 전형적으로는 12~70㎛이며, 더 전형적으로는 18~35㎛이다. 또한, 원료 비용을 절감하는 관점에서는 캐리어의 두께가 작은 것이 바람직하다. 때문에, 캐리어의 두께는 전형적으로는 5㎛ 이상 35㎛ 이하이며, 바람직하게는 5㎛ 이상 18㎛ 이하이며, 바람직하게는 5㎛ 이상 12㎛ 이하이며, 바람직하게는 5㎛ 이상 11㎛ 이하이며, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 아울러, 캐리어의 두께가 작은 경우, 캐리어의 통과시에 접힌 주름이 발생하기 쉽다. 접힌 주름의 발생을 방지하기 위해, 예를 들어 캐리어 부착 동박 제조 장치의 반송 롤을 평활하게 하거나, 반송 롤과 그 다음 반송 롤과의 거리를 짧게 하는 것이 유효하다. 아울러, 프린트 배선판의 제조 방법 중 하나인 매립 공법(임베디드법(Enbedded Process))에 캐리어 부착 동박이 이용되는 경우에는, 캐리어의 강성이 높을 필요가 있다. 때문에, 매립 공법에 이용하는 경우, 캐리어의 두께는 18㎛ 이상 300㎛ 이하인 것이 바람직하고, 25㎛ 이상 150㎛ 이하인 것이 바람직하고, 35㎛ 이상 100㎛ 이하인 것이 바람직하고, 35㎛ 이상 70㎛ 이하인 것이 더욱 바람직하다.
아울러, 캐리어의 극박 동층을 형성하는 측의 표면의 반대측 표면에 조화 처리층을 형성할 수 있다. 상기 조화 처리층을 공지된 방법을 이용해 형성할 수도 있으며, 후술하는 조화 처리를 통해 형성할 수도 있다. 캐리어의 극박 동층을 형성하는 측의 표면의 반대측 표면에 조화 처리층을 형성하는 것은, 캐리어를 상기 조화 처리층을 갖는 표면측부터 수지 기판 등의 지지체에 적층할 때 캐리어와 수지 기판이 잘 박리되지 않는다는 이점을 갖는다.
본 발명의 상술한 캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께와, 캐리어 부착 동박을 수지 기판에 붙인 후, 캐리어를 박리하고 수지 기판상에 잔존하는 층의 최대 두께의 차: D2-D1은 캐리어의 극박 동층측 표면 형태를 조정함으로써 제어할 수 있다. 본 발명의 캐리어는 이하의 제작 방법 A~K 중 어느 하나에 따라 제작할 수 있다.
·캐리어 제작 방법 A
평활 폴리이미드 필름을 준비한다. 상기 평활 폴리이미드 필름으로는 예를 들어, UPILEX(Ube Industries, Ltd. 제품), KAPTON(DuPont/도레이 CO., LTD. 제품), APICAL(KANEKA CORPORATION 제품) 등을 이용할 수 있다. 또한, 평활 폴리이미드 필름으로는 BPDA계 또는 BPDA-PPD계 폴리이미드 필름, PMDA계 또는 PMDA-ODA계 폴리이미드 필름을 이용하는 것이 바람직하다. 여기서, BPDA는 비페닐테트라카르복실산 이무수물, PPD는 파라페닐렌 디아민, PMDA는 피로멜리트산 무수물, ODA는 4,4'-디아미노디페닐에테르를 의미한다. 그리고, 평활 폴리이미드 필름을 표면의 오염 물질 제거 및 표면 개질을 수행하기 위해 플라즈마 처리한다. 플라즈마 처리 조건과 표면 형상의 관계를 미리 취득함으로써, 소정 조건으로 플라즈마 처리하여 원하는 표면 형상을 갖는 폴리이미드 필름을 수득할 수 있다.
여기서, 평활 폴리이미드 필름의 극박 동층을 형성할 예정인 측의 표면의 플라즈마 처리 전의 10점 평균 거칠기 Rz(JIS B0601 1994)는 0.5~18nm로 하고, 플라즈마 처리 후의 10점 평균 거칠기 Rz(JIS B0601 1994)는 2.5~20nm로 한다.
예를 들어, 플라즈마 처리의 경우에서는, 플라즈마 전력이 높을수록 표면 거칠기 Rz가 커진다. 아울러, 플라즈마 처리는 이하와 같이 수행한다. 즉, 폴리이미드 필름을 진공 장치내에 세팅하고 진공 배기 후, 산소를 챔버내에 도입하고, 챔버 압력을 5~12Pa로 조정한다. 그 후, 플라즈마 처리의 전력을 100~200W로 하여 20~40초 동안 플라즈마 처리를 수행한다.
플라즈마 처리 전후의 표면 거칠기 측정은 이하의 장치를 사용하여 다음 측정 조건으로 수행할 수 있다.
장치: 주사형 프로브 현미경 SPM-9600(Shimadzu Corporation 제품)
조건: 다이나믹 모드
주사 범위: 1㎛×1㎛
화소수: 512×512
·캐리어 제작 방법 B
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃3000, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨 내, 이를 캐리어로 한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 드럼면측(석출면측의 반대측 면, 광택면측)에 실시한다.
·캐리어 제작 방법 C
이하의 전해액을 이용하여 전해 동박을 제작한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 석출면측(드럼측의 반대측 면, 광택을 가짐)에 실시한다.
<전해액 조성>
구리: 90~110g/L
황산: 90~110g/L
염소: 50~100ppm
레벨링제 1(비스(3설포프로필)디설파이드): 10~30ppm
레벨링제 2(아민 화합물): 10~30ppm
상기 아민 화합물로는 이하의 화학식의 아민 화합물을 이용할 수 있다.
아울러, 본 발명에 이용되는 전해, 표면 처리 또는 도금 등에 이용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.
[화학식 1]
Figure 112016076049737-pat00001
(상기 화학식에서, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 군에서 선택되는 것이다.)
<제조 조건>
전류 밀도: 70~100A/dm2
전해액 온도: 50~60℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
·캐리어 제작 방법 D
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1000, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 광택면측에 상기 캐리어 제작 방법 C에 기재된 액 조성을 갖는 도금액으로 도금 업(plating up)한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시한다.
·캐리어 제작 방법 E
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1000, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 광택면측에 과산화 수소/황산계 에칭액으로 표면 처리한 것을 캐리어로 한다. 상기 표면 처리로는 예를 들어, 이하의 조건에 따른 스프레이 에칭 처리를 수행할 수 있다.
(스프레이 에칭 처리 조건)
·에칭 형식: 스프레이 에칭
·스프레이 노즐: 풀콘(full cone)형
·스프레이압: 0.10MPa
·에칭액 온도: 30℃
·에칭액 조성:
첨가제: CPB-38(Mitsubishi Gas Chemical Company, Inc. 제품, 과산화 수소 35.0w/w%(40w/v%), 황산 3.0w/w%(3.5w/v%)): 1/4 희석으로 한 후, 황산을 소정량 첨가하여 조성: 과산화 수소 10w/v%, 황산 2w/v%로 사용함.
아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시한다.
·캐리어 제작 방법 F
JIS-H3100 규격의 무산소 구리에 Sn을 1200wtppm 첨가한 조성의 구리 잉곳을 제조하고, 800~900℃에서 열간 압연을 수행한 후, 300~700℃의 연속 소둔 라인에서 소둔과 냉간 압연을 1회 반복하여 1~2mm 두께의 압연판을 수득한다. 이 압연판을 600~800℃의 연속 소둔 라인에서 소둔하여 재결정시키고, 7~50㎛의 두께까지 압하율을 95~99.7%로 하여 최종 냉간 압연하여 압연 동박을 제작하고, 이를 캐리어로 한다.
여기서, 최종 냉간 압연의 최종 패스 및 최종 냉간 압연의 최종 패스 하나 전의 패스 모두의 유막 당량을 모두 23000으로 조정한다. 유막 당량은 하기 식으로 표현된다.
(유막 당량)={(압연유 점도, 40℃의 동점도; cSt)×(압연 속도; m/분)｝/{(재료의 항복 응력; kg/mm2)×(롤 물림각; rad)｝
·캐리어 제작 방법 G
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1500, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이를 캐리어로 한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시한다.
·캐리어 제작 방법 H
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1000, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이를 캐리어로 한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시한다.
·캐리어 제작 방법 I
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: F500, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이를 캐리어로 한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시한다.
·캐리어 제작 방법 J
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: F320, 숫돌 회전 속도: 500rpm으로 연삭한다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치한다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시킨다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이를 캐리어로 한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시한다.
·캐리어 제작 방법 K
이하의 전해액을 이용하여 전해 동박을 제작한다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 매트면측(석출면측, 드럼측의 반대측 면)에 실시한다.
<전해액 조성>
구리: 70~130g/L
황산: 70~130g/L
염소: 30~100ppm
아교: 0.05~3ppm
<제조 조건>
전류 밀도: 70~100A/dm2
전해액 온도: 50~60℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
<중간층>
캐리어의 한면 또는 양면상에 중간층을 형성한다. 캐리어와 중간층 사이에는 다른 층을 형성할 수도 있다. 본 발명에서 이용하는 중간층은, 캐리어 부착 동박을 절연 기판에 적층하는 공정 전에는 캐리어에서 극박 동층이 잘 박리되지 않으면서, 절연 기판에 적층하는 공정 후에는 캐리어에서 극박 동층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1종 또는 2종 이상을 포함할 수 있다. 또한, 중간층은 복수의 층일 수도 있다.
또한, 예를 들어 중간층은 캐리어측부터, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층, 혹은 유기물층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층, 혹은 유기물층을 형성함으로써 구성할 수 있다.
중간층을 한면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 아울러, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 형성한 경우에는, 크롬이나 아연 등, 부착된 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있을 것으로 생각된다.
또한, 예를 들어, 중간층은 캐리어상에 니켈, 니켈-인 합금 또는 니켈-코발트 합금 및 크롬이 이 순서대로 적층되어 구성할 수 있다. 니켈과 구리의 접착력이 크롬과 구리의 접착력보다 높으므로, 극박 동층을 박리할 때 극박 동층과 크롬의 계면에서 박리되게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 동층으로 확산되어 가는 것을 방지하는 배리어 효과를 기대할 수 있다. 중간층에서의 니켈의 부착량은 바람직하게는 100㎍/dm2 이상 40000㎍/dm2 이하, 더 바람직하게는 100㎍/dm2 이상 4000㎍/dm2 이하, 더 바람직하게는 100㎍/dm2 이상 2500㎍/dm2 이하, 더 바람직하게는 100㎍/dm2 이상 1000㎍/dm2 미만이며, 중간층에서의 크롬의 부착량은 5㎍/dm2 이상 100㎍/dm2 이하인 것이 바람직하다. 중간층을 한면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다.
또한, 중간층이 포함하는 유기물은 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카복실산으로 이루어지는 군에서 선택되는 1종 이상의 유기물인 것이 바람직하다. 구체적인 질소 함유 유기 화합물로는, 치환기를 갖는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 이용하는 것이 바람직하다.
황 함유 유기 화합물로는 메르캅토벤조티아졸, 2-메르캅토벤조티아졸나트륨, 티아시아누르산 및 2-벤즈이미다졸티올 등을 이용하는 것이 바람직하다.
카복실산으로는 특히 모노카복실산을 이용하는 것이 바람직하며, 그 중에서도 올레산, 리놀산 및 리놀레산 등을 이용하는 것이 바람직하다.
<극박 동층>
중간층상에는 극박 동층을 형성한다. 중간층과 극박 동층 사이에는 다른 층을 형성할 수도 있다. 극박 동층은 황산 구리, 피로인산 구리, 설팜산 구리, 시안화 구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 동박에서 사용되며 고전류 밀도에서의 동박 형성이 가능하다는 점에서 황산 구리욕이 바람직하다. 또한, 극박 동층을 형성하기 위한 전해욕에는 극박 동층 표면의 평활성을 증대시키거나 광택을 증대시키는 효과를 갖는 첨가제 및/또는 광택제를 이용하는 것이 바람직하다. 상기 극박 동층 표면의 평활성을 증대시키거나 광택을 증대시키는 효과를 갖는 첨가제 및/또는 광택제로는 공지된 것을 이용할 수 있다. 극박 동층의 두께는 특별히 제한은 없으나, 일반적으로는 캐리어보다 얇으며, 예를 들어 12㎛ 이하이다. 전형적으로는 0.01~12㎛이며, 더 전형적으로는 0.1~10㎛이며, 더 전형적으로는 0.2~9㎛이며, 더 전형적으로는 0.3~8㎛이며, 더 전형적으로는 0.5~7㎛이며, 더 전형적으로는 1~5㎛, 더욱 전형적으로는 1.5~5㎛, 더욱 전형적으로는 2~5㎛이다. 아울러, 캐리어의 양면에 극박 동층을 형성할 수도 있다.
본 발명의 캐리어 부착 동박을 이용하여 적층체(동박 적층판 등)를 제작할 수 있다. 상기 적층체로는, 예를 들어 '극박 동층/중간층/캐리어/수지 또는 프리프레그'의 순으로 적층된 구성일 수도 있고, '캐리어/중간층/극박 동층/수지 또는 프리프레그'의 순으로 적층된 구성일 수도 있고, '극박 동층/중간층/캐리어/수지 또는 프리프레그/캐리어/중간층/극박 동층'의 순으로 적층된 구성일 수도 있고, '캐리어/중간층/극박 동층/수지 또는 프리프레그/극박 동층/중간층/캐리어'의 순으로 적층된 구성일 수도 있다. 상기 수지 또는 프리프레그는 후술하는 수지층일 수도 있으며, 후술하는 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함할 수도 있다. 아울러, 캐리어 부착 동박은 평면에서 볼 때 수지 또는 프리프레그보다 작을 수 있다.
<조화 처리 및 그 외 표면 처리>
극박 동층의 표면 또는 캐리어의 표면 중 어느 하나 또는 모두에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 등을 위해 조화 처리를 실시함으로써 조화 처리층을 형성할 수 있다. 조화 처리는 예를 들어 구리 또는 구리 합금으로 조화 입자를 형성함으로써 수행할 수 있다. 조화 처리는 미세한 것일 수도 있다. 조화 처리층은 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단독체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층 등일 수 있다. 또한, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단독체 또는 합금 등으로 2차 입자나 3차 입자를 형성하는 조화 처리를 수행할 수도 있다. 그 후, 니켈, 코발트, 구리, 아연의 단독체 또는 합금 등으로 내열층 또는 방청층을 형성할 수도 있으며, 추가로 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시할 수도 있다. 또는 조화 처리를 수행하지 않고, 니켈, 코발트, 구리, 아연의 단독체 또는 합금 등으로 내열층 또는 방청층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시할 수도 있다. 즉, 조화 처리층의 표면에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 형성할 수도 있으며, 극박 동층의 표면 또는 캐리어의 표면에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 형성할 수도 있다. 아울러, 상술한 내열층, 방청층, 크로메이트 처리층, 실란커플링 처리층은 각각 복수의 층으로 형성될 수 있다(예를 들어 2층 이상, 3층 이상 등).
본 발명의 조화 처리는 이하의 a~g 중 어느 하나의 조건으로 수행할 수 있다.
·조화 조건 a
액 조성
Cu: 10~20g/L
Co: 1~10g/L
Ni: 1~10g/L
pH: 1~4
액 온도: 50~60℃
전류 밀도 Dk: 30~40A/dm2
시간: 0.2~1초
조화 처리층의 중량법으로 측정한 두께를 0.05㎛±0.02㎛의 범위로 조정한다.
아울러, 조화 처리의 중량법으로 측정한 두께는 이하와 같이 산출한다.
조화 처리의 중량법으로 측정한 두께(㎛)=((조화 처리 후의 샘플 중량(g))-(조화 처리 전의 샘플 중량(g)))/(구리의 밀도 8.94(g/cm3)×(샘플의 조화 처리를 갖는 평면의 면적)(cm2))×10000(㎛/cm)
·조화 조건 b
액 조성
Cu: 10~20g/L
Co: 1~10g/L
Ni: 1~10g/L
pH: 1~4
액 온도: 50~60℃
전류 밀도 Dk: 20~30A/dm2
시간: 1~3초
조화 처리층의 중량법으로 측정한 두께를 0.15㎛±0.04㎛의 범위로 조정한다.
·조화 조건 c
액 조성
Cu: 10~20g/L
Co: 1~10g/L
Ni: 1~10g/L
pH: 1~4
액 온도: 40~50℃
전류 밀도 Dk: 20~30A/dm2
시간: 5~8초
조화 처리층의 중량법으로 측정한 두께를 0.25㎛±0.05㎛의 범위로 조정한다.
·조화 조건 d
조화 처리 1→조화 처리 2의 순으로 수행한다.
(1) 조화 처리 1
액 조성: Cu: 10~20g/L, H2SO4: 50~100g/L
액 온도: 25~50℃
전류 밀도: 0.5~54A/dm2
쿨롬양: 2~67As/dm2
(2) 조화 처리 2
액 조성: Cu: 10~20g/L, Ni: 5~15g/L, Co: 5~15g/L
pH: 2~3
액 온도: 30~50℃
전류 밀도: 20~46A/dm2
쿨롬양: 31~45As/dm2
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.35㎛±0.05㎛의 범위로 조정한다.
·조화 조건 e
조화 처리 1→조화 처리 2의 순으로 수행한다.
(1) 조화 처리 1
(액 조성 1)
Cu: 15~35g/L
H2SO4: 10~150g/L
W: 10~50mg/L
도데실 황산나트륨: 10~50mg/L
As: 50~200mg/L
(전기 도금 조건 1)
온도: 30~70℃
전류 밀도: 30~115A/dm2
조화 쿨롬양: 20~450As/dm2
도금 시간: 0.5~15초
(2) 조화 처리 2
(액 조성 2)
Cu: 20~80g/L
H2SO4: 50~200g/L
(전기 도금 조건 2)
온도: 30~70℃
전류 밀도: 3~48A/dm2
조화 쿨롬양: 20~250As/dm2
도금 시간: 1~50초
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.40㎛±0.05㎛의 범위로 조정한다.
·조화 조건 f
조화 처리 1→조화 처리 2의 순으로 수행한다.
(1) 조화 처리 1
(액 조성 1)
Cu: 15~35g/L
H2SO4: 10~150g/L
W: 1~50mg/L
도데실 황산나트륨: 1~50mg/L
As: 1~200mg/L
(전기 도금 조건 1)
온도: 30~70℃
전류 밀도: 20~105A/dm2
조화 쿨롬양: 50~500As/dm2
도금 시간: 0.5~20초
(2) 조화 처리 2
(액 조성 2)
Cu: 20~80g/L
H2SO4: 50~200g/L
(전기 도금 조건 2)
온도: 30~70℃
전류 밀도: 3~48A/dm2
조화 쿨롬양: 50~300As/dm2
도금 시간: 1~60초
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.50㎛±0.05㎛의 범위로 조정한다.
·조화 조건 g
조화 처리 1→조화 처리 2의 순으로 수행한다.
(1) 조화 처리 1
(액 조성 1)
Cu: 10~40g/L
H2SO4: 10~150g/L
(전기 도금 조건 1)
온도: 30~70℃
전류 밀도: 24~112A/dm2
조화 쿨롬양: 70~600As/dm2
도금 시간: 5~30초
(2) 조화 처리 2
(액 조성 2)
Cu: 30~90g/L
H2SO4: 50~200g/L
(전기 도금 조건 2)
온도: 30~70℃
전류 밀도: 4~49A/dm2
조화 쿨롬양: 70~400As/dm2
도금 시간: 5~65초
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.60㎛±0.05㎛의 범위로 조정한다.
내열층, 방청층으로는 공지된 내열층, 방청층을 이용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈륨의 군에서 선택되는 1종 이상의 원소를 포함하는 층일 수도 있으며, 상술한 원소로 이루어지는 금속층 또는 합금층일 수도 있다. 또한, 내열층 및/또는 방청층은 상술한 원소를 포함하는 산화물, 질화물, 규화물을 포함할 수도 있다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층일 수도 있다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층일 수도 있다. 상기 니켈-아연 합금층은 불가피 불순물을 제외하고, 니켈을 50wt%~99wt%, 아연을 50wt%~1wt% 함유하는 것 일 수 있다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5~1000mg/m2, 바람직하게는 10~500mg/m2, 바람직하게는 20~100mg/m2일 수 있다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량과 아연 부착량의 비(=니켈 부착량/아연 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량은 0.5mg/m2~500mg/m2인 것이 바람직하고, 1mg/m2~50mg/m2인 것이 더 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 동박과 수지 기판의 밀착성이 향상된다.
예를 들어 내열층 및/또는 방청층은, 부착량이 1mg/m2~100mg/m2, 바람직하게는 5mg/m2~50mg/m2인 니켈 또는 니켈 합금층, 및 부착량이 1mg/m2~80mg/m2, 바람직하게는 5mg/m2~40mg/m2인 주석층을 순차 적층한 것 일 수 있으며, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트, 니켈-주석 합금 중 어느 1종으로 구성될 수 있다. 또한, 상술한 내열층 및/또는 방청층은 [니켈 또는 니켈 합금 내의 니켈 부착량]/[주석 부착량]=0.25~10인 것이 바람직하고, 0.33~3인 것이 더 바람직하다. 상기 내열층 및/또는 방청층을 이용하면 캐리어 부착 동박을 프린트 배선판에 가공한 이후의 회로의 박리 강도, 상기 박리 강도의 내약품성 열화율 등이 양호해진다.
크로메이트 처리층이란, 무수크롬산, 크롬산, 이크롬산, 크롬산염 또는 이크롬산염을 포함하는 액으로 처리됨으로써 형성된 층을 의미한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈륨, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태든 무방하다)를 포함할 수 있다. 크로메이트 처리층의 구체적인 예로는 무수크롬산 또는 이크롬산 칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수크롬산 또는 이크롬산 칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
상기 실란커플링 처리층은 공지된 실란커플링제를 사용하여 형성할 수도 있고, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란커플링제 등을 사용하여 형성할 수도 있다. 아울러, 이러한 실란커플링제는 2종 이상 혼합하여 사용할 수도 있다. 그 중에서도, 아미노계 실란커플링제 또는 에폭시계 실란커플링제를 이용하여 형성한 것인 것이 바람직하다.
실란커플링 처리층은 규소 원자 환산으로 0.05mg/m2~200mg/m2, 바람직하게는 0.15mg/m2~20mg/m2, 바람직하게는 0.3mg/m2~2.0mg/m2의 범위로 형성되는 것이 바람직하다. 상술한 범위인 경우, 기재와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.
또한, 극박 동층, 조화 처리층, 내열층, 방청층, 실란커플링 처리층 또는 크로메이트 처리층의 표면에, 국제공개번호 WO2008/053878, 일본 공개특허공보 특개2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 특허공보 제4828427호, 국제공개번호 WO2006/134868, 일본 특허공보 제5046927호, 국제공개번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 특개2013-19056호에 기재된 표면 처리를 수행할 수 있다.
또한, 캐리어, 및 캐리어상에 중간층이 적층되고 중간층상에 적층된 극박 동층을 구비한 캐리어 부착 동박은 상기 극박 동층상에 조화 처리층을 구비할 수도 있으며, 상기 조화 처리층상에 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 층을 하나 이상 구비할 수도 있다.
또한, 상기 극박 동층상에 조화 처리층을 구비할 수도 있으며, 상기 조화 처리층상에 내열층, 방청층을 구비할 수도 있으며, 상기 내열층, 방청층상에 크로메이트 처리층을 구비할 수도 있으며, 상기 크로메이트 처리층상에 실란커플링 처리층을 구비할 수도 있다.
또한, 상기 캐리어 부착 동박은 상기 극박 동층상, 혹은 상기 조화 처리층상, 혹은 상기 내열층, 방청층, 혹은 크로메이트 처리층, 혹은 실란커플링 처리층상에 수지층을 구비할 수 있다. 상기 수지층은 절연 수지층일 수 있다.
상기 수지층은 접착제일 수도 있으며, 접착용 반경화 상태(B스테이지)의 절연 수지층일 수도 있다. 반경화 상태(B스테이지 상태)란, 그 표면을 손가락으로 만져도 점착감이 없고, 상기 절연 수지층을 중첩시켜 보관할 수 있으며, 다시 가열 처리되면 경화 반응이 일어나는 상태의 것을 포함한다.
또한 상기 수지층은 열경화성 수지를 포함할 수도 있으며, 열가소성 수지일 수도 있다. 또한, 상기 수지층은 열가소성 수지를 포함할 수도 있다. 그 종류는 특별히 한정되는 것은 아니나, 예를 들어 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리비닐 아세탈 수지, 우레탄 수지, 폴리에테르설폰, 폴리에테르술폰 수지, 방향족 폴리아미드 수지, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥사이드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥사이드 수지, 시아네이트 에스테르계 수지, 다가 카복실산의 무수물, 가교 가능한 관능기를 갖는 선형 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아네이토페닐)프로판, 인 함유 페놀 화합물, 나프텐산 망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노 에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐 부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노 에스테르 수지의 군에서 선택되는 1종 이상 등을 포함하는 수지를 바람직한 것으로 들 수 있다.
또한, 상기 에폭시 수지는 분자 내에 2개 이상의 에폭시기를 갖는 것이며, 전기/전자 재료 용도로 이용할 수 있는 것이면 특별히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 갖는 화합물을 이용하여 에폭시화한 에폭시 수지가 바람직하다. 또한, 상기 에폭시 수지는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜 이소시아누레이트, N,N-디글리시딜 아닐린 등의 글리시딜아민 화합물, 테트라히드로프탈산 디글리시딜 에스테르 등의 글리시딜 에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1종 또는 2종 이상을 혼합하여 이용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수 있다.
상기 인 함유 에폭시 수지로 공지된 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디히드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 수득되는 에폭시 수지인 것이 바람직하다.
상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등과 같은 유전체를 이용할 수 있다), 반응촉매, 가교제, 폴리머, 프리프레그, 골격재, 상술한 수지, 상술한 화합물 등을 포함할 수 있다. 또한, 상기 수지층은 예를 들어 국제공개번호 WO2008/004399, 국제공개번호 WO2008/053878, 국제공개번호 WO2009/084533, 일본 공개특허공보 특개평11-5828호, 일본 공개특허공보 특개평11-140281호, 일본 특허공보 제3184485호, 국제공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 특개2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 특개2002-179772호, 일본 공개특허공보 특개2002-359444호, 일본 공개특허공보 특개2003-304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 특개2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 특개2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 특개2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 특개2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 특개2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제공개번호 WO2004/005588, 일본 공개특허공보 특개2006-257153호, 일본 공개특허공보 특개2007-326923호, 일본 공개특허공보 특개2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 특개2009-67029호, 국제공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 특개2009-173017호, 국제공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제공개번호 WO2008/114858, 국제공개번호 WO2009/008471, 일본 공개특허공보 특개2011-14727호, 국제공개번호 WO2009/001850, 국제공개번호 WO2009/145179, 국제공개번호 WO2011/068157, 일본 공개특허공보 특개2013-19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성할 수 있다.
(수지층이 유전체(유전체 필러)를 포함하는 경우)
상기 수지층은 유전체(유전체 필러)를 포함할 수 있다.
상기 어느 하나의 수지층 또는 수지 조성물에 유전체(유전체 필러)를 포함시키는 경우에는, 캐패시터층을 형성하는 용도로 이용하여 캐패시터 회로의 전기 용량을 증대시킬 수 있다. 이러한 유전체(유전체 필러)로는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3(통칭 PZT), PbLaTiO3·PbLaZrO(통칭 PLZT), SrBi2Ta2O9(통칭 SBT) 등의 페로브스카이트 구조를 갖는 복합 산화물의 유전체 분말을 이용한다.
상술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤(MEK), 톨루엔 등의 용제에 용해하여 수지액으로 만들고, 이를 상기 극박 동층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란커플링제층상에 예를 들어 롤 코터법 등으로 도포하고, 이어서 필요에 따라 가열 건조하고 용제를 제거하여 B스테이지 상태로 만든다. 건조에는 예를 들어 열풍 건조로를 이용할 수 있으며, 건조 온도는 100~250℃, 바람직하게는 130~200℃일 수 있다
상기 수지층을 구비한 캐리어 부착 동박(수지가 부착된 캐리어 부착 동박)은 그 수지층을 기재에 중첩시킨 후 전체를 열 압착하여 상기 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 동층을 표출시키고(당연히 표출되는 것은 상기 극박 동층의 중간층측의 표면이다), 여기에 소정의 배선 패턴을 형성하는 형태로 사용된다.
이러한 수지가 부착된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조 시에 프리프레그재의 사용 매수를 줄일 수 있다. 나아가, 수지층의 두께를 층간 절연이 확보 가능한 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 동박 적층판을 제조할 수 있다. 또한 이 때, 기재의 표면에 절연 수지를 언더 코팅하여 표면의 평활성을 더욱 개선할 수도 있다.
아울러, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략해지므로 경제적으로 유리해지며, 나아가, 프리프레그재의 두께만큼, 제조되는 다층 프린트 배선 기판의 두께가 얇아져, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키지 않고 이 수지가 부착된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 어려워지는 경우가 있다.
한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 어려워져, 필요 이상의 재료비와 공정수가 들기 때문에 경제적으로 불리해진다. 또한, 형성된 수지층의 가요성이 떨어지므로, 취급 시에 크랙 등이 발생하기 쉬워지며, 또한 내층재와의 열 압착 시에 과도한 수지 흐름이 발생하여 원활한 적층이 어려워지는 경우가 있다.
또한, 이러한 수지가 부착된 캐리어 부착 동박의 또 다른 제품 형태로서, 상기 극박 동층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란커플링 처리층상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는 수지가 부착된 동박의 형태로 제조하는 것도 가능하다.
또한, 프린트 배선판에 전자 부품류를 탑재함으로써 프린트 회로판이 완성된다. 본 발명에 있어서, '프린트 배선판'에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.
또한, 상기 프린트 배선판을 이용하여 전자 기기를 제작할 수도 있으며, 상기 전자 부품류가 탑재된 프린트 회로판을 이용하여 전자 기기를 제작할 수도 있으며, 상기 전자 부품류가 탑재된 프린트 기판을 이용하여 전자 기기를 제작할 수도 있다. 이하, 본 발명에 따른 캐리어 부착 동박을 이용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.
본 발명에 따른 프린트 배선판의 제조 방법의 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 동층측이 절연 기판과 대향하도록 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 동박 적층판을 형성하고, 그 후, 세미 애디티브(semi additive)법, MSAP(Modified Semi Additive)법, 부분적 애디티브(partly additive)법 및 서브트랙티브(subtractive)법 중 어느 한 방법으로 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 들어가 있는 것으로 할 수도 있다.
본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층상에 얇은 무전해 도금을 수행하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용해 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미 애디티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 수지 및 상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층 및 상기 절연 수지 기판에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 동층을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층 및 상기 절연 수지 기판에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 극박 동층을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서 MSAP법이란, 절연층상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 부여를 수행한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시)에칭으로 제거함으로써, 절연층상에 회로를 형성하는 방법을 가리킨다.
따라서, MSAP법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층 표면에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트를 형성한 후, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출된 극박 동층을 플래시 에칭에 의해 제거하는 공정,
을 포함한다.
MSAP법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서 부분적 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 관통홀이나 비아홀용 홀을 천공하여 이루어지는 기판상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후, 상기 도체 회로상, 관통홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 부여를 수행함으로써 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 부분적 애디티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하여 회로 패턴을 형성하는 공정,
상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정,
을 포함한다.
본 발명에 있어서 서브트랙티브법이란, 동박 적층판상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하여 회로 패턴을 형성하는 공정,
상기 극박 동층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
서브트랙티브법을 이용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시 형태에서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 관통홀 또는/및 블라인드 비아를 형성하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 수행하는 공정,
상기 관통홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하여 회로 패턴을 형성하는 공정,
상기 극박 동층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
관통홀 또는/및 블라인드 비아를 형성하는 공정 및 그 후의 디스미어 공정은 수행하지 않을 수도 있다.
여기서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 도면을 이용해 상세히 설명한다. 아울러, 여기에서는 조화 처리층이 형성된 극박 동층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이에 한정되지 않으며, 조화 처리층이 형성되어 있지 않은 극박 동층을 갖는 캐리어 부착 동박을 이용해도 동일하게 하기 프린트 배선판의 제조 방법을 수행할 수 있다.
우선, 도 1의 A에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 동층을 갖는 캐리어 부착 동박(1층째)을 준비한다.
그 다음, 도 1의 B에 나타내는 바와 같이, 극박 동층의 조화 처리층상에 레지스트를 도포하고, 노광/현상을 수행하여, 레지스트를 소정 형상으로 에칭한다.
그 다음, 도 1의 C에 나타내는 바와 같이, 회로용 도금을 형성한 후, 레지스트를 제거함으로써 소정 형상의 회로 도금을 형성한다.
그 다음, 도 2의 D에 나타내는 바와 같이, 회로 도금을 덮도록(회로 도금이 매몰되도록) 극박 동층상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 별도의 캐리어 부착 동박(2층째)을 극박 동층측부터 접착시킨다.
그 다음, 도 2의 E에 나타내는 바와 같이, 2층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
그 다음, 도 2의 F에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 천공을 수행하여, 회로 도금을 노출시켜 블라인드 비아를 형성한다.
그 다음, 도 3의 G에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하여 비아 필(via fill)을 형성한다.
그 다음, 도 3의 H에 나타내는 바와 같이, 비아 필상에 상기 도 1의 B 및 도 1의 C와 같이 하여 회로 도금을 형성한다.
그 다음, 도 3의 I에 나타내는 바와 같이, 1층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
그 다음, 도 4의 J에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 동층을 제거하여, 수지층내의 회로 도금의 표면을 노출시킨다.
그 다음, 도 4의 K에 나타내는 바와 같이, 수지층내의 회로 도금상에 범프를 형성하고, 그 솔더상에 구리 필라를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판을 제작한다.
아울러, 상술한 프린트 배선판의 제조 방법에서, '극박 동층'을 캐리어로, '캐리어'를 극박 동층으로 바꿔 읽어, 캐리어 부착 동박의 캐리어측 표면에 회로를 형성하고, 수지로 회로를 매립하여 프린트 배선판을 제조하는 것도 가능하다.
상기 별도의 캐리어 부착 동박(2층째)은, 본 발명의 캐리어 부착 동박을 이용할 수도 있고, 종래의 캐리어 부착 동박을 이용할 수도 있으며, 또한 통상의 동박을 이용할 수도 있다. 또한, 도 3의 H에 나타내는 2층째의 회로상에, 추가로 회로를 1층 혹은 복수층 형성할 수도 있으며, 이들 회로 형성을 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 MSAP법 중 어느 한 방법으로 수행할 수 있다.
상술과 같은 프린트 배선판의 제조 방법에 따르면, 회로 도금이 수지층에 매립된 구성으로 이루어져 있기 때문에, 예를 들어 도 4의 J에 나타내는 바와 같은 플래시 에칭에 의한 극박 동층의 제거 시, 회로 도금이 수지층에 의해 보호되어 그 형상이 유지되며, 이로써 미세 회로의 형성이 용이해진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되어, 회로의 배선의 도통(導通)이 양호하게 억제된다. 때문에, 미세 회로의 형성이 용이해진다. 또한, 도 4의 J 및 도 4의 K에 나타내는 바와 같이 플래시 에칭에 의해 극박 동층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 해당 회로 도금상에 범프가, 또 그 위에 구리 필라가 각각 형성되기 쉬워져 제조 효율이 향상된다.
아울러, 매립 수지(레진)로는 공지된 수지, 프리프레그를 이용할 수 있다. 예를 들어, BT(비스말레이미드 트리아진) 레진이나 BT 레진을 함침시킨 유리 직물인 프리프레그, 아지노모토 파인 테크노 주식회사 제조의 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 매립 수지(레진)로는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그 및/또는 필름을 사용할 수 있다.
또한, 상기 1층째에 이용되는 캐리어 부착 동박은, 그 캐리어 부착 동박의 표면에 기판 또는 수지층을 가질 수 있다. 상기 기판 또는 수지층을 가짐으로써 1층째에 이용되는 캐리어 부착 동박이 지지되며, 주름이 잘 생기지 않기 때문에 생산성이 향상된다는 이점이 있다. 아울러, 상기 기판 또는 수지층으로는, 상기 1층째에 이용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면 모든 기판 또는 수지층을 이용할 수 있다. 예를 들어 상기 기판 또는 수지층으로, 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박, 수지 기판을 이용할 수 있다.
또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 동층측 표면 또는 상기 캐리어측 표면의 반대측의 캐리어 부착 동박의 표면에, 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 동층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)일 수 있다. 아울러, 수지층 및 회로의 2층은 수지층, 회로의 순으로 형성할 수도 있고, 회로, 수지층의 순으로 형성할 수도 있다. 상기 코어리스 공법에 대한 구체적인 예로는, 우선, 본 발명의 캐리어 부착 동박의 극박 동층측 표면 또는 캐리어측 표면과 수지 기판을 적층하여 적층체(동박 적층판, 동박 적층체라고도 함)를 제조한다. 그 후, 수지 기판과 적층한 극박 동층측 표면 또는 상기 캐리어측 표면의 반대측의 캐리어 부착 동박의 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 동층측 표면에 형성한 수지층에는, 추가로 별도의 캐리어 부착 동박을 캐리어측 또는 극박 동층측부터 적층할 수도 있다. 이 경우, 수지 기판을 중심으로 하여 상기 수지 기판의 양 표면 측에, 캐리어/중간층/극박 동층의 순 혹은 극박 동층/중간층/캐리어의 순으로 캐리어 부착 동박이 적층된 구성을 갖는 적층체 혹은 '캐리어/중간층/극박 동층/수지 기판/극박 동층/중간층/캐리어'의 순으로 적층된 구성을 갖는 적층체 혹은 '캐리어/중간층/극박 동층/수지 기판/캐리어/중간층/극박 동층'의 순으로 적층된 구성을 갖는 적층체 혹은 '극박 동층/중간층/캐리어/수지 기판/캐리어/중간층/극박 동층'의 순으로 적층된 구성을 갖는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)에 이용할 수도 있다. 양단의 극박 동층 혹은 캐리어의 노출된 표면에는 별도의 수지층을 형성하고, 추가로 동층 또는 금속층을 형성한 후, 상기 동층 또는 금속층을 가공함으로써 회로를 형성할 수 있다. 또한, 별도의 수지층을 상기 회로상에 상기 회로를 매립하도록 형성할 수 있다. 또한, 이러한 회로 및 수지층의 형성을 1회 이상 수행할 수 있다(빌드업 공법). 그리고, 이와 같이 하여 형성한 적층체(이하, 적층체 B라고도 함)에 대해, 각각의 캐리어 부착 동박의 극박 동층 또는 캐리어를 캐리어 또는 극박 동층으로부터 박리시켜 코어리스 기판을 제작할 수 있다. 아울러, 상술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 동박을 이용하여, 후술하는 극박 동층/중간층/캐리어/캐리어/중간층/극박 동층의 구성을 갖는 적층체나, 캐리어/중간층/극박 동층/극박 동층/중간층/캐리어의 구성을 갖는 적층체나, 캐리어/중간층/극박 동층/캐리어/중간층/극박 동층의 구성을 갖는 적층체를 제작하고, 상기 적층체를 중심으로 이용할 수도 있다. 이들 적층체(이하, 적층체 A라고도 함)의 양측의 극박 동층 또는 캐리어의 표면에 수지층 및 회로의 2층을 1회 이상 형성하고, 수지층 및 회로의 2층을 1회 이상 형성한 후, 각각의 캐리어 부착 동박의 극박 동층 또는 캐리어를 캐리어 또는 극박 동층으로부터 박리시켜 코어리스 기판을 제작할 수 있다. 상술한 적층체는 극박 동층의 표면, 캐리어의 표면, 캐리어와 캐리어 사이, 극박 동층과 극박 동층 사이, 극박 동층과 캐리어 사이에는 다른 층을 가질 수도 있다. 다른 층은 수지층이나 수지 기판일 수 있다. 아울러, 본 명세서에서 '극박 동층의 표면', '극박 동층측 표면', '극박 동층 표면', '캐리어의 표면', '캐리어측 표면', '캐리어 표면', '적층체의 표면', '적층체 표면'은, 극박 동층, 캐리어, 적층체가 극박 동층 표면, 캐리어 표면, 적층체 표면에 다른 층을 갖는 경우, 상기 다른 층의 표면(최외측 표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 동층/중간층/캐리어/캐리어/중간층/극박 동층의 구성을 갖는 것이 바람직하다. 상기 적층체를 이용하여 코어리스 기판을 제작했을 때, 코어리스 기판측에 극박 동층이 배치되므로, MSAP법을 이용하여 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다. 또한, 극박 동층의 두께가 얇기 때문에 상기 극박 동층을 제거하기 쉽고, 극박 동층의 제거 후 세미 애디티브법을 이용하여 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다.
아울러, 본 명세서에서 '적층체 A' 또는 '적층체 B'라고 특별히 기재하고 있지 않는 '적층체'는 적어도 적층체 A 및 적층체 B를 포함하는 적층체를 나타낸다.
아울러, 상술한 코어리스 기판의 제조 방법에서, 캐리어 부착 동박 또는 적층체(적층체 A)의 단면(端面)의 일부 또는 전부를 수지로 덮음으로써, 빌드업 공법으로 프린트 배선판을 제조할 때 중간층 또는 적층체를 구성하는 하나의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박 사이에 약액이 스며들어 가는 것을 방지할 수 있어, 약액의 스며듬에 의한 극박 동층과 캐리어의 분리나 캐리어 부착 동박의 부식을 방지할 수 있으며 수율을 향상시킬 수 있다. 여기서 이용하는 '캐리어 부착 동박의 단면의 일부 또는 전부를 덮는 수지' 또는 '적층체의 단면의 일부 또는 전부를 덮는 수지'로는, 수지층에 이용할 수 있는 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에서, 캐리어 부착 동박 또는 적층체에 있어서 평면에서 볼 때 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 동층의 적층 부분, 또는 하나의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박의 적층 부분)의 외주의 적어도 일부가 수지 또는 프리프레그로 덮일 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에서 형성하는 적층체(적층체 A)는, 한 쌍의 캐리어 부착 동박을 서로 분리 가능하도록 접촉시켜 구성될 수 있다. 또한, 상기 캐리어 부착 동박에 있어서 평면에서 볼 때 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 동층의 적층 부분, 또는 하나의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박의 적층 부분)의 외주 전체에 걸쳐 수지 또는 프리프레그로 덮여 이루어지는 것일 수 있다. 또한, 평면에서 볼 때 수지 또는 프리프레그는 캐리어 부착 동박 또는 적층체 또는 적층체의 적층 부분보다 큰 것이 바람직하며, 상기 수지 또는 프리프레그를 캐리어 부착 동박 또는 적층체의 양면에 적층하고, 캐리어 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(covered binding)되어 있는(싸여 있는) 구성을 갖는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 캐리어 부착 동박 또는 적층체를 평면에서 볼 때, 캐리어 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그에 의해 덮여, 다른 부재가 이 부분의 측방향, 즉 적층 방향에 대해 옆에서의 방향에서 닿는 것을 방지할 수 있게 되어, 결과적으로 취급중에 캐리어와 극박 동층 또는 캐리어 부착 동박끼리가 박리되는 것을 줄일 수 있다. 또한, 캐리어 부착 동박 또는 적층체의 적층 부분의 외주를 노출되지 않도록 수지 또는 프리프레그로 덮음으로써, 상술한 바와 같은 약액 처리 공정에서 이 적층 부분의 계면에 약액이 침입하는 것을 방지할 수 있어, 캐리어 부착 동박의 부식이나 침식을 방지할 수 있다. 아울러, 적층체의 한 쌍의 캐리어 부착 동박으로부터 하나의 캐리어 부착 동박을 분리할 때, 또는 캐리어 부착 동박의 캐리어와 동박(극박 동층)을 분리할 때에는, 수지 또는 프리프레그로 덮여 있는 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 동층의 적층 부분, 또는 하나의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박의 적층 부분)이 수지 또는 프리프레그 등에 의해 견고하게 밀착되어 있는 경우, 해당 적층 부분 등을 절단 등으로 제거할 필요가 생기는 경우가 있다.
본 발명의 캐리어 부착 동박을 캐리어측 또는 극박 동층측부터, 또 하나의 본 발명의 캐리어 부착 동박의 캐리어측 또는 극박 동층측에 적층하여 적층체를 구성할 수 있다. 또한, 상기 하나의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 동층측 표면과 상기 또 하나의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 동층측 표면이, 필요에 따라 접착제를 개재하여 직접 적층시켜 수득된 적층체일 수 있다. 또한, 상기 하나의 캐리어 부착 동박의 캐리어 또는 극박 동층과, 상기 또 하나의 캐리어 부착 동박의 캐리어 또는 극박 동층이 접합되어 있을 수도 있다. 여기서, 상기 '접합'은 캐리어 또는 극박 동층이 표면 처리층을 갖는 경우에는, 상기 표면 처리층을 개재하여 서로 접합되어 있는 형태도 포함한다. 또한, 상기 적층체의 단면의 일부 또는 전부가 수지에 의해 덮여 있을 수도 있다.
캐리어끼리, 극박 동층끼리, 캐리어와 극박 동층, 캐리어 부착 동박끼리의 적층은 단지 중첩시키는 것 외에, 예를 들어 이하의 방법으로 수행할 수 있다.
(a) 야금적 접합 방법: 융접(아크용접, TIG(Tungsten Inert Gas)용접, MIG(Metal Inert Gas)용접, 저항용접, 심(seam)용접, 스폿(spot)용접), 압접(초음파 용접, 마찰 교반 용접), 납땜;
(b) 기계적 접합 방법: 코킹, 리벳에 의한 접합(셀프 피어싱 리벳(self-piercing rivet)에 의한 접합, 리벳에 의한 접합), 스티처(stitcher);
(c) 물리적 접합 방법: 접착제, (양면)점착 테이프
하나의 캐리어의 일부 혹은 전부와 다른 하나의 캐리어의 일부 혹은 전부 혹은 극박 동층의 일부 혹은 전부를 상기 접합 방법을 이용해 접합함으로써, 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층을 적층하고, 캐리어끼리 또는 캐리어와 극박 동층을 분리 가능하도록 접촉시켜 구성되는 적층체를 제조할 수 있다. 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층이 약하게 접합되어 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층이 적층되어 있는 경우에는, 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층의 접합부를 제거하지 않아도, 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층이 분리 가능하다. 또한, 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층이 강하게 접합되어 있는 경우에는, 하나의 캐리어와 다른 하나의 캐리어가 접합되어 있는 부분을 절단이나 화학 연마(에칭 등), 기계 연마 등으로 제거함으로써 하나의 캐리어와 다른 하나의 캐리어 또는 극박 동층을 분리할 수 있다.
또한, 이와 같이 구성한 적층체에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 동층 또는 캐리어를 박리시키는 공정을 실시함으로써 프린트 배선판을 제작할 수 있다. 아울러, 상기 적층체의 한쪽 또는 양쪽 표면에 수지층 및 회로의 2층을 형성할 수도 있다.
상술한 적층체에 이용하는 수지 기판, 수지층, 수지, 프리프레그는 본 명세서에 기재한 수지층일 수도 있고, 본 명세서에 기재한 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함할 수도 있다. 아울러, 캐리어 부착 동박은 평면에서 볼 때 수지 또는 프리프레그보다 작을 수 있다.
[실시예]
이하, 본 발명의 실시예로 본 발명을 더욱 상세히 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것은 아니다.
(1) 캐리어의 제작
우선, 캐리어를 이하와 같이 하여 제작했다.
·캐리어 제작 방법 A(실시예 1~3, 비교예 1, 5)
평활 폴리이미드 필름으로 두께 25㎛의 UPILEX SGA(Ube Industries, Ltd. 제품, BPDA-PPD계 폴리이미드 필름)를 이용하고, 이를 캐리어로 했다. 그리고, 평활 폴리이미드 필름의 극박 동층을 형성할 예정인 측의 표면에 대해, 플라즈마 처리를 이하와 같이 수행했다. 평활 폴리이미드 필름을 진공 장치 내에 세팅하고 진공 배기 후, 산소를 챔버 내에 도입하고, 챔버 압력을 5~12Pa로 조정했다. 그 후 플라즈마 처리의 전력을 100~200W로 하여 20~40초간 플라즈마 처리를 수행했다.
아울러, 평활 폴리이미드 필름의 극박 동층을 형성할 예정인 측의 표면의 플라즈마 처리 전의 10점 평균 거칠기 Rz(JIS B0601 1994)는 0.5~18nm였으며, 플라즈마 처리 후의 10점 평균 거칠기 Rz(JIS B0601 1994)는 2.5~20nm였다.
상기 플라즈마 처리 전후의, 평활 폴리이미드 필름의 극박 동층을 형성할 예정인 측의 표면의 10점 평균 거칠기 Rz의 측정은 이하의 장치를 사용하여 다음 측정 조건으로 수행했다.
장치: 주사형 프로브 현미경 SPM-9600(Shimadzu Corporation 제품)
조건: 다이나믹 모드
주사 범위: 1㎛×1㎛
화소수: 512×512
·캐리어 제작 방법 B(실시예 4, 실시예 11)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃3000, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이것을 캐리어로 했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 C(실시예 5~7)
이하의 전해액을 이용하여 두께 18㎛의 전해 동박을 제작했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
<전해액 조성>
구리: 90~110g/L
황산: 90~110g/L
염소: 50~100ppm
레벨링제 1(비스(3설포프로필)디설파이드): 10~30ppm
레벨링제 2(아민 화합물): 10~30ppm
상기 아민 화합물로는 이하의 화학식의 아민 화합물을 이용했다.
[화학식 2]
Figure 112016076049737-pat00002
(상기 화학식에서, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 군에서 선택되는 것이다.)
<제조 조건>
전류 밀도: 70~100A/dm2
전해액 온도: 50~60℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
·캐리어 제작 방법 D(실시예 8)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1000, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 광택면측에 상기 캐리어 제작 방법 C에 기재된 액 조성을 갖는 도금액으로 3㎛ 도금 업했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 E(실시예 9)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1000, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내고, 광택면측에 과산화 수소/황산계 에칭액으로 표면 처리한 것을 캐리어로 했다. 상기 표면 처리로는 이하의 조건에 따른 스프레이 에칭 처리를 수행했다.
(스프레이 에칭 처리 조건)
·에칭 형식: 스프레이 에칭
·스프레이 노즐: 풀콘형
·스프레이압: 0.10MPa
·에칭액 온도: 30℃
·에칭액 조성:
첨가제: CPB-38(Mitsubishi Gas Chemical Company, Inc. 제품, 과산화 수소 35.0w/w%(40w/v%), 황산 3.0w/w%(3.5w/v%)): 1/4 희석으로 한 후, 황산을 소정량 첨가하여 조성: 과산화 수소 10w/v%, 황산 2w/v%로 사용함.
아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 F(실시예 10)
JIS-H3100 규격의 무산소 구리에 Sn을 1200wtppm 첨가한 조성의 구리 잉곳을 제조하고, 800~900℃에서 열간 압연을 수행한 후, 300~700℃의 연속 소둔 라인에서 소둔과 냉간 압연을 1회 반복하여 1~2mm 두께의 압연판을 수득했다. 이 압연판을 600~800℃의 연속 소둔 라인에서 소둔하여 재결정시키고, 7~50㎛의 두께까지 압하율을 95~99.7%로 하여 최종 냉간 압연하여 압연 동박을 제작하고, 이를 캐리어로 했다.
여기서, 최종 냉간 압연의 최종 패스, 및 최종 냉간 압연의 최종 패스 하나 전의 패스 모두의 유막 당량을 모두 23000으로 조정했다. 유막 당량은 하기 식으로 표현된다.
(유막 당량)={(압연유 점도, 40℃의 동점도; cSt)×(압연 속도; m/분)｝/{(재료의 항복 응력; kg/mm2)×(롤 물림각; rad)｝
·캐리어 제작 방법 G(실시예 12)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1500, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이것을 캐리어로 했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 H(실시예 13~24)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: ＃1000, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이것을 캐리어로 했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 I(비교예 2)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: F500, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이것을 캐리어로 했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 J(비교예 3)
티탄 재질의 회전 드럼(전해 드럼)을 준비하고, 상기 전해 드럼의 표면을, 전해 드럼 표면 제어 조건으로서 연삭 숫돌 연마재 입도: F320, 숫돌 회전 속도: 500rpm으로 연삭했다. 그 다음, 전해조 내에 상기 전해 드럼 및 드럼 주위에 소정의 극간 거리를 두고 전극을 배치했다. 그 다음, 전해조에서 하기 조건으로 전해를 수행하고, 전해 드럼을 회전시키면서 상기 전해 드럼의 표면에 구리를 석출시켰다.
<전해액 조성>
구리: 80~110g/L
황산: 70~110g/L
염소: 10~100질량ppm
<제조 조건>
전류 밀도: 50~200A/dm2
전해액 온도: 40~70℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
그 다음, 회전하고 있는 전해 드럼의 표면에 석출된 구리를 벗겨내, 이것을 캐리어로 했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 광택면측에 실시했다.
·캐리어 제작 방법 K(비교예 4)
이하의 전해액을 이용하여 전해 동박을 제작했다. 아울러, 전해 동박에의 중간층의 형성은 전해 동박의 매트면측(석출면측, 드럼측의 반대측 면)에 실시했다.
<전해액 조성>
구리: 70~130g/L
황산: 70~130g/L
염소: 30~100ppm
아교: 0.05~3ppm
<제조 조건>
전류 밀도: 70~100A/dm2
전해액 온도: 50~60℃
전해액 선속도: 3~5m/sec
전해 시간: 0.5~10분간
(2) 중간층의 형성
계속해서, 실시예 1~3, 비교예 1 및 5에 대해, 두께 50nm의 니켈 스퍼터막을 형성한 후, 롤투롤(roll to roll)형 연속 도금 라인에서 전기 도금함으로써, 니켈 스퍼터막 위에 부착량 11㎍/dm2의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성: 중크롬산칼륨 1~10g/L, 아연 0~5g/L
pH: 3~4
액 온도: 50~60℃
전류 밀도: 0.1~2.6A/dm2
쿨롬양: 0.5~30As/dm2
실시예 4에 대해서는, 두께 3㎛의 초광택 니켈 도금(Okuno Chemical Industries Co., Ltd. 제품, 첨가제: 슈퍼네오라이트)을 형성한 후, 롤투롤형 연속 도금 라인에서 전기 도금함으로써, 니켈 스퍼터막 위에 부착량 11㎍/dm2의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성: 중크롬산칼륨 1~10g/L, 아연 0~5g/L
pH: 3~4
액 온도: 50~60℃
전류 밀도: 0.1~2.6A/dm2
쿨롬양: 0.5~30As/dm2
실시예 5~14, 17~24, 비교예 2~4에 대해서는, 이하의 조건으로 중간층을 형성했다.
이하의 조건으로 롤투롤형 연속 도금 라인에서 전기 도금함으로써 부착량 4000㎍/dm2의 Ni층을 형성했다.
·Ni층
황산니켈: 250~300g/L
염화니켈: 35~45g/L
초산니켈: 10~20g/L
구연산삼나트륨: 15~30g/L
광택제: 사카린, 부틴디올 등
도데실 황산나트륨: 30~100ppm
pH: 4~6
욕 온도: 50~70℃
전류 밀도: 3~15A/dm2
수세 및 산세 후, 계속해서 롤투롤형 연속 도금 라인상에서 Ni층상에 부착량 11㎍/dm2의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성: 중크롬산칼륨 1~10g/L, 아연 0~5g/L
pH: 3~4
액 온도: 50~60℃
전류 밀도: 0.1~2.6A/dm2
쿨롬양: 0.5~30As/dm2
또한, 실시예 15에 대해서는 이하의 조건으로 중간층을 형성했다.
이하의 조건으로 롤투롤형 연속 도금 라인에서 전기 도금함으로써 부착량 3000㎍/dm2의 Ni-Mo층을 형성했다.
·Ni-Mo층(니켈 몰리브덴 합금 도금)
액 조성: 황산 Ni 육수화물: 50g/dm3, 몰리브덴산나트륨 이수화물: 60g/dm3, 구연산나트륨: 90g/dm3
액 온도: 30℃
전류 밀도: 1~4A/dm2
통전(通電) 시간: 3~25초
또한, 실시예 16에 대해서는 이하의 조건으로 중간층을 형성했다.
·Ni층
실시예 1과 동일한 조건으로 Ni층을 형성했다.
·유기물층(유기물층 형성 처리)
그 다음, 형성한 Ni층 표면을 수세 및 산세 후, 계속해서 하기 조건으로 Ni층 표면에 대해 농도 1~30g/L의 카르복시벤조트리아졸(CBTA)을 포함하는 액체 온도 40℃, pH 5의 수용액을 20~120초간 샤워링(showering)하여 분무함으로써 유기물층을 형성했다.
(3) 극박 동층의 형성
중간층 형성 후, 중간층상에 두께 1, 2, 3, 5㎛의 극박 동층을 이하의 조건으로 전기 도금함으로써 형성하여, 캐리어 부착 동박으로 했다.
·극박 동층
구리 농도: 30~120g/L
H2SO4 농도: 20~120g/L
염소: 50~100ppm
레벨링제 1(비스(3설포프로필)디설파이드): 10~30ppm
레벨링제 2(아민 화합물): 10~30ppm
아민 화합물로는 이하의 화학식의 아민 화합물을 이용했다.
[화학식 3]
Figure 112016076049737-pat00003
(상기 화학식에서, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 군에서 선택되는 것이다.)
전해액 온도: 20~80℃
전류 밀도: 10~100A/dm2
(4) 표면 처리층의 형성
그 다음, 극박 동층상에 추가로, 표 1에 나타내는 바와 같이 이하의 조건 중 어느 하나로 조화 처리층을 형성했다.
·조화 조건 a
액 조성
Cu: 10~20g/L
Co: 1~10g/L
Ni: 1~10g/L
pH: 1~4
액 온도: 50~60℃
전류 밀도 Dk: 30~40A/dm2
시간: 0.2~1초
조화 처리층의 중량법으로 측정한 두께를 0.05㎛±0.02㎛의 범위로 조정했다.
아울러, 조화 처리의 중량법으로 측정한 두께는 이하와 같이 산출했다.
조화 처리의 중량법으로 측정한 두께(㎛)=((조화 처리 후의 샘플 중량(g))-(조화 처리 전의 샘플 중량(g)))/(구리의 밀도 8.94(g/cm3)×(샘플의 조화 처리를 갖는 평면의 면적)(cm2))×10000(㎛/cm)
·조화 조건 b
액 조성
Cu: 10~20g/L
Co: 1~10g/L
Ni: 1~10g/L
pH: 1~4
액 온도: 50~60℃
전류 밀도 Dk: 20~30A/dm2
시간: 1~3초
조화 처리층의 중량법으로 측정한 두께를 0.15㎛±0.04㎛의 범위로 조정했다.
·조화 조건 c
액 조성
Cu: 10~20g/L
Co: 1~10g/L
Ni: 1~10g/L
pH: 1~4
액 온도: 40~50℃
전류 밀도 Dk: 20~30A/dm2
시간: 5~8초
조화 처리층의 중량법으로 측정한 두께를 0.25㎛±0.05㎛의 범위로 조정했다.
·조화 조건 d
조화 처리 1→조화 처리 2의 순으로 수행했다.
(1) 조화 처리 1
액 조성: Cu: 10~20g/L, H2SO4: 50~100g/L
액 온도: 25~50℃
전류 밀도: 0.5~54A/dm2
쿨롬양: 2~67As/dm2
(2) 조화 처리 2
액 조성: Cu: 10~20g/L, Ni: 5~15g/L, Co: 5~15g/L
pH: 2~3
액 온도: 30~50℃
전류 밀도: 20~46A/dm2
쿨롬양: 31~45As/dm2
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.35㎛±0.05㎛의 범위로 조정했다.
·조화 조건 e
조화 처리 1→조화 처리 2의 순으로 수행했다.
(1) 조화 처리 1
(액 조성 1)
Cu: 15~35g/L
H2SO4: 10~150g/L
W: 10~50mg/L
도데실 황산나트륨: 10~50mg/L
As: 50~200mg/L
(전기 도금 조건 1)
온도: 30~70℃
전류 밀도: 30~115A/dm2
조화 쿨롬양: 20~450As/dm2
도금 시간: 0.5~15초
(2) 조화 처리 2
(액 조성 2)
Cu: 20~80g/L
H2SO4: 50~200g/L
(전기 도금 조건 2)
온도: 30~70℃
전류 밀도: 3~48A/dm2
조화 쿨롬양: 20~250As/dm2
도금 시간: 1~50초
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.40㎛±0.05㎛의 범위로 조정했다.
·조화 조건 f
조화 처리 1→조화 처리 2의 순으로 수행했다.
(1) 조화 처리 1
(액 조성 1)
Cu: 15~35g/L
H2SO4: 10~150g/L
W: 1~50mg/L
도데실 황산나트륨: 1~50mg/L
As: 1~200mg/L
(전기 도금 조건 1)
온도: 30~70℃
전류 밀도: 20~105A/dm2
조화 쿨롬양: 50~500As/dm2
도금 시간: 0.5~20초
(2) 조화 처리 2
(액 조성 2)
Cu: 20~80g/L
H2SO4: 50~200g/L
(전기 도금 조건 2)
온도: 30~70℃
전류 밀도: 3~48A/dm2
조화 쿨롬양: 50~300As/dm2
도금 시간: 1~60초
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.50㎛±0.05㎛의 범위로 조정했다.
·조화 조건 g
조화 처리 1→조화 처리 2의 순으로 수행했다.
(1) 조화 처리 1
(액 조성 1)
Cu: 10~40g/L
H2SO4: 10~150g/L
(전기 도금 조건 1)
온도: 30~70℃
전류 밀도: 24~112A/dm2
조화 쿨롬양: 70~600As/dm2
도금 시간: 5~30초
(2) 조화 처리 2
(액 조성 2)
Cu: 30~90g/L
H2SO4: 50~200g/L
(전기 도금 조건 2)
온도: 30~70℃
전류 밀도: 4~49A/dm2
조화 쿨롬양: 70~400As/dm2
도금 시간: 5~65초
조화 처리 1, 조화 처리 2의 합계 조화 처리층의 중량법으로 측정한 두께를 0.60㎛±0.05㎛의 범위로 조정했다.
·조화 조건 h
액 조성
Cu: 10~20g/L
Co: 5~20g/L
Ni: 5~20g/L
pH: 1~4
액 온도: 50~60℃
전류 밀도 Dk: 30~40A/dm2
시간: 0.05~0.2초
조화 처리층의 중량법으로 측정한 두께를 0.02㎛±0.02㎛의 범위로 조정했다.
아울러, 조화 처리의 중량법으로 측정한 두께는 이하와 같이 산출했다.
조화 처리의 중량법으로 측정한 두께(㎛)=((조화 처리 후의 샘플 중량(g))-(조화 처리 전의 샘플 중량(g)))/(구리의 밀도 8.94(g/cm3)×(샘플의 조화 처리를 갖는 평면의 면적)(cm2))×10000(㎛/cm)
실시예 2, 4, 6, 10, 13, 20에 대해서는, 조화 처리층상에 내열 처리층, 크로메이트층, 실란커플링 처리층을 이하의 조건으로 형성했다.
·내열 처리
Zn: 0~20g/L
Ni: 0~5g/L
pH: 3.5
온도: 40℃
전류 밀도 Dk: 0~1.7A/dm2
시간: 1초
Zn 부착량: 5~250㎍/dm2
Ni 부착량: 5~300㎍/dm2
·크로메이트 처리
K2Cr2O7
(Na2Cr2O7 혹은 CrO3): 2~10g/L
NaOH 혹은 KOH: 10~50g/L
ZnO 혹은 ZnSO47H2O: 0.05~10g/L
pH: 7~13
욕 온도: 20~80℃
전류 밀도: 0.05~5A/dm2
시간: 5~30초
Cr 부착량: 10~150㎍/dm2
·실란커플링 처리
비닐트리에톡시실란 수용액
(비닐트리에톡시실란 농도: 0.1~1.4wt%)
pH: 4~5
시간: 5~30초
상기와 같이 하여 수득된 실시예 1~24, 비교예 1~5의 캐리어 부착 동박에 대해, 이하의 방법으로 각 평가를 실시했다.
<극박 동층의 두께>
극박 동층의 두께는 이하의 중량법으로 측정했다.
극박 동층에 표면 처리층을 형성하기 전의 캐리어 부착 동박에 대해, 캐리어 부착 동박의 중량을 측정한 후, 극박 동층을 벗겨 내고 캐리어의 중량을 측정하여, 전자와 후자의 차를 극박 동층의 중량으로 정의한다.
·시료의 크기: 10cm×10cm 시트(프레스기로 펀칭한 10cm×10cm 시트)
·시료의 채취: 임의의 3개 부분
·이하의 식에 의해 각 시료의 중량법에 의한 극박 동층의 두께를 산출했다.
중량법에 의한 극박 동층의 두께(㎛)={(10cm×10cm 시트의 캐리어 부착 동박의 중량(g/100cm2))-(상기 10cm×10cm 시트의 캐리어 부착 동박으로부터 극박 동층을 벗겨낸 후의 캐리어의 중량(g/100cm2))｝/구리의 밀도(8.96g/cm3)×0.01(100cm2/cm2)×10000㎛/cm
아울러, 시료의 중량 측정에는 소수점 이하 4자리까지 측정 가능한 정밀 저울을 사용했다. 그리고, 수득된 중량의 측정값을 그대로 상기 계산에 사용했다.
·3개 부분의 중량법에 의한 극박 동층의 두께의 산술 평균값을 중량법에 의한 극박 동층의 두께로 했다.
또한, 정밀 저울로는 IBA-200(AS ONE Corporation)을 이용했으며, 프레스기는 HAP-12(Noguchi Press., Ltd. 제품)를 이용했다.
그 결과, 실시예 1~24, 비교예 1~5 모두에 대해, 극박 동층의 두께가 1~5㎛인 것을 확인했다.
<캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께(D1)>
상기 '<극박 동층의 두께>'와 동일한 중량법에 의한 두께 측정 방법을 이용하여, 극박 동층상에 표면 처리층을 형성한 후의 캐리어 부착 동박에 대해, 캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께(D1)를 구했다.
·구체적으로는 이하의 식으로 각 시료의 중량법으로 측정한 두께(D1)를 산출했다.
캐리어 부착 동박의 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께(㎛)={(10cm×10cm 시트의 표면 처리층을 형성한 후의 캐리어 부착 동박의 중량(g/100cm2))-(상기 10cm×10cm 시트의 캐리어 부착 동박으로부터 표면 처리층을 형성한 극박 동층을 벗겨낸 후의 캐리어의 중량(g/100cm2))｝/구리의 밀도(8.96g/cm3)×0.01(100cm2/cm2)×10000㎛/cm
아울러, 캐리어 부착 동박이 표면 처리층을 갖지 않는 경우에는, 중량법으로 측정한 두께(D1)가 상술한 극박 동층의 두께와 동일한 값이 된다. 또한, '상기 10cm×10cm 시트의 캐리어 부착 동박으로부터 표면 처리층을 형성한 극박 동층을 벗겨낸 후의 캐리어의 중량(g/100cm2)'은 캐리어 부착 동박으로부터 표면 처리층을 형성한 극박 동층을 벗겨낸 후의 캐리어상에 잔존한 중간층의 중량을 포함한다.
<수지 기판상에 잔존하는 층의 최대 두께(D2)-중량법으로 측정한 두께(D1)>
각 실시예, 비교예의 캐리어 부착 동박(극박 동층에 표면 처리를 수행한 캐리어 부착 동박은 그 표면 처리 후의 캐리어 부착 동박)을 극박 동층측부터 프리프레그(비스말레이미드 트리아진 수지 기판)에 압력: 20kgf/cm2, 220℃에서 2시간의 조건하에서 가열 프레스하여 적층한 후, 캐리어 부착 동박으로부터 캐리어를 박리하고 프리프레그상에 잔존하는 층의 최대 두께(D2)를, 집속 이온 빔을 이용해 SIM(Scanning Ion Microscope: 주사 이온 현미경) 이미지를 관측함으로써 측정했다. 도 6에 상기 SIM 이미지의 예를 나타낸다. D2는 도 6의 SIM 이미지에 나타내는 바와 같이, 상기 캐리어를 박리한 후 프리프레그상에 잔존하는 층에 대해, 판 두께 방향과 평행하면서 TD 방향(캐리어의 폭 방향)과 평행한 단면에서, 수평면(수평한 선)에서 보았을 때의 최고점의 높이와 최저점의 높이의 차의 최대값(가장 두꺼워져 있는 부분의 해당 두께)을 나타낸다. 여기서, 수평면(수평한 선)은 SIM의 사진 또는 SIM 이미지를 표시하는 디스플레이의 하측 테두리와 평행한 방향(평행한 선)으로 한다. 그리고, 우선 사진 또는 디스플레이의 하측 테두리와 평행 방향으로 샘플 길이 100㎛가 들어가는 배율로 관찰하여, 사진 또는 디스플레이의 하측 테두리와 상기 샘플이 평행이 되도록 샘플이 놓여 있는 스테이지의 위치를 조정한다. 그 후, 육안으로 프리프레그상에 잔존하는 층의 최대 두께(D2s)가 크다고 생각되는 부분에 대해 확대 관찰을 수행한다. 그리고, 확대 관찰하는 시야는, 도 6과 같이 SIM 이미지에 대해 횡 방향(판 두께 방향과 수직한 방향이며 TD 방향과 평행한 방향)으로 길이 8㎛이며, 또한 극박 동층, 나아가 표면 처리층을 형성한 경우에는 표면 처리층을 포함하는 범위로 한다. 그리고, 상기 시야에 대해, 캐리어 박리 후에 프리프레그상에 잔존하는 층의 최대 두께(D2s)를 도 6과 같이 측정한다. 그리고, 10 시야에 대해 동일한 측정을 수행하여, 10 시야에서의 D2s 최대값을, 캐리어 부착 동박을 극박 동층측부터 비스말레이미드 트리아진 수지 기판에 압력: 20kgf/cm2, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 붙인 후, 캐리어를 박리하고 수지 기판상에 잔존하는 층의 최대 두께 D2로 했다. 그리고, 수지 기판상에 잔존하는 층의 최대 두께(D2)-중량법으로 측정한 두께(D1)를 산출했다.
<회로 형성성: M-SAP 회로를 형성한 후의 회로의 에지 끌림부(스커팅부)의 평가>
캐리어 부착 동박(극박 동층에 표면 처리가 실시된 캐리어 부착 동박은 그 표면 처리 후의 캐리어 부착 동박)을 극박 동층측부터 비스말레이미드 트리아진 수지 기판에 붙인 후, 캐리어를 박리했다. 계속해서, 노출된 극박 동층 표면에, 극박 동층의 두께가 5㎛, 3㎛ 및 2㎛인 경우에는 두께가 1㎛가 될 때까지 하프 에칭을 수행하고, 또한 극박 동층의 두께가 1㎛인 것은 그대로 하프 에칭하지 않고, 각각 15㎛ 폭의 패턴 구리 도금층을 L/S=12㎛/12㎛가 되도록 형성하고, 그 후 에칭을 수행하여 M-SAP 회로를 형성했다.
이 때의 에칭 조건을 이하에 나타낸다. 그리고, 상기 회로에 대해 선 길이 1mm의 부분을 100개(즉, 선 길이 1mm의 회로를 100개) 평면 관찰하여, 에지 끌림부의 길이를 측정했다. 상기 측정으로 수득된 회로의 에지 끌림부의 최대 길이에 대해, 이하의 기준으로 회로 형성성을 평가했다. 도 5에 상기 에지 끌림부를 나타낸 회로의 평면 관찰 사진을 나타낸다. 에지 끌림부는 도 5에 나타내는 바와 같이, 회로 바닥에 얇게 발생하는 에칭 잔사이다.
(에칭 조건)
·에칭 형식: 스프레이 에칭
·스프레이 노즐: 풀-콘형
·스프레이압: 0.10MPa
·에칭액 온도: 30℃
·에칭액 조성:
H2O2: 18g/L
H2SO4: 92g/L
Cu: 8g/L
첨가제: FE-830IIW3C(JCU CORPORATION 제품) 적당량
(회로 형성성의 평가 기준)
배선간 쇼트 다량 발생 또는 단선 다량 발생 등의 회로 형성 불량 상태: ××
에지 끌림부의 최대 길이가 5㎛ 이상이지만, 배선간 쇼트에는 이르지 않음: ×
에지 끌림부의 최대 길이가 2㎛ 이상 5㎛ 미만: ○
에지 끌림부의 최대 길이가 0.5㎛ 이상 2㎛ 미만: ○○
에지 끌림부의 최대 길이가 0.5㎛ 미만: ○○○
<동박 레진의 밀착성 평가>
상기 '회로 형성성: M-SAP 회로를 형성한 후의 회로의 에지 끌림부의 평가'에서 형성한 M-SAP 회로에 대해, 상기 '선 길이 1mm의 회로를 100개' 관찰했을 때, 상기 회로의 벗겨짐이나 들뜸이 하나라도 관찰된 경우를 ×로 하고, 상기 회로의 벗겨짐이나 들뜸이 전혀 관찰되지 않은 경우를 ○로 평가했다.
시험 조건 및 시험 결과를 표 1에 나타낸다.
[표 1]
Figure 112016076049737-pat00004

Claims (23)

  1. 캐리어, 중간층 및 극박 동층을 이 순서대로 구비한 캐리어 부착 동박에 있어서,
    상기 캐리어 부착 동박의 상기 캐리어 및 중간층을 제외한 부분의 중량법으로 측정한 두께를 D1이라 하고,
    상기 캐리어 부착 동박을 극박 동층측부터 비스말레이미드 트리아진 수지 기판에 압력: 20kgf/cm2, 220℃에서 2시간의 조건하에서 가열 프레스함으로써 붙인 후, 상기 캐리어를 박리하고 상기 수지 기판상에 잔존하는 층의 최대 두께를 D2라 할 때,
    D2-D1이 0.30~3.83㎛인 캐리어 부착 동박.
  2. 제1항에 있어서,
    상기 D2-D1이 0.30~3.50㎛인 캐리어 부착 동박.
  3. 제2항에 있어서,
    상기 D2-D1이 0.30~2.80㎛인 캐리어 부착 동박.
  4. 제3항에 있어서,
    상기 D2-D1이 0.30~2.58㎛인 캐리어 부착 동박.
  5. 제4항에 있어서,
    상기 D2-D1이 0.30~1.20㎛인 캐리어 부착 동박.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박이 캐리어의 한쪽 면측에 중간층 및 극박 동층을 캐리어로부터 볼 때 이 순서로 갖는 경우에는, 상기 캐리어 부착 동박의 상기 극박 동층측 및 상기 캐리어측의 적어도 한쪽 표면 또는 양쪽 표면에, 또는
    제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박이 캐리어의 양쪽 면측에 중간층 및 극박 동층을 캐리어로부터 볼 때 이 순서로 갖는 경우에는, 상기 캐리어 부착 동박의 상기 한쪽 또는 양쪽의 극박 동층측의 표면에,
    조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 갖는 캐리어 부착 동박.
  7. 제6항에 있어서,
    상기 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단독체 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층인 캐리어 부착 동박.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 극박 동층상에 수지층을 구비하는 캐리어 부착 동박.
  9. 제6항에 있어서,
    상기 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층상에 수지층을 구비하는 캐리어 부착 동박.
  10. 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박을 이용하여 제조한 적층체.
  11. 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박 및 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 단면의 일부 또는 전부가 상기 수지로 덮여있는 적층체.
  12. 하나의 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박을 상기 캐리어측 또는 상기 극박 동층측부터, 다른 하나의 상기 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 동층측에 적층한 적층체.
  13. 제10항에 따른 적층체를 이용한 프린트 배선판의 제조 방법.
  14. 제11항에 따른 적층체를 이용한 프린트 배선판의 제조 방법.
  15. 제12항에 따른 적층체를 이용한 프린트 배선판의 제조 방법.
  16. 제10항에 따른 적층체의 어느 한쪽 또는 양쪽 면에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후, 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 극박 동층 또는 상기 캐리어를 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법.
  17. 제11항에 따른 적층체의 어느 한쪽 또는 양쪽 면에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후, 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 극박 동층 또는 상기 캐리어를 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법.
  18. 제12항에 따른 적층체의 어느 한쪽 또는 양쪽 면에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후, 상기 적층체를 구성하고 있는 캐리어 부착 동박으로부터 상기 극박 동층 또는 상기 캐리어를 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법.
  19. 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법.
  20. 제15항에 따른 방법으로 제조된 프린트 배선판을 이용한 전자 기기의 제조 방법.
  21. 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및
    상기 캐리어 부착 동박과 절연 기판을 적층한 후, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 동박 적층판을 형성하고,
    그 후, 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 MSAP법 중 어느 한 방법으로 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  22. 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
    상기 캐리어 또는 상기 극박 동층을 박리시키는 공정, 및
    상기 캐리어 또는 상기 극박 동층을 박리시킨 후 상기 극박 동층 또는 상기 캐리어를 제거함으로써, 상기 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면에 형성한 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.
  23. 제1항 내지 제5항 중 어느 한 항에 따른 캐리어 부착 동박의 상기 극박 동층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정,
    상기 캐리어 부착 동박의 수지 기판과 적층한 측의 반대측의 극박 동층측 표면 또는 상기 캐리어측 표면에 수지층 및 회로의 2층을 적어도 1회 형성하는 공정, 및
    상기 수지층 및 회로의 2층을 형성한 후, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 동층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법.
KR1020160099669A 2015-08-06 2016-08-04 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 Active KR101956428B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015156528 2015-08-06
JPJP-P-2015-156528 2015-08-06

Publications (2)

Publication Number Publication Date
KR20170017799A KR20170017799A (ko) 2017-02-15
KR101956428B1 true KR101956428B1 (ko) 2019-03-08

Family

ID=58047756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160099669A Active KR101956428B1 (ko) 2015-08-06 2016-08-04 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법

Country Status (6)

Country Link
US (1) US10251283B2 (ko)
JP (1) JP6190500B2 (ko)
KR (1) KR101956428B1 (ko)
CN (1) CN106455342B (ko)
MY (1) MY177771A (ko)
TW (1) TWI638591B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6006445B1 (ja) 2015-07-27 2016-10-12 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN109716871B (zh) * 2016-10-06 2023-02-17 三井金属矿业株式会社 多层布线板的制造方法
US10057984B1 (en) * 2017-02-02 2018-08-21 Chang Chun Petrochemical Co., Ltd. Composite thin copper foil and carrier
JP7088170B2 (ja) * 2017-03-28 2022-06-21 昭和電工マテリアルズ株式会社 コアレス基板用プリプレグ、コアレス基板及び半導体パッケージ
CN107245735A (zh) * 2017-05-26 2017-10-13 东强（连州）铜箔有限公司 一种高耐药性和耐热性合金铜箔的镀液和制备方法
WO2019018709A1 (en) * 2017-07-21 2019-01-24 Temple University-Of The Commonwealth System Of Higher Education NEW MULTI-METALLIC CATALYSTS AND ASSOCIATED DEVICES AND METHODS OF USE
US10373951B1 (en) * 2018-06-25 2019-08-06 Intel Corporation Package-embedded thin-film capacitors, package-integral magnetic inductors, and methods of assembling same
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
CN110996536B (zh) * 2019-12-25 2023-06-02 广东生益科技股份有限公司 一种载体铜箔及其制备方法和应用
CN111356309B (zh) * 2020-04-15 2021-04-23 江苏普诺威电子股份有限公司 具有高线路对位精度的多层电路板的制作方法
US11842958B2 (en) * 2022-03-18 2023-12-12 Chun-Ming Lin Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure
US12087662B1 (en) 2023-06-12 2024-09-10 Chun-Ming Lin Semiconductor package structure having thermal management structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014201829A (ja) 2013-04-03 2014-10-27 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP2014201830A (ja) 2013-04-03 2014-10-27 Jx日鉱日石金属株式会社 キャリア付銅箔及びその製造方法、極薄銅層、並びにプリント配線板
JP2014201778A (ja) 2013-04-02 2014-10-27 Jx日鉱日石金属株式会社 キャリア付き銅箔
JP2015026654A (ja) 2013-07-24 2015-02-05 Jx日鉱日石金属株式会社 キャリア付銅箔及びそれを用いた銅張積層板

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431803A (en) 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
JP2001068804A (ja) * 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP3261119B2 (ja) 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
US6660406B2 (en) * 2000-07-07 2003-12-09 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP3973197B2 (ja) * 2001-12-20 2007-09-12 三井金属鉱業株式会社 キャリア箔付電解銅箔及びその製造方法
US7691487B2 (en) 2002-07-04 2010-04-06 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil with carrier foil
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
EP1531656A3 (en) 2003-11-11 2007-10-03 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4087369B2 (ja) 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
JP4804806B2 (ja) 2005-06-13 2011-11-02 新日鐵化学株式会社 銅張積層板及びその製造方法
JP4429979B2 (ja) 2005-06-29 2010-03-10 古河電気工業株式会社 キャリア付き極薄銅箔及びキャリア付き極薄銅箔の製造方法
CN101636527B (zh) 2007-03-15 2011-11-09 日矿金属株式会社 铜电解液和使用该铜电解液得到的两层挠性基板
MY150825A (en) 2008-11-25 2014-02-28 Jx Nippon Mining & Metals Corp Copper foil for printed circuit
TW201037105A (en) 2009-03-23 2010-10-16 Nippon Mining Co Double layered flexible board, and copper electrolytic liquid for making the same
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
JP5242710B2 (ja) 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
WO2012046804A1 (ja) 2010-10-06 2012-04-12 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
WO2013031913A1 (ja) * 2011-08-31 2013-03-07 Jx日鉱日石金属株式会社 キャリア付銅箔
JP5352748B1 (ja) 2012-10-26 2013-11-27 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5358740B1 (ja) 2012-10-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5427943B1 (ja) 2012-11-09 2014-02-26 Ｊｘ日鉱日石金属株式会社 圧延銅箔、表面処理銅箔、積層板及びプリント基板
CN105142897B (zh) 2013-03-29 2018-09-28 Jx日矿日石金属株式会社 附载体铜箔、印刷配线板、覆铜积层板、电子机器及印刷配线板的制造方法
JP6403969B2 (ja) 2013-03-29 2018-10-10 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
CN104125711B (zh) 2013-04-26 2017-10-24 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
TW201504038A (zh) 2013-06-04 2015-02-01 Jx Nippon Mining & Metals Corp 附載體銅箔、覆銅積層板、印刷配線板、電子機器及附載體銅箔之製造方法
US9955583B2 (en) 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP6166614B2 (ja) 2013-07-23 2017-07-19 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP5758035B2 (ja) 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2015134953A (ja) * 2014-01-17 2015-07-27 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP6367687B2 (ja) 2014-10-30 2018-08-01 Ｊｘ金属株式会社 表面処理銅箔及び積層板
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6006445B1 (ja) 2015-07-27 2016-10-12 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014201778A (ja) 2013-04-02 2014-10-27 Jx日鉱日石金属株式会社 キャリア付き銅箔
JP2014201829A (ja) 2013-04-03 2014-10-27 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP2014201830A (ja) 2013-04-03 2014-10-27 Jx日鉱日石金属株式会社 キャリア付銅箔及びその製造方法、極薄銅層、並びにプリント配線板
JP2015026654A (ja) 2013-07-24 2015-02-05 Jx日鉱日石金属株式会社 キャリア付銅箔及びそれを用いた銅張積層板

Also Published As

Publication number Publication date
JP6190500B2 (ja) 2017-08-30
CN106455342A (zh) 2017-02-22
KR20170017799A (ko) 2017-02-15
JP2017036496A (ja) 2017-02-16
CN106455342B (zh) 2019-07-30
US20170042044A1 (en) 2017-02-09
US10251283B2 (en) 2019-04-02
MY177771A (en) 2020-09-23
TW201717712A (zh) 2017-05-16
TWI638591B (zh) 2018-10-11

Similar Documents

Publication Publication Date Title
KR101975086B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101956428B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101983883B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
KR101943154B1 (ko) 캐리어 부착 동박, 적층체, 적층체의 제조 방법, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR20180064311A (ko) 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR20170000786A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US20160381805A1 (en) Copper foil with carrier, laminate, printed wiring board, and method of producing electronic devices
JP7002200B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160804

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180321

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190304

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220216

Start annual number: 4

End annual number: 4