[go: up one dir, main page]

KR101931798B1 - 다중 터널 정션 구조를 가지는 발광 다이오드 - Google Patents

다중 터널 정션 구조를 가지는 발광 다이오드 Download PDF

Info

Publication number
KR101931798B1
KR101931798B1 KR1020170120141A KR20170120141A KR101931798B1 KR 101931798 B1 KR101931798 B1 KR 101931798B1 KR 1020170120141 A KR1020170120141 A KR 1020170120141A KR 20170120141 A KR20170120141 A KR 20170120141A KR 101931798 B1 KR101931798 B1 KR 101931798B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
tunnel junction
type
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170120141A
Other languages
English (en)
Inventor
김진모
Original Assignee
주식회사 썬다이오드코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 썬다이오드코리아 filed Critical 주식회사 썬다이오드코리아
Priority to KR1020170120141A priority Critical patent/KR101931798B1/ko
Priority to US16/648,662 priority patent/US11152537B2/en
Priority to PCT/KR2018/010245 priority patent/WO2019059561A1/ko
Application granted granted Critical
Publication of KR101931798B1 publication Critical patent/KR101931798B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H01L33/0016—
    • H01L33/08—
    • H01L33/36—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes

Landscapes

  • Led Devices (AREA)

Abstract

다중 터널정션을 가지는 발광 다이오드가 제공된다. 이는 공통 전극층과, 공통 전극층 하면과 상면에 각각 배치된 제1 및 제2 터널정션층과, 제1 터널정션층의 하면에 배치된 제1 발광구조와, 제2 터널정션층의 상면에 배치된 제2 발광구조를 포함할 수 있다. 공통 전극층을 상하에 각각 청색과 녹색을 발광하는 발광 구조를 배치할 수 있다. n형 반도체로 형성되는 공통 전극을 통해 제1 발광구조와 제2 발광구조에 정공을 주입함으로써 전류 펼침 효과가 향상되어 발광 효율이 좋아진다. 외부에 노출되는 최상위면에 n형 반도체층을 배치할 수 있기 때문에, 후속 공정에서 손상될 우려를 감소시킬 수 있다.

Description

다중 터널 정션 구조를 가지는 발광 다이오드{MULTI TUNNEL JUNCTION LIGHT EMITTING DIODE}
본 발명은 발광 다이오드 분야에 관한 것으로서, 보다 상세하게는 다중 터널정션 구조를 포함하는 발광 다이오드에 관한 것이다.
일반적으로, 발광 다이오드의 기본적인 모델은 n-형 캐리어층과 p-형 캐리어층 사이에 개재된 활성 영역을 포함하는 것이다. 활성 영역이 두께를 가지고 2개의 캐리어층의 조성이 다를 경우에, 활성 영역에는 단일 또는 다중의 양자 우물 구조가 형성된다. 바이어스가 인가되면, n-형 캐리어층과 p-형 캐리어층은 각각 활성 영역으로 n-형 캐리어와 p-형 캐리어를 운반하고, 활성 영역에서 n-형 캐리어와 p-형 캐리어가 재결합하면서 발광하게 된다.
발광 다이오드가 조명 장치에 이용되기 위해서는 자연광과 유사한 백색광을 발광하여야 한다. 이를 위해서는 발광 칩의 발광색을 백색으로 전환하는 필터 또는 인광체와 같은 색전환 요소가 이용된다. 이를테면, GaN과 같이 청색을 발광하는 질화물 반도체 발광 칩에 황색 인광체를 결합하여 백색광을 방출하는 조명 장치가 많이 이용되고 있다. 청색 발광 다이오드 칩은 작동 중에 높은 열을 발생시키는데, 그 열에 의해 색변환을 위해 결합되는 기존의 인광체가 영향을 받는 문제점이 있다.
한국 특허출원 10-2005-0013593
본 발명은 다중 터널정션과 다중 발광 구조를 포함하는 발광 다이오드를 제공한다.
본 발명은 발광 다이오드를 제공하며, 이는: 공통 전극층; 상기 공통 전극층 하면과 상면에 각각 배치된 제1 및 제2 터널정션층; 상기 제1 터널정션층의 하면에 배치된 제1 발광구조; 및 상기 제2 터널정션층의 상면에 배치된 제2 발광구조;를 포함한다.
상기 제1 발광구조는: 제1 활성영역을 사이에 개재한 제1 n형 구속층과 제1 p형 구속층을 포함하고, 상기 제1 p형 구속층이 상기 제1 터널정션층에 접하는 것일 수 있다.
상기 제2 발광구조는: 제2 활성영역을 사이에 개재한 제2 p형 구속층과 제2 n형 구속층을 포함하고, 상기 제2 p형 구속층이 상기 제2 터널정션층에 접하는 것일 수 있다.
여기에서 상기 공통 전극층은 n형 반도체일 수 있다.
상기 공통 전극층의 상면의 일부를 노출하기 위하여 상기 공통 전극층의 상위층들을 제거한 제2 메사구조와, 상기 제2 메사구조에 의해 노출된 상기 공통 전극층의 상면에 형성된 포지티브 금속 콘택을 포함할 수 있다.
상기 제1 n형 구속층의 상면의 일부를 노출하기 위하여 상기 제1 n형 구속층의 상위층들을 제거한 제1 메사구조와, 상기 제1 메사구조에 의해 노출된 상기 제1 n형 구속층의 상면에 형성된 제1 네거티브 금속 콘택을 포함할 수 있다.
상기 제2 n형 구속층의 상면에 형성된 제2 네거티브 금속 콘택을 더 포함하는 것인, 발광 다이오드.
상기 제1 발광구조는 청색을 발광하는 것일 수 있고, 상기 제2 발광구조는 녹색을 발광하는 것일 수 있다.
본 발명에 따르면, 다중 터널정션을 가지는 발광 다이오드가 제공된다. 이러한 다중 터널정션은 다중 발광 구조를 구성할 수 있도록 한다. 이를테면, 본 발명의 발광 다이오드는 제1 발광구조는 청색 소자로 제2 발광 구조는 녹색 소자로 구성할 수 있고, 적색 색변환 요소나 별도의 발광구조를 적용하여 백색 발광 다이오드를 구현할 수 있다. 이를테면, 상하면에 터널정션층을 가지는 공통 전극층을 2개 이상 배치하고, 발광구조를 3개 이상 배치할 경우 그 자체로 백색 다이오드를 구현할 수 있다. 또한 본 발명의 다중 터널정션을 가지는 발광 다이오드는 마이크로 LED 분야에도 바람직하게 적용될 수 있다. 공통 전극층에 n형 반도체를 적용함으로써 전류 펼침 효과를 높이고 발광 효율을 개선한다. 나아가, 최상위면에 노출되는 반도체층을 n형 반도체로 적용할 수 있기 때문에, 후속 공정에서 손상되는 것을 억제할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 개략적으로 도시한 도면이다.
도 2a 내지 2h는 도 1의 발광 다이오드를 제조하는 과정을 보여주는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 개략적으로 도시한 도면이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
간략히 설명하면, 본 발명은 다중 발광 구조 및 다중 터널정션을 포함하는 발광 다이오드에 관한 것이다. 본 발명의 바람직한 실시예는 공통 전극층의 상하측에 2개의 발광 구조가 배치된 구조를 제공한다. 공통 전극층은 예를 들어 n형 반도체층으로 형성될 수 있고, 공통 전극의 하면과 상면에 제1 터널정션층과 제2 터널정션층이 각각 배치된다. 제1 발광 구조는 제1 터널정션층의 하면에 접하도록 배치되고, 제2 발광 구조는 제2 터널정션층의 상면에 접하도록 배치된다. 구체적으로는, 제1 발광 구조와 제2 발광 구조는 각각 p형 구속층이 터널정션층과 접하도록 배치되어, 공통 전극층을 통해 제1 및 제2 발광 구조의 활성 영역으로 정공이 주입된다. 본 발명의 다중 발광 구성은 전류 펼침 효과를 향상시킬 수 있을 뿐만 아니라, p형 반도체층의 노출을 억제함으로써 다양한 후속 공정에서 상대적으로 손상 발생이 줄어들게 된다. 또한 본 발명의 다중 발광 다이오드는 청색과 녹색과 같은 다양한 발광색 조합을 구성할 수 있고, 이는 적용 가능한 인광체에 대한 선택의 폭을 넓혀준다.
하기에서, 본 발명의 발광 다이오드에 적용되는 기판(S)으로는 사파이어, SiC, ZnO, GaN, AlN 등이 적용될 수 있다. 또한, n형 구속층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에서 선택될 수 있고, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 및 AlInN 중의 하나일 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. p형 구속층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료에서 선택될 수 있고, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중의 하나일 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 활성영역은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)을 포함할 수 있다. 터널 정션층은 각각 n형 도펀트와 p형 도펀트가 상대적으로 더 높은 농도로 포함되도록 형성할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드에 대한 개략적인 단면도이다.
도 1을 참조하여, 본 발명의 바람직한 실시예에 따른 발광 다이오드는 공통 전극층(31)의 하부와 상부에 각각 배치된 제1 발광 구조와 제2 발광 구조를 포함한다. 공통 전극층(31)과 제1 발광 구조 사이와 공통 전극층(31)과 제2 발광 구조 사이에는 각각 제1 및 제2 터널정션층(32, 33)이 배치된다. 제1 발광 구조와 제2 발광 구조는 예를 들어 각각 청색과 녹색을 발광하는 것일 수 있다.
공통 전극층(31)은 n형 반도체일 수 있으며, 예를 들어 n-GaN일 수 있으나 그에 한정되는 것은 아니다.
제1 터널정션층(32)은 공통 전극층(31)의 하면에 배치된다. 제1 터널정션층(32)은 예를 들어 공통 전극층(31) 측으로부터 아래 방향으로 n++-GaN층과 p++-GaN층이 순차로 적층된 구조일 수 있다.
제1 터널정션층(32)의 아래에는 제1 발광 구조가 배치된다. 제1 발광 구조는 제1 터널정션층(32)으로부터 아래 방향으로 순차로 배치된 제1 p형 구속층(13), 제1 활성영역(12), 및 제1 n형 구속층(11)을 포함한다.
제2 터널정션층(33)은 공통 전극층(31)의 상면에 배치된다. 제2 터널정션층(33)은 예를 들어 공통 전극층(31) 측으로부터 위 방향으로 n++-GaN층과 p++-GaN층이 순차로 적층된 구조일 수 있다.
제2 터널정션층(33)의 위에는 제2 발광 구조가 배치된다. 제2 발광 구조는 제2 터널정션층(33)으로부터 위 방향으로 순차로 배치된 제2 n형 구속층(23), 제2 활성영역(22), 및 제2 p형 구속층(21)을 포함한다.
본 발명의 발광 다이오드는 공통 전극층(31)의 상면의 일부를 노출하기 위한 제2 메사구조(52)를 포함할 수 있다. 제2 메사구조(52)의 측면의 식각된 부위에 의해 노출된 공통 전극층(31)의 상면에는 포지티브 금속 콘택(40)이 배치될 수 있다.
발광 다이오드는 또한 제1 n형 구속층(11)의 상면의 일부를 노출하기 위하여 제1 n형 구속층(11)의 상위층들을 제거한 제1 메사구조(51)를 포함할 수 있다. 제1 메사구조(51)의 측면의 식각된 부위에 의해 노출된 제1 n형 구속층(11)의 상면에는 제1 네거티브 금속 콘택(41)이 배치될 수 있다.
참고적으로, 위에서 설명한 메사식각에서 공통 전극층(31)과 제1 n형 구속층(11)의 노출되는 부위는, 도시한 예와는 달리, 공통 전극층(31)과 제1 n형 구속층의 상면 부위가 조금 더 깊이 식각될 수 있다.
또한 발광 다이오드는 제2 n형 구속층(23)의 상면에 배치되는 제2 네거티브 금속 콘택(42)을 포함할 수 있다.
제1 활성영역(12)과 제2 활성 영역에는 다중 양자 우물 구조가 배치될 수 있다.
공통 전극층(31)과 접속된 포지티브 금속 콘택(40)과, 제1 n형 구속층(11) 및 제2 n형 구속층(23)에 각각 접속된 제1 및 제2 네커티브 금속 콘택(41, 42)을 통해 전류를 인가하게 되면, 공통 전극층(31)을 통해 정공이 주입되고 제1 및 제2 n형 구속층(13, 23)에 의해 전자가 주입된다. 이렇게 주입된 정공과 전자는 제1 및 제2 활성영역(12, 22)에서 결합되어 제1 및 제2 발광구조가 각각 발광하게 된다.
이와 같이, n-GaN과 같은 n형 반도체로 마련되는 공통 전극층(31)의 하면과 상면에 각각 제1 및 제2 터널정션층(32, 33)이 배치되기 때문에 공통 전극층(31)을 통해 제1 활성영역(12)과 제2 활성영역(22)으로 정공을 주입할 수 있게 되어, 2개의 발광 구조가 적층된 발광 다이오드를 구현할 수 있게 된다. 더구나, 이와 같은 본 발명의 발광 다이오드 구조는 정공을 주입하는 공통 전극층(31)을 n형 반도체로 형성하는 것이 가능하기 때문에, 기존의 p형 반도체로 정공 주입층을 형성하는 것에 비해, 공통 전극층(31)에서의 전류 펼침이 잘 이루어져서 발광 다이오드의 발광 효율이 좋다.
더불어, 본 발명의 발광 다이오드는 최상층에 배치되는 반도체층이 n형 반도체층일 수 있다. 이러한 구조는, p형 반도체층이 최상층에서 배치되어 노출되는 기존의 발광 다이오드 구조에 비해, 전체 구조의 적층이 완료된 이후에 수행되는 공정 중에 발생할 수 있는 반도체층의 손상이 억제될 수 있는 효과도 거둘 수 있다. 또한, 모든 금속 콘택(40, 41, 42)들이 n형 반도체층 상에 형성되기 때문에, 접착력이 상대적으로 좋다.
이상과 같은 2개의 발광 구조가 적층된 본 발명의 발광 다이오드는 예를 들어 제1 발광구조는 청색을 발광하고 제2 발광구조는 녹색을 발광하도록 구성하는 식으로 2가지의 색 조합을 구현할 수 있다. 이 경우, 적색 색변환 요소를 적용하여 간단하게 백색발광을 구현할 수 있다. 따라서, 본 발명의 다이오드에는 백색광을 발광하기 위해 갈륨 기반 청색 소자에 적용되는 변색 문제를 일으키는 Ce3+:YAG(cerium-doped yttrium aluminum garnet)를 적용하지 않아도 된다.
이상에서 설명한 본 발명의 바람직한 실시예에 따른 발광 소자는 아래와 같은 과정을 통해 제조될 수 있다.
도 2a 내지 도 2g는 본 발명의 발광 다이오드의 제조과정을 설명하기 위해 도시한 도면이다.
도 2a에 나타낸 바와 같이, 예를 들어 사파이어와 같은 기판(s) 상에 제1 발광 구조를 위한 적층 구조를 형성한다. 이는 기판(s) 상에 제1 n형 구속층(11), 제1 활성영역을 위한 층(120), 및 제1 p형 구속층을 위한 층(130) 들을 순차로 적층하여 구현될 수 있다. 여기서, 제1 n형 구속층(11)은 예를 들어 n-GaN일 수 있고, 제1 p형 구속층을 위한 층(130)은 p-GaN일 수 있다.
도 2b에 나타낸 바와 같이, 도 2a에서 형성된 구조의 제1 p형 구속층(11) 상에 제1 터널정션층을 위한 층(320)을 형성한다. 이는 아래에서부터 위 방향으로 p++-GaN층과 n++-GaN층이 적층된 구조가 적용될 수 있다.
도 2c에 나타낸 바와 같이, 제1 터널정션층을 위한 층(320) 상에 n-GaN으로 공통 전극층을 위한 층(310)을 형성한다.
이어, 도 2d에 나타낸 바와 같이, 공통 전극층을 위한 층(310) 상에 제2 터널정션층을 위한 층(330)을 형성한다. 이를테면, 공통 전극층을 위한 층(310) 상에 아래에서부터 위로 n++-GaN층과 p++-GaN층을 순차로 적층한다.
도 2e에 나타낸 바와 같이, 제2 터널정션을 위한 층(330) 상에 제2 발광구조를 위한 적층구조를 형성한다. 이를테면, 제2 터널정션층을 위한 층(330) 상에 제2 p형 구속층을 위한 층(230), 제2 활성영역을 위한 층(220), 및 제2 n형 구속층(210)을 위한 층을 순차로 형성한다. 제2 p형 구속층을 위한 층(230)과 제2 n형 구속층을 위한 층(210)은 각각 p-GaN과 n-GaN으로 형성한다.
이어서, 도 2f에 나타낸 바와 같이, 제1 메사구조(51)를 형성한다. 제1 메사구조는 제1 n형 구속층(11)의 상면 일부를 노출하도록 그 상위에 있는 층들의 일부를 제거하는 것으로 형성될 수 있다. 제1 메사구조(51)를 형성함으로써 제1 발광 구조의 제1 n형 구속층(11), 제1 활성영역(12), 제1 p형 구속층(13), 제1 터널정션층(32), 및 공통 전극층(31)의 형태가 완성된다.
도 2g에 나타낸 바와 같이, 공통 전극층(31)의 상면 일부가 노출되도록 제2 메사구조(52)를 형성한다. 제2 메사구조(52)는 공통 전극층(31) 상의 제2 터널정션층을 위한 층(330), 제2 p형 구속층을 위한 층(230), 제2 활성영역을 위한 층(220), 및 제2 n형 구속층을 위한 층(210)을 부분적으로 제거하여 형성한다. 제2 메사구조(52)를 형성함으로써 제2 발광 구조의 제2 p형 구속층(21), 제2 활성영역(22), 제2 n형 구속층(23), 및 제2 터널정션층(33)의 형태가 완성된다.
도 2h와 같이, 상면이 노출된 공통 전극층(31), 제1 n형 구속층(11), 제2 n형 구속층(23) 상에 각각 포지티브 금속 콘택(40), 제1 네거티브 금속 콘택(41), 및 제2 네거티브 금속 콘택(42)을 형성한다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 개략적으로 도시한 단면도이다.
도 3에 도시한 다른 실시예는 3개 이상의 활성영역(12, 22, 62)을 포함하는 구성을 보여준다. 도 3의 예는 도 1의 바람직한 실시예의 발광 다이오드의 최상층에는 제3 활성영역(62)의 하면에 배치된 제2 n형 구속층(24)이 공통으로 사용된다. 그 위에 제3 활성영역(62)이 형성되고, 제3 활성영역(62) 상에 제3 p형 구속층(63)이 배치된다. 제3 p형 구속층(63) 상에 제3 터널정션층(34)이 배치되고, 그 위에 최상위 n형 반도체층(61) 배치될 수 있다. 이런 식으로 다수의 발광 구조를 계속적으로 위 방향으로 적층할 수 있다. 도 3의 발광 다이오드는 메사구조(53)과 포지티브 콘택(43)을 배치할 수 있으며, 이러한 구성 자체적으로 백색 다이오드를 구현할 수 있다.
도 2 및 도 3에 도시한 예의 본 발명의 발광 다이오드는 발광 구조들 마다 개별적으로 구동시킬 수 있고, 이 경우 원하는 색을 발광하도록 할 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
11: 제1 n형 구속층 12: 제1 활성영역
13: 제1 p형 구속층 21: 제2 p형 구속층
22: 제2 활성영역 23: 제2 n형 구속층
31: 공통 전극층 32: 제1 터널정션층
33: 제2 터널정션층 40: 포지티브 금속 콘택
41: 제1 네거티브 금속 콘택 42: 제2 네거티브 금속 콘택
43: 제3 포지티브 금속 콘택 51: 제1 메사구조
52: 제2 메사구조 53: 제3 메사구조
61: n형 반도체층 62: 제3 활성영역
63: 제3 p형 구속층

Claims (9)

  1. 발광 다이오드로서:
    n형 반도체인 공통 전극층;
    상기 공통 전극층 하면과 상면에 각각 배치된 제1 및 제2 터널정션층;
    상기 제1 터널정션층의 하면에 배치된 제1 발광구조; 및
    상기 제2 터널정션층의 상면에 배치된 제2 발광구조;를 포함하고,
    상기 제1 터널정션층은 상기 공통 전극층 측으로부터 아래 방향으로 n++-GaN층과 p++-GaN층이 순차로 적층된 구조이고, 상기 제2 터널정션층은 상기 공통 전극층 측으로부터 위 방향으로 n++-GaN층과 p++-GaN층이 순차로 적층된 구조인 발광 다이오드.
  2. 청구항 1에 있어서, 상기 제1 발광구조는:
    제1 활성영역을 사이에 개재한 제1 n형 구속층과 제1 p형 구속층을 포함하고, 상기 제1 p형 구속층이 상기 제1 터널정션층에 접하는 것인, 발광 다이오드.
  3. 청구항 1에 있어서, 상기 제2 발광구조는:
    제2 활성영역을 사이에 개재한 제2 p형 구속층과 제2 n형 구속층을 포함하고, 상기 제2 p형 구속층이 상기 제2 터널정션층에 접하는 것인, 발광 다이오드.
  4. 삭제
  5. 청구항 1 내지 3 중 어느 하나에 있어서,
    상기 공통 전극층의 상면의 일부를 노출하기 위하여 상기 공통 전극층의 상위층들을 제거한 제2 메사구조와,
    상기 제2 메사구조에 의해 노출된 상기 공통 전극층의 상면에 형성된 포지티브 금속 콘택을 포함하는 것인, 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 제1 n형 구속층의 상면의 일부를 노출하기 위하여 상기 제1 n형 구속층의 상위층들을 제거한 제1 메사구조와,
    상기 제1 메사구조에 의해 노출된 상기 제1 n형 구속층의 상면에 형성된 제1 네거티브 금속 콘택을 포함하는 것인, 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제2 n형 구속층의 상면에 형성된 제2 네거티브 금속 콘택을 더 포함하는 것인, 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 제1 발광구조는 청색을 발광하는 것인, 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제2 발광구조는 녹색을 발광하는 것인, 발광 다이오드.
KR1020170120141A 2017-09-19 2017-09-19 다중 터널 정션 구조를 가지는 발광 다이오드 Active KR101931798B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170120141A KR101931798B1 (ko) 2017-09-19 2017-09-19 다중 터널 정션 구조를 가지는 발광 다이오드
US16/648,662 US11152537B2 (en) 2017-09-19 2018-09-04 Light emitting diode with multiple tunnel junction structure
PCT/KR2018/010245 WO2019059561A1 (ko) 2017-09-19 2018-09-04 다중 터널 정션 구조를 가지는 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170120141A KR101931798B1 (ko) 2017-09-19 2017-09-19 다중 터널 정션 구조를 가지는 발광 다이오드

Publications (1)

Publication Number Publication Date
KR101931798B1 true KR101931798B1 (ko) 2018-12-21

Family

ID=64959837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170120141A Active KR101931798B1 (ko) 2017-09-19 2017-09-19 다중 터널 정션 구조를 가지는 발광 다이오드

Country Status (3)

Country Link
US (1) US11152537B2 (ko)
KR (1) KR101931798B1 (ko)
WO (1) WO2019059561A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170243B1 (ko) * 2019-06-24 2020-10-26 주식회사 썬다이오드코리아 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법
KR20210044925A (ko) * 2019-10-15 2021-04-26 주식회사 썬다이오드코리아 마이크로 디스플레이의 화소 및 이의 제조방법
KR20220126178A (ko) * 2021-03-08 2022-09-15 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치
US11489089B2 (en) 2020-06-19 2022-11-01 Lextar Electronics Corporation Light emitting device with two vertically-stacked light emitting cells

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430929B2 (en) * 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
US12132151B2 (en) * 2019-06-27 2024-10-29 Lumileds Llc Nanocone arrays for enhancing light outcoupling and package efficiency
GB2586580B (en) * 2019-08-06 2022-01-12 Plessey Semiconductors Ltd LED array and method of forming a LED array
WO2022178393A1 (en) * 2021-02-22 2022-08-25 The Regents Of The University Of California Monolithic, cascaded, multiple color light-emitting diodes with independent junction control
KR102599275B1 (ko) * 2022-01-25 2023-11-07 주식회사 썬다이오드코리아 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
TWI853605B (zh) * 2022-06-24 2024-08-21 美商亮銳公司 色彩可調式像素之緊湊陣列
US20230420607A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc High flux led with low operating voltage
US20230420627A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc Compact arrays of color-tunable pixels having two p-n junctions
US20230420599A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc High flux led with low operating voltage utilizing two p-n junctions connected in parallel and having one tunnel junction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001389A1 (en) * 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004765A1 (de) * 2004-01-29 2005-09-01 Rwe Space Solar Power Gmbh Aktive Zonen aufweisende Halbleiterstruktur
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
US7737451B2 (en) * 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
DE102006051745B4 (de) * 2006-09-28 2024-02-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
DE102008028345A1 (de) * 2008-06-13 2009-12-17 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
DE102010002966B4 (de) * 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
KR20120040011A (ko) 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
US9214580B2 (en) * 2010-10-28 2015-12-15 Solar Junction Corporation Multi-junction solar cell with dilute nitride sub-cell having graded doping
US20180076354A1 (en) * 2015-03-27 2018-03-15 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
KR101739851B1 (ko) 2015-10-30 2017-05-25 주식회사 썬다이오드코리아 파장변환구조체를 포함하는 발광 소자
US10985285B2 (en) * 2016-08-17 2021-04-20 The Regents Of The University Of California Methods for fabricating III-nitride tunnel junction devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001389A1 (en) * 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170243B1 (ko) * 2019-06-24 2020-10-26 주식회사 썬다이오드코리아 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법
KR20210044925A (ko) * 2019-10-15 2021-04-26 주식회사 썬다이오드코리아 마이크로 디스플레이의 화소 및 이의 제조방법
KR102273917B1 (ko) * 2019-10-15 2021-07-07 주식회사 썬다이오드코리아 마이크로 디스플레이의 화소 및 이의 제조방법
US11489089B2 (en) 2020-06-19 2022-11-01 Lextar Electronics Corporation Light emitting device with two vertically-stacked light emitting cells
KR20220126178A (ko) * 2021-03-08 2022-09-15 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치
KR102739955B1 (ko) * 2021-03-08 2024-12-06 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US11152537B2 (en) 2021-10-19
US20200287080A1 (en) 2020-09-10
WO2019059561A1 (ko) 2019-03-28

Similar Documents

Publication Publication Date Title
KR101931798B1 (ko) 다중 터널 정션 구조를 가지는 발광 다이오드
KR100753518B1 (ko) 질화물계 발광 소자
KR100661614B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR102170243B1 (ko) 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법
CN101740600B (zh) 发光器件以及具有该发光器件的发光器件封装
US7601621B2 (en) Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
JP7043551B2 (ja) 発光デバイスのｐ型層を形成する方法
JP2007324411A (ja) 半導体発光素子及びその製造方法、並びに半導体発光素子を用いた照明装置
KR101100579B1 (ko) 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR20060066871A (ko) 발광 소자 및 이의 제조 방법
KR20080000784A (ko) 제너 다이오드를 구비하는 발광소자 및 그 제조 방법
KR20120100057A (ko) 발광 소자 및 발광 소자 제조방법
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR101232069B1 (ko) 발광 소자 및 그 제조 방법
CN100379037C (zh) 发光二极管结构
KR100781660B1 (ko) 발광띠를 구비한 발광 소자 및 그 제조 방법
KR20120086449A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101158074B1 (ko) 발광 소자
KR101826032B1 (ko) 발광다이오드칩과 이의 제조방법
KR20130034484A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR20100054594A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20080081676A (ko) 패터닝된 기판을 가지는 발광 다이오드 및 그 제조방법
KR101229814B1 (ko) 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170919

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180521

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211214

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230329

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231108

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 7

End annual number: 7