[go: up one dir, main page]

KR101926716B1 - 파워반도체모듈 - Google Patents

파워반도체모듈 Download PDF

Info

Publication number
KR101926716B1
KR101926716B1 KR1020170054211A KR20170054211A KR101926716B1 KR 101926716 B1 KR101926716 B1 KR 101926716B1 KR 1020170054211 A KR1020170054211 A KR 1020170054211A KR 20170054211 A KR20170054211 A KR 20170054211A KR 101926716 B1 KR101926716 B1 KR 101926716B1
Authority
KR
South Korea
Prior art keywords
plate
power semiconductor
semiconductor element
intermediate plate
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020170054211A
Other languages
English (en)
Other versions
KR20180120382A (ko
Inventor
정택선
송웅협
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020170054211A priority Critical patent/KR101926716B1/ko
Priority to PCT/KR2018/000316 priority patent/WO2018199427A1/ko
Publication of KR20180120382A publication Critical patent/KR20180120382A/ko
Application granted granted Critical
Publication of KR101926716B1 publication Critical patent/KR101926716B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

파워반도체모듈은 중앙 플레이트와, 중앙 플레이트의 상하에 배치되는 제1 및 제2 플레이트부와, 중앙 플레이트의 상하에 배치되되 제1 및 제2 플레이트부에 형성된 적어도 하나 이상의 셀 공간에 배치되는 적어도 하나 이상의 파워반도체소자를 포함한다.

Description

파워반도체모듈{Power semiconductor module}
본 발명은 파워반도체모듈에 관한 것이다.
에너지 분배 분야, 예를 들어 고압 직류 송전(HVDC: High Voltage Direct Current] 또는 유연 송전 시스템(FACTS: Flexible AC Transmission System) 분야에서는 높은 교류 전압을 직류 전압으로 변환하거나 이와 반대로 변환하는 것이 일반적이다. 이를 위해, 대개는 다수의 파워반도체모듈들이 직렬로 접속된다.
파워반도체모듈에는 파워반도체소자가 구비된다. 이와 같이 직렬로 접속된 파워반도체모듈에는 고전압이 걸리게 되는데, 이러한 고전압의 제어에 에러가 발생되는 경우 파워반도체모듈에 구비된 파워반도체소자가 폭발하게 된다. 이에 따라, 해당 파워반도체모듈의 파워반도체소자의 폭발로 인해 다른 파워반도체모듈이 파손되는 문제가 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 발명의 다른 목적은 주변의 다른 파워반도체모듈의 손상을 방지하기 위해 방폭 성능을 획기적으로 강화한 파워반도체모듈을 제공한다.
상술한 과제를 해결하기 위하여, 본 발명의 파워반도체모듈은, 중앙 플레이트; 상기 중앙 플레이트의 제1 면 상에 배치되며 적어도 하나 이상의 제1 셀 공간을 포함하는 제1 플레이트부; 상기 중앙 플레이트의 상기 제1 면 상에서 상기 제1 플레이트부의 상기 적어도 하나 이상의 제1 셀 공간에 위치되는 적어도 하나 이상의 제1 파워반도체소자; 상기 중앙 플레이트의 상기 제1 면의 반대인 제2 면 상에 배치되며 적어도 하나 이상의 제2 셀 공간을 포함하는 제2 플레이트부; 및 상기 중앙 플레이트의 상기 제2 면 상에서 상기 제2 플레이트부의 상기 적어도 하나 이상의 제2 셀 공간에 위치되는 적어도 하나 이상의 제2 파워반도체소자를 포함한다.
본 발명에 따른 파워반도체모듈의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 하나 이상의 파워반도체소자를 둘러싸는 방폭 구조를 갖고 에폭시 글라스 재질로 이루어지는 플레이트부가 구비됨으로써, 파워반도체소자가 폭발하더라도 그 밀폐된 방폭 구조로 인해 파편이나 폭발로 인한 압력이 다른 파워반도체모듈로 전달되지 않게 되어, 다른 파워반도체모듈의 손상을 방지할 수 있다는 장점이 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 플레이트부가 에폭시 글라스 재질로 이루어지므로, 파워반도체소자로부터 발생한 전자기장이 플레이트부에 의해 차폐되므로 다른 파워반도체모듈에 전자기장이 영향을 미치지 않게 된다는 장점이 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 파워반도체모듈을 감싸기 위한 별도의 하우징이 필요하지 않기 때문에, 생산 단가가 절감되며, 파워반도체모듈의 구조가 보다 더 단순해고 파워반도체모듈의 사이즈가 컴팩트(compact)해질 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 파워반도체모듈의 분해사시도이다.
도 2은 본 발명의 일 실시예에 따른 파워반도체모듈의 사시도이다.
도 3은 도 2의 일 실시예에 따른 파워반도체모듈을 A-A’으로 자른 단면을 도시한다.
도 4는 도 2의 일 실시예에 따른 파워반도체모듈을 B-B’으로 자른 단면을 도시한다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 파워반도체모듈의 분해사시도이고, 도 2은 본 발명의 일 실시예에 따른 파워반도체모듈의 사시도이고, 도 3은 도 2의 일 실시예에 따른 파워반도체모듈을 A-A’으로 자른 단면을 도시하며, 도 4는 도 2의 일 실시예에 따른 파워반도체모듈을 B-B’으로 자른 단면을 도시한다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예의 파워반도체모듈(13)은 중앙 플레이트(60C), 상기 중앙 플레이트(60C)의 적어도 일 면에 배치되는 적어도 하나 이상의 파워반도체소자(17, 19, 21, 23)및 상기 중앙 플레이트(60C)의 적어도 일 면에 배치되는 적어도 하나 이상의 제1 및 제2 플레이트부(71 내지 74)를 포함할 수 있다.
아울러, 본 발명의 일 실시예의 파워반도체모듈(13)은 상기 적어도 하나 이상의 파워반도체소자(17, 19, 21, 23)의 일측에 접속되어 고전압을 입력받는 입력전극(31 내지 34)및 상기 적어도 하나 이상의 파워반도체소자(17, 19, 21, 23)의 일측에 접속되어 고전압을 출력하는 출력전극(41, 43)을 더 포함할 수 있다. 이와 달리, 입력전극(31 내지 34)이 출력전극으로 명명되고, 출력전극(41, 43)이 입력전극으로 명명될 수도 있다. 즉, 전력이 입력되는 전극이면 입력전극이 되고, 전력이 출력되는 전극이면 출력전극이 될 수 있다.
본 발명의 일 실시예에 따르면, 상기 파워반도체소자(17, 19, 21, 23)는 중앙 플레이트(60C)및 제1 및 제2 플레이트부(71 내지 74)에 의해 밀폐된 방폭 구조를 가질 수 있다. 따라서, 파워반도체소자(17, 19, 21, 23)가 에러에 의해 폭발하더라도 그 밀폐된 방폭 구조로 인해 파편이나 폭발로 인한 압력이 다른 파워반도체모듈로 전달되지 않게 되어, 다른 파워반도체모듈의 손상을 방지할 수 있다.
중앙 플레이트(60C)는 열 방출 성능이 우수한 스테인레스 스틸(stainless steel)재질로 이루어질 수 있지만, 그 외 다른 재질로 가능하다. 중앙 플레이트(60C)는 냉각판으로 형성될 수 있다. 냉각판은 그 내부에 냉각수가 흐를 수 있는 통로가 배치될 수 있다. 통로는 중앙 플레이트(60C)의 전체 영역에 예컨대 지그재그 형태로 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
적어도 하나 이상의 파워반도체소자(17, 19, 21, 23)로부터 발생되는 열이 중앙 플레이트(60C)의 통로에 흐르는 냉각수에 의해 외부로 용이하게 방출될 수 있다.
중앙 플레이트(60C)의 상면 및/또는 하면은 평평한 면을 가질 수 있다. 중앙 플레이트(60C)의 상면 및/또는 하면 각각에는 나사와 체결될 수 있는 다수의 나사산 홈이 형성될 수 있다.
적어도 하나 이상의 파워반도체소자(17, 19, 21, 23)는 중앙 플레이트(60C)의 상면 및/또는 하면 중 적어도 하나의 면 상에 배치될 수 있다.
예컨대, 중앙 플레이트(60C)의 상면에 제1 및 제2 파워반도체소자(17, 19)가 배치될 수 있다. 제1 및 제2 파워반도체소자(17, 19)는 다수의 나사산 홀을 가질 수 있다. 다수의 나사가 제1 및 제2 파워반도체소자(17, 19)의 다수의 나사산 홀을 관통하여 중앙 플레이트(60C)의 상면에 체결될 수 있다. 제1 및 제2 파워반도체소자(17, 19)는 중앙 플레이트(60C)의 상면에 면 접촉되어 체결될 수 있다. 제1 및 제2 파워반도체소자(17, 19)와 중앙 플레이트(60C)가 면 접촉되므로, 제1 및 제2 파워반도체소자(17, 19)로부터 발생된 열이 중앙 플레이트(60C)를 통해 외부로 용이하게 방출될 수 있다.
예컨대, 중앙 플레이트(60C)의 하면에 제3 및 제4 파워반도체소자(21, 23)가 배치될 수 있다. 제3 및 제4 파워반도체소자(21, 23)는 다수의 나사를 이용하여 중앙 플레이트(60C)의 하면에 체결될 수 있다. 제3 및 제4 파워반도체소자(21, 23)는 중앙 플레이트(60C)의 하면에 면 접촉되어 체결될 수 있다. 제3 및 제4 파워반도체소자(21, 23)와 중앙 플레이트(60C)가 면 접촉되므로, 제3 및 제4 파워반도체소자(21, 23)에서 발생된 열이 중앙 플레이트(60C)를 통해 외부로 용이하게 방출될 수 있다.
제1 내지 제4 파워반도체소자(17, 19, 21, 23)는 풀브릿지(full bridge)접속 구조를 가질 수 있다. 이러한 구조에서는 예컨대 제1 및 제4 파워반도체소자(17, 23)가 턴온되어 정극성의 고전압이 출력되고, 제2 및 제3 파워반도체소자(19, 21)가 턴온되어 부극성의 고전압이 출력될 수 있다. 플브릿지 접속 구조에서의 스위칭동작은 널리 공지된 바 있으므로 더 이상의 설명은 생략한다.
제1 및 제2 파워반도체소자(17, 19)상에는 입력단자(91, 92)와 출력단자(93, 94)가 배치될 수 있다. 도면에는 제3 및 제4반도체소자(21, 23)상에 입력단자 및 출력단자가 도시되지 않고 있지만, 제3 및 제4 반도체소자(21, 23)또한 입력단자 및 출력단자가 배치될 수 있다.
제1 입력전극(31)이 제1 파워반도체소자(17)의 제1 입력단자(91)에 접속되고, 제2 입력전극(32)이 제2 파워반도체소자(19)의 제2 입력단자(92)에 접속될 수 있다. 또한 제1 출력전극(41)이 제1 파워반도체소자(17)의 제1 출력단자(93)및 제2 파워반도체소자(19)의 제2 출력단자(94)에 공통 접속될 수 있다.
마찬가지로, 제3 입력전극(33), 제4 입력전극(34)및 제2 출력전극(43)가 제3 및 제4 파워반도체소자(21, 23)에 접속될 수 있다.
제1 및 제3 입력전극(31, 33)은 공통 접속되어 동일한 극성의 고전압이 제1 및 제3 파워반도체소자(17, 21)로 공급될 수 있다. 제2 및 제4 입력전극(32, 34)은 공통 접속되어 동일한 극성의 고전압이 제2 및 제4 파워반도체소자(19, 23)로 공급될 수 있다. 예컨대, 정극성의 고전압이 제1 및 제3 입력전극(31, 33)을 통해 제1 및 제3 파워반도체소자(17, 21)로 공급되고, 부극성의 고전압이 제2 및 제4 입력전극(32, 34)를 통해 제2 및 제4 파워반도체소자(19, 23)로 공급될 수 있다.
제1 내지 제4 파워반도체소자(17, 19, 21, 23)상에는 제어보드(50)와 접속되기 위한 제어단자(도 4의 96, 97)가 배치될 수 있다. 제어단자(96, 97)는 제1 내지 제4 파워반도체소자(17, 19, 21, 23)각각의 게이트전극에 접속되므로, 게이트단자로 명명될 수도 있다.
제1 플레이트부(71, 72)가 중앙 플레이트(60C)의 상면 상에 배치될 수 있다.
제1 플레이트부는 제1 중간 플레이트(71)및 제1 커버 플레이트(72)를 포함할 수 있다. 제1 중간 플레이부(71)및 제1 커버 플레이트(72)각각은 다수의 나사산 홀을 가질 수 있다. 이는 나중에 다수의 나사를 이용하여 제1 중간 플레이부(71)및 제1 커버 플레이트(72)가 중앙 플레이트(60C)에 체결되도록 한다.
제1 커버 플레이트(72)는 제1 및 제2 파워반도체소자(17, 19)를 덮는 역할을 한다. 제1 중간 플레이트(71)는 중앙 플레이트(60C)와 제1 커버 플레이트(72)사이에 배치되고, 제1 및 제2 파워반도체소자(17, 19)가 내삽되기 위한 제1 및 제2 개구부(75, 76)를 가질 수 있다.
제2 플레이트부는 제2 중간 플레이트(73)및 제2 커버 플레이트(74)를 포함할 수 있다. 제2 중간 플레이트(73)및 제2 커버 플레이트(74)또한 제1 중간 플레이트(71)및 제1 커버 플레이트(72)와 동일한 구조 및 형상을 가지며 동일한 기능을 가질 수 있다.
제1 중간 플레이트(71)는 서로 이격된 제1 및 제2 개구부(75, 76)를 가질 수 있다. 제1 및 제2 개구부(75, 76)각각은 제1 및 제2 파워반도체소자(17, 19)각각의 사이즈보다 적어도 큰 사이즈를 가질 수 있다, 따라서, 제1 및 제2 파워반도체소자(17,19)와 제1 중간 플레이트(71)가 중앙 플레이트(60C)에 체결되는 경우, 제1 및 제2 파워반도체소자(17, 19)각각은 제1 중간 플레이트(71)의 제1 및 제2 개구부(75, 76)에 위치될 수 있다. 다시 말해, 제1 및 제2 파워반도체소자(17, 19)각각은 제1 중간 플레이트(71)의 제1 및 제2 개구부(75, 76)에 내삽될 수 있다.
제1 중간 플레이트(71)는 제1 및 제2 파워반도체소자(17, 19)각각의 두께보다 적어도 큰 두께를 가질 수 있다. 따라서, 나중에 제1 커버 플레이트(72)가 제1 중간 플레이트(71)상에 배치되더라도, 제1 및 제2 파워반도체소자(17, 19)의 상면은 제1 커버 플레이트(72)의 하면과 접촉되지 않고 일정 거리 이격되므로, 제1 커버 플레이트(72)와의 접촉으로 인한 손상을 방지할 수 있다.
제1 중간 플레이트(71)의 제1 및 제2 개구부(75, 76)는 위에서 볼 때 제1 및 제2 파워반도체소자(17, 19)각각의 형상에 대응되는 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제1 중간 플레이트(71)는 적어도 하나 이상의 리세스영역(85, 86)를 가질 수 있다. 적어도 하나 이상의 리세스영역(85, 86)각각은 제1 및 제2 개구부(75, 76)과 연통되며 제1 중간 플레이트(71)로부터 하부 방향으로 들어간 홈 형상을 가질 수 있다.
적어도 하나 이상의 리세스영역(85, 86)에 입력전극(31, 32), 출력전극(41)및 가이드부(81, 82)가 배치될 수 있다.
가이드부(81, 82)는 제어보드(50)와 제1 및 제2 파워반도체소자(17, 19)의 제어단자(도 4의 96, 97)를 접속시키기 위한 케이블(미도시)을 가이드하는 역할을 한다.
예컨대, 제어보드(50)에 접속된 제1 케이블은 제1 가이드부(81)에 형성된 가이드홀(미도시)을 통해 외부에서 제1 중간 플레이트(71)의 제1 개구부(75)로 진입된 후, 제1 파워반도체소자(17)의 제1 제어단자(96)에 접속될 수 있다. 예컨대, 제어보드(50)에 접속된 제2 케이블은 제2 가이드부(82)에 형성된 가이드홀(미도시)를 통해 외부에서 제1 중간 플레이트(71)의 제2 개구부(76)로 진입된 후, 제2 파워반도체소자(19)의 제2 제어단자(97)에 접속될 수 있다.
제1 리세스영역(85)은 제1 입력전극(31)의 두께와 제1 가이드부(81)의 두께의 합과 동일하거나 큰 깊이를 가질 수 있다. 또한 제2 리세스영역(86)은 제2 입력전극(32)의 두께와 제2 가이드부(82)의 두께의 합과 동일하거나 큰 깊이를 가질 수 있다. 아울러, 출력단자(41)가 배치되는 또 다른 리세스영역은 출력단자(41)의 두께와 또 다른 가이드부의 두께의 합과 동일하거나 큰 깊이를 가질 수 있다.
제1 입력전극(31)및 제1 가이드부(81) 각각의 폭은 제1 리세스영역(85)의 폭과 동일하거나 작을 수 있다. 또한 제2 입력전극(32)및 제2 가이드부(82)각각의 폭은 제2 리세스영역(86)의 폭과 동일하거나 작을 수 있다. 따라서, 제1 및 제2 입력전극(31, 32)및 제1 및 제2 가이드부(81, 82)가 제1 및 제2 리세스영역(85, 86)각각에 용이하게 삽입될 수 있다.
제1 및 제2 케이블은 제1 및 제2 가이드부(81, 82)없이 제1 및 제2 파워반도체소자(17, 19)의 제1 및 제2 제어보드(96, 97)에 접속될 수도 있다. 이러한 경우, 제1 및 제2 가이드부(81, 82)가 생략될 수 있으며, 제1 및 제2 가이드부의 사이즈만큼 제1 및 제2 리세스영역(85, 86)이 사이즈가 변경될 수 있다. 이러한 경우, 제1 리세스영역(85)은 제1 입력전극(31)의 두께와 동일하거나 큰 깊이를 가질 수 있다.
출력단자(41) 근처에 배치되는 가이드부는 케이블의 가이드 역할을 수행하지 않는 경우 생략될 수 있으며, 이러한 경우 출력단자(41)가 배치되는 리세스영역의 사이즈 또한 변경될 수 있다.
제1 중간 플레이트(71)상에 제1 커버 플레이트(72)가 배치될 수 있다. 제1 커버 플레이트(72)는 제1 및 제2 파워반도체소자(17, 19)를 덮어주는 역할을 할 수 있다. 따라서, 제1 중간 플레이트(71)및 제1 커버 플레이트(72)에 의해 제1 및 제2 파워반도체소자(17, 19)가 외부에 밀폐되는 방폭 구조가 완성될 수 있다.
제1 커버 플레이트(72)가 제1 중간 플레이트(71)상에 배치되는 경우, 제1 중간 플레이트(71)의 제1 및 제2 개구부(75, 76)각각은 중앙 플레이트(60C)와 제1 커버 플레이트(72)에 의해 형성되는 제1 및 제2 셀 공간(111, 112)이 될 수 있다. 제1 및 제2 셀 공간(111, 112)에 제1 및 제2 파워반도체소자(17, 19)가 위치되고, 제1 및 제2 파워반도체소자(17, 19)의 상면과 제1 커버 플레이트(72)의 하면 사이가 이격된 공간이 형성될 수 있다. 이러한 공간으로 제1 파워반도체소자(17, 19)로부터 발생되는 열이 대류하게 되고, 이와 같이 대류되는 열이 중앙 플레이트(60C)를 통해서도 방출되지만 제1 중간 플레이트(71)및 제1 커버 플레이트(72)를 통해서도 용이하게 방출될 수 있다.
제1 커버 플레이트(72)의 상면 및 하면은 평평한 면을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 제1 커버 플레이트(72)는 하우징으로 명명될 수도 있다.
제1 커버 플레이트(72)는 다수의 나사산 홀을 가질 수 있다. 따라서, 다수의 나사가 제1 커버 플레이트(72)의 다수의 나사산 홀과 제1 중간 플레이트(71)의 다수의 나사산 홀을 관통한 후 중앙 플레이트(60C)의 다수의 나사산 홈에 체결될 수 있다.
제1 중간 플레이트(71)은 중앙 플레이트(60C)에 면 접촉되어 체결되고, 제1 커버 플레이트(72)는 제1 중간 플레이트(71)에 면 접촉되어 체결될 수 있다. 제1 중간 플레이트(71)와 중앙 플레이트(60C)사이 그리고 제1 커버 플레이트(72)와 제1 중간 플레이트(71)사이 각각이 면 접촉되므로, 보다 더 정밀하게 밀폐되어 밀폐 성능이 향상될 수 있다.
제1 및 제2 플레이트부(71 내지 74)는 전기 절연 재질로 이루어질 수 있다.
예컨대, 전기 절연 재질은 에폭시 글라스(epoxy glass)재질을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
에폭시 글라스 재질은 유리 장섬유 직조 원단에 열 경화성 에폭시 수지로 프리프레그(prepreg)를 만들고 핫 프레스(hot press)에서 가열과 가압하여 성형하여 제조될 수 있는 것으로서, 기계적 강도, 열적 성능 및 전기적 절연성이 우수하다.
이와 같이, 제1 및 제2 플레이트부(71 내지 74)가 에폭시 글라스 재질로 이루어지므로, 제1 및 제2 플레이트부(71 내지 74)에 의해 형성되는 방폭 구조에서 제1 및 제2 파워반도체소자(17, 19)가 폭발하더라도 제1 및 제2 플레이트부(71 내지 74)가 파손되지 않게 되어, 제1 및 제2 파워반도체소자(17, 19)가 폭발한 파워반도체모듈(13)에 직렬로 접속된 다른 파워반도체모듈 또한 파손되지 않게 된다.
제1 및 제2 플레이트부(71 내지 74)가 에폭시 글라스 재질로 이루어지므로, 제1 및 제2 파워반도체소자(17, 19)로부터 발생한 전자기장이 제1 및 제2 플레이트부(71 내지 74)에 의해 차폐되므로 다른 파워반도체모듈에 전자기장이 영향을 미치지 않게 된다.
아울러, 본 발명에 따르면, 파워반도체모듈을 감싸기 위한 별도의 하우징이 필요하지 않기 때문에, 생산 단가가 절감되며, 파워반도체모듈의 구조가 보다 더 단순해고 파워반도체모듈의 사이즈가 컴팩트(compact)해질 수 있다.
제1 커버 플레이트(72)의 하면의 일부는 제1 중간 플레이트(71)의 제1 및 제2 개구부(75, 76)에 접한다.
제1 커버 플레이트(72)의 상면의 일부 영역 상에 제어보드(50)가 배치될 수 있다. 제어보드(50)는 제1 내지 제4 파워반도체소자(17, 19, 21, 23)를 제어하기 위한 신호, 즉 게이트신호를 생성할 수 있다. 이러한 게이트신호에 응답하여 제1 내지 제4 파워반도체소자(17, 19, 21, 23)가 턴온/턴오프될 수 있다.
중앙 플레이트(60C)의 하면에 제3 및 제4 파워반도체소자(21, 23)가 체결되고, 제2 중간 플레이트(73)및 제2 커버 플레이트(74)가 순차적으로 체결될 수 있다.
제3 및 제4 파워반도체소자(21, 23)의 형상이나 배치 구조 그리고 제2 중간 플레이트(73)및 제2 커버 플레이트(74)의 형상이나 배치 구조는 앞서 설명한 제1 및 제2 파워반도체소자(17, 19)및 제1 중간 플레이트(71)및 제1 커버 플레이트(72)로부터 용이하게 이해될 수 있으므로, 더 이상의 설명은 생략한다.
본 발명에 따르면, 제1 및 제2 파워반도체소자(17, 19), 제1 중간 플레이트(71)및 제1 커버 플레이트(72)그리고 제3 및 제4 파워반도체소자(21,23), 제2 중간 플레이트(73)및 제2 커버 플레이트(74)는 중앙 플레이트(60C)을 중심으로 서로 대칭적인 구조 및 배치를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 본 발명에 따르면, 상술한 대칭적인 구조 대신에 중앙 플레이트(60C)의 상면 상에 제1 내지 제4 파워반도체소자(17, 19, 21, 23)가 배치될 수 있다. 이러한 경우 제1 중간 플레이트(71)은 제1 내지 제4 파워반도체소자(17, 19, 21, 23)각각이 위치될 수 있는 제1 내지 제4 개구부(75 내지 78)를 가질 수 있다. 제1 내지 제4 파워반도체소자(17, 19, 21, 23)모두 중앙 플레이트(60C)상면 상에 배치되므로, 중앙 플레이트(60C)의 하면 상에 배치되었던 제2 중간 플레이트(73)및 제2 커버 플레이트(74)는 생략될 수 있다.
한편, 도 1 및 도 4에 도시한 바와 같이, 중앙 플레이트(60C), 구체적으로 바디(61C)의 일부 영역 상에 적어도 하나 이상의 제1 및 제2 필터(63C, 65C)가 배치될 수 있다.
적어도 하나 이상의 제1 필터(63C)는 중앙 플레이트(60C)의 상면의 적어도 하나 이상의 영역 상에 설치될 수 있다. 즉, 적어도 하나 이상의 제1 필터(63C)는 셀 공간(111 내지 114)마다 하나 이상 설치될 수 있다. 앞서 설명한 바와 같이, 셀 공간(111 내지 114)은 제1 내지 제4 파워반도체소자(17, 19, 21, 23)가 위치되는 공간으로서, 중앙 플레이트(60C)의 상면 상에 배치되는 제1 중간 플레이트(71)의 제1 및 제2 개구부(75, 76)와 제1 커버 플레이트(72)및/또는 중앙 플레이트(60C)의 하면 상에 배치되는 제2 중간 플레이트(73)의 제3 및 제4 개구부(77, 78)와 제2 커버 플레이트(74)에 의해 형성될 수 있다.
제1 필터(63C)는 중앙 플레이트(60C)의 모서리 영역에 설치될 수 있지만, 이에 대해서는 한정하지 않는다.
본 발명에 따르면, 중앙 플레이트(60C)의 상면 상에 형성되는 제1 및 제2 셀 공간(111, 112)과 중앙 플레이트(60C)의 하면 상에 형성되는 제3 및 제4 셀 공간(113, 114)으로서 4개의 셀 공간이 구비될 수 있다. 이에 따라, 제1 필터(63C)는 제1 내지 제4 셀 공간(111 내지 114)에 하나 이상 설치될 수 있다. 제1 필터(63C)는 중앙 플레이트(60C)로부터 상부 방향 또는 하부 방향으로 돌출 형성될 수 있다. 제1 필터(63C)는 중앙 플레이트(60C)와 별개로서, 중앙 플레이트(60C)와 나사 체결될 수 있다. 중앙 플레이트(60C)에는 제1 필터(63C)가 체결되는 영역부터 중앙 플레이트(60C)의 일측면(101)의 일 영역까지 제1 필터(63C)와 연통되는 통로가 형성될 수 있다. 일측면(101)은 제1 내지 제4 입력전극(31 내지 34)가 외부로 노출되는 부분에 인접한 측면일 수 있다.
적어도 하나 이상의 제2 필터(65C)는 중앙 플레이트(60C)의 일측면(101)의 일 영역에 나사 체결될 수 있다.
제1 및 제2 필터(63C, 65C)는 다공성 구조를 갖는 금속산화물 재질로 이루어질 수 있다. 금속산화물에 포함되는 금속으로는 마그네슘(Mg), 세륨(Ce), 망간(Mn)이 사용될 수 있다.
다공성 구조를 갖는 금속산화물 재질은 많은 기공을 포함하는 재질일 수 있다. 예컨대, 전체 체적의 30~95%가 기공으로 이루어질 수 있다. 이러한 다공성 구조를 갖는 금속산화물 재질로 이루어진 제1 및 제2 필터(63C, 65C)는 우수한 경량성과 높은 비강도, 표면적 증대에 의한 반응촉진, 에너지 흡수능에 의한 흡음성과 방진성, 내부 기공에 의한 단열성 및 관통기공에 의한 열전달이 우수한 특성을 가질 수 있다.
따라서, 중앙 플레이트(60C)에 다공성 구조를 갖는 금속산화물 재질로 이루어진 제1 및/또는 제2 필터(63C, 65C)에 의해 제1 내지 제3 파워반도체소자(17, 19, 21, 23)가 폭발하였을 때, 미세한 물질의 필터링이 가능하고 제1 내지 제4 파워반도체소자(17, 19, 21, 23)의 폭발에 의해 발생된 고압의 플라즈마 가스의 압력을 순간적으로 저하시켜 외부로 방출함으로 인하여, 상당량의 폭발음을 줄일 수 있다. 아울러, 제1 필터(63C)와 중앙 플레이트(65C)의 통로를 통해 연통되는 제2 필터(65C)가 추가되는 경우, 미세 물질의 필터링 성능과 소음 저감 성능이 더욱 더 강화될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
13: 파워반도체모듈
17, 19, 21, 23: 파워반도체소자
31 내지 34: 입력전극
41, 43: 출력전극
50: 제어보드
60C: 중앙 플레이트
63C, 65C: 필터
71 내지 74: 제1 내지 제4 플레이트
81 내지 84: 가이드부
85 내지 88: 리세스영역
91, 92: 입력단자
93, 94: 출력단자
96, 97: 제어단자

Claims (19)

  1. 냉각판으로 형성되는 중앙 플레이트;
    상기 중앙 플레이트의 제1 면 상에 배치되며 적어도 하나 이상의 제1 셀 공간을 포함하고, 전기 절연 재질로 이루어지는 제1 플레이트부;
    상기 중앙 플레이트의 상기 제1 면 상에서 상기 제1 플레이트부의 상기 적어도 하나 이상의 제1 셀 공간에 위치되는 적어도 하나 이상의 제1 파워반도체소자;
    상기 중앙 플레이트의 상기 제1 면의 반대인 제2 면 상에 배치되며 적어도 하나 이상의 제2 셀 공간을 포함하고, 전기 절연 재질로 이루어지는 제2 플레이트부; 및
    상기 중앙 플레이트의 상기 제2 면 상에서 상기 제2 플레이트부의 상기 적어도 하나 이상의 제2 셀 공간에 위치되는 적어도 하나 이상의 제2 파워반도체소자;를 포함하고,
    상기 제1 플레이트부는,
    상기 중앙 플레이트의 상기 제1 면 상에 배치되며 상기 적어도 하나 이상의 제1 파워반도체소자가 위치되는 적어도 하나 이상의 제1 개구부를 포함하는 제1 중간 플레이트; 및
    상기 제1 중간 플레이트 상에 배치되며 상기 적어도 하나 이상의 제1 파워반도체소자를 덮는 제1 커버 플레이트를 포함하고,
    상기 적어도 하나 이상의 제1 셀 공간은 상기 제1 중간 플레이트의 상기 적어도 하나 이상의 제1 개구부가 상기 중앙 플레이트와 상기 제1 커버 플레이트에 의해 둘러싸여 밀폐되는 파워반도체모듈.
  2. 삭제
  3. 제1항에 있어서,
    상기 냉각판은 냉각수가 흐를 수 있는 통로를 갖는 파워반도체모듈.
  4. 삭제
  5. 제1항에 있어서,
    상기 적어도 하나 이상의 제1 파워반도체소자의 상면은 상기 제1 커버 플레이트의 하면과 이격되는 파워반도체모듈.
  6. 제1항에 있어서,
    상기 제1 중간 플레이트는 상기 적어도 하나 이상의 제1 파워반도체소자의 두께보다 큰 두께를 갖는 파워반도체모듈.
  7. 제1항에 있어서,
    상기 제1 중간 플레이트는 상기 제1 개구부와 연통되고 상기 제1 중간 플레이트의 상면으로부터 하부 방향으로 들어간 홈 형상을 갖는 적어도 하나 이상의 제1 리세스 홈을 갖는 파워반도체모듈.
  8. 제7항에 있어서,
    상기 적어도 하나 이상의 제1 리세스 홈을 통해 상기 적어도 하나 이상의 제1 파워반도체소자와 접속되는 적어도 하나 이상의 제1 입력전극을 포함하고,
    상기 제1 리세스 홈은 적어도 상기 제1 입력전극의 두께와 동일하거나 큰 깊이를 갖는 파워반도체모듈.
  9. 제1항에 있어서,
    상기 제2 플레이트부는,
    상기 중앙 플레이트의 상기 제2 면 상에 배치되며 상기 적어도 하나 이상의 제2 파워반도체소자가 위치되는 적어도 하나 이상의 제2 개구부를 포함하는 제2 중간 플레이트; 및
    상기 제2 중간 플레이트 상에 배치되며 상기 적어도 하나 이상의 제2 파워반도체소자를 덮는 제2 커버 플레이트를 포함하고,
    상기 적어도 하나 이상의 제2 셀 공간은 상기 제2 중간 플레이트의 상기 적어도 하나 이상의 제2 개구부가 상기 중앙 플레이트와 상기 제2 커버 플레이트에 의해 둘러싸여 밀폐되는 파워반도체모듈.
  10. 제9항에 있어서,
    상기 적어도 하나 이상의 제2 파워반도체소자의 상면은 상기 제2 커버 플레이트의 하면과 이격되는 파워반도체모듈.
  11. 제9항에 있어서,
    상기 제2 중간 플레이트는 상기 적어도 하나 이상의 제2 파워반도체소자의 두께보다 큰 두께를 갖는 파워반도체모듈.
  12. 제9항에 있어서,
    상기 제2 중간 플레이트는 상기 제2 개구부와 연통되고 상기 제2 중간 플레이트의 상면으로부터 하부 방향으로 들어간 홈 형상을 갖는 적어도 하나 이상의 제2 리세스 홈을 갖는 파워반도체모듈.
  13. 제12항에 있어서,
    상기 적어도 하나 이상의 제2 리세스 홈을 통해 상기 적어도 하나 이상의 제2 파워반도체소자와 접속되는 적어도 하나 이상의 제2 입력전극을 포함하고,
    상기 제2 리세스 홈은 적어도 상기 제2 입력전극의 두께와 동일하거나 큰 깊이를 갖는 파워반도체모듈.
  14. 제1항에 있어서,
    상기 제1 및 제2 플레이트부 중 어느 하나의 플레이트부 상에 배치되는 제어보드를 더 포함하는 파워반도체모듈.
  15. 삭제
  16. 제1항에 있어서, 상기 전기 절연 재질은 에폭시 글라스 재질을 포함하는 파워반도체모듈.
  17. 제1항에 있어서,
    상기 제1셀 공간과 제2 셀 공간 중 적어도 하나 이상의 셀 공간에 설치되는 제1필터를 더 포함하고,
    상기 중앙 플레이트는,
    상기 제1 및 제2 면 중 적어도 하나에 형성된 입구와 외측면에 형성된 출구 사이에 통로가 구비되며,
    상기 제1필터는,
    상기 통로의 입구에 체결되는 파워반도체모듈.
  18. 제17항에 있어서,
    상기 중앙 플레이트 측 통로의 출구에 체결되는 제2 필터를 더 포함하는 파워반도체모듈.
  19. 제18항에 있어서,
    상기 제1 및 제2 필터는 다공성 구조를 갖는 금속산화물 재질로 이루어지는 파워반도체모듈.
KR1020170054211A 2017-04-27 2017-04-27 파워반도체모듈 Expired - Fee Related KR101926716B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170054211A KR101926716B1 (ko) 2017-04-27 2017-04-27 파워반도체모듈
PCT/KR2018/000316 WO2018199427A1 (ko) 2017-04-27 2018-01-08 파워반도체모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170054211A KR101926716B1 (ko) 2017-04-27 2017-04-27 파워반도체모듈

Publications (2)

Publication Number Publication Date
KR20180120382A KR20180120382A (ko) 2018-11-06
KR101926716B1 true KR101926716B1 (ko) 2018-12-07

Family

ID=63919645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170054211A Expired - Fee Related KR101926716B1 (ko) 2017-04-27 2017-04-27 파워반도체모듈

Country Status (2)

Country Link
KR (1) KR101926716B1 (ko)
WO (1) WO2018199427A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359709B1 (ko) * 2020-02-03 2022-02-08 엘에스일렉트릭(주) 서브 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503979A (ja) * 2006-09-14 2010-02-04 シーメンス アクチエンゲゼルシヤフト 爆発保護装置を備えたパワー半導体モジュール
KR101674466B1 (ko) * 2015-05-06 2016-11-10 주식회사 선우테크 전기기관차의 igbt소자용 수냉각장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812323B2 (ja) * 1997-03-21 1998-10-22 株式会社日立製作所 インバータ装置
WO2010102654A1 (de) * 2009-03-13 2010-09-16 Siemens Aktiengesellschaft Leistungshalbleitermodul mit schichtweise aufgebauten isolierenden seitenwänden
KR101716101B1 (ko) * 2014-01-21 2017-03-27 에이비비 슈바이쯔 아게 전력 반도체 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503979A (ja) * 2006-09-14 2010-02-04 シーメンス アクチエンゲゼルシヤフト 爆発保護装置を備えたパワー半導体モジュール
KR101674466B1 (ko) * 2015-05-06 2016-11-10 주식회사 선우테크 전기기관차의 igbt소자용 수냉각장치

Also Published As

Publication number Publication date
WO2018199427A1 (ko) 2018-11-01
KR20180120382A (ko) 2018-11-06

Similar Documents

Publication Publication Date Title
US11128012B2 (en) Battery module including thermal insulator disposed between battery blocks
CN111834692B (zh) 电池组和这种电池组的应用
US9017836B2 (en) Battery pack
US8057931B2 (en) Battery busing scheme
CN101926021B (zh) 紧凑结构的二次电池组
JP6510010B2 (ja) バッテリ接続モジュール及びバッテリデバイス
EP3032608B1 (en) Battery module
KR101243910B1 (ko) 와이어에 의하여 접속되는 보호 회로 모듈을 가지는 이차 전지 팩
WO2012073440A1 (ja) 電池モジュール
US9768429B2 (en) Pouch type secondary battery having safety vent
AU2018204846A1 (en) Energy storage apparatus
US20220311101A1 (en) Battery pack
US20220367932A1 (en) Battery and use of such
CN104868182A (zh) 电池组
WO2012014433A1 (ja) 電池モジュール
KR101926716B1 (ko) 파워반도체모듈
JP6493194B2 (ja) 電池モジュール
JP7386986B2 (ja) 接続ユニット、電池モジュール、電池パック及び装置
CN104103869A (zh) 蓄电池模块
JP2015041595A (ja) 蓄電装置
CN112703631B (zh) 电池模块
US20230103073A1 (en) Battery module and battery system
JP5475633B2 (ja) 組電池装置
CN111517284A (zh) 一种臭氧发生单元
KR102319021B1 (ko) 리셉터클 커넥터

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170427

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180619

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220914