[go: up one dir, main page]

KR101913684B1 - 건식 에칭장치 및 그 제어방법 - Google Patents

건식 에칭장치 및 그 제어방법 Download PDF

Info

Publication number
KR101913684B1
KR101913684B1 KR1020160137827A KR20160137827A KR101913684B1 KR 101913684 B1 KR101913684 B1 KR 101913684B1 KR 1020160137827 A KR1020160137827 A KR 1020160137827A KR 20160137827 A KR20160137827 A KR 20160137827A KR 101913684 B1 KR101913684 B1 KR 101913684B1
Authority
KR
South Korea
Prior art keywords
workpiece
cathode
anode
voltage power
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160137827A
Other languages
English (en)
Other versions
KR20180044124A (ko
Inventor
최상준
강지성
Original Assignee
주식회사 볼트크리에이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 볼트크리에이션 filed Critical 주식회사 볼트크리에이션
Priority to KR1020160137827A priority Critical patent/KR101913684B1/ko
Priority to CN201780063840.4A priority patent/CN109891557B/zh
Priority to JP2019543151A priority patent/JP6898456B2/ja
Priority to US16/343,591 priority patent/US11348810B2/en
Priority to PCT/KR2017/011294 priority patent/WO2018074780A1/ko
Publication of KR20180044124A publication Critical patent/KR20180044124A/ko
Application granted granted Critical
Publication of KR101913684B1 publication Critical patent/KR101913684B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 재질에 상관없이 적용이 가능하며, 정밀도가 우수한 건식 에칭장치 및 그 제어방법에 관한 것으로서, 본 발명의 일 형태에 따르면, 애노드부, 상기 애노드 부의 상측에 상기 애노드부와 마주보도록 배치되며, 시간에 따라 전압의 극성이 양의전압과 음의전압을 교번하는 양방향 전압전원이 인가되며, 상기 애노드부와 이격되도록 배치되는 캐소드부, 상기 캐소드부의 애노드부와 마주보는 면에 밀착되게 위치되며, 작업대상물을 평평한 상태로 위치시키는 편평부, 상기 캐소드부의 애노드부와 마주보는 면에 작업대상물과 편평부를 고정시키는 거치부, 상기 캐소드부에, 상기 양방향 전압전원을 인가하는 양방향 전압전원 공급부를 포함하는 건식 에칭장치가 개시된다.

Description

건식 에칭장치 및 그 제어방법{APPRATUS FOR DRY ETCHING AND METHOD FOR CONTROLLING THE SAME}
본 발명은 건식 에칭장치에 관한 것으로서, 보다 상세하게는 재질에 상관없이 적용이 가능하며, 정밀도가 우수한 건식 에칭장치 및 그 제어방법에 관한 것이다.
반도체나 여러가지 소재 또는 제품 가공공정중에 에칭공정이 적용되고 있다.
이러한 에칭공정은 작업대상물의 표면 일부를 식각하는 공정으로서, 화학적인 방법을 사용하는 습식(wet) 에칭공법이 일반적으로 사용된다.
그러나, 최근 여러가지 재질에 에칭공정이 적용되는데, 이러한 습식 에칭공법은 적용대상에서 한계점을 보이고 있다.
따라서, 최근에는 습식 에칭공법이 아닌 건식(dry) 에칭공법이 소개되고 있다.
도 1은 이러한 건식 에칭공법을 사용하여 반도체의 구리(Cu)를 에칭하는 과정을 설명한 도면이다.
먼저, 실리콘(10)에 하드마스크(20)가 증착된 작업대상물에 리소그래피과정을 거친 후, 상기 하드마스크(20)에 건식 에칭이 수행되어 식각이 이루어진다.
그리고, 상기 리스그래피 과정에서 입혀진 포토레지스트(PR:30)막 등을 제고한 후에 진공챔버에서 구리(Cu)막(42)을 증착한다.
그리고, 증착된 구리막(42)의 상측에 electro-plating 방식으로 구리(Cu)를 증착(44)한 후, CMP(Chemicla-Mechanical Polishing)공법으로 하드마스크(20)보다 상측의 구리(44)를 제거한다.
그러나, 이러한 종래의 건식 에칭공법은 결국 화학적 공정이 포함되어 공정단계가 길며, 소수의 휘발성 물질만 건식 에칭공법에 적용 가능하여 다양한 재질을 건식 에칭 공법에 적용하기는 불가능한 문제점이 있다.
또한, 화학적 공정을 포함하므로 정밀도에 한계가 있으며, 공정에 소요되는 시간을 단축 시키는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명은 화학적 공정에 의존하지 않으며, 다양한 재질에 적용이 가능하고, 정밀도가 우수하며 공정속도가 바른 건식 에칭장치 및 그 제어방법을 제공하는 것이 과제이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않는 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 해결하기 위하여, 본 발명의 일 형태에 따르면, 애노드부, 상기 애노드 부의 상측에 상기 애노드부와 마주보도록 배치되며, 시간에 따라 전압의 극성이 양의전압과 음의전압을 교번하는 양방향 전압전원이 인가되며, 상기 애노드부와 이격되도록 배치되는 캐소드부, 상기 캐소드부의 애노드부와 마주보는 면에 밀착되게 위치되며, 작업대상물을 평평한 상태로 위치시키는 편평부, 상기 캐소드부의 애노드부와 마주보는 면에 작업대상물과 편평부를 고정시키는 거치부, 상기 캐소드부에, 상기 양방향 전압전원을 인가하는 양방향 전압전원 공급부를 포함하는 건식 에칭장치가 개시된다.
상기 편평부는, 상기 캐소드부의 애노드부와 마주보는 면에 밀착되며, 그 배면에 작업대상물이 평평한 상태로 밀착되게 부착되는 플랫 플레이트를 포함할 수 있다.
상기 편평부는, 상기 작업대상물이 부착된 플랫플레이트와 작업대상물의 표면 둘레에 형성되는 포토레지스트 필름을 더 포함할 수 있다.
상기 편평부는, 상기 플랫플레이트와 작업대상물의 사이에 형성되며, 상기 작업대상물을 상기 플랫플레이트에 부착시키기 위한 접착층을 더 포함할 수 있다.
상기 접착층은, 접착물질일 수 있다.
상기 작업대상물은 상기 플랫 플레이트에 정전기를 이용하여 부착될 수 있다.
상기 작업대상물과 포토레지스트 필름 사이에 적층되며, 반도체 또는 부도체 등의 재질로 이루어지는 삽입층을 더 포함할 수 있다.
상기 거치부는, 상기 작업대상물 및 포토레지스트 필름이 구비된 플랫 플레이트를 상기 캐소드부의 애노드부와 마주보는 면에 밀착시키도록 상기 편평부를 탄성지지할 수 있다.
상기 작업대상물에 이온의 충돌(hitting)시간은 줄이고, 전자의 충돌(hitting)시간은 늘어나도록 상기 애노드부에 직류전압전원을 인가하는 직류전압전원인가부를 더 포함할 수 있다.
상기 직류전압전원인가부를 통해 인가되는 전원은 음의 전압 또는 양의 전압일 수 있다.
한편, 본 발명의 다른 형태에 따르면, 플랫 플레이트에 작업대상물을 부착시키는 부착단계, 상기 플랫 플레이트에 부착된 작업대상물 및 플랫 플레이트의 포토 레지스트 필름을 입히는 라미네이팅 단계, 상기 라미네이팅 단계 이후, 라미네이팅 된 포토 레지스트필름에 노광하여 패턴을 형성하는 노광단계, 상기 노광단계에서 노광이 이루어진 상태의 포토 레지스트 필름 및 작업대상물과 플랫 플레이트를 상기 캐소드부의 애노드 부와 마주보는 면에 밀착되도록 장착하는 장착단계, 캐소드부에 시간에 따라 전압의 극성이 양의 전압과 음의 전압을 교번하여 전원을 인가시키는 양방향 전압전원 인가단계 및 상기 캐소드부에 인가된 양방향 전압전원에 의해 발생된 플라즈마에 의해 작업대상물 표면에 에칭이 이루어지는 에칭단계를 포함하는, 건식 에칭장치의 제어방법이 제공된다.
상기 양방향 전압전원 인가단계의 후 또는 동시에, 상기 애노드부에 직류전압전원을 인가하는 직류전압전원인가단계를 더 포함할 수 있다.
본 발명의 건식 에칭장치 및 그 제어방법에 따르면, 에칭공정에 소요되는 시간이 종래에 비하여 현저하게 줄어들어 생산성이 향상되며, 재질에 구애받지 아니하고 건식 에칭이 가능하여 다양한 재질에 대해서 건식 에칭이 가능하고, 재증착이 발생하지 아니하여 에칭된 부분이 재증착물 등의 오염 없이 깨끗하게 형성될 수 있고, 정밀도가 향상될 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
아래에서 설명하는 본 출원의 바람직한 실시예의 상세한 설명뿐만 아니라 위에서 설명한 요약은 첨부된 도면과 관련해서 읽을 때에 더 잘 이해될 수 있을 것이다. 본 발명을 예시하기 위한 목적으로 도면에는 바람직한 실시예들이 도시되어 있다. 그러나, 본 출원은 도시된 정확한 배치와 수단에 한정되는 것이 아님을 이해해야 한다.
도 1은 종래의 건식 에칭 공법을 이용하여 반도체에 구리층을 형성하는 과정을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 건식 에칭장치를 도시한 단면도이다.
도 3은 도 1의 편평부를 도시한 도면이다.
도 4는 플라즈마 에칭과정 중에 식각된 원자(a)가 플라즈마 이온 또는 가스(e)에 의해 리바운드되어 다시 재증착(re-deposition)되는 모습을 도시한 도면이다.
도 5는 양방향 전압전원이 교류형태의 파형을 나타내고, 애노드부에 직류전원을 인가하였을 때 캐소드와 애노드 사이에 형성되는 양방향 전압전원전압 파형 변화를 도시한 그래프이다.
도 6은 양방향 전압전원이 대칭적인 바이폴라 형태의 파형을 나타내고, 애노드부에 직류전원을 인가하였을 때 캐소드와 애노드 사이에 형성되는 양방향 전압전원전압의 파형 변화를 도시한 그래프이다.
도 7은 양방향 전압전원이 비대칭적인 바이폴라 형태의 파형을 나타내고, 애노드부에 직류전원을 인가하였을 때 캐소드와 애노드 사이에 형성되는 양방향 전압전원의 전압파형 변화를 도시한 그래프이다.
도 8은 애노드에 직류전원을 인가하였을 때 식각된 원자(a)의 운동모습을 도시한 도면이다.
도 9는 본 발명의 건식 에칭장치의 제어방법의 일 실시예를 도시한 순서도 이다.
도 10은 본 발명의 건식 에칭장치의 편평부가 형성되고 에칭되는 모습을 순차적으로 도시한 도면이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
배경기술에서 소개한 종래의 건식에칭공법과 비교하여 재질의 제한으로부터 자유롭기 위하여, 본 출원인은 고에너지 이온 소스가 작업대상물에 보다 강하게 충돌해야 함과, 작업대상물에 따라 공정 온도가 다르며, 공정온도를 설정시 작업대상물의 공정과정 중 공정온도 편차가 작게 유지되어야 하는 점에 주목하였다. 일예로, 작업대상물의 온도가 섭씨 80도를 초과하는 경우, 포토리지스트(PR)가 경화되는 것을 피하기 위함이다. 또한 작업대상물의 공정과정 중 공정온도 편차에 의한 에칭수율 편차발생의 억제 및 일부 작업대상물 소재의 온도 상한 또는 하한 설정 등의 다양한 공정온도 프로파일 설정제어가 가능할 수 있다.
한편, 본 출원인은 고에너지 이온소스가 보다 높은 운동에너지를 가지고 작업대상물과 충돌되도록 플라즈마의 쉬스 영역(Sheath Region)의 확대, 고전압 및 1MHz이하의 양방향 전압전원 사용 및 플라즈마 밀도 향상 개념을 착안하였다.
또한, 작업대상물의 주어진 온도제어를 원할히 수행하기 위하여, 작업대상물에 전류가 인가되지 않도록 절연하는 것과 작업대상물이 위치되는 캐소드부에 온도제어기능을 추가하는 개념을 착안 하였다. 이때 작업대상물과 접촉하는 절연물은 양방향 전압전원이 인가되는 부분과 일체형의 코팅기술 또는 열전달이 우수한 본딩재질을 이용한 접착기술을 이용하여 부착됨으로 발생하는 열을 빠르게 방출시켜 온도 제어를 원할히 할 수 있다.
이와 같은 방향으로 착안한 본 실시예에 따른 건식 에칭장치(100)는 도 2에 도시된 바와 같이, 애노드부(120)와 캐소드부(110), 거치부(140) 및 양방향 전압전원 공급부(130) 및 편평부(180)을 포함할 수 있다.
상기 애노드부(120)와 캐소드부(110)는 도면에 도시되지 아니한 하우징(미도시) 내부에 상하방향으로 서로 이격되도록 배치된다.
상기 하우징(미도시)은 내부에 후술하는 각종 구성요소들이 배치되는 공간을 형성하며, 내부에 진공을 형성하거나 아르곤(Ar)등의 기체를 주입할 수 있도록 구비되고, 내부에 편평부(180)을 넣고 빼는 것이 가능하도록 개방 및 폐쇄가 가능하게 구비될 수 있다.
이 때, 상기 캐소드부(110)가 상측에 배치되며, 애노드부(120)가 하측에 배치될 수 있다.
그리고, 상기 양방향 전압전원 공급부(130)는 상기 캐소드부(110)에 양방향 전압의 전원을 인가시키도록 구비될 수 있다.
이 때, 상기 양방향 전압의 전원은 시간에 따라 전압의 극성이 양의 전압과 음의 전압으로 양방향으로 교번하는 전류를 칭할 수 있다.
또한, 상기 양방향 전압의 전원의 주파수는 1MHz이하의 주파수를 가질 수 있다.
상기와 같이 양방향 전압의 전원을 인가함으로써 전하 축적시간을 증가시킬 수 있으며, 이는 쉬스영역의 확대에 기여할 수 있다. 또한, 쉬스영역이 확대되므로 인해 이온이 작업대상물 측으로 가속되는 시간을 확보할 수 있어 보다 높은 에너지로 편평부(180)에 구비된 작업대상물(W)의 표면을 충돌할 수 있다. 이러한 양방향 전압의 전원은 추후 자세하게 설명하기로 한다.
한편, 상기 편평부(180)은 상기 캐소드부(110)의 애노드부(120)를 바라보는 하측면에 밀착되도록 위치될 수 있다.
따라서, 상기 편평부(180)의 하측면에 에칭이 이루어지며, 그에따라 상기 작업대상물(W)의 표면에서 식각되어 떨어져 나온 원자들은 중력에 의해 애노드부(120) 측으로 떨어져, 편평부(180)의 표면에 재증착되는 리디포지션(reseposition)현상이 방지될 수 있다.
한편, 상기 편평부(180)는 작업대상물(W)을 상기 캐소드부(110)에 평평하게 밀착시키기 위한 구성요소이다.
본 실시예의 건식 에칭장치(100)에서 상기 작업대상물(W)은 상기 캐소드부(110)의 하측면에 부착될 수 있다. 그런데, 상기 작업대상물(W)이 매우 얇은 박판인 경우에는 그 하중에 의해 중간부분이 캐소드부(110)의 하측면에 밀착되지 못하고 이격되어 캐소드부(110)와의 사이에 공간이 발생할 수 있는데, 이렇게 공간이 발생하면 가공에 불량이 발생할 수 있다.
따라서, 상기 편평부(180)는 상기 작업대상물(W)을 상기 캐소드부(110)에 평평하게 밀착시키기 위한 구성요소이다. 즉, 상기 편평부(180)의 하측면에 작업대상물(W)이 구김없이 평평하게 부착되며, 상기 작업대상물(W)이 부착된 상태의 편평부(180)가 상기 캐소드부(110)의 애노드부(120)를 바라보는 하측면에 밀착되도록 위치되는 것이다.
상기 편평부(180)는 도 3에 도시된 바와 같이, 플랫 플레이트(182) 및 포토레지스트 필름(186)을 포함할 수 있다.
상기 플랫 플레이트(182)는 전술한 바와 같이, 작업대상물(W)이 부착되며 상기 캐소드부(110)의 하측면에 밀착되도록 평평한 형태의 금속 및 반도체 또는 부도체등의 판재로 이루어질 수 있다.
그리고, 상기 작업대상물(W)은 상기 플랫 플레이트(182)의 일면에 부착될 수 있다. 상기 플랫 플레이트(182)가 캐소드부(110)의 하측면에 밀착될 때에는 상기 작업대상물(W)이 부착된 면은 애노드부(120)를 바라보는 하측면을 이루므로, 상기 작업대상물(W)이 중력 및 자중에 의해 낙하하거나 하측으로 쳐저 플랫 플레이트(182)와 이격되지 아니하도록 상기 작업대상물(W)과 플랫 플레이트(182)의 사이에는 접착층(184)이 형성될 수 있다.
상기 접착층(184)은 양면 접착 필름일 수도 있으며, 접착제를 도포하여 형성된 층일 수도 있다. 또한, 접착필름이나 접착제를 사용하지 아니하고도 정전기 등을 이용하여 부착시킬 수도 있을 것이다.
그리고, 상기 작업대상물(W)이 부착된 상태의 플랫 플레이트(182)의 외측에 포토레지스트 필름(186)이 라미네이팅 될 수 있다.
또한, 상기 라이네이팅 된 포토레지스트 필름(186)은 노광이 이루어져 패턴이 형성될 수 있다.
따라서, 상기 작업대상물(W)은 상기 접착층(184) 등에 의해 상기 플랫 플레이트(182)에 밀착되며, 이에 더하여 상기 포토레지스트 필름(186)에 의해 더욱 밀착될 수 있다.
또한, 필요에 따라, 상기 포토레지스트 필름(186)과 작업대상물(W) 사이에 수십에서 수백 마이크로미터 두께의 삽입층(188)이 적층될 수 있다. 상기 삽입층(188)은 반도체 또는 부도체 등의 재질로 균일한 두께로 이루어질 수 있다.
상기 거치부(140)는, 상기 편평부(180)를 상기 캐소드부(110)의 하측면에 밀착되도록 위치시키는 구성요소이다.
또한, 상기 캐소드부(110)와 애노드부(120)의 거리를 조절하는 간격조절부(150)가 더 포함될 수 있다.
일반적으로 전하량(Q)는 인가되는 전압(V)와 유전율(ε)및 작업대상물의 면적(A)에 비례하며, 캐소드부와 애노드부간의 거리(d)에 반비례하는 것으로 알려져 있다.(Q=VεA/d)
따라서, 상기 간격조절부(150)가 캐소드부(110)와 애노드부(120)의 거리를 조절함으로써, 다양한 면적(A)을 가지는 여러가지의 작업대상물(W)을 에칭할 때에도 일정하거나 또는 최적의 전하량의 상태로 작업할 수 있다.
상기와 같은 간격조절부(150)는 모터(152), 커플링(154), 지지봉(156)을 포함할 수 있다. 이때 지지봉(156)은 캐소드부(110)와 애노드부(120)사이의 플라즈마에 영향을 최소화 하도록 절연소재를 사용할 수 있다.
상기 모터(152)는 회전력을 발생시키는 구성요소로서, 본 실시예에서는 회전각도를 세밀하게 조절할 수 있는 스텝모터가 적용되는 것을 예로 들어 설명하기로 한다. 또한, 상기 스텝모터는 별도로 구비된 제어부(190)에 의해 제어될 수 있다.
상기 커플링(154)은 상기 모터(152)의 회전력에 의해 회전되며, 회전중심축을 따라 상기 회전중심축과 동축인 통공이 형성되고, 상기 통공의 내주면에는 나사산이 형성될 수 있다. 이 때, 상기 커플링(154)의 회전중심축은 상하방향을 향하도록 형성될 수 있다.
그리고, 상기 지지봉(156)은 상하방향으로 연장되며, 외주면에 상기 커플링(154)의 내주면과 치합되는 나사산이 형성되어 상기 커플링(154)의 통공 내주면에 치합되도록 삽입되고, 상단이 상기 캐소드부(110)를 지지하도록 구비된다.
따라서, 상기 모터(152)가 회전하면, 상기 커플링(154)도 회전되며, 그에 따라 상기 지지봉(156)이 모터(152)의 회전각도 및 커플링(154)의 피치에 해당하는 만큼 승강하며, 그에 따라 상기 지지봉(156)의 상단에 지지된 캐소드부(110) 또한 승강하여, 상기 캐소드부(110)와 애노드부(120)간의 거리가 조절될 수 있다.
상기 거치부(140)는 상기 캐소드부(110)가 승강할 때에도, 상기 편평부(180)를 상기 캐소드부(110)의 하측면에 밀착시키도록 상기 편평부(180)을 탄성지지할 수 있다.
상기와 같은 거치부(140)는, 제1부재(144), 제2부재(146) 및 스프링(148)을 포함할 수 있다.
상기 제1부재(144)는 상기 애노드부(120)의 하측에 구비된 고정편(142)에 상하방향으로 이동가능하게 삽입되며, 상측으로 연장되도록 형성된다.
이 때, 상기 고정편(142)은 상기 하우징(미도시)에 고정된 것일 수 있다.
그리고, 상기 제2부재(146)는 상기 제1부재(144)의 상단에 상기 제1부재(144)보다 더 큰 직경을 갖도록 형성된다. 그리고, 상기 제2부재(146)의 상단은 상기 편평부(180)를 지지하여 상기 캐소드부(110)에 밀착시키도록 구비된다. 이때 제2부재(146)는 캐소드부(110)와 애노드부(120)사이의 플라즈마에 영향을 최소화 하도록 절연소재를 사용할 수 있다. 제2부재(146)는 편평부(180)의 형상에 따라 원형 및 사각형 및 다각형 및 원추형 등 다양한 형상을 가질 수 있다.
그리고, 상기 스프링(148)은 상기 제1부재(144)의 외측을 감싸도록 위치되고, 하단은 상기 고정편(142)에 지지되고 상단은 상기 제2부재(146)에 지지되어 상기 제2부재(146)를 상기 고정편(142)에 대해서 탄성지지하도록 구비된다.
따라서, 상기 스프링(148)에 의해 상기 제2부재(146)에 지지된 편평부(180)가 항상 상측으로 탄성적으로 지지되므로, 상기 캐소드부(110)가 상승하더라도 편평부(180)가 캐소드부(110)에 밀착될 수 있다. 이때 스프링(148)은 캐소드부(110)와 애노드부(120)사이의 플라즈마에 영향을 최소화 하도록 절연소재를 사용할 수 있다.
한편, 도 4에 도시된 바와 같이, 상기 작업대상물(W)의 표면에서 식각되어 떨어져 나와 애노드부(120) 측으로 떨어지는 원자(a)들 중 일부가 상기 작업대상물(W)의 표면으로 향하는 이온(i)이나 플라즈마가스를 만나 충돌하면서 다시 작업대상물(W)의 표면 측으로 향하여 작업대상물(W)의 표면에 재증착되는 리디포지션(redeposition)현상이 발생할 수 있다.
이를 방지하기 위해서, 본 실시예에 따른 건식 에칭장치에 따르면, 상기 작업대상물에 이온 충돌(hitting)시간은 줄이고, 전자의 충돌(hitting)시간은 늘어나도록 상기 애노드부(120)에 직류의 -측 또는 +측을 직류전압전원을 인가하는 직류전원인가부(160)가 더 구비될 수 있다. 본 실시예에서는 상기 직류전압전원인가부(160)가 -측의 직류전압전원을 인가하는 것을 예로 들어 설명하기로 한다.
상기 직류전압전원인가부(160)에 의한 작용을 설명하기에 앞서, 상기 양방향 전압전원 공급부에 의해 상기 캐소드부(114)에 공급되는 전압 파형의 형태에 대해서 설명하기로 한다.
전술한 바와 같이, 캐소드부에 공급되는 전압파형은 시간에 따라 전압의 극성이 +와 -로 교번하는 전압으로 칭할 수 있는데, 상기 양방향 전압전원 공급부(130)에 의해 생성되는 양방향 전압의 파형은, 도 5에 도시된 바와 같이, 일반적인 교류의 형태인 사인(sign)파형을 나타낼 수도 있거나, 또는 도 6 및 도 7에 도시된 바와 같이, 사다리꼴 형태의 바이폴라(bipolar)파형을 나타낼 수도 있다.
즉, 본 발명에서 상기 양방향 전압전원이란 파형의 형태 및 크기에 상관없이 전압이 0인 지점을 기준으로 시간에 따라 전압의 극성이 +와 -를 교번해서 나타나는 것일 수 있다.
한편, 상기 양방향 전압의 파형이 도 6 및 도 7에 도시된 사다리꼴 형태의 바이폴라(bipolar)파형을 나타내는 경우, 전압의 파형은 승압구간(U)과 하압구간(D)을 포함할 수 있다.
이때, 상기 전압의 파형 중 + 또는 -측으로 발산하는 구간을 승압구간(U)이라 칭하고, 0으로 수렴되는 구간을 하압구간(D)이라 칭하기로 한다.
또한, 상기 승압구간(U)과 하압구간(D) 사이에 전압이 일정하게 유지되는 구간을 유지구간(D)이라 칭하기로 한다.
상기 양방향 전압전원 공급부에서 공급되는 양방향 전압의 파형에 따라 상기 유지구간(D)은 나타날 수도 있으며, 나타나지 않을 수도 있다.
또한, 상기 양방향 전압전원 공급부(130)는 상기 양방향 전압전원 공급부(130)에 의해 발생되는 양방향 전압전원의 파형이 제어부(190)에 의해 제어될 수 있다.
상기 제어부(190)는 상기 양방향 전압전원 공급부(130)와 연결된 단말기나 PC등으로 구현될 수 있다. 물론, 본 발명은 이에 한정되지 아니하며, 상기 제어부(190)은 입력수단과 표시수단 및 연산수단과 통신수단을 구비한 모듈일 수 있다.
또 한편, 상기 양방향 전압의 파형이 도 6 및 도 7에 도시된 사다리꼴 형태의 바이폴라(bipolar)파형을 나타내는 경우, 상기 승압구간(U)과 하압구간(D) 및 유지구간(D)의 기울기 및 길이는 상기 제어부(190)의 제어에 의해 제어될 수 있다.
즉, 도 6에 도시된 바와 같이, 상기 승압구간(U)과 하압구간(D)의 기울기가 대칭적으로 나타날 수 있으며, 또는 도 7에 도시된 바와 같이, 상기 승압구간(U)과 하압구간(D)의 기울기가 서로 다르게 나타날 수 있다. 또는, 도면에 도시하지는 않았지만, 상기 유지구간(M)의 길이도 조절할 수 있으며, 유지구간(M)이 파형의 피크지점 이외에도 0 Voltage 상태에서 나타나도록 제어할 수도 있다.
이는, 상기 작업대상물(W)에 필요한 전자(electron)를 충돌(hitting) 하는 시간 및 강도와 이온(Ion)을 충돌(hitting)하는 시간 및 강도에 따라 상기 제어부(190)에서 조절할 수 있다.
이하, 상기 직류전압전원인가부(160)에 의한 작용을 설명하기로 한다.
도 5는 상기 양방향 전압전원 공급부(130)에 의해 생성되는 양방향 전압의 파형이 일반적인 교류의 형태인 사인(sign)파형이고, 상기 애노드부(120)에 직류를 인가하였을 때 캐소드부(110)와 애노드부(120) 사이에 형성되는 양방향 전압전원의 파형 변화를 도시한 그래프이다.
전술한 바와 같이, 상기 양방향 전압전원 공급부(130)에 의해 생성된 교류 형태의 상기 양방향 전류의 파형이 상기 캐소드부(110)에 인가되므로, 상기 캐소드부(110)와 애노드부(120) 사이에 형성되는 양방향 전류의 파형은 교류 형태의 파형을 띄게 된다.
그런데, 도 5에 도시된 바와 같이, 상기 직류전압전원인가부(160)에 의해 상기 애노드부(120)에 직류의 - 측이 인가되면, 상기 캐소드부(110)와 애노드부(120) 사이에 형성되는 교류형태의 양방향 전압전원의 파형이 상측으로 이동된다. 도 5의 그래프에서, 교류파형이 0 Voltage 아래측(-측)으로 하강한 상태에서는 이온이 작업대상물(W)을 충돌하게 되며, 교류파형이 0 Voltage 위측(+측)으로 상승한 상태에서는 전자가 작업대상물(W)을 충돌할 수 있다.
또는, 도 6 및 도 7에 도시된 바와 같이, 상기 양방향 전압전원 공급부(130)에 의해 생성된 양방향 전압전원의 파형이 사다리꼴 형태의 바이폴라(bipolar)파형을 나타내는 경우에도, 상기 직류전압전원인가부(160)에 의해 상기 애노드부(120)에 직류의 - 측이 인가되면, 상기 캐소드부(110)와 애노드부(120) 사이에 형성되는 바이폴라형태의 양방향 전압전원의 파형이 상측으로 이동될 수있다. 도 6 및 도 7의 그래프에서, 바이폴라형태의 양방향 전압전원의 파형이 0 Voltage 아래측으로 하강한 상태에서는 이온이 작업대상물(W)을 충돌하게 되며, 바이폴라형태의 양방향 전압전원의 파형이 0 Voltage 위측으로 상승한 상태에서는 전자가 작업대상물(W)을 충돌할 수 있다
도 5 내지 도 7에서는 양방향 전압전원이 원래 파형 형태일 때 보다 20% 쉬프트(Shift)된 것을 예로 들어 설명하였다.
따라서, 도 8에 도시된 바와 같이, 상기 작업대상물(W)의 표면에서 식각되어 떨어져 나와 애노드부(120) 측으로 떨어지는 원자(a)들이 애노드부(120)까지 도달할 시간이 충분하게 되므로 리디포지션(redeposition)현상이 방지될 수 있다.
이 때, 상기 직류전압전원인가부(160)에 의해 상기 애노드부(120)에 인가되는 직류전압전원은 상기 양방향 전압전원 공급부(130)에 의해 상기 캐소드부(110)에 인가되는 양방향 전압전원의 최대전압의 1~200%사이일 수 있다.
한편, 상기 캐소드부(110)는 도 2에 도시된 바와 같이, 제1컨덕터(112)와 제2컨덕터(114), 그리고 캐소드 절연체(116)를 포함할 수 있다.
상기 제1컨덕터(112)는 최상측에 배치되며, 접지가 이루어지는 금속 등의 도체로 형성될 수 있다.
상기 제2컨덕터(114)는 상기 제1컨덕터(112)의 하측에 배치되며, 상기 양방향 전압전원 공급부(130)로부터 저주파의 교류전원이 인가되며, Al등의 전도성 금속으로 형성될 수 있다.
또한, 상기 캐소드 절연체(116)는 상기 제1컨덕터(112)와 제2컨덕터(114)의 사이 및 상기 제2컨덕터(114)의 외측 둘레에 배치되어 상기 제2컨덕터(114)를 외부와 절연시키도록 구비될 수 있다.
상기 캐소드 절연체(116)의 재질은 절연체의 역할을 수행할 수 있으면 어느것이나 무방하나, 상기 작업대상물(W)과 접촉하는 면인 하측면에 구비되는 얇은 절연체(118)는 산화알루미늄(Al2O3) 등의 산화물 또는 질화알루미늄(AlN) 등의 질화물 절연체일 수 있다.
이때 작업대상물과 접촉하는 절연물은 양방향 전압전원이 인가되는 부분과 일체형의 코팅기술 또는 열전달이 우수한 본딩재질을 이용한 접착기술을 적용하여 부착될 수 있다. 따라서 발생하는 열을 빠르게 냉각부로 방출시켜 온도 제어를 원할히 할 수 있다. 그리고, 상기 절연체(118)는 상기 캐소두부(110)의 캐퍼시티(Capacity)증가에 기여할 수 있다. 이러한 절연체(118)이 두께는 3mm이하일 수 있으며, 본 발명은 절연체(118)의 두께에 의해 한정되지 않는다.
따라서, 상기 캐소드부(110)에 접촉된 상기 편평부(180) 및 작업대상물(W)에 전류가 흐르지 않도록 절연이 이루어지므로, 작업대상물(W)의 온도상승을 방지할 수 있다.
또한, 상기 캐소드부(110)의 온도를 조절하는 온도제어부(170)를 더 포함할 수 있다.
상기 온도제어부(170)는, 상기 캐소드부(110)의 온도를 제어함으로써, 상기 캐소드부(110)에 접촉된 작업대상물의 온도를 공정 온도구간내로 유지시키는 구성요소이다.
이 때, 공정온도구간이란, 작업대상물의 재질 및 작업의 종류 등에 따라 양질의 작업결과를 얻을 수 있는 작업공정 중 유지온도의 범위를 뜻할 수 있다.
즉, 공정중에 원할한 작업이 이루어지는 온도를 유지함으로써 작업 대상물의 작업결과가 항상 최상을 유지할 수 있도록 하는 것이다.
상기 온도제어부(170)는 냉각채널(172)과 냉매순환부(174) 및 온도측정부(176)를 포함할 수 있다.
상기 냉각채널(172)은 상기 제2컨덕터(114)의 내부에 형성되며, 내부에 냉각수가 유동되도록 관의 형상으로 형성될 수 있다. 본 실시예에서는 상기 제1컨덕터(112)의 표면부터 제2컨덕터(114)의 내측까지 하측으로 연장되며, 상기 제2컨덕터(114)의 내부에서 수평으로 연장되어 상기 제1컨덕터(112)와 제2컨덕터(114)를 냉각하도록 형성될 수 있다.
그리고, 상기 냉매순환부(174)는 상기 냉각채널(172) 내부에 냉각수를 순환시키도록 구비될 수 있다.
그리고, 상기 온도측정부(176)는 상기 제2컨덕터(114)의 온도를 측정하도록 구비될 수 있다.
따라서, 상기 온도측정부(176)에서 측정된 온도가 설정된 온도 범위의 상한선를 초과하지 않도록 별도로 마련된 제어부(190)에서 상기 냉매 순환부(174)를 구동하여 온도가 상승되면 상기 냉각수의 순환량이 증대되도록 상기 냉매 순환부(174)를 제어할 수 있다.
또는, 상기 온도측정부(176)에서 측정된 온도가 설정된 온도범위의 하한선을 초과하지 않도록, 상기 제어부(190)에서 냉매 순환부(174)를 제어하여 냉각수의 순환량을 제어할 수도 있다.
따라서, 상기 온도제어부(170)가 상기 캐소드부(110)의 온도를 제어함과 동시에 상기 캐소드부(110)에 접촉된 작업대상물 또한 온도제어가 되는 효과가 있다.
이하, 전술한 건식 에칭장치를 제어하는 건식 에칭장치의 제어방법에 대해서 설명하기로 한다.
상기 작업대상물에 본격적으로 건식 에칭을 하기 전에 도 10의 (a) 내지 (c)에 도시된 바와 같이, 상기 편평부를 준비하는 과정이 수행될 수 있다.
상기 편평부(180)를 준비하는 과정은, 부착단계, 라미네이팅 단계 및 노광단계를 포함할 수 있다.
상기 부착단계는, 상기 플랫 플레이트(182)에 작업대상물(W)을 부착시키는 단계이다.
이 때, 도 10 (b)에 도시된 바와 같이, 상기 플랫 플레이트(182)의 상기 작업대상물(W)이 부착되는 면에는 접착제가 도포되거나 또는 양면접착필름으로 접착층(184)이 형성될 수 있다.
또는, 접착제나 양면접착필름 이외에도 정전기 등을 이용하여 부착할 수도 있을 것이다.
이 때, 상기 작업대상물(W)은 상기 플랫 플레이트(182)의 일면에 인장이 가해진 후 기계적으로 밀착될 수 있다.
도 10(c)에 도시된 바와 같이, 접착층(184)이 형성된 플랫 플레이트(182)의 일면에 작업대상물(W)이 부착될 수 있다. 이 때, 상기 작업대상물(W)은 구김이나 이격이 발생하지 않도록 상기 플랫 플레이트(182)에 밀착될 수 있다.
그리고, 상기 라미네이팅 단계는, 도 10(d)에 도시된 바와 같이, 상기 플랫 플레이트(182)에 부착된 작업대상물(W) 및 플랫 플레이트(182)의 외측 둘레에 포토레지스트 필름(186)을 씌우는 단계이다.
이때 포토레지스트 필름(186)과 작업대상물(W) 사이에 수십에서 수백 마이크로미터 두께의 삽입층(188)이 적층될 수 있다.
상기 삽입층(188)은 반도체 또는 부도체 등의 재질로 이루어질 수 있다.
상기와 같은 삽입층(188)은 상기 편평부(180)의 표면 인근까지 도달한 이온을 가속시켜 식각효과를 더욱 향상시킬 수 있다.
물론, 상기 삽입층(188)은 필요에 따라 생략될 수도 있다.
상기 플랫 플레이트(182)에 부착된 작업대상물(W)은 상기 포토레지스트 필름(186)에 의해 더욱 견고하게 상기 플랫 플레이트(182)에 밀착될 수 있다.
그리고, 상기 노광단계는 도 10(e)에 도시된 바와 같이, 상기 포토레지스트 필름(186)이 씌워진 상태의 편평부(180)에 노광작업을 하여 상기 포토레지스트 필름(186)에 패턴을 형성시키는 단계이다.
이후의 에칭과정에서 상기 작업대상물(W)의 상기 포토레지스트 필름(186)에 형성된 패턴에 의해 노출된 부분에 식각이 이루어지기 때문이다.
이상의 과정을 거쳐 상기 편평부(180)가 준비되었으면 이를 캐소드부(110)에 밀착되게 장착시키는 장착단계가 수행될 수 있다.
상기 장착단계에서는 상기 편평부(180)를 상기 캐소드부(110)의 하측면에 밀착시키도록 위치시키는 단계이다. 이 때, 상기 작업대상물(W)의 에칭이 이루어져야 하는 면이 하측에 위치된 애노드부(120)를 향하도록 위치될 수 있다.
따라서, 상기 작업대상물(W)의 하측면에 에칭이 이루어질때 상기 작업대상물(W)의 표면에서 식각되어 떨어져 나온 원자(a)들은 중력에 의해 애노드부(120) 측으로 떨어져, 작업대상물(W)의 표면에 재증착되는 리디포지션(reseposition)현상이 방지될 수 있다.
그리고, 양방향 전압전원 인가단계가 수행될 수 있다. 상기 양방향 전압전원 인가단계는 상기 캐소드부(110)에 양방향 전압전원을 인가하는 단계이다.
이 때, 상기 캐소드부(110)에 인가되는 양방향 전압전원의 주파수는 1MHz보다 낮을 수 있다.
이렇게 비교적 저주파대역의 양방향 전압전원이 인가됨으로써 전하 축적시간을 증가시킬 수 있으며, 이는 쉬스영역의 확대에 기여할 수 있다. 또한, 이온이 작업대상물(W) 측으로 가속되는 시간을 확보할 수 있어 보다 높은 에너지의 플라즈마 이온이 상기 작업대상물(W)의 표면을 충돌할 수 있다.
상기 양방향 전압전원이 인가될 때에는 상기 하우징 내부에 아르곤(Ar)등의 기체가 충진된 상태일 수 있다.
그리고, 상기 직류인가단계는 상기 양방향 전압전원 인가단계(S130)와 같이 실행될 수 있으며, 상기 애노드부(120)에 직류를 인가하는 단계이다. 이 때, 애노드부(120)에 -측, 또는 +측의 직류가 인가될 수 있다. 본 실시예에서는 직류의 -측이 인가되는 것을 예로 들어 설명하나, 본 발명은 반드시 이에 한정되지 아니한다.
상기 애노드부(120)에 직류가 인가됨에 따라 도 5 내지 도 7에 도시된 바와 같이, 상기 캐소드부(110)와 애노드부(120) 사이에 형성되는 양방향 전압전원의 파형이 전체적으로 +측으로 이동되며, 그에 따라 상기 작업대상물(W)에 이온의 충돌(hitting)시간은 늘어나고 전자의 충돌(hitting)시간은 줄어들수 있다. 따라서, 도 8에 도시된 바와 같이, 상기 작업대상물(W)의 표면에서 식각되어 떨어져 나와 애노드부(120) 측으로 떨어지는 원자(a)들이 애노드부(120)까지 도달할 시간이 충분하게 되므로 리디포지션(redeposition)현상이 방지될 수 있다.
이 때, 상기 직류전압전원인가부(160)에 의해 상기 애노드부(120)에 인가되는 직류는 상기 양방향 전압전원 공급부(130)에 의해 상기 캐소드부(110)에 인가되는 교류 전원의 최대전압의 1~200%사이일 수 있다.
상기 양방향 전압전원 인가단계와 직류인가단계가 수행되면서, 작업대상물(W)의 표면에 에칭이 이루어지는 에칭단계(S150)가 수행될 수 있다.
상기 에칭단계가 수행되면서 도 10(f)에 도시된 바와 같이, 상기 편평부(180)의 포토레지스트 필름의 패턴에 의해 노출된 부분에 식각이 이루어져 작업대상물(W)의 에칭작업이 이루어질 수 있다.
한편, 상기 에칭단계(S150)의 수행중에 온도제어가 이루어질 수 있다. 상기 온도측정부(176)에서 측정된 온도가 설정된 온도 범위를 넘지 않도록 별도로 마련된 제어부(190)에서 상기 냉매 순환부(174)를 구동하여 온도가 상승되면 상기 냉각수의 순환량이 증대되도록 상기 냉매 순환부(174)를 제어할 수 있다.
따라서, 상기 온도제어부(170)가 상기 캐소드부(110)를 냉각함과 동시에 상기 캐소드부(110)에 접촉된 작업대상물(W) 또한 냉각시키는 효과가 있다. 물론, 상기 온도제어부(170)에 의해 상기 작업대상물(W)의 냉각속도 또한 제어할 수도 있으며, 작업대상물(W)의 온도가 설정된 온도범위의 하한선을 초과하지 않도록 제어할 수도 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
100: 건식 에칭장치 110: 캐소드부
112: 제1컨덕터 114: 제2컨덕터
116: 캐소드 절연체 120: 애노드부
130: 양방향 전압전원 공급부
140: 거치부 142: 고정편
144: 제1부재 146: 제2부재
148: 스프링 150: 거리조절부
152: 모터 154: 커플링
156: 지지봉 160: 직류전압전원인가부
170: 온도제어부 172: 냉각채널
174: 냉매순환부 176: 온도측정부
180: 편평부 182: 플랫 플레이트
184: 접착층 186: 포토레지스트 필름
188: 삽입층 W: 작업대상물
i: 이온 a: 원자

Claims (12)

  1. 애노드부;
    상기 애노드 부의 상측에 상기 애노드부와 마주보도록 배치되며, 시간에 따라 전압의 극성이 양의전압과 음의전압을 교번하는 양방향 전압전원이 인가되며, 상기 애노드부와 이격되도록 배치되는 캐소드부;
    상기 캐소드부의 애노드부와 마주보는 면에 밀착되게 위치되며, 작업대상물을 평평한 상태로 위치시키는 편평부;
    상기 캐소드부의 애노드부와 마주보는 면에 작업대상물과 편평부를 고정시키는 거치부; 및
    상기 캐소드부에, 상기 양방향 전압전원을 인가하는 양방향 전압전원 공급부를 포함하며,
    상기 편평부는,
    상기 캐소드부의 애노드부와 마주보는 면에 착탈 가능하게 밀착되며, 그 배면에 정전기를 이용하여 작업대상물이 평평한 상태로 밀착되게 부착되는 플랫 플레이트를 포함하는, 건식 에칭장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 편평부는,
    상기 작업대상물이 부착된 플랫플레이트와 작업대상물의 표면 둘레에 형성되는 포토레지스트 필름을 더 포함하는, 건식 에칭장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 작업대상물과 포토레지스트 필름 사이에 적층되며, 반도체 또는 부도체 등의 재질로 이루어지는 삽입층을 더 포함하는, 건식 에칭장치.
  8. 제1항에 있어서,
    상기 거치부는,
    상기 작업대상물 및 포토레지스트 필름이 구비된 플랫 플레이트를 상기 캐소드부의 애노드부와 마주보는 면에 밀착시키도록 상기 편평부를 탄성지지하는, 건식 에칭장치.
  9. 제1항에 있어서,
    상기 작업대상물에 이온의 충돌(hitting)시간은 줄이고, 전자의 충돌(hitting)시간은 늘어나도록 상기 애노드부에 직류전압전원을 인가하는 직류전압전원인가부를 더 포함하는 건식 에칭장치.
  10. 제9항에 있어서,
    상기 직류전압전원인가부를 통해 인가되는 전원은 음의 전압 또는 양의 전압인 것을 특징으로 하는 건식 에칭장치.
  11. 삭제
  12. 삭제
KR1020160137827A 2016-10-21 2016-10-21 건식 에칭장치 및 그 제어방법 Active KR101913684B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160137827A KR101913684B1 (ko) 2016-10-21 2016-10-21 건식 에칭장치 및 그 제어방법
CN201780063840.4A CN109891557B (zh) 2016-10-21 2017-10-13 干法蚀刻装置及其控制方法
JP2019543151A JP6898456B2 (ja) 2016-10-21 2017-10-13 ドライエッチング装置及びその制御方法
US16/343,591 US11348810B2 (en) 2016-10-21 2017-10-13 Dry etching device and method for controlling same
PCT/KR2017/011294 WO2018074780A1 (ko) 2016-10-21 2017-10-13 건식 에칭장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137827A KR101913684B1 (ko) 2016-10-21 2016-10-21 건식 에칭장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20180044124A KR20180044124A (ko) 2018-05-02
KR101913684B1 true KR101913684B1 (ko) 2018-11-01

Family

ID=62019085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137827A Active KR101913684B1 (ko) 2016-10-21 2016-10-21 건식 에칭장치 및 그 제어방법

Country Status (5)

Country Link
US (1) US11348810B2 (ko)
JP (1) JP6898456B2 (ko)
KR (1) KR101913684B1 (ko)
CN (1) CN109891557B (ko)
WO (1) WO2018074780A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220068828A (ko) * 2020-11-19 2022-05-26 주식회사 볼트크리에이션 Metal의 Micro-patterning을 이용한 패러데이 케이지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419550B1 (ko) * 2020-09-03 2022-07-11 주식회사 볼트크리에이션 수평 설치형 건식 에칭장치
CN114582691B (zh) * 2020-11-18 2025-02-14 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及其调节方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268436A (ja) * 2004-03-17 2005-09-29 Sharp Corp 半導体装置製造方法およびドライエッチング装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126832A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd ドライエツチング方法および装置
JPS63238288A (ja) * 1987-03-27 1988-10-04 Fujitsu Ltd ドライエツチング方法
JPH06120173A (ja) * 1992-10-09 1994-04-28 Fujitsu Ltd エッチング終点検出方法
JPH08134666A (ja) 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング方法
US6245189B1 (en) * 1994-12-05 2001-06-12 Nordson Corporation High Throughput plasma treatment system
JP2581026B2 (ja) * 1995-01-30 1997-02-12 株式会社日立製作所 低圧雰囲気内の処理方法及びその装置
CN1286349C (zh) * 2002-02-20 2006-11-22 松下电工株式会社 等离子体处理装置与等离子体处理方法
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5281309B2 (ja) * 2008-03-28 2013-09-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2011517087A (ja) * 2008-04-07 2011-05-26 チャーム エンジニアリング シーオー エルティーディー プラズマ処理装置及びプラズマ処理方法
KR101515150B1 (ko) 2008-04-07 2015-04-27 참엔지니어링(주) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2012004160A (ja) * 2010-06-14 2012-01-05 Tokyo Electron Ltd 基板処理方法及び基板処理装置
EP2407998B1 (en) * 2010-07-15 2019-02-13 Ecole Polytechnique Plasma processing in a capacitively-coupled reactor with trapezoidal-waveform excitation
JPWO2013046640A1 (ja) 2011-09-26 2015-03-26 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
WO2014117853A1 (en) * 2013-01-31 2014-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Carrier substrate and method for fixing a substrate structure
US20140263182A1 (en) 2013-03-15 2014-09-18 Tokyo Electron Limited Dc pulse etcher
US9209033B2 (en) * 2013-08-21 2015-12-08 Tel Epion Inc. GCIB etching method for adjusting fin height of finFET devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268436A (ja) * 2004-03-17 2005-09-29 Sharp Corp 半導体装置製造方法およびドライエッチング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220068828A (ko) * 2020-11-19 2022-05-26 주식회사 볼트크리에이션 Metal의 Micro-patterning을 이용한 패러데이 케이지
KR102518437B1 (ko) * 2020-11-19 2023-04-05 주식회사 볼트크리에이션 Metal의 Micro-patterning을 이용한 패러데이 케이지

Also Published As

Publication number Publication date
CN109891557A (zh) 2019-06-14
US20190318942A1 (en) 2019-10-17
CN109891557B (zh) 2023-06-20
JP6898456B2 (ja) 2021-07-07
KR20180044124A (ko) 2018-05-02
US11348810B2 (en) 2022-05-31
WO2018074780A1 (ko) 2018-04-26
JP2020502820A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
EP2492955B1 (en) Semiconductor device manufacturing method and computer-readable storage medium
EP2026374A2 (en) Plasma processing apparatus, plasma processing method and storage medium
KR102569911B1 (ko) 포커스 링 및 기판 처리 장치
US20070227663A1 (en) Substrate processing apparatus and side wall component
US9011635B2 (en) Plasma processing apparatus
KR101913684B1 (ko) 건식 에칭장치 및 그 제어방법
KR101926677B1 (ko) 성막 장치 및 성막 방법
CN102376521A (zh) 等离子体处理装置和等离子体控制方法
KR101800321B1 (ko) 건식 에칭장치
US20070295356A1 (en) In-situ method to reduce particle contamination in a vacuum plasma processing tool
JP2015072825A (ja) プラズマ処理装置およびプラズマ処理方法
KR102419550B1 (ko) 수평 설치형 건식 에칭장치
KR101938306B1 (ko) 건식 에칭장치의 제어방법
CN102387655B (zh) 用于等离子体设备的下电极及等离子体设备
KR101000089B1 (ko) 플라즈마 이온 주입장치
KR100994466B1 (ko) 플라즈마 이온주입장치
CN111952140A (zh) 基片载置台和等离子体处理装置
JP5640135B2 (ja) プラズマ処理装置
JP2011124295A (ja) プラズマ処理装置
KR101071246B1 (ko) 등가전기장이 발생되는 정전척 및 이를 포함하는 플라즈마 이온 주입장치
JP3632542B2 (ja) プラズマ処理装置
KR20080081689A (ko) 정전척 및 이를 이용한 기판 플라즈마 처리 장치
JP2001196360A (ja) ワークのプラズマ処理方法
KR20070024978A (ko) 플라즈마 식각 챔버

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161021

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171220

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181002

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181025

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210906

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220920

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230831

Start annual number: 6

End annual number: 6