KR101910556B1

KR101910556B1 - Light emitting diode having gallium nitride substrate

Info

Publication number: KR101910556B1
Application number: KR1020120028400A
Authority: KR
Inventors: 서원철; 갈대성; 예경희
Original assignee: 서울반도체 주식회사
Priority date: 2012-03-20
Filing date: 2012-03-20
Publication date: 2018-10-22
Anticipated expiration: 2032-03-20
Also published as: KR20130106675A

Abstract

질화갈륨 기판을 갖는 발광 다이오드가 개시된다. 이 발광 다이오드는, 복수의 관통홀들을 갖는 질화갈륨 기판; 질화갈륨 기판 상에 위치하는 제1 도전형 콘택층; 제1 도전형 콘택층 상에 위치하는 제1 절연 요소들; 상기 제1 절연 요소들 사이의 상기 제1 도전형 콘택층에 접촉함과 아울러, 제1 절연요소들을 덮는 제1 도전형 반도체층; 제1 도전형 반도체층 상부에 위치하는 제2 도전형 반도체층; 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층; 관통홀들을 통해 제1 도전형 콘택층에 전기적으로 접속된 제1 전극을 포함한다. 이에 따라, 결정 결함이 적으며, 발광 면적 감소를 방지할 수 있는 발광 다이오드를 제공할 수 있다.A light emitting diode having a gallium nitride substrate is disclosed. The light emitting diode includes: a gallium nitride substrate having a plurality of through holes; A first conductive contact layer positioned on the gallium nitride substrate; First insulation elements located on the first conductive contact layer; A first conductive semiconductor layer contacting the first conductive contact layer between the first insulating elements and covering the first insulating elements; A second conductivity type semiconductor layer located on the first conductivity type semiconductor layer; An active layer positioned between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; And a first electrode electrically connected to the first conductive type contact layer through the through holes. Accordingly, it is possible to provide a light emitting diode which has few crystal defects and can prevent a decrease in the light emitting area.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode having a gallium nitride substrate,

본 발명은 발광 다이오드에 관한 것으로, 특히 질화갈륨 기판을 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly to a light emitting diode having a gallium nitride substrate.

일반적으로, 발광 다이오드는 사파이어 기판 상에 질화갈륨계 반도체층들을 성장시켜 제작된다. 그러나 사파이어 기판과 질화갈륨층은 열팽창 계수 및 격자 상수의 차이가 커서 성장된 질화갈륨층 내에 선단형 전위(threading dislocation)와 같은 결정 결함이 많이 발생된다. 이러한 결정 결함은 발광 다이오드의 전기적 광학적 특성을 향상시키는 것을 어렵게 만든다.Generally, a light emitting diode is fabricated by growing gallium nitride based semiconductor layers on a sapphire substrate. However, the sapphire substrate and the gallium nitride layer have large differences in thermal expansion coefficient and lattice constant, and crystal defects such as threading dislocation are often generated in the grown gallium nitride layer. Such a crystal defect makes it difficult to improve the electrical and optical characteristics of the light emitting diode.

나아가, 상기 사파이어 기판은 전기적으로 절연성이므로 전극들이 기판 상부에 위치하는 수평형 구조의 발광 다이오드가 제작된다. 수평형 구조의 발광 다이오드는 전극 형성을 위해 활성 영역 일부를 제거하기 때문에 면적 손실이 크고, 또한 전극에 의한 광 손실이 크다. 한편, 수평형 구조의 발광 다이오드의 문제점을 해결하기 위해 플립칩 방식의 발광 다이오드가 사용되고 있다. 플립칩 방식의 발광 다이오드는 기판을 통해 광을 방출함으로써 전극에 의한 광 손실을 줄일 수 있다. 그러나 이 플립칩 발광 다이오드 또한 전극 형성을 위해 활성 영역을 제거해야 하므로 면적 손실이 발생한다.Further, since the sapphire substrate is electrically insulative, the light emitting diode having a horizontal structure in which the electrodes are disposed on the substrate is manufactured. Since the light emitting diode having a horizontal structure removes a part of the active region for electrode formation, the area loss is large and the light loss due to the electrode is large. Meanwhile, a flip chip type light emitting diode is used to solve the problem of a light emitting diode having a horizontal structure. The flip chip type light emitting diode can reduce light loss by the electrode by emitting light through the substrate. However, this flip chip light emitting diode also has an area loss due to the need to remove the active region for electrode formation.

한편, 발광 다이오드의 폭은 반도체층들의 두께에 비해 상당히 넓다. 예컨대, 반도체층들의 두께는 대략 4um이지만, 발광 다이오드의 폭은 350um 내지 1mm이다. 따라서, 전류가 넓은 활성 영역에 걸쳐 고르게 분산되지 못하고 일부 영역, 특히 전극 패드가 위치하는 영역에 집중되며, 그 결과 발광 효율이 감소된다.On the other hand, the width of the light emitting diode is considerably larger than the thickness of the semiconductor layers. For example, the thickness of the semiconductor layers is approximately 4 um, but the width of the light emitting diodes is 350 um to 1 mm. Therefore, the current can not be uniformly dispersed over a wide active region and is concentrated in a region where a certain region, particularly an electrode pad is located, and as a result, the luminous efficiency is reduced.

본 발명이 해결하고자 하는 과제는, 결정 결함을 감소시켜 발광 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode capable of reducing crystal defects and improving luminous efficiency.

본 발명이 해결하고자 하는 또 다른 과제는, 발광 면적이 감소되는 것을 방지할 수 있는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of preventing a reduction in the light emission area.

본 발명이 해결하고자 하는 또 다른 과제는, 활성영역에 전류를 고르게 분산시킬 수 있는 발광 다이오드를 제공하는 것이다.A further object of the present invention is to provide a light emitting diode capable of evenly distributing a current in an active region.

본 발명의 일 태양에 따른 발광 다이오드는, 복수의 관통홀들을 갖는 질화갈륨 기판; 상기 질화갈륨 기판 상에 위치하는 제1 도전형 콘택층; 상기 제1 도전형 콘택층 상에 위치하는 제1 절연 요소들; 상기 제1 절연 요소들 사이의 상기 제1 도전형 콘택층에 접촉함과 아울러, 상기 절연요소들을 덮는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상부에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층; 상기 관통홀들을 통해 상기 제1 도전형 콘택층에 전기적으로 접속된 제1 전극을 포함한다.According to one aspect of the present invention, there is provided a light emitting diode comprising: a gallium nitride substrate having a plurality of through holes; A first conductive contact layer located on the gallium nitride substrate; First insulation elements located on the first conductive contact layer; A first conductive semiconductor layer contacting the first conductive contact layer between the first insulating elements and covering the insulating elements; A second conductive semiconductor layer disposed on the first conductive semiconductor layer; An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; And a first electrode electrically connected to the first conductive type contact layer through the through holes.

상기 제1 도전형 콘택층과 상기 제1 전극의 접촉부는 상기 제1 절연 요소 아래에 위치할 수 있다. 따라서, 상기 제1 절연 요소가 전류 흐름을 차단하여 전류 분산을 돕는다. 더욱이, 상기 관통홀들은 상기 제1 절연 요소의 하부면까지 연장할 수 있다.The contact portion of the first conductive contact layer and the first electrode may be located below the first insulating element. Therefore, the first insulation element blocks the current flow to help the current dispersion. Furthermore, the through-holes may extend to the lower surface of the first insulating element.

한편, 상기 제1 전극과 상기 질화갈륨 기판 사이에 반사기가 위치할 수 있다. 또한, 상기 반사기는 상기 관통홀 내로 연장될 수 있다.On the other hand, a reflector may be positioned between the first electrode and the gallium nitride substrate. Further, the reflector may extend into the through-hole.

상기 발광 다이오드는 또한, 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극 패드를 더 포함할 수 있다. 이때, 상기 제2 전극 패드는 상기 제1 절연 요소 상부에 제1 절연 요소와 중첩되도록 위치할 수 있다. 이에 따라, 상기 제2 전극 패드 하부에 전류가 집중되는 것을 완화할 수 있다.The light emitting diode may further include a second electrode pad electrically connected to the second conductive semiconductor layer. At this time, the second electrode pad may be positioned over the first insulating element so as to overlap with the first insulating element. Accordingly, it is possible to alleviate the concentration of current in the lower portion of the second electrode pad.

나아가, 상기 발광 다이오드는 상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 위치하는 투명 도전층을 더 포함할 수 있으며, 또한, 상기 제2 도전형 반도체층과 상기 투명 도전층 사이에 위치하는 제2 절연 요소들을 더 포함할 수 있다.Furthermore, the light emitting diode may further include a transparent conductive layer positioned between the second conductive semiconductor layer and the second electrode pad, and may further include a second conductive semiconductor layer disposed between the second conductive semiconductor layer and the transparent conductive layer, The second insulating elements.

또한, 상기 제2 절연 요소들 각각은 중심이 제1 절연요소들 사이의 영역에 중첩되도록 배치될 수 있다. 이에 따라, 전류를 더욱 분산시킬 수 있다.In addition, each of the second insulating elements may be disposed so that the center thereof overlaps a region between the first insulating elements. Thus, the current can be further dispersed.

한편, 상기 발광 다이오드는 수평 단면이 다각형 형상 또는 원형 형상을 가질 수 있다. 원형 형상에 가까워질수록 측면을 통한 광 추출 효율이 개선된다.Meanwhile, the light emitting diode may have a polygonal or circular shape in horizontal cross section. The closer to the circular shape the better the light extraction efficiency through the side.

상기 발광 다이오드는 또한, 상기 제1 전극 하부에 위치하는 본딩 패드를 더 포함할 수 있다. 상기 본딩 패드는 발광 다이오드를 인쇄회로기판이나 리드프레임 등에 실장할 때 접합용으로 사용되며, 또한 발광 다이오드에서 생성된 열을 전달하여 발광 다이오드의 방열 특성을 개선한다.The light emitting diode may further include a bonding pad positioned under the first electrode. The bonding pads are used for bonding when the light emitting diodes are mounted on a printed circuit board or a lead frame, and further, heat generated from the light emitting diodes is transferred to improve heat dissipation characteristics of the light emitting diodes.

질화갈륨 기판을 채택함으로써 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 결정 결함을 감소시켜 발광 효율을 개선할 수 있다. 또한, 상기 제1 전극이 질화갈륨 기판을 통해 제1 도전형 반도체층에 접속하므로, 제1 전극 형성에 따른 발광 면적 감소를 방지할 수 있다. 나아가, 상기 제1 전극이 콘택층과 접촉하는 접촉부가 제1 절연 요소들 하부에 위치하므로 활성영역에 고르게 전류를 분산시킬 수 있다.By employing a gallium nitride substrate, crystal defects of the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer can be reduced and the luminous efficiency can be improved. In addition, since the first electrode is connected to the first conductive type semiconductor layer through the gallium nitride substrate, it is possible to prevent the light emitting area from being reduced due to the formation of the first electrode. Further, since the contact portion where the first electrode contacts the contact layer is located under the first insulating elements, current can be evenly distributed to the active region.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 다양한 예들을 설명하기 위한 평면도이다.
도 3 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a plan view illustrating various examples of light emitting diodes according to an embodiment of the present invention.
FIGS. 3 to 9 are cross-sectional views illustrating a method of fabricating a light emitting diode according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 상기 발광 다이오드는, 질화갈륨 기판(21), 제1 도전형 콘택층(23), 제1 절연 요소들(27), 제1 도전형 반도체층(29), 활성층(31), 제2 도전형 반도체층(33) 및 제1 전극(43)을 포함한다. 나아가, 상기 발광 다이오드는, 제2 절연 요소들(35), 투명 도전층(37), 제2 전극 패드(39), 반사기(41) 및 본딩 패드(45)를 더 포함할 수 있다. 1, the light emitting diode includes a gallium nitride substrate 21, a first conductive type contact layer 23, first insulating elements 27, a first conductive type semiconductor layer 29, an active layer 31 ), A second conductive type semiconductor layer (33), and a first electrode (43). Furthermore, the light emitting diode may further include second insulating elements 35, a transparent conductive layer 37, a second electrode pad 39, a reflector 41, and a bonding pad 45.

상기 질화갈륨 기판(21)은 대략 100~300um의 두께를 가질 수 있다. 상기 질화갈륨 기판(21)은 관통홀(21a)을 갖는다. 도시한 바와 같이 상기 질화갈륨 기판(21a)에 복수의 관통홀들(21a)이 형성될 수 있다.The gallium nitride substrate 21 may have a thickness of about 100 to 300 um. The gallium nitride substrate 21 has a through hole 21a. As shown in the figure, a plurality of through holes 21a may be formed in the gallium nitride substrate 21a.

제1 도전형 콘택층(23)은 상기 질화갈륨 기판(21) 상에 위치한다. 제1 도전형 콘택층(23)은 예컨대 n형 질화갈륨층일 수 있다. 상기 관통홀들(21a)은 도시한 바와 같이 제1 도전형 콘택층(23)을 관통할 수도 있으나, 제1 도전형 콘택층(23)이 관통홀들(21a)의 바닥면을 형성할 수도 있다.The first conductive contact layer 23 is located on the gallium nitride substrate 21. The first conductive contact layer 23 may be, for example, an n-type gallium nitride layer. Although the through holes 21a may pass through the first conductive contact layer 23 as shown in the drawing, the first conductive contact layer 23 may form the bottom surface of the through holes 21a have.

상기 제1 절연 요소들(27)은 상기 제1 도전형 콘택층(23) 상에 위치한다. 제1 절연 요소들(27)은 예컨대 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 덧붙여, 제1 절연 요소들(27)은 아일랜드 형상 또는 스트라이프 형상으로 배열될 수 있으나, 이에 한정되는 것은 아니며, 메쉬 형상으로 서로 연결될 수도 있다. 상기 제1 절연 요소들(27) 사이에 제1 도전형 콘택층(23)이 노출된다.The first insulating elements 27 are located on the first conductive contact layer 23. The first insulating elements 27 may be formed of, for example, a silicon oxide film or a silicon nitride film. In addition, the first insulating elements 27 may be arranged in an island shape or a stripe shape, but not limited thereto, and may be connected to each other in a mesh shape. A first conductive contact layer (23) is exposed between the first insulating elements (27).

상기 제1 도전형 반도체층(29)은 상기 제1 절연 요소들(27)을 덮는다. 또한, 상기 제1 도전형 반도체층(29)은 상기 제1 도전형 콘택층(23)에 접촉한다. 즉, 상기 제1 절연 요소들(27)이 제1 도전형 콘택층(23)과 제1 도전형 반도체층(29) 사이에 위치한다. 상기 제1 도전형 반도체층(29)은 제1 도전형 콘택층(23)과 동일하게 n형 GaN층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 질화갈륨계 반도체층 또는 다중층으로 형성될 수 있다.The first conductive semiconductor layer 29 covers the first insulating elements 27. The first conductive type semiconductor layer 29 is in contact with the first conductive type contact layer 23. That is, the first insulating elements 27 are located between the first conductive contact layer 23 and the first conductive semiconductor layer 29. The first conductive type semiconductor layer 29 may be formed of an n-type GaN layer in the same manner as the first conductive type contact layer 23. However, the present invention is not limited thereto, and other types of gallium nitride- As shown in FIG.

상기 활성층(31)은 단일 양자우물구조 또는 다중 양자우물구조를 가질 수 있다. 상기 활성층(31)은 제1 도전형 반도체층(29)과 제2 도전형 반도체층(33) 사이에 위치하며, 요구되는 파장의 광을 생성한다.The active layer 31 may have a single quantum well structure or a multiple quantum well structure. The active layer 31 is located between the first conductivity type semiconductor layer 29 and the second conductivity type semiconductor layer 33 and generates light having a desired wavelength.

한편, 상기 제2 도전형 반도체층(33)은 p형 질화갈륨계 반도체층으로 형성되며 단일층 또는 다중층일 수 있다. 상기 제2 도전형 반도체층(33)은 활성층(31) 상에 위치한다.Meanwhile, the second conductive semiconductor layer 33 may be formed of a p-type gallium nitride based semiconductor layer and may be a single layer or a multi-layered structure. The second conductive semiconductor layer 33 is located on the active layer 31.

상기 제1 도전형 반도체층(29), 활성층(31) 및 제2 도전형 반도체층(33)은 질화갈륨 기판(21) 상에서 성장된 반도체층들로 형성되며, 따라서 전위밀도가 약 5E6/cm² 이하일 수 있다. 이에 따라, 발광 효율이 우수하고 고전류 구동에 적합한 발광 다이오드가 제공될 수 있다.The first conductive semiconductor layer 29, the active layer 31 and the second conductive semiconductor layer 33 are formed of semiconductor layers grown on the gallium nitride substrate 21 and thus have a dislocation density of about 5E6 / cm ² or less. Thus, a light emitting diode having excellent light emitting efficiency and being suitable for high current driving can be provided.

상기 관통홀들(21a)은 도시한 바와 같이 제1 절연 요소들(27) 하부에 위치한다. 즉, 관통홀(21a)의 상단은 상기 제1 절연 요소(27)에 접하거나 또는 상기 제1 절연 요소(27)의 바로 아래에 위치할 수 있다. 상기 관통홀(21a)의 상단은 대응하는 제1 절연 요소(27)의 하부 영역 내에 위치하는 것이 바람직하다.The through holes 21a are located below the first insulating elements 27 as shown. That is, the upper end of the through hole 21a may be in contact with the first insulating element 27 or directly under the first insulating element 27. [ The upper end of the through hole 21a is preferably located in the lower region of the corresponding first insulating element 27. [

상기 관통홀들(21a)은 상기 제1 절연 요소들(27)의 형상에 따라 아일랜드 형상 또는 스트라이프 형상으로 배열될 수 있다. 이들 관통홀들(21a)은 기판(21)의 상부면측에서 하부면으로 갈수록 폭이 넓어지는 형상을 가질 수 있다.The through holes 21a may be arranged in an island shape or a stripe shape depending on the shape of the first insulating elements 27. [ These through holes 21a may have a shape which widens from the upper surface side to the lower surface of the substrate 21.

상기 제1 전극(43)은 상기 관통홀들(21a)을 통해 제1 도전형 콘택층(23)에 전기적으로 접속된다. 상기 제1 전극(43)은 상기 관통홀들(21a)을 채울 수 있다.The first electrode 43 is electrically connected to the first conductive contact layer 23 through the through holes 21a. The first electrode 43 may fill the through holes 21a.

한편, 반사기(41)는 상기 제1 전극(43)과 기판(21) 사이에 위치한다. 상기 반사기(41)는 또한 관통홀들(21a)의 측벽을 덮을 수 있다. 상기 관통홀들(21a) 내부에 위치하는 반사기(41)는 기판(21) 하부면에 위치하는 반사기와 동일 공정에 의해 형성될 수 있으나, 이에 한정되는 것은 아니며, 각각 별개의 공정에 의해 형성될 수도 있다.On the other hand, the reflector 41 is located between the first electrode 43 and the substrate 21. The reflector 41 may also cover the side walls of the through holes 21a. The reflector 41 located inside the through holes 21a may be formed by the same process as the reflector located on the lower surface of the substrate 21 but is not limited thereto and may be formed by a separate process It is possible.

상기 반사기(41)는 활성층(31)에서 생성된 광을 반사시키며, 따라서 광이 제1 전극(43)에 흡수되어 손실되는 것을 방지한다. 상기 반사기(41)는 Ag 또는 Al과 같은 반사 금속층으로 형성되거나 옴니디렉셔널 반사기 또는 분포 브래그 반사기로 형성될 수 있다. 분포 브래그 반사기는 굴절률이 다른 유전층들을 교대로 적층하여 형성될 수 있으며, 예컨대 SiO2와 TiO2를 교대로 적층하여 형성될 수 있다. 상기 반사기(41)가 분포 브래그 반사기일 경우, 제1 전극(43)이 제1 도전형 콘택층(23)에 접촉할 수 있도록 상기 분포 브래그 반사기에 개구부가 형성된다.The reflector 41 reflects light generated in the active layer 31 and thus prevents light from being absorbed by the first electrode 43 and lost. The reflector 41 may be formed of a reflective metal layer such as Ag or Al, or may be formed of an omnidirectional reflector or a distributed Bragg reflector. The distributed Bragg reflector may be formed by alternately laminating dielectric layers having different refractive indexes, for example, alternately stacking SiO2 and TiO2. When the reflector 41 is a distributed Bragg reflector, an opening is formed in the distributed Bragg reflector so that the first electrode 43 can contact the first conductive contact layer 23.

상기 제1 전극(43)은 상기 관통홀(21a) 내에서 상기 제1 도전형 콘택층(23)에 전기적으로 접속된다. 상기 제1 전극(43)은 상기 반사기(41)를 통해 제1 도전형 콘택층(23)에 전기적으로 접속될 수도 있으며, 직접 접속될 수도 있다. 상기 제1 전극(43) 또는 상기 반사기(43)는 제1 도전형 콘택층(23)에 접속하기 위한 오믹 금속층을 포함할 수 있다. 나아가, 상기 제1 전극(43)이 제1 도전형 콘택층(23)에 전기적으로 접속되는 접촉부는 상기 제1 절연 요소(27) 하부에 위치할 수 있는데, 이에 따라, 상기 제1 절연 요소(27)가 제1 전극(43)으로부터 바로 위로 이동하는 전자의 이동을 차단하여 전류를 분산시칼 수 있다.The first electrode 43 is electrically connected to the first conductive contact layer 23 in the through hole 21a. The first electrode 43 may be electrically connected to the first conductive contact layer 23 through the reflector 41 or may be directly connected to the first conductive contact layer 23. The first electrode 43 or the reflector 43 may include an ohmic metal layer for connecting to the first conductive contact layer 23. Further, a contact portion through which the first electrode 43 is electrically connected to the first conductive contact layer 23 may be located under the first insulating element 27, so that the first insulating element 27 can cut off the movement of electrons moving directly above the first electrode 43 to disperse the current.

한편, 상기 제2 도전형 반도체층(33) 상에 제2 전극 패드(39)가 위치할 수 있다. 상기 제2 전극 패드(39)는 제1 절연 요소(27)와 중첩되도록 위치할 수 있으며, 따라서 제2 전극 패드(39) 영역 하부에 전류가 집중되는 것을 완화할 수 있다.On the other hand, the second electrode pad 39 may be positioned on the second conductive type semiconductor layer 33. The second electrode pad 39 may be positioned to overlap with the first insulating element 27, thereby alleviating the concentration of electric current under the second electrode pad 39 region.

한편, 도 2(a)에 도시한 바와 같이, 상기 제2 전극 패드(39)로부터 전극 연장부(39a)가 연장할 수 있다. 전극 연장부(39a)에 의해 전류가 넓은 영역에 걸쳐 고르게 분산될 수 있다. 또한, 상기 전극 연장부(39a)는 대체로 제1 절연 요소들(27) 상에 주로 위치하도록 배치되는 것이 바람직하다.On the other hand, as shown in Fig. 2 (a), the electrode extending portion 39a can extend from the second electrode pad 39. The current can be uniformly dispersed over a wide area by the electrode extension portion 39a. In addition, it is preferable that the electrode extension portion 39a is disposed so as to be mainly located on the first insulating elements 27. [

상기 제2 전극 패드(39)와 상기 제2 도전형 반도체층(33) 사이에 투명 도전층(37)이 위치할 수 있다. 상기 투명 도전층(37)은 ITO나 ZnO와 같은 도전성 산화물층 또는 Ni/Au와 같은 금속층으로 형성될 수 있다.A transparent conductive layer 37 may be disposed between the second electrode pad 39 and the second conductive semiconductor layer 33. The transparent conductive layer 37 may be formed of a conductive oxide layer such as ITO or ZnO or a metal layer such as Ni / Au.

나아가, 상기 투명 도전층(37)과 상기 제2 도전형 반도체층(33) 사이에 제2 절연 요소들(35)이 위치할 수 있다. 상기 제2 절연 요소들(35)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 상기 제2 절연 요소들(35)은 그 중심이 상기 제1 절연 요소들(27) 사이의 영역에 중첩하도록 배치될 수 있다. 나아가, 상기 제2 절연 요소들(35)의 일측 가장자리는 상기 제1 절연 요소들(27)과 중첩될 수 있다. 이에 따라, 제1 절연 요소들(27)의 가장자리 근처에서 전류가 집중되는 것을 완화하여 전류를 더욱 분산시킬 수 있다.Further, the second insulating elements 35 may be positioned between the transparent conductive layer 37 and the second conductive type semiconductor layer 33. The second insulating elements 35 may be formed of a silicon oxide film or a silicon nitride film. The second insulating elements 35 may be arranged so that the center thereof overlaps an area between the first insulating elements 27. Further, one side edge of the second insulating elements 35 may be overlapped with the first insulating elements 27. Thus, the current can be further dispersed by alleviating the concentration of current in the vicinity of the edge of the first insulating elements 27. [

한편, 상기 제1 전극(43) 하부에 본딩 패드(45)가 위치할 수 있다. 상기 본딩 패드(45)는 공융 본딩에 적합한 금속물질, 예컨대 Au-Sn으로 형성될 수 있다. 상기 본딩 패드(45)는 발광 다이오드를 인쇄회로기판이나 리드프레임에 실장하기 위해 사용될 수 있으며, 열전도율이 높기 때문에 발광 다이오드의 열을 잘 전달할 수 있어 방열 효율을 개선한다.Meanwhile, the bonding pad 45 may be positioned under the first electrode 43. The bonding pad 45 may be formed of a metal material suitable for eutectic bonding, such as Au-Sn. The bonding pad 45 can be used to mount the light emitting diode on a printed circuit board or a lead frame. Since the heat transmission rate is high, the heat of the light emitting diode can be transmitted well and the heat dissipation efficiency is improved.

본 실시예에 있어서, 상기 제1 전극(43)은 관통홀들(21a)을 통해 제1 도전형 콘택층(23)에 접속한다. 따라서, 상기 제1 전극(43)을 형성하기 위해 활성층(29)을 제거할 필요가 없으며, 이에 따라 발광 면적 감소를 방지할 수 있다.In the present embodiment, the first electrode 43 is connected to the first conductive contact layer 23 through the through holes 21a. Therefore, it is not necessary to remove the active layer 29 in order to form the first electrode 43, thereby reducing the light emitting area.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 다양한 예들을 설명하기 위한 개략적인 평면도이다. 여기서, 발광 다이오드의 외형 형상은 발광 다이오드의 수평 단면 형상을 나타낸다.2 is a schematic plan view for explaining various examples of light emitting diodes according to an embodiment of the present invention. Here, the outer shape of the light emitting diode indicates a horizontal cross-sectional shape of the light emitting diode.

도 2(a)를 참조하면, 상기 발광 다이오드는 직사각형 형상을 갖는다. 또한, 상기 발광 다이오드는 제2 전극 패드들(39)과 전극 연장부(39a)를 포함한다. 앞서 설명한 바와 같이 상기 제2 전극 패드들(39)은 제1 절연 요소들(도 1의 27)과 중첩되도록 배치된다. 또한, 상기 전극 연장부(39a)의 대부분의 영역, 예를 들어 전체 연장부 면적의 1/2 이상이 제1 절연 요소들(27)과 중첩되는 것이 바람직하다. Referring to FIG. 2 (a), the light emitting diode has a rectangular shape. In addition, the light emitting diode includes second electrode pads 39 and an electrode extension portion 39a. As described above, the second electrode pads 39 are disposed so as to overlap with the first insulating elements (27 in FIG. 1). In addition, it is preferable that at least half of the entire area of the electrode extension portion 39a, for example, the entire extension portion, overlaps with the first insulation elements 27.

도 2(b)를 참조하면, 본 실시예에 따른 발광 다이오드는 수평 단면이 육각형 형상을 갖는다. 상기 발광 다이오드는 제1 전극 패드들(49)과 함께 육각형 형상의 외주부를 따라 연장하는 전극 연장부(49a)를 갖는다. 나아가, 상기 발광 다이오드는 더미 전극(49b)을 포함할 수 있다. 상기 더미 전극(49b)는 상기 제1 전극 패드들(49) 및 전극 연장부(49a)와 동일 물질로 동일 공정에서 형성될 수 있다. 상기 더미 전극(49b)은 전극 연장부(49a)로 둘러싸인 영역의 중앙에 위치하여 발광 다이오드 내 전류 분산을 돕는다.Referring to FIG. 2 (b), the light emitting diode according to the present embodiment has a hexagonal shape in horizontal section. The light emitting diode has an electrode extension 49a extending along the outer periphery of the hexagonal shape together with the first electrode pads 49. Further, the light emitting diode may include a dummy electrode 49b. The dummy electrode 49b may be formed of the same material as the first electrode pads 49 and the electrode extension 49a in the same process. The dummy electrode 49b is positioned at the center of the region surrounded by the electrode extension 49a to assist in current dispersion in the light emitting diode.

도 2(c)를 참조하면, 본 실시예에 따른 발광 다이오드는 수평 단면이 원형 형상을 갖는다. 상기 발광 다이오드는 제1 전극 패드들(99)과 함께 원형 형상의 외주부를 따라 연장하는 전극 연장부(59a)를 갖는다. 나아가, 상기 발광 다이오드는 더미 전극(59b)을 포함할 수 있다. 상기 더미 전극(59b)는 상기 제1 전극 패드들(59) 및 전극 연장부(59a)와 동일 물질로 동일 공정에서 형성될 수 있다. 상기 더미 전극(59b)은 전극 연장부(59a)로 둘러싸인 영역의 중앙에 링 형상으로 위치하여 발광 다이오드 내 전류 분산을 돕는다.Referring to FIG. 2 (c), the light emitting diode according to the present embodiment has a circular cross section in the horizontal section. The light emitting diode has an electrode extension portion 59a extending along the outer periphery of the circular shape together with the first electrode pads 99. [ Further, the light emitting diode may include a dummy electrode 59b. The dummy electrode 59b may be formed of the same material as the first electrode pads 59 and the electrode extension 59a in the same process. The dummy electrode 59b is positioned in a ring shape at the center of the region surrounded by the electrode extension 59a to assist in current dispersion in the light emitting diode.

발광 다이오드의 외형 형상은 사각형이나 육각형에 한정되는 것은 아니며 다른 다각형 형상을 가질 수 있으며, 나아가 원형 형상에 한정되는 것이 아니라 타원 형상 등 다양한 곡선 형상을 가질 수 있다.The outer shape of the light emitting diode is not limited to a quadrangular or hexagonal shape, but may have another polygonal shape. Further, the shape of the light emitting diode is not limited to a circular shape but may have various curved shapes such as an elliptical shape.

도 3 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들 및 평면도들이다.FIGS. 3 to 9 are cross-sectional views and plan views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 3을 참조하면, 질화갈륨 기판(21) 상에 제1 도전형 콘택층(23)이 형성된다. 상기 제1 도전형 콘택층(23)은 MOCVD나 MBE 기술을 이용항 n형 GaN층으로 형성될 수 있다. 이어서, 상기 제1 도전형 콘택층(23) 상에 제1 절연 요소들(27)이 형성된다. 도 4에 도시한 바와 같이, 상기 제1 절연 요소들(27)은 아일랜드 형상(a) 또는 스트라이프 형상(b)으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 메쉬 형상으로 서로 연결될 수도 있다. 상기 제1 절연 요소들(27)은 상기 제1 도전형 콘택층(23) 상에 실리콘 산화막 또는 실리콘 질화막을 형성한 후, 사진 및 식각 공정을 이용하여 이들을 패터닝함으로써 형성될 수 있다. 이에 따라, 상기 제1 절연 요소들(27) 사이에 제1 도전형 콘택층(23)이 노출된다.Referring to FIG. 3, a first conductive contact layer 23 is formed on a gallium nitride substrate 21. The first conductive contact layer 23 may be formed of an n-type GaN layer using MOCVD or MBE techniques. Next, first insulation elements 27 are formed on the first conductive contact layer 23. As shown in FIG. 4, the first insulating elements 27 may be formed in an island shape (a) or a stripe shape (b), but the present invention is not limited thereto and may be connected to each other in a mesh shape. The first insulating elements 27 may be formed by forming a silicon oxide film or a silicon nitride film on the first conductive contact layer 23 and then patterning them using a photolithography and etching process. As a result, the first conductive contact layer 23 is exposed between the first insulating elements 27.

도 5를 참조하면, 상기 제1 도전형 콘택층(23) 및 상기 제1 절연 요소들(27)을 덮는 제1 도전형 반도체층(29)이 형성된다. 상기 제1 도전형 반도체층(29)은 제1 도전형 콘택층(23)과 동일한 질화갈륨계 반도체층, 예컨대 n형 GaN층으로 형성될 수 있다. 나아가, 상기 제1 도전형 반도체층(29)은 상기 GaN층과 다른 질화갈륨계 반도체층 또는 상기 GaN층에 더하여 다중층으로 형성될 수도 있다.Referring to FIG. 5, a first conductive semiconductor layer 29 covering the first conductive contact layer 23 and the first insulating elements 27 is formed. The first conductive semiconductor layer 29 may be formed of the same gallium nitride semiconductor layer as the first conductive contact layer 23, for example, an n-type GaN layer. Furthermore, the first conductive semiconductor layer 29 may be formed in multiple layers in addition to the GaN-based semiconductor layer or the GaN layer.

상기 제1 도전형 반도체층(29) 상에 활성층(31) 및 제2 도전형 반도체층(33)이 성장된다. 상기 활성층(31)은 단일 양자우물 구조 또는 다중 양자우물 구조를 갖도록 형성되며, 상기 제2 도전형 반도체층(33)은 단일층 또는 다중층으로 형성되며, p형 질화갈륨계 반도체층으로 형성된다. 상기 제1 도전형 반도체층(29), 활성층(31) 및 제2 도전형 반도체층(33)은 MOCVD 또는 MBE 기술을 이용하여 연속적으로 성장될 수 있다. The active layer 31 and the second conductivity type semiconductor layer 33 are grown on the first conductivity type semiconductor layer 29. The active layer 31 is formed to have a single quantum well structure or a multiple quantum well structure, and the second conductivity type semiconductor layer 33 is formed of a single layer or multiple layers, and is formed of a p-type gallium nitride based semiconductor layer . The first conductive semiconductor layer 29, the active layer 31, and the second conductive semiconductor layer 33 may be continuously grown using MOCVD or MBE techniques.

도 6을 참조하면, 상기 제2 도전형 반도체층(33) 상에 제2 절연 요소들(35)이 형성된다. 상기 제2 절연 요소들(35)은 실리콘 산화막 또는 실리콘 질화막을 증착한 후, 이를 사진 및 식각 공정을 이용하여 패터닝함으로써 형성될 수 있다. 이때, 상기 제2 절연 요소들(35) 각각의 중심이 상기 제1 절연 요소들(27) 사이의 영역에 중첩되도록 상기 제2 절연 요소들(35)을 형성하는 것이 바람직하다. 더욱이, 도 6에 도시한 바와 같이, 상기 제2 절연 요소(35)는 그 일측 가장자리가 상기 제1 절연 요소(27)와 중첩하도록 형성될 수 있다.Referring to FIG. 6, second insulating elements 35 are formed on the second conductive type semiconductor layer 33. The second insulating elements 35 may be formed by depositing a silicon oxide film or a silicon nitride film and then patterning the deposited film using a photolithography and etching process. At this time, it is preferable that the second insulating elements 35 are formed so that the center of each of the second insulating elements 35 overlaps the area between the first insulating elements 27. Further, as shown in FIG. 6, the second insulating element 35 may be formed so that one side edge of the second insulating element 35 overlaps with the first insulating element 27.

본 실시예에 있어서, 제2 절연 요소(35)의 폭이 제1 절연 요소(27)의 폭보다 작은 것으로 도시하였으나, 제2 절연 요소(35)의 폭이 제1 절연 요소(27)의 폭과 동일하거나 그보다 더 클 수도 있다.Although the width of the second insulating element 35 is shown to be smaller than the width of the first insulating element 27 in this embodiment, the width of the second insulating element 35 may be smaller than the width of the first insulating element 27 And may be greater than or equal to.

도 7을 참조하면, 상기 제2 절연 요소들(35) 및 상기 제2 도전형 반도체층(33)을 덮는 투명 도전층(37)이 형성된다. 상기 투명 도전층(37)은 상기 제2 도전형 반도체층(33)에 오믹 콘택한다. 이어서, 상기 투명 도전층(37) 상에 제2 전극 패드(39) 및 전극 연장부(도시하지 않음)가 형성된다.Referring to FIG. 7, a transparent conductive layer 37 covering the second insulating elements 35 and the second conductive type semiconductor layer 33 is formed. The transparent conductive layer 37 is in ohmic contact with the second conductive semiconductor layer 33. Next, a second electrode pad 39 and an electrode extension portion (not shown) are formed on the transparent conductive layer 37.

도 8을 참조하면, 그 후, 기판(21) 하부면이 평탄화될 수 있다. 기판(21) 하부면은 연마, 래핑 및 폴리싱 공정을 통해 평탄화될 수 있다. 질화갈륨 기판(21)은 사파이어 기판에 비해 연질이기 때문에, 기판(21)의 하부가 상대적으로 쉽게 제거될 수 있다. 대체로 평탄화 후의 기판(21)의 두께는 100~300um의 범위 내일 수 있다. 덧붙여, 화학기계적 폴리싱(CMP) 공정이 수행되어 표면을 경면화할 수도 있으나, 이 공정은 생략될 수도 있다.Referring to Fig. 8, the lower surface of the substrate 21 can then be planarized. The lower surface of the substrate 21 may be planarized through a polishing, lapping, and polishing process. Since the gallium nitride substrate 21 is softer than the sapphire substrate, the lower portion of the substrate 21 can be relatively easily removed. In general, the thickness of the substrate 21 after planarization may be in the range of 100 to 300 mu m. In addition, a chemical mechanical polishing (CMP) process may be performed to mirror the surface, but this process may be omitted.

일반적으로, 종래의 발광 다이오드 제조에 있어서, 기판 하부면을 평탄화하기 전에 상기 제2 도전형 반도체층(33) 및 활성층(31)을 부분적으로 제거하여 제1 도전형 반도체층(29)을 노출시키는 공정, 예컨대 메사 공정이 수행된다. 그러나 본 실시예에 있어서, 제2 도전형 반도체층(33) 및 활성층(31)을 제거하여 제1 도전형 반도체층(29)을 노출시키는 공정은 생략된다.Generally, in manufacturing a conventional light emitting diode, the second conductivity type semiconductor layer 33 and the active layer 31 are partially removed before the lower surface of the substrate is planarized to expose the first conductivity type semiconductor layer 29 A process such as a mesa process is performed. However, in this embodiment, the step of removing the second conductivity type semiconductor layer 33 and the active layer 31 to expose the first conductivity type semiconductor layer 29 is omitted.

이어서, 상기 질화갈륨 기판(21)을 관통하는 관통홀들(21a)이 형성된다. 상기 관통홀들(21a)은 사진 및 식각 공정을 이용하여 형성될 수 있다. 예컨대, 기판(21) 하부면에 실리콘 산화막 등의 식각 마스크 패턴을 형성되고, 이를 이용하여 질화갈륨 기판(21)을 식각할 수 있다. 상기 질화갈륨 기판(21)은 건식 식각 기술, 또는 황산, 인산, 질산이나 이들의 혼합 용액을 이용한 습식 식각 기술, 혹은 건식 식각 기술과 습식 식각 기술을 함께 사용하여 식각될 수 있다.Then, through holes 21a penetrating the gallium nitride substrate 21 are formed. The through holes 21a may be formed using a photolithography process and an etching process. For example, an etch mask pattern such as a silicon oxide film is formed on the lower surface of the substrate 21, and the gallium nitride substrate 21 can be etched using the etch mask pattern. The gallium nitride substrate 21 may be etched using a dry etching technique, a wet etching technique using sulfuric acid, phosphoric acid, nitric acid, or a mixed solution thereof, or a dry etching technique and a wet etching technique.

상기 관통홀들(21a)은 기판(21a) 하부면에서 상부면으로 갈수록 폭이 좁아지는 형상을 가질 수 있다. 또한, 상기 질화갈륨 기판(21)을 식각하는 동안 제1 도전형 콘택층(23)의 두께 일부 또는 두께 전부가 함께 식각될 수 있다. 이때, 상기 관통홀들(21a)은 각각 제1 절연 요소(27) 하부에 위치하므로, 제1 절연 요소(27)가 식각 정지막으로 사용될 수 있다.The through holes 21a may have a shape that becomes narrower from the lower surface to the upper surface of the substrate 21a. During the etching of the gallium nitride substrate 21, a part or all of the thickness of the first conductive contact layer 23 may be etched together. At this time, since the through holes 21a are located below the first insulating element 27, the first insulating element 27 can be used as the etching stopper film.

도 9를 참조하면, 상기 관통홀들(21a)이 형성된 후, 기판(21) 하부면에 반사기(41)가 형성된다. 상기 반사기(41)는 관통홀들(21a) 내부에도 형성되어 관통홀들(21a)의 측벽을 덮을 수 있다. 상기 반사기(41)가 절연성인 경우, 상기 반사기(41)는 제1 도전형 콘택층(23)을 노출시키는 개구부들을 갖도록 형성된다. 이들 개구부들은 사진 및 식각 공정을 이용하여 형성될 수 있다.Referring to FIG. 9, after the through holes 21a are formed, a reflector 41 is formed on the lower surface of the substrate 21. The reflector 41 may also be formed in the through holes 21a to cover the side walls of the through holes 21a. When the reflector 41 is insulative, the reflector 41 is formed to have openings that expose the first conductive contact layer 23. These openings may be formed using photolithography and etching processes.

상기 반사기(41)는 앞서 설명한 바와 같이, 반사 금속층, 또는 옴니디렉셔널 반사기 또는 분포 브래그 반사기일 수 있다. 상기 반사기(41)가 도전성인 경우, 상기 반사기(41)는 상기 제1 도전형 콘택층(23)에 오믹 콘택한다.The reflector 41 may be a reflective metal layer, as described above, or an omnidirectional reflector or a distributed Bragg reflector. When the reflector (41) is conductive, the reflector (41) makes an ohmic contact with the first conductive contact layer (23).

상기 반사기(41)가 형성된 후, 제1 전극(43)이 형성된다. 상기 제1 전극(43)은 제1 도전형 반도체층(23)에 전기적으로 접속된다. 상기 제1 전극(43)은 도금 공정을 이용하여 형성될 수 있으며, 상기 관통홀(21a)을 채울 수도 있다.After the reflector 41 is formed, a first electrode 43 is formed. The first electrode 43 is electrically connected to the first conductive type semiconductor layer 23. The first electrode 43 may be formed using a plating process, and may fill the through hole 21a.

한편, 상기 제1 전극(43)에 더하여 발광 다이오드를 실장하기 위한 본딩 패드(45)가 제1 전극(43) 하부에 형성될 수 있다. A bonding pad 45 for mounting a light emitting diode in addition to the first electrode 43 may be formed under the first electrode 43.

본 실시예에 있어서, 관통홀들(21a)을 형성하는 동안, 투명도전층(35) 또는 제2 전극 패드(39)를 보호하기 위해 이들을 덮는 보호층이 형성될 수 있다. 나아가, 제2 절연 요소들(35), 투명 도전층(35) 및 제2 전극 패드(39)가 형성된 후에 기판(21)에 관통홀들(21a)이 형성되는 것으로 설명하였지만, 이에 한정되는 것은 아니며, 필요에 따라 공정 순서를 변경할 수 있다. 예컨대, 상기 투명 도전층(35) 및 제2 전극 패드(39)는 상기 제1 전극(43)이 형성된 후에 형성될 수도 있다.In this embodiment, a protective layer may be formed so as to cover the transparent conductive layer 35 or the second electrode pad 39 to protect the through-holes 21a. In addition, although the through holes 21a are formed in the substrate 21 after the second insulating elements 35, the transparent conductive layer 35, and the second electrode pad 39 are formed, And the process sequence can be changed as needed. For example, the transparent conductive layer 35 and the second electrode pad 39 may be formed after the first electrode 43 is formed.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments or constructions. Various changes and modifications may be made without departing from the spirit and scope of the invention. have.

Claims

A gallium nitride substrate having a plurality of through holes;
A first conductive contact layer located on the gallium nitride substrate;
First insulation elements located on the first conductive contact layer;
A first conductive semiconductor layer contacting the first conductive contact layer between the first insulating elements and covering the first insulating elements;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer;
An active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
And a first electrode electrically connected to the first conductive type contact layer through the through holes.

The method according to claim 1,
And a contact portion between the first conductive contact layer and the first electrode is located under the first insulating element.

The method of claim 2,
And the through-holes extend to a lower surface of the first insulating element.

The method according to claim 1,
And a reflector positioned between the first electrode and the gallium nitride substrate.

The method of claim 4,
And the reflector extends into the through hole.

The method according to claim 1,
And a second electrode pad electrically connected to the second conductivity type semiconductor layer,
And the second electrode pad is positioned to overlap the first insulation element on the first insulation element.

The method of claim 6,
And a transparent conductive layer between the second conductive semiconductor layer and the second electrode pad.

The method of claim 7,
And second insulating elements located between the second conductive type semiconductor layer and the transparent conductive layer.

The method of claim 8,
And each of the second insulating elements is disposed so that its center is superimposed on an area between the first insulating elements.

The method according to claim 1,
Wherein the light emitting diode has a polygonal shape or a circular shape in horizontal cross section.

The method according to claim 1,
And a bonding pad located under the first electrode.