[go: up one dir, main page]

KR101894904B1 - 다공성 절연물질 표면의 열린 기공 실링 방법 - Google Patents

다공성 절연물질 표면의 열린 기공 실링 방법 Download PDF

Info

Publication number
KR101894904B1
KR101894904B1 KR1020160072244A KR20160072244A KR101894904B1 KR 101894904 B1 KR101894904 B1 KR 101894904B1 KR 1020160072244 A KR1020160072244 A KR 1020160072244A KR 20160072244 A KR20160072244 A KR 20160072244A KR 101894904 B1 KR101894904 B1 KR 101894904B1
Authority
KR
South Korea
Prior art keywords
insulating material
porous insulating
initiator
thin film
monomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160072244A
Other languages
English (en)
Other versions
KR20170139822A (ko
Inventor
조병진
임성갑
윤성준
박관용
알렉산더 윤형석
Original Assignee
한국과학기술원
램 리서치 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 램 리서치 코퍼레이션 filed Critical 한국과학기술원
Priority to KR1020160072244A priority Critical patent/KR101894904B1/ko
Priority to US15/247,817 priority patent/US10535514B2/en
Publication of KR20170139822A publication Critical patent/KR20170139822A/ko
Application granted granted Critical
Publication of KR101894904B1 publication Critical patent/KR101894904B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 개시제를 이용한 화학 기상 증착(initiated chemical vapor deposition, iCVD) 방법을 이용하여 다공성 절연물질 표면의 열린기공을 실링하는 새로운 방법에 관한 것이다.
본 발명에 따른 실링 방법은 매우 얇은 두께의 고분자 박막을 플라즈마 처리를 하지 않고, 용매 없이 기상 증착 방식을 통해 형성 할 수 있으므로 플라즈마와 화학용액에 취약한 절연물질의 특성 저하를 최소화 할 수 있다.

Description

다공성 절연물질 표면의 열린 기공 실링 방법{METHOD OF SEALING OPEN PORES ON SURFACE OF POROUS DIELECTRIC MATERIAL}
본 발명은 개시제를 이용한 화학 기상 증착(initiated chemical vapor deposition, iCVD) 방법을 이용하여 다공성 절연물질 표면의 열린 기공을 실링하는 새로운 방법에 관한 것이다.
반도체 소자의 최소 배선폭(feature size)이 줄어듦에 따라 소자를 구성하는 금속선(metal line)들 간의 거리 또한 점차 줄어들어야 한다. 반도체 소자에 포함되어있는 금속선들 사이에는 금속선들 간의 의도하지 않은 전류 통로를 제한하기 위하여 절연 물질(dielectric material)이 삽입되는데, 금속선들 간의 폭이 줄어들며 그 사이에 존재하는 절연 물질의 폭 또한 줄어들어 정전용량(capacitance)이 증가하게 된다. 선과 선 사이 정전용량(line-to-line capacitance)의 증가는 배선(interconnect)의 RC-지연(RC-delay)과 크로스톡 노이즈(cross-talk noise), 그리고 소비 전력(power dissipation)의 증가를 유발하여 소자의 성능 감소를 유발한다. 금속선들 간 정전용량을 줄이기 위해서 낮은 절연상수(dielectric constant)를 갖는 절연 물질이 도입되어야 하고, 이에 대한 예로 탄소가 도핑된 산화막(carbon doped oxide, CDO)이 있다. CDO는 기존에 사용되었던 실리콘 다이옥사이드(silicon dioxide, SiO2)의 딱딱한 Si-O-Si 결합 일부가 끊어지고, 대신 상대적으로 극성이 적은(low polarity) Si-CH3와 같은 터미널 본드(terminal bond)가 형성됨으로써 낮은 실효적 유전율(effective dielectric constant)을 갖게 된다. 추가적으로, CDO에 기공성(porosity)을 형성함으로써 매우 낮은 k값, 구체적으로 2.4이하인 절연 물질을 얻을 수 있는데, 이는 절연 상수 1을 갖는 공기를 절연 물질 내에 도입하기 때문이다. 하지만 기공성이 도입됨으로써 절연 물질의 분자들 (molecules) 간 연결성(connectivity)과 밀도(density)가 감소하여 물질의 기계적 강도가 크게 감소하여 프로세스 도중 데미지(process-related damage)에 매우 취약해지게 된다. 또한, 물질 내에 도입된 기공(pore)들은 일반적으로 상호간 연결(mutual interconnected) 되어있는데, 이 연결 경로(path)를 따라 플라즈마 및 화학 용액 물질(plasma & chemical species), 수분(moisture), 금속 입자(metal particle) 등이 침투하여 물질 내부의 상태(bulk properties)를 변형시킬 수 있다. 이는 물질의 실효적 유전율(effective dielectric constant)을 증가시키고 누설전류(leakage current)를 증가시킨다.
따라서 기공 실링(pore sealing)은 미세 선폭을 갖는 배선 구조(fine pitch interconnect structure)에서 저유전/초저유전(low-k/ultra low-k) 절연막 (dielectric layer)을 형성하는데 필수적인 기술이다.
기존에 알려진 방법으로, 플라즈마를 이용하여 기공성 박막의 표면을 치밀화(densification)하는 방식이 있다. 하지만 이 방법은 기공성 박막에 데미지(damage)를 유발하여 박막의 유전상수(dielectric constant)를 증가시키게 되고, 더욱이 기공성 박막의 유전상수를 줄이기 위해 기공도(porosity)를 증가시킬 경우 플라즈마가 침투하여 물질의 원래 특성을 크게 저하시키는 단점이 있다.
또 다른 방법으로 밀집한(dense) 박막을 기공을 갖는 저유전/초저유전 물질(porous low-k/ultra low-k dielectric material) 표면에 증착하는 방법이 있다. 하지만 이 방법 역시 절연막의 기공도가 증가할수록 증착하는 물질이 다공성 절연 층(porous dielectric layer) 내부로 침투(penetrate)하는 깊이가 증가하는 단점이 있다. 더욱이, 증착 방식에 따라 일부 방법의 경우 높은 종횡비(high aspect ratio)의 입체 배선 구조를 갖는 절연층에 등방성 증착(conformal deposition)이 매우 어려울 수 있다.
또한, 스핀 코팅방법은 용매를 사용하므로, 다공성 절연물질에 데미지를 줄 수 있다.
1. US 8968864 B2 2. US 9058980 B1
1. ECS Journal of Solid State Science and Technology, 4 (1) N3048-N3057 (2015) 2. Microelectronic Engineering 120 (2014) 240-245
상기 문제점을 해결하기 위한 본 발명은 다공성 절연물질에 데미지를 최소화한 표면의 열린 기공 실링 방법을 제공하고자 한다.
또한 본 발명은 다공성 절연물질 표면의 기공도(porosity)만을 선택적으로 감소시킴으로써 다공성 절연물질의 전체 기공도 감소를 최소화함과 동시에 열린 기공도(open porosity)를 줄이는 것을 목적으로 한다.
본 발명은 다공성 물질, 예를 들어, 반도체 소자(semiconductor device)를 구성하는 다공성 절연 물질(porous dielectric material) 표면의 열린 기공(open pore)을 실링(sealing)하는 새로운 방법을 제안한다. 보다 구체적으로 k가 2.4 ~ 3.6인 저유전(low-k) 다공성 절연 물질 또는 k가 2.4 미만인 초 저유전(ultra low-k) 다공성 절연 물질의 표면에 형성된 열린 기공을 실링하는 새로운 방법을 제안한다.
실링층(Sealing layer)은 최소 하나 이상의 비닐기(vinyl group)를 포함하는 단량체(monomer) 또는 저중합체(oligomer)가 중합된 고분자 물질(polymer)로 이루어져있고, 개시제를 이용한 화학 기상 증착 공정 (Initiated Chemical Vapor Deposition, iCVD)을 통해 형성된다.
보다 구체적으로 본 발명의 일 양태는
a) 기판 위에 다공성 절연물질을 위치시키는 단계; 및
b) 기화된 단량체 및 개시제를 주입하면서 열을 가해, 개시제를 열분해 하여 자유라디칼(free radical)을 형성하고, 자유라디칼(free radical)이 단량체를 활성화시켜 연쇄 중합 반응을 유도하여 상기 다공성 절연물질 표면의 열린 기공(open pore)을 실링(sealing)하여 고분자 박막을 형성하는 단계;
를 포함하는 iCVD 공정을 이용한 다공성 절연물질의 표면의 열린 기공 실링 방법에 관한 것이다.
본 발명의 일 양태에서, 상기 b)단계를 2회 이상 반복하여 수행하는 것일 수 있다.
본 발명의 일 양태에서, 상기 a) 및 b)단계는 진공 챔버 환경의 기상 반응기 내에서 수행하는 것일 수 있다.
본 발명의 일 양태에서, 상기 기판의 온도는 10 ~ 400℃이고, 챔버 압력은 50 ~ 2500 mTorr이고, 증착 시간은 1 ~ 3600초이고, 개시제를 열분해하는 온도는 100 ~ 300℃인 것일 수 있다.
본 발명의 일 양태에서, 상기 개시제는 퍼옥사이드(peroxide)계 개시제이고, 상기 단량체는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 또는 아크릴계 단량체인 것일 수 있다.
본 발명의 일 양태에서, 상기 단량체는 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산(1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane), 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔(2,4,6-trimethyl-2,4,6-trivinylcyclotetrasilazane), 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산(2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane), 퍼플루오로데실 아크릴레이트(perfluorodecyl acrylate), 사이클로헥실 메타크릴레이트(cyclohexyl methacrylate), 이소보닐 아크릴레이트(isobornyl acrylate)에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것일 수 있다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 표면 실링 전 유전체 상수 k1과, 표면 실링 후 유전체 상수 k2가 하기 식 1 및 식 2를 만족하고,
표면 실링 전 열린 기공도(open porosity) P1과, 표면 실링 후 열린 기공도(open porosity) P2가 하기 식 3 및 식 4를 만족하는 것일 수 있다.
[식 1]
1.8 ≤ k1 ≤ 3.6
[식 2]
0 ≤ |k1 - k2| ≤ 1
[식 3]
10% ≤ P1 ≤ 60%
[식 4]
0% ≤ P2 ≤ 40%
본 발명의 일 양태에서, 상기 b)단계에서, 기화 또는 승화된 단량체 및 개시제 주입 시, Ar, N2 및 He에서 선택되는 어느 하나 또는 둘 이상의 캐리어 가스(carrier gas)를 사용하는 것일 수 있다.
본 발명의 일 양태에서, 상기 b)단계 후, 60 ~ 400 ℃에서 열처리 하는 단계를 더 포함하는 것일 수 있다.
본 발명의 일 양태에서, 상기 b)단계를 2회 이상 반복 시, 각각의 고분자 박막 증착 단계 사이에 60 ~ 400 ℃에서 열처리 하는 단계를 더 포함하는 것일 수 있다.
본 발명에 따른 실링 방법은 매우 얇은 두께의 고분자 박막을 플라즈마 처리를 하지 않고, 용매 없이 기상 증착 방식을 통해 형성 할 수 있으므로 플라즈마와 화학용액에 취약한 절연물질의 특성 저하를 최소화 할 수 있다.
또한, 반도체산업(semiconductor industry)에서 요구하는 Back-end of line(BEOL)의 온도범위인 400℃ 이하인 요구조건에 부합된다.
또한, 기존의 원자층 증착법(atomic layer deposition, ALD)이나 화학 기상 증착법(chemical vapor deposition, CVD), 또는 자기조립분자막법(self-assembled monolayer, SAM)을 이용하는 기공 실링(pore sealing) 방법은 대부분 플라즈마(plasma) 공정을 수행하는데, 플라즈마에서 유발되는 energetic ions, ultra-violet (UV), radical species들은 다공성 절연물질에 손상을 줄 수 있다. 이에 반해, 본 발명은 iCVD 방법을 이용하고, 고분자층(polymer layer) 형성을 위한 단량체(monomer)와 중합 반응 (polymerization) 을 개시하기 위한 라디칼 만이 존재하여 다공성 절연물질에 가해지는 손상을 획기적으로 줄일 수 있다.
또한, 증착 조건의 최적화를 통해 매우 얇은 고분자 박막을 형성함으로써 원래의 다공성 절연물질이 갖는 낮은 절연 상수(dielectric constant) 특성을 유지할 수 있다. 추가로, 고분자 형성 시 낮은 k 값을 갖는 단량체들을 선택하여 사용할 경우 낮은 절연상수(dielectric constant) 특성의 열화를 최소화 할 수 있다.
또한, iCVD의 표면 성장 메카니즘(surface-growing mechanism)으로 인해 좋은 단차피복성(step coverage)을 가지고, 이는 큰 종횡비(aspect ratio)를 갖는 반도체 후공정 배선 구조(interconnect structure)에 매우 적합한 방법이라 할 수 있다.
도 1은 다공성 절연물질의 표면에 고분자 박막이 형성된 것을 확인할 수 있는 Scanning transmission electron microscopy (STEM) 이미지이다.
도 2는 초기 초저유전체 절연박막(pristine ULK dielectirc film)과 기공이 실링된 초저유전체 절연박막(pore sealed ULK dielectric film)에 atomic layer deposition(ALD) HfO2증착을 하여 Hf precursor가 초저유전체 절연박막 내부로 침투하는 현상을 관측한 결과이다.
도 3은 개시제 (initiator) 처리 전과 후의 초저유전체 절연박막의 C-V 특성(capacitance-voltage characteristic)을 나타낸 그래프이다.
도 4는 개시제 (initiator) 처리 전과 후의 초저유전체 절연박막의 유전상수(dielectric constant)를 나타낸 그래프이다.
도 5는 개시제 (initiator) 처리 전과 후의 초저유전체 절연박막의 열린 기공도를 나타낸 그래프이다.
도 6은 개시제 (initiator) 처리 전과 후의 초저유전체 절연박막의 FT-IR spectra이다.
도 7은 고분자 박막의 증착 및 열처리 과정을 반복함에 따른 굴절율의 변화이다.
이하 첨부된 도면들을 포함한 구체예 또는 실시예를 통해 본 발명을 더욱 상세히 설명한다. 다만 하기 구체예 또는 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한 달리 정의되지 않는 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본 발명에서 설명에 사용되는 용어는 단지 특정 구체예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
이하 본 발명에서 ‘기공도(porosity)’는 다공성 절연물질에 존재하는 모든 기공도, 즉, 열린 기공도(open porosity)와 닫힌 기공도(closed porosity)를 모두 포함한다.
본 발명에서 ‘열린 기공도(open porosity)’는 기공(pore)들이 상호 간 그리고 외부와 연결되어 있어 외부 물질들, 예를 들어, 가스, 화학종(chemical species) 등의 접근이 가능한 기공들이 차지하는 기공도를 의미한다. ‘닫힌 기공도(closed porosity)’는 외부에서 접근 불가능한 완전히 갇힌 기공을 의미한다.
본 발명에서 ‘고분자 박막’은 다공성 절연물질 표면의 열린 기공(open pore) 내부로 단량체가 유입되어 다공성 절연물질의 내부에 형성된 박막과, 다공성 절연물질의 표면의 위쪽에 형성되어 열린 기공(open pore)을 실링(sealing)하는 박막을 모두 포함한다.
개시제를 이용한 화학 기상 증착 공정(initiated chemical vapor deposition, iCVD)은 휘발성을 가진 단량체와, 개시제를 기화하여 고분자의 중합 반응과 성막 공정을 동시에 진행하는 기상 중합 반응을 통해 고분자 박막을 형성하는 공정이다.
기화된 단량체가 기상 반응기 내에서 활성화되어 고분자 중합반응이 이루어져, 기판 위로 고분자 박막이 형성되는 공정으로서, 고분자 중합반응과 박막 증착이 하나의 공정에서 동시에 이루어진다.
개시제와 단량체는 단순히 혼합했을 때에는 중합반응이 일어나지 않으나, 기상 반응기 내에 위치한 고온의 필라멘트에 의해 개시제가 분해되어 라디칼이 생성되면, 이에 의해 단량체가 활성화되어 연쇄 중합 반응이 이루어진다.
본 발명의 발명자들은 iCVD 공정에 의해 다양한 종류의 고분자 박막을 형성함으로써, 다공성 절연물질 내부의 다공성 형태를 그대로 유지한 채, 열린 기공을 줄일 수 있음을 발견하여 본 발명을 완성하였다.
본 발명의 제 1 양태는
a) 기판 위에 다공성 절연물질을 위치시키는 단계; 및
b) 기화된 단량체 및 개시제를 주입하면서 열을 가해, 개시제를 열분해 하여 자유라디칼(free radical)을 형성하고, 자유라디칼(free radical)이 단량체를 활성화시켜 연쇄 중합 반응을 유도하여 상기 다공성 절연물질 표면의 열린 기공(open pore)을 실링(sealing)하여 고분자 박막을 형성하는 단계;
를 포함하는 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법이다.
본 발명의 제 2 양태는 상기 제 1 양태에서, 상기 b)단계를 2회 이상 반복하는 iCVD 공정을 이용한 다공성 절연물질의 표면 실링 방법이다.
본 발명의 제 3 양태는 제 2 양태에서, 상기 b)단계를 2회 이상 반복 하여 고분자 박막을 증착 시, 각각의 증착 공정 사이에 1회 이상의 열처리하는 공정을 추가할 수 있다.
먼저, 본 발명의 제 1 양태에 대해 구체적으로 설명한다.
본 발명의 일 양태에서, 상기 a) 및 b)단계는 진공 챔버 환경의 기상 반응기 내에서 수행하는 것일 수 있다. 상기 진공 챔버 내에 단량체(monomer)와 개시제(initiator)가 함께 주입되고, 개시제를 활성화시켜 단량체 간 중합 반응을 유도함으로써 다공성 절연물질 표면에 고분자 박막을 형성하는 것일 수 있다.
본 발명의 일 양태에서, 상기 기상 반응기는 진공 챔버이며, 내부에는 기판과, 열을 공급하기 위한 필라멘트가 구비되는 것일 수 있다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 제한되는 것은 아니나, 유전체 상수 k1이 하기 식 1을 만족하고, 열린 기공도 P1이 하기 식 3 을 만족하는 것일 수 있다. 또한, 다공성 절연물질과 상기 챔버의 하부 기판 사이에 임의의 반도체 소자가 포함된 임의의 층을 포함할 수 있다.
[식 1]
1.8 ≤ k1 ≤ 3.6
[식 3]
10% ≤ P1 ≤ 60%
보다 구체적으로, 상기 다공성 절연물질은 k가 2.4 ~ 3.6인 low-k 다공성 절연 물질 또는 k가 2.4 미만인 ultra low-k 다공성 절연 물질인 것일 수 있다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 굴절률 (refractive index)이 1.20 ~ 1.24인 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 화학기상증착(chemical vapor deposition) 또는 스핀-온-글라스(spin-on glass) 방법을 이용하여 제조된 것이라면 제한되지 않으며, 구체적으로 예를 들면, 다공성 SiCOH 박막, 다공성 폴리아릴렌 에테르, 다공성 실리콘 디옥사이드 등인 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 일 양태에서, 상기 다공성 절연물질은 기공의 크기가 1nm이상, 구체적으로 2 ~ 50nm인 것일 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 단량체와 개시제는 기화 또는 승화되어 주입하는 것이 바람직하며, 단량체와 개시제를 혼합하여 주입하거나, 단량체를 먼저 주입 후 개시제가 주입되거나, 또는 개시제를 먼저 주입 후 단량체를 주입하는 것일 수 있다. 또한, 필요에 따라 Ar, N2 및 He에서 선택되는 어느 하나 또는 둘 이상의 캐리어 가스(carrier gas)를 사용하여 주입하는 것일 수 있다.
본 발명의 일 양태에서, 상기 개시제는 본 발명의 공정에서 단량체가 고분자를 형성할 수 있도록 첫 반응의 활성화를 유도하는 물질이다. 개시제는 고분자가 열분해되는 온도보다 낮은 온도에서 열분해 되어 자유 라디칼을 형성할 수 있는 물질이라면 제한되지 않고 사용할 수 있다. 보다 구체적으로, 100 ~ 300℃에서 열분해 되어 자유 라디칼을 발생하는 것이라면 제한되지 않고 사용할 수 있다.
개시제의 분해를 통해 형성된 자유 라디칼은 단량체 있는 비닐 그룹에 라디칼을 전달하여 연쇄반응을 일으켜 고분자를 형성하게 되고, 이렇게 형성된 고분자 물질은 다공성 절연물질의 표면에 증착 된다. 고분자 중합 반응에 사용된 구동력은 오직 개시제를 활성화하는데 사용된 열원뿐이며, 개시제를 활성화하는 온도에서는 다양한 종류의 단량체 물질들이 화학적 손상이 없기 때문에 고분자 박막 역시 단량체가 가지고 있는 다양한 기능성 그룹을 그대로 유지한 채, 고분자 박막으로 전환될 수 있다.
본 발명의 일 양태에서, 개시제는 퍼옥사이드(peroxide)계 개시제인 것일 수 있으며, 예를 들면, 디알킬 퍼옥시케탈, 디알킬 퍼옥사이드, 디(알킬퍼옥시)알킬렌, 디(알킬퍼옥시)아르알킬렌 및 이들의 혼합물을 사용할 수 있다. 보다 구체적으로 예를 들면, 디-터트-부틸 퍼옥사이드(di-tert-butyl peroxide), 1,1-(t-부틸퍼옥시)사이클로헥산 및 1,1-(t-부틸퍼옥시)-3,3,5-트리메틸사이클로헥산 등을 사용할 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 단량체는 다공성 절연물질의 표면에 고분자 박막을 형성하기 위해 사용될 수 있는 단위체를 의미한다. 휘발성을 가지며, 개시제에 의해 활성화될 수 있는 물질로, 감압 및 승온 상태에서 기화될 수 있으며, 하나 이상의 비닐기를 가지고 있는 것이라면 제한되지 않는다. 또한, 낮은 유전상수를 갖는 물질을 사용하는 것이 더욱 좋다.
본 발명의 일 양태에서, 상기 단량체는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 또는 아크릴계 단량체인 것일 수 있다. 보다 구체적으로 예를 들면, 상기 단량체는 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산(1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane), 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔(2,4,6-trimethyl-2,4,6-trivinylcyclotetrasilazane), 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산(2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane), 퍼플루오로데실 아크릴레이트(perfluorodecyl acrylate), 사이클로헥실 메타크릴레이트(cyclohexyl methacrylate), 이소보닐 아크릴레이트(isobornyl acrylate)에서 선택되는 어느 하나 또는 이들의 혼합물인 것일 수 있다. 예를 들어, 1,3,5-trimetyl-1,3,5-trivinyl cyclotrisiloxane와 isobornyl acrylate를 혼합하여 사용하는 경우, 형성되는 고분자 막은 poly(1,3,5-trimetyl-1,3,5-trivinyl cyclotrisiloxane-co-isobornyl acrylate)가 된다. 그러나 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 개시제를 열분해하기 위한 열 주입 단계에서 제공하는 열은 기상 조건에서 제공할 수 있는 통상의 방법으로 제공되는 것일 수 있다. 구체적으로, 필라멘트를 이용하여 열을 제공하는 것일 수 있으며, 제공되는 열의 온도는 100 ~ 300℃, 더욱 좋게는 150 ~ 250℃인 것일 수 있으며, 이에 제한되지 않는다. 또한, 열주입 단계에서 기판과 기판에 놓은 샘플, 즉, 다공성 절연물질과 그 아래의 모든 소자의 온도는 사용자가 의도한 온도로 유지되는 것일 수 있다.
본 발명의 일 양태에서, 기화 또는 승화된 단량체 및 개시제가 존재하는 진공 챔버 환경에서 설정온도로 가열된 텅스텐 필라멘트에 의해 열이 제공됨으로써 유전체 상에 유기 고분자 절연막을 형성하는 것일 수 있다.
본 발명의 일 양태에서, 자유라디칼(free radical)을 형성하는 단계는 상기 열 주입 단계를 통해 개시제를 열분해 하여 자유 라디칼을 형성하는 것을 의미한다.
본 발명의 일 양태에서, 고분자 박막 형성 단계는 열분해에 의해 형성된 자유라디칼을 이용하여 단량체를 활성화시킴으로써, 상기 단량체를 연쇄 중합 반응시켜 고분자로 형성을 하면서 다공성 절연물질 표면에 고분자 박막을 형성하는 것일 수 있다. 즉, 상기 고분자 박막 형성 단계는 개시제의 열분해에 의해 자유라디칼이 형성되면, 자유라디칼이 단량체를 활성화시켜 중합을 유도하고, 이 반응이 계속되어 고분자 박막을 형성하는 것이다.
본 발명의 일 양태에서, 상기 b)단계에서 고분자 박막을 증착하는 공정은 하기 식 2 및 식 4를 만족하는 범위로 수행하는 것일 수 있다.
[식 2]
0 ≤ |k1 - k2| ≤ 1
상기 식 2에서 k1은 표면 실링 전 유전체 상수이고, k2는 표면 실링 후 유전체 상수이다.
[식 4]
0% ≤ P2 ≤ 40%
상기 식 4에서 P2는 표면 실링 후 열린 기공도(open porosity)이다.
본 발명의 일 양태에서, P2 < P1이며, 10 ≤ |P1 - P2| ≤ 45 인 것일 수 있으며, 이에 제한되지 않는다.
본 발명의 일 양태에서, 0 ≤ |k2 - k1|/|k1| ≤ 0.4인 범위를 만족하면서, 동시에 식 4에서 4% ≤ P2 ≤ 21%인 것일 수 있다. 더욱 구체적으로 0 ≤ |k2 - k1|/|k1| ≤ 0.2, 더욱 좋게는 0 ≤ |k2 - k1|/|k1| ≤ 0.1인 것일 수 있다.
본 발명의 일 양태에서, 상기 식 2 및 식 4를 만족하기 위한 조건으로, 상기 기판의 온도는 10 ~ 400℃이고, 챔버 압력은 50 ~ 2500 mTorr이고, 증착 시간은 1 ~ 3600초이고, 개시제를 열분해하는 온도는 100 ~ 300℃인 것일 수 있다.
본 발명의 일 양태에서, 상기 식 4를 만족하는 범위에서, 다공성 절연물질을 실링하는 고분자 박막의 두께는 0 ~ 20nm인 것일 수 있으며, 이에 제한되지 않는다. 이때, 상기 0 nm는 고분자 박막이 다공성 절연물질의 표면에 형성되지 않고, 내부의 열린 기공에 채워져 형성된 것을 의미한다. 고분자 박막의 두께는 상기 b)단계를 반복하여 수행함으로써 조절될 수 있다.
이하는 본 발명의 제 2 양태에 대하여 구체적으로 설명한다.
본 발명의 제 2 양태는 상기 제 1 양태에서, b)단계를 2회 이상 반복하여 실시하여 고분자 박막을 여러 차례 증착하는 공정으로, 반복 횟수에는 제한을 두지 않는다.
본 발명의 일 양태에서, b)단계를 2회 이상 반복하는 경우, 각각의 증착 공정에서 사용되는 단량체와 개시제는 모두 같거나, 일부가 같거나, 혹은 모두 다를 수 있다.
본 발명의 일 양태에서, b)단계를 2회 이상 반복하는 경우, 각각의 증착 공정에서 적용되는 공정조건은 모두 같거나, 일부가 같거나, 혹은 모두 다를 수 있다.
본 발명의 제 3 양태는 제 2 양태에서, 상기 b)단계를 2회 이상 반복 하여 고분자 박막을 증착 시, 각각의 증착 step 사이에 1회 이상의 열처리하는 공정을 추가할 수 있다. 즉, b) 단계 후, c)단계로 열처리하는 단계를 포함하고, 이후 다시 b)단계 및 c)단계를 반복하는 것일 수 있다.
또는 b)단계를 2회 이상 반복하고, c)단계로 열처리를 하고, 다시 b)단계를 2회 이상 반복하는 것일 수 있으며, 열처리 단계의 반복 횟수는 제한을 두지 않는다.
본 발명의 일 양태에서, 상기 열처리는 다공성 절연물질의 표면층에 고분자 박막을 형성하는 과정에서, 공정 조건에 따라 완전히 고분자화 되지 못한 단량체 및 올리고머를 제거하기 위하여 수행하는 것일 수 있으며, 열처리 과정을 통해 다공성 절연물질의 유전체 상수 및 기공도의 변화를 최소화 할 수 있다.
본 발명의 일 양태에서, 상기 열처리는 공기 중, 진공, Ar 또는 N2분위기에서 60 ~ 400℃에서 1 ~ 30 분간 수행하는 것일 수 있지만, 이에 제한되는 것은 아니다.
도 3 내지 6에서 보이는 바와 같이, 초기 초저유전체 절연박막 (pristine ULK dielectric film) 에 활성화된 개시제(initiator) 처리를 해서, 고분자 박막을 형성하였을 때 박막의 유전율 (dielectric constant)이나 기공도, 굴절률 등에 거의 변화가 없는 것으로 보아 데미지를 거의 주지 않는 것을 알 수 있고, 이 같은 사실은 capacitance-voltage characteristics을 통해서도 확인할 수 있다. 또한, Fourier transform infrared spectroscopy (FT-IR) 분석을 통해서 초저유전체 절연박막의 functionality의 변화도 거의 없음을 확인할 수 있다. 따라서 iCVD 공정은 기존 공정들에 비해 초저유전체 절연박막 자체의 특성을 거의 변화시키지 않으며 기공 실링층을 형성할 수 있는 방법임을 알 수 있다.
이하 실시예 및 비교예를 바탕으로 본 발명을 더욱 상세히 설명한다. 다만 하기 실시예 및 비교예는 본 발명을 더욱 상세히 설명하기 위한 하나의 예시일 뿐, 본 발명이 하기 실시예 및 비교예에 의해 제한되는 것은 아니다.
이하 물성을 하기 방법으로 측정하였다.
1) 두께
Spectroscopic ellipsometry(제조사: J.A. Woollam Co., 모델명: M-2000D)를 이용하여 처리 전 절연물질(pristine ULK dielectric film)과 기공 실링층인 고분자박막이 형성된 다공성 절연물질의 전체 두께를 구하였다.
2) 열린 기공도
Ellipsometric porosimetry(제조사: SemiLab Co. Ltd., 모델명: SOPRA EP5)를 이용하여 측정하였다.
시료에 증발된 용매를 흡착시킬 수 있는 시스템에 spectroscopic ellipsometry를 결합시킨 측정 방식으로써, 시료에 용매 증기를 흡착/탈착 (adsorption/desorption)시킴에 따라 변하는 광학적 특성(optical characteristic)을 측정한 후 이를 통해 시료의 open porosity를 계산할 수 있는 방식이다. 사용한 용매는 톨루엔이다.
3) 실효적 유전율(Effective dielectric constant, keff)
초기 Ultra low-k 다공성 절연물질 및 고분자 박막이 형성된 다공성 절연물질에 백금 도트(platinum dot)를 형성한 후 precision LCR meter(제조사: Agilent Technologies, E4980A Precision LCR Meter)를 이용하여 다공성 절연물질의 캐패시턴스(capacitance)를 측정하고, 앞서 측정한 두께 및 도트 면적(dot area)을 사용하여 keff를 계산하였다.
[실시예 1 내지 9]
다공성 절연물질로, Ultra low-k (ULK) 특성을 갖는 porous SiCOH 박막(thin film)을 사용하였으며, iCVD 공정을 이용하여 고분자 박막을 형성하였다.
사용한 ultra low-k porous SiCOH 박막은 Si 기판 상에 90 nm의 두께로 증착되었으며, k값은 2.0이고, 45 %의 open porosity를 갖는다. 또한, 굴절률 (refractive index)은 1.22의 값을 갖는다.
단량체는 1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane(V3D3)를 사용하였고, 개시제는 di-tert-butyl peroxide (d-TBPO)를 사용하였다.
iCVD 공정은 필라멘트 온도 200℃에서 진행되었다. 단량체는 2.7 sccm, 개시제는 1.3 sccm의 유량으로 챔버 내 주입하였다. 기판 온도와 공정 압력은 하기 표 1과 같이, 다양한 값으로 변경하였으며, 두께, open porosity 및 유전율 상수를 계산하여 하기 표 1에 나타내었다.
기판온도
(℃)		 공정압력
(mTorr)		 증착 시간
(sec)		 두께
(nm)		 열린 기공도
(%)		 Keff
초기 초저유전체 절연박막
(Pristine ULK dielectric film)		 89 45.0 2.00
실시예1 40 300 600 112 4.2 2.73
실시예2 90 500 600 96 12.2 2.46
실시예3 90 900 200 93 7.1 2.44
실시예4 120 500 600 90 20.2 2.38
실시예5 120 900 600 94 17.7 2.33
실시예6 120 1500 600 103 10.1 2.40
실시예7 180 2500 600 89 19.5 2.34
실시예8 250 500 1800 89 19.9 2.30
실시예9 250 300 3600 90 15.6 2.27
표 1은 다양한 iCVD 공정 조건 즉, 기판 온도(Tsubstrate), 공정 압력 (Pchamber),증착 시간(deposition time)에 따라 고분자 박막이 형성된 후 초저유전체 절연 박막(ULK dielectric film)의 두께, 열린기공도 및 실효적 유전율(effective dielectric constant, keff)를 나타낸 결과이다.
상기 표 1에서 보이는 바와 같이, iCVD 공정 조건에 따라 기공 실링층이 형성된 후 다양한 특성의 초저유전체 절연박막이 제공될 수 있다는 것을 알 수 있었다.
우선 기판 온도가 낮을수록 열린 기공도를 줄이는데 효과적인 것을 알 수 있었다. 예를 들어, 기판 온도가 40 ℃인 실시예 1의 경우 기공 실링층 형성 후 열린 기공도가 4.2 % 로 가장 낮은 결과를 보였다. 하지만 기판 온도를 120℃ 이상으로 증가시켜 증착한 경우 대부분 10 % 이상의 열린 기공도를 갖는 결과를 보였다.
또한, 기판 온도가 낮을수록 고분자 박막의 증착속도 또한 빨라져 전체 박막의 두께 증가율이 빨라지는 것을 알 수 있었다. 예를 들어, 실시예 2와 실시예4는 공정 압력과 증착 시간이 각각 500 mTorr, 600 sec로 동일하지만 기판 온도가 120 ℃인 실시예 4의 film 두께는 90 nm로 초기 초저유전체 절연박막 (pristine ULK dielectric film)과 거의 동일한 반면, 기판 온도가 90 ℃인 실시예 2의 박막 두께는 96 nm로 비교적 두꺼운 것을 볼 수 있다.
또한, 실시예 7 및 실시예 8과 같이, 적당한 공정 온도와 압력을 선택함으로써 박막 전체 두께의 증가를 최소화 하면서 열린 기공도를 효과적으로 감소시킬 수 있다. 이 경우 전체 두께 증가가 없는데도 불구하고 열린 기공도가 감소하고 keff가 증가한 것을 통해 다공성 박막 표면부터 일부 내부 쪽으로 고분자 박막이 형성되었음을 유추 할 수 있다.
[실험예 1]
상기 실시예 1을 이용하여 물성을 평가하고, 그 결과를 도 1 및 도 2에 나타내었다.
도 1은 다공성 절연물질의 표면에 고분자 박막이 형성된 것을 확인할 수 있는 Scanning transmission electron microscopy (STEM) image 이다. (a)는 초기 초저유전체 절연박막(pristine ULK dielectirc film)이고, (b)는 pV3D3로 실링된 초저유전체 절연박막이다. 도 1에 보이는 바와 같이, 기공 실링층(pore sealing layer)인 고분자 박막을 형성하기 전에는 초저유전체 절연박막 전체가 다공성을 갖지만, 기공 실링층이 형성된 후 절연박막의 상단부분은 pV3D3에 의해 효과적으로 치밀화된 모습을 볼 수 있다.
도 2는 초기 초저유전체 절연박막(pristine ULK dielectirc film)과 기공이 실링된 초저유전체 절연박막(pore sealed ULK dielectric film)에 atomic layer deposition(ALD) HfO2증착을 하여 Hf 전구체(precursor)가 초저유전체 절연박막 내부로 침투하는 현상을 관측한 결과이다.
ALD HfO2 증착 조건은 다음과 같다. 온도는 350 ℃, 압력은 0.7 Torr, 가스는 Tetrakis(ethylmethylamino) Hafnium (TEMAHf)과 O3를 사용하였다.
두 샘플 모두 10 nm의 두께를 갖도록 ALD HfO2증착을 하였다. EDS 분석 결과 초기 초저유전체 절연박막은 전체 초저유전체 절연박막에서 Hf이 관측되는 반면, 기공이 실링된 초저유전체 절연박막은 Hf 전구체가 침투하지 못하는 것을 알 수 있다. 이를 통해 pV3D3 가 실링된 층이 박막의 열린 기공도(open porosity)를 효과적으로 감소시켜 Hf 전구체의 침투를 효과적으로 막고 있음을 확인하였다.
[실시예 10]
고분자 박막을 증착하기 위하여 iCVD 공정을 실시한 후, 열처리(post-bake, PB라 함)를 하였고, 이 과정을 5회 반복한 것과 각각의 증착 시간을 10초로 한 것을 제외하고, iCVD 공정은 실시예 1과 동일하게 실시하였다.
열처리는 200℃에서, 15분간 실시하였다.
초기 초저유전체 절연박막 (pristine ULK dielectric film)의 두께는 89.2 nm이고, keff는 1.98이었으며, 5번째 증착공정을 처리한 후인 #5의 두께는 102.5nm이고, keff는 2.34이었다. 5번째 증착 공정 후 열처리를 한 #5_PB 두께는 102.4 nm 이고, keff는 2.33이었다.
도 7은 고분자 박막의 증착 및 열처리 과정을 반복함에 따른 굴절율의 변화를 보여준다.
#0은 초기 초저유전체 절연박막 (pristine ULK dielectric film)의 굴절률을 보여주고 있다. 1.241의 굴절률을 갖는 초기 초저유전체 절연박막 (pristine ULK dielectric film)에 한 번의 iCVD 공정과 열처리(post-bake) 공정을 수행할 경우 film의 굴절률이 높은 1.453 값으로 변하였다가 다시 1.249로 낮아지는 것을 볼 수 있다. 이는 iCVD 공정을 통해 표면의 기공 실링층을 형성하는 도중 실링층인 고분자박막의 하단 기공들에 단량체 및 올리고머들이 트랩 되었다가 post-bake 공정 수행 시 위쪽 기공 실링층을 통과하여 빠져 나갔다 해석할 수 있다. 이 때 박막의 열린 기공도는 iCVD 공정 수행 후 약 6 %정도에서 post-bake 수행 후 약 20~30%의 값을 갖는다. 초기 초저유전체 절연박막 (pristine ULK dielectric film)의 기공도가 약 45% 정도임을 고려하면, 이는 post-bake 후에도 표면의 기공 실링층이 어느 정도의 기공 감소 역할을 여전히 수행하고 있음을 의미한다. iCVD 공정을 반복 수행할 경우 굴절률 증가 후 post-bake에 의한 굴절률 감소 현상이 반복적으로 관측되지만 그 변화폭이 지속적으로 감소하는 것을 볼 수 있고 이에 따라 post-bake 후 기공도 역시 점차 감소하게 된다. 특정 시점 이후부터는 더 이상 굴절률 변화가 보이지 않는 것을 확인 할 수 있고, 이 때 고정된 굴절률은 약 1.26 정도를 갖는다. 초기 초저유전체 절연박막 (pristine ULK dielectric film)의 굴절률이 약 1.24정도이고, pV3D3 물질 자체의 굴절률이 약 1.47정도 임을 고려해 볼 때 multi-step deposition strategy 방법을 통해 닫힌 기공도(closed porosity) 즉, 외부와 연결되어 있지 않아 외부 물질들이 접근할 수 없는 기공들이 차지하는 비중은 유지하며 열린 기공도(open porosity)를 효과적으로 감소시킬 수 있음을 알 수 있다.
[실시예 11]
단량체로 1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane(V3D3) 대신, 2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane(V4D4)를 사용한 것을 제외하고는 상기 실시예 9와 동일한 조건으로 iCVD공정을 수행하였다.
그 결과 열린 기공도(open porosity)는 14.7%이고, effective dielectric constant (keff)는 2.32이었다.
[실시예 12]
단량체로 2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane(V4D4)를 사용하고, 기판 온도 120℃, 공정압력 2500mTorr, 증착시간 60 초로 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 iCVD공정을 수행하였다.
그 결과 열린 기공도(open porosity)는 13.8%이고, effective dielectric constant (keff)는 2.35이었다.
[실시예 13]
단량체로 1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane(V3D3)를 사용하고, 기판 온도 120℃, 공정압력 2500mTorr, 증착시간 60 초로 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 iCVD공정을 수행하였다.
그 결과 열린 기공도는 15.1%이고, effective dielectric constant (keff)는 2.34이었다.
상기 실시예 12와 비교하여 단량체의 종류를 달리한 것으로, V3D3를 사용한 경우, V4D4를 사용한 경우에 비하여 열린 기공도가 높고, effective dielectric constant (keff)가 낮은 것을 확인하였다.
[실시예 14]
단량체로 2,4,6,8-tetramethyl-2,4,6,8-tetravinylcyclotetrasiloxane(V4D4)를 사용하고, 기판 온도 120℃, 공정압력 2500mTorr, 증착시간 120 초로 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 iCVD공정을 수행하였다.
그 결과 열린 기공도는 9.5%이고, effective dielectric constant (keff)는 2.42이었다.
[실시예 15]
단량체로 1,3,5,-trimethyl-2,4,6-trivinyl cyclotrisiloxane(V3D3)를 사용하고, 기판 온도 120℃, 공정압력 2500mTorr, 증착시간 120 초로 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 iCVD공정을 수행하였다.
그 결과 열린 기공도는 12.8%이고, effective dielectric constant (keff)는 2.4이었다.
상기 실시예 14와 비교하여 단량체의 종류를 달리한 것으로, V3D3를 사용한 경우, V4D4를 사용한 경우에 비하여 열린 기공도가 높고, effective dielectric constant (keff)가 낮은 것을 확인하였다.
[실시예 16]
단량체로 1,3,5-trimetyl-1,3,5-trivinyl cyclotrisiloxane와 isobornyl acrylate를 동시에 사용하고, 기판 온도 40℃, 공정압력 350mTorr, 증착시간 246 초, 1,3,5-trimetyl-1,3,5-trivinyl cyclotrisiloxane (V3D3) : isobornyl acrylate (IBA) : di-tert-butyl peroxide (d-TBPO)의 유속(flow rate)은 3.64 sccm : 0.61 sccm : 1.46 sccm로 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 iCVD공정을 수행하였다.
그 결과 열린 기공도는 6.8%이고, effective dielectric constant (keff)는 2.56이었다.
[실시예 17]
단량체로 1,3,5-trimetyl-1,3,5-trivinyl cyclotrisiloxane와 isobornyl acrylate를 동시에 사용하고, 기판 온도 40℃, 공정압력 350mTorr, 증착시간 123 초, 1,3,5-trimetyl-1,3,5-trivinyl cyclotrisiloxane (V3D3) : isobornyl acrylate (IBA) : di-tert-butyl peroxide (d-TBPO)의 유속은 3.64 sccm : 0.61 sccm : 1.46 sccm로 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 iCVD공정을 수행하였다.
그 결과 열린 기공도는 5.8%이고, effective dielectric constant (keff)는 2.57이었다.
상기 실시예 16과 비교하여 증착시간을 달리한 것으로, 열린 기공도가 낮고, effective dielectric constant (keff)가 높은 것을 확인하였다.

Claims (10)

  1. a) 기판 위에 다공성 절연물질을 위치시키는 단계;
    b) 기화된 단량체 및 개시제를 주입하면서 열을 가해, 개시제를 열분해 하여 자유라디칼을 형성하고, 자유라디칼이 단량체를 활성화시켜 연쇄 중합 반응을 유도하여 상기 다공성 절연물질 표면의 열린 기공을 실링하여 두께가 20 nm 이하인 고분자 박막을 형성하는 단계; 및
    c) 60 ~ 400 ℃에서 열처리 하는 단계;
    를 포함하는 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  2. 제 1항에 있어서,
    상기 b)단계를 2회 이상 반복하여 수행하는 것인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  3. 제 1항에 있어서,
    상기 a) 및 b)단계는 진공 챔버 환경의 기상 반응기 내에서 수행하는 것인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  4. 제 3항에 있어서,
    상기 기판의 온도는 10 ~ 400℃이고, 챔버 압력은 50 ~ 2500 mTorr이고, 증착 시간은 1 ~ 3600초이고, 개시제를 열분해하는 온도는 100 ~ 300℃인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  5. 제 1항에 있어서,
    상기 개시제는 퍼옥사이드계 개시제이고,
    상기 단량체는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 또는 아크릴계 단량체인 것인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  6. 제 5항에 있어서,
    상기 단량체는 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산, 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔, 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산, 퍼플루오로데실 아크릴레이트, 사이클로헥실 메타크릴레이트, 이소보닐 아크릴레이트에서 선택되는 어느 하나 또는 이들의 혼합물인 것인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  7. 제 1항에 있어서,
    상기 다공성 절연물질은 표면 실링 전 유전체 상수 k1과, 표면 실링 후 유전체 상수 k2가 하기 식 1 및 식 2를 만족하고,
    표면 실링 전 열린 기공도 P1과, 표면 실링 후 열린 기공도 P2가 하기 식 3 및 식 4를 만족하는 것인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
    [식 1]
    1.8 ≤ k1 ≤ 3.6
    [식 2]
    0 ≤ |k1 - k2| ≤ 1
    [식 3]
    10% ≤ P1 ≤ 60%
    [식 4]
    0% ≤ P2 ≤ 40%
  8. 제 1항에 있어서,
    상기 b)단계에서, 기화 또는 승화된 단량체 및 개시제 주입 시, Ar, N2 및 He에서 선택되는 어느 하나 또는 둘 이상의 캐리어 가스를 사용하는 것인 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
  9. 삭제
  10. 제 2항에 있어서,
    상기 b)단계를 2회 이상 반복 시, 각각의 고분자 박막 형성 단계 사이에 60 ~ 400 ℃에서 열처리 하는 단계를 더 포함하는 iCVD 공정을 이용한 다공성 절연물질 표면의 열린 기공 실링 방법.
KR1020160072244A 2016-06-10 2016-06-10 다공성 절연물질 표면의 열린 기공 실링 방법 Active KR101894904B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160072244A KR101894904B1 (ko) 2016-06-10 2016-06-10 다공성 절연물질 표면의 열린 기공 실링 방법
US15/247,817 US10535514B2 (en) 2016-06-10 2016-08-25 Method of sealing open pores on surface of porous dielectric material using iCVD process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160072244A KR101894904B1 (ko) 2016-06-10 2016-06-10 다공성 절연물질 표면의 열린 기공 실링 방법

Publications (2)

Publication Number Publication Date
KR20170139822A KR20170139822A (ko) 2017-12-20
KR101894904B1 true KR101894904B1 (ko) 2018-09-04

Family

ID=60573053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160072244A Active KR101894904B1 (ko) 2016-06-10 2016-06-10 다공성 절연물질 표면의 열린 기공 실링 방법

Country Status (2)

Country Link
US (1) US10535514B2 (ko)
KR (1) KR101894904B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094681B1 (ko) * 2018-12-13 2020-04-01 한국과학기술원 iCVD 공정을 이용한 반도체 구조체의 도핑방법
US11837618B1 (en) 2020-08-21 2023-12-05 Samsung Electronics Co., Ltd. Image sensor including a protective layer
US12171995B1 (en) * 2021-10-07 2024-12-24 Paradromics, Inc. Methods for improved biocompatibility for human implanted medical devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256499B1 (en) * 2003-10-02 2007-08-14 Advanced Micro Devices, Inc. Ultra low dielectric constant integrated circuit system
US8900663B2 (en) * 2009-12-28 2014-12-02 Gvd Corporation Methods for coating articles
US8968864B2 (en) 2011-09-23 2015-03-03 Imec Sealed porous materials, methods for making them, and semiconductor devices comprising them
US9714463B2 (en) * 2011-12-30 2017-07-25 Gvd Corporation Coatings for electrowetting and electrofluidic devices
KR20130090141A (ko) * 2012-02-03 2013-08-13 한국과학기술원 유기 고분자 박막 증착 방법 및 이를 이용한 봉지막 제조 방법
US9058980B1 (en) 2013-12-05 2015-06-16 Applied Materials, Inc. UV-assisted photochemical vapor deposition for damaged low K films pore sealing
US10049921B2 (en) * 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
KR101841586B1 (ko) * 2014-09-30 2018-03-23 주식회사 엘지화학 고온 안전성이 향상된 세퍼레이터 및 그의 제조방법

Also Published As

Publication number Publication date
US20170358488A1 (en) 2017-12-14
KR20170139822A (ko) 2017-12-20
US10535514B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
TWI425569B (zh) 多孔低ｋ值介電薄膜之紫外光輔助孔洞密封
US7241704B1 (en) Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
US7799705B1 (en) Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
JP4216768B2 (ja) 有機ケイ酸塩ガラス膜及びその作製方法並びに有機ケイ酸塩ガラス膜作製のための混合物
JP5270442B2 (ja) ポロゲン、ポロゲン化前駆体、および低誘電定数を有する多孔性有機シリカガラスフィルムを得るためにそれらを用いる方法
CN102113099B (zh) 一种沉积低介电常数膜层的方法
US20060078676A1 (en) Porous low dielectric constant compositions and methods for making and using same
TWI388687B (zh) 以電漿增強化學氣相沈積而成之具高機械性質的超低ｋ薄膜的新穎矽前驅物
Jousseaume et al. SiOCH thin films deposited by chemical vapor deposition: From low-κ to chemical and biochemical sensors
KR101894904B1 (ko) 다공성 절연물질 표면의 열린 기공 실링 방법
US6593251B2 (en) Method to produce a porous oxygen-silicon layer
JP2004190033A (ja) 低誘電率材料及びｃｖｄによる処理方法
Chang et al. Effect of thermal treatment on physical, electrical properties and reliability of porogen-containing and porogen-free ultralow-k dielectrics
Cheng et al. Effect of O2 plasma treatment on physical, electrical, and reliability characteristics of low dielectric constant materials
KR101932763B1 (ko) 다공성 절연물질 표면의 선택적 실링 방법
Lee et al. Effect of annealing temperature on dielectric constant and bonding structure of low-k SiCOH thin films deposited by plasma enhanced chemical vapor deposition
KR20220044839A (ko) 규소 화합물 및 이를 사용한 필름의 증착 방법
KR102392815B1 (ko) 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
Ming et al. The effects of UV radiation with single and dual wavelengths on the properties of porous ultra low k film
Pan et al. Alkylation of nanoporous silica thin films by high density plasma chemical vapor deposition of a-SiC: H
Baklanov Interconnect materials challenges for sub 20 nm technology nodes: Ultra low-k dielectrics
Hwang et al. The influence of temperature on the deposition of low-k films by PECVD of trimethylsilane

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160610

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180718

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180829

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180830

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230824

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240724

Start annual number: 7

End annual number: 7