KR101890575B1

KR101890575B1 - 식별 키 생성 장치 및 방법

Info

Publication number: KR101890575B1
Application number: KR1020160145765A
Authority: KR
Inventors: 최병덕; 김동규
Original assignee: 주식회사 아이씨티케이 홀딩스; 한양대학교 산학협력단
Priority date: 2015-11-03
Filing date: 2016-11-03
Publication date: 2018-08-22
Anticipated expiration: 2036-11-03
Also published as: US11095441B2; US20210344490A1; EP3373186A1; CN108780489A; KR20170052506A; WO2017078426A1; EP3373186A4; CN108780489B; US11849034B2; EP3373186B1; US20190028274A1

Abstract

반도체 공정 편차에서 기인하는 무작위 이벤트에 따라 식별 키가 생성되는 PUF가 제시된다. PUF는 소자의 전기적 차이에 따른 결과로 식별 키를 제공할 수 있다. 일실시예에 따르면 PUF는 전기적 차이에 의한 순시 값을 이용하여 식별 키를 생성하지 않고 상기 전기적 차이 및/또는 상기 순시 값을 누적할 수 있다. 상기 누적은 이산적 반복 시행과 그 결과의 누적일 수 있다. 그러나 다른 실시예에서는 상기 누적은 시간 구간 동안의 결과 누적의 계속일 수 있다.

Description

식별 키 생성 장치 및 방법{APPARATUS AND METHOD FOR GENERATING IDENTIFICATION KEY}

식별 키를 생성하는 장치 및 방법에 연관되며, 보다 특정하게는 PUF (Physically Unclonable Function)가 제공하는 식별 키의 신뢰도를 높이는 방법에 연관된다.

PUF는 예측 불가능한 (unpredictable) 디지털 값을 제공할 수 있다. 개개의 PUF들은 정확한 제조 공정이 주어지고, 동일한 공정에서 제조되더라도, 상기 개개의 PUF들이 제공하는 디지털 값은 다르다. PUF는 복제가 불가능한 POWF (Physical One-Way Function practically impossible to be duplicated)로 지칭될 수도 있다.

이러한 PUF의 복제 불가능한 특성은 보안 및/또는 인증을 위한 기기의 식별자(identifier)를 생성하는 데에 이용될 수 있다. 이를테면, 디바이스를 다른 디바이스와 구별하기 위한 유니크 키(unique key to distinguish devices from one another)를 제공하기 위해 PUF가 이용될 수 있다.

한국 등록특허 10-1139630호(이하 '630 특허)와 한국 등록특허 10-0926214호(이하 '214 특허)에서는 PUF를 구현하는 방법들이 제시되었다. '630 특허에서는 반도체의 공정 편차(process variation)를 이용하여 반도체의 전도성 레이어들 사이의 인터-레이어 콘택(inter-layer contact) 또는 비아(via)의 생성 여부가 확률적으로 결정되도록 한 방법이 제시되었다. 그리고 '214 특허에는 동일하게 설계되어 제조된 두 전자 소자의 전류 구동 능력 또는 임계 전압이 공정 편차로 인해 완전히 동일하지 못하다는 점을 이용해 PUF를 구현하는 방법이 제시되었다.

일측에 따르면, 식별키 생성 장치가 제공된다. 장치는 반도체 공정 편차에서 기인하는 무작위 이벤트를 제공하는 생성부; 상기 이벤트를 누적하여, 누적된 결과 값을 제공하는 누적부; 및 상기 누적된 결과 값을 미리 지정된 기준에 따라 0 또는 1 중 어느 하나인 바이너리 값으로 결정함으로써 상기 생성부에 대응하는 식별 키를 제공하는 독출부를 포함한다. 여기서 상기 이벤트는 전기적 특성 차이에 연관된다. 일실시예에 따르면 전기적 특성 값 또는 특성 값들 간의 차이가 누적될 수 있다. 그러나 예시적으로, 한정되지 않게, 다른 일실시예에 따르면 이벤트에 따라 생성된 바이너리 값이 누적되는 것도 가능하다. 이 경우에 이벤트에 따른 바이너리 값이 그대로 식별 키로 제공되지 않고 이벤트에 의한 결과가 누적되어, 그 누적된 값에 따라 결과가 제공될 수 있다. 일실시예에 따르면 상기 누적은 이산적 반복 시행과 그 결과의 누적일 수 있다. 그러나 다른 실시예에서는 상기 누적은 시간 구간 동안의 결과 누적의 계속일 수 있다.

일실시예에 따르면 상기 무작위 이벤트는 동일하게 설계되어 제조되는 두 소자 중 제1 소자가 제2 소자보다 전기적 특성 값이 큰 이벤트를 포함한다.

일실시예에 따르면 상기 제1 소자 및 상기 제2 소자는 커패시터를 포함하고, 상기 전기적 특성 값은 커패시턴스를 포함할 수 있다. 이 경우, 상기 누적부는 상기 제1 소자에 대응하는 제1 커패시턴스와 상기 제2 소자에 대응하는 제2 커패시턴스의 차이에 비례하는 전하량을 발생시킨다. 그리고, 누적부는 상기 전하량을 출력에 누적시키는 적산기를 포함할 수 있다. 상기 적산기는 전하량을 출력에 누적시키는 시행을 미리 지정된 조건을 만족할 때까지 복수 회 반복한다. 그리고 상기 적산기는 상기 복수 회 반복 후의 상기 출력의 값을 제공한다. 일실시예에 따르면 상기 적산기는 완전 차동 적산기(fully differential integrator)일 수 있다. 다른 일실시예에 따르면 상기 적산기는 일단 적산기 (one-ended integrator)일 수도 있다.

한편, 일실시예에 따르면 상기 미리 지정된 조건은, 상기 출력의 값이 임계치 이상인 것을 포함한다. 그러나 다른 일실시예에 따르면 상기 미리 지정된 조건은, 고정된 k 회 - 단, k는 자연수임 - 동안의 반복일 수 있다.

또 다른 일실시예에 따르면 상기 제1 소자 및 상기 제2 소자는 저항을 포함하고, 상기 전기적 특성 값은 저항 값을 포함한다. 본 실시예에서 상기 누적부는 상기 저항 값의 차이에 비례한 전류를 출력에 누적시키는 적산기를 포함할 수 있다. 상기 적산기는 상기 제1 소자에 대응하는 제1 저항 값과 상기 제2 소자에 대응하는 제2 저항 값의 차이에 비례하는 전류를 출력에 누적시키는 전류 적분을 수행한다. 그리고 적산기는 미리 지정된 조건을 만족할 때까지 전류 적분을 지속한 다음 그 때의 출력 값을 제공할 수 있다.

일실시예에 따르면 상기 미리 지정된 조건은, 상기 출력의 값이 임계치 이상인 것을 포함한다. 그러나 이러한 조건은 이에 한정되지 않는다. 이를테면 다른 실시예에서 상기 미리 지정된 조건은, 미리 지정되는 고정된 시간 길이 동안 상기 전류 적분을 수행하는 것일 수 있다.

다른 일측에 따르면, 반도체 공정 편차에서 기인하여, 동일하게 설계된 다른 소자들과는 다른 전기적 특성 값을 갖는 제1 소자를 포함하는 생성부 - 상기 제1 소자의 전기적 특성 값이 기준 값보다 큰 지의 여부에 따라 전기적인 값이 출력됨 -; 상기 전기적인 값을 누적하여, 누적된 결과 값을 제공하는 누적부; 및 상기 누적된 결과 값을 이용하여 상기 생성부에 대응하는 식별 키를 제공하는 독출부를 포함하는 식별 키 생성 장치가 제공된다.

일실시예에 따르면 상기 전기적 특성 값은 저항 값을 포함한다. 그리고 상기 누적부는 상기 저항 값에 따른 전류를 출력에 누적하는 적산기를 포함할 수 있다. 상기 적산기는 상기 제1 소자에 대응하는 제1 저항 값과 상기 기준 값 차이에 비례하는 전류를 출력에 누적시키는 전류 적분을 미리 지정된 조건이 만족될 때까지 지속하여, 그 조건을 만족하는 경우의 상기 출력의 값을 제공할 수 있다. 여기서 상기 미리 지정된 조건은, 미리 지정되는 시간 길이 동안 상기 전압 적분을 수행하는 것을 포함한다.

또 다른 일측에 따르면, 식별 키 생성 장치가 식별 키를 생성하는 동작 방법이 제공된다. 상기 방법은, 생성부가 반도체 공정 편차에서 기인하는 무작위 이벤트를 발생시키는 단계; 상기 이벤트 결과를 미리 지정된 방법으로 누적하여, 상기 이벤트에 의한 결과 값을 누적한 결과 값을 제공하는 단계; 및 상기 누적된 결과 값을 이용하여 상기 식별 키 생성 장치에 대응하는 식별 키를 독출하는 단계를 포함할 수 있다. 일실시예에 따르면 상기 무작위 이벤트는 동일하게 설계되어 제조되는 상기 식별 키 생성 장치 내의 두 소자 중 제1 소자가 제2 소자보다 전기적 특성 값이 큰 이벤트를 포함한다.

일실시예에 따르면 상기 제1 소자 및 상기 제2 소자는 커패시터를 포함하고, 상기 전기적 특성 값은 커패시턴스를 포함할 수 있다. 여기서 상기 누적은 상기 제1 소자에 대응하는 제1 커패시턴스와 상기 제2 소자에 대응하는 제2 커패시턴스의 차이에 비례하는 전하량을 발생시키고, 상기 전하량을 출력에 누적시키는 시행을 미리 지정된 조건을 만족할 때까지 복수 회 반복하는 과정을 포함할 수 있다.

다른 일실시예에 따르면 상기 제1 소자 및 상기 제2 소자는 저항을 포함하고, 상기 전기적 특성 값은 저항 값을 포함할 수 있다. 본 실시예에서 상기 누적은 상기 제1 소자에 대응하는 제1 저항 값과 상기 제2 소자에 대응하는 제2 저항 값의 차이에 비례하는 전류를 출력에 누적시키는 전류 적분을 미리 지정된 조건을 만족할 때까지 지속하는 과정을 포함할 수 있다. 여기서 상기 미리 지정된 조건은, 미리 지정되는 고정된 시간 길이 동안 상기 전압 적분을 수행하는 것일 수 있다. 나아가 다른 실시예에서는 상기 조건이 상기 출력의 값이 임계치 이상이 될 때까지 상기 누적을 계속하는 것을 포함한다.

도 1은 일실시예에 따른 식별 키 생성 장치를 도시하는 블록도이다.
도 2는 일실시예에 따른 식별 키 생성 장치의 구현 예를 나타내는 회로도이다.
도 3 내지 도 5b는 도 2의 실시예에서 전기적 특성 값 차이가 누적되어 식별 키가 제공되는 과정을 설명하는 도면이다.
도 6은 다른 일실시예에 따른 식별 키 생성 장치의 구현 예를 나타내는 회로도이다.
도 7a 내지 도 9는 도 6의 실시예에서 전기적 특성 값 차이가 누적되어 식별 키가 제공되는 과정을 설명하는 도면이다.
도 10은 또 다른 일실시예에 따른 식별 키 생성 장치의 구현 예를 나타내는 회로도이다.
도 11a 및 도 11b는 도 10의 실시예에서 전기적 특성 값 차이가 누적되어 식별 키가 제공되는 과정을 설명하는 도면이다.
도 12는 일실시예에 따른 식별 키 생성장치의 동작 방법을 나타내는 흐름도이다.

이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 권리범위는 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.

또한 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.

도 1은 일실시예에 따른 식별 키 생성 장치(100)를 도시하는 블록도이다. 일실시예에 따른 식별 키 생성 장치(100)는 반도체 공정 편차에서 기인하는 무작위 이벤트를 제공하는 생성부(101)를 포함한다. 여기서 상기 이벤트는 전기적 특성 차이에 연관된다. 전기적 특성은 예시적으로, 그러나 한정되지 않게, 수동 소자인 저항의 저항 값, 커패시터의 커패시턴스, 트랜지스터와 같은 능동 소자의 전류 구동 능력이나 임계 전압 등 여러가지가 있을 수 있다. 생성부(101)에서는 이러한 전기적 특성, 또는 소자와 소자 간의 전기적 특성 값 차이를 내재적으로(intrinsic) 제공할 수 있다. 이러한 전기적 특성 값의 차이는 반도체 공정 편차 때문에 발생하는 것일 수 있다.

그런데, 이러한 전기적 특성 값의 차이는 매우 작은 값일 수 있다. 따라서 열 잡음, 소자의 에이징(aging), 전자기파 같은 외란 등 여러 환경적 요인에 의해 그 전기적 특성 값은 달라질 수 있다. 만약 PUF의 값이 전기적 특성 값 또는 소자 간의 특성 값 차이를 이용하여 고유의 식별 키 (인증을 위한 비밀 키, 개인 키, 기기의 고유 아이디 등 여하 간의 디지털 값을 포함한다, 이하 같다)를 만든다면 이러한 환경적 요인에 의한 변화는 원치 않는 결과를 야기할 수도 있다. 식별 키가 변한다면 이는 PUF 또는 이러한 PUF를 포함하는 보안 기기의 신뢰성에 대한 도전이 된다. 따라서 PUF 값인 식별 키가 시간의 경과에도 변하지 않는 시불변성이 보장될 필요가 있다.

이러한 점에서 장치(100)는 생성부(101)가 제공하는 이벤트를 누적하여(accumulate), 누적된 결과 값을 제공하는 누적부(102)를 포함한다. 일실시예에 따르면 상기한 전기적 특성 값 또는 특성 값들 간의 차이가 누적될 수 있다. 이러한 실시예에서의 누적은 아날로그 적인 전기적 특성 (전하량, 전류, 전위차 등)이 전기적 회로에서 적분(integrate) 되는 것을 의미한다.

그러나 이러한 전기적 회로에 의한 전하량/전류 적분 등은 일부 예에 불과하다. 다른 일실시예에 따르면 이벤트에 따라 미리 결정된 방법으로 생성된 디지털 값 (바이너리 값)이 누적되는 것도 가능하다. 이 경우에 이벤트에 따른 바이너리 값이 그대로 식별 키로 제공되지 않고 이벤트에 의한 결과가 누적되어, 그 누적된 값에 따라 결과가 제공될 수 있다. 한편, 상기 누적은 이산적 반복 시행과 그 결과의 누적일 수 있다. 그러나 이산적 반복 시행과 그 결과의 누적뿐만 아니라, 계속적(analogous)으로 어떤 시간 구간 동안 결과가 누적되는 것일 수도 있다.

독출부(103)는 이렇게 누적된 결과 값을 미리 지정된 기준에 따라 0 또는 1 중 어느 하나인 바이너리 값으로 결정하고, 그 값을 생성부(101)에 대응하는 식별 키로서 제공한다. 종전의 PUF는 생성부(101)에서 내재적으로 제공하는 이벤트를 그대로 독출하여 PUF 값으로 사용하였다면, 실시예들에 따른 장치(100)는 생성부(101)가 만드는 전기적 특성 또는 특성 차이 값을 누적부(102)가 누적하고, 이렇게 누적된 결과를 이용하여 독출부(103)가 식별 키를 제공하는 것이다. 이하에서는 생성부(101), 누적부(102)의 구체적인 예시들을 도면을 참조하여 설명하기로 한다.

도 2는 일실시예에 따른 식별 키 생성 장치의 구현 예를 나타내는 회로도이다. 일실시예에 따르면 상기 이벤트는 동일하게 설계되어 제조되는 두 소자 중 제1 소자가 제2 소자보다 전기적 특성 값이 큰 이벤트를 포함한다. 일실시예에 따르면 상기 제1 소자 및 상기 제2 소자는 커패시터를 포함하고, 상기 전기적 특성 값은 커패시턴스를 포함할 수 있다.

도 2에 도시된 생성부(210)는 제1 소자인 커패시터 Ca와 제2 소자인 커패시터 Cb를 포함한다. 생성부(210)에 전압이 인가되면 Ca의 제1 커패시턴스와 Cb의 제2 커패시턴스의 차이에 비례하는 전하량이 누적부(220)에서 누적된다. 그리고 독출부(230)는 비교기를 이용하여 누적된 결과 값에 따라 PUF 값 (바이너리 값)을 제공한다. 상세한 동작 방법은 도 3 이하를 참조하여 설명한다.

도 3 내지 도 5b는 도 2의 실시예에서 전기적 특성 값 차이가 누적되는 과정을 설명하는 도면이다. 도 2의 실시예에서는 누적부(220)에 완전 차동 적산기(fully differential integrator)가 포함되었다. 도시된 회로는 완전 차동 적산기의 하나의 예에 불과하며 다른 구조의 적산기도 가능하다.

도 3을 참조하면, 리셋 스위치(224)가 연결되어 닫히는(on) 경우 VINP, VINN, VOUTP, VOUTN, VREF 의 각 전압이 같은 값을 갖게 된다. 그러면 커패시터 CF에 충전되어 있는 전하량이 모두 방전된다. 리셋 스위치(224)가 닫히는 과정은 누적 동작 이전에 회로가 초기화 되는 과정으로 이해될 수 있다.

도 4a를 참조하면, 리셋 스위치(224)가 열린다(off). 그러면 VINP, VINN, VREF의 각 전압이 같은 값을 갖게 되며, 커패시터 CF에는 제1 소자인 커패시터 Ca와 제2 소자인 커패시터 Cb의 커패시턴스(Capacitance) 차이에 비례하는 전하량이 누적된다. 커패시터 CF에 누적되는 전하량은 출력 전압인 VOUTP, VOUTN 의 전압 값으로 나타나게 된다.

도 4b를 도 4a와 함께 참조하면, VEX의 전압차이인

가 제1 소자(Ca) 에 인가되면,

와 제1 소자(Ca)의 제1 캐패시턴스의 곱의 크기에 해당하는 양의 전하량인 Qa 가 제1 소자(Ca)의

를 인가한 방향의 노드(Node)에 충전된다. 제1 소자(Ca)의 양 방향 노드(Node)에는 동일한 크기로 극성이 다른 전하량이 충전되어야 하므로 VINP 방향의 노드(Node)에 음의 전하량인 Qa가 충전된다. 도 4b의 VEXB의 전압차이에 대응하는

를 제2 소자(Cb)에 인가하면

와 제2 소자(Cb)의 제2 커패시턴스의 곱의 크기에 해당하는 음의 전하량인 Qb 가 제2 소자(Cb)의 VEXB 방향의 노드(Node)에 충전된다. 제2 소자(Cb)의 양 방향 노드(Node)에는 동일한 크기로 극성이 다른 전하량이 충전되어야 하므로 VINP 방향의 노드(Node)에 양의 전하량인 Qb가 충전된다. 이로 인해 VINP 방향의 노드(Node)의 총 전하량 변화인

는 -(Qa-Qb)의 값에 해당하게 된다. 즉

의 값은

에 제1 소자(Ca)의 제1 커패시턴스에서 제2 소자(Cb)의 제2 커패시턴스 값을 뺀 크기를 곱한 값 즉,

(Ca-Cb) 의 크기를 갖게 된다. 이 때 VINP 의 총 전하를 0의 값으로 유지하기 위해 CF의 축전기(Capacitor)의 양 방향 노드(Node)의 총 전하량은

(Ca-Cb)의 값을 갖는 +

만큼 변화하게 된다.

+

는 차동 증폭기(Differential Amplifier)의 동작에 따라 커먼 모드(Common-mode)와 디퍼런셜 모드(Differential mode)에서 출력 전압의 다른 동작을 유발하게 된다. Common-mode의 변화는 차동(Differential) 동작에 영향을 미치지 않는다. Differential-mode의 변화의 경우, 그 변화에 해당하는 전하량을 만족시킬 수 있도록 출력 전압인 VOUTP, VOUTN의 값이 변화하게 된다. VOUTP는 +

의 절반 값을 CF의 축전기(Capacitor)의 커패시턴스(Capacitance)의 크기만큼 나눈 값으로 변화하게 되고 VOUTN은

의 절반 값을 CF의 축전기(Capacitor)의 커패시턴스(Capacitance)의 크기만큼 나눈 값으로 변화하게 된다. 이러한 출력 전압의 변화 값이 도 2, 도 3 및 도 4a에서 누적부(220)의 출력에 해당하게 된다.

도 5a와 도 5b를 참조하면, 도 5b의 VEX의 전압차이인

만큼 제1 소자(Ca)에 인가하면

와 제1 소자(Ca)의 제1 캐패시턴스의 곱의 크기에 해당하는 음의 전하량인 Qa 가 제1 소자(Ca)의 VEX 방향의 노드(Node)에 충전된다. 제1 소자(Ca)의 양 방향 노드(Node)에는 동일한 크기로 극성이 다른 전하량이 충전되어야 하므로 VINP 방향의 노드(Node)에 양의 전하량인 Qa가 충전된다.

도 4b의 VEXB의 전압차이를

만큼 걸어주게 되면

와 제2 소자(Cb)의 제2 커패시턴스의 곱의 크기에 해당하는 양의 전하량인 Qb 가 제2 소자(Cb)의 VEXB 방향의 노드(Node)에 충전된다. 제2 소자(Cb)의 양 방향 노드(Node)에는 동일한 크기로 극성이 다른 전하량이 충전되어야 하므로 VINP 방향의 노드(Node)에 음의 전하량인 Qb가 충전된다. 이로 인해 VINP 방향의 노드(Node)의 총 전하량 변화인

는 Qa-Qb 의 값에 해당하게 된다. 다시 말해,

의 값은

에 제1 소자(Ca)의 커패시턴스에서 제2 소자(Cb)의 제2 커패시턴스의 값을 뺀 크기를 곱한 값인,

(Ca-Cb) 의 크기를 갖게 된다.

그러면 VINP 의 총 전하를 0의 값으로 유지하기 위해 CF의 축전기(Capacitor)의 양 방향 노드(Node)의 총 전하량은

(Ca-Cb)의 값을 갖는

만큼 변화하게 된다.

는 차동 증폭기(Differential Amplifier)의 동작에 따라 Common-mode와 Differential mode에서 출력 전압의 다른 동작을 유발하게 된다. Common-mode의 변화는 차동(Differential) 동작에 영향을 미치지 않는다고 할 수 있다.

Differential-mode의 변화의 경우, 그 변화에 해당하는 전하량을 만족시킬 수 있도록 출력 전압인 VOUTP, VOUTN의 값이 변화하게 된다. VOUTP는 +

의 절반 값을 CF의 축전기(Capacitor)의 커패시턴스(Capacitance)의 크기만큼 나눈 값으로 변화하게 된다. 이러한 출력 전압의 변화 값이 도 2, 도 3 및 도 5a에서 누적부(220)의 출력에 해당될 수 있다.

한편, 이상의 실시예에서 적산기는 완전 차동 적산기(fully differential integrator)였으나, 다른 일실시예에 따르면 상기 적산기는 일단 적산기 (one-ended integrator)일 수도 있다. 도 6은 다른 일실시예에 따른 식별 키 생성 장치의 구현 예를 나타내는 회로도이다. 본 실시예에서 적산기는 일단 적산기 (one-ended integrator)일 수도 있다.

생성부(310)에서 커패시터 Ca와 커패시터 Cb의 커패시턴스 차이에 의해 전기적 특성 값이 누적되는 점은 위에서 설명한 내용과 유사하다. 도시된 누적부(320)는 출력이 한 방향으로 증가 또는 감소하도록 하기 위하여 위상(phase)의 선택을 위한 스위치(321, 322)를 포함할 수 있다. On되는 경우 CF에 충전되어 있는 전하량을 모두 방전시켜 회로를 초기화시키는 동작을 수행하는 리셋 스위치(324)를 포함할 수 있다. 또한, 도시된 누적부(320)의 구조는 Single-ended integrator를 구현하는 한 가지 예에 해당하며, 다른 구조의 Single-ended integrator도 이에 대체될 수 있다. 누적부(320)가 커패시터 Ca와 커패시터 Cb의 커패시턴스 차이에 의한 전하량을 결과 값으로 누적하면 독출부(330)는 누적된 결과를 VREF 와 비교하여 최종 식별키를 독출한다.

도 7a 내지 도 9는 도 6의 실시예에서 전기적 특성 값 차이가 누적되어 식별 키가 제공되는 과정을 설명하는 도면이다. 도 7a 및 도 7b를 함께 참조하면, 스위치 sw1(321)이 닫힌 상태(on)이고 스위치 sw2(322)가 열린 상태(off)이며, 리셋 스위치 sw3(324)는 닫힌 상태(on)이다. 이 경우, 전압에 해당하는 VEX, VEXB의 각 전압 변화에 따라 제1 소자(Ca)와 제2 소자(Cb)에 충전되는 전하량의 변화가 있더라도 스위치 sw2(322)가 열린 상태(Off)이기 때문에 VEX, VEXB의 전압 변화가 증폭기(Amplifier)에 전달되지 않고 스위치 sw1(321)을 통해 Vref로 전달될 수 있다. 이 때, VEX와 VEXB에 각각 가해지는 전압 변화는 도 7b에서 +

,

에 φ1(Phase1)의 시점의 전압차이다. CF의 축전기(Capacitor)에 누적되어 있던 전하량은 리셋 스위치(324)를 통해서 모두 방전될 수 있다.

도 8a와 도 8b를 함께 참조하면, 스위치 sw1(321)이 열린 상태(off)이고 스위치 sw2(322)가 닫힌 상태(on)이며, 리셋 스위치 sw3(324)은 열린 상태(off)이다. 이 경우, 전압에 해당하는 VEX, VEXB의 각 전압 변화에 따라 제1 소자(Ca)와 제2 소자(Cb)에 충전되는 전하량의 변화가 발생하게 된다. 이 때, 각각의 전하량의 변화를 Qa, Qb의 크기라고 가정한다. VINN의 노드(Node)에서의 총 전하량을 0으로 유지시키기 위하여 제1 소자(Ca)에 충전된 전하량인 Qa에서 제2 소자(Cb)에 충전된 전하량인 Qb를 뺀 값과 동일한 크기이며 극성은 반대인 전하량의 변화가 CF의 축전기(Capacitor)에 발생하게 된다.

여기서, 제1 소자(Ca)에 충전된 전하량인 Qa에서 제2 소자(Cb)에 충전된 전하량인 Qb를 뺀 값을 +

라고 하면,-

만큼의 전하량이 CF의 VINN과 연결된 방향의 노드(Node)에 충전되고, 반대 방향인 VOUT 방향의 노드(Node)에 +

의 크기만큼의 전하량이 충전된다. VOUT 방향의 노드(Node)에 충전된 +의 전하량에 의해, 제1 소자(Ca), 제2 소자(Cb)의 각 제1 커패시턴스와 제2 커패시턴스의 차이를 CF의 축전기(Capacitor)의 커패시턴스(Capacitance) 크기로 나눈 값을 전압인 VEX와 곱한 값의 크기만큼의 전압 변화가 VOUT의 노드(node)에 발생하게 된다. 이러한 출력 전압의 변화 값이 도 6, 도 7a 및 도 8a에서 누적부(320)의 출력에 대응한다. 이 때, VEX와 VEXB에 각각 가해지는 전압 변화는 도 7b에서 +

,

에 φ2(Phase2)의 시점의 전압차이다.

도 9를 참조하면, φ1(Phase1) 일 때에는 도 6의 식별 키 생성 장치의 누적부(320)에서 누적 동작이 발생하지 않는다고 볼 수 있으며, φ2(Phase2)일 때에만 반복적으로 식별 키 생성 장치의 누적부(320)에서의 누적 동작이 발생할 수 있다. 이 때, 누적되는 크기는 제1 소자(Ca), 제2 소자(Cb)의 각 제1 커패시턴스와 제2 커패시턴스의 차이인 (Ca-Cb) 의 크기에 따라서 달라지며, 이는 공정 편차의 크기에 대응할 수 있다.

한편, 이러한 전하량의 누적은 미리 지정된 조건이 만족되는 동안 반복 및/또는 지속될 수 있다. 일실시예에 따르면 상기 미리 지정된 조건은, 상기 누적된 출력의 값이 미리 설정된 임계치 이상인 것을 포함한다. 여기서의 임계치는 노이즈 등 환경적 외부적 요인이나 소자의 에이징 등 내부적 요인에도 불구하고 PUF 값이 바뀌지 않는 것을 보장할 정도로 충분한 크기이다. 그러나 다른 일실시예에 따르면 상기 미리 지정된 조건은, 고정된 k 회 - 단, k는 자연수임 - 동안의 반복일 수 있다. 반복 회수 k는 공정에 따라 및/또는 특정 소자나 소자 스펙에 따라 결정될 수 있으며, 최적의 값은 당업자의 반복 시행을 통해 찾아질 수 있다.

도 10은 또 다른 일실시예에 따른 식별 키 생성 장치의 구현 예를 나타내는 회로도이다. 본 실시예에서 전기적 특성 값이 비교되는 제1 소자 및 상기 제2 소자는 저항이다. 생성부(410)에서는 동일한 크기로 디자인 되어 제조되었으나, 공정 편차로 인해 저항 값이 완전히 같을 수는 없는 저항 RA와 RB 을 포함한다. 비교되는 전기적 특성 값은 저항 값이다. 누적부(420)는 이 저항 값의 차이에 비례한 전류를 출력에 누적시키는 적산기를 포함할 수 있다. 적산기는 RA의 제1 저항 값과 RB의 제2 저항 값의 차이에 비례하는 전류를 출력에 누적시키는 전류 적분을 수행한다. 그리고 적산기는 미리 지정된 조건을 만족할 때까지 전류 적분을 지속한 다음 그 때의 출력 값을 제공할 수 있다. 그리고 독출부(430)는 비교기를 이용하여 누적된 결과 값에 따라 PUF 값 (바이너리 값)을 제공한다.

한편, 일실시예에 따르면 상기 미리 지정된 조건은, 상기 누적된 출력의 값이 임계치 이상인 것을 포함한다. 여기서의 임계치는 노이즈 등 환경적 외부적 요인이나 소자의 에이징 등 내부적 요인에도 불구하고 PUF 값이 바뀌지 않는 것을 보장할 정도로 충분한 크기이다. 그러나 다른 일실시예에 따르면 상기 미리 지정된 조건은, 미리 지정되는 고정된 시간 길이 동안 상기 전류 적분을 수행하는 것일 수 있다. 고정된 시간 길이는 공정에 따라 및/또는 특정 소자나 소자 스펙에 따라 결정될 수 있으며, 최적의 값은 당업자의 반복 시행을 통해 찾아질 수 있다.

도 11a 및 도 11b는 도 10의 실시예에서 전기적 특성 값 차이가 누적되어 식별 키가 제공되는 과정을 설명하는 도면이다. 리셋 스위치(424)가 닫히면(on) 커패시터 CF에 충전되어 있던 전하량은 모두 방전되어 회로가 초기화된다. 도 11a 및 도 11b를 함께 참조하면, 누적부(420)의 커패시터 CF에 흐르는 전류는 CF 양단의 전압차이를 시간에 대해 미분한 값에 비례하게 된다. 이때, 커패시터 CF에 대해 일정한 전류가 흐른다는 것은 CF 양단의 전압차이의 시간에 대한 미분 값이 일정한 값을 갖는다는 것을 의미한다.

생성부(410)의 저항 RA와 RB의 크기에 비례하여 발생되는 전류가 누적부(420)의 커패시터 CF에 흐르게 되면, CF 양단의 전압차이의 시간에 대한 미분 값이 변화하게 된다. 누적부(420)에서 증폭기(Amplifier)의 입력전압은 음성 피드백(Negative Feedback)의 동작으로 전압인 VREF 값을 유지하기 때문에 CF의 축전기(Capacitor)의 양단의 전압차이의 시간에 대한 미분 값은 출력전압인 VOUTP, VOUTN에 발생하게 된다. 시간이 지나면서 출력전압 값의 변화가 계속 누적된다. 이러한 출력 전압의 변화 값이 도 10 및 도 11a 에서 누적부(420)의 출력에 해당하게 될 수 있다. 도 11b는 도 11a에서의 식별키 생성장치의 동작에 따라 누적부(420)의 출력 전압인 VOUTP, VOUTN 의 값이 누적되는 것을 나타낸다.

도 11a 에서 커패시터 CF에 흐르는 전류는 Common-mode에서는 출력 전압인 VOUTP, VOUTN 에 영향을 미치지 않으며, Differential-mode 에서의 전류 차이가 발생하게 되어 출력 전압인 VOUTP, VOUTN 의 변화를 가져올 수 있다. 도 11b에서 VOUTP, VOUTN 의 변화의 기울기는 도 10 에서 RA, RB의 각 저항(Resistor)의 공정 편차로 발생하는 저항(Resistance)의 크기 차이에 의한 전류 차이 값의 절반을 CF의 축전기(Capacitor)의 커패시턴스(Capacitance) 값으로 나눈 크기에 해당한다.

도 12는 일실시예에 따른 식별 키 생성장치의 동작 방법을 나타내는 흐름도이다. 일실시예에 따르면 식별 키 생성 장치가 식별 키를 생성 하는 동작 방법이 제공된다. 상기 방법은, 생성부가 반도체 공정 편차에서 기인하는 무작위 이벤트를 발생시키는 단계(501); 상기 이벤트 결과를 미리 지정된 방법으로 누적하여, 상기 이벤트에 의한 결과 값을 누적한 결과 값을 제공하는 단계(502); 및 상기 누적된 결과 값을 이용하여 상기 식별 키 생성 장치에 대응하는 식별 키를 독출하는 단계(503)를 포함할 수 있다.

단계(501)에서는 공정 편차에 기인하여 소자의 전기적 특성 또는 소자 간의 전기적 특성 차이가 발생된다. 이를테면, 동일하게 설계되어 제조되는 상기 식별 키 생성 장치 내의 두 소자 중 제1 소자가 제2 소자보다 전기적 특성 값이 클 수 있다. 예시적으로, 상기 제1 소자 및 상기 제2 소자는 커패시터를 포함하고, 상기 전기적 특성 값은 커패시턴스를 포함할 수 있다. 그러면, 이러한 전기적 특성 또는 특성 차이는 결과 값으로 누적된다(502). 이러한 누적은 상기 제1 소자에 대응하는 제1 커패시턴스와 상기 제2 소자에 대응하는 제2 커패시턴스의 차이에 비례하는 전하량을 발생시키는 과정과, 상기 전하량을 출력에 누적시키는 시행을 미리 지정된 조건을 만족할 때까지 복수 회 반복하는 과정이 포함될 수 있다.

한편, 다른 일실시예에 따르면 상기 제1 소자 및 상기 제2 소자는 저항을 포함하고, 상기 전기적 특성 값은 저항 값을 포함할 수 있다. 이 경우에는 상기 제1 소자에 대응하는 제1 저항 값과 상기 제2 소자에 대응하는 제2 저항 값의 차이에 비례하는 전류가 출력에 누적시키는 전류 적분을 미리 지정된 조건을 만족할 때까지 지속하는 과정이 단계(502)에서 수행될 수 있다. 여기서 상기 미리 지정된 조건은, 미리 지정되는 고정된 시간 길이 동안 상기 전압 적분을 수행하는 것일 수 있다. 나아가 다른 실시예에서는 상기 조건이 상기 출력의 값이 임계치 이상이 될 때까지 상기 누적을 계속하는 것을 포함한다.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims

반도체 공정 편차에서 기인하는 무작위 이벤트 - 상기 이벤트는 전기적 특성 차이에 연관되고 동일하게 설계되어 제조되는 두 소자 중 제1 소자가 제2 소자보다 상기 전기적 특성 값이 큰 이벤트를 포함함 - 를 제공하는 생성부;
상기 이벤트의 상기 제1 소자와 상기 제2 소자의 전기적 특성 값의 차이를 누적하여, 누적된 결과 값을 제공하는 누적부; 및
상기 누적된 결과 값을 미리 지정된 기준에 따라 0 또는 1 중 어느 하나인 바이너리 값으로 결정함으로써 상기 생성부에 대응하는 식별 키를 제공하는 독출부
를 포함하는 식별 키 생성 장치.
삭제
제1항에 있어서,
상기 제1 소자 및 상기 제2 소자는 커패시터를 포함하고, 상기 전기적 특성 값은 커패시턴스를 포함하는 식별 키 생성 장치.
제3항에 있어서,
상기 누적부는 상기 제1 소자에 대응하는 제1 커패시턴스와 상기 제2 소자에 대응하는 제2 커패시턴스의 차이에 비례하는 전하량을 발생시키고, 상기 전하량을 출력에 누적시키는 시행을 미리 지정된 조건을 만족할 때까지 복수 회 반복하여, 상기 복수 회 반복 후의 상기 출력의 값을 제공하는 적산기를 포함하는 식별 키 생성 장치.
제4항에 있어서,
상기 미리 지정된 조건은, 상기 출력의 값이 임계치 이상인 것을 포함하는 식별 키 생성 장치.
제4항에 있어서,
상기 미리 지정된 조건은, 미리 지정되는 k 회 - 단, k는 자연수임 - 동안 반복하는 것을 포함하는 식별 키 생성 장치.
제2항에 있어서,
상기 제1 소자 및 상기 제2 소자는 저항을 포함하고, 상기 전기적 특성 값은 저항 값을 포함하는 식별 키 생성 장치.
제7항에 있어서,
상기 누적부는 상기 제1 소자에 대응하는 제1 저항 값과 상기 제2 소자에 대응하는 제2 저항 값의 차이에 비례한 전류를 출력에 누적시키는 전류 적분을 미리 지정된 조건을 만족할 때까지 지속하여, 상기 미리 지정된 조건을 만족하는 경우의 상기 출력의 값을 제공하는 적산기를 포함하는 식별 키 생성 장치.
제8항에 있어서,
상기 미리 지정된 조건은, 상기 출력의 값이 임계치 이상인 것을 포함하는 식별 키 생성 장치.
제8항에 있어서,
상기 미리 지정된 조건은, 미리 지정되는 시간 길이 동안 상기 전류 적분을 수행하는 것을 포함하는 식별 키 생성 장치.
반도체 공정 편차에서 기인하여, 동일하게 설계된 다른 소자들과는 다른 전기적 특성 값을 갖는 제1 소자를 포함하는 생성부 - 상기 제1 소자의 전기적 특성 값과 기준 값의 차이에 따라 전기적인 값이 출력됨 -;
상기 전기적인 값을 누적하여, 누적된 결과 값을 제공하는 누적부; 및
상기 누적된 결과 값을 이용하여 상기 생성부에 대응하는 식별 키를 제공하는 독출부
를 포함하는 식별 키 생성 장치.
제11항에 있어서,
상기 전기적 특성 값은 저항 값을 포함하는 식별 키 생성 장치.
제12항에 있어서,
상기 누적부는 상기 제1 소자에 대응하는 제1 저항 값과 상기 기준 값의 비율에 따라 전원 전압을 전압 분배하고, 상기 제1 저항 값과 상기 기준 값의 차이에 비례한 전류를 출력에 누적시키는 전류 적분을 미리 지정된 조건을 만족할 때까지 지속하여, 상기 미리 지정된 조건을 만족하는 경우의 상기 출력의 값을 제공하는 적산기를 포함하는 식별 키 생성 장치.
제13항에 있어서,
상기 미리 지정된 조건은, 미리 지정되는 시간 길이 동안 상기 전류 적분을 수행하는 것을 포함하는 식별 키 생성 장치.
식별 키 생성 장치가 식별 키를 생성하는 동작 방법에 있어서, 상기 방법은:
생성부가 반도체 공정 편차에서 기인하는 무작위 이벤트 - 상기 무작위 이벤트는 동일하게 설계되어 제조되는 상기 식별 키 생성 장치 내의 두 소자 중 제1 소자가 제2 소자보다 전기적 특성 값이 큰 이벤트를 포함함 - 를 발생시키는 단계;
상기 이벤트의 상기 제1 소자와 상기 제2 소자의 전기적 특성 값의 차이를 누적하여, 누적된 결과 값을 제공하는 단계; 및
상기 누적된 결과 값을 이용하여 상기 식별 키 생성 장치에 대응하는 식별 키를 독출하는 단계
를 포함하는 식별 키 생성 장치의 동작 방법.
삭제
제15항에 있어서,
상기 제1 소자 및 상기 제2 소자는 커패시터를 포함하고, 상기 전기적 특성 값은 커패시턴스를 포함하는 식별 키 생성 장치의 동작 방법.
제17항에 있어서,
상기 누적은 상기 제1 소자에 대응하는 제1 커패시턴스와 상기 제2 소자에 대응하는 제2 커패시턴스의 차이에 비례하는 전하량을 발생시키고, 상기 전하량을 출력에 누적시키는 시행을 미리 지정된 조건을 만족할 때까지 복수 회 반복하는 과정을 포함하는 식별 키 생성 장치의 동작 방법.