[go: up one dir, main page]

KR101886301B1 - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR101886301B1
KR101886301B1 KR1020100131833A KR20100131833A KR101886301B1 KR 101886301 B1 KR101886301 B1 KR 101886301B1 KR 1020100131833 A KR1020100131833 A KR 1020100131833A KR 20100131833 A KR20100131833 A KR 20100131833A KR 101886301 B1 KR101886301 B1 KR 101886301B1
Authority
KR
South Korea
Prior art keywords
thin film
liquid crystal
layer
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100131833A
Other languages
Korean (ko)
Other versions
KR20120070321A (en
Inventor
이종회
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100131833A priority Critical patent/KR101886301B1/en
Publication of KR20120070321A publication Critical patent/KR20120070321A/en
Application granted granted Critical
Publication of KR101886301B1 publication Critical patent/KR101886301B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 서로 마주보며 이격되고, 각각이 반사부 및 투과부로 이루어지는 화소 영역을 포함하는 제1 및 제2기판과; 상기 제1기판 내면에 형성되고, 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터와; 상기 제1기판 내면의 상기 반사부에 형성되는 반사층과; 상기 제1 및 제2박막트랜지스터에 각각 연결되는 제1 및 제2화소 전극과; 상기 제1 및 제2화소 전극에 각각 대응되어 전기장을 생성하는 제1 및 제2공통 전극과; 상기 제1 및 제2기판 사이에 형성되는 액정층을 포함하는 반사투과형 액정표시장치를 제공한다.The present invention provides a liquid crystal display comprising: first and second substrates facing each other and including pixel regions each made up of a reflective portion and a transmissive portion; First and second thin film transistors formed on the inner surface of the first substrate and having W / L ratios different from each other; A reflective layer formed on the reflective portion of the inner surface of the first substrate; First and second pixel electrodes connected to the first and second thin film transistors, respectively; First and second common electrodes respectively corresponding to the first and second pixel electrodes to generate an electric field; And a liquid crystal layer formed between the first and second substrates.

Description

액정표시장치 및 그 제조방법 {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 서로 상이한 W/L비를 갖는 반사부 박막트랜지스터 및 투과부 박막트랜지스터를 포함하는 반사투과형(transflective type) 액정표시장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a transflective type liquid crystal display device including a reflective thin film transistor and a transmissive thin film transistor having different W / L ratios, and a method of manufacturing the same.

일반적으로, 액정표시장치는 액정층의 액정분자의 광학적 이방성과 분극 성질을 이용한다. Generally, a liquid crystal display device utilizes the optical anisotropy and polarization properties of liquid crystal molecules in a liquid crystal layer.

액정분자는 그 구조가 가늘고 길기 때문에 액정분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정분자에 전기장을 인가하여 액정분자의 배열방향을 제어할 수 있다.Since the structure of the liquid crystal molecule is narrow and long, it has a directionality in the arrangement of the liquid crystal molecules, and an arrangement direction of the liquid crystal molecules can be controlled by artificially applying an electric field to the liquid crystal molecules.

액정분자의 배열방향을 변경하면, 액정분자의 광학적 이방성에 의해 액정분자의 배열방향으로 빛이 굴절하고, 그에 따라 영상을 표시할 수 있다. When the arrangement direction of the liquid crystal molecules is changed, light is refracted in the arrangement direction of the liquid crystal molecules due to the optical anisotropy of the liquid crystal molecules, and an image can be displayed accordingly.

즉, 액정표시장치에 있어서, 빛의 투과율은 액정층을 통과할 때 액정분자의 광학적 특성에 의해 발생하는 위상지연에 의해 결정되며, 이러한 위상지연은 액정 분자의 굴절률 이방성과 어레이 기판과 컬러필터 기판 간의 이격거리, 즉 셀갭(cell gap)에 의해 결정된다.That is, in a liquid crystal display device, the transmittance of light is determined by the phase delay caused by the optical characteristics of the liquid crystal molecules when passing through the liquid crystal layer. This phase delay is caused by the refractive index anisotropy of the liquid crystal molecules, I.e., the cell gap.

액정표시장치에 있어서, 백라이트 유닛으로부터 공급되는 빛을 액정층에 입사시켜 영상을 표시하는 투과형 액정표시장치가 대세를 이루고 있으나, 이러한 투과형 액정표시장치는 백라이트 유닛에 의한 전력소모가 심하고, 부피를 많이 차지할 뿐만 아니라, 무게가 많이 나간다는 단점이 있다.In a liquid crystal display device, a transmissive liquid crystal display device which displays light by causing light supplied from a backlight unit to enter the liquid crystal layer has been popular, but such a transmissive liquid crystal display device is disadvantageous in that power consumption by a backlight unit is large, Not only does it occupy a lot of weight, but it also has a disadvantage.

또한, 투과형 액정표시장치는 밝은 외부 환경에서 액정 패널의 표면 반사에 의해 대조비(contrast ratio)가 저하되는 문제로 시인성이 떨어지는 단점이 있다.Further, the transmissive liquid crystal display device is disadvantageous in that visibility is deteriorated due to a problem that the contrast ratio is lowered due to surface reflection of the liquid crystal panel in a bright external environment.

투과형 액정표시장치의 이러한 단점을 극복하기 위하여, 자연광 또는 형광등과 같은 인조광을 포함하는 외부광을 반사전극에서 반사시켜 영상을 표시하는 반사형 액정표시장치가 대두되었다.In order to overcome this disadvantage of the transmissive liquid crystal display device, a reflective liquid crystal display device has been developed in which external light including artificial light such as natural light or fluorescent light is reflected by the reflective electrode to display an image.

이러한 반사형 액정표시장치는 외부광을 광원으로 사용하므로, 백라이트 유닛을 제거할 수 있으며, 그 결과 전력소모, 부피 및 무게를 감소시킬 수 있는 장점이 있다. Since the reflective liquid crystal display device uses external light as a light source, the backlight unit can be removed, and as a result, power consumption, volume, and weight can be reduced.

그러나, 외부광은 항상 존재하는 것이 아니므로, 반사형 액정표시장치는 자연광이 존재하는 낮이나, 형광등과 같은 인조광이 존재하는 건물 내부에서는 사용이 가능하지만 자연광 및 인조광이 존재하지 않는 야간 및 야외에서는 사용할 수 없다는 제약이 있다.However, since the external light is not always present, the reflection type liquid crystal display device can be used in a building where artificial light such as a fluorescent lamp is available in the day where natural light exists, There is a restriction that it can not be used outdoors.

이러한 문제를 개선하기 위해 개발된 것이 투과 모드와 반사 모드의 장점을 겸용하여 사용하는 반사투과형(transflective type) 액정표시장치인데, 이를 도면을 참조하여 설명한다. A transflective type liquid crystal display device which has been developed for the purpose of solving this problem and which uses the merits of a transmissive mode and a reflective mode is also explained.

도 1은 종래의 반사투과형 액정표시장치의 단면도로서, 프린지 필드 스위칭(fringe field switching: FFS) 모드로 동작하는 액정표시장치의 단면도이다.1 is a cross-sectional view of a conventional transflective liquid crystal display device, and is a sectional view of a liquid crystal display device operating in a fringe field switching (FFS) mode.

도 1에 도시한 바와 같이, 종래의 반사투과형 액정표시장치(10)는, 서로 마주보는 제1 및 제2기판(20, 70)과, 제1 및 제2기판(20, 70) 사이에 형성되는 액정층(90)을 포함한다. 1, the conventional transflective liquid crystal display device 10 includes first and second substrates 20 and 70 facing each other, and a second substrate 20 and 70 formed between the first and second substrates 20 and 70 (90).

제1기판(20) 상부에는 박막트랜지스터(thin film transistor: TFT)(T)와, 박막트랜지스터(T)에 연결되는 화소전극(56)과, 화소전극(56)에 대응되는 공통전극(48)이 형성된다.A thin film transistor (TFT) T, a pixel electrode 56 connected to the thin film transistor T and a common electrode 48 corresponding to the pixel electrode 56 are formed on the first substrate 20, .

구체적으로, 제1기판(20) 상부에는 게이트 배선(미도시), 공통 배선(미도시) 및 게이트 배선에 연결되는 게이트 전극(34)이 형성되고, 게이트 배선, 공통 배선 및 게이트 전극(34) 상부에는 게이트 절연층(36)이 형성된다.More specifically, a gate electrode 34 connected to a gate wiring (not shown), a common wiring (not shown) and a gate wiring is formed on the first substrate 20, and a gate wiring, a common wiring, And a gate insulating layer 36 is formed thereon.

게이트 전극(34)에 대응되는 게이트 절연층(36) 상부에는 반도체층(38)이 형성되고, 반도체층(38) 상부에는 서로 이격되는 소스 전극(42) 및 드레인 전극(44)이 형성된다. A semiconductor layer 38 is formed on the gate insulating layer 36 corresponding to the gate electrode 34 and a source electrode 42 and a drain electrode 44 are formed on the semiconductor layer 38.

또한, 게이트 절연층(36) 상부에는 게이트 배선과 교차하여 화소영역(P)을 정의하는 데이터 배선(40)이 형성되는데, 소스 전극(42)은 데이터 배선(40)에 연결된다.A data line 40 is formed on the gate insulating layer 36 to intersect the gate line and define the pixel region P where the source electrode 42 is connected to the data line 40.

여기서, 게이트 전극(34), 반도체층(38), 소스 전극(42) 및 드레인 전극(44)은 박막트랜지스터(T)를 구성하고, 화소영역(P)은 반사부(REF) 및 투과부(TRA)를 포함한다. Here, the gate electrode 34, the semiconductor layer 38, the source electrode 42, and the drain electrode 44 constitute a thin film transistor T, and the pixel region P includes a reflective portion REF and a transmissive portion TRA ).

박막트랜지스터(T) 상부에는 제1보호층(46)이 형성되는데, 반사부(REF)의 제1보호층(46)의 상부표면에는 요철패턴이 형성되고, 투과부(TRA)의 제1보호층(46)의 상부표면은 평탄하게 형성된다. A first protective layer 46 is formed on the upper portion of the thin film transistor T. An irregular pattern is formed on the upper surface of the first protective layer 46 of the reflective portion REF, The upper surface of the upper surface 46 is formed flat.

제1보호층(46) 상부에는 공통 배선에 연결되는 공통 전극(48)이 형성되고, 반사부(REF)의 공통 전극(48) 상부에는 반사층(50)이 형성되는데, 반사부(REF)의 공통 전극(48) 및 반사층(50)은 제1보호층(46)의 요철패턴을 따라 굴곡을 갖도록 형성된다. A common electrode 48 connected to the common line is formed on the first protective layer 46 and a reflective layer 50 is formed on the common electrode 48 of the reflective portion REF. The common electrode 48 and the reflective layer 50 are formed to have a curvature along the concavo-convex pattern of the first protective layer 46.

반사층(50) 및 공통 전극(48) 상부에는 제2보호층(52)이 형성되고, 제2보호층(52) 상부에는 화소 전극(56)이 형성된다. A second passivation layer 52 is formed on the reflective layer 50 and the common electrode 48 and a pixel electrode 56 is formed on the second passivation layer 52.

제2보호층(52), 반사층(50), 공통 전극(48) 및 제1보호층(46)에는 드레인 전극(44)을 노출하는 드레인 콘택홀(54)이 형성되고, 화소 전극(56)은 드레인 콘택홀(54)을 통하여 드레인 전극(44)에 연결된다. A drain contact hole 54 exposing the drain electrode 44 is formed in the second passivation layer 52, the reflective layer 50, the common electrode 48 and the first passivation layer 46. The pixel electrode 56, Is connected to the drain electrode (44) through the drain contact hole (54).

그리고, 화소 전극(56)에는 제2보호층(52)을 노출하는 다수의 개구부(60)가 형성된다. A plurality of openings 60 are formed in the pixel electrode 56 to expose the second passivation layer 52.

한편, 제2기판(70) 하부에는 제1기판(20)의 게이트 배선 및 데이터 배선(40)에 대응되는 블랙매트릭스(72)가 형성되고, 블랙매트릭스(72) 및 제2기판(70) 하부에는 적, 녹, 청(R, G, B) 컬러필터를 포함하는 컬러필터층(74)이 형성된다. A black matrix 72 corresponding to the gate wiring and the data line 40 of the first substrate 20 and the black matrix 72 corresponding to the data line 40 are formed under the second substrate 70, A color filter layer 74 including red, green, and blue (R, G, B) color filters is formed.

컬러필터층(74) 하부에는 오버코트(overcoat)층(78)이 형성되고, 반사부(REF)의 오버코트층(80) 하부에는 경로보상층(80)이 형성된다. An overcoat layer 78 is formed under the color filter layer 74 and a path compensation layer 80 is formed under the overcoat layer 80 of the reflective portion REF.

그리고, 제1기판(20)의 화소 전극(56)과 제2기판(70)의 경로보상층(80) 사이에는 액정층(90)이 형성되는데, 경로보상층(80)에 의하여 반사부(REF)의 액정층(90)은 제1셀갭(SG1)을 갖게 되고 투과부(TRA)의 액정층(90)은 제1셀갭(SG1)보다 큰 제2셀갭(SG2)을 갖게 되어, 결론적으로 듀얼 셀갭(dual cell gap) 구조의 액정층(90)이 형성된다. A liquid crystal layer 90 is formed between the pixel electrode 56 of the first substrate 20 and the path compensation layer 80 of the second substrate 70. The liquid crystal layer 90 is formed by the path compensation layer 80, The liquid crystal layer 90 of the transmissive portion TRA has the first cell gap SG1 and the liquid crystal layer 90 of the transmissive portion TRA has the second cell gap SG2 that is larger than the first cell gap SG1, A liquid crystal layer 90 having a cell gap structure is formed.

이와 같은 반사투과형 액정표시장치(10)에서, 박막트랜지스터(T)를 통하여 화소 전극(56)에 데이터 전압이 공급되면, 화소 전극(56)과 공통 전극(48) 사이에 전기장이 형성되고, 형성된 전기장에 의하여 액정층(90)의 액정분자가 재배열되어 영상을 표시한다. In this reflective transmissive liquid crystal display device 10, when a data voltage is supplied to the pixel electrode 56 through the thin film transistor T, an electric field is formed between the pixel electrode 56 and the common electrode 48, The liquid crystal molecules of the liquid crystal layer 90 are rearranged by the electric field to display an image.

여기서, 경로보상층(80)은, 반사부(REF)와 투과부(TRA)가 동일한 광경로를 갖도록 하는 역할을 한다. Here, the path compensation layer 80 serves to make the reflective portion REF and the transmissive portion TRA have the same optical path.

즉, 반사부(REF)로 입사된 외부광은, 제1셀갭(SG1)의 액정층(90)을 지나면서 위상이 지연되고 반사층(50)에서 반사되어 다시 제1셀갭(SG1)의 액정층(90)을 지나면서 위상이 지연되며, 투과부(TRA)로 입사된 백라이트 유닛의 광은, 제2셀갭(SG2)의 액정층(90)을 지나면서 위상이 지연되어 출사된다. That is, the external light incident on the reflective portion REF is delayed in phase while passing through the liquid crystal layer 90 of the first cell gap SG1, reflected by the reflective layer 50, The phase is delayed by passing through the liquid crystal layer 90 and the light of the backlight unit incident on the transmissive portion TRA passes through the liquid crystal layer 90 of the second cell gap SG2 and is output with a delayed phase.

그런데, 경로보상층(80)에 의하여 반사부(REF)의 제1셀갭(SG1)을 투과부(TRA)의 제2셀갭(SG2)보다 작게 형성함으로써, 액정층(90) 통과 횟수에 따른 광경로 차이를 보상하여 반사부(REF)로 입사된 광과 투과부(TRA)로 입사된 광의 위상이 동일하게 지연되도록 한다. By forming the first cell gap SG1 of the reflective portion REF smaller than the second cell gap SG2 of the transmissive portion TRA by the path compensation layer 80, So that the phase difference between the light incident on the reflection section REF and the light incident on the transmission section TRA is delayed equally.

이를 위하여, 경로보상층(80)은 투과부(TRA)의 제2셀갭(SG2)의 1/2에 해당하는 두께를 갖도록 형성될 수 있다. For this purpose, the path compensation layer 80 may be formed to have a thickness corresponding to 1/2 of the second cell gap SG2 of the transmissive portion TRA.

이와 같이, 종래의 반사투과형 액정표시장치(10)에서는, 경로보상층(80)에 의하여 반사부(REF) 및 투과부(TRA)의 광경로를 동일하게 함으로써, 반사부(REF) 및 투과부(TRA)로부터 출사되는 광이 동일하게 위상 지연되도록 하고, 그 결과 반사부(REF) 및 투과부(TRA)의 출사광의 균일도를 개선하여 화질을 개선할 수 있다.
As described above, in the conventional transreflective liquid crystal display device 10, the optical path of the reflective portion REF and the transmissive portion TRA are made equal by the path compensation layer 80 so that the reflective portion REF and the transmissive portion TRA The phase of the light emitted from the transmissive portion TRA is retarded in the same manner, and as a result, the uniformity of the outgoing light of the reflective portion REF and the transmissive portion TRA is improved and the image quality can be improved.

그런데, 이러한 경로보상층(80)으로 인하여, 반사투과형 액정표시장치(10)의 제조공정이 복잡해지고 불량이 발생할 수 있다. However, due to the path compensation layer 80, the manufacturing process of the transflective liquid crystal display device 10 becomes complicated and defects may occur.

일반적으로 경로보상층(80)은 유기물질의 코팅, 노광, 현상 등의 추가적인 마스크 공정을 통하여 형성되므로, 반사투과형 액정표시장치(10)의 제조공정이 복잡해지고 제조비용이 증가한다.In general, since the path compensating layer 80 is formed through an additional mask process such as coating, exposure, and development of an organic material, the manufacturing process of the transflective liquid crystal display device 10 becomes complicated and the manufacturing cost increases.

또한, 경로보상층(80)은 상대적으로 두껍게 형성되므로, 제2기판(70) 하부에 큰 단차부(SW)를 생성하고, 단차부(SW)에서의 불완전한 배향 또는 불완전한 액정 재배열에 의하여 전경(disclination)과 같은 불량이 발생하는데, 이러한 전경은 반사투과형 액정표시장치(10)의 대조비(contrast ratio) 및 화질 저하의 요인으로 작용한다.Since the path compensating layer 80 is formed to be relatively thick, a large step SW is formed under the second substrate 70, and the incomplete orientation at the step SW or incomplete alignment of the liquid crystal disclination of the reflective transmissive liquid crystal display device 10, which causes a contrast ratio of the transmissive transmissive liquid crystal display device 10 and deteriorates image quality.

이를 개선하기 위하여, 경로보상층(80) 외에 추가적으로 반사투과형 액정표시장치(10)의 반사부(REF) 및 투과부(TRA)를 서로 상이한 방향으로 배향하는 방법이나, 반사부(REF) 및 투과부(TRA)에서 서로 상이한 위상차값을 갖는 보상필름을 형성하는 방법이 제안되었으나, 그 경우에도 경로보상층(80)을 형성하여야 하므로, 경로보상층(80) 형성에 따른 제조공정 복잡화, 제조비용 증가, 대조비 및 화질 저하 등의 문제는 해결되지 않는다. A method of orienting the reflective portion REF and the transmissive portion TRA of the transflective liquid crystal display device 10 in addition to the path compensation layer 80 in a different direction from each other or a method of orienting the reflective portion REF and the transmissive portion TRA, However, even in this case, since the path compensation layer 80 must be formed, the complication of the manufacturing process due to the formation of the path compensation layer 80, the increase of the manufacturing cost, The problems such as the contrast ratio and image quality deterioration are not solved.

또한, 반사부(REF) 및 투과부(TRA)를 상이한 방향으로 배향하는 경우에도, 반사부(REF) 및 투과부(TRA)의 경계영역에서의 불완전한 배향에 의하여 전경이 발생하며, 반사부(REF) 및 투과부(TRA)에서 서로 상이한 위상차값을 갖는 보상필름을 형성하는 경우에도, 보상필름 형성에 따른 공정 증가 및 이로 인한 생산성 감소가 발생하는 문제가 있다.
Even when the reflective portion REF and the transmissive portion TRA are oriented in different directions, the foreground is generated due to incomplete orientation in the boundary region between the reflective portion REF and the transmissive portion TRA, And the transmissive portion TRA have different retardation values, there is a problem in that the increase in the process due to the formation of the compensating film and the decrease in the productivity due to the increase in the compensation film occur.

본 발명은, 반사부 및 투과부에 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터를 각각 형성하여 데이터 전압을 공급함으로써, 제조공정이 단순화되어 생산성이 개선되고 제조비용이 절감되는 반사투과형 액정표장치 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention is characterized in that first and second thin film transistors having different W / L ratios are formed in the reflective portion and the transmissive portion, respectively, to supply data voltages, thereby simplifying the manufacturing process and improving the productivity, A liquid crystal display device and a method of manufacturing the same.

또한, 본 발명은, 반사부 및 투과부의 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터에 의하여 별도의 경로보상층을 생략함으로써, 대조비 및 화질이 개선되는 반사투과형 액정표장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
The present invention also provides a reflective transmissive liquid crystal display device in which the contrast ratio and image quality are improved by omitting a separate path compensation layer by the first and second thin film transistors having different W / L ratios of the reflective portion and the transmissive portion, and There is another purpose in providing a manufacturing method.

상기의 목적을 달성하기 위하여, 본 발명은, 서로 마주보며 이격되고, 각각이 반사부 및 투과부로 이루어지는 화소 영역을 포함하는 제1 및 제2기판과; 상기 제1기판 내면에 형성되고, 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터와; 상기 제1기판 내면의 상기 반사부에 형성되는 반사층과; 상기 제1 및 제2박막트랜지스터에 각각 연결되는 제1 및 제2화소 전극과; 상기 제1 및 제2화소 전극에 각각 대응되어 전기장을 생성하는 제1 및 제2공통 전극과; 상기 제1 및 제2기판 사이에 형성되는 액정층을 포함하는 반사투과형 액정표시장치를 제공한다. According to an aspect of the present invention, there is provided a liquid crystal display comprising: first and second substrates spaced apart from each other and including pixel regions each comprising a reflective portion and a transmissive portion; First and second thin film transistors formed on the inner surface of the first substrate and having W / L ratios different from each other; A reflective layer formed on the reflective portion of the inner surface of the first substrate; First and second pixel electrodes connected to the first and second thin film transistors, respectively; First and second common electrodes respectively corresponding to the first and second pixel electrodes to generate an electric field; And a liquid crystal layer formed between the first and second substrates.

여기서, 상기 제1박막트랜지스터의 W/L비는 상기 제2박막트랜지스터의 W/L비 보다 작은 값일 수 있다. Here, the W / L ratio of the first thin film transistor may be a value smaller than the W / L ratio of the second thin film transistor.

그리고, 상기 반사투과형 액정표시장치는, 상기 제1기판 내면에 형성되고, 서로 평행하게 이격되는 게이트 배선과 제1 및 제2공통 배선과; 상기 게이트 배선, 상기 제1 및 제2공통 배선과 교차하여 상기 화소 영역을 정의하는 데이터 배선과; 상기 제1 및 제2박막트랜지스터 상부에 형성되는 제1 및 제2보호층과; 상기 제2기판 내면에 형성되고 상기 게이트 배선, 상기 제1 및 제2공통 배선 및 상기 데이터 배선에 대응되는 블랙매트릭스와; 상기 블랙매트릭스 하부에 형성되는 컬러필터층과; 상기 컬러필터층 하부에 형성되는 오버코트층을 더 포함할 수 있다.The transreflective liquid crystal display device includes a gate wiring, first and second common wirings formed on the inner surface of the first substrate and spaced apart from each other in parallel to each other, A data line crossing the gate wiring, the first and second common wirings and defining the pixel region; First and second protective layers formed on the first and second thin film transistors; A black matrix formed on the inner surface of the second substrate and corresponding to the gate wiring, the first and second common wirings, and the data wiring; A color filter layer formed under the black matrix; And an overcoat layer formed under the color filter layer.

또한, 상기 제1 및 제2박막트랜지스터 각각은 상기 게이트 배선 및 상기 데이터 배선에 연결되고, 상기 제1 및 제2공통 전극은 각각 상기 제1 및 제2공통 배선에 연결될 수 있다. Each of the first and second thin film transistors may be connected to the gate line and the data line, and the first and second common electrodes may be connected to the first and second common lines, respectively.

그리고, 상기 제1박막트랜지스터는, 상기 게이트 배선, 상기 게이트 배선 상부의 반도체층, 상기 데이터 배선에 연결되는 제1소스 전극, 상기 제1소스 전극과 이격되어 상기 제1화소 전극에 연결되는 제1드레인 전극을 포함하고, 상기 제2박막트랜지스터는, 상기 게이트 배선, 상기 게이트 배선 상부의 상기 반도체층, 상기 데이터 배선에 연결되는 제2소스 전극, 상기 제2소스 전극과 이격되어 상기 제2화소 전극에 연결되는 제2드레인 전극을 포함할 수 있다. The first thin film transistor includes a gate line, a semiconductor layer over the gate line, a first source electrode connected to the data line, a first source electrode spaced apart from the first source electrode and connected to the first pixel electrode, Drain electrode, and the second thin film transistor includes a gate wiring, the semiconductor layer over the gate wiring, a second source electrode connected to the data wiring, and a second source electrode spaced apart from the second source electrode, And a second drain electrode connected to the second electrode.

또한, 상기 제1 및 제2소스 전극은 일체형으로 형성될 수 있다. In addition, the first and second source electrodes may be integrally formed.

그리고, 상기 제1 및 제2공통 전극은 각각 상기 제1보호층 상부의 상기 반사부 및 상기 투과부에 판 형태로 형성되고, 상기 제1 및 제2화소전극은 각각 상기 제2보호층 상부의 상기 반사부 및 상기 투과부에 형성되고, 다수의 개구부를 포함할 수 있다. The first and second common electrodes are respectively formed in a plate shape on the reflective portion and the transmissive portion on the upper portion of the first passivation layer, A reflective portion, and the transmissive portion, and may include a plurality of openings.

또한, 상기 제1화소 전극 및 상기 제1공통 전극은 상기 제2보호층 상부의 상기 반사부에 서로 이격되어 교대로 형성되고, 상기 제2화소 전극 및 상기 제2공통 전극은 상기 제2보호층 상부의 상기 투과부에 서로 이격되어 교대로 형성될 수 있다.The first pixel electrode and the first common electrode are alternately formed on the reflective portion above the second passivation layer, and the second pixel electrode and the second common electrode are formed on the second passivation layer, And may be alternately formed on the transmissive portion of the upper portion.

한편, 본 발명은, 반사부 및 투과부로 이루어지는 화소 영역을 포함하는 제1기판 상부에 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터를 형성하는 단계와; 상기 제1기판 상부의 상기 반사부에 반사층을 형성하는 단계와; 상기 제1 및 제2박막트랜지스터에 각각 연결되는 제1 및 제2화소전극을 형성하는 단계와; 상기 제1 및 제2화소 전극에 각각 대응되어 전기장을 생성하는 제1 및 제2공통 전극을 형성하는 단계와; 상기 화소 영역을 포함하는 제2기판 상부에 컬러필터층을 형성하는 단계와; 상기 제1 및 제2기판을 합착하는 단계와; 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하는 반사투과형 액정표시장치의 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: forming first and second thin film transistors having different W / L ratios on a first substrate including a pixel region composed of a reflective portion and a transmissive portion; Forming a reflective layer on the reflective portion on the first substrate; Forming first and second pixel electrodes connected to the first and second thin film transistors, respectively; Forming first and second common electrodes corresponding to the first and second pixel electrodes to generate an electric field, respectively; Forming a color filter layer on a second substrate including the pixel region; Attaching the first and second substrates together; And forming a liquid crystal layer between the first and second substrates. The present invention also provides a method of manufacturing a reflective transmissive liquid crystal display device.

여기서, 상기 제1박막트랜지스터의 W/L비는 상기 제2박막트랜지스터의 W/L비 보다 작은 값일 수 있다.
Here, the W / L ratio of the first thin film transistor may be a value smaller than the W / L ratio of the second thin film transistor.

본 발명에 따른 반사투과형 액정표장치 및 그 제조방법에서는, 반사부 및 투과부에 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터를 각각 형성하여 데이터 전압을 공급함으로써, 제조공정을 단순화하여 생산성을 개선하고 제조비용을 절감할 수 있다. In the transflective liquid crystal display device and the method of manufacturing the same according to the present invention, first and second thin film transistors having different W / L ratios are formed in the reflective portion and the transmissive portion, respectively, and data voltages are supplied to simplify the manufacturing process Improve productivity and reduce manufacturing costs.

또한, 반사부 및 투과부의 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터에 의하여 별도의 경로보상층을 생략함으로써, 대조비 및 화질을 개선할 수 있다.
Also, by omitting the separate path compensation layer by the first and second thin film transistors having different W / L ratios of the reflective portion and the transmissive portion, the contrast ratio and image quality can be improved.

도 1은 종래의 반사투과형 액정표시장치의 단면도.
도 2는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 개략적인 회로도.
도 3은 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 평면도.
도 4는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 단면도.
도 5는 도3의 제1 및 제2박막트랜지스터를 확대 도시한 도면.
도 6은 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 게이트 전압, 데이터 전압, 제1 및 제2화소 전압의 파형을 도시한 도면.
도 7은 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 평면도.
도 8은 본 발명의 제2실시예에 따른 반사투과형 액정표시장치의 단면도.1 is a cross-sectional view of a conventional transflective liquid crystal display device.
2 is a schematic circuit diagram of a transflective liquid crystal display device according to a first embodiment of the present invention.
3 is a plan view of an array substrate for a transflective liquid crystal display device according to a first embodiment of the present invention.
4 is a cross-sectional view of a transflective liquid crystal display device according to a first embodiment of the present invention.
FIG. 5 is an enlarged view of the first and second thin film transistors of FIG. 3; FIG.
FIG. 6 is a diagram showing waveforms of a gate voltage, a data voltage, first and second pixel voltages of a transflective liquid crystal display device according to a first embodiment of the present invention; FIG.
7 is a plan view of an array substrate for a transflective liquid crystal display device according to a second embodiment of the present invention.
8 is a cross-sectional view of a transflective liquid crystal display device according to a second embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 2는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 개략적인 회로도이고, 도 3은 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 평면도이고, 도 4는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 단면도로서, 도 3의 절단선 IV-IV에 대응되는 도면이며, 도 3 및 도 4의 반사투과형 액정표시장치는 프린지 필드 스위칭(fringe field switching: FFS) 모드로 동작한다.3 is a plan view of an array substrate for a transflective type liquid crystal display device according to a first embodiment of the present invention, and FIG. 4 is a cross- 3 is a cross-sectional view of the transflective liquid crystal display device according to the first embodiment of the present invention, which corresponds to line IV-IV in FIG. 3, and the transreflective liquid crystal display device of FIGS. 3 and 4 is a fringe field switching switching: FFS) mode.

도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 반사투과형 액정표시장치(110)는, 일 방향으로 평행하게 배치되는 다수의 게이트 배선(GL1 내지 GLm)과, 다수의 게이트 배선으로부터 평행하게 이격되는 다수의 공통 배선(CL1 내지 CLm+1)과, 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 공통 배선(CL1 내지 CLm+1)과 교차하여 다수의 화소 영역(P)을 정의하는 다수의 데이터 배선(DL1 내지 DLn)을 포함한다. 2, the transflective liquid crystal display device 110 according to the first embodiment of the present invention includes a plurality of gate lines GL1 to GLm arranged in parallel in one direction, A plurality of pixel regions P are defined by intersecting a plurality of common wirings CL1 to CLm + 1 which are spaced apart in parallel and a plurality of gate wirings GL1 to GLm and a plurality of common wirings CL1 to CLm + And a plurality of data lines DL1 to DLn.

다수의 게이트 배선(GL1 내지 GLm) 및 다수의 공통 배선(CL1 내지 CLm+1)은 서로 교대로 배치되며, 1개의 게이트 배선(GL1 내지 GLm)에 2개의 공통 배선(CL1 내지 CLm+1)이 대응되는 형태로 배치된다. The plurality of gate wirings GL1 to GLm and the plurality of common wirings CL1 to CLm + 1 are alternately arranged and two common wirings CL1 to CLm + 1 are connected to one gate wiring GL1 to GLm Are arranged in a corresponding form.

각 화소 영역(P)은 반사부(REF) 및 투과부(TRA)를 포함하고, 반사부(REF)에는 제1박막트랜지스터(thin film transistor: TFT)(T1), 제1액정 커패시터(Clc1) 및 제1스토리지 커패시터(Cst1)가 형성되고, 투과부(TRA)에는 제2박막트랜지스터(T2), 제2액정 커패시터(Clc2) 및 제2스토리지 커패시터(Cst2)가 형성된다. Each pixel region P includes a reflective portion REF and a transmissive portion TRA and the reflective portion REF includes a first thin film transistor TFT T1, a first liquid crystal capacitor Clc1, A first storage capacitor Cst1 is formed and a second thin film transistor T2, a second liquid crystal capacitor Clc2 and a second storage capacitor Cst2 are formed in the transmissive portion TRA.

여기서, 제1 및 제2박막트랜지스터(T1, T2)는 서로 상이한 W/L비(width to length ratio)를 갖도록 형성되며, 예를 들어 반사부의 제1박막트랜지스터(T1)의 제1W/L비(W1/L1)가 투과부의 제2박막트랜지스터(T2)의 제2W/L비(W2/L2) 보다 작도록 형성될 수 있는데(W1/L1 < W2/L2), 이에 대해서는 후술하는 도 5에서 상세히 설명한다. Here, the first and second thin film transistors T1 and T2 are formed to have different W / L ratios. For example, the first and second thin film transistors T1 and T2 may have a first W / L ratio (W1 / L1 < W2 / L2) of the second thin film transistor T2 of the transmissive portion is smaller than the second W / L ratio W2 / L2 of the transmissive portion, Will be described in detail.

제1W/L비(W1/L1)와 제2W/L비(W2/L2)는, 제1 및 제2박막트랜지스터(T1, T2)에 의한 충전 특성(rising time), 게이트 전압(Vg)의 하이레벨 구간의 길이 및 액정층의 두께(셀갭)에 따라 결정될 수 있는데, 제1 및 제2박막트랜지스터(T1, T2)의 충전 특성(rising time)은 기생용량(parasitic capacitance) 등에 의존하고, 게이트 전압(Vg)의 하이레벨 구간의 길이는 반사투과형 액정표시장치(110)의 수직 해상도 등에 의존할 수 있다.The first W / L ratio W1 / L1 and the second W / L ratio W2 / L2 are set so that the charging time of the first and second thin film transistors T1 and T2, the rising time of the gate voltage Vg, The rising time of the first and second thin film transistors T1 and T2 depends on the parasitic capacitance or the like and the gate length of the liquid crystal layer The length of the high level section of the voltage Vg may depend on the vertical resolution of the transflective liquid crystal display device 110 or the like.

예를 들어, 시뮬레이션 결과를 참고하면, 박막트랜지스터를 통한 충전 속도는 통상 박막트랜지스터의 폭(width)에 비례하므로, 반사부의 제1박막트랜지스터(T1)의 제1폭(W1)은 투과부의 제2박막트랜지스터(T2)의 제2폭(W2)의 1/2로 설정할 수 있으며(W1:W2 = 1:2), 투과부의 제2W/L비(W2/L2)를 반사부의 제1W/L비(W1/L1)의 2배로 설정할 수 있다(W2/L2 = 2W1/L1). For example, referring to the simulation result, since the charging speed through the thin film transistor is usually proportional to the width of the thin film transistor, the first width W1 of the first thin film transistor T1 in the reflective portion is the second L ratio (W2 / L2) of the transmissive portion can be set to 1/2 of the second width W2 of the thin film transistor T2 (W1: W2 = 1: 2) (W2 / L2 = 2W1 / L1).

이때, 제1 및 제2박막트랜지스터(T1, T2)의 제1W/L비(W1/L1) 및 제2W/L비(W2/L2)은 각각 2 이상으로 설정할 수 있다.At this time, the first W / L ratio W1 / L1 and the second W / L ratio W2 / L2 of the first and second thin film transistors T1 and T2 may be set to two or more, respectively.

하나의 화소 영역(P)에 포함되는 반사부(REF) 및 투과부(TRA)는 하나의 게이트 배선(GL1 내지 GLm) 및 하나의 데이터 배선(DL1 내지 DLn)과, 하나의 게이트 배선(GL1 내지 GLm)의 상하로 배치된 2개의 공통 배선(CL1 내지 CLm+1)에 대응된다. The reflective portion REF and the transmissive portion TRA included in one pixel region P include one gate wiring GL1 to GLm and one data wiring DL1 to DLn and one gate wiring GL1 to GLm And two common wirings (CL1 to CLm + 1) arranged on the upper and lower sides of the common wirings (CL1 to CLm + 1).

예를 들어, 제1게이트 배선(GL1) 및 제1데이터 배선(DL1)에 연결되는 제1 및 제2박막트랜지스터(T1, T2)의 경우, 제1박막트랜지스터(T1)에 연결되는 제1액정 커패시터(Clc1) 및 제1스토리지 커패시터(Cst1)는 제1게이트 배선(GL1) 하부에 배치되는 제2공통 배선(CL2)에 연결되고, 제2박막트랜지스터(T2)에 연결되는 제2액정 커패시터(Clc2) 및 제2스토리지 커패시터(Cst2)는 제1게이트 배선(GL1)의 상부에 배치되는 제1공통 배선(CL1)에 연결된다.For example, in the case of the first and second thin film transistors T1 and T2 connected to the first gate line GL1 and the first data line DL1, The capacitor Clc1 and the first storage capacitor Cst1 are connected to the second common wiring CL2 disposed under the first gate wiring GL1 and connected to the second liquid crystal capacitor Cs2 connected to the second thin film transistor T2 Clc2 and the second storage capacitor Cst2 are connected to the first common wiring CL1 disposed on the top of the first gate wiring GL1.

따라서, 선택된 게이트 배선(GL1 내지 GLm)에 하이레벨의 게이트 전압(Vg)이 공급되면, 해당 게이트 배선(GL1 내지 GLm)에 연결된 제1 및 제2박막트랜지스터(T1, T2)가 턴-온(turn-on)되고, 해당 데이터 배선(DL1 내지 DLn)에 공급되는 데이터 전압(Vd)이 제1 및 제2박막트랜지스터(T1, T2)를 통하여 각각 제1 및 제2화소 전압(Vp1, Vp2)으로 제1액정 커패시터(Clc1) 및 제1스토리지 커패시터(Cst1)와 제2액정 커패시터(Clc2) 및 제2스토리지 커패시터(Cst2)에 충전된다.Accordingly, when a high-level gate voltage Vg is supplied to the selected gate lines GL1 to GLm, the first and second thin film transistors T1 and T2 connected to the gate lines GL1 to GLm are turned on and the data voltage Vd supplied to the data lines DL1 to DLn is applied to the first and second pixel voltages Vp1 and Vp2 through the first and second thin film transistors T1 and T2, The first liquid crystal capacitor Clc1 and the first storage capacitor Cst1 and the second liquid crystal capacitor Clc2 and the second storage capacitor Cst2.

이때, 제1 및 제2박막트랜지스터(T1, T2)는 서로 상이한 W/L비를 가지므로, 비록 동일한 데이터 전압(Vd)이 공급되더라도, 반사부(REF)의 제1액정 커패시터(Clc1) 및 제1스토리지 커패시터(Cst1)에 충전되는 제1화소 전압(Vp1)과 투과부(TRA)의 제2액정 커패시터(Clc2) 및 제2스토리지 커패시터(Cst2)에 충전되는 제2화소 전압(Vp2)은 서로 상이한 값이 된다. At this time, since the first and second thin film transistors T1 and T2 have different W / L ratios, even if the same data voltage Vd is supplied, the first liquid crystal capacitor Clc1 and the second liquid crystal capacitor Clc of the reflective portion REF, The first pixel voltage Vp1 charged in the first storage capacitor Cst1 and the second pixel voltage Vp2 charged in the second liquid crystal capacitor Clc2 and the second storage capacitor Cst2 of the transmissive portion TRA It becomes a different value.

따라서, 반사부(REF) 및 투과부(TRA)에서 생성되는 전기장의 세기가 달라지고, 그에 따라 생성된 전기장에 의한 액정층의 액정분자의 재배열 상태도 달라지게 된다. Therefore, the intensity of the electric field generated in the reflective portion REF and the transmissive portion TRA is changed, and the rearrangement state of the liquid crystal molecules in the liquid crystal layer due to the generated electric field also changes.

이러한 반사부(REF) 및 투과부(TRA)에서의 상이한 액정분자의 재배열 상태에 의하여, 액정층을 2회 통과하는 외부광의 광경로와 액정층을 1회 통과하는 백라이트 유닛 광의 광경로의 차이가 보상되므로, 반사투과형 액정표시장치(110)가 반사부(REF) 및 투과부(TRA)의 액정층의 두께가 동일한 싱글 셀갭(single cell gap) 구조를 갖도록 형성하여 제조공정을 단순화하고 생산성을 개선하고 제조비용을 감소하면서도 동시에 화질을 개선할 수 있다. Due to the rearrangement of different liquid crystal molecules in the reflective portion REF and the transmissive portion TRA, the difference between the optical path of the external light that passes through the liquid crystal layer twice and the optical path of the backlight unit light that passes once through the liquid crystal layer The reflective transmissive liquid crystal display device 110 is formed to have a single cell gap structure having the same thickness of the liquid crystal layers of the reflective portion REF and the transmissive portion TRA to simplify the manufacturing process and improve the productivity The image quality can be improved while reducing the manufacturing cost.

이러한 반사투과형 액정표시장치(110)의 구성의 일 예를 도면을 참조하여 설명한다.An example of the structure of the transflective liquid crystal display device 110 will be described with reference to the drawings.

도 3 및 도 4에 도시한 바와 같이, 본 발명의 제1실시예에 따른 반사투과형 액정표시장치(110)는, 서로 마주보며 이격되는 제1 및 제2기판(120, 170)과, 제1 및 제2기판(120, 170) 사이에 형성되는 액정층(190)을 포함하고, 제1 및 제2기판(120, 170)은 반사부(REF) 및 투과부(TRA)로 구성되는 화소 영역(P)을 포함한다. 3 and 4, the transflective liquid crystal display device 110 according to the first embodiment of the present invention includes first and second substrates 120 and 170 that are spaced apart from each other, And a liquid crystal layer 190 formed between the first and second substrates 120 and 170. The first and second substrates 120 and 170 are formed of a reflective region REF and a transmissive region TRA, P).

제1기판(120) 상부(내면)의 반사부(REF)에는 제1박막트랜지스터(thin film transistor: TFT)(T1)와, 제1박막트랜지스터(T1)에 연결되는 제1화소 전극(155)과, 제1화소 전극(155)에 대응되는 제1공통 전극(147)이 형성된다.A first thin film transistor (TFT) T 1 and a first pixel electrode 155 connected to the first thin film transistor T 1 are formed in the reflective portion REF of the upper portion (inner surface) of the first substrate 120. And the first common electrode 147 corresponding to the first pixel electrode 155 are formed.

그리고, 제1기판(120) 상부(내면)의 투과부(TRA)에는 제2박막트랜지스터(T2)와, 제2박막트랜지스터(T2)에 연결되는 제2화소 전극(156)과, 제2화소 전극(156)에 대응되는 제2공통 전극(148)이 형성된다.A second thin film transistor T2, a second pixel electrode 156 connected to the second thin film transistor T2, and a second thin film transistor T2 connected to the transmissive portion TRA of the first substrate 120 A second common electrode 148 corresponding to the second common electrode 156 is formed.

도시하지는 않았지만, 제1기판(120) 하부에는 백라이트 유닛(backlight unit)이 배치된다. Although not shown, a backlight unit is disposed under the first substrate 120.

구체적으로, 제1기판(120) 상부에는 일 방향에 평행한 게이트 배선(130)과, 게이트 배선(130)에 평행하게 이격되는 제1 및 제2공통 배선(131, 132)이 형성되고, 게이트 배선(130)과 제1 및 제2공통 배선(131, 132) 상부에는 게이트 절연층(136)이 형성된다.Specifically, a gate wiring 130 parallel to one direction and first and second common wirings 131 and 132 spaced parallel to the gate wiring 130 are formed on the first substrate 120, A gate insulating layer 136 is formed on the wiring 130 and the first and second common wirings 131 and 132.

여기서, 게이트 배선(130)은 제1 및 제2박막트랜지스터(T1, T2) 각각의 게이트 전극 역할을 한다. Here, the gate wiring 130 serves as a gate electrode of each of the first and second thin film transistors T1 and T2.

게이트 배선(130)에 대응되는 게이트 절연층(136) 상부에는 반도체층(138)이 형성되고, 반도체층(138) 상부에는 서로 이격되는 제1소스 전극(141) 및 제1드레인 전극(143)과, 제2소스 전극(142) 및 제2드레인 전극(144)이 형성된다. A semiconductor layer 138 is formed on the gate insulating layer 136 corresponding to the gate wiring 130 and a first source electrode 141 and a first drain electrode 143 are formed on the semiconductor layer 138, A second source electrode 142 and a second drain electrode 144 are formed.

도시하지는 않았지만, 반도체층(138)은 순수 실리콘(intrinsic silicon)으로 이루어지는 활성층과 불순물 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층을 포함할 수 있다.Although not shown, the semiconductor layer 138 may include an active layer made of intrinsic silicon and an ohmic contact layer made of impurity-doped silicon.

또한, 게이트 절연층(136) 상부에는 게이트 배선(130)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(140)이 형성되고, 제1 및 제2소스 전극(141, 142)은 데이터 배선(140)에 연결되는데, 도 3에서는 일체형으로 형성된 제1 및 제2소스 전극(141, 142)을 예로 들었으나, 다른 실시예에서는 제1 및 제2소스 전극(141, 142)이 별도의 패턴으로 형성되어 데이터 배선(140)에 연결될 수 있다.A data line 140 defining a pixel region P is formed on the gate insulating layer 136 so as to intersect the gate line 130. The first and second source electrodes 141 and 142 are connected to the data line 3, the first and second source electrodes 141 and 142 are formed as an integral body. However, in another embodiment, the first and second source electrodes 141 and 142 may be formed in separate patterns And may be connected to the data line 140.

여기서, 게이트 배선(130), 반도체층(138), 제1소스 전극(141) 및 제1드레인 전극(143)은 제1박막트랜지스터(T1)를 구성하고, 게이트 배선(130), 반도체층(138), 제2소스 전극(142) 및 제2드레인 전극(144)은 제2박막트랜지스터(T2)를 구성하는데, 제1 및 제2박막트랜지스터(T1, T2)는 서로 상이한 W/L비(width to length ratio)를 갖도록 형성된다. Here, the gate wiring 130, the semiconductor layer 138, the first source electrode 141, and the first drain electrode 143 constitute the first thin film transistor T1, and the gate wiring 130, the semiconductor layer The second source electrode 142 and the second drain electrode 144 constitute the second thin film transistor T2 and the first and second thin film transistors T1 and T2 have different W / width to length ratio.

제1 및 제2박막트랜지스터(T1, T2) 상부에는 제1보호층(146)이 형성되는데, 반사부(REF)의 제1보호층(146)의 상부표면에는 요철패턴이 형성되고, 투과부(TRA)의 제1보호층(146)의 상부표면은 평탄하게 형성된다. A first protective layer 146 is formed on the first and second thin film transistors T1 and T2. An irregular pattern is formed on the upper surface of the first protective layer 146 of the reflective portion REF. The upper surface of the first passivation layer 146 of the first passivation layer TRA is formed flat.

제1보호층(146)은 벤조사이클로부텐(benzocyclobutene: BCB) 또는 아크릴수지(acrylic resin)과 같은 감광성 유기절연물질을 이용하여 형성될 수 있으며, 반사부(REF)의 요철패턴 형성은 투과영역, 차단영역, 반투과영역을 포함하는 마스크를 이용하여 노광, 현상한 후 열처리를 통하여 형성할 수 있다.The first protective layer 146 may be formed using a photosensitive organic insulating material such as benzocyclobutene (BCB) or acrylic resin, and the concavo-convex pattern formation of the reflective portion REF may be performed in a transmissive region, Exposure, development, and heat treatment using a mask including a mask, a blocking region, and a transflective region.

그리고, 다른 실시예에서는, 유기 절연물질의 제1보호층(146)에 의하여 하부의 제1 및 제2박막트랜지스터(T1, T2)의 특성이 저하되는 것을 방지하기 위하여 제1 및 제2박막트랜지스터(T1, T2)와 제1보호층(146) 사이에 무기 절연물질층을 추가로 형성할 수 있다. In another embodiment, in order to prevent the characteristics of the first and second thin film transistors T1 and T2 from being lowered by the first protective layer 146 of the organic insulating material, the first and second thin film transistors An inorganic insulating material layer may be additionally formed between the first and second protective layers T 1 and T 2 and the first protective layer 146.

제1보호층(146) 상부의 반사부(REF)에는 제1공통 전극(147)이 형성되고, 제1보호층(146) 상부의 투과부(TRA)에는 제2공통 전극(148)이 형성된다. A first common electrode 147 is formed on the reflective portion REF on the first protective layer 146 and a second common electrode 148 is formed on the transmissive portion TRA on the first protective layer 146 .

게이트 절연층(136) 및 제1보호층(146)에는 제1 및 제2공통 배선(131, 132)을 각각 노출하는 제1 및 제2공통 콘택홀(163, 164)이 형성되고, 제1공통 전극(147)은 제1공통 콘택홀(163)을 통하여 제1공통 배선(131)에 연결되고, 제2공통 전극(148)은 제2공통 콘택홀(164)을 통하여 제2공통 배선(132)에 연결된다. First and second common contact holes 163 and 164 are formed in the gate insulating layer 136 and the first protective layer 146 to expose the first and second common wirings 131 and 132, The common electrode 147 is connected to the first common wiring 131 through the first common contact hole 163 and the second common electrode 148 is connected to the second common wiring 164 through the second common contact hole 164 132, respectively.

그리고, 반사부(REF)의 제1공통 전극(147) 상부에는 반사층(150)이 형성되는데, 반사부(REF)의 제1공통 전극(147) 및 반사층(150)은 제1보호층(146)의 요철패턴을 따라 굴곡을 갖도록 형성된다. A reflective layer 150 is formed on the first common electrode 147 of the reflective portion REF and the first common electrode 147 and the reflective layer 150 of the reflective portion REF are formed on the first passivation layer 146 As shown in Fig.

제1 및 제2공통 전극(147, 148)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어지고, 반사층(150)은 상대적으로 반사율이 높은 금속물질로 이루어질 수 있다.The first and second common electrodes 147 and 148 are made of a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) And the reflective layer 150 may be made of a metal material having a relatively high reflectivity.

그리고, 제1 및 제2공통 전극(147, 148)은 판(plate) 형태를 가지며 화소 영역(P) 전체에 형성될 수 있다. The first and second common electrodes 147 and 148 may have a plate shape and may be formed over the entire pixel region P. [

반사층(150)을 굴곡지게 형성하는 이유는, 외부광이 굴곡진 반사층(150)에 의하여 난반사 되도록 함으로써, 평탄한 반사층(150)에 의하여 반사될 경우 발생하는 경면 반사와 같은 불량을 방지하기 위함이다. The reason why the reflective layer 150 is formed to be bent is to prevent irregularities such as mirror-surface reflection caused when the external light is reflected by the flat reflective layer 150 by causing the external light to be irregularly reflected by the curved reflective layer 150.

반사층(150) 및 제2공통 전극(148) 상부에는 제2보호층(152)이 형성되고, 제2보호층(152) 상부의 반사부(REF)에는 제1화소 전극(155)이 형성되고, 제2보호층(152) 상부의 투과부(TRA)에는 제2화소 전극(156)이 형성된다. A second passivation layer 152 is formed on the reflective layer 150 and the second common electrode 148 and a first pixel electrode 155 is formed on the reflective portion REF on the second passivation layer 152 And the second pixel electrode 156 is formed on the transmissive portion TRA on the second passivation layer 152. [

제2보호층(152)은 벤조사이클로부텐(benzocyclobutene: BCB) 또는 아크릴수지(acrylic resin)과 같은 유기 절연물질, 또는 질화실리콘(silicon nitride: SiNx) 또는 산화실리콘(silicon oxide: SiO2)과 같은 무기 절연물질로 이루어질 수 있으며, 제1 및 제2화소 전극(155, 156)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어질 수 있다. The second protective layer 152 is benzocyclobutene (benzocyclobutene: BCB) or acrylic resin organic insulating material such as (acrylic resin), or silicon nitride, such as:: (SiO 2 silicon oxide) (silicon nitride SiNx) or silicon oxide And the first and second pixel electrodes 155 and 156 may be formed of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) And the like.

제2보호층(152), 반사층(150), 제1공통 전극(147) 및 제1보호층(146)에는 제1드레인 전극(143)을 노출하는 제1드레인 콘택홀(153)이 형성되고, 제2보호층(152), 제2공통 전극(148) 및 제1보호층(146)에는 제2드레인 전극(144)을 노출하는 제2드레인 콘택홀(154)이 형성되며, 제1화소 전극(155)은 제1드레인 콘택홀(153)을 통하여 제1드레인 전극(143)에 연결되고, 제2화소 전극(156)은 제2드레인 콘택홀(154)을 통하여 제2드레인 전극(144)에 연결된다. A first drain contact hole 153 exposing the first drain electrode 143 is formed in the second passivation layer 152, the reflective layer 150, the first common electrode 147, and the first passivation layer 146 A second drain contact hole 154 exposing the second drain electrode 144 is formed in the first passivation layer 152, the second common electrode 148 and the first passivation layer 146, The electrode 155 is connected to the first drain electrode 143 through the first drain contact hole 153 and the second pixel electrode 156 is connected to the second drain electrode 144 .

그리고, 제1 및 제2화소 전극(155, 156) 각각에는 제2보호층(152)을 노출하는 다수의 개구부(160)가 형성된다. A plurality of openings 160 are formed in the first and second pixel electrodes 155 and 156 to expose the second passivation layer 152.

한편, 제2기판(170) 하부(내면)에는 제1기판(120)의 게이트 배선(130), 제1 및 제2공통 배선(131, 132) 및 데이터 배선(140)에 대응되는 블랙매트릭스(172)가 형성되고, 블랙매트릭스(172) 및 제2기판(170) 하부에는 적, 녹, 청(R, G, B) 컬러필터를 포함하는 컬러필터층(174)이 형성되며, 컬러필터층(174) 하부에는 오버코트(overcoat)층(176)이 형성된다. A black matrix (not shown) corresponding to the gate wiring 130 of the first substrate 120, the first and second common wirings 131 and 132, and the data wiring 140 is formed on the lower surface (inner surface) of the second substrate 170 A color filter layer 174 including red, green, and blue (R, G, B) color filters is formed under the black matrix 172 and the second substrate 170. The color filter layer 174 An overcoat layer 176 is formed.

그리고, 제1기판(120)의 제1 및 제2화소 전극(155, 156)과 제2기판(170)의 오버코트층(176) 사이에는 액정층(190)이 형성되는데, 종래에서와 같은 경로보상층(도 1의 80)을 형성하지 않으므로 액정층(190)은 반사부(REF) 및 투과부(TRA)에서 동일한 두께로 형성되어 싱글 셀갭(single cell gap) 구조의 액정층(190)이 형성된다. A liquid crystal layer 190 is formed between the first and second pixel electrodes 155 and 156 of the first substrate 120 and the overcoat layer 176 of the second substrate 170, Since the compensating layer 80 is not formed, the liquid crystal layer 190 is formed to have the same thickness at the reflective portion REF and the transmissive portion TRA to form the liquid crystal layer 190 having a single cell gap structure do.

도시하지는 않았지만, 제1기판(120) 하부(외면)에는 제1편광층이 형성되고 제2기판(170) 상부(외면)에는 제2편광층이 형성되며, 다른 실시예에서는 제1기판(120)과 제1편광층 사이에 반파장 플레이트(half wave plate: HWP)인 제1보상층이 형성되고 제2기판(170)과 제2편광층 사이에 반파장 플레이트인 제2보상층이 형성될 수 있는데, 제1 및 제2보상층은 적, 녹, 청색 광의 편차, 즉 파장에 따른 편차를 보상하기 위하여 사용될 수 있다. Although not shown, a first polarizing layer is formed on the lower surface (outer surface) of the first substrate 120 and a second polarizing layer is formed on the upper surface (outer surface) of the second substrate 170. In another embodiment, A first compensation layer, which is a half wave plate (HWP), is formed between the second substrate 170 and the first polarizing layer, and a second compensation layer, which is a half-wave plate, is formed between the second substrate 170 and the second polarizing layer Wherein the first and second compensation layers can be used to compensate for deviations of red, green and blue light, that is, variations due to wavelengths.

이러한 반사투과형 액정표시장치(110)는, 제1기판(120) 상부에 제1 및 제2박막트랜지스터(T1, T2), 제1 및 제2공통 전극(147, 148), 반사층(150), 제1 및 제2화소 전극(155, 156)을 형성하고, 제2기판(170) 상부에 블랙매트릭스(172), 컬러필터층(174) 및 오버코트층(176)을 형성한 후, 제1 및 제2화소 전극(155, 156)과 오버코트층(176)이 서로 마주보도록 제1 및 제2기판(120, 170)을 합착하고, 제1 및 제2기판(120, 170) 사이에 액정층(190)을 형성함으로써 완성할 수 있다.
The reflective transmissive liquid crystal display device 110 includes first and second thin film transistors T1 and T2, first and second common electrodes 147 and 148, a reflective layer 150, After forming the first and second pixel electrodes 155 and 156 and forming the black matrix 172, the color filter layer 174 and the overcoat layer 176 on the second substrate 170, The first and second substrates 120 and 170 are attached to each other so that the two pixel electrodes 155 and 156 and the overcoat layer 176 face each other and the liquid crystal layer 190 ) Can be formed.

이와 같은 반사투과형 액정표시장치(110)에서, 게이트 배선(130)에 하이레벨의 게이트 전압(Vg)이 공급되면, 동일한 게이트 배선(130)에 연결된 제1 및 제2박막트랜지스터(T1, T2)가 턴-온(turn-on)되고, 데이터 배선(140)에 공급되는 데이터 전압(Vd)이 제1 및 제2박막트랜지스터(T1, T2)를 통하여 제1 및 제2화소 전극(155, 156)에 전달된다.In the reflective transmissive liquid crystal display device 110, when a gate voltage Vg of a high level is supplied to the gate line 130, the first and second thin film transistors T1 and T2, which are connected to the same gate line 130, The data voltage Vd supplied to the data line 140 is applied to the first and second pixel electrodes 155 and 156 through the first and second thin film transistors T1 and T2, .

이때, 제1 및 제2박막트랜지스터(T1, T2)는 서로 상이한 W/L비를 가지므로, 데이터 전압(Vd)이 제1 및 제2화소 전극(155, 156)에 충전되는 속도가 상이하며, 그 결과 게이트 전압(Vg)의 하이레벨이 종료되는 시점의 제1 및 제2화소 전극(155, 156)의 전압도 제1 및 제2화소 전압(Vp1, Vp2)으로 서로 상이하게 된다. (Vp1 ≠ Vp2)At this time, since the first and second thin film transistors T1 and T2 have W / L ratios different from each other, the data voltage Vd is charged to the first and second pixel electrodes 155 and 156 at different speeds As a result, the voltages of the first and second pixel electrodes 155 and 156 at the time when the high level of the gate voltage Vg ends are also different from each other at the first and second pixel voltages Vp1 and Vp2. (Vp1? Vp2)

즉, 박막트랜지스터의 W/L비가 클수록 충전 속도가 빠르며, 그에 따라 더 큰 화소 전압을 얻을 수 있다.That is, the larger the W / L ratio of the thin film transistor, the faster the charging speed, and accordingly, the larger the pixel voltage can be obtained.

예를 들어, 반사부(REF)의 제1박막트랜지스터(T1)의 제1W/L비(W1/L1)는 투과부(TRA)의 제2박막트랜지스터(T2)의 제2W/L비(W2/L2) 보다 작도록 형성될 수 있으며, 그 경우 제1박막트랜지스터(T1)를 통한 충전 속도는 제2박막트랜지스터(T2)를 통한 충전 속도 보다 작을 수 있으며, 그 결과 반사부(REF)의 제1화소 전극(155)의 제1화소 전압(Vp1)은 투과부(TRA)의 제2화소 전극(156)의 제2화소 전압(Vp2) 보다 작을 수 있다. For example, the first W / L ratio W1 / L1 of the first thin film transistor T1 of the reflective portion REF is greater than the second W / L ratio W2 / L of the second thin film transistor T2 of the transmissive portion TRA. L2, the charge rate through the first thin film transistor T1 may be smaller than the charge rate through the second thin film transistor T2, and as a result, The first pixel voltage Vp1 of the pixel electrode 155 may be smaller than the second pixel voltage Vp2 of the second pixel electrode 156 of the transmissive portion TRA.

따라서, 제1화소 전극(155)과 제1공통 전극(147) 사이에는 개구부(160)를 통과하는 제1전기장이 생성되고, 제2화소 전극(156)과 제2공통 전극(148) 사이에는 개구부(160)를 통과하는 제2전기장이 생성되며, 제1 및 제2전기장은 서로 상이한 세기를 가질 수 있다. Accordingly, a first electric field passing through the opening 160 is generated between the first pixel electrode 155 and the first common electrode 147, and between the second pixel electrode 156 and the second common electrode 148, A second electric field is created that passes through the opening 160, and the first and second electric fields may have different intensities.

그리고, 생성된 제1 및 제2전기장에 의하여 액정층(190)의 반사부(REF) 및 투과부(TRA)의 액정분자가 각각 재배열되어 영상을 표시하는데, 제1 및 제2전기장의 세기가 상이하므로, 반사부(REF)의 액정분자의 재배열 상태와 투과부(TRA)의 액정분자의 재배열 상태는 서로 상이하게 된다.The liquid crystal molecules of the reflective portion REF and the transmissive portion TRA of the liquid crystal layer 190 are respectively rearranged by the generated first and second electric fields to display an image. The intensity of the first and second electric fields is The rearranged state of the liquid crystal molecules of the reflective portion REF and the rearranged state of the liquid crystal molecules of the transmissive portion TRA are different from each other.

비록 제2기판(170) 상부로부터 반사부(REF)로 입사되어 액정층(190)을 2회 통과한 후 출사되는 외부광의 광경로와 제1기판(120)의 하부로부터 투과부(TRA)로 입사되어 액정층(190)을 1회 통과하여 출사되는 백라이트 유닛 광의 광경로가 상이하지만, 제1전기장에 의한 반사부(REF)의 액정분자의 재배열 상태와 제2전기장에 의한 투과부(TRA)의 액정분자의 재배열 상태가 서로 상이하므로, 외부광과 백라이트 유닛 광의 광경로 차이가 보상된다. Although the second substrate 170 is incident on the reflective portion REF from the top of the second substrate 170 to pass through the liquid crystal layer 190 twice and then enters the transmissive portion TRA from the bottom of the first substrate 120, The rearrangement state of the liquid crystal molecules of the reflection portion REF by the first electric field and the rearrangement state of the transmissive portion TRA by the second electric field are different from each other, Since the rearrangement states of the liquid crystal molecules are different from each other, the difference in optical path between the external light and the backlight unit light is compensated.

따라서, 반사투과형 액정표시장치(110)가 반사부(REF) 및 투과부(TRA)의 액정층(190)의 두께가 동일한 싱글 셀갭(single cell gap) 구조를 갖도록 형성할 수 있으며, 그 결과 제조공정이 단순화되고 생산성이 개선되고 제조비용이 감소되면서도 동시에 화질이 개선된다.
Accordingly, the transflective liquid crystal display device 110 can be formed to have a single cell gap structure in which the thicknesses of the liquid crystal layer 190 of the reflective portion REF and the transmissive portion TRA are the same, Is improved, productivity is improved, manufacturing cost is reduced, and image quality is improved at the same time.

이러한 반사투과형 액정표시장치(110)의 제1 및 제2박막트랜지스터(T1, T2)의 구성과 그에 따른 제1 및 제2화소 전압(Vp1, Vp2)을 도면을 참조하여 설명한다.The structure of the first and second thin film transistors T1 and T2 of the transflective liquid crystal display device 110 and the first and second pixel voltages Vp1 and Vp2 according to the structure will be described with reference to the drawings.

도 5는 도3의 제1 및 제2박막트랜지스터를 확대 도시한 도면이고, 도 6은 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 게이트 전압, 데이터 전압, 제1 및 제2화소 전압의 파형을 도시한 도면이다. FIG. 5 is an enlarged view of the first and second thin film transistors of FIG. 3, and FIG. 6 is a cross-sectional view of a transmissive liquid crystal display device according to the first embodiment of the present invention, Voltage waveforms.

도 5에 도시한 바와 같이, 제1박막트랜지스터(T1)는 게이트 배선(130), 반도체층(138), 제1소스 전극(141) 및 제1드레인 전극(143)으로 구성되고, 제2박막트랜지스터(T2)는 게이트 배선(130), 반도체층(138), 제2소스 전극(142) 및 제2드레인 전극(144)으로 구성된다. 5, the first thin film transistor T1 includes the gate wiring 130, the semiconductor layer 138, the first source electrode 141, and the first drain electrode 143, The transistor T2 is composed of the gate wiring 130, the semiconductor layer 138, the second source electrode 142, and the second drain electrode 144.

여기서, 게이트 배선(130)은 제1 및 제2박막트랜지스터(T1, T2) 각각의 게이트 전극으로 사용되고, 제1 및 제2소스 전극(141, 142)은 일체형으로 형성된다.Here, the gate wiring 130 is used as a gate electrode of each of the first and second thin film transistors T1 and T2, and the first and second source electrodes 141 and 142 are integrally formed.

제1박막트랜지스터(T1)는 제1폭(W1) 및 제1길이(L1)를 갖는 제1채널(CH1)을 포함하고, 제2박막트랜지스터(T2)는 제2폭(W2) 및 제1길이(L2)를 갖는 제2채널(CH2)을 포함한다. The first thin film transistor T1 includes a first channel CH1 having a first width W1 and a first length L1 and the second thin film transistor T2 includes a second width W2 and a first And a second channel CH2 having a length L2.

여기서, 제1 및 제2채널(CH1, CH2)은 각각 제1 및 제2W/L비(W1/L1, W2/L2)를 갖는 것으로 표현할 수 있으며, 제1 및 제2W/L비(W1/L1, W2/L2)가 서로 상이한 값이 되도록 제1 및 제2박막트랜지스터(T1, T2)의 제1소스 전극(141), 제1드레인 전극(143), 제2소스 전극(142) 및 제2드레인 전극(144)을 형성한다.The first and second channels CH1 and CH2 may be expressed as having first and second W / L ratios W1 / L1 and W2 / L2, respectively. The first and second W / L ratios W1 / The first source electrode 141, the first drain electrode 143, the second source electrode 142, and the second source electrode 142 of the first and second thin film transistors T1 and T2 are set to have different values from each other, Two drain electrodes 144 are formed.

도 5의 제1 및 제2박막트랜지스터(T1, T2)의 형태는 일 예이며, 다른 실시예에서는 다른 형태로 서로 상이한 제1 및 제2W/L비(W1/L1, W2/L2)를 갖는 제1 및 제2박막트랜지스터(T1, T2)를 구성할 수 있다. The shapes of the first and second thin film transistors T1 and T2 in FIG. 5 are merely examples, and in another embodiment, the first and second thin film transistors T1 and T2 have different first and second W / L ratios W1 / L1 and W2 / The first and second thin film transistors T1 and T2 can be formed.

이러한 제1 및 제2박막트랜지스터(T1, T2)를 통한 제1 및 제2화소 전극(도 3의 155, 156)의 충전 상태를 도시한 도 6을 참조하면, 게이트 배선(130)에 하이레벨의 게이트 전압(Vg)이 공급되는 동안, 제1 및 제2박막트랜지스터(T1, T2)는 턴-온 되고, 데이터 배선(도 3의 140)에 공급되는 데이터 전압(Vd)은 제1 및 제2박막트랜지스터(T1, T2)를 통하여 각각 제1 및 제2화소 전극(155, 156)에 인가된다. 6 showing the charging state of the first and second pixel electrodes (155 and 156 in FIG. 3) through the first and second thin film transistors T1 and T2, The first and second thin film transistors T1 and T2 are turned on while the gate voltage Vg of the first and second thin film transistors T1 and T2 is supplied and the data voltage Vd supplied to the data line 140 2 thin film transistors T1 and T2 to the first and second pixel electrodes 155 and 156, respectively.

이때, 제1 및 제2박막트랜지스터(T1, T2)의 제1 및 제2W/L비(W1/L1, W2/L2)가 상이하므로 제1 및 제2화소 전극(155, 156)로의 데이터 전압(Vd)의 충전 속도는 서로 상이하다. Since the first and second W / L ratios W1 / L1 and W2 / L2 of the first and second thin film transistors T1 and T2 are different from each other, (Vd) are different from each other.

예를 들어, 제1박막트랜지스터(T1)의 제1W/L비(W1/L1)가 5/30(~ 0.17)이고, 제2박막트랜지스터(T2)의 제2W/L비(W2/L2)가 30/5(~ 6)인 경우, 제1화소 전극(155)의 충전 속도는 제2화소 전극(156)의 충전 속도보다 느리게 되므로, 결국 게이트 전압(Vg)의 하이레벨이 종료되는 시점의 반사부(REF)의 제1화소 전극(155)의 전압은 제1화소 전압(Vp1)이 되고 투과부(TRA)의 제2화소 전극(156)의 전압은 제1화소 전압(Vp1) 보다 큰 제2화소 전압(Vp2)이 된다. (Vp1 < Vp2)For example, when the first W / L ratio W1 / L1 of the first thin film transistor T1 is 5/30 (~0.17) and the second W / L ratio W2 / L2 of the second thin film transistor T2 is T2 / The charging speed of the first pixel electrode 155 becomes slower than the charging speed of the second pixel electrode 156. As a result, when the high level of the gate voltage Vg is terminated The voltage of the first pixel electrode 155 of the reflective portion REF becomes the first pixel voltage Vp1 and the voltage of the second pixel electrode 156 of the transmissive portion TRA becomes the voltage of the first pixel electrode Vp1 Pixel voltage Vp2. (Vp1 < Vp2)

따라서, 하나의 게이트 전압(Vg) 및 하나의 데이터 전압(Vd)이 공급되는 화소 영역(P)의 반사부(REF) 및 투과부(TRA)의 전기장의 세기가 상이하게 되고, 그에 따라 액정층(190)의 액정분자의 재배열 상태가 상이하게 되어 외부광과 백라이트 유닛 광의 광경로 차이가 보상된다.Therefore, the intensities of the electric fields of the transmissive portion TRA and the reflective portion REF of the pixel region P to which one gate voltage Vg and one data voltage Vd are supplied are different from each other, 190 are different in the rearrangement state of the liquid crystal molecules of the backlight unit 190, thereby compensating for the difference in optical path between the external light and the backlight unit light.

그러므로, 반사투과형 액정표시장치(110)가 반사부(REF) 및 투과부(TRA)의 액정층(190)의 두께가 동일한 싱글 셀갭(single cell gap) 구조를 갖도록 형성할 수 있으며, 그 결과 제조공정을 단순화하고 생산성을 개선하고 제조비용을 감소하면서도 동시에 화질을 개선할 수 있다.
Therefore, the transflective liquid crystal display device 110 can be formed to have a single cell gap structure in which the thicknesses of the liquid crystal layer 190 of the reflective portion REF and the transmissive portion TRA have the same single cell gap, Simplify the manufacturing process, improve the productivity, reduce the manufacturing cost, and improve the image quality at the same time.

한편, 다른 실시예에서는 반사투과형 액정표시장치를 인-플레인 스위칭(in-plane switching: IPS) 모드로 동작하도록 할 수도 있는데, 이를 도면을 참조하여 설명한다. Meanwhile, in another embodiment, the reflective transmissive liquid crystal display device may be operated in an in-plane switching (IPS) mode, which will be described with reference to the drawings.

도 7은 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 평면도이고, 도 8은 본 발명의 제2실시예에 따른 반사투과형 액정표시장치의 단면도로서, 도 7의 절단선 VIII-VIII에 대응되는 도면이며, 도 7 및 도 8의 반사투과형 액정표시장치는 인-플레인 스위칭(in-plane switching: IPS) 모드로 동작한다. 7 is a plan view of an array substrate for a transflective type liquid crystal display device according to a second embodiment of the present invention, and FIG. 8 is a cross-sectional view of a transflective type liquid crystal display device according to a second embodiment of the present invention, VIII-VIII. The reflective transmissive liquid crystal display devices of FIGS. 7 and 8 operate in an in-plane switching (IPS) mode.

도 7 및 도 8에 도시한 바와 같이, 본 발명의 제2실시예에 따른 반사투과형 액정표시장치(210)는, 서로 마주보는 제1 및 제2기판(220, 270)과, 제1 및 제2기판(220, 270) 사이에 형성되는 액정층(290)을 포함하고, 제1 및 제2기판(220, 270)은 반사부(REF) 및 투과부(TRA)로 구성되는 화소 영역(P)을 포함한다. 7 and 8, the reflective transmissive liquid crystal display device 210 according to the second embodiment of the present invention includes first and second substrates 220 and 270 facing each other, And a liquid crystal layer 290 formed between the first and second substrates 220 and 270. The first and second substrates 220 and 270 include a pixel region P composed of a reflective portion REF and a transmissive portion TRA. .

제1기판(220) 상부(내면)의 반사부(REF)에는 제1박막트랜지스터(T1)와, 제1박막트랜지스터(T1)에 연결되는 제1화소전극(255)과, 제1화소전극(255)에 대응되는 제1공통전극(257)이 형성된다.A first pixel electrode 255 connected to the first thin film transistor T 1 and a first pixel electrode 255 connected to the first thin film transistor T 1 are formed in the reflective portion REF of the upper portion (inner surface) The first common electrode 257 corresponding to the first common electrode 257 is formed.

그리고, 제1기판(220) 상부(내면)의 투과부(TRA)에는 제2박막트랜지스터(T2)와, 제2박막트랜지스터(T2)에 연결되는 제2화소전극(256)과, 제2화소전극(256)에 대응되는 제2공통전극(258)이 형성된다.A second thin film transistor T2, a second pixel electrode 256 connected to the second thin film transistor T2, and a second thin film transistor M2 connected to the transmissive portion TRA of the upper portion (inner surface) A second common electrode 258 corresponding to the second common electrode 256 is formed.

도시하지는 않았지만, 제1기판(220)의 제1편광층(282) 하부에는 백라이트 유닛(backlight unit)이 배치된다. Although not shown, a backlight unit is disposed under the first polarizing layer 282 of the first substrate 220.

구체적으로, 제1기판(220) 상부에는 일 방향에 평행한 게이트 배선(230), 상기 게이트 배선(230)에 평행하게 이격되는 제1 및 제2공통 배선(231, 232)이 형성되고, 게이트 배선(230)과 제1 및 제2공통 배선(231, 232) 상부에는 게이트 절연층(236)이 형성된다.More specifically, first and second common wirings 231 and 232 are formed on the first substrate 220 in parallel to the gate wirings 230 and parallel to the first direction, A gate insulating layer 236 is formed on the wiring 230 and the first and second common wirings 231 and 232.

여기서, 게이트 배선(230)은 제1 및 제2박막트랜지스터(T1, T2) 각각의 게이트 전극 역할을 한다. Here, the gate wiring 230 serves as a gate electrode of each of the first and second thin film transistors T1 and T2.

게이트 배선(234)에 대응되는 게이트 절연층(236) 상부에는 반도체층(238)이 형성되고, 반도체층(238) 상부에는 서로 이격되는 제1소스 전극(241) 및 제1드레인 전극(243)과, 제2소스 전극(242) 및 제2드레인 전극(244)이 형성된다. A semiconductor layer 238 is formed on the gate insulating layer 236 corresponding to the gate wiring 234 and a first source electrode 241 and a first drain electrode 243 are formed on the semiconductor layer 238, A second source electrode 242 and a second drain electrode 244 are formed.

도시하지는 않았지만, 반도체층(238)은 순수 실리콘(intrinsic silicon)으로 이루어지는 활성층과 불순물 실리콘(impurity-doped silicon)으로 이루어지는 오믹 콘택층을 포함할 수 있다.Although not shown, the semiconductor layer 238 may include an active layer made of intrinsic silicon and an ohmic contact layer made of impurity-doped silicon.

또한, 게이트 절연층(236) 상부에는 게이트 배선(230)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(240)이 형성되고, 제1 및 제2소스 전극(241, 242)은 데이터 배선(240)에 연결되는데, 도 7에서는 일체형으로 형성된 제1 및 제2소스 전극(241, 242)을 예로 들었으나, 다른 실시예에서는 제1 및 제2소스 전극(241, 242)이 별도의 패턴으로 형성되어 데이터 배선(240)에 연결될 수 있다.A data line 240 is formed on the gate insulating layer 236 and intersects the gate line 230 to define the pixel region P. The first and second source electrodes 241 and 242 are connected to the data line The first and second source electrodes 241 and 242 are integrally formed in FIG. 7. However, in another embodiment, the first and second source electrodes 241 and 242 may be formed in a separate pattern And may be connected to the data line 240.

여기서, 게이트 배선(230), 반도체층(238), 제1소스 전극(241) 및 제1드레인 전극(243)은 제1박막트랜지스터(T1)를 구성하고, 게이트 배선(230), 반도체층(238), 제2소스 전극(242) 및 제2드레인 전극(244)은 제2박막트랜지스터(T2)를 구성하는데, 제1 및 제2박막트랜지스터(T1, T2)는 서로 상이한 W/L비(width to length ratio)를 갖도록 형성된다. Here, the gate wiring 230, the semiconductor layer 238, the first source electrode 241, and the first drain electrode 243 constitute the first thin film transistor T1, and the gate wiring 230, the semiconductor layer The second source electrode 242 and the second drain electrode 244 constitute a second thin film transistor T2 having a different W / L ratio width to length ratio.

제1 및 제2박막트랜지스터(T1, T2) 상부에는 제1보호층(246)이 형성되는데, 반사부(REF)의 제1보호층(246)의 상부표면에는 요철패턴이 형성되고, 투과부(TRA)의 제1보호층(246)의 상부표면은 평탄하게 형성된다. A first protective layer 246 is formed on the first and second thin film transistors T 1 and T 2. An irregular pattern is formed on the upper surface of the first protective layer 246 of the reflective portion REF. The upper surface of the first passivation layer 246 of the first passivation layer TRA is formed flat.

제1보호층(246)은 벤조사이클로부텐(benzocyclobutene: BCB) 또는 아크릴수지(acrylic resin)과 같은 감광성 유기 절연물질을 이용하여 형성될 수 있으며, 반사부(REF)의 요철패턴 형성은 투과영역, 차단영역, 반투과영역을 포함하는 마스크를 이용하여 노광, 현상한 후 열처리를 통하여 형성할 수 있다.The first passivation layer 246 may be formed using a photosensitive organic insulating material such as benzocyclobutene (BCB) or acrylic resin, and the concavo-convex pattern formation of the reflective portion REF may be performed in a transmissive region, Exposure, development, and heat treatment using a mask including a mask, a blocking region, and a transflective region.

그리고, 다른 실시예에서는, 유기 절연물질의 제1보호층(246)에 의하여 하부의 제1 및 제2박막트랜지스터(T1, T2)의 특성이 저하되는 것을 방지하기 위하여 제1 및 제2박막트랜지스터(T1, T2)와 제1보호층(246) 사이에 무기 절연물질층을 추가로 형성할 수 있다. In another embodiment, in order to prevent the characteristics of the first and second thin film transistors T1 and T2 from being lowered by the first protective layer 246 of the organic insulating material, the first and second thin film transistors An inorganic insulating material layer may be additionally formed between the first passivation layer (T1, T2) and the first passivation layer (246).

제1보호층(246) 상부의 반사부(REF)에는 반사층(250)이 형성되는데, 반사부(REF)의 반사층(250)은 제1보호층(246)의 요철패턴을 따라 굴곡을 갖도록 형성되며, 상대적으로 반사율이 높은 금속물질로 이루어질 수 있다. A reflective layer 250 is formed on the reflective layer REF on the first protective layer 246. The reflective layer 250 of the reflective layer REF is formed to have a curvature along the concavo- And may be made of a metal material having a relatively high reflectance.

반사층(250)을 굴곡지게 형성하는 이유는, 외부광이 굴곡진 반사층(250)에 의하여 난반사 되도록 함으로써, 평탄한 반사층(250)에 의하여 반사될 경우 발생하는 경면 반사와 같은 불량을 방지하기 위함이다. The reason why the reflective layer 250 is formed to be bent is to prevent irregularities such as mirror-surface reflection caused when the external light is reflected by the flat reflective layer 250 by making the reflective layer 250 irregularly reflect the external light.

반사층(250) 및 제1보호층(246) 상부에는 제2보호층(252)이 형성되고, 제2보호층(252) 상부의 반사부(REF)에는 제1화소 전극(255) 및 제1공통 전극(257)이 형성되고, 제2보호층(252) 상부의 투과부(TRA)에는 제2화소 전극(256) 및 제2공통 전극(258)이 형성된다. The second passivation layer 252 is formed on the reflective layer 250 and the first passivation layer 246 and the first pixel electrode 255 and the first passivation layer 252 are formed on the reflective portion REF on the second passivation layer 252. [ And a second pixel electrode 256 and a second common electrode 258 are formed in the transmissive portion TRA above the second passivation layer 252. [

제2보호층(252)은 벤조사이클로부텐(benzocyclobutene: BCB) 또는 아크릴수지(acrylic resin)과 같은 유기 절연물질, 또는 질화실리콘(silicon nitride: SiNx) 또는 산화실리콘(silicon oxide: SiO2)과 같은 무기 절연물질로 이루어질 수 있으며, 제1 및 제2화소 전극(255, 256) 및 제1 및 제2공통 전극(257, 258)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전성 물질로 이루어질 수 있다. The second protective layer 252 is benzocyclobutene (benzocyclobutene: BCB) or acrylic resin organic insulating material such as (acrylic resin), or silicon nitride, such as:: (SiO 2 silicon oxide) (silicon nitride SiNx) or silicon oxide The first and second pixel electrodes 255 and 256 and the first and second common electrodes 257 and 258 may be formed of an indium-tin-oxide (ITO) And may be made of a transparent conductive material such as indium-zinc-oxide (IZO).

제2보호층(252), 반사층(250) 및 제1보호층(246)에는 제1드레인 전극(243)을 노출하는 제1드레인 콘택홀(253)이 형성되고, 제2보호층(252) 및 제1보호층(246)에는 제2드레인 전극(244)을 노출하는 제2드레인 콘택홀(254)이 형성되며, 제1화소 전극(255)은 제1드레인 콘택홀(253)을 통하여 제1드레인 전극(243)에 연결되고, 제2화소 전극(256)은 제2드레인 콘택홀(254)을 통하여 제2드레인 전극(244)에 연결된다. A first drain contact hole 253 exposing the first drain electrode 243 is formed in the second passivation layer 252, the reflective layer 250 and the first passivation layer 246. The second passivation layer 252, And the first passivation layer 246 is formed with a second drain contact hole 254 exposing the second drain electrode 244 and the first pixel electrode 255 is formed through the first drain contact hole 253 1 drain electrode 243 and the second pixel electrode 256 is connected to the second drain electrode 244 through the second drain contact hole 254. [

또한, 제2보호층(252), 제1보호층(246) 및 게이트 절연층(236)에는 제1 및 2공통 배선(231, 232)을 각각 노출하는 제1 및 제2공통 콘택홀(263, 264)이 형성되고, 제1공통 전극(247)은 제1공통 콘택홀(263)을 통하여 제1공통 배선(231)에 연결되고, 제2공통 전극(248)은 제2공통 콘택홀(264)을 통하여 제2공통 배선(232)에 연결된다. The first and second common contact holes 263 and 263 exposing the first and second common wirings 231 and 232 are formed in the second protective layer 252, the first protective layer 246, and the gate insulating layer 236, respectively. And the first common electrode 247 is connected to the first common wiring 231 through the first common contact hole 263 and the second common electrode 248 is connected to the second common contact hole 261 264 to the second common wiring 232.

제1화소 전극(255) 및 제1공통 전극(257)은 서로 평행하게 이격되며, 화소 영역(P)의 반사부(REF) 내에서 교대로 배치되고, 제2화소 전극(256) 및 제2공통 전극(258)은 서로 평행하게 이격되며, 화소 영역(P)의 투과부(TRA) 내에서 교대로 배치된다 The first pixel electrode 255 and the first common electrode 257 are spaced apart from each other in parallel and arranged alternately in the reflective portion REF of the pixel region P and the second pixel electrode 256 and the second The common electrodes 258 are spaced apart from each other in parallel and arranged alternately in the transmissive portion TRA of the pixel region P

한편, 제2기판(270) 하부에는 제1기판(220)의 게이트 배선(230), 제1 및 제2공통 배선(231, 232) 및 데이터 배선(240)에 대응되는 블랙매트릭스(272)가 형성되고, 블랙매트릭스(272) 및 제2기판(270) 하부에는 적, 녹, 청(R, G, B) 컬러필터를 포함하는 컬러필터층(274)이 형성되며, 컬러필터층(274) 하부에는 오버코트(overcoat)층(276)이 형성된다. A black matrix 272 corresponding to the gate wiring 230 of the first substrate 220, the first and second common wirings 231 and 232 and the data wiring 240 is formed under the second substrate 270 A color filter layer 274 including red, green, and blue (R, G, B) color filters is formed under the black matrix 272 and the second substrate 270. In a lower portion of the color filter layer 274, An overcoat layer 276 is formed.

그리고, 제1기판(220)의 제1 및 제2화소 전극(255, 256)과 제2기판(270)의 오버코트층(276) 사이에는 액정층(290)이 형성되는데, 종래에서와 같은 경로보상층(도 1의 80)을 형성하지 않으므로 액정층(290)은 반사부(REF) 및 투과부(TRA)에서 동일한 두께로 형성되어 싱글 셀갭(single cell gap) 구조의 액정층(290)이 형성된다. A liquid crystal layer 290 is formed between the first and second pixel electrodes 255 and 256 of the first substrate 220 and the overcoat layer 276 of the second substrate 270, The liquid crystal layer 290 is formed to have the same thickness in the reflective portion REF and the transmissive portion TRA so that the liquid crystal layer 290 having a single cell gap structure is formed do.

도시하지는 않았지만, 제1기판(220) 하부(외면)에는 제1편광층이 형성되고 제2기판(270) 상부(외면)에는 제2편광층이 형성되며, 다른 실시예에서는 제1기판(220)과 제1편광층 사이에 반파장 플레이트(half wave plate: HWP)인 제1보상층이 형성되고 제2기판(270)과 제2편광층 사이에 반파장 플레이트인 제2보상층이 형성될 수 있는데, 제1 및 제2보상층은 적, 녹, 청색 광의 편차, 즉 파장에 따른 편차를 보상하기 위하여 사용될 수 있다. Although not shown, a first polarizing layer is formed on the lower surface (outer surface) of the first substrate 220 and a second polarizing layer is formed on the upper surface (outer surface) of the second substrate 270. In another embodiment, A first compensation layer, which is a half wave plate (HWP), is formed between the second substrate 270 and the first polarizing layer, and a second compensation layer, which is a half-wave plate, is formed between the second substrate 270 and the second polarizing layer Wherein the first and second compensation layers can be used to compensate for deviations of red, green and blue light, that is, variations due to wavelengths.

이러한 반사투과형 액정표시장치(210)는, 제1기판(220) 상부에 제1 및 제2박막트랜지스터(T1, T2), 반사층(250), 제1 및 제2화소 전극(255, 256) 제1 및 제2공통 전극(257, 258)을 형성하고, 제2기판(270) 상부에 블랙매트릭스(272), 컬러필터층(274) 및 오버코트층(276)을 형성한 후, 제1 및 제2화소 전극(255, 256)과 오버코트층(276)이 서로 마주보도록 제1 및 제2기판(220, 270)을 합착하고, 제1 및 제2기판(220, 270) 사이에 액정층(290)을 형성함으로써 완성할 수 있다.
The reflective transmissive liquid crystal display device 210 includes first and second thin film transistors T1 and T2, a reflective layer 250, first and second pixel electrodes 255 and 256 formed on a first substrate 220, After forming the black matrix 272, the color filter layer 274 and the overcoat layer 276 on the second substrate 270, the first and second common electrodes 257 and 258 are formed on the second substrate 270, The first and second substrates 220 and 270 are bonded together such that the pixel electrodes 255 and 256 and the overcoat layer 276 face each other and the liquid crystal layer 290 is formed between the first and second substrates 220 and 270. [ As shown in Fig.

이와 같은 반사투과형 액정표시장치(210)에서, 게이트 배선(230)에 하이레벨의 게이트 전압(Vg)이 공급되면, 동일한 게이트 배선(230)에 연결된 제1 및 제2박막트랜지스터(T1, T2)가 턴-온(turn-on)되고, 데이터 배선(240)에 공급되는 데이터 전압(Vd)이 제1 및 제2박막트랜지스터(T1, T2)를 통하여 제1 및 제2화소 전극(255, 256)에 전달된다.When a high level gate voltage Vg is supplied to the gate line 230 in the reflective transmissive liquid crystal display device 210 such that the first and second thin film transistors T1 and T2 are connected to the same gate line 230, The data voltage Vd supplied to the data line 240 is applied to the first and second pixel electrodes 255 and 256 through the first and second thin film transistors T1 and T2, .

이때, 제1 및 제2박막트랜지스터(T1, T2)는 서로 상이한 W/L비를 가지므로, 데이터 전압(Vd)이 제1 및 제2화소 전극(255, 256)에 충전되는 속도가 상이하며, 그 결과 게이트 전압(Vg)의 하이레벨이 종료되는 시점의 제1 및 제2화소 전극(255, 256)의 전압도 제1 및 제2화소 전압(Vp1, Vp2)으로 서로 상이하게 된다. (Vp1 ≠ Vp2)At this time, since the first and second thin film transistors T1 and T2 have different W / L ratios, the data voltage Vd is charged to the first and second pixel electrodes 255 and 256 at different speeds As a result, the voltages of the first and second pixel electrodes 255 and 256 at the time when the high level of the gate voltage Vg ends are different from each other at the first and second pixel voltages Vp1 and Vp2. (Vp1? Vp2)

즉, 박막트랜지스터의 W/L비가 클수록 충전 속도가 빠르며, 그에 따라 더 큰 화소 전압을 얻을 수 있다.That is, the larger the W / L ratio of the thin film transistor, the faster the charging speed, and accordingly, the larger the pixel voltage can be obtained.

따라서, 제1화소 전극(255)과 제1공통 전극(247) 사이에는 제1전기장이 생성되고, 제2화소 전극(256)과 제2공통 전극(248) 사이에는 제2전기장이 생성되며, 제1 및 제2전기장은 서로 상이한 세기를 가질 수 있다. Accordingly, a first electric field is generated between the first pixel electrode 255 and the first common electrode 247, a second electric field is generated between the second pixel electrode 256 and the second common electrode 248, The first and second electric fields may have different intensities.

그리고, 생성된 제1 및 제2전기장에 의하여 액정층(290)의 반사부(REF) 및 투과부(TRA)의 액정분자가 각각 재배열되어 영상을 표시하는데, 제1 및 제2전기장의 세기가 상이하므로, 반사부(REF)의 액정분자의 재배열 상태와 투과부(TRA)의 액정분자의 재배열 상태는 서로 상이하게 된다.The liquid crystal molecules of the reflective portion REF and transmissive portion TRA of the liquid crystal layer 290 are respectively rearranged by the generated first and second electric fields to display an image. The intensity of the first and second electric fields is The rearranged state of the liquid crystal molecules of the reflective portion REF and the rearranged state of the liquid crystal molecules of the transmissive portion TRA are different from each other.

비록 제2기판(270) 상부로부터 반사부(REF)로 입사되어 액정층(290)을 2회 통과한 후 출사되는 외부광의 광경로와 제1기판(220)의 하부로부터 투과부(TRA)로 입사되어 액정층(290)을 1회 통과하여 출사되는 백라이트 유닛 광의 광경로가 상이하지만, 제1전기장에 의한 반사부(REF)의 액정분자의 재배열 상태와 제2전기장에 의한 투과부(TRA)의 액정분자의 재배열 상태가 서로 상이하므로, 외부광과 백라이트 유닛 광의 광경로 차이가 보상된다. The liquid crystal layer 290 passes through the second substrate 270 from the upper portion of the reflective portion REF and is incident on the transmissive portion TRA from the lower portion of the first substrate 220, The rearrangement state of the liquid crystal molecules of the reflection portion REF due to the first electric field and the rearrangement state of the transmissive portion TRA due to the second electric field are different from each other because the backlight unit light passes through the liquid crystal layer 290 once, Since the rearrangement states of the liquid crystal molecules are different from each other, the difference in optical path between the external light and the backlight unit light is compensated.

따라서, 반사투과형 액정표시장치(210)가 반사부(REF) 및 투과부(TRA)의 액정층(290)의 두께가 동일한 싱글 셀갭(single cell gap) 구조를 갖도록 형성할 수 있으며, 그 결과 제조공정이 단순화되고 생산성이 개선되고 제조비용이 감소되면서도 동시에 화질이 개선된다.
Accordingly, the transflective liquid crystal display device 210 can be formed to have a single cell gap structure in which the thicknesses of the liquid crystal layer 290 of the reflective portion REF and the transmissive portion TRA have the same single cell gap, Is improved, productivity is improved, manufacturing cost is reduced, and image quality is improved at the same time.

제1 및 제2실시예에서는 프린지 필드 스위칭(FFS) 모드 또는 인-플레인 스위칭(IPS) 모드로 동작하는 반사투과형 액정표시장치를 예로 들어 설명하였으나, 다른 실시예에서는 트위스티드 네마틱(twisted nematic: TN) 모드로 동작하는 반사투과형 액정표시장치에 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터를 적용하여 싱글갭 구조의 액정층을 형성할 수도 있으며, 이 경우 화소 전극은 제1기판 상부에 형성되고 공통 전극은 제2기판 하부에 형성될 수 있다.In the first and second embodiments, a reflective transmissive liquid crystal display device operating in a fringe field switching (FFS) mode or an in-plane switching (IPS) mode has been described as an example. However, in another embodiment, a twisted nematic The liquid crystal layer having a single gap structure may be formed by applying first and second thin film transistors having different W / L ratios to the reflective transmissive liquid crystal display device operating in the mode And the common electrode may be formed under the second substrate.

또한, 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터를 반사부 및 투과부 내에 별도로 형성하되, 제1 및 제2박막트랜지스터의 게이트 전극에 동일한 게이트 신호가 인가되도록 제1 및 제2박막트랜지스터가 각각 연결되는 2개의 게이트 배선을 제1기판의 가장자리부에서 하나로 묶은 형태로 형성할 수도 있다.
The first and second thin film transistors having different W / L ratios are separately formed in the reflective portion and the transmissive portion, and the first and second thin film transistors are formed so that the same gate signal is applied to the gate electrodes of the first and second thin film transistors. The two gate wirings to which the transistors are connected may be formed in a bundled state at the edge portion of the first substrate.

본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the present invention.

110: 반사투과형 액정표시장치 120: 제1기판
170: 제2기판 T1, T2: 제1 및 제2박막트랜지스터
147, 148: 제1 및 제2공통 전극 150: 반사층
155, 156: 제1 및 제2화소 전극 190: 액정층110: transflective liquid crystal display device 120: first substrate
170: second substrate T1, T2: first and second thin film transistors
147, 148: first and second common electrodes 150: reflective layer
155, 156: first and second pixel electrodes 190: liquid crystal layer

Claims (10)

서로 마주보며 이격되고, 각각이 반사부 및 투과부로 이루어지는 화소 영역을 포함하는 제1 및 제2기판과;
상기 제1기판 내면에 형성되고, 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터와;
상기 제1기판 내면의 상기 반사부에 형성되는 반사층과;
상기 제1 및 제2박막트랜지스터에 각각 연결되는 제1 및 제2화소 전극과;
상기 제1 및 제2화소 전극에 각각 대응되어 전기장을 생성하는 제1 및 제2공통 전극과;
상기 제1 및 제2기판 사이에 형성되는 액정층과;
상기 제1 및 제2기판 외면에 각각 형성되는 반파장 플레이트인 제1 및 제2보상층
을 포함하고,
상기 제1박막트랜지스터는 제1소스전극 및 제1드레인전극을 포함하고,
상기 제2박막트랜지스터는 제2소스전극 및 제2드레인전극을 포함하고,
상기 제1 및 제2소스전극은, 직선 형태의 제1변과 상기 제1변과 마주보는 U자 형태의 제2변을 포함하는 일체형 전극이고,
상기 제1드레인전극은 상기 제1변에 대응하여 모서리가 모난 막대형상을 갖고, 상기 제2드레인전극은 상기 제2변에 대응하여 모서리가 둥근 막대형상을 갖고,
상기 제1박막트랜지스터는 상기 제1소스전극 및 상기 제1드레인전극 사이의 직선 형태의 제1채널을 포함하고,
상기 제2박막트랜지스터는 상기 제2소스전극 및 상기 제2드레인전극 사이의 U자 형태의 제2채널을 포함하는 반사투과형 액정표시장치.
A first substrate and a second substrate spaced apart from each other and including pixel regions each made up of a reflective portion and a transmissive portion;
First and second thin film transistors formed on the inner surface of the first substrate and having W / L ratios different from each other;
A reflective layer formed on the reflective portion of the inner surface of the first substrate;
First and second pixel electrodes connected to the first and second thin film transistors, respectively;
First and second common electrodes respectively corresponding to the first and second pixel electrodes to generate an electric field;
A liquid crystal layer formed between the first and second substrates;
The first and second compensation layers, which are half-wave plates respectively formed on the outer surfaces of the first and second substrates,
/ RTI &gt;
Wherein the first thin film transistor includes a first source electrode and a first drain electrode,
Wherein the second thin film transistor includes a second source electrode and a second drain electrode,
Wherein the first and second source electrodes are integral electrodes including a first side in a linear form and a second side in a U-shape facing the first side,
Wherein the first drain electrode has an angular rod shape corresponding to the first side and the second drain electrode has a rod shape having a rounded corner corresponding to the second side,
Wherein the first thin film transistor includes a first channel in a linear form between the first source electrode and the first drain electrode,
And the second thin film transistor includes a second channel of a U-shape between the second source electrode and the second drain electrode.
제 1 항에 있어서,
상기 제1박막트랜지스터의 W/L비는 상기 제2박막트랜지스터의 W/L비 보다 작은 반사투과형 액정표시장치.
The method according to claim 1,
Wherein the W / L ratio of the first thin film transistor is smaller than the W / L ratio of the second thin film transistor.
제 1 항에 있어서,
상기 제1기판 내면에 형성되고, 서로 평행하게 이격되는 게이트 배선과 제1 및 제2공통 배선과;
상기 게이트 배선, 상기 제1 및 제2공통 배선과 교차하여 상기 화소 영역을 정의하는 데이터 배선과;
상기 제1 및 제2박막트랜지스터 상부에 형성되는 제1 및 제2보호층과;
상기 제2기판 내면에 형성되고 상기 게이트 배선, 상기 제1 및 제2공통 배선 및 상기 데이터 배선에 대응되는 블랙매트릭스와;
상기 블랙매트릭스 하부에 형성되는 컬러필터층과;
상기 컬러필터층 하부에 형성되는 오버코트층
을 더 포함하는 반사투과형 액정표시장치.
The method according to claim 1,
Gate wirings and first and second common wirings formed on the inner surface of the first substrate and spaced apart from each other in parallel;
A data line crossing the gate wiring, the first and second common wirings and defining the pixel region;
First and second protective layers formed on the first and second thin film transistors;
A black matrix formed on the inner surface of the second substrate and corresponding to the gate wiring, the first and second common wirings, and the data wiring;
A color filter layer formed under the black matrix;
An overcoat layer formed below the color filter layer,
The liquid crystal display device further comprising:
제 3 항에 있어서,
상기 제1 및 제2박막트랜지스터 각각은 상기 게이트 배선 및 상기 데이터 배선에 연결되고, 상기 제1 및 제2공통 전극은 각각 상기 제1 및 제2공통 배선에 연결되는 반사투과형 액정표시장치.
The method of claim 3,
Wherein each of the first and second thin film transistors is connected to the gate wiring and the data wiring, and the first and second common electrodes are connected to the first and second common wirings, respectively.
제 4 항에 있어서,
상기 제1박막트랜지스터는, 상기 게이트 배선, 상기 게이트 배선 상부의 반도체층, 상기 데이터 배선에 연결되는 상기 제1소스 전극, 상기 제1소스 전극과 이격되어 상기 제1화소 전극에 연결되는 상기 제1드레인 전극을 포함하고,
상기 제2박막트랜지스터는, 상기 게이트 배선, 상기 게이트 배선 상부의 상기 반도체층, 상기 데이터 배선에 연결되는 상기 제2소스 전극, 상기 제2소스 전극과 이격되어 상기 제2화소 전극에 연결되는 상기 제2드레인 전극을 포함하는 반사투과형 액정표시장치.
5. The method of claim 4,
The first thin film transistor includes a gate line, a semiconductor layer over the gate line, the first source electrode connected to the data line, a first source electrode connected to the first pixel electrode, Drain electrode,
Wherein the second thin film transistor includes a gate line, the semiconductor layer over the gate line, the second source electrode connected to the data line, the second source electrode spaced apart from the second source electrode and connected to the second pixel electrode, 2 drain electrodes.
삭제delete 제 3 항에 있어서,
상기 제1 및 제2공통 전극은 각각 상기 제1보호층 상부의 상기 반사부 및 상기 투과부에 판 형태로 형성되고, 상기 제1 및 제2화소전극은 각각 상기 제2보호층 상부의 상기 반사부 및 상기 투과부에 형성되고, 다수의 개구부를 포함하는 반사투과형 액정표시장치.
The method of claim 3,
The first and second common electrodes are respectively formed in a plate shape on the reflective portion and the transmissive portion on the upper portion of the first passivation layer and the first and second common electrodes are formed on the reflective portion And a transmissive portion formed on the transmissive portion, the transmissive portion including a plurality of openings.
제 3 항에 있어서,
상기 제1화소 전극 및 상기 제1공통 전극은 상기 제2보호층 상부의 상기 반사부에 서로 이격되어 교대로 형성되고, 상기 제2화소 전극 및 상기 제2공통 전극은 상기 제2보호층 상부의 상기 투과부에 서로 이격되어 교대로 형성되는 반사투과형 액정표시장치.
The method of claim 3,
Wherein the first pixel electrode and the first common electrode are alternately formed on the reflective portion on the upper portion of the second passivation layer and the second pixel electrode and the second common electrode are formed on the reflective portion of the upper portion of the second passivation layer, And the transmissive portions are alternately formed to be spaced apart from each other.
반사부 및 투과부로 이루어지는 화소 영역을 포함하는 제1기판 상부에 서로 상이한 W/L비를 갖는 제1 및 제2박막트랜지스터를 형성하는 단계와;
상기 제1기판 상부의 상기 반사부에 반사층을 형성하는 단계와;
상기 제1 및 제2박막트랜지스터에 각각 연결되는 제1 및 제2화소전극을 형성하는 단계와;
상기 제1 및 제2화소 전극에 각각 대응되어 전기장을 생성하는 제1 및 제2공통 전극을 형성하는 단계와;
상기 화소 영역을 포함하는 제2기판 상부에 컬러필터층을 형성하는 단계와;
상기 제1 및 제2기판을 합착하는 단계와;
상기 제1 및 제2기판 사이에 액정층을 형성하는 단계와;
상기 제1 및 제2기판 외면에 각각 반파장 플레이트인 제1 및 제2보상층을 형성하는 단계
를 포함하고,
상기 제1박막트랜지스터는 제1소스전극 및 제1드레인전극을 포함하고,
상기 제2박막트랜지스터는 제2소스전극 및 제2드레인전극을 포함하고,
상기 제1 및 제2소스전극은, 직선 형태의 제1변과 상기 제1변과 마주보는 U자 형태의 제2변을 포함하는 일체형 전극이고,
상기 제1드레인전극은 상기 제1변에 대응하여 모서리가 모난 막대형상을 갖고, 상기 제2드레인전극은 상기 제2변에 대응하여 모서리가 둥근 막대형상을 갖고,
상기 제1박막트랜지스터는 상기 제1소스전극 및 상기 제1드레인전극 사이의 직선 형태의 제1채널을 포함하고,
상기 제2박막트랜지스터는 상기 제2소스전극 및 상기 제2드레인전극 사이의 U자 형태의 제2채널을 포함하는 반사투과형 액정표시장치의 제조방법.
Forming first and second thin film transistors having different W / L ratios on a first substrate including a pixel region composed of a reflective portion and a transmissive portion;
Forming a reflective layer on the reflective portion on the first substrate;
Forming first and second pixel electrodes connected to the first and second thin film transistors, respectively;
Forming first and second common electrodes corresponding to the first and second pixel electrodes to generate an electric field, respectively;
Forming a color filter layer on a second substrate including the pixel region;
Attaching the first and second substrates together;
Forming a liquid crystal layer between the first and second substrates;
Forming first and second compensation layers each of which is a half-wave plate on the outer surfaces of the first and second substrates,
Lt; / RTI &gt;
Wherein the first thin film transistor includes a first source electrode and a first drain electrode,
Wherein the second thin film transistor includes a second source electrode and a second drain electrode,
Wherein the first and second source electrodes are integral electrodes including a first side in a linear form and a second side in a U-shape facing the first side,
Wherein the first drain electrode has an angular rod shape corresponding to the first side and the second drain electrode has a rod shape having a rounded corner corresponding to the second side,
Wherein the first thin film transistor includes a first channel in a linear form between the first source electrode and the first drain electrode,
And the second thin film transistor includes a second channel of a U-shape between the second source electrode and the second drain electrode.
제 9 항에 있어서,
상기 제1박막트랜지스터의 W/L비는 상기 제2박막트랜지스터의 W/L비 보다 작은 반사투과형 액정표시장치의 제조방법. 10. The method of claim 9,
Wherein the W / L ratio of the first thin film transistor is smaller than the W / L ratio of the second thin film transistor.
KR1020100131833A 2010-12-21 2010-12-21 Liquid crystal display device and method of fabricating the same Active KR101886301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100131833A KR101886301B1 (en) 2010-12-21 2010-12-21 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131833A KR101886301B1 (en) 2010-12-21 2010-12-21 Liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120070321A KR20120070321A (en) 2012-06-29
KR101886301B1 true KR101886301B1 (en) 2018-08-07

Family

ID=46688204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131833A Active KR101886301B1 (en) 2010-12-21 2010-12-21 Liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101886301B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133294A (en) * 2005-11-14 2007-05-31 Epson Imaging Devices Corp Liquid crystal device and electronic apparatus
WO2008096483A1 (en) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080704B1 (en) * 2004-10-05 2011-11-07 엘지디스플레이 주식회사 Wide-view angle trans-reflective Liquid crystal display device
KR20060062908A (en) * 2004-12-06 2006-06-12 삼성전자주식회사 Liquid crystal display panel
KR20080001106A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Array substrate for liquid crystal display device and manufacturing method thereof
KR101298432B1 (en) * 2006-12-29 2013-08-20 엘지디스플레이 주식회사 Transflective Liquid Crystal Display Device
KR20080083791A (en) * 2007-03-13 2008-09-19 엘지디스플레이 주식회사 Semi-transmissive liquid crystal display device and manufacturing method
KR20090054277A (en) * 2007-11-26 2009-05-29 엘지디스플레이 주식회사 LCD and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133294A (en) * 2005-11-14 2007-05-31 Epson Imaging Devices Corp Liquid crystal device and electronic apparatus
WO2008096483A1 (en) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method

Also Published As

Publication number Publication date
KR20120070321A (en) 2012-06-29

Similar Documents

Publication Publication Date Title
US8004641B2 (en) Color filter substrate and liquid crystal display panel including the same
CN101236340B (en) Fringe field switching mode liquid crystal display and manufacturing method thereof
US5852485A (en) Liquid crystal display device and method for producing the same
JP4900072B2 (en) Liquid crystal device and electronic device
US8018553B2 (en) Liquid crystal display device that includes both a transmissive portion and a reflective portion
US20070153142A1 (en) Transflective liquid crystal display device and method for manufacturing the same
US20130321752A1 (en) Liquid crystal display device
US20100053488A1 (en) Liquid crystal display
CN101149540B (en) Liquid crystal display device
KR20050067623A (en) In-plane switching mode liquid crystal display device and method thereof
KR101115774B1 (en) Device and fabrication method for liquid crystal display of multi domain
US7106407B2 (en) Liquid crystal display device and electronic apparatus
TWI403809B (en) Fringe field switching mode liquid crystal display and manufacturing method thereof
KR101743524B1 (en) Liquid crystal display device and method of fabricating the same
CN102566133A (en) Semi-transmitting semi-reflecting liquid crystal display
KR101886301B1 (en) Liquid crystal display device and method of fabricating the same
US9541810B2 (en) Liquid crystal display device
KR100991540B1 (en) Reflective type liquid crystal display device and manufacturing method
KR20110029282A (en) Thin-film transistor substrate of transflective liquid crystal display device and manufacturing method thereof
KR20050042592A (en) Transflective type liquid crystal display device
KR101688593B1 (en) In-plane switching mode transflective type liquid crystal display device
JP2024074483A (en) Liquid crystal display device
KR100919383B1 (en) FS mode LCD
TWI230307B (en) Reflective and transflective thin film transistor liquid crystal display (TFT-LCD) with higher contrast and shorter lag time using multi-domain in vertical alignment mode (MVA)
KR20110070535A (en) Semi-transmissive liquid crystal display device and manufacturing method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151113

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170925

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20180327

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180705

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 7

End annual number: 7