[go: up one dir, main page]

KR101863148B1 - 액정 표시장치와 이의 제조방법 - Google Patents

액정 표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR101863148B1
KR101863148B1 KR1020110097759A KR20110097759A KR101863148B1 KR 101863148 B1 KR101863148 B1 KR 101863148B1 KR 1020110097759 A KR1020110097759 A KR 1020110097759A KR 20110097759 A KR20110097759 A KR 20110097759A KR 101863148 B1 KR101863148 B1 KR 101863148B1
Authority
KR
South Korea
Prior art keywords
region
pad
contact
pixel
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110097759A
Other languages
English (en)
Other versions
KR20130033828A (ko
Inventor
정영기
유재성
송인혁
박제훈
이한석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110097759A priority Critical patent/KR101863148B1/ko
Priority to US13/627,589 priority patent/US9720295B2/en
Publication of KR20130033828A publication Critical patent/KR20130033828A/ko
Priority to US15/647,215 priority patent/US10437118B2/en
Application granted granted Critical
Publication of KR101863148B1 publication Critical patent/KR101863148B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 패드 영역에서 픽셀 전극의 유실로 인한 컨택 불량을 방지할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 표시장치는 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치에 있어서, 상기 패드 영역의 제1 컨택 홀 영역과, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 형성된 하부 메탈; 상기 제1 보호층 및 하부 메탈을 덮도록 형성된 제2 보호층; 상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 형성된 제2 컨택 홀; 및 상기 패드 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 픽셀 전극 및 상기 컨택 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 컨택 패턴;을 포함하고, 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바는 상기 하부 메탈이 브리지로 기능하여 연결된 것을 특징으로 한다.

Description

액정 표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 액정 표시장치에 관한 것으로, 특히 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 패드 영역에서 픽셀 전극의 유실로 인한 컨택 불량을 방지할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.
최근에 들어 액정 표시장치에 터치 스크린의 적용에 있어서, 슬림(Slim)화를 위해 액정 패널에 터치 스크린이 내장된 형태로 개발이 이루어지고 있다. 특히, 하부기판에 형성된 공통 전극을 터치 센싱 전극으로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 표시장치가 개발되고 있다.
도 1은 종래 기술에 따른 액정 표시장치를 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 표시장치 픽셀 구조를 나타내는 도면이다.
도 1 및 도 2에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 스크린이 TFT 어레이 기판에 내장된 것을 도시하고 있다.
도 1 및 도 2에서는 컬러필터 어레이 기판(상부 기판) 및 액정층과, 액정 패널을 구동시키기 위한 구동 회로부의 도시는 생략되었다.
TFT 어레이 기판에는 화상이 표시되는 표시 영역(1)이 형성되고, 외곽부의 비 표시영역에 복수의 패드부(3, 4, 5)가 형성된다.
표시 영역(1)에는 복수의 픽셀(pixel)이 형성된다.
복수의 패드부(3, 4, 5)는 유닛 온-오프 패드부(3, unit_on-off_pad), 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(4, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(5, bump_input_dmy, bump_output_dmy)로 구성된다.
도 1에서는 패널의 상단부 외곽에 패드부가 형성되는 것으로 도시하고 있으나, 패널의 좌우측 외곽 및 하단부 외곽에도 패드부가 형성될 수 있다.
표시 영역에 형성된 복수의 픽셀(pixel) 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다.
도 2를 참조하면, 종래 기술에 따른 액정 표시장치의 픽셀(pixel)은 글래스 기판(10) 상에 형성된 TFT, 공통 전극(60) 및 픽셀 전극(90)을 포함한다.
구체적으로, 픽셀은 차광층(20, light shield), 버퍼층(22, buffer layer), TFT, 게이트 절연층(36, GI: gate insulator), 층간 절연층(40, ILD: Inter Layer Dielectric), 복수의 보호층(50, 80: PAS1, PAS2), 데이터 컨택(45, data contact), 공통 전극(60, Vcom electrode), 터치 센싱 라인(70, sensing line(3rd metal)) 및 픽셀 전극(90, pixel electrode)을 포함한다.
상기 TFT는 게이트 절연층(36)의 하부에 형성된 액티브(30), 소스(32), 드레인(34)과 게이트 절연층(36) 상부에 형성된 게이트(38)로 구성된다.
상기 터치 센싱 라인(70)은 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 픽셀들의 공통 전극(60)을 연결시킨다.
여기서, 공통 전극(60)은 표시 기간에는 공통 전압(Vcom)을 픽셀에 공급하는 기능을 수행하고, 비 표시 기간에는 터치의 검출을 위한 터치 센싱 전극의 기능을 수행하게 된다.
상술한 구성을 가지는 픽셀은 도 3에 도시된 제조방법을 통해 형성되게 된다.
도 3는 종래 기술에 따른 액정 표시장치의 제조방법에 따른 문제점을 나타내는 도면이다. 도 3에서는 층간 절연층(40)의 하부에 형성된 레이어들을 형성하기 위한 제조방법에 대한 도면은 도시하지 않고 있다.
도 3을 참조하면, 층간 절연층(40) 포토 아크릴(photo acryl)로 제1 보호층(50, PAS1)을 형성하고, 데이터 컨택(45)과 중첩되는 영역을 식각하여 제1 컨택 홀(55)을 형성한다. 이때, 제1 보호층(50)은 3um의 두께로 형성되며, 상기 제1 컨택 홀(55)에 의해 데이터 컨택(45)의 상면이 노출된다.
이어서, 제1 보호층(50)의 상부 중에서 픽셀 영역에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 공통 전극(60, Vcom electrode)을 형성한다.
이후, 공통 전극(60) 상부에 터치 센싱 라인(70)을 형성하여 인접한 픽셀들의 공통 전극(60)을 연결시킨다.
이어서, 공통 전극(60) 및 터치 센싱 라인(70)을 덮도록 제1 보호층(50) 상에 제2 보호층(80, PAS2)을 형성한다.
이어서, 하프톤 마스크(Half tone mask)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 데이터 컨택(45)의 상면이 노출되도록 제2 보호층(80, PAS2)을 식각하여 제2 컨택 홀(85)을 형성한다.
이와 함께, 제2 보호층(80) 상에 포토레지스트(95, PR)를 도포하고, 픽셀 전극을 형성하기 위해 포토레지스트(95) 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 픽셀 전극 레이어를 형성한다.
이후, 픽셀 전극 레이어를 패터닝하고, 포토레지스트(95)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 핑거 형상으로 픽셀 전극(90)을 형성하게 된다.
이때, 하프톤 마스크의 하프톤 영역을 이용하여 제2 보호층(80) 상에 픽셀 전극(90)을 핑커 형태로 형성하게 된다. 그리고, 하프톤 마스크의 풀톤 영역을 이용하여 데이터 컨택(45)과 중첩되는 영역의 제2 보호층(80, PAS2)을 식각한다. 제2 컨택 홀(85) 내에도 픽셀 전극(90)이 형성하여 데이터 컨택(45)과 픽셀 전극(90)을 컨택 시킨다.
상술한 제조방법에 의한 종래 기술에 따른 액정 표시장치는 제1 보호층(50)은 3um의 두께로 두껍게 형성되고, 포토레지스트(95)는 2um ~ 3um의 두께로 코팅된다.
포토레지스트(95)의 코팅 시, 평탄화 특성이 있기 때문에 풀톤 영역과 대응되는 부분은 포토레지스트(95)가 형성된 부분의 두께는 5um ~ 6um로 두꺼워 진다. 이때, 제조공정 중 픽셀 전극(90)을 형성하기 위해 도포된 포토레지스트(95)가 애싱 공정 시, 모두 제거되지 않고 컨택 홀 내에 잔존할 수 있다.
구체적으로, 하프톤 영역의 타겟(target) 두께(0.5um ~ 1.0um)에 제1 보호층(50)의 두께(3um)가 더해져, 컨택 홀의 측벽 부분에 포토레지스트(95)는 3.5um ~ 5.5um의 두께로 잔존하게 된다.
이렇게 포토레지스트(95)가 잔존하는 상태에서 리프트 오프 공정을 수행하면 컨택 홀 내에서 포트레지스트(95)가 스트립 되면서 픽셀 전극(90)이 유실되는 문제점이 발생하게 된다.
포토레지스트(95)를 애싱 한 후, 리프트 오프 공정을 수행하면 컨택 홀 내에 잔존하는 포토레지스트(95)가 제거되면서, 컨택 홀에 형성된 픽셀 전극(90)도 함께 제거되는 문제점이 있다.
도 4는 종래 기술에 따른 액정 표시장치의 패드부에서 픽셀 바의 단선이 발생되는 문제점을 나타내는 도면이다. 도 4에서는 복수의 패드부(3, 4, 5) 중에서 유닛 온-오프 패드부(3, unit_on-off_pad)를 나타내고 있다.
도 4를 참조하면, 복수의 패드부(3, 4, 5) 중에서 유닛 온-오프 패드부(3, unit_on-off_pad)는 복수의 패드(12, pad) 및 픽셀 바(14, pixel bar)를 포함한다.
이러한, 패널의 외곽에 형성되는 유닛 온-오프 패드부(3, unit_on-off_pad)는 픽셀을 형성하는 제조공정을 이용하여 형성되게 되는데, 제1 보호층(50, PAS1)을 250㎛ 정도 크기로 넓게 식각하여 제1 컨택 홀(55)이 형성된다. 제1 컨택 홀(55) 내에 픽셀 패드와 제2 보호층(80)의 제2 컨택 홀(85)이 배열된 구조를 가진다.
제1 컨택 홀(55) 부분을 이용하여 픽셀 바(14)를 접속시키기 때문에, 제1 컨택 홀(55) 내에 복수의 픽셀 패드(12)와 제2 컨택 홀을 다수 배열하게 된다.
제조공정 중, 제2 컨택 홀(85)이 존재하지 않는 픽셀 영역이 하프톤 영역을 이용하여 형성되는데, 이로 인해, 픽셀 영역과 동일하게 제2 보호층(80) 상에 형성되는 픽셀 전극(90)이 유실되는 문제점이 발생될 수 있다.
이때, 패드 영역에 형성되는 픽셀 전극(90)은 픽셀 영역의 픽셀 전극과 같이 데이터 전압이 공급되는 전극으로 기능하지 않고, 픽셀 바(14)를 픽셀 패드(12)와 연결시키는 컨택으로 기능한다.
이와 같이, 패드 영역에서 픽셀 전극(90)이 유실되면 표시 영역에 형성된 복수의 픽셀에 신호를 공급할 수 없어 제조가 완료된 패널의 검사를 원활히 수행할 수 없을 뿐만 아니라, 화상을 정상적으로 표시할 수 없는 구동 불량이 발생되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 리프트 오프(lift off) 공정에 의한 픽셀 전극의 유실로 인해 발생되는 패드 영역에서 단선을 방지할 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 패드 영역에서 픽셀 바의 컨택 성능을 향상시킬 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 표시장치는 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치에 있어서, 상기 패드 영역의 제1 컨택 홀 영역과, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 형성된 하부 메탈; 상기 제1 보호층 및 하부 메탈을 덮도록 형성된 제2 보호층; 상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 형성된 제2 컨택 홀; 및 상기 패드 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 픽셀 전극 및 상기 컨택 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 컨택 패턴;을 포함하고, 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바는 상기 하부 메탈이 브리지로 기능하여 연결된 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치의 제조방법에 있어서, 상기 패드 영역 및 컨택 영역에 제1 보호층을 형성하고, 상기 제1 보호층의 일부를 제거하여 제1 컨택 홀을 형성하는 단계; 상기 패드 영역의 제1 컨택 홀 영역에 하부 메탈을 형성하고, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 하부 메탈을 형성하는 단계; 상기 제1 보호층 및 하부 메탈을 덮도록 제2 보호층을 형성하는 단계; 상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 제2 컨택 홀을 형성하는 단계; 상기 패드 영역에 투명 전도성 물질을 도포하여 픽셀 전극을 형성하고, 상기 컨택 영역에 투명 전도성 물질을 도포하여 컨택 패턴을 형성하는 단계;를 포함하고, 상기 하부 메탈을 브리지로 이용하여 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바를 연결시키는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있다.
본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 리프트 오프(lift off) 공정에 의한 픽셀 전극의 유실로 인해 발생되는 패드 영역에서 단선을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 패드 영역에서 픽셀 바의 컨택 성능을 향상시킬 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 표시장치를 나타내는 도면.
도 2는 종래 기술에 따른 액정 표시장치 픽셀 구조를 나타내는 도면.
도 3는 종래 기술에 따른 액정 표시장치의 제조방법에 따른 문제점을 나타내는 도면.
도 4는 종래 기술에 따른 액정 표시장치의 패드부에서 픽셀 바의 단선이 발생되는 문제점을 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 액정 표시장치를 나타내는 도면.
도 6은 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 구조를 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 액정 표시장치의 패드부를 나타내는 도면.
도 8은 도 7에 도시된 컨택 영역을 확대하여 나타내는 도면.
도 9 내지 도 13은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치와 이의 제조방법에 대하여 설명하기로 한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.
아울러, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 도면에 기초하여 본 발명의 구성 및 제조방법을 설명하기 위한 것이다. 따라서, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.
액정 표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
특히, 상기 IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다.
이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.
이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치는 사용자의 터치 위치를 검출하는 터치 스크린이 내장된 인-셀 터치(in-cell touch) 타입의 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.
상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.
여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
도 5는 본 발명의 실시 예에 따른 액정 표시장치를 나타내는 도면이고, 도 6은 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 구조를 나타내는 도면이다.
도 5 및 도 6에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 스크린이 TFT 어레이 기판에 내재화 된 것을 도시하고 있다.
도 5 및 도 6에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다.
도 5를 참조하면, TFT 어레이 기판에는 화상이 표시되는 표시 영역(100)이 형성되고, 외곽부의 비 표시 영역(200)에 복수의 패드부(230, 240, 250)가 형성된다.
표시 영역(100)에는 복수의 픽셀(pixel)이 형성된다.
비 표시 영역(200)에 형성된 복수의 패드부(230, 240, 250)는 유닛 온-오프 패드부(230, unit_on-off_pad), 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(240, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(250, bump_input_dmy, bump_output_dmy)로 구성된다.
도 5에서는 패널의 상단부 외곽에 패드부가 형성되는 것으로 도시하고 있으나, 패널의 좌우측 외곽 및 하단부 외곽에도 패드부가 형성될 수 있다.
표시 영역에 형성된 복수의 픽셀(pixel) 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다.
TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다.
상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(Vcom electrode) 및 픽셀 전극(pixel electrode)을 포함한다.
도 6을 참조하면, TFT 어레이 기판은 글래스 기판(110), 차광층(120), 버퍼층(122, buffer layer), 게이트 절연층(136, gate insulator), 데이터 컨택(145, data contact), 층간 절연층(140, ILD: Inter Layer Dielectric), 제1 보호층(150), 공통 전극(160, Vcom electrode), 터치 센싱 라인(170), 제2 보호층(180), 픽셀 전극(190, Pixel electrode) 및 액티브(130), 소스(132), 드레인(134), 게이트(138)로 이루어진 TFT를 포함한다.
글래스 기판(110) 상부 중에서 TFT 영역에는 차광층(120)이 형성되고, 차광층(120)을 덮도록 버퍼층(122)이 형성된다. 차광층(120)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있고, 500Å의 두께를 가질 수 있다.
버퍼층(122)은 무기물, 일 예로서 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.
TFT 영역의 버퍼층(122) 상부 중에서 차광층(120)과 중첩되는 영역에 TFT의 액티브(130), 소스(132) 및 드레인(134)이 형성된다.
여기서, 액티브(130)는 저온 폴리실리콘(P-Si)으로 형성될 수 있으며, 500Å의 두께를 가질 수 있다. 소스(132) 및 드레인(134)은 액티브(130)의 반도체 레이어에 P 타입 또는 N 타입의 불순물이 도핑되어 형성될 수 있다.
버퍼층(122)의 상부 전면에는 액티브(130), 소스(132) 및 드레인(134)을 덮도록 게이트 절연층(136)이 형성된다. 이때, 게이트 절연층(136)은 SiO2로 형성될 수 있으며, 1,300Å의 두께를 가질 수 있다.
한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역에는 게이트(138)가 형성된다. 이때, 게이트(138)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성될 수 있으며, 3,000Å의 두께를 가질 수 있다.
이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.
게이트 절연층(136) 상부에는 게이트(138)를 덮도록 층간 절연층(140)이 형성된다.
이때, 층간 절연층(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.
드레인(134)의 상면이 노출되도록 게이트 절연층(136) 및 층간 절연층(140)의 일부가 식각되고, 데이터 컨택(145)이 드레인(134)과 접속되도록 형성된다.
이러한, 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 접속시킨다. 이때, 데이터 컨택(145)은 6,000Å의 두께를 가지도록 형성되고, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 구조로 형성될 수 있다.
층간 절연층(140) 상부에는 데이터 컨택(145)을 덮도록 제1 보호층(150, PAS1)이 형성된다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.
제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)이 형성된다.
이러한, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.
터치 센싱 라인(170)은 픽셀을 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 센싱 전극의 기능을 가지게 된다.
여기서, 터치 센싱 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500Å ~ 2,000Å의 두께를 가질 수 있다. 한편, 터치 센싱 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 구조로도 형성될 수 있다.
이러한, 터치 센싱 라인(170)은 인접한 픽셀들의 공통 전극(160)을 연결하여 터치 블록을 구성시킨다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)로 구성된다.
터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.
이를 위해, 터치 컬럼 블록의 터치 센싱 라인(170)은 TFT 어레이 기판의 데이터 라인과 중첩되도록 형성된 도전성 라인을 이용하여 Y축 방향으로 연결되어, Y축 방향에서 사용자의 터치 위치가 인식되도록 한다.
터치 로우 블록의 터치 센싱 라인(170)은 TFT 어레이 기판에 게이트 라인이 형성될 때 함께 형성된 게이트 메탈을 브릿지로 이용하여 터치 컬럼 블록과의 컨택을 피하고, X축 방향에서 사용자의 터치 위치가 인식되도록 한다.
이와 같이, 터치 로우 블록과 터치 컬럼 블록이 분리되도록 하여 X축 및 Y축 방향에서 사용자의 터치 위치가 검출되도록 한다.
제1 보호층(150) 상부에는 공통 전극(160) 및 터치 센싱 라인(170)을 덮도록 제2 보호층(180)이 형성된다. 이때, 제2 보호층(180)은 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.
상기 제1 보호층(150) 중에서 데이터 컨택(145)과 중첩되는 영역에는 제1 컨택 홀(155)이 형성된다.
제1 컨택 홀(155)의 상부에는 제2 보호층(180)이 식각되어 제2 컨택 홀(185)이 형성된다.
제2 보호층(180)의 상부 중에서 픽셀 영역에 픽셀 전극(190)이 핑커(finger) 형상으로 형성된다. 그리고, 제1 컨택 홀(155) 및 제2 컨택 홀(185) 내에 픽셀 전극(190)이 형성되어 데이터 컨택(145)과 접속된다. 이러한, 컨택 구조를 통해, 데이터 컨택(145)을 경유하여 TFT의 드레인(134)과 픽셀 전극(190)이 접속된다.
이때, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성될 수 있다
상기 제2 보호층(180)과 상기 픽셀 전극(190)은 하나의 하프 톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수 있다.
본 발명의 실시 예에 따른 액정 표시장치는 표시 기간에는 픽셀들의 픽셀 전극에 인가된 데이터 전압과 공통 전극에 인가된 공통 전압(Vcom)에 따라 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.
그리고, 비 표시 기간에는 상기 터치 센싱 라인(170)에 의해 접속된 각 픽셀의 공통 전극(160)을 터치 센싱 전극으로 구동시켜 사용자의 터치에 따른 정전용량(Ctc)의 변화를 감지한다. 그리고, 사용자의 터치에 따른 터치 정전용량과 기준 정전용량을 비교하여 터치 위치(TS)를 검출한다.
도 7은 본 발명의 실시 예에 따른 액정 표시장치의 패드부를 나타내는 도면이고, 도 8은 도 7에 도시된 컨택 영역을 확대하여 나타내는 도면이다.
도 7 및 도 8에서는 복수의 패드부(230, 240, 250) 중에서 유닛 온-오프 패드부(230, unit_on-off_pad)를 나타내고 있다.
도 7 및 도 8을 참조하면, 복수의 패드부(230, 240, 250) 중에서 유닛 온-오프 패드부(230, unit_on-off_pad)는 복수의 패드(232, pad) 및 픽셀 바(234, pixel bar 또는 픽셀 라인)를 포함한다.
이러한, 패널의 외곽에 형성되는 유닛 온-오프 패드부(230, unit_on-off_pad)는 픽셀을 형성하는 제조공정을 이용하여 형성되게 되는데, 제1 보호층(150, PAS1)을 넓게 식각하여 제1 컨택 홀(155)이 형성된다. 제1 컨택 홀(155) 내에 픽셀 패드와 제2 보호층(180)의 제2 컨택 홀(185)이 배열된 구조를 가진다.
제1 컨택 홀(155) 부분을 이용하여 픽셀 바(234)를 접속시키기 때문에, 제1 컨택 홀(155) 내에 복수의 픽셀 패드(242)와 제2 컨택 홀을 다수 배열하게 된다.
또한, 유닛 온-오프 패드부(230)는 제1 컨택 홀(155) 안쪽에는 하부 메탈(270) 및 픽셀 전극(190)이 형성된다.
여기서, 유닛 온-오프 패드부(230)의 하부 메탈(270)은 픽셀 영역에 형성된 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 적어도 하나로 구성될 수 있다. 그리고, 유닛 온-오프 패드부(230)의 픽셀 전극(190)은 픽셀 영역에 형성되는 픽셀 전극을 형성할 때 함께 형성된다.
픽셀 바(234)와 픽셀 패드(232)는 이격되도록 형성되어 있어 직접 연결되지 않고, 하부 메탈(270)과 컨택 패턴(260)을 통해 연결된다.
이를 위해, 픽셀 바(234) 상에 형성되는 제2 보호층(180)에 제2 컨택 홀(185)을 형성하고, 컨택 패턴(260)을 이용하여 픽셀 바(234)와 픽셀 패드(232)를 연결시킨다.
여기서, 픽셀 영역의 공통 전극(160)과 동일 레이어 상에서 투명 전도성 물질(ITO)로 컨택 패턴(260)을 형성하며, 픽셀 패드(232)와 연결된 하부 메탈(270)에 컨택 패턴(260)을 연결시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택이 이루어지도록 한다.
픽셀 바(234)는 20um의 폭 및 36um의 길이를 가지도록 형성되고, 제1 컨택 홀(155)과 중첩되지 않도록 5um의 간격을 두고 형성된다.
픽셀 바(234) 상에 형성되는 제2 컨택 홀(185)은 가로-세로 6um*6um의 크기로 형성된다.
유닛 온-오프 패드부(230) 내부의 제1 컨택 홀(155) 내에도 제2 컨택 홀(185)이 형성되는데, 이때 제 2 컨택 홀(185)의 사이즈를 하부 메탈(270)의 사이즈와 유사하도록 형성 한다. 이때, 하부 메탈(270)과 컨택 패턴(260)의 컨택이 원활하게 이루어질 수 있도록 제2 컨택 홀(185) 사이즈보다 편측이 10um 작도록 하부 메탈(270)을 형성한다.
여기서, 제1 컨택 홀(155)의 경계면에서 픽셀 바(234)의 컨택이 끊어지는 것을 방지하기 위해, 하부 메탈(270)의 길이를 신장시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택을 위한 브리지로 이용한다.
픽셀 바(234)의 컨택 영역은 제조 공정 중, 클리어 영역을 이용하게 되는데, 이때, 클리어 영역은 하부 메탈(270)보다 작은 사이즈로 형성한다. 제2 보호층(180)을 에칭하여 제2 컨택 홀(185)을 형성할 때, 하부 메탈(270)이 에치 스톱(etch stop)으로 기능하게 된다.
각 구성의 상대 크기를 비교하면, 제1 보호층의 클리어 영역이 가장 크고, 다음으로 하부 메탈(270)이 큰 크기를 가진다. 다음으로 픽셀 전극(190)이 가장 작은 크기를 가진다. 그리고, 픽셀 전극(190)과 제2 보호층(180)의 클리어 영역은 동일한 크기를 가지게 된다(제1 보호층(PAS1)의 클리어 영역 > 하부 메탈 > 픽셀 전극 = 제2 보호층(PAS2)의 클리어 영역).
유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(240, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(250, bump_input_dmy, bump_output_dmy)도 상술한 유닛 온-오프 패드부(230, unit_on-off_pad)와 동일하게, 하부 메탈(270)과 컨택 패턴(260)을 브리지로 이용하여 패드 패턴들과 신호 라인(쇼팅 바)의 컨택이 이루어지도록 할 수 있다.
상술한, 구성을 가지는 본 발명의 실시 예에 따른 액정 표시장치의 패드부는 픽셀 바(234)에 제2 컨택 홀(185)을 형성하고, 하부 메탈(270)과 컨택 패턴(260)을 브리지로 이용하여 픽셀 바(234)와 패드 영역의 픽셀 패드(232)를 연결시킬 수 있다. 이를 통해, 하프톤 마스크를 이용하여 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하면서도, 패드 영역에의 컨택 불량을 방지할 수 있다.
도 9 내지 도 13은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면이다. 여기서, 도 9 내지 도 13은 도 7에 도시된 A1-A2 선 및 B1-B2 선에 따른 단면을 기준으로 제조공정을 도시하고 있으며, 표시 영역의 픽셀을 형성하기 위한 제조방법에 대한 도시는 생략하였다.
이하, 도 9 내지 도 13을 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 설명하기로 한다. A1-A2 선에 따른 단면도는 패드 영역 중 하나의 픽셀 패드에 해당하는 부분을 도시하고 있다. B1-B2 선에 따른 단면도는 픽셀 바의 컨택 영역을 나타내고 있다.
도 9를 참조하면, 패드 영역 및 컨택 영역에 제1 보호층(150, PAS1)을 형성한다. 이후, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 클리어 영역을 형성한다. 제1 보호층(150, PAS1)의 클리어 영역을 통해 제1 컨택 홀(155)이 형성된다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성될 수 있으며, 3um의 두께를 가질 수 있다.
이후, 패드 영역 및 컨택 영역의 클리어 영역에 하부 메탈(270)을 형성한다. 이때, 컨택 영역에 형성되는 하부 메탈(270)은 그 길이가 신장되어 클리어 영역뿐만 아니라 노멀 영역의 제1 보호층(150) 상부에도 형성된다.
이러한, 유닛 온-오프 패드부(230)의 하부 메탈(270)은 픽셀 영역에 형성되는 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 적어도 하나로 구성될 수 있다.
여기서, 하부 메탈(270)은 후속 공정에서 제2 보호층이 식각되어 형성되는 제 2컨택 홀의 에치 스톱(etch stop)의 역할을 한다.
이어서, 도 10을 참조하면, 제1 보호층(150) 및 하부 메탈(270)을 덮도록 제2 보호층(180, PAS2)을 형성한다. 이때, 제2 보호층(180)은 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.
이어서, 도 11을 참조하면, 제2 보호층(180) 상에 포토레지스트(195)를 도포한 후, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행한다.
패드 영역에서, 하부 메탈(270)과 일부 중첩되는 영역 즉, 제1 컨택 홀(155)상의 포토레지스트(195)는 제거되어 클리어 영역으로 형성된다. 이때, 클리어 영역은 하부 메탈(270)보다는 작은 사이즈를 가지도록 형성된다.
한편, 컨택 영역에서, 제1 컨택 홀(155) 상의 포토레지스트(195)는 제거되어 클리어 영역으로 형성된다.
그리고, 제1 보호층(150)의 노멀 영역과 중첩되는 영역의 포토레지스트(195) 중에서 하부 메탈(270)과 중첩되는 일부분은 제거되어 클리어 영역이 형성되고, 그 이외의 부분은 하프톤 영역으로 형성된다.
이러한, 패드 영역 및 컨택 영역에 형성된 클리어 영역에 의해 제2 보호층(180)의 상부가 노출된다.
이어서, 도 12를 참조하면, 애싱 공정을 수행하여 클리어 영역에 의해 노출된 제2 보호층(180)을 제거하여 하부 메탈(270)을 노출시킨다.
구체적으로, 패드 영역에서 클리어 영역의 제2 보호층(180)이 제거되어 제2 컨택 홀(185)이 형성된다. 제2 컨택 홀(185)에 의해 하부 메탈(270)이 노출된다.
또한, 컨택 영역에서도 클리어 영역의 제2 보호층(180)이 제거되어 제2 컨택 홀(185)이 형성된다. 이때, 컨택 영역에 형성되는 제2 컨택 홀(185)은 도 7 및 도 8에 도시된 바와 같이, 픽셀 바(234)의 상부에 형성되어 픽셀 바(234)를 노출시키게 된다.
픽셀 바(234) 상에 형성되는 제2 컨택 홀(185)은 가로-세로 6um*6um의 크기로 형성된다.
상기 제1 컨택 홀(155) 및 제2 컨택 홀(185)은 하프톤 마스크의 클리어 영역을 이용하여 형성된다.
이어서, 도 13을 참조하면, 패드 영역 상에 ITO와 같은 투명 전도성 물질로 픽셀 전극(190)을 형성한다.
또한, 패드 영역의 외곽부 및 컨택 영역 상에도 ITO와 같은 투명 전도성 물질로 컨택 패턴(260)을 형성한다.
여기서, 컨택 영역의 픽셀 바(234)와 패드 영역의 픽셀 패드(232)는 이격되도록 형성되어 있어 직접 연결되지 않고, 하부 메탈(270)과 컨택 패턴(260)을 통해 연결된다.
이와 같이, 픽셀 바(234) 상에 형성되는 제2 보호층(180)에 제2 컨택 홀(185)을 형성하고, 컨택 패턴(260)을 브리지로 이용하여 픽셀 바(234)와 픽셀 패드(232)를 연결시킨다.
이러한, 컨택 패턴(260)은 픽셀 영역의 공통 전극(160)과 동일 레이어 상에서 투명 전도성 물질(ITO)로 형성되며, 픽셀 패드(232)와 연결된 하부 메탈(270)에 컨택 패턴(260)을 연결시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택이 이루어지도록 한다.
픽셀 바(234)는 20um의 폭 및 36um의 길이를 가지도록 형성되고, 제1 컨택 홀(155)과 중첩되지 않도록 5um의 간격을 두고 형성된다.
제 2 컨택 홀(185)의 사이즈는 하부 메탈(270)의 사이즈와 유사하도록 형성된다. 하부 메탈(270)과 컨택 패턴(260)의 컨택이 원활하게 이루어질 수 있도록 제2 컨택 홀(185) 사이즈보다 편측이 10um 작도록 하부 메탈(270)을 형성한다.
제1 컨택 홀(155)의 경계면에서 픽셀 바(234)의 컨택이 끊어지는 것을 방지하기 위해, 컨택 영역에서 하부 메탈(270)의 길이를 신장시켜 픽셀 바(234)와 픽셀 패드(232)의 컨택을 위한 브리지로 이용하게 된다.
픽셀 바(234)의 컨택을 위한 브리지로 기능하는 하부 메탈(270)은 픽셀 바(234)의 하부까지 그 길이가 신장될 수 있다. 이때, 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈을 모두 이용하여 하부 메탈(270)의 길이를 신장시킬 수도 있고, 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 하나만을 이용하여 하부 메탈(270)의 길이를 신장시킬 수도 있다.
본 발명의 구성들의 상대 크기를 비교하면, 제1 보호층의 클리어 영역이 가장 크고, 다음으로 하부 메탈(270)이 큰 크기를 가진다. 다음으로 픽셀 전극(190)이 가장 작은 크기를 가진다. 그리고, 픽셀 전극(190)과 제2 보호층(180)의 클리어 영역은 동일한 크기를 가지게 된다(제1 보호층(PAS1)의 클리어 영역 > 하부 메탈 > 픽셀 전극 = 제2 보호층(PAS2)의 클리어 영역).
본 발명의 다른 실시 예에서, 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부(240, unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미(250, bump_input_dmy, bump_output_dmy)도 상술한 유닛 온-오프 패드부(230, unit_on-off_pad)와 동일하게, 하부 메탈(270)과 컨택 패턴(260)을 브리지로 이용하여 패드 패턴들과 신호 라인(쇼팅 바)의 컨택이 이루어지도록 할 수 있다.
패드 영역에 형성되는 제2 보호층(180)의 제2 컨택 홀(185) 및 픽셀 패드(232)의 사이지는 변경될 수 있으며, 프로브 팁(probe tip)으로 검사가 가능한 수준의 사이즈이면 된다.
상술한 본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하여 제조 효율을 높일 수 있다.
또한, 픽셀 전극(190)의 형성 시, 리프트 오프(lift off) 공정에 의한 픽셀 전극(190)의 유실로 인해 발생되는 패드 영역에서 픽셀 바(234)가 단선되는 것을 방지할 수 있다. 이를 통해, 패드부에 형성되는 픽셀 바의 컨택 성능을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시 영역 200: 비 표시 영역
110: 글래스 기판 120: 차광층
122: 버퍼층 130: 액티브
132: 소스 134: 드레인
136: 게이트 절연층 138: 게이트
140: 층간 절연층 145: 데이터 컨택
150: 제1 보호층 155: 제1 컨택 홀
160: 공통 전극 170: 터치 센싱 라인
180: 제2 보호층 185: 제2 컨택 홀
190: 픽셀 전극 195: 포토레지스트
230: 유닛 온-오프 패드부 232: 픽셀 패드
234: 픽셀 바 260: 컨택 패턴
270: 하부 메탈
240: 유닛 FPC 패드부/유닛 FPC 쇼팅 연결부
250: 범프 인풋 더미/범프 아웃풋 더미

Claims (15)

  1. 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치에 있어서,
    상기 패드 영역의 제1 컨택 홀 영역과, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 형성된 하부 메탈;
    상기 제1 보호층 및 하부 메탈을 덮도록 형성된 제2 보호층;
    상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 형성된 제2 컨택 홀;
    상기 패드 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 픽셀 전극; 및
    상기 컨택 영역에 투명 전도성 물질로 상기 하부 메탈 상부에 형성된 컨택 패턴을 포함하고,
    상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바는 상기 하부 메탈이 브리지로 기능하여 연결되고,
    상기 컨택 패턴은 픽셀 영역의 공통 전극과 동일 레이어 상에 형성되고,
    상기 컨택 패턴은 상기 픽셀 패드와 연결된 상기 하부 메탈에 연결되어 상기 픽셀 바와 상기 픽셀 패드의 컨택이 이루어지도록 하는 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 픽셀 바 상에 형성된 제2 컨택 홀은 가로 6um 및 세로 6um의 크기로 형성된 것을 특징으로 하는 액정 표시장치.
  3. 제 1 항에 있어서,
    상기 픽셀 바는 20um의 폭 및 36um의 길이를 가지도록 형성되고,
    상기 픽셀 바는 상기 제1 컨택 홀로부터 5um 거리를 두고 이격되도록 형성된 것을 특징으로 하는 액정 표시장치.
  4. 제 1 항에 있어서,
    상기 하부 메탈의 사이즈는 상기 제2 컨택 홀의 편측보다 10um 작도록 형성된 것을 특징으로 하는 액정 표시장치.
  5. 제 1 항에 있어서,
    상기 패드부는 유닛 온-오프 패드부, 유닛 FPC 패드/유닛 FPC 쇼팅 연결부(unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미를 포함하는 것을 특징으로 하는 액정 표시장치.
  6. 픽셀 패드가 형성된 패드 영역 및 픽셀 바가 형성된 컨택 영역을 포함하는 패드부가 패널 외곽부에 형성되는 액정 표시장치의 제조방법에 있어서,
    상기 패드 영역 및 컨택 영역에 제1 보호층을 형성하고, 상기 제1 보호층의 일부를 제거하여 제1 컨택 홀을 형성하는 단계;
    상기 패드 영역의 제1 컨택 홀 영역에 하부 메탈을 형성하고, 상기 컨택 영역의 제1 컨택 홀 영역 및 제1 보호층 상부에 하부 메탈을 형성하는 단계;
    상기 제1 보호층 및 하부 메탈을 덮도록 제2 보호층을 형성하는 단계;
    상기 패드 영역에서 하부 메탈과 중첩되는 영역의 제2 보호층 및 상기 컨택 영역의 컨택 바와 중첩되는 영역에 제2 보호층을 제거하여 제2 컨택 홀을 형성하는 단계;
    상기 패드 영역에 투명 전도성 물질을 도포하여 픽셀 전극을 형성하는 단계; 및
    상기 컨택 영역에 투명 전도성 물질을 도포하여 컨택 패턴을 형성하는 단계를 포함하고,
    상기 하부 메탈을 브리지로 이용하여 상기 패드 영역의 픽셀 패드와 상기 컨택 영역의 픽셀 바를 연결시키고,
    상기 컨택 패턴은 픽셀 영역의 공통 전극과 동일 레이어 상에 형성되고,
    상기 컨택 패턴은 상기 픽셀 패드와 연결된 상기 하부 메탈에 연결되어 상기 픽셀 바와 상기 픽셀 패드의 컨택이 이루어지도록 하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 제1 컨택 홀 및 제2 컨택 홀은 하프톤 마스크의 클리어 영역을 이용하여 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 픽셀 바 상에 형성된 제2 컨택 홀은 가로 6um 및 세로 6um의 크기로 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 픽셀 바는 20um의 폭 및 36um의 길이를 가지도록 형성되고,
    상기 픽셀 바는 상기 제1 컨택 홀로부터 5um 거리를 두고 이격되도록 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  10. 제 6 항에 있어서,
    상기 하부 메탈의 사이즈는 상기 제2 컨택 홀의 편측보다 10um 작도록 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  11. 제 6 항에 있어서,
    상기 하부 메탈은 표시 영역에 형성되는 터치 센싱 라인의 메탈과 공통 전극의 투명 메탈 중 적어도 하나로 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  12. 제 6 항에 있어서,
    상기 패드부는 유닛 온-오프 패드부, 유닛 FPC 패드/유닛 FPC 쇼팅 연결부(unit_fpc_pad, unit_fpc_shorting) 및 범프 인풋 더미/범프 아웃풋 더미를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  13. 제 6 항에 있어서,
    상기 제2 컨택 홀은 프로브 팁(probe tip)으로 검사가 가능한 크기를 가지도록 형성되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  14. 제 6 항에 있어서,
    상기 하부 메탈은 상기 제2 보호층의 식각 시 에치 스톱(etch stop)으로 기능하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  15. 제 6 항에 있어서,
    상기 제2 컨택 홀을 형성하는 공정에 있어서,
    상기 제2 보호층 상에 포토레지스트를 도포한 후, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 노멀 영역, 하프톤 영역 및 클리어 영역을 형성하는 단계를 더 포함하고,
    상기 클리어 영역을 통해 상기 제2 보호층을 제거하여 상기 제2 컨택 홀을 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
KR1020110097759A 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법 Expired - Fee Related KR101863148B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110097759A KR101863148B1 (ko) 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법
US13/627,589 US9720295B2 (en) 2011-09-27 2012-09-26 Liquid crystal display device and method for manufacturing the same
US15/647,215 US10437118B2 (en) 2011-09-27 2017-07-11 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097759A KR101863148B1 (ko) 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130033828A KR20130033828A (ko) 2013-04-04
KR101863148B1 true KR101863148B1 (ko) 2018-06-01

Family

ID=48436127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097759A Expired - Fee Related KR101863148B1 (ko) 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101863148B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018081953A1 (en) * 2016-11-02 2018-05-11 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
JP2020187246A (ja) * 2019-05-14 2020-11-19 Jsr株式会社 感放射線性樹脂組成物を用いた電子装置の製造方法、感放射線性樹脂組成物、絶縁膜及び絶縁膜を備えた電子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP4487318B2 (ja) * 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101695285B1 (ko) * 2009-12-22 2017-01-24 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20130033828A (ko) 2013-04-04

Similar Documents

Publication Publication Date Title
US10437118B2 (en) Liquid crystal display device and method for manufacturing the same
US11237421B2 (en) Display device
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
KR101887371B1 (ko) 액정 표시장치와 이의 제조방법
TWI452384B (zh) 具有內建觸控螢幕之液晶顯示裝置及其製造方法
TWI454789B (zh) 具有內建觸控螢幕之液晶顯示裝置及其製造方法
KR101749146B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
JP5392670B2 (ja) 液晶表示装置及びその製造方法
KR20120119369A (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110075411A (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110105653A (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR20120119368A (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101885642B1 (ko) 액정 표시장치와 이의 제조방법
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20140138472A (ko) 액정 디스플레이 장치와 이의 제조방법
KR101863153B1 (ko) 액정 표시장치와 이의 제조방법
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR101863148B1 (ko) 액정 표시장치와 이의 제조방법
KR101946901B1 (ko) 액정 표시장치와 이의 제조방법
KR101943019B1 (ko) 액정 표시장치와 이의 제조방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR101962917B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR102272045B1 (ko) 액정 디스플레이 장치의 제조 방법
KR20070025528A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110927

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160920

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110927

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170919

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210415

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240305