[go: up one dir, main page]

KR101862632B1 - 자기 저항 효과 소자의 제조 방법 및 제조 시스템 - Google Patents

자기 저항 효과 소자의 제조 방법 및 제조 시스템 Download PDF

Info

Publication number
KR101862632B1
KR101862632B1 KR1020167008946A KR20167008946A KR101862632B1 KR 101862632 B1 KR101862632 B1 KR 101862632B1 KR 1020167008946 A KR1020167008946 A KR 1020167008946A KR 20167008946 A KR20167008946 A KR 20167008946A KR 101862632 B1 KR101862632 B1 KR 101862632B1
Authority
KR
South Korea
Prior art keywords
layer
gas
etching
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020167008946A
Other languages
English (en)
Other versions
KR20160055187A (ko
Inventor
마리에 하야시
기요타카 사카모토
마사요시 이케다
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20160055187A publication Critical patent/KR20160055187A/ko
Application granted granted Critical
Publication of KR101862632B1 publication Critical patent/KR101862632B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

자기 저항 효과 소자의 가일층의 미세화, 집적도 가일층의 증대를 실현함과 함께, 높은 자기 특성을 갖는 자기 저항 효과 소자를 제조할 수 있는 자기 저항 효과 소자의 제조 방법 및 제조 시스템을 제공한다. 자기 저항 효과 소자의 제조 방법은, 기판(100) 상에, 2개의 자성층 중 한쪽의 층(103)과, 터널 장벽층을 구성하는 층(104)과, 2개의 자성층 중 다른 쪽의 층(105)을 구비한 적층체를 준비하는 공정(S121)과, 상기 적층체를 에칭에 의해 복수로 분리하고, 상기 기판 상에 분리된 복수의 적층체를 형성하는 공정(S122)과, 상기 분리된 복수의 적층체의 측부에 감압 가능한 처리 챔버(501) 내에서 이온 빔을 조사하는 공정(S123)과, 상기 이온 빔의 조사 후, 상기 처리 챔버 내에 산화성 가스 또는 질화성 가스를 도입하고, 상기 복수의 적층체의 표면에 산화층 또는 질화층을 형성하는 공정(S124)을 포함한다.

Description

자기 저항 효과 소자의 제조 방법 및 제조 시스템{PRODUCTION METHOD AND PRODUCTION SYSTEM FOR MAGNETORESISTANCE ELEMENT}
본 발명은 자기 저항 효과 소자의 제조 방법 및 제조 시스템에 관한 것이다.
MRAM(Magnetic Random Access Memory)는, 터널링 자기 저항 효과(TMR : Tunneling Magneto Resistive)를 이용한 TMR 소자를 갖는 비휘발성 메모리이다. MRAM은, DRAM(Dynamic Random Access Memory) 수준의 높은 집적 밀도와 SRAM(Static Random Access Memory) 수준의 고속성을 가지는 동시에, 무제한으로 데이터가 다시쓰기 가능한 획기적인 차세대 메모리로 주목받고 있다.
TMR 소자는, 예를 들면 신호의 읽기 및 쓰기에 사용하는 워드 선과 비트 선의 교점에 설치된다. TMR 소자는, 그 최하층의 하지층(underlayer)과 최상층의 캡층(cap layer)이 각각 하부 전극과 상부 전극으로 가공되어 배선에 접속됨으로써 전극의 역할을 하는 메모리 셀로서 사용된다.
TMR 소자는, 하부 전극으로부터 상부 전극으로 TMR 소자 내에 전류를 수직으로 흘릴 경우, 강자성층으로서의 자화 자유층의 자화 방향을 자유롭게 바꿈으로써, 절연층에 흐르는 전류의 전기 저항값의 고저(高低)가 변화된다. MRAM은, 각 TMR 소자의 낮은 저항 상태와 높은 저항 상태를 각각 "0" 및 "1"로 세트시켜, 금속 배선과 정보를 교환함으로써, 정보의 읽기, 쓰기를 행한다.
MRAM 등에 적용 가능한 자기 저항 효과 소자의 제조 방법으로서, 특허문헌 1에는, 다층 자성막을 반응성 이온 빔 에칭에 의해 가공할 때 발생하는 다층 자성막에의 데미지를 해결하고자 하는 발명이 개시되어 있다.
이 특허문헌 1에 개시된 발명은, 반응성 이온 빔 에칭에 의한 가공에 의해 다층 자성막에 형성된 데미지층을 이온 빔의 조사에 의해 제거하는 것이다. 특허문헌 1에는, 데미지층을 제거해서 얻어진 청정한 자성막의 표면에 보호막(질화알루미늄 등으로 이루어짐)을 형성하는 것이 개시되어 있다.
국제 공개 공보 WO2007/032379
특허문헌 1에 개시된 발명은, 데미지층의 제거에 의한 자기 특성의 향상에 의해 수율을 개선하고자 하는 것이며, 본 기술분야에 있어서의 공헌도가 매우 크다.
그런데, 이 특허문헌 1이 공개된 2007년 당시와, 오늘날에서, 예를 들면 MRAM 제작시에 달성되는 미세화의 정도가 크게 다르다. MRAM 제작에 2007년과 비교해 16배 정도의 집적도가 요구되는 오늘날, 이 특허문헌 1에 개시되어 있는 기술에서는, 실제 이러한 요구를 만족하는데 반드시 충분하다고는 할 수 없다.
본 발명자들은, 검토 결과, 이온 빔 조사 후, 보호층 형성까지의 동안, 가공된 다층 자성막에 새로운 퇴적물(부착물)이 부착되는 것이, 오늘날 요구되는 미세화와 자기 특성을 동시에 만족시키는데 장해가 될 수 있다는 지견을 얻었다.
본 발명은, 자기 저항 효과 소자의 가일층의 미세화, 즉 집적도의 가일층의 증대를 실현함과 함께, 높은 자기 특성을 갖는 자기 저항 효과 소자를 제조할 수 있는 자기 저항 효과 소자의 제조 방법 및 제조 시스템을 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따라 제공되는 자기 저항 효과 소자의 제조 방법은, 2개의 자성층 사이에 터널 장벽층이 배치되는 자기 저항 효과 소자의 제조 방법으로서, 기판 상에, 상기 2개의 자성층 중 한쪽의 층과, 상기 터널 장벽층을 형성하는 층과, 상기 2개의 자성층 중 다른 쪽의 층을 포함하는 적층막을 준비하는 공정과, 상기 적층막을 에칭에 의해 복수로 분리해서, 상기 기판 상에 분리된 복수의 적층막을 형성하는 공정과, 상기 분리된 복수의 적층막의 측부에 감압 가능한 처리 챔버 내에서 이온 빔을 조사하는 공정과, 상기 이온 빔의 조사 후, 상기 처리 챔버 내에 산화성 가스 또는 질화성 가스를 도입해서, 상기 복수의 적층막의 표면에 산화층 또는 질화층을 형성하는 공정을 포함한다.
또한, 본 발명의 다른 양태에 따라 제공되는 자기 저항 효과 소자의 제조 시스템은, 2개의 자성층 사이에 터널 장벽층이 배치되는 자기 저항 효과 소자의 제조 시스템으로서, 에칭 챔버를 갖고, 상기 에칭 챔버 내에 있어서, 기판 상에, 상기 2개의 자성층 중 한쪽의 층과, 상기 터널 장벽층을 형성하는 층과, 상기 2개의 자성층 중 다른 쪽의 층을 포함하는 적층막을 에칭에 의해 복수로 분리해서, 상기 기판 상에 분리된 복수의 적층막을 형성하도록 구성되는 에칭 장치와, 상기 에칭 챔버에 기판 반송 챔버를 거쳐 접속된 감압 가능한 처리 챔버를 포함하고, 상기 분리된 복수의 적층막의 측부에 상기 처리 챔버 내에서 이온 빔을 조사하도록 구성되는 이온 빔 조사 장치를 갖고, 상기 이온 빔 조사 장치는, 상기 이온 빔의 조사 후에 상기 처리 챔버 내에 산화성 가스 또는 질화성 가스를 도입하도록 구성되는 가스 도입계를 포함한다.
본 발명에 따르면, 자기 저항 효과 소자의 가일층의 미세화, 즉 집적도의 가일층의 증대를 실현함과 함께, 높은 자기 특성을 갖는 자기 저항 효과 소자를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 플로차트.
도 2a는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법으로 얻어지는 자기 저항 효과 소자를 설명하기 위한 모식도(제 1).
도 2b는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법으로 얻어지는 자기 저항 효과 소자를 설명하기 위한 모식도(제 2).
도 3은 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 실시하는데 적합한 제조 시스템을 설명하기 위한 모식도.
도 4는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법에 있어서의 에칭에 적용 가능한 처리 장치를 설명하기 위한 모식도.
도 5는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법에 있어서의 이온빔 조사 및 산화 처리에 적용 가능한 처리 장치를 설명하기 위한 모식도.
도 6a는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법의 효과를 설명하기 위한 도면(제 1).
도 6b는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법의 효과를 설명하기 위한 도면(제 2).
도 6c는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법의 효과를 설명하기 위한 도면(제 3).
도 7a는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 공정 단면도(제 1).
도 7b는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 공정 단면도(제 2).
도 7c는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 공정 단면도(제 3).
도 7d는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 공정 단면도(제 4).
도 7e는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 공정 단면도(제 5).
도 7f는 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 공정 단면도(제 6).
도 8은 Ar 입자의 입사각과 에칭 레이트 사이의 관계를 설명하는 그래프(제 1).
도 9는 Ar 입자의 입사각과 에칭 레이트 사이의 관계를 설명하는 그래프(제 2).
도 10은 본 발명의 일 실시예에 따른 자기 저항 효과 소자의 제조 방법에 있어서의 시퀀스를 설명하는 도면.
도 11은 산화 처리 시간과 산화층의 층 두께와의 관계를 나타내는 그래프.
이하, 도면을 참조하면서 본 발명의 일 실시예를 설명한다. 본 발명은 본원에서 설명하는 실시예에 한정되는 것이 아니고, 본 발명의 요지를 벗어나지 않는 범위에서 적절하게 변경 가능함을 유념한다.
도 1은 본 실시예에 따른 자기 저항 효과 소자의 제조 방법에 있어서 실시되는 공정을 나타내고 있다. 또한, 본 실시예에서는, 자기 저항 효과 소자로서, 터널링 자기 저항 효과(TMR) 소자를 제조할 경우에 대해 설명함을 유념한다. 본 실시예에 따른 자기 저항 효과 소자의 제조 방법은, 도 1에 나타내는 바와 같이, 이 순서로 실시되는 공정 S121, 공정 S122, 공정 S123, 및 공정 S124를 갖는다.
공정 S121은, 기판 상에, 터널 장벽층으로서 기능하는 층을 협지(挾持)하는 2개의 자성층을 구비한 적층막을 준비하는 공정이다.
이 공정 S121은, 일반적으로, 기판 상에 전극층 등을 형성한 후, 자화 자유층 및 자화 고정층으로서 기능하는 자성층, 터널 장벽층으로서 기능하는 절연층을 적층해서, 자화 자유층, 절연층, 및 자화 고정층을 갖는 적층막을 얻는 공정이다. 적층막이 형성되는 기판은, TMR 소자 형성용 기판으로서 사용되는, 예를 들면 실리콘, 유리 등으로 이루어지는 기판이다. 이 공정 S121은, 공지의 기술을 채용해서 실시가 가능하다. 예를 들면, 자화 자유층, 절연층 및 자화 고정층의 형성에는, 스퍼터링법, 화학 기상 성장법(CVD 법) 등의 각종 성막 기술을 사용할 수 있다.
공정 S122은, 공정 S121에서 얻어진 적층막을 에칭에 의해 복수로 분리하여, 기판 상에 분리된 복수의 적층막을 형성하는 공정이다.
이 공정 S122은, 일반적으로 행해지는 적층막에의 하드 마스크층 형성, 포토레지스트 도포, 포토레지스트의 패터닝에 더해 드라이 에칭 처리를 행함으로써, 적층막을 개개의 분리된 복수의 적층막으로 가공하는 공정이다. 분리된 복수의 적층막 각각은 TMR 소자로서 기능한다.
이 공정 S122에 있어서의 드라이 에칭에는, 반응성 이온 에칭이나, 다음에 기술하는 공정 S123에서 사용되는 이온 빔의 조사를 채용할 수 있다. 공정 S122은, 이러한 드라이 에칭을 행할 수 있는 에칭 장치의 에칭 챔버 내에서 행할 수 있다.
공정 S123은, 감압 가능한 챔버 내에 있어서, 공정 S122에서 얻어진 기판 상의 분리된 복수의 적층막의 주로 측부(측벽부)에 이온 빔 조사함으로써, 트리밍 처리를 행하는 공정이다. 이 트리밍 처리는, 공정 S122의 드라이 에칭에 의해 생기는 적층막의 측부(측벽부)의 데미지층, 퇴적물(부착물) 등을 제거하는 것이다. 트리밍 처리에 의해 제거되는 데미지층 등에는, 산화로 인한 데미지층과, 의도하지 않게 적층막의 측부(측벽부)에 부착 및 퇴적되는 물, 유기물, 무기물 등의 퇴적물이 포함된다. 이러한 퇴적물은, 예를 들면 에칭 잔사, 및 에칭 잔사와 에칭 가스 등의 가스와의 반응물이다.
이 공정 S123에는, 플라즈마를 발생시켜 생기는 이온을 빔으로서 취출해서, 그 빔을 가공물에 조사하는 이온 빔 에칭 장치를 채용할 수 있다. 이온을 빔으로서 취출하는 플라즈마의 생성에는, 아르곤(Ar) 가스, 크립톤(Kr) 가스, 또는 크세논(Xe) 가스 등의 불활성 가스를 사용할 수 있다. 이온 빔을 조사하기 위한 플라즈마의 생성에 불활성 가스를 이용함으로써, 이온 빔과 적층막 재료의 반응을 억제할 수 있어, 적층막의 표면을 더 청정한 것으로 할 수 있다.
공정 S124은, 공정 S123에서 이온 빔의 조사를 행한 감압 가능한 챔버 내에 산소(O2) 가스를 도입하여 복수의 적층막의 표면에 산화층을 형성하는 공정이다. 본 실시예에서, 산소 가스를 도입하는 감압 가능한 챔버는, 베이스 압력이 1.3×10-3Pa 이하의 압력으로 되어 있는 것이 바람직하다. 여기서, 산소 가스는 단독으로 도입되어도 되고, 또는 아르곤 가스, 질소(N2) 가스 등의 다른 가스와 혼합하여 도입되어도 된다. 대신, 산소 가스는, 상술한 공정 S123의 플라즈마 생성에 사용된 불활성 가스와 함께 챔버 내에 도입되어도 된다. 이와 같이 산소 가스와 다른 가스를 도입해서 산소 가스의 분압을 조정함으로써, 적층막의 표면에 형성하는 산화층의 층 두께를 쉽게 제어할 수 있다. 또한, 상술한 공정 S123의 플라즈마 생성에 사용된 불활성 가스를 산소 가스와 함께 도입할 경우에는, 추가적인 가스 도입계를 마련할 필요가 없다.
이 공정 S124는 본 실시예의 가장 특징적인 공정이다. 공정 S124는, 공정 S123에 있어서의 이온 빔의 조사를 행한 챔버와 동일한 챔버 내에서 산소 가스를 이용한 산화 처리를 행한다. 동일 챔버 내에서 산화 처리를 행함으로써, 다른 챔버 내에서 산화 처리 등을 행하는 경우에 비해, 다른 챔버에의 기판의 반송시에 생기는 흡착성 분자(H2, H2O, C 등)의 흡착 등에 의해 생길 수 있는 적층막의 표면의 오염을 억제할 수 있다. 따라서, 본 실시예에 따르면, 자기 저항 효과 소자의 가일층의 미세화를 실현함과 함께, 자기 저항 효과 소자의 자기 특성을 향상시킬 수 있다. 이온빔 조사를 방금 행한 챔버 내에의 산소 가스의 도입은 이온 빔의 조사에 이어서, 즉 이온 빔의 조사 후, 챔버에 대해 기판 반입출구가 되는 게이트 밸브 등을 개방하지 않고, 행할 수 있음을 유념해야 한다. 이에 따라, 적층막의 표면의 오염을 확실하게 억제할 수 있다.
공정 S124 후에, 이렇게 형성된 산화층 상에 보호층(보호막)을 형성하는 것도 가능하다. 흡착성 분자의 부착이 억제된 표면에 형성된 산화층 상에 더 보호층이 형성됨으로써, 충분한 보호 기능이 도모될 수 있다. 이렇게 형성하는 보호층으로서, 질화막이 적합하며, 보다 구체적으로는 질화실리콘막(SiN막)을 들 수 있다. 그 외에도, 구체적으로는, 보호막의 예로서, 질화알루미늄막(AlN막), 실리콘산질화막(SiON막) 등도 들 수 있다. 또한, 보호층의 성막 방법은, 특별히 한정되지 않고, CVD 법, 스퍼터링법 등을 이용할 수 있다.
도 2a 및 도 2b에 본 실시예에 따른 자기 저항 효과 소자의 제조 방법에 의해 제조되는 TMR 소자의 가공 전후의 개요를 모식적으로 나타낸다.
일반적으로, TMR 소자의 제조는, 기판 상에 성막된 자기 저항 효과막을 이온 빔 에칭(IBE)이나 반응성 이온 에칭(RIE)이나 반응성 이온 빔 에칭 등의 에칭 처리로 가공하는 공정을 포함하는 프로세스로 진행된다.
TMR 소자의 가공 전의 개요를 도 2a에, 가공 후의 개요를 도 2b에 나타낸다.
도 2a에서, 241은 포토레지스트 또는 하드 마스크, 242는 상부 전극을 나타내고 있다. 여기에서, 상부 전극(242)의 하부에는, 아래에서 설명하는 자화 자유층, 터널 장벽층, 자화 고정층, 반강자성층, 및 하부 전극이 상부 전극(242) 측으로부터 기판 측을 향해 기판 상에 이 순서로 적층되어 있다.
원하는 패턴으로 가공된 포토레지스트 또는 하드 마스크(241)를 이용하여 상부 전극(242) 및 그보다 하부의 층이 가공된다.
도 2b에서, 201은 기판을, 240은 TMR 소자를 나타내고 있다. 여기에서, 각 TMR 소자(240)의 외측에는, 본래, 산화층(산화막)이 형성되어 있지만, 적층 구조가 이해되기 쉽도록, 여기에서는 산화층을 생략해서 나타내고 있다.
도 2b에서는, 자화 고정층이 하부에 위치하는 바텀 핀 구조를 나타내고 있다. TMR 소자(240)는, 기본 구조가 되는 상부 전극(242), 자화 자유층(243), 터널 장벽층(244), 및 자화 고정층(245)과, 반강자성층(246), 및 하부 전극(247)을 포함한다.
상부 전극(242) 및 하부 전극(247)을 구성하는 재료로서는, Ta, Ru, Ti 등이 바람직하게 사용된다. 자화 자유층(243) 및 자화 고정층(245)을 구성하는 재료로는, CoFeB 합금 또는 Co, Fe, Ni 등 중 적어도 하나 이상의 합금으로 이루어지는 재료를, 1층 또는 2층 이상 적층한 구조가 이용된다. 터널 장벽층(244)을 구성하는 재료로서는, 산화알루미늄(Al2O3) 또는 산화마그네슘(MgO)이 바람직하다. 그 외, Mg, Al, Ti, Zn, Hf, Ge, 및 Si 중 적어도 하나 이상을 함유하는 산화물이어도 된다. 반강자성층(246)을 구성하는 재료로서는, PtMn이나 IrMn 등이 사용된다.
여기서, TMR 소자(240)에서는, 2개의 강자성층인 자화 고정층(245)과 자화 자유층(243) 사이에 터널 장벽층(244)이 협지되어 있다. 따라서, 자화 고정층(245)을 한 쪽의 자성층, 자화 자유층(243)을 다른 쪽의 자성층으로 파악할 수 있다.
본 실시예에서는, TMR 소자로서, 자화 고정층이 터널 장벽층보다 하방에 위치하는, 이른바 바텀 핀 구조를 이용하여 설명했다. 그러나, TMR 소자의 구조는 특별히 한정되는 것은 아니다. 실제, TMR 소자의 구조로서는, 자화 고정층이 터널 장벽층보다 위쪽에 위치하는, 이른바 톱 핀 구조에 있어서도, 본 발명을 적절히 사용하는 것이 가능하다.
도 3에, 본 실시예에 따른 자기 저항 효과 소자의 제조 방법을 실시하는데 적합한 제조 시스템의 일례를 모식적으로 나타낸다. 제조 시스템은, 상술한 공정을 실시하기 위한 챔버로서, 에칭 챔버(303), 처리 챔버(304), 및 보호층 형성 챔버(305)를 갖고 있다. 또한, 제조 시스템은, 기판 반송 챔버로서의 진공 반송 챔버(302)와, 웨이퍼 로더(301)를 갖고 있다.
도 3에 있어서, 에칭 챔버(303)는, 도 1에 나타내는 공정 S122의 에칭을 행하기 위한 챔버이다. 에칭 챔버(303)는, 일반적으로 반응성 이온 에칭이 가능한 챔버이다.
처리 챔버(304)는, 도 1에 나타내는 공정 S123의 이온 빔 조사와, 공정 S124의 산화층 형성을 위한 챔버이다. 처리 챔버(304)에는, 처리 챔버(304)에 산소 가스의 도입이 가능한 수단과, 처리 챔버(304) 내에 있어서 이온 빔 에칭이 가능한 수단이 배치되어 있다.
보호층 형성 챔버(305)는, 처리 챔버(304) 내에서 형성된 산화층 상에 필요에 따라 보호층(보호막)을 형성하는 처리를 행하는 챔버이다.
진공 반송 챔버(302)에는, 게이트 밸브 등의 차폐 수단(도시 생략)을 통해, 에칭 챔버(303), 처리 챔버(304) 및 보호층 형성 챔버(305)가 각각 진공 반송 챔버(302)와 연통 가능하게 설치되어 있다.
진공 반송 챔버(302), 에칭 챔버(303), 이온 빔 조사 및 산화 처리를 행하는 처리 챔버(304) 및 보호층 형성 챔버(305)는, 각각 감압 가능한 챔버로 할 수 있다.
진공 반송 챔버(302)에는, 또한 웨이퍼 로더(301)가 설치된다. 이 웨이퍼 로더(301)를 통해, 가공 전의 소자를 진공 반송 챔버(302)에 로딩하고, 가공 완료 후의 소자를 언로딩할 수 있다. 여기에서, 가공 전의 소자란, 기판 상에 터널 장벽층으로서 기능하는 층을 협지하는 2개의 자성층을 구비한 적층막의 형태이다. 가공 전의 소자는, 도 1에 나타내는 공정 S121을 실시하는 스퍼터링 장치 등의 성막 장치에 의해 준비된다. 가공 전의 소자를 준비하는 성막 장치는, 도 3에 나타내는 제조 시스템과는 별개의 독립적인 것이어도 되고, 또는 도 3에 나타내는 제조 시스템에 포함되어도 된다. 후자의 경우, 공정 S121을 실시하는 성막 장치의 성막을 행하는 성막 챔버는, 게이트 밸브 등의 차폐 수단을 통해 진공 반송 챔버(302)에 연통 가능하게 설치된다.
진공 반송 챔버(302) 내에는, 도시하지 않은 기판 반송 수단이 설치되어 있으며, 로딩된 가공 전의 소자를 화살표(321, 322, 323, 324)로 나타내는 바와 같이 각 챔버로 순차적으로 반송할 수 있도록 되어 있다. 도 3에 화살표(321, 322, 323, 324)로 나타나 있는 가공 전의 소자의 이송은, 진공을 깨지 않고, 진공 반송 챔버(302)를 통해, 일관되게 진공 상태(감압 하의 상태)로 행할 수 있다.
도 4는, 본 실시예의 에칭에 적용 가능한 처리 장치로서 채용 가능한 반응성 이온 에칭 장치의 모식도이다.
도 4에 나타낸 에칭 장치는, 진공 용기(400), 및 진공 용기(400)에 대해 내부 공간이 연통되도록 기밀로 접속된 유전체 벽 용기(406)를 갖는다. 또한, 진공 용기(400)는, 상기 도 3에 나타내는 에칭 챔버(303)에 상당함을 유념한다.
진공 용기(400)는 내부가 배기계(430)에 의해 배기된다. 진공 용기(400)에는, 도시하지 않은 게이트 밸브를 통해 기판(201)이 로딩된다. 진공 용기(400) 내에 로딩된 기판(201)은 기판 홀더(440)에 유지된다. 기판(201)은, 터널 장벽층으로 기능하는 층과, 이 층을 협지하는 2개의 자성층을 갖는 적층막이 형성된 것이다.
기판 홀더(440)는, 온도 제어 메커니즘(450)에 의해 소정 온도로 유지하는 것이 가능하다. 또한, 기판 홀더(440)에는, 기판(201)에 바이어스 전압을 인가하기 위한 바이어스용 전원(460)이 접속되어 있다.
또한, 진공 용기(400)에는, 에칭 가스를 진공 용기(400) 내에 도입하기 위한 가스 도입계(410)가 접속되어 있다. 에칭 가스로서는, 특별히 한정되지 않고 다양한 에칭 가스를 사용할 수 있다. 예를 들면, 에칭 가스로서, 메탄올(CH3OH) 가스 등의 수산기를 적어도 1개 이상 갖는 알코올 가스를 사용할 수 있다.
진공 용기(400)의 측벽의 외측에는, 다수의 측벽용 자석(420)이 나란히 배치된다. 측벽용 자석(420)은, 커스프(cusp) 자장을 진공 용기(400)의 측벽의 내면을 따라 형성한다. 이 커스프 자장에 의해 진공 용기(400)의 측벽의 내면에의 플라즈마의 확산이 방지되고 있다.
또한, 유전체 벽 용기(406)에 대해서는, 유전체 벽 용기(406)의 내부에 플라즈마(P)를 형성하기 위한 플라즈마원이 설치되어 있다. 플라즈마원은, 유전체 벽 용기(406) 내에 유도 자계를 발생시키는 안테나(402)와, 안테나(402)에 도시하지 않은 정합 박스를 통해 전송로(404)를 거쳐 접속되는 고주파 전원(403)과, 전자석(405)을 갖는다. 안테나(402)는 유전체 벽 용기(406)의 둘레에 배치되어 있다. 전자석(405)은 유전체 벽 용기(406) 및 안테나(402)의 둘레에 배치되어 있다.
이 에칭 장치를 이용하면, 다음과 같이 해서 에칭 처리가 이루어진다.
먼저, 가스 도입계(410)를 동작시켜, 에칭 가스가 모여 있는 가스 실린더로부터 배관, 밸브, 및 유량 조정기를 통해, 소정의 플로우 레이트로 에칭 가스를 진공 용기(400) 내에 도입한다. 도입된 에칭 가스는, 진공 용기(400) 내를 경유하여 유전체 벽 용기(406) 내로 확산된다.
다음으로, 플라즈마원을 동작시켜 플라즈마(P)를 형성한다. 플라즈마원을 동작시키면, 전자석(405)은, 유전체 벽 용기(406) 내에 소정의 자계를 발생시킨다. 고주파 전원(403)은, 안테나(402)에 공급되는 고주파 전력(소스 전력)을 발생시킨다. 플라즈마용 고주파 전원(403)이 발생시킨 고주파의 인가에 의해, 안테나(402)에 전류가 흐르고, 유전체 벽 용기(406)의 내부에 플라즈마(P)가 형성된다.
이렇게 형성된 플라즈마(P)는 유전체 벽 용기(406)로부터 진공 용기(400) 내에 확산되고, 기판(201)의 표면 부근에 도달함으로써 기판(201)의 표면이 에칭된다.
구체적으로 설명하면, 기판(201) 상에 배치된 자기 저항 효과막을 구성하는 적층막 상에는, 예를 들면 메모리 패턴 형상으로 패터닝된 포토레지스트 또는 하드 마스크가 형성되어 있다. 적층막은, 이 포토레지스트 또는 하드 마스크를 마스크로 사용해서 플라즈마(P)에 의해 에칭이 실시된다. 이에 따라, 기판(201) 상에는, 개개로 분리된 복수의 적층막이 형성된다.
여기서, 처리 동안, 바이어스 전원(460)을 작동시켜, 기판(201)에 음의 직류 분의 전압인 셀프 바이어스 전압을 인가해서, 플라즈마로부터 기판(201)의 표면에의 이온의 입사 에너지를 제어해도 된다.
도 5는, 이온빔 조사 처리와, 산화 처리에 의한 산화층 형성을 행할 수 있는 처리 장치를 나타내는 모식도이다.
도 5에 나타내는 처리 장치는 이온 빔 에칭 장치(이온 빔 조사 장치)이며, 처리 챔버(501)와 플라즈마 발생 챔버(502)를 구비하고 있다. 처리 챔버(501)에는 배기 펌프(503)가 접속되어 있다. 처리 챔버(501) 내에는, 후술하는 바와 같이, 이온 빔 에칭에 의한 에칭 처리뿐만 아니라, 산소 가스의 도입에 의한 산화 처리를 실시하는 것이 가능하게 되어 있다. 처리 챔버(501)은, 상술한 도 3에 나타내는 처리 챔버(304)에 상당함을 유념한다.
플라즈마 발생 챔버(502)에는, 벨자(504), 제 1 가스 도입부(505), RF 안테나(506), 정합 박스(507), 전자기 코일(508)이 설치되어 있다. 플라즈마 발생 챔버(502)와 처리 챔버(501)와의 경계에는, 인출 전극(그리드)(509)이 설치되어 있다. 인출 전극(509)은, 3개의 전극(515, 516, 517)을 포함한다. 3개의 전극(515, 516, 517)은, 각각 그리드 패턴으로 형성된 개구부를 갖는 판상(板狀)의 전극이며, 서로 평행하게 배치되어 있다.
처리 챔버(501) 내에는, 플라즈마 발생 챔버(502) 측에 ESC 전극(512)을 갖는 기판 홀더(510)가 설치되어 있다. 처리할 기판(201)은, ESC 전극(512) 상에 재치(載置)되며, 정전 흡착에 의해 ESC 전극(512) 상에 유지된다.
플라즈마 발생 챔버(502)에서는, 제 1 가스 도입부(505)로부터 에칭 가스를 도입하고, RF 안테나(506)에 고주파를 인가함으로써 플라즈마 발생 챔버(502) 내에 에칭 가스의 플라즈마를 발생시킬 수 있다. 여기에서, 제 1 가스 도입부(505)로부터 도입하는 에칭 가스는 특별히 한정되는 것은 아니지만, 에칭 가스로서는, 예를 들면 아르곤 가스 등의 불활성 가스를 사용할 수 있다.
그리고, 인출 전극(509)에 직류 전압을 인가하여, 플라즈마 발생 챔버(502) 내의 이온을 빔으로서 인출하고, 이렇게 인출된 이온빔을 기판(201)에 조사한다. 이러한 방식으로, 기판(201)의 처리가 행해진다. 인출된 이온빔은, 도시 생략한 뉴트럴라이저에 의해 전기적으로 중화된다. 그리고, 중화된 이온 빔이 기판(201)에 조사함으로써, 기판(201)의 차지 업이 방지된다.
기판 홀더(510)는 이온 빔에 대해 임의의 각도로 경사질 수 있다. 기판 홀더(510)는 기판(201)을 그 면내 방향에서 회전(기판(201)을 그 축에서 자전시킴)할 수 있는 구조로 되어 있다. 이러한 기판 홀더(510)에 의해, 후술하는 바와 같이 기판(201) 상에 형성된 복수의 적층막의 측벽부에 소정의 입사 각도로 이온 빔을 조사할 수 있음과 함께, 기판(201)의 전체면에 걸쳐 균일하게 이온 빔을 조사할 수 있다.
또한, 처리 챔버(501)에는 제 2 가스 도입부(514)가 설치되어 있고, 제 2 가스 도입부(514)로부터 프로세스 가스로서 산화 처리를 위한 산소 가스를 처리 챔버(501) 내에 도입할 수 있다. 또한, 제 1 가스 도입부(505)로부터도, 제 2 가스 도입부(514)와 마찬가지로, 플라즈마 발생 챔버(502)를 거쳐, 처리 챔버(501) 내에 산소 가스를 도입할 수 있다. 또한, 제 2 가스 도입부(514) 또는 제 1 가스 도입부(505)로부터 도입하는 산소 가스는, 산소 가스 단독이어도 되고, 또는 아르곤 가스 또는 질소 가스 등의 다른 가스와 혼합되어 있어도 된다.
도 4에 나타내는 반응성 이온 에칭 장치를 이용하여 기판(201) 상의 자기 저항 효과막을 구성하는 적층막에 에칭이 실시되어, 복수의 적층막이 형성될 때에는, 복수의 적층막의 측벽부에 데미지층 등이 생긴다. 도 5에 나타내는 이온빔 에칭 장치에서는, 복수의 적층막의 측벽부에 생기는 데미지층 등의 트리밍 처리가 가능하다. 이 트리밍 처리에서는, 산화에 의한 데미지층, 및 적층막의 측벽부에 부착되어 퇴적되는 물, 유기물, 무기물 등의 퇴적물이 제거된다.
상기 트리밍 처리를 행한 후, 제 2 가스 도입부(514) 또는 제 1 가스 도입부(505)로부터 산소 가스를 처리 챔버(501) 내에 도입하고, 트리밍 처리 후의 청정한 측벽부를 갖는 적층막에 대해 산화 처리를 행한다. 여기에서, 제 2 가스 도입부(514) 및 제 1 가스 도입부(505)의 2개의 도입부로부터 산소 가스를 처리 챔버(501) 내에 도입할 수 있다. 이렇게 산소 가스를 이용한 산화 처리에 의해, 복수의 적층막의 표층부를 산화하여 복수의 적층막의 표면에 산화층이 형성된다.
상술한 바와 같이, 본 실시예에서는, 이온빔의 조사를 행한 챔버인 처리 챔버(501) 내에 있어서, 이온 빔의 조사에 이어서 산소 가스에 의한 산화 처리가 행해진다. 따라서, 본 실시예에 있어서, 이온 빔의 조사를 행한 챔버와 동일한 챔버 내에서, 기판을 당해 챔버의 외부로 언로딩하지 않고 산화 처리를 행하는 것이 가장 특징적이다.
동일한 챔버 내에서 산화 처리를 행할 경우, 트리밍 처리 후의 적층막에 있어서의 청정한 측벽부에의 산화 처리가 가능하다. 또한, 이것에 더해, 다른 챔버 내에서 산화 처리를 행할 경우에 비해, 다른 챔버에의 기판의 반송시에 생기는 흡착성 분자(H2, H2O, C 등)의 흡착 등에 의한 오염을 억제할 수 있다.
도 6a 내지 도 6c는 본 실시예에 있어서의 효과를 설명하는 도면이다.
도 6a는, 본 실시예에 따라 형성된 MRAM 내에 사용되는 자성층인 코발트 철층을 산화 처리했을 때의 산화막(산화층)을 X선 반사도 측정에 의해 분석한 스펙트럼을 나타내고 있다. 가로축은 X선의 반사각, 종축은 반사된 X선의 반사도를 나타낸다.
여기서, 산화막은, 도 3에 나타내는 이온 빔 조사와 산화 처리를 행할 수 있는 처리 챔버(304) 내에 산소 가스를 50 SCCM의 플로우 레이트로 도입하여 1분간의 산화 처리를 행해서 형성했다. 이 프로세스의 챔버(304) 내의 산소 분압은 1.3×10-2Pa였다.
이 도 6a에 나타내는 데이터를 해석함으로써 산화막의 막 두께가 1.65㎚임을 알았다.
이렇게 형성된 산화막을 갖는 샘플에 대해, 별개의 챔버에 도입해서 5분간 대기시킨 후, 이전과 마찬가지인 측정을 했다. 이 결과를 도 6c에 나타낸다.
도 6c에서 얻어진 막 두께는 1.79㎚로, 도 6a에서 얻어진 막 두께보다 약간 증가하고 있다. 막 두께보다 중요한 것은 양자의 파형이 매우 비슷하다는 점이다. 이것은, 앞서 형성된 산화막이 다른 챔버에서 5분 방치되어도 유지되어 있음을 증명한다.
한편, 본 실시예에 따른 산화 처리를 행하지 않은 샘플을 앞의 다른 챔버에서 5분간 방치한 후, 원래의 IBE 챔버에 되돌려 다시 산화 처리를 했다. 이렇게 준비된 샘플의 해석 결과를 도 6b에 나타낸다.
도 6b에 나타내는 스펙트럼은, 분명히 도 6a 및 도 6c에 나타내는 스펙트럼과는 다른 파형을 나타내고 있다. 그리고, 도 6b에서 얻어진 막 두께는 1.38㎚로 얇은 것이었다.
이는, 본 실시예에 따른 산화 처리를 행하지 않을 경우, 다른 챔버 내에서, IBE에서 나타난 청정 표면에 표면 오염이 발생함으로써, 산화가 잘 진행되지 않았던 것으로 생각할 수 있다. 그래서, IBE 처리를 행한 동일 챔버 내에서 신속하게 표면을 산화시키는 것이 중요하다는 것이 이해된다. 이상의 결과에서, IBE 처리와 산화 처리를 동일 챔버 내에서 실시하는 본 실시예에 따르면, 적층막의 표면에 산화층을 양호하게 형성할 수 있음이 증명된다. 따라서, 본 실시예에 따르면, 적층막의 표면에 양호하게 형성된 산화층에 의해, 흡착성 분자의 흡착 등에 의한 적층막의 오염을 억제할 수 있다는 뛰어난 효과를 나타낼 수 있다.
본 실시예에 있어서, 산소 가스의 도입은, 이온 빔을 조사하기 위한 플라즈마 생성이 종료된 후 행해지는 것이 바람직하다. 이에 따라, 플라즈마 생성에 의한 이온 빔의 조사 처리와 산화 처리의 각각을 확실하게 행할 수 있다.
또한, 산화층을 형성할 때의 산소 가스의 분압은, 1.0×10-1Pa 내지 2.0×10-3Pa의 범위 내인 것이 바람직하다. 그리고, 이러한 산소 가스 분압 하에서 산화 처리를 행하는 처리 시간은 10초 내지 5분의 범위 내인 것이 바람직하다. 이러한 조건은, 오늘날의 MRAM 등에 요구되는 미세화의 설계 룰과, 산화층의 층 두께를 고려한 결정되는 것이다.
또한, 산화층의 층 두께는 1.5㎚ 내지 3.0㎚의 범위 내로 하는 것이 바람직하다. 산화층의 층 두께를 각각 1.5㎚ 이상으로 함으로써, 흡착 분자의 흡착 등에 의한 오염을 확실하게 방지할 수 있다. 한편, 산화층의 층 두께를 각각 3.0㎚ 이하로 함으로써, 처리 시간을 단축하여 높은 처리 효율을 확보할 수 있다.
여기에서, TMR 소자의 측벽을 트리밍한 후 챔버(304) 내에 도입하는 가스로서는, 산소 가스 이외에도 질소 가스가 바람직하게 사용될 수 있다. 질소는 산소에 비해 반응이 완만하기 때문에, 질소 가스의 이용은, TMR 소자의 미세화가 진행됨에 따라 TMR 소자의 표면에 형성하는 반응막을 더 얇게 하고 싶은 경우 등에 유효하다.
다음으로, 도 7a 내지 도 7f를 참조하여, 본 실시예에 따른 자기 저항 효과 소자의 제조 방법을 상세하게 설명한다.
먼저, 기판(100) 상에, 하부 전극층(101), 반강자성층(102), 자화 고정층(103), 터널 장벽층(104), 자화 자유층(105), 및 상부 전극층(106)을 포함하는 자성체 다층막을 형성한다.
자화 고정층(103)과 자화 자유층(105)의 각각은, 도 7a에 도시된 바와 같은 단층일 필요는 없고, 여러 층이 다층막으로 형성되어도 상관없음을 유념한다. 또한, 자화 고정층(103)과 자화 자유층(105)의 위치 관계를 반대로, 즉 상하가 반대로 되도록 하는 것도 가능하다. 보다 구체적으로, 반강자성층(102)을 터널 장벽층(104)보다 상부에 위치시키고, 터널 장벽층(104) 상에 위치하는 강자성층을 자화 고정층(105)으로서 형성하고, 터널 장벽층(104)의 아래에 위치하는 강자성층을 자화 자유층(103)으로 형성해도 된다.
다음으로, 상기 자성체 다층막 상부에 가공용 포토마스크(107)를 형성한다(도 7a). 이 경우, 포토레지스트는 단층뿐만 아니라, 다층 레지스트법을 이용하여 형성해도 상관없고, 반사 방지막을 하층으로 형성한 적층 구조로 해도 상관없다.
다음으로, 이 포토마스크(107)를 이용하여, RIE법 등을 이용하여 상부 전극층(106)을 가공한다. 이어서, 예를 들면 산소 가스 애싱으로 포토마스크를 제거하여, 메탈 마스크층(106a)을 형성한다(도 7b). RIE시에는, 예를 들면 염소 가스를 주성분으로 한 반응성 에칭을 실시한다. RIE법에 사용되는 가스는 특별히 한정되지 않고, Ar과 같은 불활성 가스여도 상관없음을 유념한다.
다음으로, 금속 마스크층(106a)을 마스크로 사용하여, 예를 들면 RIE법에 의해 자성체 다층막을 가공하여, 하부 전극층(101), 반강자성층(102), 자화 고정층(103), 터널 장벽층(104), 및 자화 자유층(105)으로 이루어지는 자성체 다층막을 복수로 분리한다(도 7c). 이에 따라, 기판(100) 상에, 분리된 복수의 하부 전극층(101), 반강자성층(102), 자화 고정층(103), 터널 장벽층(104), 및 자화 자유층(105)을 각각 포함하는 자성체 다층막이 형성된다. 여기에서는, 도 3에 나타낸 제조 시스템을 이용하여, 에칭 챔버(RIE 챔버)(303) 내에서, 예를 들면 CH3OH를 주성분으로 하는 가스를 이용하여, RIE법에 의한 에칭을 실시할 수 있다. 또한, RIE법에 사용되는 가스는 목적이 달성되는 것이면 특별히 한정되는 것은 아니고, CH4, C2H4 등의 탄화수소 가스, 또는 Ar과 같은 불활성 가스여도 상관없다.
또한, 도 7c에서는 다층막 전체를 가공하고 있지만, 상부 전극층(106) 및 자화 자유층(105)만을 가공하는 이른바 "Stop on Dielectric"을 채용하는 것도 가능하다.
여기에서, 본 실시예에서는, 하부 전극층(101) 내지 자화 자유층(105)을 모두 RIE로 가공하고 있지만, RIE를 대신해 이온 빔 에칭(IBE)으로 가공해도 된다. IBE에 의해 가공을 행할 경우는, TMR 소자에 포함되는 자성 재료와의 화학 반응을 억제하기 위해, 반응성 가스는 사용하지 않고, Ar, Xe, Kr 등의 불활성 가스만을 이용하는 것이 바람직하다.
소정의 에칭에 의해 가공된 자성체 다층막의 단면(측벽부)에는, 의도하지 않게 발생하는 퇴적물(부착물)(108)이 부착된다(도 7c).
이어서, 퇴적물(108)을 트리밍 제거하는 것을 목적으로 해서, 도 3에 나타낸 제조 시스템의 처리 챔버(이온 빔 에칭 챔버)(304) 내에서, 분리된 기판 상의 자성체 다층막의 측벽에 Ar 이온 빔을 소정 각도로 조사한다(도 7d).
여기서, 상기 퇴적물(108)을 효율적으로 제거하기 위한 Ar 이온 빔에 있어서의 Ar 입자(Ar 이온 입자)의 입사각에 대해서, 도 8을 이용하여 설명한다.
도 8은 피에칭재의 일례로서의 Ti에 대한, Ar 입자의 입사각과 에칭 레이트의 관계를 나타내는 그래프이다. 도 8에 있어서, 가로축은 기판의 피처리면에 대한 Ar 입자의 입사각을 나타내며, 세로축은 임의의 단위로 나타낸 에칭 레이트를 나타내고 있다. 여기에서, Ar 입자의 입사각에 대해서는, 기판의 피처리면에 대하여 수직 방향으로 Ar 입자가 입사할 경우를 0도로 하고 있다. 도 8에 있어서, 실선은, 기판의 피처리면과 평행한 면에 대한 Ar 입자의 입사각과 에칭 레이트의 관계, 점선은 기판의 피처리면과 수직인 면에 대한 Ar 입자의 입사각과 에칭 레이트의 관계를 나타내고 있다.
도 8에서, 피처리면에 대하여 수직 방향으로 Ar 입자를 입사시킨 경우, 피처리면과 평행한 면에 대한 에칭 레이트는 크고, 피처리면과 수직인 면에 대한 에칭 레이트는 작은 것을 알 수 있다. 그리고, Ar 입자의 입사각의 기울기가 커짐에 따라, 2개의 면에 대한 에칭 레이트의 차이는 작아져, 결국 역전된다.
여기에서, 실제 분리 후의 TMR 소자의 측벽은, 기판의 피처리면에 대해 수직이 아닌 약간 기울기를 가짐을 유념한다. 일반적으로, 바람직한 에칭 프로세스를 거쳐 제조된 TMR 소자의 측벽은, 피처리면에 수직 방향에 대하여 10도 정도의 기울기를 갖는다. 이 기울기를 고려했을 때의, Ar 입자의 입사각과 에칭 레이트의 관계를 도 9에 나타낸다. 도 9에서, 실선은 도 8과 마찬가지로 기판의 피처리면과 평행한 면의 물질에 대한 Ar 입자의 입사각과 에칭 레이트의 관계를 나타내고 있다. 한편, 파선은 기판의 피처리면의 수직 방향에 대해 10도의 기울기를 갖는 면에 대한 Ar 입자의 입사각과 에칭 레이트의 관계를 나타내고 있다.
도 8과 비교하면, 도 9는 Ar 입자의 입사각이 90도에서 0도를 향해 파선이 약간 시프트해 있음을 알 수 있다. 이 결과, 도 9에서는, 2개의 면에 대한 에칭 레이트간의 관계는, 약 40도 부근에서 역전하게 된다. 따라서, 피처리면과 평행한 면(즉, TMR 소자의 바닥부에 형성되는 전극층 등)의 에칭량을 저감하면서, TMR 소자의 측벽을 효율적으로 에칭하기 위해서는, 피처리면의 수직 방향에 대하여 40도 이상의 각도를 갖고 Ar 입자를 입사시키는 것이 바람직하다.
여기에서, Ar 입자의 입사각은, 인출 전극(509)과, ESC 전극(512)의 기판 재치면과의 관계에 의해 정의될 수 있다. 보다 구체적으로, 인출 전극(509)과, ESC 전극(512)의 기판 재치면이 서로 평행할 경우, 많은 Ar 입자는, ESC 전극(512)에 재치되는 기판의 피처리면에 수직인 방향으로, 피처리면에 입사한다. 따라서, 상기의 경우에, Ar 입사각은 0도로 정의할 수 있다.
여기에서, 도 7e로 돌아가서, 본 실시예의 도 7e 이후의 공정을 설명한다.
Ar 이온 빔의 조사를 끝낸 후, 신속하게 가스를 전환하고, 산소 가스를 처리 챔버(304) 내에 도입한다. 이에 따라, 자성체 표면에 산화층(109)을 형성한다(도 7e). 산화층(109)의 층 두께는, 예를 들면 약 2㎚로 할 수 있다. 일반적으로, 실내 온도(15℃ 내지 35℃)에서는, 산소 가스를 도입하는 것만으로는, 산화는 진행되기 어렵다. 그러나, Ar 이온 빔으로 가공된 자성체 표면은 화학적으로 활성인 표면을 노출하고 있기 때문에, 산화가 진행되기 쉽다.
이어서, 자성체 표면에 산화층(109)이 형성된 기판을, 진공 반송 챔버(302)에 설치된 기판 반송 수단에 의해, 처리 챔버(304)로부터 언로딩하고, 보호층 형성 챔버(305)에 로딩한다. 그리고, 보호층 형성 챔버(305) 내에 있어서, 산화층(109)이 형성된 기판 상에, 예를 들면 CVD 법에 의해 질화실리콘막으로 이루어지는 보호층(110)을 형성한다. 여기에서, 보호층(110)은 질화실리콘막에 한정되는 것이 아니라, 질화알루미늄막, 실리콘산질화막 등이어도 된다.
이어서, 보호층(110)이 형성된 기판 상에, 예를 들면 CVD 법에 의해 실리콘 산화막으로 이루어지는 층간 절연막(111)을 형성한다(도 7f). 여기에서, 층간 절연막(111)은 실리콘 산화막에 한정되는 것이 아니라, 다양한 절연막을 사용할 수 있다.
종래의 방법에서는, TMR 소자의 측벽의 퇴적물을 제거한 후, 아무런 처리를 실시하지 않고 진공 반송실로 언로딩하고, 보호층 형성 챔버에 반송하고 있었다. 일반적으로, 도 3에 나타내는 바와 같은 클러스터 타입의 기판 처리 시스템에서는, 진공 반송 챔버의 진공도가, 처리 챔버에 비해 낮다. 이 때문에, TMR 소자의 측벽의 청정한 면이 물 등의 불순물에 의해 오염된다는 문제가 있었다. 이러한 불순물의 부착은 소자 특성을 열화시킬뿐만 아니라, 기판마다의 특성의 편차를 증가시켜 수율을 악화시킨다. 이에 반해, 본 실시예에서는, TMR 소자의 측벽의 부착물을 제거한 후, 진공 반송실로 언로딩하지 않고 소자의 표면에 산화층을 형성하고 있다. 따라서, 진공 반송 챔버에서 불순물이 부착했다고 해도 소자 특성의 열화를 억제하는 것이 가능해진다.
도 10은 본 실시예에 있어서 IBE 장치에 부여되는 시퀀스를 나타낸다.
우선, 다층막을 형성한 기판(웨이퍼)을 에칭 처리하여 얻어지는 시료(도 7c)를 Ar 이온 빔 조사 및 산화 처리를 실시하는 처리 챔버 내에 로딩해 세트한다.
그 후, 처리 챔버 내에 Ar 가스를 도입한 후, 플라즈마를 발생시켜, 시료 상에 일정한 고정된 각도를 갖고 Ar 이온 빔을 조사한다. 이 때, Ar 이온의 가속 에너지는, 예를 들면 200eV로 할 수 있다. 퇴적물의 제거 효과는 20eV 내지 500eV 범위에서 거의 변하지 않고 비슷하게 보인다. 특히, 이온빔에 의한 적층막에의 대미지를 억제하기 위해, 20eV 내지 200eV 이하의 가속 에너지로 하는 것이 바람직하다.
퇴적물의 제거에 필요한 시간 동안, Ar 이온 빔을 조사한 후, Ar 가스의 공급 및 플라즈마 발생을 정지하고, 신속하게 산소 가스를 처리 챔버 내에 충만하게 한다. 이 산소 가스 도입은, Ar 가스의 공급 정지 및 플라즈마 발생의 종료로부터 예를 들면 30초 이내에 행한다. 이와 같이 Ar 가스의 공급 정지 등 후의 단시간에 산소 가스의 신속한 도입을 행함으로써, 산화층을 확실하게 형성할 수 있다.
산소 가스에 의한 산화 처리를 행하는 산화 처리 시간은, 도 11에 나타내는 바와 같이 필요한 산화층의 층 두께에 따라 결정할 수 있다. 도 11은 산화 처리 시간과 산화층의 층 두께의 관계를 나타내는 그래프이며, 가로축은 산화 처리 시간을 나타내고, 세로축은 산화층의 층 두께를 나타내고 있다. 여기에서, 산화층의 층 두께는 X선 반사율법에 의해 측정된 것이다.
또한, 산소 가스로 산화하는 스텝에서는, 산소의 분압을 변화시키는 것을 목적으로 Ar, Xe 등의 불활성 가스와 함께 산소 가스를 도입하는 것도 가능함을 유념한다. 또한, 산화층의 층 두께의 증가 또는 감소를 목적으로 하여, 시료 스테이지의 가열 및 냉각, 플라즈마의 발생 등의 어느 작업을 행해도 상관없다.
필요한 산화 처리 시간의 종료와 함께, 처리 챔버에의 산소 가스의 공급을 정지시키고, 시료를 처리 챔버 외부로 반출한다.
또한, 본 발명은 상기 실시예에 한정되지 않고 다양한 변형이 가능함을 유념한다.
예를 들면, 상기 실시예에서는, 복수의 적층막의 측부에 이온 빔의 조사를 행한 챔버 내에 산소 가스를 도입해서 복수의 적층막의 표면에 산화층을 형성하는 경우에 대해 설명했다. 이에 대해, 도입하는 가스는 산소 가스에 한정되는 것은 아니다. 도입하는 가스로서는, 산소를 포함하는 가스이면 된다. 또한 산소 가스 외에도, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 오존(O3) 가스, 수증기(H2O) 가스 등 산화성 가스를 사용할 수 있다. 또한, 이들의 혼합 가스여도 된다. 또한, 산화성 가스와 함께, 아르곤 가스 등의 불활성 가스를 도입해도 된다. 이들 산화성 가스에 의해서도, 상기 산소 가스와 마찬가지인 분압 범위로 설정할 수 있다.
또한, 상기 실시예에서는, 복수의 적층막의 표면에 산화층을 형성하는 경우에 대해 설명했다. 산화층을 대신해 질화층을 형성할 수도 있다. 이 경우, 이온 빔 조사 후의 처리 챔버 내에 산화성 가스를 대신해 질화성 가스를 도입하여 질화 처리를 행해, 복수의 적층막의 표면에 질화층을 형성해도 있다. 질화성 가스로서는, 질소 가스, 암모니아(NH3) 가스 등을 사용할 수 있다. 또한, 이들의 혼합 가스여도 된다. 또한, 질화 가스와 함께, 아르곤 가스 등의 불활성 가스를 도입해도 된다.
질소 가스 등의 질화 가스를 이용한 질화 처리에 의해 질화층을 형성할 경우, 질화 가스의 분압은, 산소 가스에 대해 언급한 이유와 마찬가지인 이유로 1.0×10-1Pa 내지 2.0×10-3Pa의 범위 내인 것이 바람직하다. 또한, 질화층의 층 두께는, 산화층에 대해 언급한 이유와 마찬가지인 이유로 1.5㎚ 내지 3.0㎚의 범위 내로 하는 것이 바람직하다.

Claims (12)

  1. 2개의 자성층 사이에 터널 장벽층이 배치되는 자기 저항 효과 소자의 제조 방법으로서,
    기판 상에, 상기 2개의 자성층 중 한쪽의 층과, 상기 터널 장벽층을 구성하는 층과, 상기 2개의 자성층 중 다른 쪽의 층을 포함하는 적층막을 형성하는 공정과,
    상기 적층막을 에칭에 의해 복수로 분리해서, 상기 기판 상에 분리된 복수의 적층막을 형성하는 공정과,
    상기 분리된 복수의 적층막의 측부에 감압 가능한 처리 챔버 내에서 이온 빔을 조사하는 공정과,
    상기 이온 빔의 조사 후, 상기 기판을 상기 처리 챔버로부터 반출하지 않고, 상기 처리 챔버 내에 산화성 가스 또는 질화성 가스를 도입해서, 상기 복수의 적층막의 표면을 산화 또는 질화시키는 공정
    을 포함하는 자기 저항 효과 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 에칭은 반응성 이온 에칭인 자기 저항 효과 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 에칭은 상기 이온빔을 조사함으로써 행해지는 자기 저항 효과 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 이온 빔의 조사는 불활성 가스를 이용한 플라즈마 생성을 수반하는 자기 저항 효과 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 산화성 가스 또는 상기 질화성 가스는 상기 불활성 가스와 함께 도입되는 자기 저항 효과 소자의 제조 방법.
  6. 제 4 항에 있어서,
    상기 산화성 가스 또는 상기 질화성 가스는, 상기 플라즈마 생성이 종료된 후에 도입되는 자기 저항 효과 소자의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 산화성 가스 또는 상기 질화성 가스의 분압은, 1.0×10-1Pa 내지 2.0×10-3Pa의 범위 내로 설정되는 자기 저항 효과 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 복수의 적층막의 표면을 산화 또는 질화시켜 형성된 산화층 또는 질화층의 두께는, 각각 1.5㎚ 내지 3.0㎚의 범위 내에 있는 자기 저항 효과 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 복수의 적층막의 표면을 산화 또는 질화시켜 형성된 산화층 또는 질화층 상에 보호층을 형성하는 공정을 더 포함하는 자기 저항 효과 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 보호층은 질화막인 자기 저항 효과 소자의 제조 방법.
  11. 제 1 항에 있어서,
    상기 터널 장벽층을 형성하는 층은 Al2O3 또는 MgO를 포함하는 자기 저항 효과 소자의 제조 방법.
  12. 삭제
KR1020167008946A 2013-09-25 2014-04-18 자기 저항 효과 소자의 제조 방법 및 제조 시스템 Active KR101862632B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-197982 2013-09-25
JP2013197982 2013-09-25
PCT/JP2014/002210 WO2015045205A1 (ja) 2013-09-25 2014-04-18 磁気抵抗効果素子の製造方法および製造システム

Publications (2)

Publication Number Publication Date
KR20160055187A KR20160055187A (ko) 2016-05-17
KR101862632B1 true KR101862632B1 (ko) 2018-05-31

Family

ID=52742389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167008946A Active KR101862632B1 (ko) 2013-09-25 2014-04-18 자기 저항 효과 소자의 제조 방법 및 제조 시스템

Country Status (5)

Country Link
US (2) US20160204342A1 (ko)
JP (2) JP5824189B2 (ko)
KR (1) KR101862632B1 (ko)
TW (1) TWI557959B (ko)
WO (1) WO2015045205A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045205A1 (ja) 2013-09-25 2015-04-02 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法および製造システム
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US10522749B2 (en) * 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10043851B1 (en) * 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
EP3676884B1 (en) 2017-08-29 2021-11-10 Everspin Technologies, Inc. Method of etching magnetoresistive stack
WO2019077661A1 (ja) * 2017-10-16 2019-04-25 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、内蔵型メモリ、及びトンネル磁気抵抗効果素子を作製する方法
US11195703B2 (en) 2018-12-07 2021-12-07 Applied Materials, Inc. Apparatus and techniques for angled etching using multielectrode extraction source
US11715621B2 (en) 2018-12-17 2023-08-01 Applied Materials, Inc. Scanned angled etching apparatus and techniques providing separate co-linear radicals and ions
WO2020160092A1 (en) * 2019-02-01 2020-08-06 Lam Research Corporation Ion beam etching with gas treatment and pulsing
JP7649749B2 (ja) 2019-02-28 2025-03-21 ラム リサーチ コーポレーション 側壁洗浄によるイオンビームエッチング
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272302A1 (en) * 2005-04-25 2008-11-06 Commissariat A L'energie Atomique Ultra-Sensitive Optical Detector With High Time Resolution
JP2010186869A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 磁気抵抗効果素子及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254328A (ja) * 1991-02-06 1992-09-09 Fujitsu Ltd 半導体装置の製造方法
JP3603062B2 (ja) * 2000-09-06 2004-12-15 松下電器産業株式会社 磁気抵抗効果素子とその製造方法、およびこれを用いた磁気デバイス
JP3558996B2 (ja) * 2001-03-30 2004-08-25 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置
JP3939519B2 (ja) * 2001-09-14 2007-07-04 アルプス電気株式会社 磁気検出素子及びその製造方法
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
TWI253478B (en) 2001-11-14 2006-04-21 Mitsubishi Heavy Ind Ltd Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
US8540852B2 (en) 2005-09-13 2013-09-24 Canon Anelva Corporation Method and apparatus for manufacturing magnetoresistive devices
JP2008052840A (ja) * 2006-08-25 2008-03-06 Hitachi Global Storage Technologies Netherlands Bv 磁気ヘッドスライダの製造方法
RU2390883C1 (ru) * 2006-09-13 2010-05-27 Кэнон АНЕЛВА Корпорейшн Способ изготовления элемента с магниторезистивным эффектом и многокамерное устройство для изготовления элемента с магниторезистивным эффектом
US8472149B2 (en) * 2007-10-01 2013-06-25 Tdk Corporation CPP type magneto-resistive effect device and magnetic disk system
US7863582B2 (en) * 2008-01-25 2011-01-04 Valery Godyak Ion-beam source
US8871645B2 (en) 2008-09-11 2014-10-28 Applied Materials, Inc. Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof
US20110061812A1 (en) 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061810A1 (en) 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110065276A1 (en) 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP5601181B2 (ja) * 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
WO2012176747A1 (ja) 2011-06-24 2012-12-27 キヤノンアネルバ株式会社 機能素子の製造方法
WO2013027406A1 (ja) * 2011-08-25 2013-02-28 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法
JP2013247198A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
WO2015045205A1 (ja) 2013-09-25 2015-04-02 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法および製造システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272302A1 (en) * 2005-04-25 2008-11-06 Commissariat A L'energie Atomique Ultra-Sensitive Optical Detector With High Time Resolution
JP2010186869A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 磁気抵抗効果素子及びその製造方法

Also Published As

Publication number Publication date
JP2016012738A (ja) 2016-01-21
TWI557959B (zh) 2016-11-11
WO2015045205A1 (ja) 2015-04-02
JP5824189B2 (ja) 2015-11-25
JP6078610B2 (ja) 2017-02-08
US10157961B2 (en) 2018-12-18
TW201526321A (zh) 2015-07-01
JPWO2015045205A1 (ja) 2017-03-09
KR20160055187A (ko) 2016-05-17
US20170250221A1 (en) 2017-08-31
US20160204342A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
KR101862632B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
US9601688B2 (en) Method of manufacturing magnetoresistive element and method of processing magnetoresistive film
JP4354519B2 (ja) 磁気抵抗効果素子の製造方法
EP1926158B1 (en) Method and apparatus for manufacturing magnetoresistive device
CN103403215B (zh) 制造设备
US20100304504A1 (en) Process and apparatus for fabricating magnetic device
JP5689967B2 (ja) 磁気抵抗効果素子の製造方法
US12035633B2 (en) Method for etching magnetic tunnel junction
CN109065480A (zh) 一种磁隧道结刻蚀方法
TWI450427B (zh) 磁阻效應元件的製造方法
JP2022522419A (ja) 側壁洗浄によるイオンビームエッチング
US20110308544A1 (en) Cleaning method of processing chamber of magnetic film, manufacturing method of magnetic device, and substrate treatment apparatus
WO2014136855A1 (ja) 平坦化方法、基板処理システム、mram製造方法及びmram素子
US9640754B2 (en) Process for producing magnetoresistive effect element
WO2009107485A1 (ja) 磁気抵抗効果素子の製造方法及び製造装置
KR101602869B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
CN108231821B (zh) 一种氧气气体团簇离子束制备磁性隧道结阵列的方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20160405

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170519

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20171127

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180427

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180524

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210428

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250403

Start annual number: 8

End annual number: 8