[go: up one dir, main page]

KR101856797B1 - 압전물질 주입에 대한 방법 - Google Patents

압전물질 주입에 대한 방법 Download PDF

Info

Publication number
KR101856797B1
KR101856797B1 KR1020137002500A KR20137002500A KR101856797B1 KR 101856797 B1 KR101856797 B1 KR 101856797B1 KR 1020137002500 A KR1020137002500 A KR 1020137002500A KR 20137002500 A KR20137002500 A KR 20137002500A KR 101856797 B1 KR101856797 B1 KR 101856797B1
Authority
KR
South Korea
Prior art keywords
layer
piezoelectric material
metal layer
substrate
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020137002500A
Other languages
English (en)
Other versions
KR20140008286A (ko
Inventor
크리스텔 데젓
니콜라스 블랑크
브루노 임버트
진-세바스티앙 물레트
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 소이텍 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20140008286A publication Critical patent/KR20140008286A/ko
Application granted granted Critical
Publication of KR101856797B1 publication Critical patent/KR101856797B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/13Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

본 발명은 압전 물질로 만들어지는 구조체를 생산하는 방법에 관한 것으로서, 이 방법은,
a) 압전 물질(20)로 만들어진 기판상에 적어도 1 개의 도전층(26)과 적어도 1 개의 금속층(22)을 포함하는 스택을 생산하는 단계, 여기서, 상기 도전층(26) 및 상기 스택 외부의 금속 요소(29) 사이에 적어도 1 개의 전기적 콘택(31)이 설치되는 것이며,
b) 상기 도전층(26)과 상기 금속층(22) 을 통하여 이온 및/또는 원자 주입 단계,
c) 취약 영역(27)에, 전사된 압전 기판의 균열에 따른, 전사용 기판에 이 기판의 전사 단계를, 포함하는 것이다.

Description

압전물질 주입에 대한 방법{METHOD FOR IMPLANTING A PIEZOELECTRIC MATERIAL}
본 발명은 압전물질 주입에 대한 방법에 관한 것이다. 좀더 자세하게는, 본 발명은 압전 물질의 체적 기판이나, 매립 전극(금속층으로 구성될 수 있음) 및 압전 표면층을 갖는 기판을 생산하는 방법에 관한 것이다.
몇 십년 동안의 무선 주파수 통신의 성장은 공인 주파수 밴드의 혼잡을 가져왔다. 사용가능한 주파수 범위의 시스템을 이용하기 위해서는 좁은 이동 밴드를 갖는 밴드 필터링을 포함하지 않으면 안된다. 압전 특성 재료를 사용하는 SAW(Surface acoustic wave, 표면 탄성파) 또는 BAW(bulk acoustic wave) 기술 공진기는 저손실과 소형의 구성을 만족하는 규격이 가능하다. 현재 이와 같은 필터들을 사용하는 압전층(piezoelectric layers)은 증착(BAW 필터) 또는 체적(bulk) 기판(SAW 필터)으로부터 만들어진다.
BAW 는 도 1에 도식적으로 나타냈다 : 이것은 두 전극(4, 6) 사이에 위치하는 1 ㎛ 두께의 차수(order)의 화인(fine) 압전층(2)을 포함한다.
상기 어셈블리는 기판(12)상에 놓여지고, 수단(10)에 의해서 음향적으로 차단될 수 있다. 음향차단은 캐비티(cavity) 위에 압전 필름을 매달거나(FBAR 기술), 브래그(Bragg) 네트워크에 의해 기판으로부터 그것을 분리하는 것(SMR 기술)에 의해 얻어질 수 있다.
장치의 이 형태에 대한 압전 물질의 층은 일반적으로 PVD 형태 증착(deposition)기술에 의해 만들어진다. 이 방법에 의해 만들어진 층들은 수백 ㎚ 및 1 ㎛ 의 사이에서 만들어진다.
증착 기술에 추가하여, 주입 후에 전사(transfer) 기술은 여러가지 연구의 주제를 형성하여 왔다.
Physics Letters, vol 73, nb 16 (1998) 2293 에 게재된 M. Levy 등에 의한, "fabrication of single-crystal lithium niobate films by crystal ion slicing", 에서는, 5x1016 He+ ions/cm2의 도스(dose)에 대한 고에너지 주입(3.8 MeV)의 예 및 9 ㎛ 차수의 LiNbO3 의 두꺼운 층의 전사가 가능하다는 것을 설명하고 있다. 그러나, 수 MeV의 주입 에너지의 사용으로 인하여 이 기술의 산업화가 어렵고, 박막 필름(1 마이크로 메터 미만)의 전사는 실현되지 않고 있다.
Advanced Materials, vol 18 (2006) 1533 에 게재된 Y.B. Park 등에 의한, "Integration of single-crystal LiNbO3 thin film on silicon by laser irradiation and ion implantation-induced layer transfer", 에서는, 주입에 관한 다른 조건들을 기재하고 있다. 이 문헌은 115 keV 에서 1017 ions/cm2 의 도스로 헬륨(helium)을 그리고 80 keV 에서 5x1016 ions/cm2 의 도스로 H+ 이온(ions)을 동시에 주입하는 것에 의해서 LiNbO3 의 800 nm 의 전사를 보여 주고 있다. 이 문헌에 있어서, 전사(transfer)는 열원으로 사용되는 cw-CO2 레이저(100 MW.m- 2 의 전력밀도)를 사용하고 있다.
문헌 US 2010/0088868A1 와 Q.Wan 등의 논문 "Investigation of H+ and B+/H+ implantation in LiTaO3 single crystals", Nuclear Instruments and Methods in Physics Research", B 184 (2001) p.53 역시 전사에 의해 LiTaO3 및 LiNbO3 으로 만들어 지는 층들(layers)의 형성에 대하여 기재하고 있다.
그러나, 전사되는 것에 관한 압전층 및 매립 금속층을 포함하는 기본이 되는 스택(stack)을 가능케하는 기술에 대해서는 알려진 것이 없다.
이와 같은 기본이 되는 스택의 형성은, 상기에서 보인 것과 같은 필터들이나, 가능한 다른 형태의 구성들의 예에서와 같이, 압전물질로부터 만들어지는 다른 구성들의 생산을 고찰하는 것이 필요하다.
본 발명은 압전 물질의 체적 기판이나, LiNbO3 또는 LiTaO3 형태의 예로부터 취득된 매립 전극(금속층으로 구성될 수 있음) 및 압전 표면층을 갖는 기판을 생산하는 것을 가능케 하는 방법을 제안한다.
우선, 압전 물질로 만들어지는 구조체를 생산하는 아래 기재의 단계를 포함하는 방법에 대한 본 발명을 제안하고자 한다.
a) 예로서, LiNbO3 또는 LiTaO3 와 같은 압전 물질로 만들어진 기판상에서 전기적으로 도전되는 적어도 1 개의 금속층 및/또는 적어도 1 개의 표면층을 포함하는 스택(stack)을 생산하는 단계, 여기에는 도전층 및 스택 외부의 금속 구성 사이에 적어도 1 개의 전기적 콘택(contact)이 설치되어 있다.
b) 압전 기판에 취약 영역(embrittlement area)을 형성하기 위하여 적어도 상기 도전층 및 금속층을 통해서 하나 이상의 가스류를 주입하는 단계,
c) 적어도 압전 물질로 된 1 개층, 금속층 및 전사용 기판을 포함하는 어셈블리를 형성하기 위해, 취약 영역에서, 압전 기판의 균열에 의한, 전사용 기판을 수반하는 방법으로 스택 어셈블리가 취득되는 단계.
본 발명은 압전 물질의 체적(bulk) 기판이나, LiNbO3 또는 LiTaO3 형태의 예로부터 취득된 매립 전극(금속층으로 구성될 수 있음) 및 압전 표면층을 갖는 기판을 생산하는 것을 가능케하는 방법을 제안한다.
상기 층은 전기적 환경에서 도전성이고, 열적 환경에서도 역시 도전성이어서 유리하다.
주입은, 가급적이면 500 keV 미만의 에너지 레벨에서, 적어도 1 개 표면 전도층 아래 매립된 금속층을 통해서 수행된다. 주입 빔의 경로 상에 표면 전도층 없이, 발명자들은, 주입되는 동안에, 플레이트가 파열(broke)되어도 균열이 얻어질 수 없는 것을 관찰하였다.
표면 전도층으로 사용될 수 있는 금속 중에는 특히 전이금속(transition metals)(Mo, 또는 Ni, 또는 Pt, 또는 Cr, 또는 Ru, 또는 Ti, 또는 W, 또는 Co, Ta, Cu 포함) 또는 약한 금속(poor metals) (Al, 또는 Sn, 또는 Ga, 등 포함) 그리고 이들의 합금이 있다. AlSi 또는 AlCu 역시 포함 된다. 상기 사용된 금속은, 각각 10W/m.k 및 106 Siemens/m (Ti: 21 W/m.k 및 2.4x106 S/m 에 대해)보다 큰, 열적 그리고 전기적 도전도를 가지고 있다.
매립 전극에 대해 사용되는 금속에 대하여 : 이전에 인용된 리스트(특히, RF 필터의 응용에 참고될 수 있음)에 (1.105 g/cm2.s 보다 큰 음향 임피던스; Al의 케이스에 있어서, 13.8x105 g/cm2.s 임) 이전 파라메타들에 음향적 호환성(acoustic compatibility)이 추가될 수 있다.
그것은 10 Ω 미만 또는 1 Ω 미만의 제곱 전기적 저항을 갖는 것이 좋다.
금속층이나 도전층이 10 nm 및 200 nm 사이의 두께가 될 수 있다.
본 발명에 따른 방법은, b) 스텝 전에, 스택 물질의 조밀화 단계를 포함할 수 있다.
일 실시예에 있어서, 금속층 및 표면 도전층(surface conductive layer)은 단일의, 유일한 층을 형성한다.
주입 단계 후 및 본딩 단계 전에, 금속층의 두께의 크기의 일부분(proportion)을 제거할 수 있다.
다른 실시예에서 매립 금속층과 표면 도전층은 별도의 층을 형성한다. 주입의 b) 단계 후 및 어셈블리의 c) 단계 전에, 표면 도전층을 제거하는 것은 가능하다. 이 경우에 상기 방법은, 상기 금속층 상에 본딩층 또는 희생층(sacrificial layer)의 형성, 또는, 브래그 네트워크(Bragg network)의 형성의 추가를 포함할 수 있다.
적어도 하나의 본딩층은 어셈블리(assembly)를 이용하기 위하여 압전 물질 및/또는 전사용 기판으로 만들어진 기판상에 형성될 수 있다. 변형으로서, 금속층은 이 기능을 수행할 준비가 될 수 있다.
전기 콘택은 스택 외부의 도전층 또는 금속요소와, 금속층 사이에 설치하는 것이 유리하다. 이 외부 금속요소는 주입장치의 일부분을 형성한다. 기판이 주입장치를 지지할 수 있으며, 그 주입장치상에 주입할 목적으로 위치된 스택이 있다.
도 1은 BAW 형태의 구성을 나타내는 도이다.
도 2a 내지 2e 는 본 발명에 따른 제1기판의 준비 단계를 나타내는 도이다.
도 3 은 전사용 기판의 준비를 나타내는 도이다.
도 4a 및 4b 은 매립 전극을 갖는 압전 물질로 된 층의 전사용 기판에 대한 전사 단계를 나타내는 도이다.
본 발명에 따른 방법은 압전 물질로 만들어진 기판을 사용하는 것이다.
본 명세서에서는, 주입 및 균열의 기술을 기초로 한 박막 전사 방법(a method of transferring a thin film)의 여러 가지 경우에 대하여 설명한다. 이와 같은 방법은, 예를 들면, 특허 FR 2681472 또는 S.S. Iyer and A.J. Auberton-Herve'에 의해 편집된, B. Aspar and A.J. Auberton-Herve'의 논문, "Silicon Wafer Bonding Technology for VLSI and MEMS applications", 2002, INSPEC, London, Chapter 3, pages 35-52.에 기재되어 있다.
이 문헌에서는 직접 본딩이라 불리우는 분자 본딩(molecular bonding)에 관한 것을 기재하고 있다. 이 어셈블리 기술은 S.S. Iyer and A.J. Auberton-Herve'에 의해 편집된, Q.Y. Tong 의 논문 "Silicon Wafer Bonding Technology for VLSI and MEMS applications", 2002, INSPEC, London, Chapter 1, pages 1-20.에 기재되어 있다.
문제의 압전 물질은 다음의 예와 같은 물질들로부터 선정된다. 베르리나이트(AlPO4), 아연 산화물(ZnO), 석영, 황옥(topaz), 갈륨 오스토인산염 (GaPO4 crystal), 랑가사이트(La3Ga5SiO14), 바륨 티탄산염(BaTiO3 crystal), 또는 리드 티탄산염(PbTiO3), 또는 리드 지르콘 티탄산염(lead zirconate titanate, (Pb(ZrTi)O3)(PZT), 또는 포타슘 니오브산염(KNbO3), 또는 리튬 니오브산염 (LiNbO3), 또는 리튬 티탄산염(LiTaO3), 또는 텅스텐산 나트륨(sodium tungstate)(NaxWO3), 또는 Ba2NaNb5O5 , 또는 Pb2KNb5O15 .
본 발명에 따른 장치의 예, 또는 본 발명에 따른 방법의 예는, 도 4에 예시되어 있다.
이 구조에 있어서, 압전 물질의 박막층(thin layer, 200)은 매립 금속전극(22) 상에 놓인다. 어셈블리 그 자체는 호스트 기판(30) 상에 놓인다. 가능한 하나 이상의 본딩층(24, 32)을 포함하는, 본딩 영역은, 기판(30) 및 금속 전극층(22)과 연결된다. 변형으로서, 금속전극은 기판(30) 상에 직접 조립된다.
환언하면, 이 스택은, 아래의 순서의 구성을 포함한다.
- 기판(30),
- 가능한 1 개 이상의 본딩층,
- 전극(22),
- 그리고, 끝으로 상기 예시한 것 중 하나와 같은 물질로 된 압전층(200).
표시되지 않은 다른 층(예로서, 브래그 미러 또는 희생층 등을 형성하는 것)은 기판(30)과 전극(22) 사이에 포함될 수 있다.
본 발명에 따른 방법의 사용은 도 2a-2e 와 연계하여 설명하도록 한다.
이것은, 매립 금속 전극을 갖는 어떤 베이스(30)에 대하여 전사되는, 예를 들면 LiNbO3와 같은 압전물의 층(200)에 있어서, 도 4b의 것과 같은 형태의 기판의 생산에 관한 것이다.
벌크 압전 기판(20)(예로서, LiNbO3 형태, 또는 LiTaO3 형태등)이 선택된다. 그 물질, 특히 그것의 결정정렬은, 적용하고자 하는 것에 맞추어 선정된다.
금속층(22)은 이 기판(20)의 일개 면 상에 형성된다(도 2a).
이 층(22)은 단순한 금속층이 될 수 있고, 매립 전극을 형성하게 된다. 변형으로서, 이 층(22)상에 적어도 일개의 추가 층(23)(도 2a에서 점선으로 보이고 있는 것)이 역시 형성된다. 이 추가 층은, 예로써 희생층 또는 선택적으로 브래그 네트워크(W/SiO2 의 대체층을 포함함)이 될 수 있으며, 앞에 기재한 바와 같이, 궁극적으로(특히 희생층의 국부적 제거 후) 기판으로부터의 압전층을 음향적으로 차단하게 된다.
금속층(22)의 금속은, 예로서, 다음 금속의 일개 중에서 선정된다. Cu, AlCu, AlSi, W, Mo, Pt, Cr, 등...물질 및 선정 기준의 다른 예는 위에서 언급되었다(열적 및/또는 전기적 도전도는 각각 10W/m.k 및/또는 106 Siemens/m 보다 크고, 그리고/또는 1.105 g/cm2.s 보다 큰 음향 임피던스를 갖는 것).
기판(20) 및 층(22)(적용이 가능하면, 추가층(23))으로 구성된 스택 어셈블리는, 이 예에서는 본딩층(도 2b)이라 불리우는 층(24)으로 덮어진다. 그것은 전기적 및/또는 열적으로 차단되는 물질로 만들어질 수 있다.
예로서, 그것은 10nm 와 500nm 사이의 두께의 수백 nm 인 실리콘 다이옥사이드(SiO2) 층이며, 또 예로서, 약 200 nm 와 동일한 두께의 것일 수도 있다. 변형으로서, 전극을 형성하기 위해 금속층(22)에 의해서 직접적으로 본딩층의 역할이 주어질 수 있다.
본딩층(24)에, 예로서 적당한 도전 물질의 증착에 의해 이 층(24)을 에칭하는 것에 의해서, 도전층(25)이 생길 수 있다. 이 영역(25)의 기능은 이하에서 설명할 것이다.
적어도 전기적으로 도전성인 층(26)은 본딩층(24) 상에 증착된다(도 2c). 이 층은 역시 열적으로 도전성인 것에 유리하다. 그것은 예를 들면 Mo, 또는 Ti, 또는 Al, 또는 AlSi, 또는 AlCu, 또는 W으로 만들어진 층일 수 있다. 그것의 전기적 도전 특성은 그것에 약 10 Ω 미만의 제곱 저항을 제공한다. 약 1 Ω 미만 또는 0.5 Ω 차수의 제곱 저항이 유리할 것이다. 만약 5μΩ.cm 저항의 물질이 주어지면, 100 nm 의 두께가 이 층에 적합할 것이다. 좀더 일반적으로는, 약 10 nm 및 200 nm 사이의 두께가 좋을 것이다. 이 층의 열적 도전도는 10 W/m.K 보다 큰 것이 유리하고, 우선적으로 50 W/m.K 에 근접해 있다.
변형으로서, 특히 후자가 도전층에 대해 이전에 정해진 요구되는 도전 특성을 가지고 있다면, 전극을 형성하기 위한 도전 표면층의 역할은 금속층(22)에 의해 직접 주어질 수도 있다. 그것은 추가적인 층 없이 커버되므로, 본딩층으로서의 역할을 할 수 있다.
생산된 스택은, 예로서, 여러 시간 동안 300 ℃ 및 600 ℃ 사이 온도에서 열적 처리에 의한 증착된 물질의 성질에 따라, 이 도전층(26)의 증착 전 또는 후에, 밀도가 높아진다.
이 스택은, 일반적으로 알루미늄으로 만들어진, 기판(29)과 접촉하며, 주입장치(도 2d)를 지지한다 : 적어도 하나의 콘택(31)은 도전층(26)과, 이를 지지하는 기판(29)의 표면 또는 전기적 접지 기준 역할을 하는 어떤 다른 요소 사이에 설치된다.
이 콘택(31)은 지지 기판(29) 상에 기계적으로 스택을 잡아주는 역할을 하는 적어도 부분적으로 전기적으로 도전성인 암에 의해서 설치된다. 이 경우에 있어서, 콘택은 스택 상에 암(arm)의 가벼운 기계적 압력으로 설치되는데, 이 수단에 의해서 주입 단계 동안에 스택을 수직으로 잡아주는 것을 가능케 한다.
다른 콘택(31')은 전극층(22)과 지지대(29) 사이에 설치된다. 변형으로서 콘택(31'')은 이 층(22)과 콘택(31) 사이에 설치된다(도 2d에서 파선으로 나타냄).
이 또는 이들 콘택(들)은, 층(22) 및/또는 층(26) 그리고 전기적 접지 기준으로 사용되는 스택 외부의 요소 사이에, 전기적 도전도를 허여한다.
다른 변형에 따르면, 전극층(22)와 도전층(26) 사이에 전기적 콘택은 도 2b 에 관련하여 앞서 기재한 단계에서 본딩층에서 생산되는 도전 영역(25)에 의해 얻어진다.
전사될(도 2d) 압전 물질의 박막층(200)의 원하는 두께에 근접한 평균 깊이 P 에, 하나 이상의 가스류가 주입되는데, LiNbO3 의 경우에는 적어도 헬륨(helium)이 유리하다. 취약 영역(embrittlement area, 27)은 이 수단에 의해서 형성된다. 주입 깊이(implantation depth)는 주입 빔(implantation beam)의 에너지에 따라서 어떤 값이 될 수 있다.
예를 들면, 수반되는 주입은 전사될 두께에 따라, 1016 at/cm2 및 1017 at/cm2 사이의 도즈(doses)로, 그리고 50 keV 및 240 keV 사이의 에너지 치(値)로, 헬륨이나 수소 또는 헬륨 및 수소의 섞음을 사용할 수 있다.
이 주입 후에, 도전층(26)은, 예로서, 화학적 에칭 기술, 또는 드라이 에칭, 또는 폴리싱(polishing)에 의해서 제거된다. 선택 에칭 기술은 하부 층의 에칭 없이 도전층을 에칭하는데 유리하다(적용시, 본딩층(24) 또는 금속층(22)).
만약 금속층(22)이 표면 도전층(26)으로의 역할을 하면, 주입 단계에서 손상되었을 수도 있는 표면 부분을 제거하기 위해, 그것의 두께의 일부분을 부분적으로 에칭할 수 있다.
더하여, 제2 기판(30)은 예로서, LiNbO3, 또는 실리콘, 사파이어(sapphire) 또는 석영(quartz) 등의 다른 물질로 만들어진 압전이 될 수 있는, 본딩층(32), 예로서 좀더 유리한 SiO2 로 만들어진(도 3) 유전체층과 함께, 증착될 관심층의 표면(예로서, 브래그(Bragg) 미러(mirror)를 형성하는 층 또는 희생층(sacrificial layer) 등) 상에, 준비된다. 여기서, 이 본딩층은 10 nm 및 500 nm 사이의 두께이고, 200 nm 에 근접하는 것이 유리하다.
이런 방법으로 준비된 양 기판은 계속적으로 본딩할 목적으로 세부적 처리가 진행된다: 표면이 콘택으로 이동하려고 하는 것과 그리고 조립되어 메카노-케미컬 폴리싱(mechano-chemical polishing)(CMP 형태의)의 대상이 된다. 이 처리는 적당한 표면처리와 함께, 특히, 본딩에 대해 얻고자 하는 조도(roughness)가 가능하다.
직접 본딩에 의해 기판이 본딩된다(도 4a). 본딩할 목적으로 세부적 처리가 되어진 본딩층(24, 32) 및/또는 면(faces)들은 상호간에 콘택으로 이동된다.
가능한 기계적 힘의 응용에 의해 도움이된 열적 처리에 의해서, 취약 지역(27)(도 4)에 따른 균열(fracturing)에 의해서, 압전 박막(200)의 전사는 시작된다. 예로서, 박막(200)의 전사를 시작하기 위하여, 열적처리는, 100 ℃ 및 500 ℃ 사이에서, 바람직하게는 약 250 ℃에서 수행된다. 이 열적 처리는 원하는 균열을 발생시키기 위하여 취약 영역(27)에 주입 단계에서 형성해야 할 소공들(microcavities)의 형성을 가능하게 한다.
주입 단계에서 도전층의 출현은 스택을 부수지 않고 얻고자 하는 전사를 가능하게 한다.
층의 또는 막(200)의 표면의 마무리 방법(이 층(200)의 표면상에 이어지는 구성들의 생산과 호환되는 조도(roughness, 거칠기)를 얻기 위한 열적처리 및/또는 연마와 같은)이 시도될 수 있다.
이 수단에 의해서 호스트 기판(30) 상에 매립 금속 전극(22)을 갖는 압전 물질의 화인층(fine layer)(200)이 얻어진다. 층(24, 32)에 의해 정해진, 본딩 영역은, 기판(30)과 금속 전극층(22)을 연결할 수 있다. 앞에 언급한 바와 같이, 전극층과 호스트 기판 사이에 역시 다른 층들이 있을 수 있다. 다시 말하면, 적어도 기판(30)을 포함한 스택이 얻어지며, 그 위에 본딩층이 형성되고, 양 층(24, 32)으로 구성되어 있으며, 그 위에 전극(22)이 위치하고, 그 위에 압전층(200)이 위치한다.
특히, 층(200)의 표면(200') 및 제2 전극(22')을 생성하는 것이 가능하다(도 4b에서, 점선으로 보인 것).
또한, 균열에 따라 제거된 기판(20)의 부분(30')은 압전 물질의 다른 층을 형성하는데 재사용될 수 있다.

Claims (24)

  1. 압전 물질로 만들어지는 구조체를 생산하는 방법으로서,
    a) 압전 물질(20)로 만들어진 기판상에 적어도 1 개의 금속층(22)을 포함하는 스택, 여기서, 상기 금속층(22) 및 상기 스택 외부의 금속 요소(29) 사이에 적어도 1 개의 전기적 콘택(31)이 설치되는 스택을 생산하는 단계,
    b) 기판에 취약 영역(27)을 형성하기 위하여, 적어도 상기 금속층(22)을 통하여 1 개 이상의 가스류를 주입하는 단계,
    c) 취약 영역(27)에, 압전 물질, 매립된 상기 금속층(22) 및 전사용 기판(30)으로 만들어진 적어도 1 개의 층(200)을 포함하는 스택을 형성하기 위해, 이 기판의 균열(fracturing)에 따른, 전사용 기판(30)으로 된 스택의 어셈블리 단계를 포함하는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  2. 제 1 항에 있어서,
    상기 금속층(22)은, 열적 관점에서도 도전성인, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층(22)은 전이 금속들(transition metals) 중으로부터 선정된 물질로 만들어지거나 또는 다음의 물질; Mo, Ni, Pt, Cr, Ru, Ti, W, Co, Ta, Cu, 또는 약한 금속(poor metal) 중에서 선정되는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층(22)은 10 Ω 미만의 제곱 저항(squared resistivity)을 갖는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층(22)은 1 Ω 미만의 제곱 저항을 갖는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층(22)의 각각은 10 nm 및 200 nm 의 두께 사이인, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    주입 단계 후 및 c) 금속층의 두께의 일부분이 제거되는 단계 이전에, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  8. 제 3 항에 있어서,
    상기 금속층은 Al,Sn, Ga 및 이들의 합금으로부터 선택된 물질로 만들어지는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층(22)은 적어도 열적 도전도가 10W/m.k 보다 크고 또는 열적 도전도가 106 Siemens/m 보다 크고, 또는 음향 임피던스가 1.105 g/cm2.s 보다 큰, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  10. 압전 물질로 만들어지는 구조체를 생산하는 방법에 있어서,
    a) 압전 물질(20)로 만들어진 기판상에, 적어도 1 개의 매립된 금속층(22)과 상기 금속층(22)으로부터 분리된 적어도 1 개의 전기적으로 도전되는 표면 도전층(26)을 포함하는 스택을 생산하되, 여기서 상기 표면 도전층(26) 및 상기 스택 외부의 금속 요소(29) 사이에 적어도 1 개의 전기적 콘택(31)이 설치되는, 스택을 생산하는 단계,
    b) 압전 기판에 취약 영역(27)을 형성하기 위하여, 적어도 상기 표면 도전층(26)과 상기 금속층(22)을 통하여 1 개 이상의 가스류를 주입하는 단계,
    c) 취약 영역(27)에, 압전 물질, 금속층(22) 및 전사용 기판(30)으로 만들어진 적어도 1 개의 층(200)을 포함하는 스택을 형성하기 위해, 이 압전 기판의 균열(fracturing)에 따른, 전사용 기판(30)으로 된 스택의 어셈블리 단계를, 포함하는 압전 물질로 만들어지는 구조체를 생산하는 방법.
  11. 제 10 항에 있어서,
    전기적으로 도전성인 상기 표면 도전층은 b) 단계의 주입 후 및 c) 단계의 어셈블리 전에 제거되는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 금속층(22) 상에 본딩층(24), 또는 희생층(23), 또는 브래그 네트워크를 형성하는 것을 포함하는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 금속층(22)과, 전기적으로 도전성인 상기 표면 도전층(26) 또는 스택 외부의 금속요소(29) 사이에 전기적 콘택(31', 31'', 25)의 설치를 포함하는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  14. 제 10 항 또는 제 11 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26)은 열적 또한 열적 관점에서 도전되는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  15. 제 10 항 또는 제 11 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26)은 전기 금속들 또는 다음 물질; Mo, Ni, Pt, Cr, Ru, Ti, W, Co, Ta, Cu, 또는 약한 금속(poor metal), 중에서 선정되는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  16. 제 10 항 또는 제 11 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26)은 10 Ω 미만의 제곱 저항(squared resistivity)을 갖는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  17. 제 10 항 또는 제 11 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26)은 1 Ω 미만의 제곱 저항을 갖는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  18. 제 10 항 또는 제 11 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26) 및/또는 상기 금속층은 10 nm 및 200 nm 의 두께 사이인, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  19. 제 1 항 또는 제 10 항에 있어서,
    b) 단계 이전에, 스택 물질의 고밀화(densification) 단계를 포함하는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  20. 제 1 항 또는 제 10 항에 있어서,
    스택 외부의 상기 금속요소(29)는 주입 장치를 지지하는 기판인, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  21. 제 1 항 또는 제 10 항에 있어서,
    어셈블리 전 전사용 기판상에, 희생층, 또는 브래그 네트워크, 또는 본딩층(32)을 형성하는 단계를 포함하는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  22. 제 1 항 또는 제 10 항에 있어서,
    상기 압전 물질은 LiNbO3 또는 LiTaO3 로 만들어지는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  23. 제 15 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26)은 Al,Sn, Ga 및 이들의 합금으로부터 선택된 물질로 만들어지는, 압전 물질로 만들어지는 구조체를 생산하는 방법.
  24. 제 10 항 또는 제 11 항에 있어서,
    상기 전기적으로 도전성인 표면 도전층(26)은 적어도 열적 도전도가 10W/m.k 보다 크고 또는 열적 도전도가 106 Siemens/m 보다 크고, 또는 음향 임피던스가 1.105 g/cm2.s 보다 큰, 압전 물질로 만들어지는 구조체를 생산하는 방법.
KR1020137002500A 2010-07-06 2011-07-05 압전물질 주입에 대한 방법 Active KR101856797B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1055478 2010-07-06
FR1055478A FR2962598B1 (fr) 2010-07-06 2010-07-06 Procede d'implantation d'un materiau piezoelectrique
PCT/EP2011/061290 WO2012004250A1 (fr) 2010-07-06 2011-07-05 Procede d'implantation d'un materiau piezoelectrique

Publications (2)

Publication Number Publication Date
KR20140008286A KR20140008286A (ko) 2014-01-21
KR101856797B1 true KR101856797B1 (ko) 2018-06-19

Family

ID=43478055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002500A Active KR101856797B1 (ko) 2010-07-06 2011-07-05 압전물질 주입에 대한 방법

Country Status (7)

Country Link
US (1) US9991439B2 (ko)
EP (1) EP2591515B1 (ko)
JP (1) JP6043717B2 (ko)
KR (1) KR101856797B1 (ko)
CN (1) CN102986046B (ko)
FR (1) FR2962598B1 (ko)
WO (1) WO2012004250A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721691B2 (ja) 1989-01-17 1998-03-04 リーダー電子株式会社 水平期間識別装置
FR3005895B1 (fr) 2013-05-27 2015-06-26 Commissariat Energie Atomique Procede d'assemblage de deux substrats de nature differente via une couche intermediaire ductile
FR3009428B1 (fr) 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
FR3045933B1 (fr) * 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
US11411168B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US11411169B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10355659B2 (en) * 2016-03-11 2019-07-16 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11581866B2 (en) 2016-03-11 2023-02-14 Akoustis, Inc. RF acoustic wave resonators integrated with high electron mobility transistors including a shared piezoelectric/buffer layer and methods of forming the same
US11832521B2 (en) 2017-10-16 2023-11-28 Akoustis, Inc. Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
US11895920B2 (en) 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
TWI780103B (zh) * 2017-05-02 2022-10-11 日商日本碍子股份有限公司 彈性波元件及其製造方法
US11856858B2 (en) 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
FR3079346B1 (fr) 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
DE102018107496B3 (de) * 2018-03-28 2019-07-11 RF360 Europe GmbH Volumenschallwellenresonatorvorrichtung und Verfahren zu deren Herstellung
CN110870766B (zh) * 2018-08-31 2025-03-25 宁波戴维医疗器械股份有限公司 一种培养箱用数据通讯装置及培养箱
CN110867381B (zh) * 2019-11-07 2022-10-14 上海新硅聚合半导体有限公司 一种带底电极的硅基钽酸锂单晶薄膜衬底及其制备方法和应用
US11618968B2 (en) 2020-02-07 2023-04-04 Akoustis, Inc. Apparatus including horizontal flow reactor with a central injector column having separate conduits for low-vapor pressure metalorganic precursors and other precursors for formation of piezoelectric layers on wafers
US12102010B2 (en) 2020-03-05 2024-09-24 Akoustis, Inc. Methods of forming films including scandium at low temperatures using chemical vapor deposition to provide piezoelectric resonator devices and/or high electron mobility transistor devices
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130626A (ja) * 1990-09-20 1992-05-01 Fujitsu Ltd 半導体素子製造装置
WO2009087290A1 (fr) * 2007-10-12 2009-07-16 Commissariat A L'energie Atomique Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100410A (ja) * 1981-12-11 1983-06-15 Fujitsu Ltd イオン注入磁気バブルメモリ素子の作製法
JPS6057671A (ja) 1983-09-08 1985-04-03 Clarion Co Ltd 半導体装置の製造方法
JPH043919A (ja) 1990-04-20 1992-01-08 Mitsubishi Electric Corp 高抵抗材料からなるウエハにイオンを注入する方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5384268A (en) * 1993-01-22 1995-01-24 United Microelectronics Corporation Charge damage free implantation by introduction of a thin conductive layer
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2871291B1 (fr) 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
CN102569640B (zh) 2007-12-25 2014-11-05 株式会社村田制作所 复合压电基板的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130626A (ja) * 1990-09-20 1992-05-01 Fujitsu Ltd 半導体素子製造装置
WO2009087290A1 (fr) * 2007-10-12 2009-07-16 Commissariat A L'energie Atomique Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire

Also Published As

Publication number Publication date
US9991439B2 (en) 2018-06-05
FR2962598A1 (fr) 2012-01-13
EP2591515A1 (fr) 2013-05-15
WO2012004250A1 (fr) 2012-01-12
EP2591515B1 (fr) 2015-04-08
FR2962598B1 (fr) 2012-08-17
US20130111719A1 (en) 2013-05-09
JP6043717B2 (ja) 2016-12-14
KR20140008286A (ko) 2014-01-21
CN102986046A (zh) 2013-03-20
CN102986046B (zh) 2015-06-24
JP2013531950A (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
KR101856797B1 (ko) 압전물질 주입에 대한 방법
KR101374303B1 (ko) 압전 디바이스 및 압전 디바이스의 제조방법
KR101148587B1 (ko) 복합 압전 기판의 제조 방법
JP5817830B2 (ja) 圧電バルク波装置及びその製造方法
US12316295B2 (en) Method of fabricating layers of single-crystal material
US10707406B2 (en) Method for manufacturing piezoelectric device
KR20140040252A (ko) 압전 디바이스 및 압전 디바이스의 제조방법
JP5716831B2 (ja) 圧電バルク波装置及びその製造方法
JP5716832B2 (ja) 圧電バルク波装置及びその製造方法
WO2019228750A1 (en) Method of manufacturing a bulk acoustic wave resonator and bulk acoustic wave resonator device
CN115516653A (zh) 用于制造用于射频装置并且能够用于转移压电层的压电结构的方法以及用于转移这种压电层的方法
CN113411064A (zh) 一种薄膜体声波器件及其制备方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20130130

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160627

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170317

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20170904

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180319

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180503

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180503

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220427

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230425

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240429

Start annual number: 7

End annual number: 7