KR101854754B1

KR101854754B1 - Signal transfer circuit

Info

Publication number: KR101854754B1
Application number: KR1020110076760A
Authority: KR
Inventors: 이재삼
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-08-01
Filing date: 2011-08-01
Publication date: 2018-05-04
Anticipated expiration: 2031-08-01
Also published as: KR20130014977A

Abstract

실시예에 따른 신호전달회로는 입력전압을 분할하는 전압 분할부; 상기 전압 분할부와 연결되고 입력된 입력전압과 내부 기준 전압을 비교하여, 결과에 따른 듀티비를 갖는 구형파 검출신호를 생성하며, 제1 트랜지스터를 포함하고 상기 제1 트랜지스터는 콜렉터 단에 바이어스 저항인 제5저항을 포함하고, 에미터단이 접지와 연결되는 구형파 생성부; 및, 상기 전압 분할부와 구형파 생성부의 사이에 형성되고, 히스테리시스 전압을 형성하는 전압변화부를 포함한다.A signal transmission circuit according to an embodiment includes a voltage divider for dividing an input voltage; A first transistor coupled to the voltage divider and configured to compare the input voltage with an internal reference voltage to generate a square wave detection signal having a duty ratio according to the result, the first transistor including a bias resistor A square wave generating part including a fifth resistor and having an emitter end connected to ground; And a voltage changing unit formed between the voltage dividing unit and the square wave generating unit to form a hysteresis voltage.

Description

[0001] SIGNAL TRANSFER CIRCUIT [0002]

본 발명은 전원장치등에 적용되는 신호 전달 회로에 관한 것으로, 전원장치의 안정된 동작을 보장할 수 있고, 노이즈의 영향없이 보다 정확한 순간 저전압을 검출할 수 있는 전압 검출 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transfer circuit applied to a power supply device and the like, and more particularly, to a voltage detection circuit capable of ensuring a stable operation of a power supply device and capable of detecting a more accurate instantaneous low voltage without the influence of noise.

일반적으로, 통상 신호전달회로에서 출력되는 검출 신호의 구현 방식은, 그 신호 형태에 따라 직류 파형(Wave Form) 방식과 구형 파형(Wave Form) 방식을 들 수 있다.Generally, a detection signal output from a signal transmission circuit is typically implemented by a DC waveform method or a wave form method depending on the signal form.

본 발명은 입력에 잡음이 포함되어도 출력에 영향을 미치지 않는 잡음 제거 기능을 갖는 신호전달회로에 관한 것이다.The present invention relates to a signal transfer circuit having a noise canceling function that does not affect the output even if the input includes noise.

도 1은 종래 신호 전달회로를 도시한 도면이고, 도 2는 종래 신호 전달회로의 오동작 출력전압을 나타내는 도면이다.FIG. 1 is a view showing a conventional signal transfer circuit, and FIG. 2 is a diagram showing a malfunctioning output voltage of a conventional signal transfer circuit.

종래 신호전달회로는 입력 전압을 기설정된 전압으로 분할하는 전압 분할부(100), 상기 전압 분할부(100)로부터의 분할된 전압을 안정화시키는 전압 안정화 회로부(200), 상기 전압 안정화 회로부(200)로부터 안정화된 입력전압과 내부 기준 전압을 비교하여, 결과에 따른 듀티비를 갖는 구형파 검출신호를 생성하는 구형파 생성부(300)를 포함할 수 있다.The conventional signal transfer circuit includes a voltage divider 100 for dividing an input voltage into predetermined voltages, a voltage stabilizing circuit 200 for stabilizing the divided voltage from the voltage divider 100, a voltage stabilizing circuit 200 for stabilizing divided voltages from the voltage divider 100, And a square wave generator 300 for comparing the stabilized input voltage with the internal reference voltage and generating a square wave detection signal having a duty ratio according to the result.

상기 전압 분할부(100)는, 상기 입력 전압을 기설정된 전압으로 분할한다. 예를 들면, 상기 전압 분할부(100)는, 상기 교류전압이 정상적인 상태에서 상기 구형파 생성부(300)의 내부 기준전압보다 높은 전압으로 분할하도록 설정된 값을 갖는 복수의 저항들을 포함할 수 있다.The voltage divider (100) divides the input voltage into a predetermined voltage. For example, the voltage divider 100 may include a plurality of resistors having a value set to divide the AC voltage into a voltage higher than an internal reference voltage of the square wave generator 300 in a normal state.

상기 전압 분할부(100)는, 상기 입력전압과 접지 사이에 직렬로 연결된 2개의 제1 및 제2 저항(R1~R2)을 포함할 수 있으며, 이 경우에, 상기 제1 저항(R1)과 제2 저항(R2)간의 분할노드에서 분할된 전압을 공급할 수 있다.The voltage divider 100 may include two first and second resistors R1 to R2 connected in series between the input voltage and the ground. In this case, the first resistor R1 and the second resistor R1, And can supply the divided voltage at the split node between the second resistors R2.

상기 전압 안정화 회로부(200)는, 정확한 전압 검출을 위해서, 상기 전압 분할부(100)로부터의 분할된 전압을 안정화시켜 상기 구형파 생성부(300)에 공급한다. 이에 따라, 상기 구형파 생성부(300)가 보다 정확한 동작을 할 수 있게 된다.The voltage stabilization circuit 200 stabilizes the divided voltage from the voltage divider 100 and supplies the stabilized voltage to the square wave generator 300 for accurate voltage detection. Accordingly, the rectangular wave generating unit 300 can perform a more accurate operation.

일 예로, 상기 전압 안정화 회로부(200)는, 커패시터(C1)를 포함할 수 있다. 이때, 상기 커패시터(C1)는 상기 전압 분할부(100)의 기설정된 분할노드와 접지 사이의 전압을 평활시키고, 이러한 커패시터(C1)의 평활에 의해서, 상기 전압 안정화 회로부(200)에서 구형파 생성부(300)로 입력되는 입력전압(V,be)은 안정화된다.For example, the voltage stabilization circuit portion 200 may include a capacitor C1. At this time, the capacitor C1 smoothens a voltage between a predetermined node of the voltage divider 100 and the ground, and the smoothing of the capacitor C1 causes the voltage stabilizing circuit unit 200 to generate a square wave The input voltage V, be input to the inverter 300 is stabilized.

다음, 상기 구형파 생성부(300)는, 상기 전압 안정화 회로부(200)로부터 안정화된 입력전압(V,be)과 내부 기준전압을 비교하여, 상기 입력전압과 내부 기준전압의 비교결과에 따른 듀티비를 갖는 구형파 검출신호를 생성한다. 상기 구형파 생성부(300)는 트랜지스터를 포함할 수 있다.Next, the square wave generating unit 300 compares the internal reference voltage with the input voltage V, be stabilized from the voltage stabilization circuit unit 200, and calculates a duty ratio according to the comparison result between the input voltage and the internal reference voltage Wave detection signal. The square wave generator 300 may include a transistor.

도 2에 도시한 바와 같이 상기 입력전압(V,be)과 내부 기준전압(V,th)의 비교결과로서, 상기 입력전압(V,be)이 내부 기준전압(V,th)보다 높으면 로우레벨을 갖는 구형파 검출신호가 출력되고, 반대로 상기 입력전압(V,be)이 내부 기준전압(V,th)보다 높지 않으면 하이레벨을 갖는 구형파 검출신호가 출력된다.2, when the input voltage V, be is higher than the internal reference voltage V, th as a result of comparison between the input voltage V, be and the internal reference voltage V, th, A square wave detection signal having a high level is outputted when the input voltage V, be is not higher than the internal reference voltage V, th.

구체적으로 상기 구형파 생성부(300)는 트랜지스터(TR)를 포함할 수 있는데, 상기 트랜지스터(TR)에 입력되는 상기 입력전압(V,be)이 상기 트랜지스터(TR)의 동작전압인 내부 기준전압(V,th)보다 높으면, 상기 트랜지스터(TR)가 턴온하여, 로우 레벨의 구형파 검출신호가 출력된다.More specifically, the square wave generator 300 may include a transistor TR, and the input voltage V, be input to the transistor TR may be an internal reference voltage V, th), the transistor TR is turned on to output a low-level rectangular-wave detection signal.

이와 반대로, 상기 트랜지스터(TR)에 입력되는 상기 입력전압(V,be)이 상기 트랜지스터(TR)의 동작전압인 내부 기준전압(V,th)보다 낮으면, 상기 트랜지스터(TR)가 턴오프하여, 하이 레벨의 구형파 검출신호가 출력된다.Conversely, when the input voltage V, be input to the transistor TR is lower than the internal reference voltage V, th, which is the operation voltage of the transistor TR, the transistor TR is turned off , A square-wave detection signal of high level is output.

즉, 상기 트랜지스터(TR)가 턴온되는 경우에는 출력전압(Vout)에 로우레벨의 구형파 검출신호가 출력되고, 반대로 상기 트랜지스터(TR)가 턴오프되는 경우에는 출력전압(Vout)에 하이레벨의 구형파 검출신호가 출력된다.That is, when the transistor TR is turned on, a low-level rectangular-wave detection signal is output to the output voltage Vout. On the contrary, when the transistor TR is turned off, A detection signal is output.

그런데 상기 입력전압(Vin)에 t1의 시간만큼 노이즈가 포함되는 경우, 상기 노이즈로 인해 상기 구형파 생성부(300)에 입력되는 전압이 동작전압보다 충분히 크지 못하게 되어, 온-오프 동작이 반복되는 등, 회로가 오동작할 수 있다는 문제점이 있다.However, when the input voltage Vin includes noise by the time t1, the voltage input to the square wave generator 300 due to the noise is not sufficiently larger than the operation voltage, and the on-off operation is repeated , There is a problem that the circuit may malfunction.

구체적으로, 노이즈로 인해 t1의 시간동안 상기 트랜지스터(TR)에 입력되는 상기 입력전압(V,be)이 상기 트랜지스터(TR)의 동작전압인 내부 기준전압(V,th)보다 낮아지는 경우, 출력전압(Vout)이 t1의 시간만큼 온오프되어 회로가 오동작할 수 있다.Specifically, when the input voltage V, be input to the transistor TR during the time t1 due to noise becomes lower than the internal reference voltage V, th, which is the operation voltage of the transistor TR, The voltage Vout is turned on and off by the time t1, and the circuit may malfunction.

이와 같은 종래 전압 검출회로에서는, 입력전압이 일정 레벨 이상으로 인가되면 트랜지스터가 동작하여 출력전압이 반전되는 회로가 사용될 수 있는데, 입력 전압에 노이즈(noise)가 포함되는 경우, 트랜지스터가 온-오프(on-off) 오동작 되는 것을 방지하기 위해 전압 안정화 회로부에 노이즈 제거용 카패시터가 포함되어 있으나, 입력전압에 노이즈가 심화되는 경우, 또는 트랜지스터의 베이스 전압이 동작전압도다 충분히 크지 못한 경우에는 트랜지스터가 온-오프(on-off) 오동작 될 수 있다는 문제점이 있다.In such a conventional voltage detection circuit, a circuit in which a transistor operates and an output voltage is inverted when an input voltage is applied at a certain level or higher may be used. When noise is included in the input voltage, On the other hand, when noise is intensified in the input voltage, or when the base voltage of the transistor is not sufficiently large, such as the operating voltage, the transistor is turned on There is a problem in that it may malfunction on-off.

본 발명에 따르면, 잡음이 중첩된 신호가 입력되어도 잡음을 제거해서 신호를 전달할 수 있고 또한 반도체 집적회로에 적합한 신호 전달회로를 제공할 수 있다.According to the present invention, it is possible to provide a signal transmission circuit capable of transmitting a signal by eliminating noise even when a signal in which noise is superimposed is input, and which is suitable for a semiconductor integrated circuit.

도 1은 종래 신호 전달회로를 도시한 도면
도 2는 종래 신호 전달회로의 오동작 출력전압을 나타내는 도면
도 3은 발명의 실시예에 따른 신호 전달회로를 도시한 도면
도 4는 발명의 실시예에 따른 신호 전달회로에서 시간에 따른 입력전압을 도시한 도면
도 5는 발명의 실시예에 따른 신호 전달회로에서 시간에 따라 구형파 생성부에 입력되는 전압을 도시한 도면
도 6은 발명의 실시예에 따른 신호 전달회로에서 시간에 따라 구형파 생성부 및 전압변화부의 트랜지스터의 동작과 출력전압의 온/오프를 나타내는 도면.1 is a view showing a conventional signal transfer circuit
2 is a diagram showing a malfunctioning output voltage of a conventional signal transfer circuit
3 is a diagram showing a signal transfer circuit according to an embodiment of the invention;
4 is a graph showing input voltages over time in a signal transfer circuit according to an embodiment of the present invention;
5 is a graph showing a voltage input to a square wave generator according to time in a signal transfer circuit according to an embodiment of the present invention;
FIG. 6 is a diagram showing operations of a square wave generating unit and a transistor in a voltage changing unit and on / off of an output voltage in a signal transfer circuit according to an embodiment of the present invention. FIG.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to designate the same or similar components throughout the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 3은 발명의 실시예에 따른 신호 전달회로를 도시한 도면이다.3 is a diagram showing a signal transfer circuit according to an embodiment of the present invention.

도 4는 발명의 실시예에 따른 신호 전달회로에서 시간에 따른 입력전압을 도시한 도면이며, 도 5는 발명의 실시예에 따른 신호 전달회로에서 시간에 따라 구형파 생성부에 입력되는 전압을 도시한 도면이고, 도 6은 발명의 실시예에 따른 신호 전달회로에서 시간에 따라 구형파 생성부 및 전압변화부의 트랜지스터의 동작과 출력전압의 온/오프를 나타내는 도면이다.FIG. 4 is a diagram illustrating an input voltage according to time in a signal transfer circuit according to an embodiment of the present invention. FIG. 5 is a diagram showing a voltage input to a square wave generator according to time in a signal transfer circuit according to an embodiment of the present invention 6 is a diagram showing the operation of the square wave generating unit and the transistors of the voltage changing unit and the on / off of the output voltage according to time in the signal transfer circuit according to the embodiment of the present invention.

발명의 실시예에 따른 신호 전달회로는 입력 전압을 기설정된 전압으로 분할하는 전압 분할부(100), 상기 전압 분할부(100)와 연결되고 입력된 입력전압과 내부 기준 전압을 비교하여, 결과에 따른 듀티비를 갖는 구형파 검출신호를 생성하는 구형파 생성부(300); 및, 상기 전압 분할부(100)와 구형파 생성부(300)의 사이에 형성되고, 히스테리시스 전압을 형성하는 전압변화부(400)를 포함할 수 있다.The signal transfer circuit according to an embodiment of the present invention includes a voltage divider 100 for dividing an input voltage into a predetermined voltage, a comparator 100 for comparing the input voltage input to the voltage divider 100 with an internal reference voltage, A square wave generating unit 300 for generating a square wave detecting signal having a duty ratio according to the duty ratio; And a voltage changing unit 400 formed between the voltage divider 100 and the square wave generating unit 300 to form a hysteresis voltage.

상기 히스테리시스 전압의 범위는 상기 제1 트랜지스터(Q1) 및 저항(R1, R2, R3)을 조절하여 변화시킬 수 있다.The range of the hysteresis voltage may be changed by adjusting the first transistor Q1 and the resistors R1, R2, and R3.

상기 전압 분할부(100)는, 상기 정류된 전압을 기설정된 전압으로 분할한다. 예를 들면, 상기 전압 분할부(100)는, 상기 교류전압이 정상적인 상태에서 상기 구형파 생성부(300)의 내부 기준전압보다 높은 전압으로 분할하도록 설정된 값을 갖는 복수의 저항들(R1, R2)을 포함할 수 있다.The voltage divider 100 divides the rectified voltage into a predetermined voltage. For example, the voltage divider 100 may include a plurality of resistors R1 and R2 having a value set to divide the AC voltage into a voltage higher than the internal reference voltage of the square wave generator 300 in a normal state, . &Lt; / RTI >

바이어스 전압변화부(400)는 상기 전압 분할부(100)와 구형파 생성부(300)의 사이에 형성될 수 있다. 바이어스 전압변화부(400)는 제2 트랜지스터(Q2)를 포함할 수 있고, 상기 트랜지스터의 베이스단은 제4저항(R4)이 연결될 수 있다. 상기 제2 트랜지스터(Q2)의 컬렉터 단에는 바이어스 저항인 제3 저항(R3)이 연결될 수 있고, 에미터 단은 접지와 연결될 수 있다. 상기 컬렉터 단에 연결되는 제3 저항(R3)은 상기 제2 저항(R2)과 병렬로 연결될 수 있다.The bias voltage changing unit 400 may be formed between the voltage dividing unit 100 and the square wave generating unit 300. The bias voltage changing unit 400 may include a second transistor Q2 and a base end of the transistor may be connected to a fourth resistor R4. A third resistor (R3), which is a bias resistor, may be connected to the collector of the second transistor (Q2), and the emitter terminal may be connected to the ground. A third resistor R3 connected to the collector stage may be connected in parallel with the second resistor R2.

상기 구형파 생성부(300)의 제1 트랜지스터(Q1)는 컬렉터 단에 바이어스 저항인 제5 저항(R5)이 연결될 수 있으며, 에미터 단은 상기 제2 트랜지스터(Q2)와 마찬가지로 접지와 연결될 수 있다. 상기 바이어스 저항의 상단에는 제1 트랜지스터(Q1)의 컬렉터에 인가되는 바이어스 전압(Vcc)이 연결될 수 있다.The first transistor Q1 of the square wave generator 300 may be connected to the fifth resistor R5 which is a bias resistor to the collector terminal and the emitter terminal may be connected to the ground like the second transistor Q2 . A bias voltage Vcc applied to the collector of the first transistor Q1 may be connected to the upper end of the bias resistor.

상기 전압 분할부(100)에 의해 분할된 전압(Vbe)은 상기 구형파 생성부(300)로 입력될 수 있다. 이하 도 4를 참고하여 회로의 동작을 설명한다.The voltage Vbe divided by the voltage divider 100 may be input to the square wave generator 300. The operation of the circuit will now be described with reference to FIG.

도 4에서와 같이, t0의 시간까지 입력전압이 증가하다가, t1 구간에서 노이즈가 인가되고, t2에서부터 감소하는 전원입력을 가정한다.As shown in FIG. 4, assume that the input voltage increases until time t0, the noise is applied in the period t1, and the power input decreases from t2.

도시된 바와 같이, 시간이 0에서 t0으로 경과함에 따라, 입력전압은 증가하게 된다. t0까지 출력전압(Vout)은 하이값이 검출되게 된다.As shown, as the time elapses from zero to t0, the input voltage increases. A high value of the output voltage Vout is detected until t0.

t0까지 제1 트랜지스터(Q1)의 컬렉터에 인가되는 바이어스 전압(Vcc)으로 인해 전압변화부(400)의 제2 트랜지스터(Q2)가 턴온되어 있는 상황에서, 상기 구형파 생성부(300)에 입력되는 전압(V,be Q1)은 상기 전압변화부(400)의 제2 트랜지스터(Q2)가 구동되고 있으므로, 전압 분할부(100)의 저항과 병렬 연결된 것으로 인식된다. and the second transistor Q2 of the voltage changing unit 400 is turned on due to the bias voltage Vcc applied to the collector of the first transistor Q1 until t0, The voltage V be Q1 is recognized as being connected in parallel with the resistance of the voltage divider 100 since the second transistor Q2 of the voltage changer 400 is driven.

즉, 상기 구형파 생성부(300)에 베이스단에 입력되는 입력전압(V,be Q1)은 하기의 식을 만족하게 된다. That is, the input voltage V, be Q1 input to the square wave generating unit 300 at the base end satisfies the following equation.

.......식(1)

... (1)

식(1)에 나타난 바와 같이, 제1 트랜지스터(Q1)의 컬렉터에 인가되는 바이어스 전압(Vcc)으로 인해 전압변화부(400)의 제2 트랜지스터(Q2)가 턴온되어 있는 상황에서, 입력전압(Vin)이 증가하면 t0까지는 제1 트랜지스터(Q1)에 인가되는 입력전압(V,be Q1)이 상기 제1 트랜지스터(Q1)의 구동전압(Vth)보다 낮기 때문에, 상기 제1 트랜지스터(Q1)는 턴오프된 상태를 유지하게 된다.In a situation where the second transistor Q2 of the voltage changing unit 400 is turned on due to the bias voltage Vcc applied to the collector of the first transistor Q1 as shown in Equation 1, Vin of the first transistor Q1 is lower than the driving voltage Vth of the first transistor Q1 until the input voltage V, be Q1 applied to the first transistor Q1 is lower than the driving voltage Vth of the first transistor Q1 until t0, It is maintained in the turned off state.

t0을 기점으로 상기 식(1)에 의한 입력전압이 상기 제1 트랜지스터(Q1)의 내부 기준전압(V,th)보다 높아짐에 따라, 상기 제1 트랜지스터(Q1)가 동작되므로 출력전압(Vout)이 하이에서 로우로 동작하게 된다. 이때 상기 제1 트랜지스터(Q1)가 턴온되고, 상기 전압변화부(400)의 제2 트랜지스터(Q2)는 턴오프된다.the first transistor Q1 is operated as the input voltage according to the formula (1) becomes higher than the internal reference voltage V, th of the first transistor Q1 from t0, To a low level. At this time, the first transistor Q1 is turned on and the second transistor Q2 of the voltage changing unit 400 is turned off.

도 6에 도시된 바와 같이, 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)와 상기 전압변화부(400)의 제2 트랜지스터(Q2)는 상호 번갈아 동작하는 것임을 알 수 있다. 즉, 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)가 턴온되면, 상기 전압변화부(400)의 제2 트랜지스터(Q2)는 턴오프되고, 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)가 턴오프되면, 상기 전압변화부(400)의 제2 트랜지스터(Q2)는 턴온된다.As shown in FIG. 6, the first transistor Q1 of the square wave generator 300 and the second transistor Q2 of the voltage changer 400 alternately operate. That is, when the first transistor Q1 of the square wave generating unit 300 is turned on, the second transistor Q2 of the voltage changing unit 400 is turned off and the first transistor Q1 of the square wave generating unit 300 is turned off. (Q1) is turned off, the second transistor (Q2) of the voltage changing unit (400) is turned on.

상기 전압변화부(400)의 제2 트랜지스터(Q2)는 턴오프되므로, 상기 제2 트랜지스터(Q2)의 바이어스 저항인 제3 저항(R3)은 없는 것으로 인식된다. 이에 따라, t0 이후 상기 전압변화부(400)의 제2 트랜지스터(Q2)가 턴오프되면, 상기 제1 트랜지스터(Q1)에 입력되는 전압(V,be Q1)은 하기의 식을 만족하게 된다.Since the second transistor Q2 of the voltage changing unit 400 is turned off, it is recognized that the third resistor R3, which is the bias resistance of the second transistor Q2, is not present. Accordingly, when the second transistor Q2 of the voltage changing unit 400 is turned off after t0, the voltage V, be Q1 input to the first transistor Q1 satisfies the following equation.

.....식(2)

(2)

식(2)에 나타난 바와 같이, 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)가 턴온되고, 전압변화부(400)의 제2 트랜지스터(Q2)가 턴오프되면, 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)에 입력되는 전압(V,be Q1)은 상기 전압변화부(400)의 제2 트랜지스터(Q2)가 턴온된 경우에 비해 입력전압(Vin)의 높은 비율을 차지하게 된다.When the first transistor Q1 of the square wave generating part 300 is turned on and the second transistor Q2 of the voltage changing part 400 is turned off as shown in equation (2), the square wave generating part The voltage V1 be Q1 input to the first transistor Q1 of the switching unit 300 takes a higher ratio of the input voltage Vin than the case where the second transistor Q2 of the voltage changing unit 400 is turned on .

상기 식(1)에서 식(2)로의 전환은 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)가 턴온됨에 따라 이루어지므로, 상기 전압변화부(400)의 제2 트랜지스터(Q2)의 턴온/턴오프에 의한 합성 저항에 의한 분압차이만큼 히스테리시스 전압이 발생하게 된다.Since the switching from the equation (1) to the equation (2) is performed when the first transistor Q1 of the square wave generator 300 is turned on, the turn-on of the second transistor Q2 of the voltage changer 400 / Hysteresis voltage is generated by the difference in partial pressure due to the synthetic resistance due to the turn-off.

이에 따라, 상기 입력전압에 t1의 시간만큼 노이즈가 인가되더라도, 상기 노이즈가 상기 히스테리시스 전압 이내의 값을 갖는 경우, 상기 구형파 생성부(300)의 제1 트랜지스터(Q1)는 턴온/턴오프 동작을 반복하지 않게 되므로 소자의 신뢰성이 향상될 수 있다.Accordingly, even if noise is applied to the input voltage for the time t1, when the noise has a value within the hysteresis voltage, the first transistor Q1 of the square wave generator 300 turns on / off The reliability of the device can be improved.

입력전압이 t2를 기점으로 감소하더라도, 제1 트랜지스터(Q1)가 턴온되고, 제2 트랜지스터(Q2)가 턴오프되어 있으므로, 출력전압은 로우값을 유지하게 된다. Since the first transistor Q1 is turned on and the second transistor Q2 is turned off even if the input voltage decreases from t2, the output voltage maintains a low value.

그러나 입력전압(Vth)이 감소함에 따라, t3를 기점으로 상기 식(2)를 통해 상기 제1 트랜지스터(Q1)에 입력되는 전압(V,be Q1)이 상기 제1 트랜지스터(Q1)의 구동전압(Vth)보다 낮아지는 경우, 상기 제1 트랜지스터(Q1)는 턴오프되고, 이에 따라 출력전압(Vout)은 하이값으로 검출된다.However, as the input voltage Vth decreases, the voltage V, be Q1 input to the first transistor Q1 via the equation (2) from the time t3 becomes the driving voltage of the first transistor Q1 (Vth), the first transistor (Q1) is turned off so that the output voltage (Vout) is detected as a high value.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

Claims

A voltage divider for dividing an input voltage;
A square wave generator connected to the voltage divider and comparing the input voltage with an internal reference voltage to generate a square wave detection signal having a duty ratio according to the result;
And a voltage changing part formed between the voltage dividing part and the square wave generating part and generating a hysteresis voltage,
The square wave generator includes a first transistor (Q1)
Wherein the voltage changing portion includes a second transistor (Q2)
Wherein the first transistor and the second transistor cross each other,
Wherein the voltage changing unit generates a hysteresis voltage due to a partial voltage difference due to a combined resistance in accordance with on / off operation of the second transistor.

The method according to claim 1,
And when the noise is generated beyond the hysteresis voltage, the transistor performs on / off operation.

The method according to claim 1,
A third resistor coupled to the collector of the first transistor,
And a fourth resistor connected in parallel with the third resistor and connected to the base end of the first transistor,
A second resistor connected to a collector terminal of the second transistor,

The method according to claim 1,
Wherein the first transistor inverts an output voltage with respect to an input voltage when the first transistor is turned on.

5. The method of claim 4,
Wherein the first transistor is turned on at a low voltage and turned off at a high voltage.

6. The method of claim 5,
And the second transistor is turned on when the first transistor is turned off.

delete