[go: up one dir, main page]

KR101853133B1 - Multi-Layered Capacitor - Google Patents

Multi-Layered Capacitor Download PDF

Info

Publication number
KR101853133B1
KR101853133B1 KR1020110105179A KR20110105179A KR101853133B1 KR 101853133 B1 KR101853133 B1 KR 101853133B1 KR 1020110105179 A KR1020110105179 A KR 1020110105179A KR 20110105179 A KR20110105179 A KR 20110105179A KR 101853133 B1 KR101853133 B1 KR 101853133B1
Authority
KR
South Korea
Prior art keywords
external
electrodes
ceramic body
width
external terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110105179A
Other languages
Korean (ko)
Other versions
KR20130040423A (en
Inventor
이창호
서동환
김재광
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110105179A priority Critical patent/KR101853133B1/en
Publication of KR20130040423A publication Critical patent/KR20130040423A/en
Application granted granted Critical
Publication of KR101853133B1 publication Critical patent/KR101853133B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 복수의 유전체층이 적층된 세라믹 소체; 상기 세라믹 소체의 내부에 형성된 복수의 제1 및 제2 내부전극; 상기 세라믹 소체의 양측 면에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극; 상기 제1 및 제2 외부전극의 일 측면과 각각 접하는 제1 및 제2 도전층; 상기 제1 및 제2 도전층의 일면과 각각 접하는 제1 및 제2 외부단자; 및 상기 세라믹 소체, 상기 제1 및 제2 외부전극, 상기 제1 및 제2 도전층 및 상기 제1 및 제2 외부단자를 내부에 수용하는 몰드부; 를 포함하며, 상기 제1 및 제2 외부단자는 상기 몰드부의 일면을 통해 적어도 일부가 노출되게 형성된 적층형 세라믹 커패시터를 제공한다.The present invention relates to a ceramic body having a plurality of dielectric layers stacked thereon; A plurality of first and second inner electrodes formed inside the ceramic body; First and second external electrodes formed on both side surfaces of the ceramic body and electrically connected to the first and second internal electrodes; First and second conductive layers respectively contacting one side of the first and second external electrodes; First and second external terminals respectively contacting one surface of the first and second conductive layers; And a mold part for receiving the ceramic body, the first and second external electrodes, the first and second conductive layers, and the first and second external terminals therein; Wherein the first and second external terminals are at least partially exposed through one surface of the mold part.

Description

적층형 세라믹 커패시터 {Multi-Layered Capacitor}Multi-layered capacitor < RTI ID = 0.0 >

본 발명은 적층형 세라믹 커패시터에 관한 것이다.The present invention relates to a multilayer ceramic capacitor.

적층형 세라믹 커패시터(Multi-Layered Ceramic Capacitor: MLCC)는 이동통신 단말기, 노트북, 컴퓨터 및 개인 휴대용 단말기(PDA) 등 여러 전자제품의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용되는 용도 및 용량에 따라 다양한 크기와 적층 형태를 가진다.Multi-layered ceramic capacitors (MLCC) are mounted on printed circuit boards of various electronic products such as mobile communication terminal, notebook computer, personal computer and personal digital assistant (PDA) And has various sizes and lamination shapes depending on the application and capacity used.

최근 적층형 세라믹 커패시터는 전자제품의 소형화에 따라 초소형화 및 초고용량화가 요구되며, 이를 위해 내부전극 및 유전체층의 두께를 얇게 하면서 많은 수의 유전체를 적층한 제품이 제조된다.Recently, a multilayer ceramic capacitor is required to be miniaturized and to have a high capacity in accordance with miniaturization of an electronic product. For this purpose, a laminate of a large number of dielectric materials is manufactured while the thickness of the internal electrode and the dielectric layer is reduced.

이와 같이 초소형화 및 초고용량화를 만족시키면서 제품의 신뢰성을 확보하기 위해서는 적층형 세라믹 커패시터의 열 충격 및 온도 사이클 등에 대한 열적 내성과 진동 및 휨 등에 대한 기계적 내성이 중요시된다.In order to satisfy the reliability of the product while satisfying the miniaturization and ultra high capacity, it is important that the multilayer ceramic capacitor has thermal resistance against thermal shock and temperature cycle, mechanical resistance against vibration and warpage, and the like.

당 기술분야에서는, 적층형 세라믹 커패시터의 방수성과 열적 및 기계적 내성을 높여 신뢰성을 향상시키기 위한 새로운 방안이 요구되어 왔다.There is a need in the art for new ways to increase the water resistance and thermal and mechanical resistance of stacked ceramic capacitors to improve reliability.

본 발명의 일 측면은, 복수의 유전체층이 적층된 세라믹 소체; 상기 세라믹 소체의 내부에 형성된 복수의 제1 및 제2 내부전극; 상기 세라믹 소체의 양측 면에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극; 상기 제1 및 제2 외부전극의 일 측면과 각각 접하는 제1 및 제2 도전층; 상기 제1 및 제2 도전층의 일면과 각각 접하는 제1 및 제2 외부단자; 및 상기 세라믹 소체, 상기 제1 및 제2 외부전극, 상기 제1 및 제2 도전층 및 상기 제1 및 제2 외부단자를 내부에 수용하는 몰드부; 를 포함하며, 상기 제1 및 제2 외부단자는 상기 몰드부의 일면을 통해 적어도 일부가 노출되게 형성된 적층형 세라믹 커패시터를 제공한다.According to an aspect of the present invention, there is provided a plasma processing apparatus comprising: a ceramic body having a plurality of dielectric layers stacked; A plurality of first and second inner electrodes formed inside the ceramic body; First and second external electrodes formed on both side surfaces of the ceramic body and electrically connected to the first and second internal electrodes; First and second conductive layers respectively contacting one side of the first and second external electrodes; First and second external terminals respectively contacting one surface of the first and second conductive layers; And a mold part for receiving the ceramic body, the first and second external electrodes, the first and second conductive layers, and the first and second external terminals therein; Wherein the first and second external terminals are at least partially exposed through one surface of the mold part.

본 발명의 일 실시 예에서, 상기 도전층은 수지 재료와, Cu, Ni 및 Au 중 적어도 하나를 포함할 수 있다.In one embodiment of the present invention, the conductive layer may include a resin material and at least one of Cu, Ni and Au.

본 발명의 일 실시 예에서, 상기 몰드부는 세라믹, 실리콘 또는 에폭시 재료 중 적어도 하나를 포함할 수 있다.In one embodiment of the invention, the mold part may comprise at least one of ceramic, silicon or epoxy material.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부단자의 노출 면은 상기 몰드부의 일면과 평평하게 대응될 수 있다.In one embodiment of the present invention, the exposed surfaces of the first and second external terminals may correspond to one surface of the mold portion in a flat manner.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부단자의 노출 면은 상기 몰드부의 외측으로 돌출되게 형성될 수 있다.In one embodiment of the present invention, the exposed surfaces of the first and second external terminals may be formed to protrude to the outside of the molded part.

본 발명의 일 실시 예에서, 상기 제1 및 제2 내부전극의 폭이 상기 유전체층의 폭 보다 작을 수 있다.In one embodiment of the present invention, the widths of the first and second internal electrodes may be smaller than the width of the dielectric layer.

이때, 상기 제1 및 제2 내부전극의 폭과 상기 유전체층의 폭의 차이는 0.01 내지 50 ㎛일 수 있다.At this time, the difference between the widths of the first and second internal electrodes and the width of the dielectric layer may be 0.01 to 50 탆.

본 발명의 일 실시 예에서, 상기 제1 및 제2 내부전극의 폭이 상기 유전체층의 폭과 동일할 수 있다.In one embodiment of the present invention, the width of the first and second internal electrodes may be the same as the width of the dielectric layer.

본 발명의 일 실시 예에 따르면, 적층형 세라믹 커패시터의 외부를 수지로 몰딩함으로써 방수성과 열적 및 기계적 내성을 높여 신뢰성을 향상시킬 수 있는 효과가 있다.According to an embodiment of the present invention, the outer portion of the multilayer ceramic capacitor is molded with a resin, thereby enhancing water resistance, thermal and mechanical resistance, and improving reliability.

도 1은 본 발명의 일 실시 형태에 따른 적층형 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 2는 도 1의 측단면도이다.
도 3은 도 2의 A-A'선 단면도이다.
도 4는 본 발명의 다른 실시 형태에 따른 도 2의 A-A'선 단면도이다.1 is a perspective view showing a schematic structure of a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a side sectional view of Fig.
3 is a sectional view taken along line A-A 'in Fig.
4 is a cross-sectional view taken along line A-A 'of FIG. 2 according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.In the drawings, like reference numerals are used throughout the drawings.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, to include an element throughout the specification does not exclude other elements unless specifically stated otherwise, but may include other elements.

도 1 내지 도 3을 참조하면, 본 실시 형태에 따른 적층형 세라믹 커패시터(1)는, 복수의 유전체층(11)이 적층된 세라믹 소체(10)와, 세라믹 소체(10)의 내부에 교대로 적층된 서로 다른 극성을 갖는 복수의 제1 및 제2 내부전극(12, 13)과, 세라믹 소체(10)의 양측 면에 형성되며 제1 및 제2 내부전극(12, 13)과 각각 전기적으로 연결된 제1 및 제2 외부전극(14, 15)을 포함한다.1 to 3, a multilayer ceramic capacitor 1 according to the present embodiment includes a ceramic body 10 in which a plurality of dielectric layers 11 are stacked, A plurality of first and second internal electrodes 12 and 13 having different polarities and a plurality of first and second internal electrodes 12 and 13 formed on both side surfaces of the ceramic body 10 and electrically connected to the first and second internal electrodes 12 and 13, 1 and a second outer electrode 14, 15, respectively.

또한, 이러한 적층형 세라믹 커패시터(1)는, 제1 및 제2 외부전극(14, 15)의 일 측면과 각각 접하는 제1 및 제2 도전층(31, 32)과, 제1 및 제2 도전층(31, 32)의 저면과 각각 접하도록 배치된 제1 및 제2 외부단자(41, 42)와, 세라믹 소체(10), 제1 및 제2 외부전극(14, 15), 제1 및 제2 도전층(31, 32) 및 제1 및 제2 외부단자(41, 42)를 내부에 수용하는 몰드부(20)를 포함한다.The multilayer ceramic capacitor 1 includes first and second conductive layers 31 and 32 which are respectively in contact with one side surfaces of the first and second external electrodes 14 and 15, First and second external terminals 41 and 42 arranged to be in contact with the bottom surfaces of the first and second external electrodes 14 and 15, 2 conductive layers 31, 32 and first and second external terminals 41, 42. The first and second external terminals 41,

제1 및 제2 외부단자(41, 42)의 저면부는 하측에 배치되는 기판(미도시)과의 전기적 연결을 위해 몰드부(20)의 저면을 통해 노출되게 형성된다.The bottom portions of the first and second external terminals 41 and 42 are exposed through the bottom surface of the mold portion 20 for electrical connection with a substrate (not shown) disposed on the lower side.

이때, 제1 및 제2 외부단자(41, 42)의 노출 면과 몰드부(20)의 저면은 서로 평평하게 대응되도록 형성하거나, 제1 및 제2 외부단자(41, 42)의 노출 면이 몰드부(20)의 하측으로 돌출되게 형성할 수 있으며, 본 발명이 이러한 형상에 한정되는 것은 아니다.
The exposed surfaces of the first and second external terminals 41 and 42 and the bottom surface of the molded part 20 are formed to correspond to each other in a flat manner or the exposed surfaces of the first and second external terminals 41 and 42 It may be formed to protrude downward from the mold part 20, and the present invention is not limited to such a shape.

세라믹 소체(11)는 그 형상에 특별히 제한은 없지만, 일반적으로 직방체 형상일 수 있다.The shape of the ceramic body 11 is not particularly limited, but it may be generally a rectangular parallelepiped.

이 세라믹 소체(11)는 그 치수에 특별히 제한은 없으나, 예를 들어 0.6 mm × 0.3 mm 등의 크기로 구성하여 1.0 ㎌ 이상의 고용량을 갖는 적층형 세라믹 커패시터(1)를 구성할 수 있다.The size of the ceramic body 11 is not particularly limited. For example, the ceramic body 1 may be constituted by a size of 0.6 mm x 0.3 mm or the like to constitute a multilayer ceramic capacitor 1 having a high capacity of 1.0 ㎌ or more.

또한, 필요시 세라믹 소체(11)의 최외곽 면에 소정 두께의 커버부 유전체층(미도시)을 형성할 수 있다.
Further, a cover sub-dielectric layer (not shown) having a predetermined thickness can be formed on the outermost surface of the ceramic body 11, if necessary.

이러한 세라믹 소체(10)를 구성하는 유전체층(11)은 세라믹 분말, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있다.The dielectric layer 11 constituting the ceramic body 10 may include a ceramic powder, for example, a BaTiO 3 ceramic powder.

이러한 BaTiO3계 세라믹 분말은 BaTiO3에 Ca 또는 Zr 등이 일부 고용된 (Ba1 -xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1 - yZry)O3 등이 있을 수 있으며, 이에 한정되는 것은 아니다.The BaTiO 3 based ceramic powders such as a BaTiO 3 Ca or Zr a part of employment (Ba 1 -x Ca x) TiO 3, Ba (Ti 1 - y Ca y) O 3, (Ba 1 - x Ca x) ( Ti 1 - y Zr y ) O 3, or Ba (Ti 1 - y Zr y ) O 3 .

이러한 세라믹 분말의 평균 입경은 0.8 ㎛ 이하 일 수 있으며, 더 바람직하게는 0.05 내지 0.5 ㎛ 일 수 있으나, 이에 한정되는 것은 아니다.The average particle size of the ceramic powder may be 0.8 탆 or less, more preferably 0.05 to 0.5 탆, but is not limited thereto.

이때, 유전체층(11)은 필요시 세라믹 분말과 함께 전이금속 산화물이나 탄화물, 희토류 원소 또는 Mg, Al 중에 적어도 하나를 더 포함할 수 있다.At this time, the dielectric layer 11 may further include at least one of transition metal oxide, carbide, rare earth element, Mg, and Al together with the ceramic powder, if necessary.

또한, 유전체층(11)의 두께는 적층형 세라믹 커패시터(1)의 용량 설계에 따라 임의로 변경할 수 있다. 본 실시 형태에서 각각의 유전체층(11)의 두께는 1.0 ㎛ 이하로 구성할 수 있으며, 이에 한정되는 것은 아니다.
The thickness of the dielectric layer 11 can be arbitrarily changed according to the capacity design of the multilayer ceramic capacitor 1. [ In the present embodiment, the thickness of each of the dielectric layers 11 can be set to 1.0 탆 or less, but is not limited thereto.

제1 및 제2 내부전극(12, 13)은 유전체층(11)을 형성하는 세라믹 그린시트 상에 형성되어 상하로 적층될 수 있으며, 하나의 유전체층(11)을 사이에 두고 세라믹 소체(10)의 내부에 적층 방향에 따라 대향되게 배치할 수 있다.The first and second internal electrodes 12 and 13 are formed on the ceramic green sheet forming the dielectric layer 11 and can be stacked on top of each other to form a ceramic green body 10 having one dielectric layer 11 therebetween. And can be arranged so as to be opposed to each other along the stacking direction.

제1 및 제2 내부전극(12, 13)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 소체(10)의 크기를 고려하여 0.1 내지 1.0 ㎛의 범위 내에 있도록 결정할 수 있다.The thickness of the first and second internal electrodes 12 and 13 may be determined depending on the application. For example, the thickness of the first and second internal electrodes 12 and 13 may be determined to fall within a range of 0.1 to 1.0 탆, considering the size of the ceramic body 10.

이러한 제1 및 제2 내부전극(12, 13)은 그 양 측단부가 세라믹 소체(11)의 일면에 노출될 수 있으며, 본 실시 형태에서는 서로 다른 극성의 제1 및 제2 내부전극(12, 13)의 양 측단부가 세라믹 소체(11)의 대향하는 양 측단부에 교대로 노출되도록 구성하였으며, 이에 한정되는 것은 아니다.
The first and second inner electrodes 12 and 13 may be exposed on one side of the ceramic body 11 on both sides of the first and second inner electrodes 12 and 13. In this embodiment, 13 are alternately exposed to both opposite side ends of the ceramic body 11. However, the present invention is not limited thereto.

제1 및 제2 도전층(31, 32)은 수지 재료와 도전재를 포함할 수 있다. 이러한 도전재는 Cu, Ni, Au 등의 금속 또는 이들의 합금을 이용할 수 있으며, 이에 한정되는 것은 아니다.The first and second conductive layers 31 and 32 may include a resin material and a conductive material. Such a conductive material may be a metal such as Cu, Ni, Au, or an alloy thereof, but is not limited thereto.

제1 및 제2 도전층(31, 32)의 두께는 커패시터의 크기 및 용도 등에 따라 결정할 수 있는데, 바람직하게는 신뢰성 확보를 위해 그 하부에 각각 배치된 제1 및 제2 외부단자(41, 42)와의 접촉되는 면이 최소한으로 확보될 수 있는 두께로 결정할 수 있다.The thickness of the first and second conductive layers 31 and 32 may be determined according to the size of the capacitor and the use thereof. Preferably, the first and second external terminals 41 and 42 ) Can be determined to be a minimum thickness.

이러한 사항을 고려하여 제1 및 제2 도전층(31, 32)의 두께는 10 내지 50 ㎛ 정도일 수 있으며, 이에 한정되는 것은 아니다.In consideration of these matters, the thickness of the first and second conductive layers 31 and 32 may be about 10 to 50 탆, but is not limited thereto.

즉, 기판 위에 적층형 세라믹 커패시터(1)를 설치함에 있어서, 제1 및 제2 도전층(31, 32)이 없는 경우 제1 및 제2 외부단자(41, 42)와 제1 및 제2 외부전극(14, 15)와의 접촉 면이 너무 작아 신뢰성이 저하될 수 있다.That is, when the multilayer ceramic capacitor 1 is provided on the substrate, the first and second external terminals 41 and 42 and the first and second external electrodes 41 and 42, when the first and second conductive layers 31 and 32 are not provided, The contact surfaces with the contact surfaces 14 and 15 are too small to be reliable.

이를 방지하기 위해, 종래에는 별도의 연결이 추가로 필요하였으나, 본 실시 형태의 경우 제1 및 제2 도전층(31, 32)이 제1 및 제2 외부단자(41, 42)와 제1 및 제2 외부전극(14, 15) 사이에서 전기적 연결을 위한 접촉 면적을 확보하는 역할을 하므로 적층형 세라믹 커패시터(1)의 구성을 보다 간소화할 수 있다.
However, in the present embodiment, the first and second conductive layers 31 and 32 are formed by the first and second external terminals 41 and 42 and the first and second conductive layers 31 and 32, respectively, Since the second external electrodes 14 and 15 serve to secure a contact area for electrical connection, the structure of the multilayer ceramic capacitor 1 can be further simplified.

몰드부(20)는 절연성을 가지며, 방수성 및 열 응력과 기계적 응력에 대한 내성을 제공할 수 있도록 세라믹, 실리콘 또는 에폭시 계열 등의 수지 재료로 이루어질 수 있다.The mold part 20 may be made of a resin material such as a ceramic, a silicone, or an epoxy-based material so as to have insulation and provide water resistance and resistance to thermal stress and mechanical stress.

이러한 몰드부(20)는 세라믹 소체(10)의 외부를 둘러쌈으로써 내부전극(12)으로 습기와 같은 외부물질이 침투하는 것을 방지하고, 외부충격으로부터 보호할 수 있다.The mold 20 surrounds the ceramic body 10 to prevent foreign substances such as moisture from penetrating into the internal electrode 12 and protect it from external impacts.

또한, 열 충격 및 온도 사이클 등의 열적 응력과 진동 및 휨 등과 같은 기계적 응력에 대해 우수한 내성을 제공하여 제품의 신뢰성을 향상시킬 수 있다.
In addition, it is possible to improve the reliability of a product by providing excellent resistance to mechanical stress such as thermal stress such as thermal shock and temperature cycle and vibration and warpage.

한편, 유전체층(11)에 제1 및 제2 내부전극(12, 13)을 형성할 때, 수분이 침투하는 것을 방지하고 제1 및 제2 내부전극(12, 13)을 충격으로부터 보호하며 전기적인 단락을 방지하기 위해 제1 및 제2 내부전극(12, 13)의 폭 방향에 대해 마진부를 남겨둔다.On the other hand, when the first and second internal electrodes 12 and 13 are formed in the dielectric layer 11, water is prevented from permeating and the first and second internal electrodes 12 and 13 are protected from impact, The margin portions are left with respect to the width direction of the first and second internal electrodes 12 and 13 to prevent a short circuit.

따라서, 적층형 세라믹 커패시터(1)의 전체 구조로 볼 때, 제1 및 제2 내부전극(12, 13)이 형성된 중심부와, 마진부가 위치한 양 측면부 사이에 두께 차이가 발생하게 된다.Therefore, in view of the entire structure of the multilayer ceramic capacitor 1, a difference in thickness occurs between the center portion where the first and second internal electrodes 12 and 13 are formed and the both side portions where the margin portion is located.

이러한 부위에 따른 두께의 차이는 제조 과정, 특히 소성 과정에서 제품에 크랙(crack)를 발생시켜 신뢰성을 저하시키는 원인이 되는 것이었다.The difference in thickness depending on such sites is a cause of the cracks in the product during the manufacturing process, particularly in the firing process, thereby lowering the reliability.

또한, 제1 및 제2 내부전극(12, 13)은 마진부의 폭 만큼 그 폭이 줄어들므로 적층형 세라믹 커패시터(1)의 용량이 저하될 수 있다.Also, since the width of the first and second internal electrodes 12 and 13 is reduced by the width of the margin portion, the capacity of the multilayer ceramic capacitor 1 may be reduced.

따라서, 이러한 문제점을 해결하기 위해, 도 3에 도시된 바와 같이 폭(w)를 최대한 작게, 예를 들어 0.01 내지 50 ㎛로 구성하거나, 도 4에 도시된 바와 같이 제1 내부전극(12◎ 및 제2 내부전극(미도시)의 폭을 유전체층(11)의 폭과 동일하게 구성할 수 있다.Therefore, in order to solve this problem, the width w may be made as small as possible, for example, 0.01 to 50 mu m as shown in Fig. 3, or the first internal electrodes 12 & cir & The width of the second internal electrode (not shown) can be made equal to the width of the dielectric layer 11.

이때, 몰드부(20)가 마진부의 역할을 대신 수행하므로 유전체층(11)의 마진부를 최소화하거나 없애더라도 수분 등의 이물질이 침투하는 것을 방지할 수 있으다.At this time, since the mold part 20 plays the role of the margin part, foreign matter such as moisture can be prevented from penetrating even if the marginal part of the dielectric layer 11 is minimized or eliminated.

또한, 마진부의 폭이 줄어든 만큼 상대적으로 제1 및 제2 내부전극(12, 13)의 폭이 커짐으로써 적층형 세라믹 커패시터의 용량이 높아질 수 있다.Also, as the width of the margin portion is reduced, the width of the first and second internal electrodes 12 and 13 is relatively increased, so that the capacity of the multilayer ceramic capacitor can be increased.

또한, 유전체층(11)의 마진부를 없애는 경우, 세라믹 소체(10)가 전체적으로 균일한 두께를 갖게 되므로 종래의 각 층의 두께 편차로 인한 균열 발생을 방지할 수 있다.
In addition, when the margin portion of the dielectric layer 11 is eliminated, since the ceramic body 10 has a uniform thickness as a whole, it is possible to prevent the occurrence of cracks due to the thickness variation of each conventional layer.

이하, 본 발명의 일 실시 형태에 따른 적층형 세라믹 커패시터의 제조방법을 설명한다.Hereinafter, a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described.

복수의 세라믹 그린시트를 준비한다. 세라믹 그린시트는 세라믹 소체(10)의 유전체층(11)을 형성하기 위한 것이다.A plurality of ceramic green sheets are prepared. The ceramic green sheet is intended to form the dielectric layer 11 of the ceramic element 10.

세라믹 그린시트는 세라믹 분말, 폴리머 및 용제를 혼합하여 슬러리를 제조하며, 이 슬러리를 닥터 블레이드 등의 공법을 통해 수 ㎛의 두께의 시트(sheet) 형상으로 제작할 수 있다.
The ceramic green sheet may be prepared by mixing a ceramic powder, a polymer and a solvent to prepare a slurry. The slurry may be formed into a sheet having a thickness of several micrometers by a method such as a doctor blade.

이후, 세라믹 그린시트 상에 소정의 두께, 예를 들어 0.1 내지 2.0 ㎛의 두께로 도전성 페이스트를 인쇄하여 제1 및 제2 내부전극(12, 13)을 형성하며, 제1 및 제2 내부전극(12, 13)의 두께가 이에 한정되는 것은 아니다.Thereafter, the conductive paste is printed on the ceramic green sheet to a predetermined thickness, for example, 0.1 to 2.0 탆, to form the first and second internal electrodes 12 and 13, and the first and second internal electrodes 12 and 13 are not limited thereto.

이때, 도전성 페이스트의 인쇄방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있다.At this time, a screen printing method, a gravure printing method, or the like can be used for the conductive paste printing method.

또한, 도전성 페이스트는 금속 분말, 세라믹 분말 및 실리카(SiO2) 분말 등을 포함할 수 있다.Also, the conductive paste may include a metal powder, a ceramic powder, and a silica (SiO 2 ) powder.

금속분말은 니켈(Ni), 망간(Mn), 크롬(Cr), 코발트(Co) 및 알루미늄(Al) 중의 하나이거나 이들의 합금을 사용할 수 있다.The metal powder may be one of nickel (Ni), manganese (Mn), chromium (Cr), cobalt (Co) and aluminum (Al), or an alloy thereof.

또한, 도전성 페이스트의 평균 입경은 50 내지 400 nm이 바람직하나, 이에 한정되는 것은 아니다.
The average particle diameter of the conductive paste is preferably 50 to 400 nm, but is not limited thereto.

이후, 복수의 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여 적층된 세라믹 그린시트와 내부전극 페이스트를 서로 압착시킨다.Thereafter, a plurality of ceramic green sheets are laminated, and the laminated ceramic green sheet and the internal electrode paste are pressed against each other by pressing from the lamination direction.

이렇게 하여 복수의 유전체층(11)과 복수의 제1 및 제2 내부전극(12, 13)이 교대로 적층된 세라믹 소체(10)를 구성하게 된다.Thus, the ceramic body 10 in which the plurality of dielectric layers 11 and the plurality of first and second inner electrodes 12, 13 are alternately stacked is formed.

이후, 세라믹 소체(10)를 1 개의 커패시터에 대응하는 영역마다 절단하여 칩화한다.Thereafter, the ceramic body 10 is cut into chips for each region corresponding to one capacitor.

이때, 제1 및 제2 내부전극(12, 13)의 일단이 측면을 통해 교대로 노출되게 절단하고 고온에서 소성하여 세라믹 소체(10)를 완성한다.
At this time, one end of each of the first and second internal electrodes 12 and 13 is cut so as to be alternately exposed through the side surface and fired at a high temperature to complete the ceramic body 10. [

이후, 세라믹 소체(10)의 양측 면을 덮도록 제1 및 제2 외부전극(14, 15)을 형성한다.Then, first and second external electrodes 14 and 15 are formed so as to cover both side surfaces of the ceramic body 10.

제1 및 제2 외부전극(14, 15)은 세라믹 소체(10)의 측면으로 노출된 제1 및 제2 내부전극(12, 13)과 각각 전기적으로 연결되며, 제1 및 제2 외부전극(14, 15)의 표면에는 필요시 니켈 또는 주석 등으로 도금 처리를 할 수 있다.
The first and second external electrodes 14 and 15 are electrically connected to the first and second internal electrodes 12 and 13 exposed at the side surfaces of the ceramic body 10, 14, and 15 may be plated with nickel or tin if necessary.

이후, 제1 및 제2 외부전극(14, 15)의 일 측면에 각각 제1 및 제2 도전층(31, 32)을 형성하고, 이 제1 및 제2 도전층(31, 32)의 저면에 각각 전기적으로 연결되도록 제1 및 제2 외부단자(41, 42)를 형성한다.Thereafter, first and second conductive layers 31 and 32 are formed on one side of the first and second external electrodes 14 and 15, respectively, and a bottom surface of the first and second conductive layers 31 and 32 The first and second external terminals 41 and 42 are formed so as to be electrically connected to the first and second external terminals 41 and 42, respectively.

이후, 제1 및 제2 외부전극(14, 15) 및 제1 및 제2 도전층(31, 32)이 형성된 세라믹 소체(10)의 외부를 수지와 같은 재질로 몰딩하여 몰드부(20) 내부에 수용되도록 한다.The outer surface of the ceramic body 10 on which the first and second external electrodes 14 and 15 and the first and second conductive layers 31 and 32 are formed is molded with a resin- .

몰드부(20)는 EMC를 이용한 트랜스퍼 몰딩, 에폭시 시트를 압착화여 몰딩하는 방법, 액상 형태의 몰딩 재료를 토출하여 열 처리하는 방법, 주입 성형하는 방법 등을 사용할 수 있으며, 이에 한정되는 것은 아니다.The mold part 20 may be formed by transfer molding using EMC, molding the epoxy sheet by compression, method of heat-treating the molding material in liquid form, injection molding, and the like, but the present invention is not limited thereto.

이때, 제1 및 제2 외부단자(41, 42)의 저면 중 일부는 기판(미도시) 등에 전기적으로 연결할 수 있도록 몰드부(20)의 저면을 통해 노출되도록 하여 적층형 세라믹 커패시터(1)를 완성한다.
At this time, some of the bottom surfaces of the first and second external terminals 41 and 42 are exposed through the bottom surface of the mold part 20 so as to be electrically connected to a substrate (not shown) or the like to complete the multilayer ceramic capacitor 1 do.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

1;적층형 세라믹 커패시터 10;세라믹 소체
11;유전체층 12,13;제1 및 제2 내부전극
14,15;제1 및 제2 외부전극 20;몰드부
31,32;제1 및 제2 도전층 41,42;제1 및 제2 외부단자1: a multilayer ceramic capacitor 10;
11: Dielectric layers 12 and 13: First and second internal electrodes
14, 15, first and second external electrodes 20,
31, 32, first and second conductive layers 41, 42, first and second external terminals

Claims (8)

복수의 유전체층이 적층된 세라믹 소체;
상기 세라믹 소체의 내부에 형성된 복수의 제1 및 제2 내부전극;
상기 세라믹 소체의 양측 면에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극;
수지 재료와 Cu, Ni 및 Au 중 적어도 하나를 포함하고, 상기 제1 및 제2 외부전극의 일 측면과 각각 접하는 제1 및 제2 도전층;
상기 제1 및 제2 도전층의 일면 및 상기 제1 및 제2 외부전극의 일면과 각각 접하는 제1 및 제2 외부단자; 및
상기 세라믹 소체, 상기 제1 및 제2 외부전극, 상기 제1 및 제2 도전층 및 상기 제1 및 제2 외부단자를 내부에 수용하는 몰드부; 를 포함하며,
상기 제1 및 제2 외부단자는 상기 몰드부의 일면을 통해 적어도 일부가 노출되게 형성되고,
상기 제1 도전층의 일면과 상기 제1 외부전극의 일면이 평평한 하나의 면을 이루고, 상기 제2 도전층의 일면과 상기 제2 외부전극의 일면이 평평한 하나의 면을 이루는 적층형 세라믹 커패시터.
A ceramic body in which a plurality of dielectric layers are stacked;
A plurality of first and second inner electrodes formed inside the ceramic body;
First and second external electrodes formed on both side surfaces of the ceramic body and electrically connected to the first and second internal electrodes;
First and second conductive layers which include a resin material and at least one of Cu, Ni and Au, and which are in contact with one side of the first and second external electrodes, respectively;
First and second external terminals respectively contacting one surface of the first and second conductive layers and one surface of the first and second external electrodes; And
A mold part for receiving the ceramic body, the first and second external electrodes, the first and second conductive layers, and the first and second external terminals therein; / RTI >
Wherein the first and second external terminals are formed to be at least partially exposed through one surface of the mold portion,
Wherein one surface of the first conductive layer and one surface of the first external electrode form one flat surface and one surface of the second conductive layer and one surface of the second external electrode form a flat surface.
삭제delete 제1항에 있어서,
상기 몰드부는 세라믹, 실리콘 또는 에폭시 재료 중 적어도 하나를 포함하는 것을 특징으로 하는 적층형 세라믹 커패시터.
The method according to claim 1,
Wherein the mold part comprises at least one of ceramic, silicon or epoxy material.
제1항에 있어서,
상기 제1 및 제2 외부단자의 노출 면과 상기 몰드부의 일면이 평평하게 대응되는 것을 특징으로 하는 적층형 세라믹 커패시터.
The method according to claim 1,
Wherein the exposed surfaces of the first and second external terminals and the one surface of the molded part correspond to each other in a flat manner.
제1항에 있어서,
상기 제1 및 제2 외부단자의 노출 면이 상기 몰드부의 외측으로 돌출되게 형성된 것을 특징으로 하는 적층형 세라믹 커패시터.
The method according to claim 1,
And the exposed surfaces of the first and second external terminals protrude outward of the molded part.
제1항에 있어서,
상기 제1 및 제2 내부전극의 폭이 상기 유전체층의 폭 보다 작은 것을 특징으로 하는 적층형 세라믹 커패시터.
The method according to claim 1,
Wherein a width of the first and second internal electrodes is smaller than a width of the dielectric layer.
제6항에 있어서,
상기 제1 및 제2 내부전극의 폭과 상기 유전체층의 폭의 차이가 0.01 내지 50 ㎛인 것을 특징으로 하는 적층형 세라믹 커패시터.
The method according to claim 6,
Wherein a difference between a width of said first and second internal electrodes and a width of said dielectric layer is 0.01 to 50 占 퐉.
제1항에 있어서,
상기 제1 및 제2 내부전극의 폭이 상기 유전체층의 폭과 동일한 것을 특징으로 하는 적층형 세라믹 커패시터.The method according to claim 1,
Wherein a width of the first and second internal electrodes is equal to a width of the dielectric layer.
KR1020110105179A 2011-10-14 2011-10-14 Multi-Layered Capacitor Expired - Fee Related KR101853133B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110105179A KR101853133B1 (en) 2011-10-14 2011-10-14 Multi-Layered Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105179A KR101853133B1 (en) 2011-10-14 2011-10-14 Multi-Layered Capacitor

Publications (2)

Publication Number Publication Date
KR20130040423A KR20130040423A (en) 2013-04-24
KR101853133B1 true KR101853133B1 (en) 2018-05-02

Family

ID=48440252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105179A Expired - Fee Related KR101853133B1 (en) 2011-10-14 2011-10-14 Multi-Layered Capacitor

Country Status (1)

Country Link
KR (1) KR101853133B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681410B1 (en) 2015-04-20 2016-11-30 삼성전기주식회사 Capacitor Component
KR102715894B1 (en) 2016-11-21 2024-10-11 삼성전기주식회사 Capacitor and method of fabricating the same
WO2023121043A1 (en) * 2021-12-22 2023-06-29 주식회사 아모텍 Ceramic capacitor and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182888A (en) * 1998-12-16 2000-06-30 Taiyo Yuden Co Ltd Multilayer ceramic capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182888A (en) * 1998-12-16 2000-06-30 Taiyo Yuden Co Ltd Multilayer ceramic capacitor

Also Published As

Publication number Publication date
KR20130040423A (en) 2013-04-24

Similar Documents

Publication Publication Date Title
JP5551296B1 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR101872524B1 (en) Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same
KR101412950B1 (en) Multilayer ceramic capacitor
JP5214813B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US9368282B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon
KR101496814B1 (en) Multilayered ceramic capacitor, the method of the same and board for mounting the same
US20130241361A1 (en) Multilayer ceramic electronic component and fabrication method thereof
KR20160084614A (en) Multi-layered ceramic capacitor and board having the same mounted thereon
JP2015146454A (en) Multilayer ceramic capacitor and method of manufacturing the same
US20130120900A1 (en) Multilayer ceramic electronic part and method of manufacturing the same
US20180182551A1 (en) Capacitor component with metallic protection pattern for improved mechanical strength and moisture proof reliability
US9818538B2 (en) Multilayer ceramic electronic component and board for mounting thereof
KR101288151B1 (en) Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same
US20130107417A1 (en) Multilayered ceramic electronic component and method of manufacturing the same
KR101434103B1 (en) Multilayered ceramic electronic component and board for mounting the same
US20140290993A1 (en) Multilayer ceramic capacitor, manufacturing method thereof, and circuit board for mounting electronic component
KR20130052875A (en) Multi-layered ceramic electronic component and manufacturing method of the same
KR101853133B1 (en) Multi-Layered Capacitor
KR20140046301A (en) Multi-layered ceramic electronic parts and method of manufacturing the same
KR20150082936A (en) Multi-layered ceramic capacitor and method for the same
KR101539852B1 (en) Multi-Layered Ceramic Electronic Component
KR20130056569A (en) Multi-layered ceramic electronic component
KR101853134B1 (en) Multi-Layered Capacitor
KR20140005541A (en) Multi-layer ceramic electronic part and method for manufacturing the same
KR102029466B1 (en) Multi-Layered Capacitor

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20250424

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20250424