KR101845652B1

KR101845652B1 - 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드

Info

Publication number: KR101845652B1
Application number: KR1020170007898A
Authority: KR
Inventors: 박재훈; 이재복; 임윤창
Original assignee: 주식회사 텝스
Priority date: 2017-01-17
Filing date: 2017-01-17
Publication date: 2018-04-04
Anticipated expiration: 2037-01-17
Also published as: CN110383078A; WO2018135782A1; US20210102974A1; TW201827836A

Abstract

본 발명의 일 실시예에 따른 프로브 카드는, 부품이 실장되지 않은 제1 영역과 부품이 실장된 제2 영역을 구비한 반도체 웨이퍼를 테스트하기 위한 프로브 카드로서, 상기 제1 영역의 상부에 배치되어, 상기 제1 영역 내의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제1 프로브와, 상기 제2 영역의 상부에 배치되어, 상기 제2 영역 내에 실장된 상기 부품 상의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제2 프로브와, 상기 반도체 웨이퍼와 대향하여 배치되며, 상기 제1 및 제2 프로브의 각각의 일단이 삽입되는 복수의 프로브 홀이 형성된 제1 가이드 플레이트와, 상기 제1 가이드 플레이트의 상부에 배치되며, 상기 제1 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제2 가이드 플레이트와, 상기 제1 가이드 플레이트의 상부에 배치되며, 상기 제2 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제3 가이드 플레이트를 포함하고, 상기 제1 가이드 플레이트는, 상기 제1 프로브의 일단 및 상기 제1 영역 내의 시험 전극 간의 거리와 상기 제2 프로브의 일단 및 상기 제2 영역 내의 상기 부품 상의 시험 전극 간의 거리가 같게 되도록, 상기 제2 프로브의 일단이 삽입되는 프로브 홀 형성 영역에 상기 부품의 높이에 해당하는 만큼의 단차가 형성되어 있는 것을 특징으로 한다.

Description

부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드{HYBRID PROBE CARD FOR COMPONENT MOUNTED WAFER TEST}

본 발명은 프로브 카드에 관한 것으로, 보다 구체적으로는, 부품이 실장된 3차원 웨이퍼를 효과적으로 테스트하기 위한 하이브리드 프로브 카드에 관한 것이다.

최근 IT 산업의 발전에 따라 컴퓨터, 휴대폰, 디스플레이, 게임기, 가전, 자동차 등 각종 분야에서 반도체 칩이 널리 사용되고 있다. 이러한 반도체 칩은 최종 단계로 패키지화되어 완제품에 장착되기 전까지 제조 공정의 각 단계에서 정상 작동 유무를 평가하여 양, 불량을 판정하는 사전 검사를 거치게 된다.

이러한 반도체 검사 단계 중, 웨이퍼 상태에서의 검사는 반도체 웨이퍼 상에 만들어진 수백 내지 수천 개의 반도체 칩들을 개개의 칩으로 절단하여 조립 공정으로 진행하기에 앞서, 웨이퍼 레벨에서 각각의 칩들의 전기적 동작 상태를 검사하는 것으로, 웨이퍼 레벨에서 칩의 불량을 사전에 걸러냄으로써 이후 패키징 단계에서의 비용 절감을 가능하게 한다. 프로브 카드는 이러한 웨이퍼 상태에서의 검사를 위한 장치로서, 웨이퍼와 주검사장비를 전기적으로 연결하여 주검사장비로부터의 테스트 신호를 웨이퍼 상의 패드(pad)로 전달하는 역할을 한다. 구체적으로, 프로브 카드는 니들 형태의 복수의 프로브를 포함하며, 이 복수의 프로브 각각이 웨이퍼 상의 반도체 장치의 패드에 접촉함으로써 주검사장비로부터의 테스트 신호를 웨이퍼 패드에 인가하게 된다. 이 때, 프로브와 웨이퍼 패드 사이의 접촉은 각각의 접촉 개소에서 일정한 접촉력으로 균일하게 접촉되는 것이 바람직하다. 이러한 프로브 니들의 종류로는, 포고(pogo)형 니들, 캔틸레버(cantilever) 니들, 코브라(cobra) 니들과 같은 버클링(buckling)형 니들 등의 여러 유형이 있을 수 있으며, 웨이퍼 특성에 따라 적절한 유형의 프로브 니들이 적의 선택되어 사용된다.

한편, 이러한 프로브 카드를 통해 테스트되는 반도체 웨이퍼로서, 종래에는 웨이퍼 상에서 피시험 전극으로 되는 패드, 범프(bump), 구리로 된 필러(Cu-pillar) 등이 모두 동일 평면 상에 위치하는 2차원 웨이퍼가 일반적으로 사용되어 왔다.

도 1은 이러한 2차원 웨이퍼를 대상으로 테스트를 행하는 종래의 다양한 프로브 카드의 유형을 도시한다. 구체적으로, 도 1의 (a)는 캔틸레버형 프로브를 사용한 수평형 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를, 도 1의 (b)는 MEMS(Micro Electro Mechanical Systems) 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를, 도 1의 (c)는 포고형 프로브를 사용한 수직형 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를, 도 1의 (d)는 코브라형상의 버클링 프로브를 사용한 수직형 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를 각각 도시하고 있다.

도 1의 (a) 내지 도 1의 (d)에 도시된 바와 같이, 종래의 2차원 웨이퍼(11)에서는 패드, 범프, 구리 필러(Cu-pillar) 등과 같은 피시험 전극(12)이 모두 동일 평면 상에 위치하고 있고, 이에 따라 이를 테스트하는 종래의 프로브 카드 역시, 테스트 시 프로브가 전극 패드와의 각 접촉점에서 일정한 접촉력으로 접촉할 수 있도록, 프로브 카드 내의 각 프로브의 길이 및 높이(전극 패드와의 거리)가 균일하도록 설계·조립되고 있다.

최근 반도체 기술의 발전에 따라, 부품이 실장된 형태의 웨이퍼인, 이른바 3차원 웨이퍼가 개발되고 있다. 종래의 2차원 웨이퍼에서는 전술한 바와 같이 웨이퍼의 피시험 전극 패드들이 웨이퍼 표면 상의 동일 평면 내에 존재하였으나, 부품이 실장된 3차원 웨이퍼의 경우는 웨이퍼 표면 상의 전극 패드뿐만 아니라 실장된 부품 상에도 전극 패드가 위치하게 되고, 따라서 하나의 웨이퍼 내에 시험 대상이 되는 전극 패드들 간에 높이 차가 존재하게 된다.

그런데, 종래의 프로브 카드는 모두 2차원 웨이퍼를 테스트 대상으로 하여 설계되어 왔고, 이에 따라 전술한 바와 같이 프로브 카드 내의 각 프로브의 길이 및 높이도 모두 균일하게 설계·제작되고 있다. 따라서 이러한 프로브 카드로는 웨이퍼 상의 전극 패드가 모두 동일 평면에 위치하는 2차원 웨이퍼에 대한 테스트만이 가능할 뿐이고, 전술한 3차원 웨이퍼를 테스트하기 위해서는 불가피하게 웨이퍼 상의 전극 패드의 높이에 맞추어 각각 개별적으로 설계·제작된 적어도 2매 이상의 프로브 카드를 준비하지 않으면 안되고, 실제로 테스트 작업을 행할 때에도 이들 복수 개의 프로브 카드를 번갈아 교체해 가면서 복수 회 테스트를 진행하여야만 하는 문제점이 있었다.

이는 결국 프로브 카드의 제작에 소요되는 시간 및 비용의 증가를 가져오게 되고, 나아가 궁극적으로는 웨이퍼 테스트 시간의 증가 및 이를 통해 제작되는 반도체 장치의 전체적인 제조 비용의 상승을 초래하게 된다.

본 발명은 상술한 바와 같은 종래의 프로브 카드의 문제점을 해결하기 위한 것으로, 부품이 실장된 3차원 웨이퍼를 효과적으로 테스트하기 위한 하이브리드 프로브 카드를 제공하는 것을 목적으로 한다.

보다 구체적으로, 부품이 실장된 3차원 웨이퍼에 대하여 웨이퍼 표면 상의 전극 패드와 실장된 부품 상의 전극 패드를 하나의 프로브 카드를 사용하여 동시에 테스트할 수 있도록 함으로써, 3차원 웨이퍼 테스트 시 필요한 프로브 카드의 매수를 줄이는 것을 목적으로 한다.

또한, 부품이 실장된 3차원 웨이퍼의 테스트에 소요되는 테스트 시간 및 반도체 장치의 전체적인 제조 비용을 절감하게 하는 것을 또 다른 목적으로 한다.

본 발명의 일 실시예에 따른 프로브 카드는, 부품이 실장되지 않은 제1 영역과 부품이 실장된 제2 영역을 구비한 반도체 웨이퍼를 테스트하기 위한 프로브 카드로서, 제1 영역의 상부에 배치되어 제1 영역 내의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제1 프로브와, 제2 영역의 상부에 배치되어 제2 영역 내에 실장된 상기 부품 상의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제2 프로브와, 반도체 웨이퍼와 대향하여 배치되며 제1 및 제2 프로브의 각각의 일단이 삽입되는 복수의 프로브 홀이 형성된 제1 가이드 플레이트와, 제1 가이드 플레이트의 상부에 배치되며 제1 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제2 가이드 플레이트와, 제1 가이드 플레이트의 상부에 배치되며 제2 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제3 가이드 플레이트를 포함하고, 제1 가이드 플레이트는 제1 프로브의 일단 및 제1 영역 내의 시험 전극 간의 거리와 제2 프로브의 일단 및 제2 영역 내의 부품 상의 시험 전극 간의 거리가 같게 되도록, 제2 프로브의 일단이 삽입되는 프로브 홀 형성 영역에 부품의 높이에 해당하는 만큼의 단차가 형성되어 있는 것을 특징으로 한다.

일 실시예에서, 상기 제1 및 제2 프로브로 전기적 신호를 분배하여 전달하기 위한 신호 배선이 형성된 프로브 PCB와, 상기 프로브 PCB 상의 신호 배선으로부터의 전기적 신호를 재분배하여 상기 제1 및 제2 프로브의 각각의 타단으로 연결하는 공간 변환기를 더 포함하고, 상기 공간 변환기는 상기 제2 가이드 플레이트로부터 노출되는 상기 제1 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리가 상기 제3 가이드 플레이트로부터 노출되는 상기 제2 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리와 같게 되도록, 상기 제3 가이드 플레이트와 대향하는 영역에 단차가 형성되어 있는 것을 특징으로 한다.

일 실시예에서, 상기 제1 프로브와 제2 프로브는 포고(pogo)형 프로브 또는 버클링(buckling)형 프로브 중의 어느 한 유형인 것을 특징으로 한다.

일 실시예에서, 상기 제1 프로브와 제2 프로브는 동일한 유형의 프로브인 것을 특징으로 한다.

일 실시예에서, 상기 제1 프로브와 제2 프로브는 상이한 유형의 프로브인 것을 특징으로 한다.

본 발명에 따른 프로브 카드에 의하면, 부품이 실장된 3차원 웨이퍼에 대하여 웨이퍼 표면 상의 전극 패드와 실장된 부품 상의 전극 패드를 하나의 프로브 카드를 사용하여 동시에 테스트할 수 있어, 3차원 웨이퍼 테스트 시 필요한 프로브 카드의 매수를 줄일 수 있고, 나아가 3차원 웨이퍼의 테스트에 소요되는 테스트 시간 및 반도체 장치의 전체적인 제조 비용을 절감하는 효과를 얻을 수 있다.

도 1은 2차원 웨이퍼를 테스트하는 종래의 다양한 프로브 카드의 구조를 도시한 단면도.
도 2는 본 발명의 제1 실시형태에 따른 프로브 카드의 구조를 도시한 단면도.
도 3은 본 발명의 제2 실시형태에 따른 프로브 카드의 구조를 도시한 단면도.

이하, 본 발명의 이해를 돕기 위하여 실시예 등을 들어 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다.

또한, 이하의 상세한 설명에서 참조되는 첨부 도면에 도시된 구성 요소의 크기와 형태 등은 설명의 명료성과 편의를 위해 과장되게 강조될 수 있다.

또한, 후술하는 용어들은 본 발명에서의 기능을 고려하여 규정된 용어들로서, 사용자의 사용 의도 또는 용법에 따라 달라질 수 있다. 따라서, 이러한 용어들에 대한 정의는 본원 명세서 전반에 걸친 내용을 기초로 하여야 한다.

도 2는 본 발명의 제1 실시형태에 따른 프로브 카드(100)의 단면 구조를 도시한다.

본 발명의 제1 실시형태에 따른 프로브 카드(100)에 의해 테스트되는 반도체 웨이퍼(101)에는 부품이 실장되지 않은 제1 영역(R1)과 부품(103)이 실장된 제2 영역(R2)이 형성되어 있다. 즉, 부품이 실장 영역되지 않은 영역과 부품이 실장된 영역이 하나의 웨이퍼 상에 혼재함으로써, 테스트 대상이 되는 피접촉 전극 패드가 동일 평면 상에 있지 않는 3차원 웨이퍼의 구조를 갖는다. 전술한 바와 같이, 종래에는 이와 같은 3차원 웨이퍼를 테스트하기 위해서, '웨이퍼 테스트'(웨이퍼 표면 상의 전극 패드 테스트)용의 프로브 카드와, '부품 테스트'(실장된 부품 상의 전극 패드 테스트)용의 프로브 카드가 각각 1매씩 필요하였으나, 본 발명에 따른 프로브 카드는 하나의 프로브 카드로 3차원 웨이퍼 상의 웨이퍼 테스트와 부품 테스트를 동시에 가능하게 한다. 이하, 본 발명의 제1 실시형태에 따른 프로브 카드(100)의 구조를 상세히 설명한다.

본 발명의 제1 실시형태에 따른 프로브 카드(100)는 시험체에 접촉하여 전기적 신호를 전달하기 위한 복수의 프로브(104, 105)와, 복수의 프로브(104, 105)로 전기적 신호를 분배하여 전달하기 위한 신호 배선이 형성된 프로브 PCB(110)를 포함한다. 프로브 PCB(110)의 하부에는 프로브 PCB(100) 상의 신호 배선으로부터의 전기적 신호를 재분배하여 복수의 프로브(104, 105) 각각으로 연결하는 공간 변환기(109)가 설치되어 있다. 공간 변환기(109)의 하부에는 3차원 웨이퍼(101) 상의 시험체, 즉, 웨이퍼 표면 상의 전극 패드(102)와 웨이퍼에 실장된 부품(103) 상의 전극 패드에 각각 동시 접촉하여 전기적 테스트를 행하기 위한 프로브 조립체가 설치된다. 프로브 조립체는 크게 기능적으로 웨이퍼 표면 상의 전극 패드(102)와 접촉하여 테스트를 행하는 제1 프로브 조립체와, 웨이퍼에 실장된 부품(103) 상의 전극 패드와 접촉하여 테스트를 행하는 제2 프로브 조립체로 구성된다.

프로브 조립체의 기본 구성은 상하로 배치된 두 개의 가이드 플레이트에 의해 복수개의 프로브가 상하 이동 가능하게 지지되는 형태로 구성된다. 우선 반도체 웨이퍼(101)와 마주보는 형태로 제1 가이드 플레이트(106)가 배치된다. 제1 가이드 플레이트(106)에는, 웨이퍼 표면 상의 전극 패드(102)에 대응하는 영역(R1)에 복수개의 프로브(제1 프로브; 104)의 일단이 각각 삽입될 수 있는 프로브 홀이 형성되어 있고, 실장된 부품(103) 상의 전극 패드에 대응하는 영역(R2)에 또 다른 복수개의 프로브(제2 프로브; 105)의 일단이 각각 삽입될 수 있는 프로브 홀이 형성되어 있다. 제1 및 제2 프로브(104, 105)의 유형으로는 코브라(cobra)형 프로브와 같은 버클링(buckling)형 프로브이거나, 또는 포고(pogo)형 프로브가 사용될 수 있는데, 도시된 제1 실시형태에서는 제1 프로브(104)와 제2 프로브(105) 모두 동일한 유형의 버클링형 프로브가 사용되는 구성을 취하고 있다.

한편, 제1 가이드 플레이트(106)의 상부에는 제1 가이드 플레이트(106)와 평행하게 제2 가이드 플레이트(107)가 배치되며, 제2 가이드 플레이트(107)에는 영역(R1)에 대응하는 영역에 제1 프로브(104)의 타단이 삽입될 수 있는 복수의 프로브 홀이 형성되어 있다.

부품(103)이 실장된 웨이퍼 상의 영역(R2)에 대응하는 제2 가이드 플레이트(107)의 영역에는 개구가 형성되어 있고, 이 개구를 통해 후술하는 제3 가이드 플레이트(108)가 설치된다. 즉, 제3 가이드 플레이트(108)는 제2 가이드 플레이트(107)의 개구를 통해 삽입되어, 부품 실장 영역(R2)에 대응하는 위치에서 제1 가이드 플레이트(106)의 상부에 조립되어 배치되며, 제3 가이드 플레이트(108)에는 부품(103)의 전극 패드에 접촉하게 될 전술한 제2 프로브(105)의 타단이 삽입되는 복수의 프로브 홀이 형성되어 있다.

이와 같은 구성을 통해, 기능적으로는, 영역(R1)의 위치한 제1 가이드 플레이트(106)와 제2 가이드 플레이트(107) 및 이들 제1, 제2 가이드 플레이트의 프로브 홀 내로 삽입된 제1 프로브(104)가 웨이퍼 테스트를 행하는 하나의 프로브 조립체를 구성하게 되고, 다른 한편으로 영역(R2)에 위치한 제1 가이드 플레이트(106)와 제3 가이드 플레이트(108) 및 이들 제1, 제3 가이드 플레이트의 프로브 홀 내로 삽입된 제2 프로브(105)가 부품 테스트를 행하는 다른 하나의 프로브 조립체를 구성하게 된다.

한편, 제1 가이드 플레이트(106)에는, 도 2에 도시된 바와 같이, 제2 프로브(105)의 일단이 삽입되는 프로브 홀 형성 영역에 있어서 웨이퍼 실장 부품(103)의 높이에 해당하는 만큼의 단차가 내측(웨이퍼로부터 멀어지는 방향)으로 형성되어 있다. 이러한 단차에 의해, 영역(R1)의 위치에서 제1 가이드 플레이트(106)의 하부로 노출된 제1 프로브(104)의 일단과 웨이퍼 표면 상의 전극 패드(102) 간의 거리가, 영역(R2)의 위치에서 제1 가이드 플레이트(106)의 하부로 노출된 제2 프로브(105)의 일단과 부품(103) 상의 전극 패드 간의 거리와 동일하게 유지될 수 있게 된다.

아울러, 공간 변환기(109)에도 마찬가지의 형태로, 제3 가이드 플레이트와 대향하는 영역, 즉, 제2 프로브(105)의 타단이 삽입되는 프로브 홀 형성 영역에, 제2 가이드 플레이트(107)의 개구면으로부터 제3 가이드 플레이트(108)가 상부로 노출되는 높이만큼의 단차가 내측(웨이퍼로부터 멀어지는 방향)으로 형성되어 있다. 이러한 단차를 통해, 공간 변환기(109)와 제1 및 제2 프로브(104, 105) 간의 전기적 접촉 영역에 있어서도, 제2 가이드 플레이트로부터 노출된 제1 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리가 제3 가이드 플레이트로부터 노출된 제2 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접접 간의 거리와 동일하게 유지될 수 있게 된다.

이와 같이 본 발명의 제1 실시형태에 따른 프로브 카드는, 3차원 웨이퍼 의 부품 비실장 영역(R1)과 부품 실장 영역(R2)에 각각 대응하여 기능적으로 두 개의 프로브 조립체가 조합된 형태로 배치되고, 부품 실장 영역(R2)에 대응하는 프로브 조립체측의 제1 가이드 플레이트(107)와 공간 변환기(109) 영역에 각각 적절한 단차가 제공됨으로써, 제1 및 제2 프로브(104, 105)가 하강하여 테스트가 행해질 때 제1 및 제2 프로브(104, 105)가 각각의 테스트 영역인 영역(R1)과 영역(R2)에서 웨이퍼 표면 상의 전극 패드(102) 및 실장 부품(103)의 전극 패드에 동시에 일정한 접촉력으로 균등하게 접촉이 이루어질 수 있게 된다. 결국 본 발명에 따른 프로브 카드를 사용함으로써, 부품이 실장된 3차원 웨이퍼에 있어서의 웨이퍼 테스트와 부품 테스트를 하나의 프로브 카드만으로 동시에 수행할 수 있게 되고, 그 결과 3차원 웨이퍼 테스트에 소요되는 프로브 카드의 매수 절감에 따른 반도체 제작 비용 감소의 효과를 얻을 수 있으며, 동시에 전체적인 테스트 시간도 단축할 수 있게 된다.

도 3은 본 발명의 제2 실시형태에 따른 프로브 카드(200)의 단면 구조를 도시한다.

본 발명의 제2 실시형태에 따른 프로브 카드(200)는 제1 프로브(204)와 제2 프로브(205)를 서로 다른 유형의 프로브로 구성하였다는 점 이외에는 전술한 제1 실시형태에 따른 프로브 카드(100)의 구조와 실질적으로 동일한 구조를 갖고 있다.

구체적으로, 제2 실시형태에서는 도시된 바와 같이, 제1 프로브(204)로서 버클링형 프로브가, 제2 프로브(205)로서 포고형 프로브가 각각 사용되고 있다. 제1 및 제2 프로브(204, 205)로 서로 다른 유형의 2 종류 프로브를 사용하였다는 점을 제외하고는, 부품 비실장 영역(R1)과 부품 실장 영역(R2)에 각각 대응하여 기능적으로 두 개의 프로브 조립체를 조합된 형태로 배치하고, 부품 실장 영역(R2)에 대응하는 프로브 조립체측의 제1 가이드 플레이트(207)와 공간 변환기(209) 영역에 각각 적절한 단차를 제공한다고 하는 특징적인 구성은 전술한 제1 실시형태에 따른 프로브 카드(100)와 동일하고, 따라서 제2 실시형태에 따른 프로브 카드(200)에 있어서도 부품이 실장된 3차원 웨이퍼의 웨이퍼 테스트와 부품 테스트를 하나의 프로브 카드로 동시에 수행할 수 있게 됨으로써, 3차원 웨이퍼 테스트에 소요되는 프로브 카드의 매수 절감의 효과 및 테스트 시간 단축 효과를 동일하게 얻을 수 있다.

이상, 예시적인 실시형태를 참조하여 본 발명을 설명하였지만, 본 발명은 개시된 예시적인 실시형태로 한정되지 않음을 이해하여야 한다. 일례로, 전술한 실시형태에서는 웨이퍼 테스트를 위한 제1 프로브와 부품 테스트를 위한 제2 프로브로서, 코브라형 프로브와 같은 버클링형 프로브 또는 포고형 프로브 중 어느 하나를 사용하는 예를 설명하였으나, 프로브의 유형은 반드시 이에 한정되는 것은 아니다. 또한, 제1 및 제2 프로브로 동일한 유형의 프로브를 사용하는 예로서 전술한 제1 실시형태에서는 버클링형 프로브를 제1 및 제2 프로브로 사용하는 예를 설명하였으나, 제1 및 제2 프로브를 모두 포고형 프로브로 사용하는 구성도 가능함은 물론이며, 또한 제1 및 제2 프로브를 상이한 유형으로 하는 제2 실시형태에 있어서도 전술한 제2 실시형태와는 달리 제1 프로브를 포고형 프로브로, 제2 프로브를 버클링형 프로브로 각각 구성하는 변형예 역시 충분히 가능하다.

이상 특정 용어를 취하여 본 발명을 설명하였지만, 그 특정 용어는 한정적인 것이 아니라 단지 포괄적이고 설명적인 의미로 사용된 것이므로, 그에 따라 해석되어야 한다. 따라서, 이하의 특허청구범위에 기재된 본 발명의 사상 및 범위를 벗어나지 않고도 그 형태나 상세 사항에 있어 다양한 변화가 이루어질 수 있다는 것이 본 기술 분야의 통상의 기술자에게 이해될 것이다. 이하의 특허청구범위는 그러한 모든 변형과 등가의 구조 그리고 기능을 아우르도록 최광의로 해석되어야 한다.

11: 2차원 웨이퍼
12, 101, 202: 전극 패드
101, 201: 3차원 웨이퍼
103, 203: 부품
104, 204: 제1 프로브
105, 205: 제2 프로브
106, 206: 제1 가이드 플레이트
107, 207: 제2 가이드 플레이트
108, 208: 제3 가이드 플레이트
109, 209: 공간 변환기
110, 210: 프로브 PCB

Claims

부품이 실장되지 않은 제1 영역과 부품이 실장된 제2 영역을 구비한 반도체 웨이퍼를 테스트하기 위한 프로브 카드로서,
상기 제1 영역의 상부에 배치되어, 상기 제1 영역 내의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제1 프로브와,
상기 제2 영역의 상부에 배치되어, 상기 제2 영역 내에 실장된 상기 부품 상의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제2 프로브와,
상기 반도체 웨이퍼와 대향하여 배치되며, 상기 제1 및 제2 프로브의 각각의 일단이 삽입되는 복수의 프로브 홀이 형성된 제1 가이드 플레이트와,
상기 제1 가이드 플레이트의 상부에 배치되며, 상기 제1 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제2 가이드 플레이트와,
상기 제1 가이드 플레이트의 상부에 배치되며, 상기 제2 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제3 가이드 플레이트를 포함하고,
상기 제1 가이드 플레이트는, 상기 제1 프로브의 일단 및 상기 제1 영역 내의 시험 전극 간의 거리와 상기 제2 프로브의 일단 및 상기 제2 영역 내의 상기 부품 상의 시험 전극 간의 거리가 같게 되도록, 상기 제2 프로브의 일단이 삽입되는 프로브 홀 형성 영역에 상기 부품의 높이에 해당하는 만큼의 단차가 형성되어 있는 것을 특징으로 하는 프로브 카드.
제1항에 있어서,
상기 제1 및 제2 프로브로 전기적 신호를 분배하여 전달하기 위한 신호 배선이 형성된 프로브 PCB와,
상기 프로브 PCB 상의 신호 배선으로부터의 전기적 신호를 재분배하여 상기 제1 및 제2 프로브의 각각의 타단으로 연결하는 공간 변환기를 더 포함하고,
상기 공간 변환기는, 상기 제2 가이드 플레이트로부터 노출되는 상기 제1 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리가 상기 제3 가이드 플레이트로부터 노출되는 상기 제2 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리와 같게 되도록, 상기 제3 가이드 플레이트와 대향하는 영역에 단차가 형성되어 있는 것을 특징으로 하는 프로브 카드.
제1항 또는 제2항에 있어서,
상기 제1 프로브와 제2 프로브는 포고(pogo)형 프로브 또는 버클링(buckling)형 프로브 중의 어느 한 유형인 것을 특징으로 하는 프로브 카드.
제3항에 있어서,
상기 제1 프로브와 제2 프로브는 동일한 유형의 프로브인 것을 특징으로 하는 프로브 카드.
제3항에 있어서,
상기 제1 프로브와 제2 프로브는 상이한 유형의 프로브인 것을 특징으로 하는 프로브 카드.