[go: up one dir, main page]

KR101843621B1 - 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지 - Google Patents

반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101843621B1
KR101843621B1 KR1020150172532A KR20150172532A KR101843621B1 KR 101843621 B1 KR101843621 B1 KR 101843621B1 KR 1020150172532 A KR1020150172532 A KR 1020150172532A KR 20150172532 A KR20150172532 A KR 20150172532A KR 101843621 B1 KR101843621 B1 KR 101843621B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
metal plate
encapsulant
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150172532A
Other languages
English (en)
Other versions
KR20170066027A (ko
Inventor
고영범
이재진
오광석
Original Assignee
앰코테크놀로지코리아(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코테크놀로지코리아(주) filed Critical 앰코테크놀로지코리아(주)
Priority to KR1020150172532A priority Critical patent/KR101843621B1/ko
Priority to US15/149,231 priority patent/US20170162519A1/en
Priority to TW105117127A priority patent/TW201721775A/zh
Priority to CN201610499305.0A priority patent/CN106847711A/zh
Priority to CN201620669806.4U priority patent/CN205984899U/zh
Publication of KR20170066027A publication Critical patent/KR20170066027A/ko
Application granted granted Critical
Publication of KR101843621B1 publication Critical patent/KR101843621B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

본 발명은 워페이지 현상을 줄이고 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지에 관한 것이다.
일례로, 상면에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 반도체 다이 준비 단계; 상기 적어도 하나의 반도체 다이를 메탈 플레이트에 부착하는 반도체 다이 부착 단계; 상기 메탈 플레이트의 상부에서 상기 적어도 하나의 반도체 다이를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 및 상기 메탈 플레이트 및 상기 인캡슐란트를 다이싱하여 반도체 패키지를 형성하는 다이싱 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법을 개시한다.

Description

반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지{Method for fabricating semiconductor package and semiconductor package using the same}
본 발명은 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지에 관한 것이다.
최근 들어, 휴대폰, 스마트폰 등의 이동 통신용 단말기나, 태블릿 PC, MP3 플레이어, 디지털 카메라 등과 같은 소형 전자 장치들은 보다 소형화 및 경량화되고 있는 추세이다. 이러한 추세에 따라 소형 전자 장치들을 구성하는 반도체 패키지 또한 더욱 소형화 및 경량화 되어가고 있다. 이러한 제품의 소형화에 따라 반도체 패키지의 크기를 줄이기 위한 방법이 연구되고 있다. 그러나, 제품의 소형화에만 초점을 맞추다 보면, 반도체 다이를 지지하기 어려울 뿐만 아니라 제품 자체가 약해지는 문제점이 발생하기도 한다.
본 발명은 워페이지 현상을 줄이고 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지를 제공한다.
본 발명에 의한 반도체 패키지의 제조 방법은 상면에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 반도체 다이 준비 단계; 상기 적어도 하나의 반도체 다이를 메탈 플레이트에 부착하는 반도체 다이 부착 단계; 상기 메탈 플레이트의 상부에서 상기 적어도 하나의 반도체 다이를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 및 상기 메탈 플레이트 및 상기 인캡슐란트를 다이싱하여 반도체 패키지를 형성하는 다이싱 단계를 포함한다.
상기 인캡슐레이션 단계에서 상기 인캡슐란트는 상기 적어도 하나의 반도체 다이의 측면과 상면을 인캡슐레이션할 수 있다.
상기 인캡슐레이션 단계에서 상기 인캡슐란트는 상기 도전성 범프의 일부를 인캡슐레이션할 수 있다.
상기 반도체 다이 준비 단계는 웨이퍼 상에 재배선층과 상기 재배선층을 덮는 유전층을 형성하고, 상기 재배선층에 상기 도전성 범프를 형성하는 단계; 상기 웨이퍼의 하면을 그라인딩하는 단계; 및 상기 웨이퍼를 다이싱하여 반도체 다이를 형성하는 단계를 포함할 수 있다.
상기 웨이퍼의 하면을 그라인딩 한 뒤, 상기 웨이퍼의 하면에 접착 부재를 부착할 수 있다.
상기 반도체 다이 부착 단계에서는 상기 접착 부재를 통해서 상기 반도체 다이를 상기 메탈 플레이트에 부착할 수 있다.
상기 인캡슐레이션 단계에서 상기 인캡슐란트는 상기 유전층을 인캡슐레이션할 수 있다.
상기 반도체 다이 부착 단계에서는 상기 메탈 플레이트에 접착 부재를 형성하고, 상기 접착 부재에 상기 반도체 다이의 하면이 접촉하도록 상기 반도체 다이를 부착할 수 있다.
상기 반도체 다이 부착 단계에서 상기 메탈 플레이트는 스텐레스 스틸(SUS)로 이루어질 수 있다.
더불어, 본 발명에 의한 반도체 패키지는 상면에 도전성 범프가 형성된 반도체 다이; 상기 반도체 다이의 하부에 형성된 메탈 플레이트; 및 상기 메탈 플레이트의 상부에서 상기 반도체 다이를 인캡슐레이션하는 인캡슐란트를 포함한다.
상기 인캡슐란트는 상기 반도체 다이의 측면 및 상면을 인캡슐레이션할 수 있다.
상기 인캡슐란트는 상기 도전성 범프의 일부를 인캡슐레이션할 수 있다.
상기 메탈 플레이트는 스텐레스 스틸(SUS)로 이루어질 수 있다.
상기 반도체 다이와 상기 메탈 플레이트 사이에는 접착 부재가 더 형성될 수 있다.
상기 접착 부재는 상기 메탈 플레이트에서 상기 반도체 다이가 안착되는 부분에 형성될 수 있다.
상기 접착 부재는 접착 테이프 또는 에폭시 접착제로 형성될 수 있다.
상기 반도체 다이의 상면에는 재배선층과 상기 재배선층의 일부를 덮는 유전층이 형성되고, 상기 도전성 범프는 상기 재배선층에 형성될 수 있다.
상기 재배선층은 다층 구조로 이루어질 수 있다.
상기 인캡슐란트는 상기 유전층을 인캡슐레이션할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지는 메탈 플레이트 위에 반도체 다이를 부착함으로써, 고온에서 반도체 패키지의 수축을 방지할 수 있고 제조 공정상 발생되는 워페이지 현상을 줄일 수 있으므로 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지는 인캡슐란트가 반도체 다이의 측면 및 반도체 다이의 상면에 형성된 도전성 범프의 일부를 인캡슐레이션하므로, 절연성 및 보드레벨 신뢰성을 향상시킬 수 있고, 칩핑(chipping) 등의 기계적인 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 2a 내지 2e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용된다. 이러한 공간에 관련된 용어는 반도체 디바이스의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 반도체 디바이스가 뒤집어지면, "하부" 또는 "아래"로 설명된 요소는 "상부" 또는 "위에"로 된다. 따라서, "아래"는 "상부" 또는 "아래"를 포괄한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다. 도 2a 내지 2e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는 재배선층 형성 단계(S11), 그라인딩 단계(S12) 및 제 1 다이싱 단계(S13), 반도체 다이 부착 단계(S20), 인캡슐레이션 단계(S30) 및 제 2 다이싱 단계(S40)를 포함한다. 여기서, 상기 재배선층 형성 단계(S11), 그라인딩 단계(S12) 및 제 1 다이싱 단계(S13)는 반도체 다이 준비 단계(S10)로 정의할 수 있다. 이하에서는 도 1의 각 단계들을 도 2a 내지 도 2e를 참조하여 설명하기로 한다.
상기 반도체 다이 준비 단계(S10)는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 기본이 되는 반도체 다이(150)를 준비하는 단계이다. 구체적으로, 상기 반도체 다이 준비 단계(S10)는 재배선층 형성 단계(S11), 그라인딩 단계(S12) 및 제 1 다이싱 단계(S13)를 포함한다.
상기 재배선층 형성 단계(S11)에서는 웨이퍼(10) 상에 재배선층(110)을 형성한다. 도 2a에 도시된 바와 같이, 상기 재배선층 형성 단계(S11)에서는 상기 웨이퍼(10) 상에 다층 구조의 재배선층(110)과 상기 재배선층(110)을 덮는 유전층(120)을 형성할 수 있다. 일례로, 상기 웨이퍼(10) 상에 제 1 재배선층(111)을 형성하고, 상기 제 1 재배선층(111)의 일부를 제 1 유전층(121)으로 덮는다. 그리고, 상기 제 1 재배선층(111)과 전기적으로 연결되는 제 2 재배선층(112)을 더 형성하고, 상기 제 2 재배선층(112)의 일부를 제 2 유전층(122)으로 덮어서 다층 구조의 재배선층(110)을 형성할 수 있다. 도면에서는 상기 재배선층(110)이 2층인 것으로 도시하였으나, 상기 재배선층(110)은 이보다 많거나 적게 형성될 수 있다. 또한, 상기 웨이퍼(10)는 실리콘(Si), 글래스(glass) 또는 메탈(metal)로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 재배선층(111)은 구리, 알루미늄, 골드, 실버, 팔라듐 및 그 등가물 중에서 선택된 어느 하나가 무전해 도금 공정, 전해 도금 공정 및/또는 스퍼터링 공정에 의해 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다. 또한, 상기 재배선층(111)의 패터닝 또는 라우팅은 통상의 포토 레지스트를 이용한 사진 식각 공정에 의해 이루어질 수 있으나, 이로서 본 발명이 한정되지 않는다.
상기 유전층(112)은 산화막, 질화막 폴리이미드(polyimide), 벤조사이클로부틴(Benzo Cyclo Butene), 폴리벤즈옥사졸(Poly Benz Oxazole), 비스말레이미드트리아진(BT), 페놀 수지, 에폭시 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하지 않는다. 또한, 상기 유전층(112)은 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 딥 코팅(dip coating), 로드 코팅(rod coating), 화학 기상 증착(CVD) 및 그 등가 방법 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하지 않는다.
또한, 상기 재배선층 형성 단계(S11)에서는 상기 재배선층(110)을 형성한 뒤에, 상기 재배선층(110)에 도전성 범프(130)를 형성할 수 있다. 상기 도전성 범프(130)는 상기 제 2 유전층(122)에 의해 외부로 노출된 제 2 재배선층(112)에 형성될 수 있다. 상기 도전성 범프(130)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 또한, 상기 도전성 범프(130)는 리플로우 공정, 솔더 볼 드랍 공정 및/또는 그 등가 방법에 의해 상기 재배선층(110)에 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 일례로, 상기 도전성 범프(130)는 솔더 볼 외에도 카파 필라와 같은 도전성 필라 및/또는 카파 필라 위에 솔더 캡이 형성된 도전성 포스트를 포함할 수 있다.
상기 그라인딩 단계(S12)는 상기 웨이퍼(10)의 하면을 그라인딩하는 단계이다. 도 2b에 도시된 바와 같이, 상기 그라인딩 단계(S12)에서는 웨이퍼(10)의 하면을 그라인딩하여, 상기 웨이퍼(10)의 일부를 제거할 수 있다. 여기서, 그라인딩 공정은 예를 들면, 다이아몬드 그라인더 및/또는 그 등가물을 이용하여 수행할 수 있으나, 본 발명에서 상기 그라인딩 방법을 한정하는 것은 아니다. 또한, 상기 그라인딩 된 웨이퍼(10')의 하면에는 접착 부재(140)가 부착된다. 상기 접착 부재(140)는 하부가 그라인딩 된 웨이퍼(10')를 지지하여, 후속 공정의 핸들링을 용이하게 해 준다. 즉, 상기 웨이퍼(10)의 하면을 그라인딩 하면, 웨이퍼(10')의 두께가 얇아져 패키지의 사이즈를 줄일 수 있으나, 웨이퍼(10')의 핸들링이 어려워지는 단점이 있다. 그러나, 본 발명에서는 상기 웨이퍼(10')의 하면에 접착 부재(140)를 부착하여, 상대적으로 얇은 웨이퍼(10')를 지지할 수 있으므로, 후속 공정의 핸들링을 용이하게 할 수 있게 된다. 또한, 상기 접착 부재(140)는 하기에서 상기 웨이퍼(10')를 다이싱하여 반도체 다이(150)를 제조하고 나서, 상기 반도체 다이(150)를 메탈 플레이트(160)에 부착시키는 역할을 할 수 있다. 상기 접착 부재(140)는 필름 형태의 접착 테이프로 이루어질 수 있으며, 이러한 접착 부재(140)를 DAF(Die Attach Film)라고 부르기도 한다. 물론, 상기 접착 부재(140)는 통상의 에폭시 접착제로 이루어질 수도 있다.
상기 제 1 다이싱 단계(S13)는 상기 웨이퍼(10')를 다이싱하여, 낱개의 반도체 다이(150)로 제조하는 단계이다. 제 1 다이싱 단계(S13)에서는, 도 2b에 도시된 바와 같이, 점선을 따라 웨이퍼(10')를 다이싱하여, 도 2c에 도시된 바와 같이, 낱개의 반도체 다이(150)를 완성할 수 있다. 상기 제 1 다이싱 단계(S13)에서는 다이아몬드 블레이드 또는 레이저 빔을 통해 상기 웨이퍼(10')를 다이싱할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 이러한 반도체 다이(150)는 다양한 타입의 반도체 다이의 특징들을 포함할 수 있다. 예를 들면, 상기 반도체 다이(150)는 프로세서 다이, 메모리 다이, 주문형 집적회로 다이, 일반 로직 다이, 능동 반도체 부품들 등을 포함할 수 있다.
상기 반도체 다이 부착 단계(S20)에서는 상기 반도체 다이(150)를 메탈 플레이트(160)에 부착한다. 도 2c에 도시된 바와 같이, 상기 반도체 다이 부착 단계(S20)에서는 적어도 하나의 반도체 다이(150)를 상기 메탈 플레이트(160)에 부착시킬 수 있다. 즉, 상기 반도체 다이 부착 단계(S20)에서는 상기 메탈 플레이트(160)에 복수개의 반도체 다이(150)를 부착한다. 이때, 상기 반도체 다이(150)의 하부에 형성된 접착 부재(140)가 상기 메탈 플레이트(160)에 접촉된다. 즉, 상기 반도체 다이(150)는 상기 접착 부재(140)를 통해서 상기 메탈 플레이트(160)에 부착될 수 있다.
상기 메탈 플레이트(160)는 금속 재질로 이루어진 평평한 플레이트 형상이다. 상기 메탈 플레이트(160)는 스텐레스 스틸(SUS), 구리, 알루미늄 및 그 등가물 중에서 선택된 어느 하나로 이루어질 수 있으나, 상기 메탈 플레이트(160)는 스텐레스 스틸(SUS)로 이루어지는 것이 바람직하다. 여기서, 스텐레스 스틸(SUS)은 내식성을 강화하기 위해 철에 크롬을 11% 이상 집어넣은 강종을 말한다. 또한, 상기 스텐레스 스틸(SUS)은 크롬, 니켈, 몰리브덴 등의 함량에 따라 여러 강종으로 분류된다. 일례로, 상기 스텐레스 스틸(SUS)은 SUS201, SUS202, SUS301, SUS301L, SUS302, SUS303, SUS303Se, SUS304, SUS304L, SUS305, SUS309S, SUS310S, SUS316, SUS316L, SUS317, SUS317L, SUS312, SUS321, SUS347, SUS409L, SUS410L, SUS430, SUS434, SUS436L, SUS444 등으로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 메탈 플레이트(160)는 상기 반도체 다이(150)에서 발생하는 열을 외부로 빠르게 방출시키는 동시에, 상기 반도체 다이(150)의 강도를 보강하는 역할을 한다. 또한, 상기 메탈 플레이트(160)는 고온에서 반도체 패키지의 수축을 방지할 수 있으며, 제조 공정상 발생되는 웨퍼이지 현상을 줄일 수 있으므로, 패키지의 신뢰성을 향상시킬 수 있게 된다.
상기 인캡슐레이션 단계(S30)에서는 상기 메탈 플레이트(160)의 상부에 위치한 반도체 다이(150)를 인캡슐란트(170)로 인캡슐레이션한다. 도 2d에 도시된 바와 같이, 상기 인캡슐란트(170)는 상기 반도체 다이(150)를 완전히 봉지하여, 상기 반도체 다이(150)가 외부의 충격 및 산화로부터 손상되지 않도록 보호한다. 상기 인캡슐란트(170)는 상기 반도체 다이(150)의 측면과 상기 도전성 범프(130)가 형성된 반도체 다이(150)의 상면을 인캡슐레이션 한다. 즉, 상기 인캡슐란트(170)는 상기 도전성 범프(130)의 일부를 덮도록 형성된다. 이와 같이, 상기 반도체 다이(150)는 상기 인캡슐란트(170)로 측면 및 상면이 모두 덮이므로, 절연성 및 보드레벨 신뢰성이 향상되고, 칩핑(chipping) 등의 기계적인 손상을 방지할 수 있다. 상기 인캡슐레이션 단계(S30)에서는 컴프레션 몰딩(compression molding), 배큠 몰딩(vacuum molding), 트랜스퍼 몰딩(transfer molding) 등의 공정을 이용할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 또한, 상기 인캡슐란트(170)는 통상의 열경화형 에폭시 몰딩 컴파운드(EMC), 디스펜싱을 위한 상온 경화형 글럽 탑(glop top) 및 그 등가물 중 선택된 어느 하나일 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 제 2 다이싱 단계(S40)에서는 상기 메탈 플레이트(160) 및 인캡슐란트(170)를 다이싱한다. 도 2e에 도시된 바와 같이, 상기 제 2 다이싱 단계(S40)에서는 상기 메탈 플레이트(160) 및 인캡슐란트(170)를 다이싱하여, 본 발명에 따른 반도체 패키지(100)를 완성할 수 있다. 상기 제 2 다이싱 단계(S40)에서는 다이아몬드 블레이드 또는 레이저 빔을 통해 상기 메탈 플레이트(160) 및 인캡슐란트(170)를 다이싱할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기와 같은 제조 방법을 통해 제조된 반도체 패키지(100)는 상면에 도전성 범프(130)가 형성된 반도체 다이(150), 상기 반도체 다이(150)의 하부에 형성된 메탈 플레이트(160), 상기 반도체 다이(150)와 메탈 플레이트(160) 사이에 개재된 접착 부재(140) 및 상기 메탈 플레이트(160)의 상부에서 상기 반도체 다이(150)를 인캡슐레이션하는 인캡슐란트(170)를 포함한다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도이다.
도 1을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법은 재배선층 형성 단계(S11), 그라인딩 단계(S12), 제 1 다이싱 단계(S13), 반도체 다이 부착 단계(S20), 인캡슐레이션 단계(S30) 및 제 2 다이싱 단계(S40)를 포함한다. 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법은 도 2a 내지 도 2e에 도시된 제조 방법과 거의 동일하다. 따라서 이하에서는 그 차이점에 대해서만 설명하기로 한다.
상기 재배선층 형성 단계(S11)에서는 웨이퍼(10) 상에 다층 구조의 재배선층(110)과 상기 재배선층(110)을 덮는 유전층(120)을 형성한다. 상기 재배선층 형성 단계(S11)는 도 2a에 도시된 바와 동일하므로, 상세한 설명은 생략하기로 한다.
상기 그라인딩 단계(S12)는 상기 웨이퍼(10)의 하면을 그라인딩하는 단계이다. 도 3a에 도시된 바와 같이, 상기 그라인딩 단계(S12)에서는 웨이퍼(10)의 하면을 그라인딩하여, 상기 웨이퍼(10)의 일부를 제거한다. 여기서, 그라인딩 공정은 예를 들면, 다이아몬드 그라인더 및/또는 그 등가물을 이용하여 수행할 수 있으나, 본 발명에서 상기 그라인딩 방법을 한정하는 것은 아니다. 상기 그라인딩 단계(S12)에서는 도 2b에 도시된 바와 다르게, 그라인딩 된 웨이퍼(10')의 하면에 접착 부재가 부착되지 않는다.
상기 제 1 다이싱 단계(S13)는 상기 웨이퍼(10')를 다이싱하여, 낱개의 반도체 다이(250)로 제조하는 단계이다. 상기 제 1 다이싱 단계(S13)에서는, 도 3a에 도시된 바와 같이, 점선을 따라서 웨이퍼(10')를 다이싱하여, 도 3b에 도시된 바와 같이, 낱개의 반도체 다이(250)를 완성할 수 있다. 상기 제 1 다이싱 단계(S13)에서는 다이아몬드 블레이드 또는 레이저 빔을 통해 상기 웨이퍼(10')를 다이싱할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 이러한 반도체 다이(250)는 다양한 타입의 반도체 다이의 특징들을 포함할 수 있다. 예를 들면, 상기 반도체 다이(250)는 프로세서 다이, 메모리 다이, 주문형 집적회로 다이, 일반 로직 다이, 능동 반도체 부품들 등을 포함할 수 있다.
상기 반도체 다이 부착 단계(S20)에서는, 도 3b에 도시된 바와 같이, 상기 반도체 다이(250)를 메탈 플레이트(160)에 부착한다. 상기 반도체 다이 부착 단계(S20)에서는 접착 부재(240)를 통해 적어도 하나의 반도체 다이(250)를 상기 메탈 플레이트(160)에 부착시킬 수 있다. 상기 반도체 다이 부착 단계(S20)에서는 상기 메탈 플레이트(160) 상에 접착 부재(240)를 형성하고, 상기 접착 부재(240) 위에 반도체 다이(250)를 부착시킬 수 있다. 즉, 상기 반도체 다이(250)는 상기 접착 부재(240)를 통해서 상기 메탈 플레이트(160)에 부착될 수 있다. 예를 들어, 상기 메탈 플레이트(160) 상에 액상 타입의 에폭시 접착 부재(240)를 도포하고, 상기 접착 부재(240) 위에 상기 반도체 다이(250)를 올려 놓은 뒤, 상기 접착 부재(240)를 경화시켜서 상기 반도체 다이(250)를 메탈 플레이트(160)에 부착시킬 수 있다. 또한, 상기 접착 부재(240)는 상기 반도체 다이(150)가 부착되는 곳에만 형성된 것으로 도시하였으나, 상기 접착 부재(240)는 상기 메탈 플레이트(160)의 상면에 전부 형성될 수도 있다. 그러나, 후술되는 인캡슐레이션 단계(S30)에서 인캡슐란트(170)와 메탈 플레이트(160) 사이의 결합력을 위해서 상기 접착 부재(240)는 상기 반도체 다이(250)가 부착되는 곳에만 형성되는 것이 바람직하다. 상기 접착 부재(240)는 통상의 액상 에폭시 접착제 또는 필름 형태의 접착 테이프로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 메탈 플레이트(160)는 금속 재질로 이루어진 평평한 플레이트 형상이다. 상기 메탈 플레이트(160)는 스텐레스 스틸(SUS), 구리, 알루미늄 및 그 등가물 중에서 선택된 어느 하나로 이루어질 수 있으나, 상기 메탈 플레이트(160)는 스텐레스 스틸(SUS)로 이루어지는 것이 바람직하다. 상기 메탈 플레이트(160)는 상기 반도체 다이(250)에서 발생하는 열을 외부로 빠르게 방출시키는 동시에, 상기 반도체 다이(250)의 강도를 보강하는 역할을 한다. 또한, 상기 메탈 플레이트(160)는 고온에서 반도체 패키지의 수축을 방지할 수 있으며, 제조 공정상 발생되는 웨퍼이지 현상을 줄일 수 있으므로, 패키지의 신뢰성을 향상시킬 수 있게 된다.
상기 인캡슐레이션 단계(S30)에서는 상기 메탈 플레이트(160)의 상부에 위치한 반도체 다이(250)를 인캡슐란트(170)로 인캡슐레이션한다. 도 3c에 도시된 바와 같이, 상기 인캡슐란트(170)는 상기 반도체 다이(250)를 완전히 봉지하여, 상기 반도체 다이(250)가 외부의 충격 및 산화로부터 손상되지 않도록 보호한다. 상기 인캡슐란트(170)는 상기 반도체 다이(250)의 측면과 상기 도전성 범프(130)가 형성된 반도체 다이(250)의 상면을 인캡슐레이션 한다. 즉, 상기 인캡슐란트(170)는 상기 도전성 범프(130)의 일부를 덮도록 형성된다. 이와 같이, 상기 반도체 다이(250)는 상기 인캡슐란트(170)로 측면 및 상면이 모두 덮이므로, 절연성이 향상되고, 칩핑(chipping) 등의 기계적인 손상을 방지할 수 있다. 상기 인캡슐레이션 단계(S30)에서는 컴프레션 몰딩(compression molding), 배큠 몰딩(vacuum molding), 트랜스퍼 몰딩(transfer molding) 등의 공정을 이용할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 또한, 상기 인캡슐란트(170)는 통상의 열경화형 에폭시 몰딩 컴파운드, 디스펜싱을 위한 상온 경화형 글럽 탑(glop top) 및 그 등가물 중 선택된 어느 하나일 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 제 2 다이싱 단계(S40)에서는 메탈 플레이트(160) 및 인캡슐란트(170)를 다이싱한다. 도 3d에 도시된 바와 같이, 상기 제 2 다이싱 단계(S40)에서는 상기 메탈 플레이트(160) 및 인캡슐란트(170)를 다이싱하여, 본 발명에 따른 반도체 패키지(200)를 완성할 수 있다. 상기 제 2 다이싱 단계(S40)에서는 다이아몬드 블레이드 또는 레이저 빔을 통해 상기 메탈 플레이트(160) 및 인캡슐란트(170)를 다이싱할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기와 같은 제조 방법을 통해 제조된 반도체 패키지(200)는 상면에 도전성 범프(130)가 형성된 반도체 다이(250), 상기 반도체 다이(250)의 하부에 형성된 메탈 플레이트(160), 상기 반도체 다이(250)와 메탈 플레이트(160) 사이에 개재된 접착 부재(240) 및 상기 메탈 플레이트(160)의 상부에서 상기 반도체 다이(250)를 인캡슐레이션하는 인캡슐란트(170)를 포함한다.
이상에서 설명한 것은 본 발명에 의한 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
10, 10': 웨이퍼 100, 200: 반도체 패키지
110: 재배선층 120: 유전층
130: 도전성 범프 140, 240: 접착 부재
150, 250: 반도체 다이 160: 메탈 플레이트
170: 인캡슐란트

Claims (19)

  1. 상면에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 반도체 다이 준비 단계;
    상기 적어도 하나의 반도체 다이를 메탈 플레이트에 부착하는 반도체 다이 부착 단계;
    상기 메탈 플레이트의 상부에서 상기 적어도 하나의 반도체 다이를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 및
    상기 메탈 플레이트 및 상기 인캡슐란트를 다이싱하여 반도체 패키지를 형성하는 다이싱 단계를 포함하고,
    상기 반도체 다이 준비 단계는
    웨이퍼 상에 재배선층과 상기 재배선층을 덮는 유전층을 형성하고, 상기 재배선층의 일부 영역에 상기 도전성 범프를 형성하고 상기 재배선층의 나머지 영역을 외부로 노출하는 단계;
    상기 웨이퍼의 하면을 그라인딩하는 단계; 및
    상기 웨이퍼를 다이싱하여 반도체 다이를 형성하는 단계를 포함하며,
    상기 재배선층은 다층 구조로 이루어지고,
    상기 인캡슐레이션 단계에서 상기 인캡슐란트는 상기 재배선층의 나머지 영역과 상기 도전성 범프의 일부를 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 인캡슐레이션 단계에서 상기 인캡슐란트는 상기 적어도 하나의 반도체 다이의 측면과 상면을 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 웨이퍼의 하면을 그라인딩 한 뒤, 상기 웨이퍼의 하면에 접착 부재를 부착하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 5 항에 있어서,
    상기 반도체 다이 부착 단계에서는 상기 접착 부재를 통해서 상기 반도체 다이를 상기 메탈 플레이트에 부착하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 인캡슐레이션 단계에서 상기 인캡슐란트는 상기 유전층을 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제 1 항에 있어서,
    상기 반도체 다이 부착 단계에서는 상기 메탈 플레이트에 접착 부재를 형성하고, 상기 접착 부재에 상기 반도체 다이의 하면이 접촉하도록 상기 반도체 다이를 부착하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제 1 항에 있어서,
    상기 반도체 다이 부착 단계에서 상기 메탈 플레이트는 스텐레스 스틸(SUS)로 이루어진 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 상면에 도전성 범프가 형성된 반도체 다이;
    상기 반도체 다이의 하부에 형성된 메탈 플레이트; 및
    상기 메탈 플레이트의 상부에서 상기 반도체 다이를 인캡슐레이션하는 인캡슐란트를 포함하고,
    상기 반도체 다이의 상면에는 재배선층과 상기 재배선층의 일부를 덮는 유전층이 형성되고, 상기 도전성 범프는 상기 재배선층의 일부 영역에 형성되어, 상기 재배선층의 나머지 영역은 외부로 노출되며,
    상기 재배선층은 다층 구조로 이루어지고,
    상기 인캡슐란트는 상기 재배선층의 나머지 영역과 상기 도전성 범프의 일부를 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 인캡슐란트는 상기 반도체 다이의 측면 및 상면을 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지.
  12. 삭제
  13. 제 10 항에 있어서,
    상기 메탈 플레이트는 스텐레스 스틸(SUS)로 이루어진 것을 특징으로 하는 반도체 패키지.
  14. 제 10 항에 있어서,
    상기 반도체 다이와 상기 메탈 플레이트 사이에는 접착 부재가 더 형성된 것을 특징으로 하는 반도체 패키지.
  15. 제 14 항에 있어서,
    상기 접착 부재는 상기 메탈 플레이트에서 상기 반도체 다이가 안착되는 부분에 형성된 것을 특징으로 하는 반도체 패키지.
  16. 제 14 항에 있어서,
    상기 접착 부재는 접착 테이프 또는 에폭시 접착제로 형성된 것을 특징으로 하는 반도체 패키지.
  17. 삭제
  18. 삭제
  19. 제 10 항에 있어서,
    상기 인캡슐란트는 상기 유전층을 인캡슐레이션하는 것을 특징으로 하는 반도체 패키지.
KR1020150172532A 2015-12-04 2015-12-04 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지 Active KR101843621B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150172532A KR101843621B1 (ko) 2015-12-04 2015-12-04 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US15/149,231 US20170162519A1 (en) 2015-12-04 2016-05-09 Semiconductor device and manufacturing method thereof
TW105117127A TW201721775A (zh) 2015-12-04 2016-06-01 半導體裝置及其製造方法
CN201610499305.0A CN106847711A (zh) 2015-12-04 2016-06-29 半导体装置及其制造方法
CN201620669806.4U CN205984899U (zh) 2015-12-04 2016-06-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150172532A KR101843621B1 (ko) 2015-12-04 2015-12-04 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170066027A KR20170066027A (ko) 2017-06-14
KR101843621B1 true KR101843621B1 (ko) 2018-03-29

Family

ID=58799818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150172532A Active KR101843621B1 (ko) 2015-12-04 2015-12-04 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지

Country Status (4)

Country Link
US (1) US20170162519A1 (ko)
KR (1) KR101843621B1 (ko)
CN (1) CN106847711A (ko)
TW (1) TW201721775A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9842815B2 (en) * 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11244918B2 (en) * 2017-08-17 2022-02-08 Semiconductor Components Industries, Llc Molded semiconductor package and related methods
TWI730933B (zh) 2020-12-28 2021-06-11 欣興電子股份有限公司 晶片封裝結構及其製作方法
TWI756000B (zh) 2020-12-28 2022-02-21 欣興電子股份有限公司 晶片封裝結構及其製作方法
US11955345B2 (en) * 2021-05-06 2024-04-09 Micron Technology, Inc. Encapsulation warpage reduction for semiconductor die assemblies and associated methods and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119552A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2005191485A (ja) * 2003-12-26 2005-07-14 Seiko Instruments Inc 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6468832B1 (en) * 2000-07-19 2002-10-22 National Semiconductor Corporation Method to encapsulate bumped integrated circuit to create chip scale package
DE102010025576A1 (de) * 2010-06-29 2011-12-29 Behr Industry Gmbh & Co. Kg Wärmetauscher
US8987057B2 (en) * 2012-10-01 2015-03-24 Nxp B.V. Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
US9196537B2 (en) * 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)
US9401337B2 (en) * 2013-12-18 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Molding structure for wafer level package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119552A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2005191485A (ja) * 2003-12-26 2005-07-14 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
KR20170066027A (ko) 2017-06-14
US20170162519A1 (en) 2017-06-08
TW201721775A (zh) 2017-06-16
CN106847711A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US11848310B2 (en) Semiconductor device and method of manufacturing thereof
CN108346646B (zh) 半导体装置及其制造方法
KR101787832B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
TWI819767B (zh) 半導體封裝以及製造其之方法
US9219042B2 (en) Semiconductor device and manufacturing method thereof
KR101843621B1 (ko) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US9905551B2 (en) Method of manufacturing wafer level packaging including through encapsulation vias
US12288764B2 (en) Semiconductor device and manufacturing method thereof
US11037849B2 (en) Semiconductor structure and manufacturing method thereof
TW201838131A (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
US20180053665A1 (en) Pre-bumped redistribution layer structure and semiconductor package incorporating such pre-bumped redistribution layer structure
US9263335B2 (en) Discrete semiconductor device package and manufacturing method
KR101622455B1 (ko) 반도체 패키지 및 반도체 디바이스의 패키징 방법
US20230192478A1 (en) Semiconductor Device and Method of Making a MEMS Semiconductor Package
US20230170242A1 (en) Semiconductor Manufacturing Equipment and Method of Providing Support Base with Filling Material Disposed into Openings in Semiconductor Wafer for Support
KR20170115840A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
KR20170036235A (ko) 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
KR20180099336A (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151204

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170613

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20171228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170613

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20171228

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170809

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20180305

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180126

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20171228

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20170809

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180323

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180323

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210319

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220321

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230309

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240305

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20250304

Start annual number: 8

End annual number: 8