KR101825061B1 - 회로기판 및 회로기판의 제조방법 - Google Patents

Abstract

본 발명은 제1적층체 일면에 형성된 제1회로층 및 타면에 형성된 제2회로층; 상기 제1회로층 또는 상기 제2회로층 중 어느 하나를 덮도록 배치된 제2적층체; 상기 제2적층체 중 상기 제1적층체에 대향하는 외면에 형성된 제3회로층; 및 상기 제3회로층 및 상기 제2적층체가 덮이지 않고 노출된 상기 제1회로층 또는 상기 제2회로층 상에 형성된 커버층; 을 포함하는 초박형 회로기판을 제공한다.

Description

회로기판 및 회로기판의 제조방법{Circuit board and method of manufacturing the same}

본 발명은 회로기판 및 회로기판의 제조방법에 관한 것으로, 상세하게는 초박형의 회로기판 및 초박형의 회로기판을 제조하는 방법에 관한 것이다.

최근 들어 전자 기기의 부품 크기가 더욱 작아지고, 소비자들이 하나의 제품이 여러 가지 기능을 갖추는 것을 선호함으로 인해 부품의 개수가 증가하고 있다. 이로 인해 회로기판에 많은 수의 전자 부품을 고밀도로 실장하기 위한 기술이 요구되고 있다.

다층 회로기판(multi-layer circuit board)은 복수 개의 기판이 다층식으로 적층되어 이루어져 전자 부품이 실장되는 전자 기기의 구성요소이다. 다층 회로기판은 단면 또는 양면 기판에 비하여 전기적으로 많은 복잡한 기능을 수행할 수 있으며, 전자 부품의 고밀도 실장을 가능하게 하므로 각종 전자 기기에 널리 이용되고 있다.

다층 회로기판은 동박적층판(CCL; Copper clad laminate)의 양면에 프리프레그를 적층하고, 프리프레그의 외측면들에 각각 회로층을 더 형성하는 과정을 반복적으로 적용하여 회로층이 4층, 6층, 8층 등인 회로기판을 의미한다. 이러한 다층 회로기판은 동박적층판의 양면에 대칭적으로 프리프레그 및 회로층을 형성하므로 어느 수준 이상 초박형으로 제조하기 어려운 문제점이 있으며, 상하부가 대칭적인 구조로 인해 회로기판 자체의 변형성이 줄어들어 수개의 다층 회로기판을 적층하는 패키지 구조에서 오히려 뒤틀림(warpage)이 발생할 우려가 있다.

본 발명의 일실시예는 초박형의 회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 제1적층체 일면에 형성된 제1회로층 및 타면에 형성된 제2회로층; 상기 제1회로층 또는 상기 제2회로층 중 어느 하나를 덮도록 배치된 제2적층체; 상기 제2적층체 중 상기 제1적층체에 대향하는 외면에 형성된 제3회로층; 및 상기 제3회로층 및 상기 제2적층체가 덮이지 않고 노출된 상기 제1회로층 또는 상기 제2회로층 상에 형성된 커버층; 을 포함하는 회로기판을 제공한다.

본 발명의 다른 특징에 따르면, 상기 제1적층체 및 상기 제2적층체에는 적어도 하나의 비아홀이 형성된다.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 적어도 한면에 전기전도층이 형성된 제1적층체를 공급용 코일러 및 감김용 코일러의 장력에 의해 이송되는 롤투롤 방식에 의해 준비하는 단계; 상기 공급용 코일러와 상기 감김용 코일러 사이의 회로층제조장치에서 상기 전기전도층에 회로패턴을 형성하여 제1회로층을 제조하는 단계; 상기 제1회로층을 덮도록 제2적층체를 배치하는 단계; 상기 제1회로층에 대향하는 상기 제1적층체의 타면에 제2회로층을 형성하고, 상기 제1회로층에 대향하는 상기 제2적층체의 외면에 제3회로층을 형성하는 단계; 및 싱기 제3회로층 및 상기 제2회로층을 덮도록 커버층을 형성하는 단계; 를 포함하는 회로기판의 제조방법을 제공한다.

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계 이후에, 상기 제1적층체 및 상기 제2적층체에 적어도 하나의 비아홀을 가공하는 단계; 를 더 포함한다.

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계부터는, 이송롤러들의 회전력에 의해 이송되는 판넬(panel)방식에 의해 공정이 수행된다.

본 발명의 다른 특징에 따르면, 상기 제1적층체를 준비하는 단계는,적어도 한면에 전기전도층이 형성된 제1적층체와 적어도 한면에 전기전도층이 형성된 제3적층체가 분리용필름을 사이에 두고 결합된 복합적층체를 상기 롤투롤 방식에 의해 준비하는 단계;이다.

본 발명의 다른 특징에 따르면, 상기 제1회로층을 제조하는 단계는, 상기 제1적층체의 전기전도층 상에 제1회로층을 형성함과 동시에 상기 제3적층체의 전기전도층 상에 제4회로층을 형성하는 단계;를 포함한다.

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계는, 상기 제4회로층을 덮도록 제4적층체를 배치하는 단계; 를 더 포함한다.

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계는, 상기 분리용필름을 이용하여 상기 제1회로층이 형성된 상기 제1적층체 및 상기 제4회로층이 형성된 상기 제3적층체를 분리하는 단계; 를 더 포함한다.

본 발명의 다른 특징에 따르면, 상기 분리용필름은 제1온도에서 발포하여 상기 제1적층체 및 상기 제3적층체를 분리한다.

본 발명의 다른 특징에 따르면, 상기 제2적층체 또는 상기 제4적층체를 배치하는 공정은 상기 제1온도에서 수행된다.

이상과 같은 본 발명의 일 실시예에 따르면, 프레프레그 및 회로층이 줄어들어 초박형의 회로기판을 제조할 수 있으며, 회로기판이 3층의 회로층 및 2층의 프리프레그를 포함하므로 대칭적인 단면 구조를 형성하지 않아 회로기판 자체의 변형성이 보장되고, 본 발명의 일실시예에 의한 회로기판을 적층하는 패키지 구조에서 뒤틀림(warpage)가 감소되는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 나타낸 단면도이다.
도 2 내지 도 11은 도 1의 회로기판 제조방법의 일 실시예를 개략적으로 나타낸 단면도이다.
도 12 내지 도 15는 도 1의 회로기판 제조방법의 다른 실시예를 개략적으로 나타낸 단면도이다.
도 16은 본 발명의 일 실시예에 의한 회로기판 제조방법의 개략적으로 나타낸 흐름도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 나타낸 단면도이다.

도 1을 참조하면, 회로기판은 3층의 회로층을 포함한다.

상세히, 회로기판은 제1적층체(101) 및 제2적층체(201)를 포함하고, 제1적층체(101)의 일면에 제1회로층(111)이 형성되며, 제1적층체(101)의 타면에 제2회로층(112)이 형성된다. 제2적층체(201)는 제1회로층(111)을 덮도록 배치되며 제2적층체(201) 중 제1회로층(111)에 대향(opposite)하는 외면에 제3회로층(213)이 배치된다.

제1적층체(101) 및 제2적층체(201)는 다층의 회로기판을 제조할 때 각 회로층을 절연하는 역할을 하며, 구조재 및 구조재에 함침된 결합재(matrix)를 포함할 수 있다. 여기서 구조재는 글래스 패브릭(glass fiber fabric) 또는 필러(filler) 중 하나 이상을 포함할 수 있으나, 이에 한정된 것은 아니다.

제1회로층(111)은 회로기판의 내측에 위치하며, 제2회로층(112) 및 제3회로층(113)은 회로기판의 외측에 위치한다. 각 회로층은 회로기판에서 전기 신호를 전달하는 기능을 수행하며 회로패턴이 구현되어 있고, 구리(Cu)나 은(Ag)과 같은 전기를 전도하는 소재를 포함할 수 있으나, 이에 한정된 것은 아니다.

한편, 제1적층체(101) 및 제2적층체(201)에는 적어도 하나의 비아홀(VH)이 형성될 수 있다. 이러한 비아홀(VH)은 내측의 제1회로층(111)과 외측의 제2회로층(112) 및 제3회로층(213)을 전기적으로 연결할 수 있다. 도시되지 않았으나, 비아홀(VH)은 도전성 페이스트를 충전하여 바이-필(VHF)을 형성할 수도 있는 등 다양한 형태로 구현될 수 있다.

회로기판의 외측에 위치하는 제2회로층(112) 및 제3회로층(213) 상에는 회로층을 보호하고, 외부와 절연하는 커버층(70)이 배치될 수 있다. 이러한 커버층(70)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 노광가능한 에폭시에 아크릴레이트가 포함된 성분을 포함할 수 있으나 이에 한정된 것은 아니다.

또한, 제2회로층(112) 및 제3회로층(213)과 외부를 전기적으로 연결하기 위해 범프(bump)(80)를 더 배치할 수 있다.

본 발명의 일 실시예에 의하면, 2개층의 적층체와 3개층의 회로층을 포함하는 회로기판을 제공하여, 종래 베이스기판(내측기판)에 대칭적으로 적층체 및 회로층을 배치하는 구조에 비해 회로층 및 적층체의 수가 감속되어 박형화가 가능한 장점이 있다. 또한, 이후 설명할 공정방법과 연관되어 본 발명의 일 실시예에 의하면 롤투롤 방식을 사용하여 내층을 제조하기 때문에 내층으로 초박형의 제1적층체를 사용할 수 있다. 실제로, 본 발명의 일 실시예에 의하면, 최종적으로 약 150um 내지 200um 두께를 가진 회로기판을 얻을 수 있는데, 이는 종래의 4층(4layer) 회로기판이 약 220um 내지 270um의 두께를 가진 것에 비해 박형임을 확인할 수 있다.

한편, 도 1에서는 제1회로층(111)을 덮도록 제2적층체(201)가 형성되었으나, 본 발명의 일 실시예는 이에 한정되지 않고 제2회로층(112)을 덮도록 제2적층체(201)가 형성되고 커버층(70)은 제1회로층(111) 및 제3회로층(213) 상에 형성될 수도 있을 것이다.

도 2 내지 도 11은 도 1의 회로기판 제조방법의 일 실시예를 개략적으로 나타낸 단면도이다.

도 2를 참조하면, 적어도 한면에 전기전도층(10)이 형성된 제1적층체(101)를 준비한다.

상세히, 제1적층체(101)의 양면에 전기전도층(10)이 형성될 수 있으며, 전기전도층(10)이 형성된 제1적층체(101)의 두께는 약 30um 내지 60um 정도로 초박형일 수 있다. 제1적층체(101)의 재료는 상술하였으며, 전기전도층(10)의 재료는 구리(Cu)나 은(Ag)과 같은 전기를 전도하는 소재를 포함할 수 있으나, 이에 한정된 것은 아니다.

다음으로, 도 3 및 도 4를 참조하면, 제1적층체(101)의 일면에 형성된 전기전도층(10)에 회로패턴을 형성하여 제1회로층(111)을 제조한다.

상세히, 회로패턴(121)은 텐팅(tenting), MSAP(modified semi additive process), SAP(semi additive process) 등 다양한 패터닝 방법에 의해 형성할 수 있다. 도 3 및 도 4에서는 텐팅방법에 의해 패터닝하는 것이 예시적으로 도시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다.

도 3을 보면, 제1적층체(101)의 일면에 형성된 전기전도층(10) 상에 원하는 패턴을 형성하기 위한 드라이필름레지스터(DFR)를 도포하고, 노광 및 현상한 후 에칭(etching)한다. 이 때, 제1적층체(101)의 타면에 형성된 전기전도층(10) 상에는 회로패턴이 형성되지 않도록 전면적으로 드라이필름레지스터(DFR)으로 마스킹한다. 도 4를 보면, 드라이필름레지스터(DFR)의 패턴에 대응하여 제1적층체(101)의 일면에 제1회로층(111)이 형성된 모습이 도시되어 있다.

본 발명의 일실시예에 의하면, 도 2 내지 도 4의 공정은 롤투롤(roll to roll) 방식에 의해 수행되는 것을 특징으로 한다.

도 5는 롤투롤 방식에 의해 도 2 내지 도 4의 공정이 수행되는 것을 개략적으로 도시한 것이고, 도 6은 판넬 방식에 의해 도 2 내지 도 4의 공정이 수행되는 경우 일어나는 문제점을 개략적으로 도시한 것이다.

도 5를 참조하면, 롤투롤 방식이란, 공급용 언코일러(1)와 감김용 코일러(2)간의 장력에 의해 기판이 이송되는 방식이다. 롤투롤 방식을 적용하기 위해서는 기판의 두께가 박형, 예를 들어 약 200um 이하,이어야 한다. 특히 본 발명의 일실시예와 같은 잘 휘지 않는 (rigid) 패키지용 회로기판을 제조하는 공정에서는 특히 기판의 두께가 박형이어야만 롤투롤 방식을 적용할 수 있다. 만약 기판의 두께가 박형이 아닌 경우, 예를 들어 약 200um를 초과하는 경우, 각 코일러에 기판이 감길 수 없고, 감긴다 하여도 기판에 손상이 가는 문제점이 있기 때문이다.

본 발명의 일 실시예에 의하면, 도 2 내지 도 4의 공정에서 사용되는 기판은 전기전도층(10)이 형성된 제1적층체(101)의 두께가 초박형, 예를 들어 약 30um 내지 60um 정도, 이므로, 롤투롤 방식으로 공정을 수행하기 적합하다. 도 3 및 도 4의 공정은 도 5에 도시된 공급용 언코일러(1)와 감김용 코일러(2) 사이의 회로층제조장치(챔버)(3)에서 수행될 수 있다. 한편, 롤투롤 방식은 내층 공정에만 적용하기 때문에, 즉, 제2적층체(201) 등이 적층되기 전의 내층 기판 공정에만 적용하기 때문에, 소재 표면의 찍힘 및 에지 파손이 적고, 이로 인해 박막 기판에서 발생하기 쉬운 소재의 찢어짐 및 변형과 같은 불량 발생률이 낮은 장점이 있다.

도 6을 참조하면, 판넬(panel) 방식이란, 기판의 상면 또는 하면에 접하는 이송롤러(4)들의 회전력에 의해 기판이 이송되는 방식이다. 판넬 방식을 적용하기 위해서는 기판의 두께가 약 100um 이상이어야 한다. 만약 기판의 두께가 약 100um 미만인 경우 강성도(stiffness)가 급격히 감소되어 기판이 이송롤러(4)들 상에서 이송되지 않고, 이송롤러(4)들 사이로 감겨들어가게 된다. 박막 기판이 모양을 유지하고 회전력에 반하는 힘보다, 이송롤러(4)들의 회전력이 더 강하게 작용하기 때문이다.

따라서, 도 2 내지 도 4의 공정을 도 6과 같은 판넬 방식으로 진행하는 경우, 기판이 이송롤러(4)들 사이로 감겨들어가고, 이송이 제대로 수행될 수 없는 문제점이 있다. 또한, 이송시 이송롤러(4)들쪽으로 소재가 처지게 되어 제품의 구겨짐 및 손상의 문제가 있다.

다음으로, 도 7을 참조하면, 제1회로층(111)을 덮도록 제2적층체(201)를 형성한다.

상세히, 제2적층체(201)는 제1적층체(101)의 일면에 형성된 제1회로층(111)만 덮도록 형성되며, 제1적층체(101)의 타면에는 형성되지 않는다. 도 7의 공정은 종래의 다층 회로기판 제조방법에서 베이스기판(내층)에 대칭적으로 적층체를 배치하는 구성과 차이가 있으며, 이로부터 초박형 다층 회로기판을 제조할 수 있는 것이다. 제2적층체(201)의 재료는 상술하였으므로 중복되는 기술은 생략한다.

한편, 제2적층체(201) 중 제1적층체(101)에 대향하는 외면에는 금속층(20)이 더 형성될 수도 있다. 이러한 금속층(20)은 도 2의 도시된 제1적층체(101) 상의 전기전도층(10)보다 얇을 수 있으나 본 발명은 이에 한정되지 않는다.

도 8을 참조하면, 제1적층체(101) 및 제2적층체(201)에 적어도 하나의 비아홀(VH)을 가공한다.

상세히, 비아홀(VH)은 레이저드릴(laser drill)에 의해 가공될 수도 있으며, 이에 한정되지 않고 건식식각방법(dry etching) 또는 습식식각방법(wet etching) 등에 의해 다양하게 가공될 수 있을 것이다.

도 9 및 도 10을 참조하면, 각 적층체의 외면에 각각 외측 회로패턴을 포함하는 회로층을 형성한다.

상세히, 제1회로층(111)에 대향하는 상기 제1적층체(101)의 타면에 제2회로층(112)을 형성하고, 제1회로층(111)에 대향하는 상기 제2적층체(201)의 외면에 제3회로층(213)을 형성한다. 외측 회로층들은 텐팅(tenting), MSAP(modified semi additive process), SAP(semi additive process) 등 다양한 패터닝 방법에 의해 형성할 수 있다. 도 9 및 도 10에서는 MSAP 법에 의해 패턴 도금하는 것이 예시적으로 도시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다.

도 9를 보면, 제1적층체(101)의 타면에 형성된 전기전도층(10) 및 제2적층체(201)의 외면에 형성된 금속층(20) 상에 원하는 패턴을 형성하기 위한 드라이필름레지스터(DFR)를 도포하고,노광 및 현상한 후 도금한다. 이 때 드라이필름레지스터(DFR)가 형성되지 않은 자리에만 도금층이 더 올라가게 된다. 도금층 형성이 종료되면 드라이필름레지스터(DFR) 및 드라이필름레지스터(DFR) 하부의 금속층(20) 또는 전기전도층(10)은 함께 제거된다. 도 10을 보면, 드라이필름레지스터(DFR)가 형성되지 않은 패턴에 대응하여 제1적층체(101)의 타면에 제2회로층(112)이 형성되고, 제2적층체(201)의 외면에 제3회로층(213)이 형성된 모습이 도시되어 있다.

도 11을 참조하면, 제3회로층(213) 및 제2회로층(112)을 덮도록 커버층(70)을 형성한다.

상세히, 커버층(70)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 제2회로층(112) 및 제3회로층(213)의 적어도 일부를 노출하도록 커버층(70)에는 홀이 형성될 수 있다. 또한, 제2회로층(112) 및 제3회로층(213)과 외부의 칩 또는 타 회로기판을 전기적으로 연결하기 위해 범프(bump)(80)를 더 배치할 수 있다.

본 발명의 일 실시예에 의하면, 도 7 내지 도 11의 공정은 판넬 방식으로 수행한다. 도 7의 제2적층체(201)를 형성하는 공정은 상온보다 높은 제1온도에서 진행된다. 예를 들어 제1온도는 약 150도씨 내지 220도씨 일 수 있다. 따라서, 도 7의 공정은 외부와 격리된 고온 챔버 내에서 수행되어야 하므로 롤투롤 공정을 적용할 수 없다. 무엇보다 도 7의 제2적층체(201)를 형성한 이후에는 기판의 두께가 두꺼워지고, 강성도(stiffness)도 증가하기 때문에 충분히 판넬 방식을 적용할 수 있다.

도 12 내지 도 15는 도 1의 회로기판 제조방법의 다른 실시예를 개략적으로 나타낸 단면도이다.

도 12를 참조하면, 적어도 한면에 전기전도층(10)이 형성된 제1적층체(101)와 적어도 한면에 전기전도층(30)이 형성된 제3적층체(301)가 분리용필름(500)을 사이에 두고 결합된 복합적층체를 준비한다.

본 발명의 다른 실시예에 의하면, 도 2와 달리 분리용필름(500)을 사이에 두고 전기전도층(10)이 형성된 제1적층체(101)와 전기전도층(30)이 형성된 제3적층체(301)가 배치된 복합적층체를 준비하여 한번의 공정으로 2배수의 회로기판을 제조할 수 있는 특징이 있다. 이로부터 생산성이 향상되는 효과가 있다.

도 13 및 도 14를 참조하면, 제1적층체(101)의 일면에 형성된 전기전도층(10)에 회로패턴을 형성하여 제1회로층(111)을 제조하고, 동시에 제3적층체(301)의 일면에 형성된 전기전도층(30)에 회로패턴을 형성하여 제4회로층(314)을 제조한다.

상세히, 회로패턴은 텐팅(tenting), MSAP(modified semi additive process), SAP(semi additive process) 등 다양한 패터닝 방법에 의해 형성할 수 있다. 도 13 및 도 14에서는 텐팅방법에 의해 패터닝하는 것이 예시적으로 도시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다.

도 13을 보면, 제1적층체(101)의 일면에 형성된 전기전도층(10) 및 제3적층체(301)의 일면에 형성된 전기전도층(30) 상에 원하는 패턴을 형성하기 위한 드라이필름레지스터(DFR)를 도포하고, 노광 및 현상한 후 에칭한다. 한편, 제1적층체(101)의 타면에 형성된 전기전도층(10) 및 제3적층체(301)의 타면에 형성된 전기전도층(30)은 분리용필름(500)이 부착되어 노출되지 않으므로 회로패턴이 형성되지 않는다. 도 14를 보면, 드라이필름레지스터(DFR)의 패턴에 대응하여 제1적층체(101)의 일면에 제1회로층(111)이 형성되고, 제3적층체(301)의 일면에 제4회로층(314)이 형성된 모습이 도시되어 있다.

본 발명의 일실시예에 의하면, 도 12 내지 도 14의 공정은 도 2 내지 도 4에서 설명한 바와 같이 롤투롤(roll to roll) 방식에 의해 수행되는 것을 특징으로 한다. 롤투롤 방식을 적용하기 위해서는 기판의 두께가 박형, 예를 들어 약 200um 이하, 이어야 하는데, 분리용필름(500)을 포함하는 복합적층체의 두께는 약 150um 내지 200um 의 박형이므로, 롤투롤 방식으로 공정을 수행하기 적합하다.

도 15를 참조하면, 기판에 추가의 적층체를 형성함과 동시에 제1적층체(101) 및 제3적층체(301)를 분리한다.

상세히, 제1회로층(111)을 덮도록 제1적층체(101) 상에 제2적층체(201)를 형성하고, 제4회로층(314)을 덮도록 제3적층체(301) 상에 제4적층체(401)를 형성한다. 한편, 제2적층체(201)의 외면 및 제4적층체(401)의 외면에는 금속층(20, 40)이 더 형성될 수도 있다.

또한, 분리용필름(500)을 이용하여 제1적층체(101) 및 제3적층체(301)를 분리한다. 분리용필름(500)은 발포필름(form release film)을 사용할 수 있으며, 제1온도에서 필름의 물질이 발포하여 필름 양면에 붙은 기판을 서로 분리할 수 있다. 여기서 제1온도는 약 150도씨 내지 220도씨 일 수 있으며, 제2적층체(201) 및 제4적층체(401)를 형성하는 온도와 동일할 수 있다.

도 15 이후의 공정은 앞서 설명한 도 7 내지 도 11의 공정과 동일할 수 있다. 한편, 도 15에서 분리된 양 기판에 대하여 각각 도 7 내지 도 11의 공정을 수행할 수 있다.

도 16은 본 발명의 일 실시예에 의한 회로기판 제조방법의 개략적으로 나타낸 흐름도이다. 구체적으로 도 16은 도 2 내지 도 4 및 도 7 내지 도 11에 도시된 회로기판의 제조방법을 개략적으로 나타낸 것이다.

도 16을 참조하면, S10 단계에서 적어도 한면에 전기전도층이 형성된 제1적층체를 준비하고, S11 단계에서 일면의 전기전도층에 내층회로를 형성한다. 여기서 내층회로는 제1회로층일 수 있다. S12 단계에서 형성된 내층회로를 검사한다. 이와 같이 S10 내지 S12 단계는 롤투롤 방식(R)에 의해 진행된다.

다음으로 판넬 방식을 적용하기 위해 S13 단계에서 내층회로가 형성된 내층기판을 컷팅한다. 판넬 방식에서는 컷팅된 기판을 이송롤러들에 의해 이송하면서 공정이 수행되기 때문 종래 롤 형태의 내층 기판을 소정의 크기, 예를 들어 직사각형,으로 절단하여야 한다.

다음으로 S14 단계에서 내층회로가 형성된 내층기판에 제2적층체를 적층한다. 이 때 제2적층체는 제1회로층을 덮도록 형성한다. S15 단계에서 제1적층체 및 제2적층체에 비아홀을 형성한다. 다음으로 S16 단계에서 제1적층체의 타면 및 제2적층체의 외면에 외층회로를 형성한다. 여기서 외층회로는 제2회로층 및 제3회로층일 수 있다. S17 단계에서 형성된 외층회로를 검사한다. S18 단계에서 외층회로를 덮도록 커버층을 도포하고 S19 단계에서 범프 형성 등 기타 표면처리를 수행한다. 이와 같이 S14(또는 S13) 내지 S19 단계는 판넬 방식(P)에 의해 진행된다.

마지막으로 S20 단계에서 회로기판의 최종검사를 수행한 후 S21 단계에서 최종 제품을 출하하게 된다.

도시되지 않았지만, 도 12 내지 도 15에 도시된 본 발명의 다른 실시예에 의한 회로기판의 제조방법은 도 16의 흐름도에서 S10 단계에서 분리용필름을 사이에 두고 접합한 2개의 내층기판을 준비하고, S14단계에서 분리용필름을 통해 2개의 내층기판을 분리하는 과정을 더 포함하는 것이 상이할 뿐 나머지 공정은 유사하므로 중복되는 설명은 생략하도록 한다.

본 발명의 실시예들에 의하면, 초박형 회뢰기판을 제조할 수 있는 장점이 있다. 최근 다층 회로기판의 모바일 어플리케이션 적용이 증가함에 따라 초 박형화 회로기판의 요구가 급증하고 있는데, 본 발명의 실시예에 의하면, 회로기판의 내층을 초박형 소재로 적용하여 전체적인 기판의 두께를 얇게 할 수 있고, 최종적으로 패키지의 두께도 얇게 할 수 있는 장점이 있다.

이렇게 내층을 초박형 소재로 하기 위해서는 롤투롤 방식을 적용하였으며, 이와 같이 내층 제조에는 롤투롤 방식을 적용하고, 외층 제조에는 판넬 방식을 분리하여 적용함으로써, 내층에 초박형 및 박형 소재를 사용하는데에 대한 제약이 사라졌다. 즉, 내층 소재의 가공 및 이송에 대한 한계가 사라진 장점이 있다.

한편, 일부 공정에 롤투롤 방식을 적용함으로써, 기준의 패널 방식에서는 다수의 제조공정을 각각 진행하던 것을 제조공정의 인라인(in-line)화 또는 양면화(비아홀 가공, 검사공정 등)이 가능하여 공정 감소가 실현되고, 결국 상대적으로 높은 원가 경쟁력을 가질 수 있고 생산성이 향상되는 효과가 있다.

초박형 소재를 분리용필름을 이용해 붙여 사용하는 방식을 통해 단일 제조공정으로 다수의 회로기판을 생산할 수 있는 특징도 있다. 결국, 공정효율증가 및 공정단계감소로 생산성이 향상되고 높은 가격 경쟁력이 실현된다.

한편, 전술한 실시예에서는 3층 (3-layer)인 다층 회로기판을 예를 설명하였으나, 본 발명은 이에 한정되지 않고 5층(6-layer), 7층(8-layer) 등의 다양한 층의 회로기판의 제조방법으로 응용될 수 있음은 물론이다.

또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 소정의 비아홀, 관통홀(PTH; plated through hole), 소정 형태의 회로패턴 등이 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 제조방법을 크게 벗어나지 않는 한, 다른 형태, 다른 개수, 다른 패턴이 포함될 수 있음은 물론이다.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

101, 201, 301, 401: 적층체
10,20,30,40: 금속층, 전기전도층
111,112,213,314: 회로층
500: 분리용필름
DFR: 드라이필름레지스터
70:커버층
80: 범프

Claims (11)

1. 삭제
2. 삭제
3. 적어도 한면에 전기전도층이 형성되며, 30um 내지 60um의 두께를 갖는 제1적층체를 공급용 코일러 및 감김용 코일러의 장력에 의해 이송되는 롤투롤 방식에 의해 준비하는 단계;
   상기 공급용 코일러와 상기 감김용 코일러 사이의 회로층제조장치에서 상기 전기전도층에 회로패턴을 형성하여 제1회로층을 제조하는 단계;
   상기 제1회로층이 형성된 상기 제1적층체를 소정의 크기로 컷팅하는 단계;
   상기 제1회로층을 덮도록 제2적층체를 배치하여, 적층체의 두께가 적어도 100um가 되도록 형성하는 단계;
   상기 제1회로층에 대향하는 상기 제1적층체의 타면에 제2회로층을 형성하고, 상기 제1회로층에 대향하는 상기 제2적층체의 외면에 제3회로층을 형성하는 단계; 및
   싱기 제3회로층 및 상기 제2회로층을 덮도록 커버층을 형성하는 단계;를 포함하며,
   상기 제2적층체를 배치한 이후의 적층체는 이송롤러들의 회전력에 의해 이송되는 판넬(panel)방식에 의해 공정이 수행되는 회로기판의 제조방법.
4. 제3항에 있어서,
   상기 제2적층체를 배치하는 단계 이후에,
   상기 제1적층체 및 상기 제2적층체에 적어도 하나의 비아홀을 가공하는 단계; 를 더 포함하는 회로기판의 제조방법.
5. 제3항에 있어서,
   상기 제2적층체를 배치하는 단계는 150℃ 내지 200℃의 고온 챔버 내에서 수행되는, 회로기판의 제조방법.
6. 제3항에 있어서,
   상기 제1적층체를 준비하는 단계는,
   적어도 한면에 전기전도층이 형성된 제1적층체와 적어도 한면에 전기전도층이 형성된 제3적층체가 분리용필름을 사이에 두고 결합된 복합적층체를 상기 롤투롤 방식에 의해 준비하는 단계;이며,
   상기 제3적층체는 30um 내지 60um의 두께를 가지며,
   상기 제1적층체, 분리용필름, 및 제3적층체의 총 두께는 200um 이하인, 회로기판의 제조방법.
7. 제6항에 있어서,
   상기 제1회로층을 제조하는 단계는,
   상기 제1적층체의 전기전도층 상에 제1회로층을 형성함과 동시에 상기 제3적층체의 전기전도층 상에 제4회로층을 형성하는 단계;를 포함하는 회로기판의 제조방법.
8. 제7항에 있어서,
   상기 제2적층체를 배치하는 단계는,
   상기 제4회로층을 덮도록 제4적층체를 배치하는 단계; 를 더 포함하는 회로기판의 제조방법.
9. 제8항에 있어서,
   상기 제2적층체를 배치하는 단계는,
   상온보다 높은 제1온도에서 제2적층체 및 상기 제4적층체를 배치하고,
   상기 분리용필름을 상기 제1온도에서 발포하여 상기 제1회로층이 형성된 상기 제1적층체 및 상기 제4회로층이 형성된 상기 제3적층체를 분리하는 단계;인 회로기판의 제조방법.
10. 삭제
11. 삭제

Images