[go: up one dir, main page]

KR101822491B1 - 전압 조정 회로 및 이의 동작 방법 - Google Patents

전압 조정 회로 및 이의 동작 방법 Download PDF

Info

Publication number
KR101822491B1
KR101822491B1 KR1020110030373A KR20110030373A KR101822491B1 KR 101822491 B1 KR101822491 B1 KR 101822491B1 KR 1020110030373 A KR1020110030373 A KR 1020110030373A KR 20110030373 A KR20110030373 A KR 20110030373A KR 101822491 B1 KR101822491 B1 KR 101822491B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
rectifying
output
rectifying circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110030373A
Other languages
English (en)
Other versions
KR20120111711A (ko
Inventor
송일종
최항석
이상효
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110030373A priority Critical patent/KR101822491B1/ko
Priority to US13/435,286 priority patent/US8780596B2/en
Publication of KR20120111711A publication Critical patent/KR20120111711A/ko
Application granted granted Critical
Publication of KR101822491B1 publication Critical patent/KR101822491B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/613—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

전압 조정 회로가 개시된다. 상기 전압 조정 회로는, 전자기파로부터 전압을 유도하는 유도 회로, 상기 유도 회로의 출력 신호를 정류하기 위한 제1 정류 회로, 상기 제1 정류 회로의 출력 신호에 응답하여 상기 제1 정류 회로의 출력 전압을 제어하기 위한 제어 회로, 및 상기 제1 정류 회로의 상기 출력 신호에 응답하여 상기 유도 회로의 상기 출력 신호를 정류함과 동시에 레귤레이션(regulation)하기 위한 제2 정류 회로를 포함한다.

Description

전압 조정 회로 및 이의 동작 방법{Voltage adjusting circuit and method for operating the same}
본 발명의 개념에 따른 실시 예는 전압 조정 기술에 관한 것으로, 특히 카드 리더와 비접촉식 카드 사이의 거리 등 외부 환경과 관계없이 일정한 전력을 만들 수 있는 전압 조정 회로 및 이의 동작 방법에 관한 것이다.
비접촉식 카드 시스템, 특히 스마트 카드(smart card) 시스템에서 카드 리더 (card reader)는 무선 주파수를 이용하여 수cm 거리에 떨어져 있는 스마트 카드를 인식하고, 인식된 스마트 카드와 정보를 주고 받을 수 있는 비접촉식 정보 인식 기술을 이용한다.
비접촉식 카드는, 카드 리더로부터 방사된 전자기파를 전압으로 유도함으로써 전력을 공급받는다. 따라서, 상기 비접촉식 카드와 상기 카드 리더 사이의 거리 등에 따라, 비접촉식 카드에 유도되는 전력은 달라진다. 상기 비접촉식 카드의 구동에 필요한 전력보다 과도한 전력이 상기 비접촉식 카드에서 유도된 경우, 상기 과도한 전력으로 인하여 상기 비접촉식 카드 내부의 내부 논리 회로가 오작동을 하거나 파손될 가능성이 있다.
상기와 같은 문제점을 해결하기 위해서는, 외부 환경에 관계없이 일정한 전력이 내부 논리 회로로 공급되어야 한다.
본 발명이 이루고자 하는 기술적인 과제는 외부 환경에 관계없이 일정한 전력을 내부 논리 회로로 공급할 수 있는 전압 조정 회로 및 이를 이용하여 유도 전압을 정류 및 레귤레이션하는 방법을 제공하는 것이다.
본 발명의 일 실시 예에 따른 전압 조정 회로는 전자기파로부터 전압을 유도하는 유도 회로, 상기 유도 회로의 출력 전압을 정류하기 위한 제1 정류 회로, 상기 제1 정류 회로의 출력 전압에 응답하여 상기 제1 정류 회로의 상기 출력 전압을 제어하기 위한 제어 회로, 및 상기 제1 정류 회로의 상기 출력 전압에 응답하여 상기 유도 회로의 상기 출력 전압을 정류함과 동시에 레귤레이션(regulation)하기 위한 제2 정류 회로를 포함한다.
상기 제2 정류 회로는 직렬로 접속된 복수의 다이오드-접속된 PMOS 트랜지스터들을 포함하고, 상기 PMOS 트랜지스터들 각각의 벌크(bulk)는 상기 제1 정류 회로의 출력단에 접속된다.
실시 예에 따라 상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 접지 사이에 직렬로 연결된 적어도 하나의 다이오드를 포함할 수 있다.
다른 실시 예에 따라, 상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 접지 사이에 역방향으로 연결된 다이오드를 포함할 수 있다.
또한, 상기 제어 회로는 상기 제1 정류 회로의 상기 출력 전압과 기준 전압을 비교하기 위한 비교기, 및 상기 비교기의 출력 신호에 응답하여 상기 제1 정류 회로의 상기 출력 전압을 제어하기 위한 스위칭 회로를 포함할 수 있다.
상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 상기 비교기의 입력단 사이에 접속된 전압 분배기를 더 포함할 수 있다.
상기 스위칭 회로는 션트(shunt) 기능을 수행하는 MOS 트랜지스터로 구현될 수 있다.
또한, 상기 제어 회로는 상기 비교기의 출력단과 접지 사이에 접속된 제1 캐패시터를 더 포함할 수 있다. 또한, 상기 전압 조정 회로는 상기 제1 정류 회로의 상기 출력단과 상기 접지 사이에 접속된 제2 캐패시터, 및 상기 제2 정류 회로의 출력단과 상기 접지 사이에 접속된 제3 캐패시터를 더 포함할 수 있다.
또한, 상기 전압 조정 회로는 상기 제2 정류 회로의 출력 신호를 레귤레이션하기 위한 레귤레이터를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 전압 조정 회로의 동작 방법은 유도회로를 이용하여 전자기파로부터 교류 전압을 유도하는 단계, 및 상기 교류 전압이 기준 전압보다 큰 경우, 다이오드-접속된 PMOS 트랜지스터를 이용하여 상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계를 포함한다.
상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계는 상기 교류 전압 중에서 상기 기준 전압을 초과하는 전압에 의해서 생성된 전류를 상기 다이오드-접속된 PMOS 트랜지스터의 벌크 쪽으로 흐르게 함으로써 상기 교류 전압을 레귤레이션할 수 있다.
또한, 상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계는 정류 회로를 이용하여 상기 교류 전압을 정류하는 단계, 제어 회로를 이용하여 상기 정류 회로의 출력단으로부터 접지로 전류 패스를 형성하여 상기 정류 회로의 출력 전압을 낮추는 단계, 및 상기 낮춰진 출력 전압을 상기 다이오드-접속된 PMOS 트랜지스터의 벌크(bulk)로 공급하는 단계를 포함할 수 있다.
상기 출력 전압을 낮추는 단계는 상기 정류 회로의 상기 출력 전압이 상기 정류 회로의 상기 출력단과 상기 접지 사이에 직렬로 연결된 적어도 하나의 다이오드의 문턱 전압을 초과할 때, 상기 전류 패스를 형성할 수 있다.
또한, 상기 출력 전압을 낮추는 단계는 상기 정류 회로의 상기 출력 전압이 상기 정류 회로의 상기 출력단과 상기 접지 사이에 역방향으로 연결된 다이오드의 항복 전압을 초과할 때, 상기 전류 패스를 형성할 수 있다.
또한, 상기 출력 전압을 낮추는 단계는 상기 정류 회로의 상기 출력 전압과 기준 전압을 비교하여 비교 신호를 출력하는 단계, 상기 비교 신호에 응답하여, 상기 정류 회로의 상기 출력 전압이 상기 기준 전압을 초과할 때 상기 정류 회로의 상기 출력단으로부터 접지로 상기 전류 패스를 형성하여 상기 정류 회로의 상기 출력 전압을 낮추는 단계를 포함할 수 있다.
또한, 상기 전압 조정 회로의 동작 방법은 레귤레이터를 이용하여 상기 다이오드-접속 트랜지스터의 출력 전압을 레귤레이션하고, 상기 레귤레이션된 상기 출력 전압을 논리 회로로 공급하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 비접촉식 카드는 상기 전압 조정 회로, 및 상기 전압 조정 회로로부터 직류 전압을 공급받고 상기 유도 회로를 통해 수신되거나 송신되는 데이터를 처리하는 로직 회로를 포함한다.
상기 제2 정류 회로는 직렬로 접속된 복수의 다이오드-접속된 PMOS 트랜지스터들을 포함하고 상기 PMOS 트랜지스터들 각각의 벌크는 상기 제1 정류 회로의 출력단에 접속된다.
상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 접지 사이에 직렬로 연결된 적어도 하나의 다이오드를 포함할 수 있다.
또한, 상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 접지 사이에 역방향으로 연결된 다이오드를 포함할 수 있다.
또한, 상기 제어 회로는 상기 제1 정류 회로의 상기 출력 신호와 기준 전압을 비교하기 위한 비교기, 및 상기 비교기의 출력 신호에 응답하여 상기 제1 정류 회로의 상기 출력 신호를 제어하기 위한 스위칭 회로를 포함할 수 있다.
상기 스위칭 회로는 션트 기능을 수행하는 MOS 트랜지스터로 구현될 수 있다.
본 발명의 일 실시 예에 따른 비접촉식 카드 시스템은, 상기 비접촉식 카드, 및 무선 방식으로 상기 비접촉식 카드에 전력을 공급하고, 상기 비접촉식 카드와 통신하는 카드 리더를 포함한다.
상기 제2 정류 회로는 직렬로 접속된 복수의 다이오드-접속된 PMOS 트랜지스터들을 포함하고, 상기 PMOS 트랜지스터들 각각의 벌크는 상기 제1 정류 회로의 출력단에 접속된다.
상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 접지 사이에 직렬로 연결된 적어도 하나의 다이오드를 포함할 수 있다.
또한, 상기 제어 회로는 상기 제1 정류 회로의 상기 출력단과 접지 사이에 역방향으로 연결된 다이오드를 포함할 수 있다.
또한, 상기 제어 회로는 상기 제1 정류 회로의 상기 출력 신호와 기준 전압을 비교하기 위한 비교기, 및 상기 비교기의 출력 신호에 응답하여 상기 제1 정류 회로의 상기 출력 신호를 제어하기 위한 스위칭 회로를 포함할 수 있다.
상기 스위칭 회로는 션트 기능을 수행하는 MOS 트랜지스터로 구현될 수 있다.
본 발명의 일 실시예에 따른 비접촉식 카드의 동장방법은 유도회로를 이용하여 전자기파로부터 교류 전압을 유도하는 단계, 상기 교류 전압이 기준 전압보다 큰 경우 다이오드-접속된 PMOS 트랜지스터를 이용하여 상기 교류 전압을 정류하는 동시에 레귤레이션하여 직류 전압을 출력하는 단계, 및 상기 직류 전압을 구동 전압으로 사용하여 카드 리더와 통신하는 단계를 포함한다.
상기 직류 전압을 출력하는 단계는 상기 교류 전압 중에서 상기 기준 전압을 초과하는 전압에 의해서 생성된 전류를 상기 다이오드-접속된 PMOS 트랜지스터의 벌크 쪽으로 흐르게 함으로써 상기 교류 전압을 레귤레이션한다.
또한, 상기 직류 전압을 출력하는 단계는 정류 회로를 이용하여 상기 교류 전압을 정류하는 단계, 제어 회로를 이용하여 상기 정류 회로의 출력단으로부터 접지로 전류 패스를 형성하여 상기 정류 회로의 출력 전압을 낮추는 단계, 및 상기 낮춰진 출력 전압을 상기 다이오드-접속된 PMOS 트랜지스터의 벌크(bulk)로 공급하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 전압 조정 회로는 비접촉식 카드의 구동에 필요한 전력을 초과하는 과도한 전력을 소모하여, 과도한 전력이 내부 논리 회로로 공급되는 것을 방지할 수 있는 효과가 있다.
따라서, 상기 전압 조정 회로는 비접촉식 카드의 오작동과 파손을 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 전압 조정 회로는 다이오드-접속된 PMOS 트랜지스터의 벌크(bulk) 전압을 조절함으로써 유도 전압을 정류함과 동시에 레귤레이션할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 비접촉식 카드 시스템을 도시한다.
도 2는 도 1에 도시된 전압 조정 회로의 개략적인 블락도이다.
도 3a는 도 2에 도시된 제1 정류 회로의 일 실시 예를 도시한다.
도 3b는 도 2에 도시된 제1 정류 회로의 다른 실시예이다.
도 4는 도 2에 도시된 제어 회로의 일 실시 예를 도시한다.
도 5는 도 2에 도시된 제어 회로의 다른 실시 예를 도시한다.
도 6은 도 2에 도시된 제어 회로의 또 다른 실시 예를 도시한다.
도 7은 도 2에 도시된 제2 정류 회로의 회로도이다.
도 8은 도 7에 도시된 PMOS 트랜지스터를 도시한다.
도 9는 도 8에 도시된 PMOS 트랜지스터의 벌크 전압에 따른 전류 특성 곡선을 도시한다.
도 10은 본 발명의 일 실시 예에 따른 전압 조정 회로의 동작 방법을 도시하는 흐름도이다.
도 11은 본 발명의 일 실시 예에 따른 비접촉식 카드의 동작 방법을 도시하는 흐름도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 비접촉식 카드 시스템을 도시한다.
도 1을 참조하면, 비접촉식 카드 시스템(10)은 카드 리더(30) 및 비접촉식 카드(50)를 포함한다.
카드 리더(30)는 전자기파를 방사(emit)함으로써 비접촉식 카드(50)로 에너지를 공급하고, 비접촉식 카드(50)와 통신할 수 있다. 카드 리더(30)는 전원(32), 로직 회로(34), 및 공진 회로(36)를 포함한다.
전원(32)은 카드 리더(30)의 동작 전압을 공급한다. 전원(32)은 교류 전원일 수 있다.
로직 회로(34)는 비접촉식 카드(50)로 송신될 데이터 및 비접촉식 카드(50)로부터 수신한 데이터를 처리한다.
공진 회로(36)는 비접촉식 카드(50)의 작동에 필요한 에너지 및 비접촉식 카드(50)로 송신될 데이터를 전자기파의 형태로 방사한다. 또한 공진 회로(36)는 비접촉식 카드(50)로부터 출력된 전자기파를 수신할 수 있다. 공진 회로(36)는 병렬로 연결된 캐패시터(C0)와 인덕터(L0)를 포함할 수 있다. 공진 회로(36)는 안테나의 역할을 수행할 수 있다.
비접촉식 카드(50)는 카드 리더(30)로부터 출력된 전자기파를 수신하고, 데이터 처리 과정을 거친 후 전자기파를 카드 리더(30)로 출력한다. 비접촉식 카드 (50)는 전압 조정 회로(100) 및 로직 회로(52)를 포함한다.
전압 조정 회로(100)는 카드 리더(30)로부터 출력된 전자기파를 수신하고, 상기 수신된 전자기파를 정류함과 동시에 레귤레이션(regulation)한다. 전압 조정 회로(100)는 레귤레이션된 출력 전압을 논리 회로(52)로 공급한다.
로직 회로(52)는 전압 조정 회로(100)로부터 직류 전압을 공급받고, 전압 조정 회로(100)를 통해 수신되거나 송신되는 데이터를 처리한다.
도 2는 도 1에 도시된 전압 조정 회로의 개략적인 블락도이다.
도 1 및 도 2를 참조하면, 전압 조정 회로(100)는 유도 회로(110), 제1 정류 회로(120), 제어 회로(140), 및 제2 정류 회로(160)를 포함한다.
유도 회로(110)는 카드 리더(30)로부터 출력된 전자기파를 수신하거나 또는 카드 리더(30)로 전자기파를 출력할 수 있다. 유도 회로(110)는 카드 리더(30)로부터 출력된 전자기파로부터 교류 전압을 유도할 수 있다.
유도 회로(110)는 인덕터(L)와 캐패시터(C)가 병렬로 접속된 공진 회로를 포함한다. 유도 회로(110)는 안테나의 역할을 수행할 수 있다.
제1 정류 회로(120)는 유도 회로(110)의 출력 신호(또는 출력 전압)를 정류하고, 정류된 출력 신호(또는 출력 전압)를 제어 회로(140) 및 제2 정류 회로(160)로 제공한다. 즉, 제1 정류 회로(120)는 유도 회로(110)의 출력 신호인 교류 전압을 직류 전압으로 정류하고, 정류된 직류 전압을 제어 회로(140) 및 제2 정류 회로 (160)로 공급한다.
제1 정류 회로(120)의 입력단들(11 및 12)은 유도 회로(110)의 출력단들(11 및 12)에 접속되고, 제1 정류 회로(120)의 출력단(14)은 제어 회로(140)의 입력단 (14)에 접속된다.
제어 회로(140)는 제1 정류 회로(120)의 출력 신호(또는 출력 전압)에 응답하여 제1 정류 회로(120)의 출력 전압을 제어한다. 즉, 제어 회로(140)는 제1 정류 회로(120)의 출력 전압이 기준 전압(Vref)보다 큰 경우, 제1 정류 회로(12)의 상기 출력 전압을 낮춘다. 제어 회로(140)의 입력단(14)은 제1 정류 회로(120)의 출력단에 접속된다.
제2 정류 회로(160)는 제1 정류 회로(120)의 출력 신호에 응답하여 유도 회로(110)의 상기 출력 신호를 정류함과 동시에 레귤레이션한다. 즉, 제2 정류 회로 (160)는 제1 정류 회로(120)의 출력 신호인 출력 전압에 응답하여 유도 회로(110)의 출력 신호인 교류 전압을 직류 전압으로 정류한다. 또한, 제2 정류 회로(140)는 로직 회로(52)를 구동하기 위한 구동 전력을 초과하는 전력이 유도 회로(110)에 의해 생성된 경우, 상기 초과하는 전력을 소모함으로써 유도 회로(110)의 출력 전압을 레귤레이션할 수 있다.
제2 정류 회로(160)의 입력단들(11 및 12)은 유도 회로(110)의 출력단들(11 및 12)에 접속되고, 제2 정류 회로(160)의 출력단(16)은 입력단(18)에 접속된다.
전압 조정 회로(100)는 레귤레이터(180)를 더 포함할 수 있다. 이 경우, 레귤레이터(180)는 제2 정류 회로(160)과 로직 회로(52) 사이에 위치하게 된다. 즉, 제2 정류 회로(160)의 출력단은 레귤레이터(180)의 입력단(16)에 접속되고, 레귤레이터(180)의 출력단(18)은 로직 회로(52)의 입력단에 접속된다.
레귤레이터(180)는 제2 정류 회로(160)의 출력 신호를 수신하고, 제2 정류 회로(160)의 출력 신호를 레귤레이션(regulation)한다. 또한, 레귤레이터(180)는 레귤레이션된 출력 신호를 로직 회로(52)로 공급한다. 즉, 레귤레이터(180)는 제2 정류 회로(160)의 출력 전압을 로직 회로(52)의 구동에 필요한 구동 전압으로 레귤레이션한 후, 상기 레귤레이션된 구동 전압을 로직 회로(52)에 제공한다.
전압 조정 회로(100)는 또한 제1 정류 회로(120)의 출력단(14)과 접지 사이에 접속된 제1 캐패시터(C1), 제2 정류 회로(160)의 출력단(16)과 접지 사이에 접속된 제2 캐패시터(C2), 및 레귤레이터(180)의 출력단(18)과 접지 사이에 접속된 제3 캐패시터(C3)를 더 포함할 수 있다.
제1 캐패시터(C1)는 제1 정류 회로(120)의 출력 전압의 리플(ripple) 전압을 제거할 수 있다. 제2 캐패시터(C2)는 제2 정류 회로(160)의 출력 전압의 리플 전압을 제거할 수 있다. 제3 캐패시터(C3)는 레귤레이터(180)의 출력 전압의 리플 전압을 제거할 수 있다. 즉, 제1 캐패시터 내지 제3 캐패시터(C1, C2, 및 C3)는 로우 패스 필터(low pass filter)의 역할을 한다.
도 3a는 도 2에 도시된 제1 정류 회로의 일 실시 예를 도시한다.
도 2 및 도 3a를 참조하면, 제1 정류 회로(122)는 각각이 유도 회로(110)의 출력단들(11 및 12) 각각에 접속된 복수의 다이오드들(Da 및 Db)을 포함한다. 제1 정류 회로(122)에 포함된 복수의 다이오드들(Da 및 Db)은 유도 회로(110)의 출력 신호를 정류한다. 따라서, 제1 정류 회로(122)는 유도 회로(110)의 출력 전압인 교류 전압을 직류 전압으로 정류하고, 상기 정류된 직류 전압을 출력한다.
도 3b는 도 2에 도시된 제1 정류 회로의 다른 실시예이다.
도 2 및 3b를 참조하면, 제1 정류 회로(124)는, 각각이 유도 회로(110)의 출력단들(11 및 12) 각각에 접속된 복수의 다이오드들(Dc, Dd, De, 및 Df)을 포함한다. 제1 정류 회로(124)에 포함된 복수의 다이오드들(Dc, Dd, De, 및 Df)은 유도 회로(110)의 출력 신호를 정류한다. 따라서, 제1 정류 회로(124)는 유도 회로(110)의 출력 전압인 교류 전압을 직류 전압으로 정류하고, 상기 정류된 직류 전압을 출력한다.
도 4는 도 2에 도시된 제어 회로의 일 실시 예를 도시한다.
도 2 내지 도 4를 참조하면, 도 4의 제어 회로(142)는 도 2의 제어 회로 (140)의 일 예로서, 제어 회로(142)는 제1 정류 회로(120)의 출력단(14)과 접지 사이에 직렬로 연결된 적어도 하나의 다이오드를 포함한다. 도 4에 도시된 제어 회로 (142)는 3 개의 다이오드들(D1, D2, 및 D3)을 포함하나, 본 발명이 상기 다이오드의 개수에 한정되는 것은 아니다.
유도 회로(110)는 전자기파로부터 교류 전압을 유도하고, 제1 정류 회로 (120)는 상기 교류 전압을 정류하여 직류 전압을 출력한다. 상기 직류 전압은 다이오드들(D1, D2, 및 D3) 각각에 분배된다. 이때, 다이오드들(D1, D2, 및 D3) 각각은 동일한 문턱 전압을 갖는 것으로 가정한다. 또한, 제1 정류 회로(120)를 구성하는 다이오드들 또는 MOS 트랜지스터들의 문턱 전압은 고려하지 않는 것으로 가정한다.
복수의 다이오드들(D1, D2, 및 D3) 각각에 분배된 전압이 복수의 다이오드들 (D1, D2, 및 D3) 각각의 문턱 전압을 초과할 때, 각각의 다이오드(D1, D2, 및 D3)는 턴-온 된다. 제어 회로(142)에 포함된 복수의 다이오드들(D1, D2, 및 D3) 모두가 턴-온되면, 제어 회로(142)는 제1 정류 회로(120)의 출력단으로부터 접지로 전류 패스(current path)를 형성한다.
상기 전류 패스를 통하여 전류가 접지로 흐르게 되면, 제1 정류 회로(120)의 출력 전압은 낮아진다. 이때, 유도 회로(110)의 출력 전압 또는 제1 정류 회로 (120)의 출력 전압이 기준 전압(Vref)을 초과하는 경우에 한하여, 상기 전류 패스가 형성된다. 유도 회로(110)의 출력 전압 또는 제1 정류 회로(120)의 출력 전압이 기준 전압(Vref)을 초과하지 않는 경우에는, 상기 전류 패스가 형성되지 않는다. 상기 전류 패스가 형성되지 않으면 제1 정류 회로(120)의 상기 출력 전압은 그대로 유지된다.
기준 전압(Vref)은 로직 회로(52)의 구동 전압을 기준으로 결정된다. 결국 기준 전압(Vref)은 로직 회로(52)의 상기 구동 전압이 될 수 있다. 기준 전압 (Vref)은 제1 정류 회로(120)에 포함된 다이오드들 또는 MOS 트랜지스터들의 문턱 전압을 고려하여, 로직 회로(52)의 상기 구동 전압보다 큰 값을 가질 수 있다.
제어 회로(142)에 포함된 다이오드의 개수는 기준 전압(Vref) 및 다이오드의 문턱 전압을 고려하여 결정될 수 있다.
결국, 제어 회로(142)는 제1 정류 회로(120)의 출력 신호, 즉 출력 전압에 응답하여 제1 정류 회로(120)의 상기 출력 전압을 제어할 수 있다.
도 5는 도 2에 도시된 제어 회로의 다른 실시 예를 도시한다.
도 2 및 도 5를 참조하면, 도 5의 제어 회로(144)는 도 2의 제어 회로(140)의 다른 예로서, 제어 회로(144)는 제1 정류 회로(120)의 출력단(14)과 접지 사이에 역방향으로 연결된 다이오드(D4)를 포함한다. 도 5에 도시된 제어 회로 (144)는 하나의 다이오드(D4)만을 포함하나, 본 발명이 상기 다이오드의 개수에 한정되는 것은 아니다.
유도 회로(110)는 전자기파로부터 교류 전압을 유도하고, 제1 정류 회로 (120)는 상기 교류 전압을 정류하여 직류 전압을 출력한다. 상기 직류 전압은 다이오드(D4)로 공급된다. 이때, 제1 정류 회로(120)를 구성하는 다이오드들 또는 MOS 트랜지스터들의 문턱 전압은 고려하지 않는 것으로 가정한다.
다이오드(D4)로 공급된 직류 전압이 다이오드(D4)의 항복 전압(breakdown voltage)을 초과할 때, 다이오드(D4)는 턴-온 된다. 제어 회로(144)에 포함된 다이오드(D4)가 턴-온되면, 제어 회로(144)는 제1 정류 회로(120)의 출력단으로부터 접지로 전류 패스(current path)를 형성한다.
상기 전류 패스를 통하여 전류가 접지로 흐르게 되면, 제1 정류 회로(120)의 출력 전압은 낮아진다. 이때, 유도 회로(110)의 출력 전압 또는 제1 정류 회로 (120)의 출력 전압이 기준 전압(Vref)을 초과하는 경우에 한하여, 상기 전류 패스가 형성된다. 유도 회로(110)의 출력 전압 또는 제1 정류 회로(120)의 출력 전압이 기준 전압(Vref)을 초과하지 않는 경우에는, 상기 전류 패스가 형성되지 않는다. 상기 전류 패스가 형성되지 않으면, 제1 정류 회로(120)의 상기 출력 전압은 그대로 유지된다.
기준 전압(Vref)은 로직 회로(52)의 구동 전압을 기준으로 결정된다. 결국 기준 전압(Vref)은 로직 회로(52)의 상기 구동 전압이 될 수 있다. 기준 전압 (Vref)은 제1 정류 회로(120)에 포함된 적어도 하나의 다이오드 또는 적어도 하나의 MOS 트랜지스터의 문턱 전압을 고려하여, 로직 회로(52)의 상기 구동 전압보다 큰 값을 가질 수 있다.
제어 회로(144)에 포함된 다이오드의 개수는 기준 전압(Vref) 및 다이오드의 항복 전압을 고려하여 결정될 수 있다.
결국, 제어 회로(144)는 제1 정류 회로(120)의 출력 신호, 즉 출력 전압에 응답하여 제1 정류 회로(120)의 상기 출력 전압을 제어할 수 있다.
도 6은 도 2에 도시된 제어 회로의 또 다른 실시 예를 도시한다.
도 2 및 도 6을 참조하면, 도 6의 제어 회로(146)는 도 2의 제어 회로(140)의 또 다른 예로서, 제어 회로(146)는 비교기(147) 및 스위칭 회로(148)를 포함한다. 제어 회로(146)는 전압 분배기(149) 및 제4 캐패시터(C4)를 더 포함할 수 있다.
비교기(147)는 제1 정류 회로(120)의 출력 신호, 즉 출력 전압과 기준 전압 (Vref)을 비교하여 비교 신호를 출력한다. 비교기(147)는 제1 정류 회로(120)의 출력 전압 또는 전압 분배기(149)에 의해서 분배된 전압을 수신한다. 비교기(147)는 제1 정류 회로(120)의 출력 전압 또는 분배된 전압을 기준 전압(Vref)과 비교하고, 비교 결과에 따라 비교 신호를 출력한다. 즉, 비교기(147)의 수신 전압이 기준 전압(Vref)보다 큰 경우, 비교기(147)는 스위칭 회로(148)를 턴-온시키기 위한 비교 신호를 출력한다. 비교기(147)의 수신 전압이 기준 전압(Vref)보다 작은 경우 비교기(147)는 스위칭 회로(148)를 턴-오프시키기 위한 비교 신호를 출력한다.
스위칭 회로(148)는 비교기(147)의 비교 신호에 응답하여 제1 정류 회로 (120)의 출력 전압을 제어한다. 스위칭 회로(148)는 MOS 트랜지스터(N3)로 구현될 수 있다. MOS 트랜지스터(N3)는 NMOS 트랜지스터로 도시되었으나, 실시 예에 따라 PMOS 트랜지스터로 구현될 수도 있다.
MOS 트랜지스터(N3)는 제1 정류 회로(120)의 출력단(14)과 접지 사이에 접속되고, MOS 트랜지스터(N3)의 게이트는 비교기(147)의 출력단에 접속된다.
비교기(147)의 비교 신호에 응답하여, MOS 트랜지스터(N3)가 턴-온 되면, MOS 트랜지스터(N3)는 제1 정류 회로(120)의 출력단으로부터 접지로 전류를 흐르게 하여, 제1 정류 회로(120)의 출력 전압을 낮춘다. 즉, MOS 트랜지스터(N3)는 션트 (shunt) 기능을 수행할 수 있다. 비교기(147)의 비교 신호에 응답하여 MOS 트랜지스터(N3)가 턴-오프 되면, MOS 트랜지스터(N3)는 제1 정류 회로(120)의 출력단으로부터 접지로 흐르는 전류를 차단한다. 제1 정류 회로(120)의 출력단으로부터 접지로 전류가 흐르지 않으므로, 제1 정류 회로(120)의 출력 전압은 강하(drop)하지 않고 유지된다.
전압 분배기(149)는 제1 정류 회로(120)의 출력 전압을 분배하고, 분배된 전압을 출력한다. 전압 분배기(149)는 제1 정류 회로(120)의 출력단(14)과 접지 사이에 직렬로 접속된 다수의 저항들(R1 및 R2)을 포함한다. 실시 예에 따라 전압 분배기(149)에 포함된 저항의 개수는 변경될 수 있다. 전압 분배기(149)는 다수의 저항들(R1 및 R2) 각각의 저항값의 비에 따라 분배된 전압을 출력한다.
제4 캐패시터(C4)는 비교기(147)의 출력 신호의 리플을 제거할 수 있다. 즉, 제4 캐패시터(C4)는 로우 패스 필터의 역할을 한다.
이하에서는, 제어 회로(146)의 동작이 설명된다.
유도 회로(110)는 전자기파로부터 교류 전압을 유도하고, 제1 정류 회로 (120)는 상기 교류 전압을 정류하여 직류 전압을 출력한다. 상기 직류 전압 또는 전압 분배기(149)에 의해 분배된 전압은 비교기(147)로 제공된다. 이때, 제1 정류 회로(120)를 구성하는 적어도 하나의 다이오드 또는 적어도 하나의 MOS 트랜지스터의 문턱 전압은 고려하지 않는 것으로 가정한다.
비교기(147)의 수신 전압이 기준 전압(Vref)을 초과할 때, 비교기(147)는 스위칭 회로(148)를 턴-온 시키기 위한 비교 신호를 출력한다. 스위칭 회로(148)가 턴-온 되면, 제1 정류 회로(120)의 출력단(14)으로부터 접지로 전류가 흐르게 되고, 상기 전류에 의해 제1 정류 회로(120)의 출력 전압은 낮아지게 된다.
비교기(147)의 수신 전압이 기준 전압(Vref)을 초과하지 않을 때, 비교기 (147)는 스위칭 회로(148)를 턴-오프 시키기 위한 비교 신호를 출력한다. 스위칭 회로(148)가 턴-오프 되면, 제1 정류 회로(120)의 출력단(14)으로부터 접지로 전류가 흐르지 않는다. 따라서, 제1 정류 회로(120)의 출력 전압은 낮아지지 않는다.
기준 전압(Vref)은 로직 회로(52)의 구동 전압을 기준으로 결정된다. 결국 기준 전압(Vref)은 로직 회로(52)의 상기 구동 전압이 될 수 있다. 기준 전압 (Vref)은 제1 정류 회로(120)에 포함된 적어도 하나의 다이오드 또는 적어도 하나의 MOS 트랜지스터의 문턱 전압을 고려하여, 로직 회로(52)의 상기 구동 전압보다 큰 값을 가질 수 있다. 또한, 제1 정류 회로(120)의 출력 전압이 전압 분배기(149)에 의해 분배됨에 따라, 기준 전압(Vref)은 상기 구동 전압보다 작은 값을 가질 수도 있다.
도 7은 도 2에 도시된 제2 정류 회로의 회로도이다.
도 2 및 도 7을 참조하면, 제2 정류 회로(160)는 직렬로 접속된 복수의 다이오드-접속된 PMOS 트랜지스터들(diode-connected PMOS transistors; P1 및 P2)을 포함하고, PMOS 트랜지스터들(P1 및 P2) 각각의 벌크(bulk)는 제1 정류 회로(120)의 출력단(14)에 접속된다.
PMOS 트랜지스터들(P1 및 P2)은 제1 정류 회로(120)의 출력 신호에 응답하여 유도 회로(110)의 출력 신호를 정류함과 동시에 레귤레이션(regulation)한다.
기준 전압(Vref)은 로직 회로(52)의 구동 전압을 기준으로 결정된다. 실시 예에 따라, 기준 전압(Vref)은 상기 구동 전압과 동일할 수도 있다.
제2 정류 회로(160)는 전류 리턴 회로(current return circuit; 162)를 더 포함할 수 있다. 전류 리턴 회로(162)는 유도 회로(110)의 출력 전압인 교류 전압에 의한 전류 루프(current loop)를 형성한다.
전류 리턴 회로(162)는 유도 회로(110)의 출력단들(11 및 12) 사이에 직렬로 연결된 NMOS 트랜지스터들(N1 및 N2)을 포함한다. NMOS 트랜지스터들(N1 및 N2)의 공통 노드는 접지에 접속된다. 유도 회로(110)의 출력단들(11 및 12) 중 어느 하나의 출력단(11)에 접속된 NMOS 트랜지스터(N1)의 게이트는 유도 회로(110)의 출력단들(11 및 12) 중 다른 하나의 출력단(12)에 접속된다. 유도 회로(110)의 출력단들 (11 및 12) 중 상기 다른 하나의 출력단(12)에 접속된 NMOS 트랜지스터(N2)의 게이트는 유도 회로(110)의 출력단들(11 및 12) 중 상기 어느 하나의 출력단(11)에 접속된다.
유도 회로(110)의 출력단(11)에 양의 값을 갖는 전압이 유도된 경우, 즉 유도 회로(110)의 출력단(12)에 음의 값을 갖는 전압이 유도된 경우, NMOS 트랜지스터(N1)는 턴-오프되고, NMOS 트랜지스터(N2)는 턴-온된다. 유도 회로(110)의 출력단(11)을 흐르는 전류는 PMOS 트랜지스터(P1)로 공급되고, 유도 회로(110)의 출력단(12)을 흐르는 전류는 접지로 공급된다.
유도 회로(110)의 출력단(11)에 음의 값을 갖는 전압이 유도된 경우, 즉 유도 회로(110)의 출력단(12)에 양의 값을 갖는 전압이 유도된 경우, 전류 리턴 회로(162)는 상기와 반대의 작용을 한다.
도 8은 도 7에 도시된 PMOS 트랜지스터를 도시하고, 도 9는 도 8에 도시된 PMOS 트랜지스터의 벌크 전압에 따른 전류 특성 곡선을 도시한다.
도 8 및 도 9를 참조하여 PMOS 트랜지스터(P1)의 특성이 자세히 설명된다.
PMOS 트랜지스터(P1)의 게이트(gate; G)는 PMOS 트랜지스터(P1)의 소스 (source; S)에 접속되어, PMOS 트랜지스터(P1)는 다이오드와 같은 역할을 수행할 수 있다.
도 9는 PMOS 트랜지스터(P1)의 드레인(drain; D)에 5V의 전압을 인가하고, 소스(S)에 4.3V의 전압을 인가한 후, PMOS 트랜지스터(P1)의 벌크(bulk; B)에 전압을 스위프(voltage sweep)했을 때, 드레인(D), 소스(S), 및 벌크(B)에 흐르는 전류 변화를 도시한다.
벌크 전압(V_B)이 약 4.3V일 때를 기준으로, 벌크 전압(V_B)이 4.3V 이하에서는, 소스 전류(I_S)와 벌크 전류(I_B)가 비슷한 값을 갖는다. 즉, 드레인 전류 (I_D)가 소스(S)로 흐름과 동시에 벌크(B)로 흐른다.
반면에, 벌크 전압(V_B)이 4.3V 이상에서는, 벌크 전류(I_B)는 작아지고, 소스 전류(I_S)가 드레인 전류(I_D)와 비슷한 값을 갖는다. 즉, 드레인 전류(I_D)의 대부분은 소스(S)로 흐르고 벌크(B)로 흐르지 않는다.
상기와 같은 PMOS 트랜지스터의 특성은 소스(S)와 벌크(B) 사이의 전압 차이에 기인한다. 일반적으로 MOS 트랜지스터의 문턱 전압은 고유 문턱 전압(intrinsic threshold voltage) 뿐만 아니라, 소스와 벌크 사이의 전압차이에 의해 결정된다. 따라서, MOS 트랜지스터의 문턱 전압은 상승하게 된다. 따라서, 교류 전압을 직류 전압으로 정류할 때, 효율성이 저하된다.
그러나, 본 발명의 개념은 상기와 같은 PMOS 트랜지스터의 특성을 이용하여, 유도 회로(110)의 출력 신호를 정류함과 동시에 레귤레이션할 수 있는 전압 조정 회로(100)를 제공한다. 또한, PMOS 트랜지스터는 벌크와 소스 간의 전압 차이가 적기 때문에, 벌크 전압을 조절하여 상기 PMOS 트랜지스터의 작동을 제어하는 것이 용이하다.
도 7을 참조하여, 제2 정류 회로(160)의 동작이 자세히 설명된다.
유도 회로(110)의 출력단(11)에 양의 값을 갖는 교류 전압이 출력되고, 상기 교류 전압이 기준 전압(Vref)을 초과한 경우, 제어 회로(140)는 제1 정류 회로 (120)의 출력 전압을 낮춘다. 상기 낮춰진 출력 전압이 PMOS 트랜지스터(P1)의 벌크로 공급되면, PMOS 트랜지스터(P1)는 상기 교류 전압을 정류하는 동시에 레귤레이션한다.
즉, PMOS 트랜지스터(P1)로 공급되는 전류는 제2 정류 회로(160)의 출력단 (CASEⅠ)으로 흐르는 동시에 PMOS 트랜지스터(P1)의 벌크 쪽(CASE Ⅱ)으로 흐른다. 상기 벌크 쪽으로 흐르는 전류는 상기 교류 전압 중에서 기준 전압(Vref)을 초과하는 전압에 의해서 생성된 전류이다. 이는 상기 벌크로 상기 낮춰진 전압이 공급되어, 상기 PMOS 트랜지스터의 소스 전압보다 작아졌기 때문이다.
따라서, 제2 정류 회로(160)는 상기 교류 전압을 정류하는 동시에 레귤레이션한다.
유도 회로(110)의 출력단(11)에 양의 값을 갖는 교류 전압이 출력되고, 상기 교류 전압이 기준 전압(Vref)를 초과하지 않는 경우, 제어 회로(140)는 제1 정류 회로(120)의 출력 전압을 낮추지 않는다. 따라서, 상기 PMOS 트랜지스터의 벌크에는 상기 교류 전압과 동일한 값을 갖는 제1 정류 회로(120)의 출력 전압이 공급된다. 이 경우, 상기 벌크 전압의 크기가 상기 교류 전압의 크기와 같기 때문에, 상기 벌크 전압과 상기 소스 전압의 차이는 없거나 무시할 수 있다. 따라서, PMOS 트랜지스터(P1)로 유입되는 전류는 벌크 쪽으로 흐르지 않거나 무시될 수 있다.
결국, 제2 정류 회로(160)는 상기 교류 전압을 정류한다.
유도 회로(110)의 출력단(11)에 음의 값을 갖는 교류 전압이 출력된 경우, PMOS 트랜지스터(P2)가 상기와 동일한 작용을 한다.
도 10은 본 발명의 일 실시 예에 따른 전압 조정 회로의 동작 방법을 도시하는 흐름도이다.
도 10을 참조하면, 전압 조정 회로의 동작 방법은 유도회로(110)를 이용하여 전자기파로부터 교류 전압을 유도하는 단계(S100), 및 상기 교류 전압이 기준 전압(Vref)보다 큰 경우, 다이오드-접속된 PMOS 트랜지스터를 이용하여 상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계(S140)를 포함한다.
상기 전압 조정 회로의 동작 방법은 상기 교류 전압을 정류하는 동시에 레귤레이션하기 위해 상기 교류 전압을 기준 전압(Vref)과 비교하는 단계(S120)를 더 포함할 수 있다.
상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계(S140)는 상기 교류 전압 중에서 기준 전압(Vref)을 초과하는 전압에 의해서 생성된 전류를 다이오드-접속된 PMOS 트랜지스터의 벌크 쪽으로 흐르게 함으로써, 상기 교류 전압을 레귤레이션하는 단계일 수 있다.
또한, 상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계(S140)는 정류 회로를 이용하여 상기 교류 전압을 정류하는 단계, 제어 회로를 이용하여 상기 정류 회로의 출력단으로부터 접지로 전류 패스(current path)를 형성하여 상기 정류 회로의 출력 전압을 낮추는 단계, 및 상기 낮춰진 출력 전압을 상기 다이오드-접속된 PMOS 트랜지스터의 벌크(bulk)로 공급하는 단계를 포함할 수 있다.
상기 출력 전압을 낮추는 단계는 상기 정류 회로의 상기 출력 전압이 상기 정류 회로의 상기 출력단과 상기 접지 사이에 직렬로 연결된 적어도 하나의 다이오드(도 4의 D1, D2, 및 D3)의 문턱 전압을 초과할 때, 상기 전류 패스를 형성하는 단계일 수 있다.
또한, 상기 출력 전압을 낮추는 단계는 상기 정류 회로의 상기 출력 전압이 상기 정류 회로의 상기 출력단과 상기 접지 사이에 역방향으로 연결된 다이오드 (도 5의 D4)의 항복 전압(breakdown voltage)을 초과할 때, 상기 전류 패스를 형성하는 단계일 수 있다.
또한, 상기 출력 전압을 낮추는 단계는 상기 정류 회로의 상기 출력 전압과 기준 전압을 비교하여 비교 신호를 출력하는 단계, 상기 비교 신호에 응답하여, 상기 정류 회로의 상기 출력 전압이 상기 기준 전압을 초과할 때, 상기 정류 회로의 상기 출력단으로부터 접지로 상기 전류 패스를 형성하여 상기 정류 회로의 상기 출력 전압을 낮추는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따른 전압 조정 회로의 동작 방법은 레귤레이터를 이용하여 상기 다이오드-접속 트랜지스터의 출력 전압을 레귤레이션하고, 상기 레귤레이션된 상기 출력 전압을 논리 회로로 공급하는 단계를 더 포함할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 비접촉식 카드의 동작 방법을 도시하는 흐름도이다.
도 11을 참조하면, 상기 비접촉식 카드의 동작 방법은 유도회로를 이용하여 전자기파로부터 교류 전압을 유도하는 단계(S200), 상기 교류 전압이 기준 전압보다 큰 경우, 다이오드-접속된 PMOS 트랜지스터를 이용하여 상기 교류 전압을 정류하는 동시에 레귤레이션하여 직류 전압을 출력하는 단계(S240), 및 상기 직류 전압을 구동 전압으로 사용하여 카드 리더와 통신하는 단계(S260)를 포함한다.
상기 비접촉식 카드의 동작 방법은, 상기 교류 전압을 정류하는 동시에 레귤레이션하기 위해, 상기 교류 전압과 기준 전압(Vref)을 비교하는 단계(S220)를 더 포함할 수 있다.
상기 직류 전압을 출력하는 단계(S240)는 상기 교류 전압 중에서 상기 기준 전압을 초과하는 전압에 의해서 생성된 전류를 상기 다이오드-접속된 PMOS 트랜지스터의 벌크 쪽으로 흐르게 함으로써, 상기 교류 전압을 레귤레이션하는 단계일 수 있다.
또한, 상기 직류 전압을 출력하는 단계(S240)는, 정류 회로를 이용하여 상기 교류 전압을 정류하는 단계, 제어 회로를 이용하여 상기 정류 회로의 출력단으로부터 접지로 전류 패스(current path)를 형성하여 상기 정류 회로의 출력 전압을 낮추는 단계, 및 상기 낮춰진 출력 전압을 상기 다이오드-접속된 PMOS 트랜지스터의 벌크(bulk)로 공급하는 단계를 포함할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 비접촉식 카드 시스템 30 : 카드 리더
32 : 전원 34 : 로직 회로
36 : 공진 회로 50 : 비접촉식 카드
52 : 로직 회로 100 : 전압 조정 회로
110 : 유도 회로 120 : 제1 정류 회로
140, 142, 144, 146 : 제어 회로 147 : 비교기
148 : 스위칭 회로 149 : 전압 분배기
160 : 제2 정류 회로 162 : 전류 리턴 회로
180 : 레귤레이터

Claims (10)

  1. 전자기파로부터 전압을 유도하는 유도 회로;
    상기 유도 회로의 출력 전압을 정류하기 위한 제1 정류 회로;
    상기 제1 정류 회로의 출력 전압에 응답하여 상기 제1 정류 회로의 출력 전압을 제어하기 위한 제어 회로; 및
    상기 제1 정류 회로의 상기 출력 전압에 응답하여 상기 유도 회로의 상기 출력 전압을 정류함과 동시에 레귤레이션(regulation)하기 위한 제2 정류 회로를 포함하는 전압 조정 회로.
  2. 제1항에 있어서, 상기 제2 정류 회로는,
    직렬로 접속된 복수의 다이오드-접속된 PMOS 트랜지스터들(diode-connected PMOS transistors)을 포함하고,
    상기 PMOS 트랜지스터들 각각의 벌크(bulk)는 상기 제1 정류 회로의 출력단에 접속된 전압 조정 회로.
  3. 제2항에 있어서, 상기 제어 회로는,
    상기 제1 정류 회로의 상기 출력단과 접지 사이에 직렬로 접속된 적어도 하나의 다이오드를 포함하는 전압 조정 회로.
  4. 제2항에 있어서, 상기 제어 회로는,
    상기 제1 정류 회로의 상기 출력단과 접지 사이에 역방향으로 접속된 다이오드를 포함하는 전압 조정 회로.
  5. 제2항에 있어서, 상기 제어 회로는,
    상기 제1 정류 회로의 상기 출력 전압과 기준 전압을 비교하기 위한 비교기; 및
    상기 비교기의 출력 신호에 응답하여 상기 제1 정류 회로의 상기 출력 전압을 제어하기 위한 스위칭 회로를 포함하는 전압 조정 회로.
  6. 삭제
  7. 유도회로를 이용하여 전자기파로부터 교류 전압을 유도하는 단계; 및
    상기 교류 전압이 기준 전압보다 큰 경우, 다이오드-접속된 PMOS 트랜지스터를 이용하여 상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계를 포함하고,
    상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계는,
    상기 교류 전압 중에서 상기 기준 전압을 초과하는 전압에 의해서 생성된 전류를 상기 다이오드-접속된 PMOS 트랜지스터의 벌크(bulk) 쪽으로 흐르게 함으로써 상기 교류 전압을 레귤레이션하는 전압 조정 회로의 동작 방법.
  8. 유도회로를 이용하여 전자기파로부터 교류 전압을 유도하는 단계; 및
    상기 교류 전압이 기준 전압보다 큰 경우, 다이오드-접속된 PMOS 트랜지스터를 이용하여 상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계를 포함하고,
    상기 교류 전압을 정류하는 동시에 레귤레이션하는 단계는,
    정류 회로를 이용하여 상기 교류 전압을 정류하는 단계;
    제어 회로를 이용하여 상기 정류 회로의 출력단으로부터 접지로 전류 패스 (current path)를 형성하여 상기 정류 회로의 출력 전압을 낮추는 단계; 및
    상기 낮춰진 출력 전압을 상기 다이오드-접속된 PMOS 트랜지스터의 벌크 (bulk)로 공급하는 단계를 포함하는 전압 조정 회로의 동작 방법.
  9. 제8항에 있어서, 상기 출력 전압을 낮추는 단계는,
    상기 정류 회로의 상기 출력 전압이 상기 정류 회로의 상기 출력단과 상기 접지 사이에 직렬로 연결된 적어도 하나의 다이오드의 문턱 전압을 초과할 때, 상기 전류 패스를 형성하는 전압 조정 회로의 동작 방법.
  10. 제8항에 있어서, 상기 출력 전압을 낮추는 단계는,
    상기 정류 회로의 상기 출력 전압과 기준 전압을 비교하여 비교 신호를 출력하는 단계;
    상기 비교 신호에 응답하여, 상기 정류 회로의 상기 출력 전압이 상기 기준 전압을 초과할 때, 상기 정류 회로의 상기 출력단으로부터 접지로 상기 전류 패스를 형성하는 단계를 포함하는 전압 조정 회로의 동작 방법.
KR1020110030373A 2011-04-01 2011-04-01 전압 조정 회로 및 이의 동작 방법 Active KR101822491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110030373A KR101822491B1 (ko) 2011-04-01 2011-04-01 전압 조정 회로 및 이의 동작 방법
US13/435,286 US8780596B2 (en) 2011-04-01 2012-03-30 Voltage adjusting circuit, contactless card and contactless card system having the same, and methods of operating the voltage adjusting circuit and the contactless card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110030373A KR101822491B1 (ko) 2011-04-01 2011-04-01 전압 조정 회로 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20120111711A KR20120111711A (ko) 2012-10-10
KR101822491B1 true KR101822491B1 (ko) 2018-01-26

Family

ID=46927075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110030373A Active KR101822491B1 (ko) 2011-04-01 2011-04-01 전압 조정 회로 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US8780596B2 (ko)
KR (1) KR101822491B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843433B1 (ko) * 2011-04-04 2018-05-15 삼성전자주식회사 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템
KR101896921B1 (ko) * 2011-05-17 2018-09-12 삼성전자주식회사 무선 전력 수신기 및 그 제어 방법
FR3038467B1 (fr) * 2015-07-03 2019-05-31 Stmicroelectronics Sa Carte sans contact telealimentee
US10186910B2 (en) 2016-07-15 2019-01-22 The United States Of America, As Represented By The Secretary Of The Army Signal comparison and direction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288615A (ja) 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
KR100745558B1 (ko) * 2000-03-28 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치와 비접촉형 전자장치
US20100103707A1 (en) 2008-10-27 2010-04-29 Atmel Corporation Contactless Interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134130A (en) * 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
JP2005197890A (ja) 2004-01-05 2005-07-21 Matsushita Electric Ind Co Ltd 非接触型ｉｃ応答器
DE102004013177B4 (de) * 2004-03-17 2006-05-18 Infineon Technologies Ag Datenübertragungseinheit mit einer Datenübertragungsschnittstelle und ein Verfahren zum Betreiben der Datenübertragungseinheit
JP5236243B2 (ja) 2006-10-18 2013-07-17 株式会社半導体エネルギー研究所 Ｒｆタグ
EP1914669B1 (en) 2006-10-18 2011-04-20 Semiconductor Energy Laboratory Co., Ltd. RFID tag
US8164933B2 (en) 2007-04-04 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Power source circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745558B1 (ko) * 2000-03-28 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치와 비접촉형 전자장치
JP2002288615A (ja) 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
US20100103707A1 (en) 2008-10-27 2010-04-29 Atmel Corporation Contactless Interface

Also Published As

Publication number Publication date
KR20120111711A (ko) 2012-10-10
US8780596B2 (en) 2014-07-15
US20120250383A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP4154398B2 (ja) データ伝送インターフェースを有するデータ伝送ユニットおよびそのデータ伝送ユニットの駆動方法
KR101843433B1 (ko) 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템
US10387760B2 (en) Rectifier and limiter circuit controlled by switching signals, and passive radio frequency tag
US8300440B2 (en) AC-DC converter and AC-DC conversion method
CN104283324B (zh) 电力接收装置和非接触供电系统
US7920396B2 (en) Synchronous rectifier and controller for inductive coupling
Moh et al. 12.9 A fully integrated 6W wireless power receiver operating at 6.78 MHz with magnetic resonance coupling
JP6259876B2 (ja) Ｒｆｉｄトランスポンダの整流器用の補助チャージポンプ
US20070139198A1 (en) RFID tag capable of limiting over-voltage and method for controlling over-voltage thereof
KR101382949B1 (ko) 무선전력 수신장치 및 무선전력 전송 시스템
KR101822491B1 (ko) 전압 조정 회로 및 이의 동작 방법
US9111187B2 (en) Contactless card clamp circuits that compensate for regulator reference voltage fluctuations
Low et al. A single-stage direct-conversion AC–DC converter for inductively powered application
CN104182791B (zh) 芯片卡
Rabén et al. An active MOS diode with V th-cancellation for RFID rectifiers
US6262903B1 (en) Direct-current power supply circuit having control sections with at least one control section having priority over another control section
Ge et al. A 13.56 MHz one-stage high-efficiency 0X/1X R3 rectifier for implatable medical devices
Tomita et al. 1W 3.3 V-to-16.3 V boosting wireless power transfer circuits with vector summing power controller
US20080130338A1 (en) Active Rectifier
Xu et al. Wide-band wide-input efficiency-enhanced CMOS rectifier with self temperature and process compensation
KR101818591B1 (ko) 무선전력 수신장치 및 무선전력 전송 시스템
KR20180008817A (ko) 무선전력 수신장치 및 무선전력 전송 시스템
US20160072402A1 (en) Rectifying circuit and contactless ic card
Low Low power AC-DC converters for wireless power transfer application
JP2025028621A (ja) 電力供給回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110401

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160303

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110401

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170724

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20171127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201230

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20211229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20221221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231226

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241226

Start annual number: 8

End annual number: 8