[go: up one dir, main page]

KR101813767B1 - 레귤레이터 회로 및 레귤레이터 회로를 동작시키는 방법 - Google Patents

레귤레이터 회로 및 레귤레이터 회로를 동작시키는 방법 Download PDF

Info

Publication number
KR101813767B1
KR101813767B1 KR1020150183217A KR20150183217A KR101813767B1 KR 101813767 B1 KR101813767 B1 KR 101813767B1 KR 1020150183217 A KR1020150183217 A KR 1020150183217A KR 20150183217 A KR20150183217 A KR 20150183217A KR 101813767 B1 KR101813767 B1 KR 101813767B1
Authority
KR
South Korea
Prior art keywords
regulator
regulator control
signal
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150183217A
Other languages
English (en)
Other versions
KR20160142752A (ko
Inventor
알란 로스
에릭 소에넨
러셀 킨더
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/729,114 external-priority patent/US9654008B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160142752A publication Critical patent/KR20160142752A/ko
Application granted granted Critical
Publication of KR101813767B1 publication Critical patent/KR101813767B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • H02M2001/0003—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Power Engineering (AREA)

Abstract

레귤레이터 회로는 레귤레이터 출력 노드, 적어도 (N+1)개의 레귤레이터 제어 회로 및 N개의 구동기를 포함한다. N은 1보다 큰 정수이다. N개의 구동기 각각은 멀티플렉서, 구동기 스테이지 및 사전-구동기 스테이지를 포함한다. 멀티플렉서는 입력 포트 및 출력 포트를 포함하고, 멀티플렉서의 입력 포트는 적어도 (N+1)개의 레귤레이터 제어 회로의 출력 노드와 커플링된다. 구동기 스테이지는 레귤레이터 출력 노드와 커플링된다. 사전-구동기 스테이지는 멀티플렉서의 출력 포트 상의 신호에 기초하여 구동기 스테이지를 제어하도록 구성된다.

Description

레귤레이터 회로 및 레귤레이터 회로를 동작시키는 방법{REGULATOR CIRCUIT AND METHOD OF OPERATING REGULATOR CIRCUIT}
반도체 집적 회로(integrated circuit: IC) 산업분야는 급격한 성장을 경험하였다. IC 재료 및 설계에 있어서의 기술적 진보는 IC의 세대를 생산하였고 각 세대는 이전의 세대보다 소형이고 더 복잡한 회로를 가진다. 집적 회로 진화 과정에서, 기하학적 크기(즉, 제조 프로세스를 이용하여 생성될 수 있는 최소 컴포넌트 또는 라인)는 감소한 동안 기능적 밀도(즉, 칩 면적 당 상호연결 디바이스의 수)가 일반적으로 증가하였다. IC는 다양한 전자 디바이스에 적용되었고, 전자 디바이스에 의해 수신되는 외부 전압은 대개 전자 디바이스의 IC를 동작시키기 위한 전압과 다르다. 예를 들어, 일부 애플리케이션에서, 이동 디바이스는 배터리로부터 3.6 V 파워를 수신하는 한편 이동 디바이스의 IC는 1.8 V 내지 0.9 V의 범위에 있는 전압 레벨에서 동작한다. 더욱이, 일부 애플리케이션에서, IC는 더 높은 동작 속도 및 더 낮은 파워 소모를 획득하기 위해 더 낮은 전압 레벨에서 파워 서플라이 전압 및 내부적으로 동작하는 논리 회로를 수신한다. 이들 환경에서, 직류(direct current: DC) 대 DC(DC-DC) 레귤레이터(regulator)가 하나의 DC 전압 레벨을 다른 전압 레벨로 변환하기 위해 사용가능하다.
본 개시물은 첨부 도면과 함께 숙독될 때 다음의 상세한 설명으로부터 더 잘 이해된다. 산업분야의 표준 실시에 따라, 다양한 피처는 실척으로 그려지지 않고 도시 목적만을 위해 사용됨이 강조된다. 실제로, 다양한 피처의 치수는 논의의 명확성을 위해 임의선택적으로 증가하거나 감소할 수 있다.
도 1은 일부 실시예에 따른 레귤레이터 회로의 기능적 블록도이다.
도 2는 일부 실시예에 따른 레귤레이터 회로의 일부분의 회로도이다.
도 3은 일부 실시예에 따른 레귤레이터 회로의 다양한 노드에서의 논리 값 및 파형의 타이밍도이다.
도 4a는 일부 실시예에 따른 레귤레이터 회로의 서로 다른 구동기(drivers)에 의해 제공되는 다양한 전류 파형의 그래프이다.
도 4b는 본 개시물의 일부 실시예와 다른 구성을 가지는 레귤레이터 회로의 서로 다른 구동기에 의해 제공되는 다양한 전류 파형의 그래프이다.
도 5는 일부 실시예에 따라 레귤레이터 회로를 동작시키는 방법의 흐름도이다.
다음의 개시물은 본 발명의 다른 피처를 구현하기 위한 많은 서로 다른 실시예 또는 예를 제공한다. 본 개시물을 간략화하기 위해 컴포넌트(components) 및 배치의 특정 예가 이하에 설명된다. 이들은 물론, 단지 예이고 제한하려는 것이 아니다. 예를 들어, 후속하는 설명에서 제2 피처 위의 또는 제2 피처 상의 제1 피처의 형성은 제1 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 피처가 직접 접촉하지 않을 수 있도록, 제1 및 제2 피처 사이에 추가적인 피처가 형성될 수 있는 실시예를 포함할 수 있다. 추가로, 본 개시물은 다양한 예에서의 참조 부호(reference numerals) 및/또는 문자(letters)를 반복할 수 있다. 이러한 반복은 간략성 및 명확성의 목적을 위한 것이고 그 자체로 논의되는 다양한 실시예 및/또는 구성 사이의 관계를 서술하지 않는다.
일부 실시예에서, 레귤레이터 회로는 N개의 서로 다른 위상에 대응하는 N개의 구동기 및 N개의 서로 다른 위상에 대응하는 N개의 제어 신호를 생성하도록 구성되는 (N+1)개의 레귤레이터 제어 회로를 포함한다. N개의 구동기 및 (N+1)개의 레귤레이터 제어 회로의 조합을 순환시킴으로써, (N+1)개의 레귤레이터 제어 회로의 미스매치(mismatch) 또는 프로세스 변화에 의해 야기되는 제어 신호 중 위상 에러가 시간-평균 방식(time-averaged manner)으로 N개의 구동기에 균등하게 분배된다. 그 결과, N개의 구동기는 로딩을 균등하게 공유하고 출력 전류를 밸런싱(balanced)한다.
도 1은 일부 실시예에 따른 레귤레이터 회로(100)의 기능적 블록도이다. 레귤레이터 회로(100)는 제1 파워 서플라이 노드(power supply node)(102), 제2 파워 서플라이 노드(104), 레귤레이터 출력 노드(106), 레귤레이터 출력 노드(106)와 커플링되고(coupled) 제1 및 제2 파워 서플라이 노드(102 및 104)에 의해 정의되는 파워 도메인(power domain)에 의해 파워링되는 N개의 구동기(110[1], 110[2], 110[3], ..., 110[N]), 및 N개의 구동기(110)[N:1] 및 적어도 (N+1)개의 레귤레이터 제어 회로(120)[(N+1):1]와 커플링되는 태스크 제어기(130)를 포함한다. 레귤레이터 회로(100)는 또한 레귤레이터 출력 노드(106)와 적어도 (N+1)개의 레귤레이터 제어 회로(120)[(N+1):1] 사이의 에러 증폭기(error amplifier)(140) 및 레귤레이터 출력 노드(106)와 제2 파워 서플라이 노드(104) 사이의 용량성 디바이스(capacitive device)(150)를 포함한다. 로드(160)는 레귤레이터 출력 노드(106)와 커플링된다. 로드(160)는 레귤레이터 회로(100)의 일부가 아니다.
제1 파워 서플라이 노드(102)는 전압 VDD를 전달하도록 구성된다. 제2 파워 서플라이 노드(104)는 전압 VSS를 전달하도록 구성된다. 일부 실시예에서, 전압 VSS는 레귤레이터 회로(100)의 접지 기준 레벨로서 사용가능한 전압 레벨을 가지고, 전압 VDD는 또한 공급 전압 레벨로 지칭되는 전압 레벨을 가진다. 일부 실시예에서, 접지 기준 레벨은 공급 전압 레벨보다 더 낮다. 일부 실시예에서, 접지 기준 레벨이 0 V의 전압 레벨을 정의하기 위해 사용된다면, 파워 서플라이 전압 레벨은 1.2 V 내지 2.5 V 사이의 범위에 있다.
레귤레이터 회로(100)는 로드(160)를 구동하기 위해 레귤레이터 출력 노드(106)에서 조절된 DC 전압 VOUT을 생성하도록 구성된다. 일부 실시예에서, 전압 VOUT은 파워 서플라이 전압 레벨과 접지 기준 레벨 사이의 전압 레벨을 가진다. 일부 실시예에서, 접지 기준 레벨이 0 V의 전압 레벨을 정의하기 위해 사용된다면, 전압 VOUT의 전압 레벨은 파워 서플라이 전압 레벨의 30% 내지 70%의 범위에 있다.
구동기(110)[N:1]는 레귤레이터 출력 노드(106) 및 그 후의 로드(160)에 대응하는 전류 I[1], I[2], I[3],..., I[N]를 제공하도록 구성된다. 구동기(110[N:1])의 각각은 레귤레이터 제어 회로(120[(N+1):1])로부터 (N+1)개의 제어 신호 CTRL[1], CTRL[2], CTRL[3], CTRL[4], ..., CTRL[N+1] 및 태스크 제어기(130)로부터 선택 신호 SEL[1], SEL[2], SEL[3], ..., SEL[N]의 대응하는 일 세트를 수신하도록 구성된다. 레귤레이터 제어 회로(120[1] ~ 120[N+1])는 대응하는 제어 신호 CTRL[(N+1):1]을 생성하도록 구성된다.
레귤레이터 제어 회로(120[(N+1):1])는 에러 증폭기(140)로부터의 에러 신호 VE, 클록 신호 CLK, 및 위상 제어 신호 PH[1], PH[2], PH[3], PH[4], ..., PH[N+1]의 (N+1)개의 세트를 수신하도록 구성된다. 각 레귤레이터 제어 회로(120[(N+1):1])는 클록 신호 CLK, 에러 신호 VE 및 위상 신호 PH[(N+1):1]의 대응하는 세트에 기초하여 대응하는 제어 신호 CTRL[(N+1):1]을 생성하도록 구성된다. 태스크 제어기(130)는 클록 신호 CLK를 수신하고 회전 방식으로 N개의 서로 다른 위상에 대응하는 제어 신호 CTRL[(N+1):1]을 생성하기 위해 레귤레이터 제어 회로(120[(N+1):1])의 각각을 설정하도록 구성된다. 일부 실시예에서, 클록 신호 CLK의 주파수 및 위상에 기초하여 N개의 위상이 정의된다. 또한, 레귤레이터 회로(100)의 동작 동안 임의의 정해진 시간에서, 레귤레이터 제어 회로(120[(N+1):1])의 N개의 레귤레이터 제어 회로는 N개의 서로 다른 위상에 대응하는 N개의 제어 신호를 다양하게 생성하도록 구성된다.
태스크 제어기(130)는 또한 회전 방식으로 레귤레이터 제어 회로(120[(N+1):1])로부터의 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호에 기초하여 p-번째 구동기(110[p])가 동작되게 구동기(110[N:1])를 설정하도록 구성되고, 여기서 인덱스 "p"는 1 내지 N의 범위에 있는 정수이다. 따라서, 레귤레이터 회로(100)의 동작 동안 임의의 정해진 시간에서, p-번째 구동기(110[p])는 p-번째 위상에 대응하는 N개의 제어 신호 중 하나의 제어 신호, 예를 들어 레귤레이터 제어 회로(120[N:1])로부터 CTRL[N:1] 중 CTRL[p]에 기초하여 레귤레이터 출력 노드(106)에 p-번째 전류 I[p]를 제공하도록 구성된다.
추가로, 태스크 제어기(130)는 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 또 다른 제어 신호 CTRL[N+1]을 생성하기 위해, 다른 레귤레이터 제어 회로, 예를 들어 레귤레이터 제어 회로(120[N+1])를 설정하도록 구성된다. 태스크 제어기(130)는 또한 p-번째 위상에 대응하고 현재 p-번째 구동기(110[p])에 의해 사용되는 제어 신호 CTRL[p] 대신에 다른 제어 신호 CTRL[N+1]에 기초하여 p-번째 전류 I[p]를 제공하기 위해 p-번째 구동기(110[p])를 설정하도록 구성된다. 일부 실시예에서, N개의 서로 다른 위상에 대해 레귤레이터 제어 회로(120[(N+1):1])를 사용하는 조합의 회전은 클록 신호 CLK의 각 클록 사이클 동안 휴지(idle) 레귤레이터 제어 회로로 작동중인 레귤레이터 제어 회로 중 하나를 교체하는 것을 포함한다.
에러 증폭기(140)는 기준 전압 VREF를 수신하도록 구성되는 비-반전 입력(non-inverted)(142), 피드백 전압 VFB를 수신하도록 구성되는 반전 입력(144) 및 출력(146)을 가진다. 에러 증폭기(140)는 피드백 전압 VFB의 전압 레벨 및 기준 전압 VREF의 기준 전압 레벨에 기초하여 출력(146)에서 에러 신호 VE를 생성하도록 구성된다. 일부 실시예에서, 피드백 전압 VFB의 전압 레벨은 레귤레이터 출력 노드(106)에서의 전압 VOUT의 전압 레벨과 동일하다. 일부 실시예에서, 레귤레이터 회로(100)는 또한 전압 VOUT의 전압 레벨을 미리 결정된 비만큼 피드백 전압 VFB의 전압 레벨로 변환하도록 구성되는 전압 분할기(voltage divider)(도시되지 않음)를 포함한다. 일부 실시예에서, 전압 VREF는 파워 서플라이 전압 레벨과 접지 기준 레벨 사이의 전압 레벨을 가진다.
용량성 디바이스(150)는 전압 VOUT을 안정화하기 위해 로우-패스 필터(low-pass filter)로서 기능한다. 용량성 디바이스(150)의 전기적 특성은 동등한 직렬 커패시턴스(capacitance)(커패시터(capacitor)(152)로서 도시됨) 및 동등한 직렬 저항(ESR, 저항기(154)로서 도시됨)에 의해 표현된다.
구동기(110[N:1]), 레귤레이터 제어 회로(120[(N+1):1]) 및 태스크 제어기(130)에 관한 상세는 도 2 및 3과 함께 더 예시된다.
도 2는 일부 실시예에 따른 하나의 구동기(110[p]) 및 하나의 레귤레이터 제어 회로(120[q])의 추가 상세를 가지는 레귤레이터 회로(100)의 일부분의 회로도이다. 인덱스 "q"는 1 내지 (N+1)의 범위에 있는 정수이다. 구동기(110[p])와 다른 구동기(110[N:1])는 박스(110[x])에 의해 수정하여 표현되고, 레귤레이터 제어 회로(120[q])와 다른 레귤레이터 제어 회로(120[(N+1):1])는 박스(120[x])에 의해 수정하여 표현된다. 도 1에서와 같거나 유사한 도 2에서의 다른 컴포넌트는 동일한 참조 부호를 가지고, 따라서 그 상세 설명은 생략된다.
구동기(110[p])는 레귤레이터 제어 회로(120[q] 및 120[x])(즉, 레귤레이터 제어 회로(120[(N+1):1])와 커플링되는 멀티플렉서(212), 멀티플렉서(212)와 커플링된 사전-구동기 스테이지(214), 사전-구동기 스테이지(214)와 레귤레이터 출력 노드(106) 사이에 커플링되는 구동기 스테이지(216) 및 구동기 스테이지(216)와 레귤레이터 출력 노드(106) 사이의 유도성 디바이스(218)를 포함한다. 구동기(110[p])는 전류 I[p]를 레귤레이터 출력 노드(106)에 제공하도록 구성된다.
멀티플렉서(212)는 입력 포트(212a) 및 출력 포트(212b)를 포함한다. 멀티플렉서(212)의 입력 포트(212a)는 레귤레이터 제어 회로(120[(N+1):1])의 출력 노드(222)와 커플링되고 제어 신호 CTRL[(N+1):1]을 수신하도록 구성된다. 태스크 제어기(130)로부터의 선택 신호 SEL[p]에 응답하여, 멀티플렉서(212)는 멀티플렉서(212)의 출력 포트와 레귤레이터 제어 회로(120[q])로부터의 제어 신호 CTRL[q]를 커플링하는 것과 같이, 멀티플렉서(212)의 출력 포트와 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호 CTRL[(N+1):1] 중 하나를 커플링하도록 설정된다. 결과적으로, 구동기(110[p])는 멀티플렉서(212)의 출력 포트에서의 제어 신호에 기초하여 동작하도록 태스크 제어기(130)에 의해 설정된다.
사전-구동기 스테이지(214)는 멀티플렉서(212)의 출력 포트(212b) 상의 신호에 기초하여 구동기 스테이지를 제어하기 위해 제어 신호 DU 및 DL을 생성하도록 구성된다. 구동기 스테이지(216)는 상부 구동기(216a), 하부 구동기(216b) 및 상부 구동기(216a)와 하부 구동기(216b) 사이의 출력 노드(216c)를 포함한다. 상부 구동기(216a)는 구동기 스테이지(216)의 출력 노드(216c)와 제1 파워 서플라이 노드(102) 사이에 커플링되는 P-타입 트랜지스터이다. 하부 구동기(216b)는 구동기 스테이지(216)의 출력 노드(216c)와 제2 파워 서플라이 노드(104) 사이에 커플링되는 N-타입 트랜지스터이다. 일부 실시예에서, 제어 신호 DU 및 DL은 멀티플렉서(212)의 출력 포트에서의 제어 신호에 응답하여 레귤레이터 출력 노드 내로 전류를 주입하거나 레귤레이터 출력 노드로부터 전류를 빼내기 위해 상부 구동기(216a 또는 216b) 중 하나를 턴 온시킨다.
더욱이, 유도성 디바이스(218)는 구동기 스테이지(216)의 출력 노드(216c)와 레귤레이터 출력 노드(106) 사이에 있다. 용량성 디바이스(150)와 함께, 유도성 디바이스(218)는 전압 VOUT을 안정화하기 위해 로우-패스 필터로서 기능한다.
일부 실시예에서, 각 구동기(110[x])는 구동기(110[p])에서와 동등한 구성을 가진다. 일부 실시예에서, 구동기(110[x]) 및 구동기(110[p])(즉, 구동기(110[N:1])는 공통 회로 설계(common circuit schematic)에 기초하여 제조된다.
레귤레이터 제어 회로(120[q])는 출력 노드(222), 램프 생성기(224) 및 레귤레이터 제어 회로(120[q])의 출력 노드(222)와 램프 생성기(224) 사이에 커플링되는 비교기(226)를 포함한다. 램프 생성기(224)는 태스크 제어기(130)로부터 클록 신호 CLK 및 위상 제어 신호 PH[q]의 세트를 수신하도록, 그리고 램프 신호 VRAMP를 생성하도록 구성된다. 램프 신호는 위상 제어 신호 PH[q]를 통해 태스크 제어기(130)에 의해 지시된 바와 같은 N개의 서로 다른 위상 중 하나를 가지는 삼각파(triangular wave) 신호 또는 톱니파(saw-tooth wave) 신호이다. 비교기(226)는 램프 신호 VRAMP와 레귤레이터 출력 노드(106)에서의 전압 레벨 및 기준 전압 VREF의 전압 레벨에 기초하여 생성되는 에러 신호 VE를 비교함으로써 제어 신호 CTRL[q]를 생성하도록 구성된다. 그와 같이, 제어 신호 CTRL[q]는 태스크 제어기(130)에 의해 지시되는 램프 신호 VRAMP의 위상에 대응하는 펄스 폭 변조 PWM 신호이다.
일부 실시예에서, 각 레귤레이터 제어 회로(120[x])는 레귤레이터 제어 회로(120[q])에서와 동등한 구성을 가진다. 일부 실시예에서, 레귤레이터 제어 회로(120[x]) 및 레귤레이터 제어 회로(120[q])(즉, 레귤레이터 제어 회로(120[(N+1):1])는 공통 회로 설계에 기초하여 제조된다.
도 3은 일부 실시예에 따라, N이 4로 설정될 때 레귤레이터 회로(100)와 같은 레귤레이터 회로의 다양한 노드에서의 논리 값 및 파형의 타이밍도이다. 파형(310[1] ~ 310[5])은 레귤레이터 제어 회로(120[1] ~ 120[5])의 램프 신호 VRAMP의 파형을 다양하게 나타낸다. 본 실시예에서, 레귤레이터 제어 회로(120[1] ~ 120[5])의 램프 신호는 톱니파 파형 신호이다. 등가의 십진법 값(decimal values)(320[1] ~ 320[4])은 선택 신호 SEL[4:1]의 다양한 세트의 값을 다양하게 나타낸다. 파형(330)은 클록 신호 CLK의 파형을 나타낸다. 태스크 제어기(130)는 클록 신호 CLK의 각 클록 사이클 동안 작동중인 레귤레이터 제어 회로 대신에 휴지 레귤레이터 제어 회로를 활성화하도록 구성된다.
예를 들어, 시간(T0)에서, 레귤레이터 제어 회로(120[1])는 0-도 위상을 정의하기 위해 사용되는 위상을 가지는 램프 신호(310[1])를 생성하도록 설정된다; 레귤레이터 제어 회로(120[2])는 90-도 위상을 가지는 램프 신호(310[2])를 생성하도록 설정된다; 레귤레이터 제어 회로(120[3])는 180-도 위상을 가지는 램프 신호(310[3])를 생성하도록 설정된다; 레귤레이터 제어 회로(120[4])는 휴지 상태이도록 설정된다; 그리고 레귤레이터 제어 회로(120[5])는 270-도 위상을 가지는 램프 신호(310[5])를 생성하도록 설정된다. 또한, 선택 신호 SEL[1]의 값은 레귤레이터 제어 회로(120[1])로부터의 제어 신호 CTRL[1]를 구동기(110[1])의 사전-구동기 스테이지(214)에 커플링하기 위해 '1'(320[1])로 설정된다; 선택 신호 SEL[2]는 레귤레이터 제어 회로(120[2])로부터의 제어 신호 CTRL[2]를 구동기(110[2])의 사전-구동기 스테이지(214)에 커플링하기 위해 '2'(320[2])로 설정된다; 선택 신호 SEL[3]은 레귤레이터 제어 회로(120[3])로부터의 제어 신호 CTRL[3]을 구동기(110[3])의 사전-구동기 스테이지(214)에 커플링하기 위해 '3'(320[3])으로 설정된다; 그리고 선택 신호 SEL[4]는 레귤레이터 제어 회로(120[5])로부터의 제어 신호 CTRL[5]를 구동기(110[4])의 사전-구동기 스테이지(214)에 커플링하기 위해 '5'(320[4])로 설정된다.
더욱이, 시간(T0)에서 시작하는 클록 사이클 내에서, 제어 회로(120[5])는 계속해서 휴지 상태로 설정되고, 휴지 제어 회로(120[4])는 계속해서 제어 회로(120[5])를 대신하도록 그리고 270-도 위상을 가지는 램프 신호(310[4])를 생성하도록 설정된다. 램프 신호(310[5])가 하강 에지(falling edge)를 가질 때 시간(T0')에서, 태스크 제어기(130)는 선택 신호 SEL[4]의 값(320[4])을 '5'로부터 '4'로 변경한다. 따라서, 구동기(110[4])의 멀티플렉서(212)는 구동기(110[4])의 사전-구동기 스테이지(214)로부터 제어 신호 CTRL[5]를 디커플링하고, 사전-구동기 스테이지(214)에 제어 신호 CTRL[4]를 커플링한다. 다른 값 320[1], 320[2] 및 320[3]은 변경되지 않는다.
시간(T1)에서 시작하는 클록 사이클 내에서, 제어 회로(120[1])는 계속해서 휴지 상태로 설정되고, 휴지 제어 회로(120[5])는 계속해서 제어 회로(120[1])를 대신하도록 그리고 0-도 위상을 가지는 램프 신호(310[5])를 생성하도록 설정된다. 램프 신호(310[1])가 시간(T1)에서 하강 에지(falling edge)를 가지기 때문에, 태스크 제어기(130)는 시간(T1)에서 선택 신호 SEL[1]의 값(320[1])을 '1'로부터 '5'로 변경한다. 따라서, 구동기(110[1])의 멀티플렉서(212)는 구동기(110[1])의 사전-구동기 스테이지(214)로부터 제어 신호 CTRL[1]을 디커플링하고, 사전-구동기 스테이지(214)에 제어 신호 CTRL[5]를 커플링한다. 다른 값 320[2], 320[3] 및 320[4]는 변경되지 않는다.
시간(T2)에서 시작하는 클록 사이클 내에서, 제어 회로(120[2])는 계속해서 휴지 상태로 설정되고, 휴지 제어 회로(120[1])는 계속해서 제어 회로(120[2])를 대신하도록 그리고 90-도 위상을 가지는 램프 신호(310[1])를 생성하도록 설정된다. 시간(T2')에서 램프 신호(310[2])가 하강 에지(falling edge)를 가질 때, 태스크 제어기(130)는 선택 신호 SEL[2]의 값(320[2])을 '2'로부터 '1'로 변경한다. 따라서, 구동기(110[2])의 멀티플렉서(212)는 구동기(110[2])의 사전-구동기 스테이지(214)로부터 제어 신호 CTRL[2]를 디커플링하고, 사전-구동기 스테이지(214)에 제어 신호 CTRL[1]을 커플링한다. 다른 값 320[1], 320[3] 및 320[4]는 변경되지 않는다.
시간(T3)에서 시작하는 클록 사이클 내에서, 제어 회로(120[3])는 계속해서 휴지 상태로 설정되고, 휴지 제어 회로(120[2])는 계속해서 제어 회로(120[3])를 대신하도록 그리고 180-도 위상을 가지는 램프 신호(310[2])를 생성하도록 설정된다. 시간(T3')에서 램프 신호(310[3])가 하강 에지를 가질 때, 태스크 제어기(130)는 선택 신호 SEL[3]의 값(320[3])을 '3'으로부터 '2'로 변경한다. 따라서, 구동기(110[3])의 멀티플렉서(212)는 구동기(110[3])의 사전-구동기 스테이지(214)로부터 제어 신호 CTRL[3]을 디커플링하고, 사전-구동기 스테이지(214)에 제어 신호 CTRL[2]를 커플링한다. 다른 값 320[1], 320[2] 및 320[4]는 변경되지 않는다.
시간(T4)에서 시작하는 클록 사이클 내에서, 제어 회로(120[4])는 계속해서 휴지 상태로 설정되고, 휴지 제어 회로(120[3])는 계속해서 제어 회로(120[4])를 대신하도록 그리고 270-도 위상을 가지는 램프 신호(310[3])를 생성하도록 설정된다. 시간(T4')에서 램프 신호(310[4])가 하강 에지를 가질 때, 태스크 제어기(130)는 선택 신호 SEL[4]의 값(320[4])을 '4'로부터 '3'으로 변경한다. 따라서, 구동기(110[4])의 멀티플렉서(212)는 구동기(110[4])의 사전-구동기 스테이지(214)로부터 제어 신호 CTRL[4]를 디커플링하고, 사전-구동기 스테이지(214)에 제어 신호 CTRL[3]을 커플링한다. 다른 값 320[1], 320[2] 및 320[3]은 변경되지 않는다.
그 후에, 시간(T5)에서, 제어 회로(120[5])는 휴지 상태로 설정되고, 휴지 제어 회로(120[4])는 제어 회로(120[5])를 대신하도록 그리고 0-도 위상을 가지는 램프 신호(310[4])를 생성하도록 설정된다. 시간(T6) 후의 시간(T6')에서, 제어 회로(120[1])는 휴지 상태로 설정되고, 휴지 제어 회로(120[5])는 제어 회로(120[1])를 대신하도록 그리고 90-도 위상을 가지는 램프 신호(310[5])를 생성하도록 설정된다. 시간(T7) 후의 시간(T7')에서, 제어 회로(120[2])는 휴지 상태로 설정되고, 휴지 제어 회로(120[1])는 제어 회로(120[2])를 대신하도록 그리고 180-도 위상을 가지는 램프 신호(310[1])를 생성하도록 설정된다. 시간(T8) 후의 시간(T8')에서, 제어 회로(120[3])는 휴지 상태로 설정되고, 휴지 제어 회로(120[2])는 제어 회로(120[3])를 대신하도록 그리고 270-도 위상을 가지는 램프 신호(310[2])를 생성하도록 설정된다.
그 후에, 시간(T9)에서, 제어 회로(120[4])는 휴지 상태로 설정되고, 휴지 제어 회로(120[3])는 제어 회로(120[4])를 대신하도록 그리고 0-도 위상을 가지는 램프 신호(310[3])를 생성하도록 설정된다. 시간(T10) 후의 시간(T10')에서, 제어 회로(120[5])는 휴지 상태로 설정되고, 휴지 제어 회로(120[5])는 제어 회로(120[1])를 대신하도록 그리고 90-도 위상을 가지는 램프 신호(310[4])를 생성하도록 설정된다. 시간(T11) 후의 시간(T11')에서, 제어 회로(120[1])는 휴지 상태로 설정되고, 휴지 제어 회로(120[5])는 제어 회로(120[1])를 대신하도록 그리고 180-도 위상을 가지는 램프 신호(310[5])를 생성하도록 설정된다.
결과적으로, 레귤레이터 제어 회로(120[5:1])의 각각은 회전 방식으로 0-도, 90-도, 180-도 및 270-도 위상과 같은 4개의 서로 다른 위상에 대응하는 제어 신호 CTRL[5:1]을 생성하도록 설정된다. 또한, 구동기(110[4:1])의 멀티플렉서(212)는 p-번째 구동기가 회전 방식으로 레귤레이터 제어 회로(120[5:1])로부터의 4개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호에 기초하여 동작되도록 되어 있다. 도 3에 도시된 실시예에서, 레귤레이터 제어 회로(120[5:1]) 및 구동기(110[4:1])의 각 조합이 매 20개 클록 사이클마다 반복할 것이다. 따라서, 레귤레이터 제어 회로(120[5:1])의 미스매치 또는 프로세스 변화에 의해 야기되는 제어 신호 CTRL[5:1] 중에서 위상 에러가 구동기(110[4:1])에 균등하게 분배된다.
도 3의 실시예에서, 선택 신호 SEL[4:1]의 값을 변경하기 위한 타이밍은 대응하는 램프 신호 VRAMP가 하강 에지를 가질 때의 시간에 설정된다. 그와 같이, 레귤레이터 제어 회로(120[5:1])는 제어 신호 CTRL[5:1]의 PWM 파형이 하강 또는 상승 에지를 가질 때 스위칭된다. 일부 실시예에서, 램프 신호 VRAMP가 삼각파 신호라면, 선택 신호 SEL[4:1]의 값을 변경하기 위한 타이밍은 대응하는 램프 신호 VRAMP가 최고 피크 또는 최저 피크에서와 같은 피크 값을 가질 때의 시간에 설정된다. 그와 같이, 레귤레이터 제어 회로(120[5:1])는 제어 신호 CTRL[5:1]의 PWM 파형이 알려진 논리 값을 가질 때 스위칭된다.
도 4a는 일부 실시예에 따라, N이 4로 설정될 때 레귤레이터 회로(10)와 같은 레귤레이터 회로의 서로 다른 구동기(110[N:1])에 의해 제공되는 다양한 전류 I[N:1]의 파형의 그래프이다. 파형(410[1])은 전류 I[1]의 파형을 나타낸다; 파형(410[2])은 전류 I[2]의 파형을 나타낸다; 파형(410[3])은 전류 I[3]의 파형을 나타낸다; 그리고 파형(410[4])은 전류 I[4]의 파형을 나타낸다. 레귤레이터 회로가 턴 온 되고 정상 상태(예를 들어, 시간(T402))에서 동작한 후에, 레귤레이터 제어 회로(120[5:1])의 제어 신호 CTRL[5:1] 중에서 위상 에러가 시간-평균(time-averaged) 방식으로 구동기(110[4:1])에 균등하게 분배되었기 때문에, 각 구동기(110[4:1])로부터의 출력 전류가 동일한 제곱 평균(root mean square: RMS) 값을 가진다.
도 4b는 본 개시물의 일부 실시예와 다른 구성을 가지는 레귤레이터 회로의 서로 다른 구동기에 의해 제공되는 다양한 전류 파형의 그래프이다. 특히, 도 4b가 기초하는 레귤레이터 회로는 서로 다른 위상에 대응하는 구동기에 대해 레귤레이터 제어 회로의 사용을 순환시키지 않는다. 파형(420[1])은 전류 I[1]에 대응하는 전류의 파형을 나타낸다; 파형(420[2])은 전류 I[2]에 대응하는 전류의 파형을 나타낸다; 파형(420[3])은 전류 I[3]에 대응하는 전류의 파형을 나타낸다; 그리고 파형(420[4])은 전류 I[4]에 대응하는 전류의 파형을 나타낸다. 도 4b의 레귤레이터 회로가 턴 온되고 정상 상태(시간(T404))에서 동작한 후에, 레귤레이터 제어 회로의 제어 신호 중의 위상 에러가 대응하는 구동기와 함께 머무르고 서로 다른 구동기에 균등하게 분배되지 않기 때문에, 각 구동기로부터의 출력 전류는 제어 신호 중의 위상 에러의 결과로서 서로 다른 RMS 값을 가진다. 도 4b에서, 파형(420[1] 및 420[2])에 대응하는 전류는 실제로 에너지를 로드(load)에 제공하기보다는 에너지를 소모한다. 따라서, 파형(420[3] 및 420[3])에 대응하는 전류는 로드에 대한 전류를 제공하는 것을 담당할 뿐 아니라 파형(420[1] 및 420[2])에 대응하는 전류의 구동기에 의해 소모되는 에너지를 보상하기 위한 것이다.
도 5는 일부 실시예에 따라 레귤레이터 회로를 동작시키는 방법(500)의 흐름도이다. 일부 실시예에서, 방법(500)은 도 1의 레귤레이터 회로(100)와 함께 사용가능하다. 추가적인 동작이 도 5에 도시되는 방법(500) 전에, 방법(500) 동안 및/또는 방법(500) 후에 수행될 수 있고, 일부 다른 프로세스가 본원에 간략하게만 설명될 수 있음이 이해된다.
프로세스는 동작(510)으로 시작하고, 여기서 N개의 구동기(110[N:1])는 N개의 레귤레이터 제어 회로, 예를 들어 적어도 (N+1)개의 레귤레이터 제어 회로(120[N+1):1])의 제어 회로(120[N:1])로부터의 제어 신호(CTRL[N:1])와 같은 N개의 대응하는 제어 신호에 기초하여 동작하도록 설정된다. N개의 구동기 중 p-번째 구동기(110[p])는 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 N개의 제어 신호 중 하나에 기초하여 동작하도록 설정된다.
프로세스는 동작(520)으로 진행하고, 여기서 적어도 (N+1)개의 레귤레이터 제어 회로, 예를 들어 제어 회로(120[N+1])의 다른 레귤레이터 제어 회로는 다른 레귤레이터 제어 회로(120[N+1])가 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 또 다른 제어 신호를 생성하도록 되어 있다.
일부 실시예에서, 동작(520)은 회전 방식으로 차례로, N개의 서로 다른 위상에 대응하는 제어 신호를 생성하도록 적어도 (N+1)개의 레귤레이터 제어 회로(120[N+1):1])의 각각을 설정함으로써 수행된다.
프로세스는 동작(530)으로 진행하고, 여기서 태스크 회전을 위한 트리거링 이벤트의 발생이 결정된다. 일부 실시예에서, 태스크 회전을 위한 트리거링 이벤트는 대응하는 램프 신호 VRAMP가 하강 에지를 가질 때 클록 신호 CLK의 각 클록 사이클 동안이다. 일부 실시예에서, 태스크 회전을 위한 트리거링 이벤트는 대응하는 램프 신호 VRAMP가 최고 피크(peak) 또는 최저 피크에서와 같은 피크 값을 가질 때 클록 신호 CLK의 각 클록 사이클 동안이다.
트리거링 이벤트의 발생에 응답하여, 프로세스는 동작(540)으로 진행한다; 그렇지 않으면, 프로세스는 동작(510)으로 진행한다.
동작(540)에서, p-번째 구동기(110[p])는 다른 레귤레이터 제어 회로(120[N+1])로부터의 p-번째 위상에 대응하는 또 다른 제어 신호에 기초하여 동작하도록 설정된다.
일부 실시예에서, 동작(540)은 회전 방식으로 차례로, N개의 구동기 중 p-번째 구동기(110[p])가 적어도 (N+1)개의 레귤레이터 제어 회로(120[(N+1):1])로부터의 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호에 기초하여 동작되도록 N개의 구동기(110[N:1])의 멀티플렉서(212)를 설정함으로써 수행된다.
일 실시예에 따르면, 레귤레이터 회로는 레귤레이터 출력 노드, 적어도 (N+1)개의 레귤레이터 제어 회로 및 N개의 구동기를 포함한다. N은 1보다 큰 정수이다. N개의 구동기 각각은 멀티플렉서, 구동기 스테이지 및 사전-구동기 스테이지를 포함한다. 멀티플렉서는 입력 포트 및 출력 포트를 포함하고, 여기서 멀티플렉서의 입력 포트는 적어도 (N+1)개의 레귤레이터 제어 회로의 출력 노드와 커플링된다. 구동기 스테이지는 레귤레이터 출력 노드와 커플링된다. 사전-구동기 스테이지는 멀티플렉서의 출력 포트 상의 신호에 기초하여 구동기 스테이지를 제어하도록 구성된다.
다른 실시예에 따르면, 레귤레이터 회로는 레귤레이터 출력 노드, 적어도 (N+1)개의 레귤레이터 제어 회로, N개의 구동기 및 N개의 구동기 및 적어도 (N+1)개의 레귤레이터 제어 회로에 커플링되는 태스크 제어기를 포함한다. N은 정수이고 1보다 크다. 적어도 (N+1)개의 레귤레이터 제어 회로는 N개의 서로 다른 위상에 대응하는 N개의 제어 신호를 다양하게 생성하도록 구성된다. N개의 구동기 중 p-번째 구동기는 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 N개의 제어 신호의 제어 신호이 기초하여 레귤레이터 출력 노드에 p-번째 전류를 제공하도록 구성된다. 태스크 제어기는: p-번째 위상에 대응하는 N개의 제어 신호의 제어 신호에 기초하여 p-번째 전류를 제공하기 위해 p-번째 구동기를 설정하도록; p-번째 위상에 대응하는 또 다른 제어 신호를 생성하기 위해 적어도 (N+1)개의 레귤레이터 제어 회로 중 또 다른 레귤레이터 제어 회로를 설정하도록; 그리고 p-번째 위상에 대응하는 N개의 제어 신호의 제어 신호 대신에 적어도 (N+1)개의 레귤레이터 제어 회로 중 또 다른 레귤레이터 제어 회로로부터의 또 다른 제어 신호에 기초하여 p-번째 전류를 제공하기 위해 p-번째 구동기를 설정하도록 구성된다.
다른 실시예에 따르면, 레귤레이터 회로를 동작시키는 방법은 적어도 (N+1)개의 레귤레이터 제어 회로의 N개의 레귤레이터 제어 회로로부터 N개의 대응하는 제어 신호에 기초하여 동작하기 위해 N개의 구동기를 설정하는 단계를 포함하고, 여기서 N개의 구동기 중 p-번째 구동기는 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 N개의 제어 신호 중 하나에 기초하여 동작된다. N은 정수이고 1보다 크고, p는 1 내지 N 사이의 범위에 있는 정수이다. 적어도 (N+1)개의 레귤레이터 제어 회로 중 또 다른 레귤레이터 제어 회로는 다른 레귤레이터 제어 회로가 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 또 다른 제어 신호를 생성하도록 설정된다. 트리거링 이벤트에 응답하여, p-번째 구동기는 다른 레귤레이터 제어 회로로부터의 p-번째 위상에 대응하는 또 다른 제어 신호에 기초하여 동작하도록 설정된다.
전술한 바는 당업자가 본 개시물의 양상을 더 잘 이해할 수 있도록 여러 실시예의 피처를 개략한다. 당업자는 본원에 도입되는 실시예의 동일한 목적을 실행하고 및/또는 동일한 장점을 달성하기 위한 다른 프로세스 및 구조를 설계하거나 수정하기 위한 기반으로서 본 개시물을 용이하게 사용할 수 있음을 인식해야 한다. 당업자는 또한 그와 같은 동등한 구성이 본 개시물의 정신 및 범위로부터 이탈하지 않는 것이고, 본 개시물의 정신 및 범위를 이탈하지 않고서 본원에 다양한 변경, 치환 및 개조를 수행할 수 있음을 깨달아야 한다.

Claims (10)

  1. 레귤레이터 회로에 있어서,
    레귤레이터 출력 노드;
    적어도 (N+1)개―N은 1보다 큰 정수임―의 레귤레이터 제어 회로로서, 상기 적어도 (N+1)개의 레귤레이터 제어 회로 각각은 위상을 갖는 램프 신호(ramp signal)를 생성하도록 구성되는 램프 생성기(ramp generator)를 포함하는 것인, 적어도 (N+1)개의 레귤레이터 제어 회로; 및
    N개의 구동기
    를 포함하고,
    상기 N개의 구동기 각각은,
    입력 포트 및 출력 포트를 포함하는 멀티플렉서로서, 상기 멀티플렉서의 상기 입력 포트는 상기 적어도 (N+1)개의 레귤레이터 제어 회로의 출력 노드와 커플링되는 것인, 상기 멀티플렉서;
    상기 레귤레이터 출력 노드와 커플링되는 구동기 스테이지; 및
    상기 멀티플렉서의 상기 출력 포트 상의 신호에 기초하여 상기 구동기 스테이지를 제어하도록 구성되는 사전-구동기(pre-driver)를 포함하고,
    상기 레귤레이터 회로는, 제1 레귤레이터 제어 회로의 제1 램프 신호의 위상과 제2 레귤레이터 제어 회로의 제2 램프 신호의 위상의 차이를 변화시키도록 구성되는 것인, 레귤레이터 회로.
  2. 제1항에 있어서,
    상기 N개의 구동기의 상기 멀티플렉서 및 상기 적어도 (N+1)개의 레귤레이터 제어 회로와 커플링되는 태스크 제어기(task controller)를 더 포함하고,
    상기 태스크 제어기는,
    상기 N개의 구동기의 p-번째―상기 p는 1 내지 N의 범위에 있는 정수임―구동기가 회전 방식으로 상기 적어도 (N+1)개의 레귤레이터 제어 회로로부터 상기 N개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호에 기초하여 동작되게 상기 N개의 구동기의 상기 멀티플렉서를 설정하고,
    회전 방식으로 상기 N개의 서로 다른 위상에 대응하는 제어 신호를 생성하게 상기 적어도 (N+1)개의 레귤레이터 제어 회로의 각각을 설정하도록 구성되는 것인, 레귤레이터 회로.
  3. 제2항에 있어서,
    상기 적어도 (N+1)개의 레귤레이터 제어 회로 중 하나의 레귤레이터 제어 회로는,
    상기 램프 신호―상기 램프 신호는 삼각파 신호 또는 톱니파 신호임―를 생성하도록 구성되는 상기 램프 생성기; 및
    상기 램프 신호를 상기 레귤레이터 출력 노드에서의 전압 레벨에 기초하여 생성된 에러 신호와 비교함으로써 상기 적어도 (N+1)개의 레귤레이터 제어 회로 중 하나의 레귤레이터 제어 회로의 상기 제어 신호를 생성하도록 구성된 비교기
    를 포함하는 것인, 레귤레이터 회로.
  4. 제1항에 있어서,
    상기 레귤레이터 출력 노드에서의 전압 레벨 및 기준 전압 레벨에 기초하여 에러 신호를 생성하도록 구성되는 에러 증폭기를 더 포함하고,
    상기 적어도 (N+1)개의 레귤레이터 제어 회로는 상기 에러 신호를 수신하도록 구성되는 것인, 레귤레이터 회로.
  5. 제1항에 있어서,
    상기 N개의 구동기 각각은 상기 구동기 스테이지의 출력 노드와 상기 레귤레이터 출력 노드 사이의 유도성 디바이스(inductive device)를 더 포함하는 것인, 레귤레이터 회로.
  6. 제1항에 있어서,
    상기 N개의 구동기 중 하나의 구동기의 구동기 스테이지는,
    상기 구동기 스테이지의 출력 노드와 제1 파워 서플라이 노드―상기 제1 파워 서플라이 노드는 공급 전압 레벨을 전달하도록 구성됨― 사이에 커플링되는 상부 구동기; 및
    상기 구동기 스테이지의 상기 출력 노드와 제2 파워 서플라이 노드―상기 제2 파워 서플라이 노드는 상기 공급 전압 레벨보다 낮은 접지 기준 레벨을 전달하도록 구성됨― 사이에 커플링되는 하부 구동기
    를 포함하는 것인, 레귤레이터 회로.
  7. 제6항에 있어서,
    상기 레귤레이터 출력 노드에서의 전압 레벨 및 기준 전압 레벨에 기초하여 에러 신호를 생성하도록 구성되는 에러 증폭기를 더 포함하고,
    상기 기준 전압 레벨은 상기 공급 전압 레벨과 상기 접지 기준 레벨 사이에 있는 것인, 레귤레이터 회로.
  8. 제1항에 있어서,
    상기 N개의 구동기는 제1 공통 회로 설계도에 기초하여 제조되고,
    상기 적어도 (N+1)개의 레귤레이터 제어 회로는 제2 공통 회로 설계도에 기초하여 제조되는 것인, 레귤레이터 회로.
  9. 레귤레이터 회로에 있어서,
    레귤레이터 출력 노드;
    적어도 (N+1)개의 레귤레이터 제어 회로로서, 상기 적어도 (N+1)개의 레귤레이터 제어 회로 중 N개의 레귤레이터 제어 회로는 N개의 서로 다른 위상에 대응하는 N개의 제어 신호를 다양하게 생성하도록 구성되고, N은 1보다 큰 정수인 것인, 상기 적어도 (N+1)개의 레귤레이터 제어 회로;
    N개의 구동기로서, 상기 N개의 구동기 중 p-번째 구동기는, N개의 제어 신호 중, N개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호에 기초하여, 상기 레귤레이터 출력 노드에 p-번째 전류를 제공하도록 구성되고, p는 1 내지 N의 범위에 있는 정수이고, 상기 제어 신호는 상기 적어도 (N+1)개의 레귤레이터 제어 회로의 제1 레귤레이터 제어 회로에 의하여 생성되는 것인, 상기 N개의 구동기; 및
    상기 N개의 구동기 및 상기 적어도 (N+1)개의 레귤레이터 제어 회로에 커플링되는 태스크 제어기
    를 포함하고,
    상기 태스크 제어기는,
    상기 N개의 제어 신호 중, 상기 p-번째 위상에 대응하는 상기 제어 신호에 기초하여, 상기 p-번째 전류를 제공하게 상기 p-번째 구동기를 설정하고,
    상기 p-번째 위상에 대응하는 또 다른 제어 신호를 생성하게 상기 적어도 (N+1)개의 레귤레이터 제어 회로 중 또 다른 레귤레이터 제어 회로를 설정하고,
    상기 p-번째 위상에 대응하는 상기 N개의 제어 신호 중 상기 제어 신호 대신에 상기 적어도 (N+1)개의 레귤레이터 제어 회로 중 상기 또 다른 레귤레이터 제어 회로로부터의 상기 또 다른 제어 신호에 기초하여, 상기 p-번째 전류를 제공하게 상기 p-번째 구동기를 설정하고,
    다른 레귤레이터 제어 회로가 다른 제어 신호를 생성하는 것과 동시에 상기 제1 레귤레이터 제어 회로를 휴지(idle) 상태로 설정하도록 구성되는 것인, 레귤레이터 회로.
  10. 레귤레이터 회로를 동작시키는 방법에 있어서,
    적어도 (N+1)개의 레귤레이터 제어 회로 중 N개의 레귤레이터 제어 회로로부터 N개의 대응하는 제어 신호에 기초하여 동작하도록 N개의 구동기를 설정하는 단계로서, 상기 N개의 구동기 중 p-번째 구동기는, 상기 N개의 제어 신호 중, N개의 서로 다른 위상 중 p-번째 위상에 대응하는 제어 신호에 기초하여 동작되고, N은 1보다 큰 정수이고, p는 1 내지 N의 범위에 있는 정수이고, 상기 제어 신호는 상기 적어도 (N+1)개의 레귤레이터 제어 회로의 제1 레귤레이터 제어 회로에 의해 생성되는 것인, 상기 N개의 구동기를 설정하는 단계;
    또 다른 레귤레이터 제어 회로가 상기 N개의 서로 다른 위상의 상기 p-번째 위상에 대응하는 또 다른 제어 신호를 생성하도록, 상기 적어도 (N+1)개의 레귤레이터 제어 회로 중 상기 또 다른 레귤레이터 제어 회로를 설정하는 단계;
    트리거링 이벤트에 응답하여, 상기 또 다른 레귤레이터 제어 회로로부터 상기 p-번째 위상에 대응하는 상기 또 다른 제어 신호에 기초하여 동작하도록 상기 p-번째 구동기를 설정하는 단계; 및
    상기 적어도 (N+1)개의 레귤레이터 제어 회로의 상기 제1 레귤레이터 제어 회로를 휴지(idle) 상태로 설정하는 단계;
    를 포함하는, 레귤레이터 회로를 동작시키는 방법.
KR1020150183217A 2015-06-03 2015-12-21 레귤레이터 회로 및 레귤레이터 회로를 동작시키는 방법 Active KR101813767B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/729,114 US9654008B2 (en) 2014-06-06 2015-06-03 Regulator circuit and method of operating regulator circuit
US14/729,114 2015-06-03

Publications (2)

Publication Number Publication Date
KR20160142752A KR20160142752A (ko) 2016-12-13
KR101813767B1 true KR101813767B1 (ko) 2018-01-30

Family

ID=57584291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183217A Active KR101813767B1 (ko) 2015-06-03 2015-12-21 레귤레이터 회로 및 레귤레이터 회로를 동작시키는 방법

Country Status (1)

Country Link
KR (1) KR101813767B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008011A1 (en) 2002-07-12 2004-01-15 Hung-I Wang Multi-phase dc-to-dc buck converter with multi-phase current balance and adjustable load regulation
US20060055381A1 (en) * 2004-09-10 2006-03-16 Semiconductor Components Industries, Llc. Method of forming a multi-phase power supply controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008011A1 (en) 2002-07-12 2004-01-15 Hung-I Wang Multi-phase dc-to-dc buck converter with multi-phase current balance and adjustable load regulation
US20060055381A1 (en) * 2004-09-10 2006-03-16 Semiconductor Components Industries, Llc. Method of forming a multi-phase power supply controller

Also Published As

Publication number Publication date
KR20160142752A (ko) 2016-12-13

Similar Documents

Publication Publication Date Title
Kim et al. A 10-MHz 2–800-mA 0.5–1.5-V 90% peak efficiency time-based buck converter with seamless transition between PWM/PFM modes
US11677318B2 (en) System and method for controlling switching power supply
TWI458238B (zh) 直流對直流轉換裝置及其電壓轉換方法
US10103617B2 (en) Regulator circuit and method of operating regulator circuit
US8817500B2 (en) Power supply apparatuses for preventing latch-up of charge pump and methods thereof
KR101873137B1 (ko) 션트 내장 전압 레귤레이터
US8063621B2 (en) Current balancing circuit and method
US10181722B2 (en) Single inductor, multiple output DC-DC converter
US8417984B2 (en) Dynamically scaling apparatus for a system on chip power voltage
CN101741242A (zh) 电荷泵及其工作方法
CN102324840B (zh) 电荷泵及工作方法
WO2019125729A1 (en) Multiphase interleaved pulse frequency modulation for a dc-dc converter
US10331159B2 (en) Startup current limiters
KR101813767B1 (ko) 레귤레이터 회로 및 레귤레이터 회로를 동작시키는 방법
US20230318450A1 (en) A voltage regulator device, corresponding method and data storage system
JP4310982B2 (ja) 非絶縁型降圧コンバータおよびそれを用いた電子装置
JP6672195B2 (ja) 電源装置
CN110727305B (zh) 电压产生系统、电压产生电路以及相关方法
Borkowski et al. DC/DC Buck Converter with Build-in Tuned Sawtooth Wave Generator Using CMOS Technology
Fu et al. A novel low ripple charge pump with a 2X/1.5 X booster for PCM
JP5246251B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータ
US11909313B2 (en) Voltage converter, storage device including voltage converter, and operating method of voltage converter
KR20120094815A (ko) 차지펌프의 래치업을 방지하기 위한 전원공급장치 및 그 방법
Tajizadegan et al. A duty-cycle control circuit with high input-output duty-cycle range

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151221

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201210

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221207

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231207

Start annual number: 7

End annual number: 7