KR101793469B1 - 칩형 인덕터 - Google Patents
칩형 인덕터 Download PDFInfo
- Publication number
- KR101793469B1 KR101793469B1 KR1020160008062A KR20160008062A KR101793469B1 KR 101793469 B1 KR101793469 B1 KR 101793469B1 KR 1020160008062 A KR1020160008062 A KR 1020160008062A KR 20160008062 A KR20160008062 A KR 20160008062A KR 101793469 B1 KR101793469 B1 KR 101793469B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- winding
- layer
- support layer
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 23
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F17/045—Fixed inductances of the signal type with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2823—Wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2823—Wires
- H01F27/2828—Construction of conductive connections, of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
인덕터는, 기판; 상기 기판 위에 위치하는 비어있는 공기공동층; 상기 기판 위에 위치하는 비전도성의 지지층; 및 제 1-1 단자와 제 1-2 단자 사이를 연결하여 형성된 제 1 권선;을 포함하되, 상기 제 1 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 1 권선의 적어도 일부는 상기 지지층 위에 위치하는 것을 특징으로 한다. 본 발명의 인덕터에 따르면, 인덕터를 반도체 칩으로 제작하여 그 크기를 감소시킬 수 있을 뿐만 아니라, 다수의 인덕터를 하나의 기판상에 제작하는 것에 의해 반도체 장치의 테스트에 최적화할 수 있다.
Description
본 발명은 칩형 인덕터에 관한 것으로, 더욱 상세하게는 반도체의 테스트를 위한 보드의 크기를 최소화할 수 있는 칩형 인덕터에 관한 것이다.
도 1은 일반적인 반도체 장치(1000)와 테스터(Tester)(3000), 그리고 테스트용 보드(2000)의 구성도를 나타낸다.
도 1로부터 알 수 있는 바와 같이, 반도체 장치(1000)를 테스트하기 위해서는 반도체 장치(1000)측의 입력 단자 및 출력 단자 사이에 인덕터 및 커패시터를 포함하는 회로를 이용한 테스트용 보드(2000)가 삽입되고, 테스트용 보드(2000)의 인덕터로부터 테스터(3000)가 전기 신호를 검출하여 해당 반도체 장치(1000)의 양품 여부를 판단하게 된다.
그런데, 반도체 장치(1000) 내부에 동시에 동일한 테스트를 해야 할 디바이스가 많이 포함되어 있을 경우, 테스트용 보드(2000)에 포함되는 인덕터 및 커패시터의 개수가 너무 많아져서, 테스트용 보드(2000)의 크기가 커지는 문제점이 발생하게 된다.
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 반도체 칩으로 제작하여 그 크기를 감소시킨 칩형 인덕터를 제공하는 것에 그 목적이 있다.
아울러, 본 발명은 다수의 인덕터를 하나의 기판상에 제작하는 것에 의해 반도체 장치의 테스트에 최적화하는 것에도 그 목적이 있다.
본 발명의 인덕터는, 기판; 상기 기판 위에 위치하는 비어있는 공기공동층; 상기 기판 위에 위치하는 비전도성의 지지층; 및 제 1-1 단자와 제 1-2 단자 사이를 연결하여 형성된 제 1 권선;을 포함하되, 상기 제 1 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 1 권선의 적어도 일부는 상기 지지층 위에 위치하는 것을 특징으로 한다.
구체적으로 상기 지지층은, 폴리이미드 재질인 것이 바람직하다.
아울러, 상기 제 1 권선은, 상기 공기공동층 또는 상기 지지층 위에 형성된 구리층; 상기 구리층 위에 형성된 니켈층; 및 상기 니켈층 위에 형성된 금(Gold)층;을 포함하는 것을 특징으로 한다.
또한, 상기 제 1-1 단자 및 상기 제 1-2 단자는, 상기 지지층 위에 형성된 것이 바람직하다. 아울러, 상기 제 1-1 단자는 상기 제 1 권선의 내부에 위치하고, 상기 제 1-2 단자는 상기 제 1 권선의 외부에 위치하는 것이 바람직하다.
바람직하게는, 외부 회로와 연결시, 상기 제 1-1 단자는, 상기 제 1 권선으로부터 출력되는 신호를 위한 출력 단자가 되고, 상기 제 1-2 단자는, 상기 제 1 권선으로 입력되는 신호를 위한 입력 단자가 되는 것을 특징으로 한다.
아울러, 상기 제 1-1 단자의 하부의 지지층 영역은, 상기 제 1-2 단자의 하부의 지지층 영역과 분리된 것이 바람직하다. 또한, 상기 지지층은, 상기 제 1-2 단자의 하부의 지지층 영역으로부터 상기 제 1 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상을 포함할 수 있다.
바람직하게는, 본 발명의 인덕터는, 제 2-1 단자와 제 2-2 단자 사이를 연결하여 형성된 제 2 권선; 제 3-1 단자와 제 3-2 단자 사이를 연결하여 형성된 제 3 권선; 및 제 4-1 단자와 제 4-2 단자 사이를 연결하여 형성된 제 4 권선;을 더 포함할 수 있다. 구체적으로, 상기 제 2 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 2 권선의 적어도 일부는 상기 지지층 위에 위치하고, 상기 제 3 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 3 권선의 적어도 일부는 상기 지지층 위에 위치하고, 상기 제 4 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 4 권선의 적어도 일부는 상기 지지층 위에 위치하는 것을 특징으로 한다.
아울러, 상기 제 1-1 단자, 상기 제 2-1 단자, 상기 제 3-1 단자, 상기 제 4-1 단자, 상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는, 상기 지지층 위에 형성된 것이 바람직하다. 또한, 상기 제 1-1 단자, 상기 제 2-1 단자, 상기 제 3-1 단자 및 상기 제 4-1 단자는 각각, 상기 제 1 권선의 내부, 상기 제 2 권선의 내부, 상기 제 3 권선의 내부 및 상기 제 4 권선의 내부에 위치하고, 상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는 각각, 상기 제 1 권선의 외부, 상기 제 2 권선의 외부, 상기 제 3 권선의 외부 및 상기 제 4 권선의 외부에 위치하는 것을 특징으로 한다.
또한, 외부 회로와 연결시, 상기 제 1-1 단자, 상기 제 2-1 단자, 상기 제 3-1 단자 및 상기 제 4-1 단자는 각각, 상기 제 1 권선, 상기 제 2 권선, 상기 제 3 권선 및 상기 제 4 권선으로부터 출력되는 신호를 위한 출력 단자가 되고, 상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는 각각, 상기 제 1 권선, 상기 제 2 권선, 상기 제 3 권선 및 상기 제 4 권선으로 입력되는 신호를 위한 입력 단자가 되는 것을 특징으로 한다.
바람직하게는, 상기 제 1-1 단자의 하부의 지지층, 상기 제 2-1 단자의 하부의 지지층, 상기 제 3-1 단자의 하부의 지지층 및 상기 제 4-1 단자의 하부의 지지층 영역은 각각, 상기 제 1-2 단자의 하부의 지지층, 상기 제 2-2 단자의 하부의 지지층, 상기 제 3-2 단자의 하부의 지지층 및 상기 제 4-2 단자의 하부의 지지층 영역과 분리된 것을 특징으로 한다. 아울러, 상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는 각각, 상기 제 1 권선, 상기 제 2 권선, 상기 제 3 권선 및 상기 제 4 권선이 서로 인접하지 않는 상기 제 1 권선의 외부, 상기 제 2 권선의 외부, 상기 제 3 권선의 외부 및 상기 제 4 권선의 외부에 위치하는 것이 바람직하다.
또한, 상기 지지층은, 상기 제 1-2 단자의 하부의 지지층 영역으로부터 상기 제 1 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상; 상기 제 2-2 단자의 하부의 지지층 영역으로부터 상기 제 2 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상; 상기 제 3-2 단자의 하부의 지지층 영역으로부터 상기 제 3 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상; 및 상기 제 4-2 단자의 하부의 지지층 영역으로부터 상기 제 4 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상;을 포함하는 것을 특징으로 한다. 아울러, 상기 인덕터를 상부에서 바라본 평면시에서, 상기 제 1 권선의 중심으로부터 상기 적어도 하나의 돌기 형상의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 상기 제 1 권선의 중심으로부터 상기 제 1-2 단자를 연결한 선은, 상기 제 1 권선을 일정 각도로 등분하는 것이 바람직하다.
본 발명의 칩형 인덕터에 따르면, 인덕터를 반도체 칩으로 제작하여 그 크기를 감소시킬 수 있을 뿐만 아니라, 다수의 인덕터를 하나의 기판상에 제작하는 것에 의해 반도체 장치의 테스트에 최적화할 수 있다.
도 1은 일반적인 반도체 장치와 테스터, 그리고 테스트용 보드의 구성도.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 평면도.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 단면도.
도 4는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 지지구조 설명도.
도 5는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 패키지 내부 예시도.
도 6은 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터의 평면도.
도 7은 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터의 패키지 내부 예시도.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 평면도.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 단면도.
도 4는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 지지구조 설명도.
도 5는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터의 패키지 내부 예시도.
도 6은 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터의 평면도.
도 7은 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터의 패키지 내부 예시도.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예들에 따른 칩형 인덕터에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예들은 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예들로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
도 2 및 도 3은 각각, 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)의 평면도 및 단면도를 나타낸다.
도 2 및 도 3으로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)는, 기판(10), 기판(10) 위에 위치하는 공기공동층(Air Cavity Layer)(20), 기판(10) 위에 위치하는 지지층(30) 및 제 1-1 단자(T11)와 제 1-2 단자(T12) 사이를 연결하여 형성된 제 1 권선(Coil1)을 포함한다. 제 1 권선(Coil1)은, 내부의 제 1-1 단자(T11)로부터 외부의 제 1-2 단자(T12)로 권취되는 형상인 것을 특징으로 한다.
공기공동층(20)은, 특별한 재질의 층이 적층된 것이 아니라, 비어있는 층을 의미한다.
기판(10)은 석영(Quartz) 재질인 것이 바람직하다. 아울러, 지지층(30)은 비전도성 재질, 예를 들면 폴리이미드(Polyimide) 재질로 구성될 수 있다.
아울러, 제 1 권선(Coil1), 제 1-1 단자(T11) 및 제 1-2 단자(T12)는 각각 전도성의 금속 재질로 구성되며, 공기공동층(20) 또는 지지층(30) 위에 형성된 구리(Copper)층, 구리층 위에 형성된 니켈(Nickel)층 및 니켈층 위에 형성된 금(Gold)층을 포함하는 것이 바람직하다. 즉, 구리층만에 의해 제 1 권선(Coil1), 제 1-1 단자(T11) 및 제 1-2 단자(T12)를 형성할 경우 구리층 위에 산화막이 형성될 수 있고, 구리층 위에 직접 금층을 형성할 경우 구리층의 확산(Diffusion)이 발생할 수 있어, 니켈층을 중간층으로 이용한다.
또한, 제 1 권선(Coil1)은 주파수 특성을 고려하여 원형을 기반으로 한 나선형으로 권취된 형상인 것이 바람직하다.
아울러, 제 1 권선(Coil1)의 적어도 일부는 공기공동층(20) 위에 위치하고, 제 1 권선(Coil1)의 적어도 일부는 지지층(30) 위에 위치하는 것이 바람직하다.
일반적으로 본 발명의 칩형 인덕터(100)가 사용될 도 1과 같은 테스트용 보드(2000)의 경우, 광대역의 주파수 특성이 요구되고, 이 경우 인덕터(100)의 특성을 좌우하는 제 1 권선(Coil1)의 하부에 위치한 층의 유전율을 낮게 구성할 필요가 있다. 석영 재질의 기판(10)의 경우 유전율이 약 '3.8' 정도인 반면, 공기는 유전율이 '1'로 공기공동층(20)의 추가에 의해 보다 나은 광대역 주파수 특성을 구현할 수 있음을 알 수 있다.
다만, 제 1 권선(Coil1)의 모든 부분이 공기공동층(20) 위에 위치하는 것은 설계상 불가능하므로, 제 1 권선(Coil1)의 일부를 지지하도록 하부에 지지층(30)이 위치할 필요가 있다.
즉, 지지층(30)은, 제 1 권선(Coil1)의 일부 및 제 1 권선(Coil1)의 외부로부터 일정 부분을 제외한 영역에 형성된다. 이에 따라, 기판(10)위에 지지층(30)이 형성되지 않은 공기공동층(20)은, 제 1 권선(Coil1)의 일부 및 제 1 권선(Coil1)의 외부의 일정 부분을 포함하는 원형이 되는 것이 바람직하다.
또한, 제 1-1 단자(T11) 및 제 1-2 단자(T12)는, 지지층(30) 위에 형성되는 것이 바람직하다.
아울러, 제 1-1 단자(T11)의 하부의 지지층(30) 영역은, 제 1-2 단자(T12)의 하부의 지지층(30) 영역과 분리된 것이 바람직하다. 즉 이러한 분리에 의해 제 1-1 단자(T11)의 하부의 지지층(30) 영역은 하나의 섬(Island)을 이루게 된다. 또한, 제 1 권선(Coil1)의 하부의 지지층(30) 영역은, 제 1-2 단자(T12)의 하부의 지지층(30) 영역으로부터 제 1 권선(Coil1) 내부의 하부를 향해 형성된, 적어도 하나의 돌기(31)를 포함하는 것이 바람직하다.
도 4는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)의 지지구조 설명도이다.
도 4로부터 알 수 있는 바와 같이, 인덕터(100)를 상부에서 바라본 평면시(平面視)에서, 제 1 권선(Coil1)의 중심으로부터 적어도 하나의 돌기(31)의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 제 1 권선(Coil1)의 중심으로부터 제 1-2 단자(T12)를 연결한 선은, 제 1 권선(Coil1)을 일정 각도로 등분하는 것을 특징으로 한다. 예를 들면, 도 4에서는 각각 120도로 등분하는 것을 알 수 있다.
즉, 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)는, 적어도 하나의 돌기(31) 형상의 지지층(30)을 이용하여 제 1 권선(Coil1)을 공기공동층(20)에 의한 부유 상태에서 안정되게 유지되도록 할 뿐 아니라, 제 1 권선(Coil1)과 연결된 제 1-2 단자(T12)도 제 1 권선(Coil1)을 공기공동층(20)에 의한 부유 상태에서 안정되게 유지되도록 한다.
아울러, 제 1-1 단자(T11)는 제 1 권선(Coil1)의 내부에 위치하고, 제 1-2 단자(T12)는 제 1 권선(Coil1)의 외부에 위치하는 것을 특징으로 한다. 또한, 외부 회로와 연결시, 제 1-1 단자(T11)는 제 1 권선(Coil1)으로부터 출력되는 신호를 위한 출력 단자가 되고, 제 1-2 단자(T12)는 제 1 권선(Coil1)으로 입력되는 신호를 위한 입력 단자가 되는 것을 특징으로 한다.
도 1에서 보면, 제 1-2 단자(T12)는 반도체 장치(1000)측과 연결된 노드와 접속하고, 제 1-1 단자(T11)는 테스트용 보드(2000)와 연결된 노드에 접속하게 된다.
도 5는 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)의 패키지 내부 예시도이다.
와이어의 길이가 길어지면 주파수 특성이 열화되는 경향이 있다. 그런데 일반적으로 테스트용 보드(2000)의 경우 테스터(3000)로 출력되는 신호의 주파수 특성에 비해 반도체 장치(1000)측으로부터 입력되는 신호의 주파수 특성이 좋을 필요가 있다. 이러한 반도체 장치(1000)측으로부터 입력되는 신호의 주파수 특성을 우수하게, 즉 제 1 권선(Coil1)의 반사(Reflection) 특성을 최소화하기 위해 제 1-2 단자(T12)가 입력 단자로 사용되는 것이 바람직하다.
따라서, 도 5로부터 알 수 있는 바와 같이, 패키지 시, 제 1-1 단자(T11)는 패드로부터 긴 길이의 와이어를 이용하여 와이어 본딩되고, 제 1-2 단자(T12)는 패드로부터 보다 짧은 길이의 와이어를 이용하여 와이어 본딩되게 된다.
도 6은 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터(200)의 평면도를 나타낸다.
도 6의 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터(200)는, 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)를 4개 포함하는 구조로, 별도의 언급이 없는 한 상술한 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터(100)의 특징을 모두 포함하고 있음은 물론이다.
도 6으로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터(200)는, 기판(10), 기판(10) 위에 위치하는 공기공동층(20), 기판(10) 위에 위치하는 지지층(30), 제 1-1 단자(T11)와 제 1-2 단자(T12) 사이를 연결하여 형성된 제 1 권선(Coil1), 제 2-1 단자(T21)와 제 2-2 단자(T22) 사이를 연결하여 형성된 제 2 권선(Coil2), 제 3-1 단자(T31)와 제 3-2 단자(T32) 사이를 연결하여 형성된 제 3 권선(Coil3) 및 제 4-1 단자(T41)와 제 4-2 단자(T42) 사이를 연결하여 형성된 제 4 권선(Coil4)을 포함한다. 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3), 제 4 권선(Coil4)은 각각, 내부의 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31), 제 4-1 단자(T41)로부터 외부의 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32), 제 4-2 단자(T42)로 권취되는 형상인 것을 특징으로 한다.
공기공동층(20)은, 특별한 재질의 층이 적층된 것이 아니라, 비어있는 층을 의미한다.
기판(10)은 석영 재질인 것이 바람직하다. 아울러, 지지층(30)은 비전도성 재질, 예를 들면 폴리이미드 재질로 구성될 수 있다.
아울러, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3), 제 4 권선(Coil4), 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31), 제 4-1 단자(T41), 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 각각 전도성의 금속 재질로 구성되며, 공기공동층(20) 또는 지지층(30) 위에 형성된 구리(Copper)층, 구리층 위에 형성된 니켈(Nickel)층 및 니켈층 위에 형성된 금(Gold)층을 포함하는 것이 바람직하다. 즉, 구리층만에 의해 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3), 제 4 권선(Coil4), 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31), 제 4-1 단자(T41), 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)를 형성할 경우, 구리층 위에 산화막이 형성될 수 있고, 구리층 위에 직접 금층을 형성할 경우, 구리층의 확산이 발생할 수 있어, 니켈층을 중간층으로 이용한다.
또한, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)은 주파수 특성을 고려하여 원형을 기반으로 한 나선형으로 권취된 형상인 것이 바람직하다.
아울러, 제 1 권선(Coil1)의 적어도 일부는 공기공동층(20) 위에 위치하고, 제 1 권선(Coil1)의 적어도 일부는 지지층(30) 위에 위치하고, 제 2 권선(Coil2)의 적어도 일부는 공기공동층(20) 위에 위치하고, 제 2 권선(Coil2)의 적어도 일부는 지지층(30) 위에 위치한다.
또한, 제 3 권선(Coil3)의 적어도 일부는 공기공동층(20) 위에 위치하고, 제 3 권선(Coil3)의 적어도 일부는 지지층(30) 위에 위치하고, 제 4 권선(Coil4)의 적어도 일부는 공기공동층(20) 위에 위치하고, 제 4 권선(Coil4)의 적어도 일부는 지지층(30) 위에 위치한다.
일반적으로 본 발명의 칩형 인덕터(200)가 사용될 도 1과 같은 테스트용 보드(2000)의 경우, 광대역의 주파수 특성이 요구되고, 이 경우 인덕터(200)의 특성을 좌우하는 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)의 하부에 위치한 층의 유전율을 낮게 구성할 필요가 있다. 석영 재질의 기판(10)의 경우 유전율이 약 '3.8' 정도인 반면, 공기는 유전율이 '1'로 공기공동층(20)의 추가에 의해 보다 나은 광대역 주파수 특성을 구현할 수 있음을 알 수 있다.
다만, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)의 모든 부분이 공기공동층(20) 위에 위치하는 것은 설계상 불가능하므로, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)의 일부를 지지하도록 하부에 지지층(30)이 위치할 필요가 있다.
즉, 지지층(30)은, 제 1 권선(Coil1)의 일부, 제 2 권선(Coil2)의 일부, 제 3 권선(Coil3)의 일부 및 제 4 권선(Coil4)의 일부 및 제 1 권선(Coil1)의 외부로부터 일정 부분, 제 2 권선(Coil2)의 외부로부터 일정 부분, 제 3 권선(Coil3)의 외부로부터 일정 부분 및 제 4 권선(Coil4)의 외부로부터 일정 부분을 제외한 영역에 형성된다. 이에 따라, 기판(10) 위에 지지층(30)이 형성되지 않은 공기공동층(20)은, 제 1 권선(Coil1)의 일부, 제 2 권선(Coil2)의 일부, 제 3 권선(Coil3)의 일부 및 제 4 권선(Coil4)의 일부 및 제 1 권선(Coil1)의 외부로부터 일정 부분, 제 2 권선(Coil2)의 외부로부터 일정 부분, 제 3 권선(Coil3)의 외부로부터 일정 부분 및 제 4 권선(Coil4)의 외부의 일정 부분을 포함하는 원형이 되는 것이 바람직하다.
제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31), 제 4-1 단자(T41), 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 각각, 지지층(30) 위에 형성되는 것이 바람직하다.
아울러, 제 1-1 단자(T11)의 하부의 지지층(30) 영역, 제 2-1 단자(T21)의 하부의 지지층(30) 영역, 제 3-1 단자(T31)의 하부의 지지층(30) 영역 및 제 4-1 단자(T41)의 하부의 지지층(30) 영역은 각각, 제 1-2 단자(T12)의 하부의 지지층(30) 영역, 제 2-2 단자(T22)의 하부의 지지층(30) 영역, 제 3-2 단자(T32)의 하부의 지지층(30) 영역 및 제 4-2 단자(T42)의 하부의 지지층(30) 영역과 분리된 것을 특징으로 한다. 즉 이러한 분리에 의해 제 1-1 단자(T11)의 하부의 지지층(30) 영역, 제 2-1 단자(T21)의 하부의 지지층(30) 영역, 제 3-1 단자(T31)의 하부의 지지층(30) 영역 및 제 4-1 단자(T41)의 하부의 지지층(30) 영역은 각각 하나의 섬을 이루게 된다.
바람직하게는, 제 1 권선(Coil1)의 하부의 지지층(30) 영역, 제 2 권선(Coil2)의 하부의 지지층(30) 영역, 제 3 권선(Coil3)의 하부의 지지층(30) 영역 및 제 4 권선(Coil4)의 하부의 지지층(30) 영역은 각각, 제 1-2 단자(T12)의 하부의 지지층(30) 영역, 제 2-2 단자(T22)의 하부의 지지층(30) 영역, 제 3-2 단자(T32)의 하부의 지지층(30) 영역 및 제 4-2 단자(T42)의 하부의 지지층(30) 영역으로부터 제 1 권선(Coil1) 내부의 하부, 제 2 권선(Coil2) 내부의 하부, 제 3 권선(Coil3) 내부의 하부 및 제 4 권선(Coil4) 내부의 하부를 향해 형성된, 적어도 하나의 돌기(31)를 포함한다.
아울러, 인덕터(200)를 상부에서 바라본 평면시에서, 제 1 권선(Coil1)의 중심으로부터 적어도 하나의 돌기(31)의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 제 1 권선(Coil1)의 중심으로부터 제 1-2 단자(T12)를 연결한 선은, 제 1 권선(Coil1)을 일정 각도로 등분한다. 마찬가지로, 인덕터(200)를 상부에서 바라본 평면시에서, 제 2 권선(Coil2)의 중심으로부터 적어도 하나의 돌기(31)의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 제 2 권선(Coil2)의 중심으로부터 제 2-2 단자(T22)를 연결한 선은, 제 2 권선(Coil2)을 일정 각도로 등분한다. 또한, 인덕터(200)를 상부에서 바라본 평면시에서, 제 3 권선(Coil3)의 중심으로부터 적어도 하나의 돌기(31)의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 제 3 권선(Coil3)의 중심으로부터 제 3-2 단자(T32)를 연결한 선은, 제 3 권선(Coil3)을 일정 각도로 등분한다. 그리고 인덕터(200)를 상부에서 바라본 평면시에서, 제 4 권선(Coil4)의 중심으로부터 적어도 하나의 돌기(31)의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 제 4 권선(Coil4)의 중심으로부터 제 4-2 단자(T42)를 연결한 선은, 제 4 권선(Coil4)을 일정 각도로 등분한다.
즉, 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터(200)는, 적어도 하나의 돌기(31) 형상의 지지층(30)을 이용하여 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)을 공기공동층(20)에 의한 부유 상태에서 안정되게 유지되도록 할 뿐 아니라, 제 1 권선(Coil1)과 연결된 제 1-2 단자(T12), 제 2 권선(Coil2)과 연결된 제 2-2 단자(T22), 제 3 권선(Coil3)과 연결된 제 3-2 단자(T32) 및 제 4 권선(Coil4)과 연결된 제 4-2 단자(T42)도 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)을 공기공동층(20)에 의한 부유 상태에서 안정되게 유지되도록 한다.
아울러, 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31) 및 제 4-1 단자(T41)는 각각, 제 1 권선(Coil1)의 내부, 제 2 권선(Coil2)의 내부, 제 3 권선(Coil3)의 내부 및 제 4 권선(Coil4)의 내부에 위치한다. 또한, 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 각각, 제 1 권선(Coil1)의 외부, 제 2 권선(Coil2)의 외부, 제 3 권선(Coil3)의 외부 및 제 4 권선(Coil4)의 외부에 위치하는 것이 바람직하다.
구체적으로, 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 각각, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)이 서로 인접하지 않는 제 1 권선(Coil1)의 외부, 제 2 권선(Coil2)의 외부, 제 3 권선(Coil3)의 외부 및 제 4 권선(Coil4)의 외부에 위치하는 것을 특징으로 한다.
제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)를 각각, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)이 서로 인접하지 않는 제 1 권선(Coil1)의 외부, 제 2 권선(Coil2)의 외부, 제 3 권선(Coil3)의 외부 및 제 4 권선(Coil4)의 외부에 위치시키는 것에 의해 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)로부터 패드까지의 와이어의 길이를 최소화할 수 있다.
아울러, 외부 회로와 연결시, 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31) 및 제 4-1 단자(T41)는 각각, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)으로부터 출력되는 신호를 위한 출력 단자가 되고, 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 각각, 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)으로 입력되는 신호를 위한 입력 단자가 되는 것을 특징으로 한다.
도 1에서 보면, 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 반도체 장치(1000)측과 연결된 노드와 접속하고, 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31) 및 제 4-1 단자(T41)는 테스트용 보드(2000)와 연결된 노드에 접속하게 된다.
도 7은 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터(200)의 패키지 내부 예시도이다.
와이어의 길이가 길어지면 주파수 특성이 열화되는 경향이 있다. 그런데 일반적으로 테스트용 보드(2000)의 경우 테스터(3000)로 출력되는 신호의 주파수 특성에 비해 반도체 장치(1000)측으로부터 입력되는 신호의 주파수 특성이 좋을 필요가 있다. 이러한 반도체 장치(1000)측으로부터 입력되는 신호의 주파수 특성을 우수하게, 즉 제 1 권선(Coil1), 제 2 권선(Coil2), 제 3 권선(Coil3) 및 제 4 권선(Coil4)의 반사 특성을 최소화하기 위해 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)가 입력 단자로 사용되는 것이 바람직하다.
따라서, 도 7로부터 알 수 있는 바와 같이, 패키지 시, 제 1-1 단자(T11), 제 2-1 단자(T21), 제 3-1 단자(T31) 및 제 4-1 단자(T41)는 각각, 패드로부터 긴 길이의 와이어를 이용하여 와이어 본딩되고, 제 1-2 단자(T12), 제 2-2 단자(T22), 제 3-2 단자(T32) 및 제 4-2 단자(T42)는 각각, 패드로부터 보다 짧은 길이의 와이어를 이용하여 와이어 본딩되게 된다.
아울러, 본 발명의 칩형 인덕터(100, 200)는, 멤즈(MEMS) 반도체 공정을 이용하여 하나의 칩으로 제작될 수 있다.
상술한 바와 같이 본 발명의 칩형 인덕터(100, 200)에 따르면, 인덕터를 반도체 칩으로 제작하여 그 크기를 감소시킬 수 있을 뿐만 아니라, 다수의 인덕터를 하나의 기판(10)상에 제작하는 것에 의해 반도체 장치(1000)의 테스트에 최적화할 수 있음을 알 수 있다.
1000 : 반도체 장치
2000 : 테스트용 보드
3000 : 테스터
100 : 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터
200 : 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터
10 : 기판 20 : 공기공동층
30 : 지지층 31 : 돌기
Coil1 : 제 1 권선 Coil2 : 제 2 권선
Coil3 : 제 3 권선 Coil4 : 제 4 권선
T11 : 제 1-1 단자 T12 : 제 1-2 단자
T21 : 제 2-1 단자 T22 : 제 2-2 단자
T31 : 제 3-1 단자 T32 : 제 3-2 단자
T41 : 제 4-1 단자 T42 : 제 4-2 단자
2000 : 테스트용 보드
3000 : 테스터
100 : 본 발명의 바람직한 제 1 실시예에 따른 칩형 인덕터
200 : 본 발명의 바람직한 제 2 실시예에 따른 칩형 인덕터
10 : 기판 20 : 공기공동층
30 : 지지층 31 : 돌기
Coil1 : 제 1 권선 Coil2 : 제 2 권선
Coil3 : 제 3 권선 Coil4 : 제 4 권선
T11 : 제 1-1 단자 T12 : 제 1-2 단자
T21 : 제 2-1 단자 T22 : 제 2-2 단자
T31 : 제 3-1 단자 T32 : 제 3-2 단자
T41 : 제 4-1 단자 T42 : 제 4-2 단자
Claims (16)
- 인덕터에 있어서,
기판;
상기 기판 위에 위치하는 비어있는 공기공동층;
상기 기판 위에 위치하는 비전도성의 지지층; 및
제 1-1 단자와 제 1-2 단자 사이를 연결하여 형성된 제 1 권선;을 포함하되,
상기 제 1 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 1 권선의 적어도 일부는 상기 지지층 위에 위치하고,
상기 제 1-1 단자 및 상기 제 1-2 단자는, 상기 지지층 위에 형성되고,
상기 제 1-1 단자는, 상기 제 1 권선의 내부에 위치하고,
상기 제 1-2 단자는, 상기 제 1 권선의 외부에 위치하고,
상기 제 1-1 단자의 하부의 지지층 영역은, 상기 제 1-2 단자의 하부의 지지층 영역과 분리되고,
상기 지지층은, 상기 제 1-2 단자의 하부의 지지층 영역으로부터 상기 제 1 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상을 포함하고,
상기 인덕터를 상부에서 바라본 평면시에서, 상기 제 1 권선의 중심으로부터 상기 적어도 하나의 돌기 형상의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 상기 제 1 권선의 중심으로부터 상기 제 1-2 단자를 연결한 선은, 상기 제 1 권선을 일정 각도로 등분하는 것을 특징으로 하는 인덕터. - 제1항에 있어서,
상기 지지층은,
폴리이미드 재질인 것을 특징으로 하는 인덕터. - 제1항에 있어서,
상기 제 1 권선은,
상기 공기공동층 또는 상기 지지층 위에 형성된 구리층;
상기 구리층 위에 형성된 니켈층; 및
상기 니켈층 위에 형성된 금(Gold)층;을 포함하는 것을 특징으로 하는 인덕터. - 삭제
- 삭제
- 제1항에 있어서,
외부 회로와 연결시,
상기 제 1-1 단자는, 상기 제 1 권선으로부터 출력되는 신호를 위한 출력 단자가 되고,
상기 제 1-2 단자는, 상기 제 1 권선으로 입력되는 신호를 위한 입력 단자가 되는 것을 특징으로 하는 인덕터. - 삭제
- 삭제
- 인덕터에 있어서,
기판;
상기 기판 위에 위치하는 비어있는 공기공동층;
상기 기판 위에 위치하는 비전도성의 지지층;
제 1-1 단자와 제 1-2 단자 사이를 연결하여 형성된 제 1 권선;
제 2-1 단자와 제 2-2 단자 사이를 연결하여 형성된 제 2 권선;
제 3-1 단자와 제 3-2 단자 사이를 연결하여 형성된 제 3 권선; 및
제 4-1 단자와 제 4-2 단자 사이를 연결하여 형성된 제 4 권선;을 포함하되,
상기 제 1 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 1 권선의 적어도 일부는 상기 지지층 위에 위치하고,
상기 제 2 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 2 권선의 적어도 일부는 상기 지지층 위에 위치하고,
상기 제 3 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 3 권선의 적어도 일부는 상기 지지층 위에 위치하고,
상기 제 4 권선의 적어도 일부는 상기 공기공동층 위에 위치하고, 상기 제 4 권선의 적어도 일부는 상기 지지층 위에 위치하고,
상기 제 1-1 단자, 상기 제 2-1 단자, 상기 제 3-1 단자, 상기 제 4-1 단자, 상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는, 상기 지지층 위에 형성되고,
상기 제 1-1 단자의 하부의 지지층, 상기 제 2-1 단자의 하부의 지지층, 상기 제 3-1 단자의 하부의 지지층 및 상기 제 4-1 단자의 하부의 지지층 영역은 각각, 상기 제 1-2 단자의 하부의 지지층, 상기 제 2-2 단자의 하부의 지지층, 상기 제 3-2 단자의 하부의 지지층 및 상기 제 4-2 단자의 하부의 지지층 영역과 분리되고,
상기 지지층은, 상기 제 1-2 단자의 하부의 지지층 영역으로부터 상기 제 1 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상; 상기 제 2-2 단자의 하부의 지지층 영역으로부터 상기 제 2 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상; 상기 제 3-2 단자의 하부의 지지층 영역으로부터 상기 제 3 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상; 및 상기 제 4-2 단자의 하부의 지지층 영역으로부터 상기 제 4 권선 내부의 하부를 향해 형성된, 적어도 하나의 돌기 형상;을 포함하고,
상기 인덕터를 상부에서 바라본 평면시에서, 상기 제 1 권선의 중심으로부터 상기 적어도 하나의 돌기 형상의 내부의 상부 영역 또는 가장자리의 상부 영역을 연결한 선 및 상기 제 1 권선의 중심으로부터 상기 제 1-2 단자를 연결한 선은, 상기 제 1 권선을 일정 각도로 등분하는 것을 특징으로 하는 인덕터. - 삭제
- 제9항에 있어서,
상기 제 1-1 단자, 상기 제 2-1 단자, 상기 제 3-1 단자 및 상기 제 4-1 단자는 각각, 상기 제 1 권선의 내부, 상기 제 2 권선의 내부, 상기 제 3 권선의 내부 및 상기 제 4 권선의 내부에 위치하고,
상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는 각각, 상기 제 1 권선의 외부, 상기 제 2 권선의 외부, 상기 제 3 권선의 외부 및 상기 제 4 권선의 외부에 위치하는 것을 특징으로 하는 인덕터. - 제11항에 있어서,
외부 회로와 연결시,
상기 제 1-1 단자, 상기 제 2-1 단자, 상기 제 3-1 단자 및 상기 제 4-1 단자는 각각, 상기 제 1 권선, 상기 제 2 권선, 상기 제 3 권선 및 상기 제 4 권선으로부터 출력되는 신호를 위한 출력 단자가 되고,
상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는 각각, 상기 제 1 권선, 상기 제 2 권선, 상기 제 3 권선 및 상기 제 4 권선으로 입력되는 신호를 위한 입력 단자가 되는 것을 특징으로 하는 인덕터. - 삭제
- 제11항에 있어서,
상기 제 1-2 단자, 상기 제 2-2 단자, 상기 제 3-2 단자 및 상기 제 4-2 단자는 각각,
상기 제 1 권선, 상기 제 2 권선, 상기 제 3 권선 및 상기 제 4 권선이 서로 인접하지 않는 상기 제 1 권선의 외부, 상기 제 2 권선의 외부, 상기 제 3 권선의 외부 및 상기 제 4 권선의 외부에 위치하는 것을 특징으로 하는 인덕터. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160008062A KR101793469B1 (ko) | 2016-01-22 | 2016-01-22 | 칩형 인덕터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160008062A KR101793469B1 (ko) | 2016-01-22 | 2016-01-22 | 칩형 인덕터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170088129A KR20170088129A (ko) | 2017-08-01 |
| KR101793469B1 true KR101793469B1 (ko) | 2017-11-03 |
Family
ID=59650348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160008062A Active KR101793469B1 (ko) | 2016-01-22 | 2016-01-22 | 칩형 인덕터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101793469B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277693A (ja) * | 1999-03-23 | 2000-10-06 | Memscap | 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法 |
| KR100368930B1 (ko) * | 2001-03-29 | 2003-01-24 | 한국과학기술원 | 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법 |
| JP2007271496A (ja) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
2016
- 2016-01-22 KR KR1020160008062A patent/KR101793469B1/ko active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277693A (ja) * | 1999-03-23 | 2000-10-06 | Memscap | 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法 |
| KR100368930B1 (ko) * | 2001-03-29 | 2003-01-24 | 한국과학기술원 | 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법 |
| JP2007271496A (ja) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170088129A (ko) | 2017-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190540B1 (ko) | 전자 프로브_테스트 장치_ | |
| US7598836B2 (en) | Multilayer winding inductor | |
| KR101478722B1 (ko) | 인덕턴스 소자, 인덕턴스 소자를 포함하는 필터 소자 및인덕턴스 소자를 포함하는 잡음 필터 | |
| JP2020205342A (ja) | チップ部品 | |
| JP2013520031A (ja) | 直列接続のインダクターを有する集積回路 | |
| JP5603788B2 (ja) | コイルおよびその製造方法 | |
| US10192676B2 (en) | Noise filter, multistage-connection LC filter, and medical instrument | |
| US11783995B2 (en) | Inductor component | |
| US7420452B1 (en) | Inductor structure | |
| US7750784B2 (en) | Inductor structure | |
| US20170194089A1 (en) | Coil component | |
| US12154708B2 (en) | Inductor device | |
| US12112875B2 (en) | Integrated circuit | |
| US8722443B2 (en) | Inductor structures for integrated circuit devices | |
| KR101793469B1 (ko) | 칩형 인덕터 | |
| US7312683B1 (en) | Symmetrical inductor | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| CN100511640C (zh) | 具有多重导线结构的螺旋电感元件 | |
| US10103217B2 (en) | Semiconductor device having inductor | |
| JP7255212B2 (ja) | アンテナ装置、及び、アンテナ装置の製造方法 | |
| US20020097128A1 (en) | Electronic component and method of manufacturing | |
| KR101652704B1 (ko) | 인덕터를 포함하는 전자 부품 | |
| CN1929134B (zh) | 芯片内建电感元件 | |
| US20050151612A1 (en) | Symmetrical inductor | |
| TWI329920B (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160122 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20170419 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20171030 |
|
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20171030 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20171030 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20201014 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20211020 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221025 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240927 Start annual number: 8 End annual number: 8 |