[go: up one dir, main page]

KR101787871B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR101787871B1
KR101787871B1 KR1020160014650A KR20160014650A KR101787871B1 KR 101787871 B1 KR101787871 B1 KR 101787871B1 KR 1020160014650 A KR1020160014650 A KR 1020160014650A KR 20160014650 A KR20160014650 A KR 20160014650A KR 101787871 B1 KR101787871 B1 KR 101787871B1
Authority
KR
South Korea
Prior art keywords
shielding film
electromagnetic shielding
circuit board
molding
molding part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160014650A
Other languages
Korean (ko)
Other versions
KR20170093362A (en
Inventor
최욱
이영우
김병진
이재웅
방동현
조은나라
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020160014650A priority Critical patent/KR101787871B1/en
Publication of KR20170093362A publication Critical patent/KR20170093362A/en
Application granted granted Critical
Publication of KR101787871B1 publication Critical patent/KR101787871B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 내부 전자파 쉴드막과 외부 전자파 쉴드막을 구비하여, 반도체 디바이스 내부에 포함된 다수의 반도체 다이 사이의 전자파 간섭 현상과, 외부 반도체 디바이스간의 전자파 간섭 현상을 방지할 수 있고, 전자파 쉴드막을 몰딩에 의해서 형성할 수 있으므로, 제조 공정을 간소화 하는데 있다.
이를 위해 본 발명은 회로기판과, 회로기판에 전기적으로 접속된 복수의 반도체 다이와, 복수의 반도체 다이를 각각 몰딩하는 몰딩부 및, 몰딩부를 덮도록 형성된 외부 전자파 쉴드막과, 복수의 반도체 다이를 감싸는 몰딩부 사이에 개재된 내부 전자파 쉴드막으로 이루어진 전자파 쉴드막을 포함하며, 외부 전자파 쉴드막과 내부 전자파 쉴드막은 동일한 재질로 이루어진 반도체 디바이스 및 그 제조 방법을 개시한다. The present invention relates to a semiconductor device and a method of manufacturing the same, and an object of the present invention is to provide an internal electromagnetic shielding film and an external electromagnetic shielding film which are capable of preventing electromagnetic wave interference between a plurality of semiconductor dies included in a semiconductor device, Electromagnetic wave interference between devices can be prevented, and the electromagnetic shielding film can be formed by molding, thereby simplifying the manufacturing process.
A plurality of semiconductor dies electrically connected to the circuit board; a molding part molding each of the plurality of semiconductor dies; an external electromagnetic shielding film formed so as to cover the molding part; And an electromagnetic wave shielding film composed of an inner electromagnetic shielding film interposed between the molding portions, wherein the outer electromagnetic shielding film and the inner electromagnetic shielding film are made of the same material, and a manufacturing method thereof.

Description

반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a semiconductor device,

본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof.

각종 전자기기에는 다양한 구조로 제조된 다수 개의 반도체 패키지뿐만 아니라, 각종 신호 교환용 전자소자들이 집적화되어 설치되어 있기 때문에, 반도체 소자와 전자소자들은 전기적인 작동 중에 전자파를 발산시키는 것으로 알려져 있다.BACKGROUND ART [0002] Various electronic devices are known to radiate electromagnetic waves during electrical operation because a plurality of semiconductor packages manufactured in various structures, as well as various signal exchange electronic devices are integrated and installed.

일반적으로, 전자파는 전계(electric field)와 자계(magnetic field)의 합성파로 정의 되며, 도체에 흐르는 전류에 의해서 형성되는 전계와 자계에 의해서 전자파가 발생될 수 있다.Generally, an electromagnetic wave is defined as a composite wave of an electric field and a magnetic field, and an electromagnetic wave can be generated by an electric field and a magnetic field formed by a current flowing in a conductor.

이러한 전자파들은 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 디바이스 및 전자 소자들로부터 발산될 수 있으며, 그 주변에 인접하여 실장된 반도체 디바이스까지 직간접으로 영향을 미치게 되어 손상을 입힐 수 있다.These electromagnetic waves can be emitted from the semiconductor devices and the electronic devices mounted at narrow intervals on the mother board of various electronic devices and can directly or indirectly affect the semiconductor devices mounted adjacent to the periphery of the electronic devices.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 내부 전자파 쉴드막과 외부 전자파 쉴드막을 구비하여, 반도체 디바이스 내부에 포함된 다수의 반도체 다이 사이의 전자파 간섭 현상과, 외부 반도체 디바이스간의 전자파 간섭 현상을 방지할 수 있는 반도체 디바이스 및 그 제조 방법를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-described problems of the prior art, and it is an object of the present invention to provide a semiconductor device having an internal electromagnetic shielding film and an external electromagnetic shielding film, And to prevent a phenomenon of electromagnetic wave interference between devices, and a manufacturing method thereof.

또한, 본 발명의 다른 목적은 전자파 쉴드막을 몰딩에 의해서 형성할 수 있으므로, 제조 공정을 간소화 할 수 있는 반도체 디바이스 및 그 제조 방법를 제공하는데 있다.It is another object of the present invention to provide a semiconductor device and a manufacturing method thereof that can simplify the manufacturing process since the electromagnetic wave shielding film can be formed by molding.

본 발명에 의한 반도체 디바이스 및 그 제조 방법은 회로기판과, 상기 회로기판에 전기적으로 접속된 복수의 반도체 다이와, 상기 복수의 반도체 다이를 각각 몰딩하는 몰딩부 및, 상기 몰딩부를 덮도록 형성된 외부 전자파 쉴드막과, 상기 복수의 반도체 다이를 감싸는 몰딩부 사이에 개재된 내부 전자파 쉴드막으로 이루어진 전자파 쉴드막을 포함하며, 상기 외부 전자파 쉴드막과 상기 내부 전자파 쉴드막은 동일한 재질로 이루어질 수 있다.A semiconductor device and a method of manufacturing the same according to the present invention include a circuit board, a plurality of semiconductor dies electrically connected to the circuit board, a molding unit molding the plurality of semiconductor dies, and an external electromagnetic shield And an electromagnetic wave shielding film composed of an inner electromagnetic shielding film interposed between the film and the moldings surrounding the plurality of semiconductor dies. The outer electromagnetic shielding film and the inner electromagnetic shielding film may be made of the same material.

상기 몰딩부는 상면과, 상기 상면의 반대면이며 상기 회로기판과 접촉된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하며, 상기 외부 전자파 쉴드막은 상기 몰딩부의 상기 상면과 상기 측면 덮도록 형성될 수 있다.Wherein the molding part includes an upper surface, a lower surface that is opposite to the upper surface, a lower surface that is in contact with the circuit board, and a side surface that connects the lower surface and the upper surface, and the external electromagnetic shielding film is formed to cover the upper surface and the side surface of the molding part .

상기 내부 전자파 쉴드막은 상기 몰딩부의 상면에서 하면방향으로 형성된 트렌치를 모두 채우도록 형성되며, 상기 회로기판과 전기적으로 접속될 수 있다.The internal electromagnetic shielding film is formed to fill the trenches formed in the lower surface of the upper surface of the molding part, and may be electrically connected to the circuit board.

상기 회로기판은 다수의 제1배선패턴이 형성된 상면과, 상기 상면의 반대면이며 다수의 제2배선패턴이 형성된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하며, 상기 회로기판의 측면은 상기 몰딩부의 측면을 덮는 상기 외부 전자파 쉴드막의 측면과 동일한 평면을 이루질 수 있다.Wherein the circuit board includes a top surface on which a plurality of first wiring patterns are formed, a bottom surface opposite to the top surface and having a plurality of second wiring patterns formed thereon, and a side surface connecting the bottom surface and the top surface, May be flush with the side surface of the external electromagnetic shielding film covering the side surface of the molding part.

상기 회로기판은 다수의 제1배선패턴이 형성된 상면과, 상기 상면의 반대면이며 다수의 제2배선패턴이 형성된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하며, 상기 외부 전자파 쉴드막은 상기 회로 기판의 측면도 덮을 수 있다. Wherein the circuit board includes an upper surface on which a plurality of first wiring patterns are formed, a lower surface opposite to the upper surface and having a plurality of second wiring patterns formed thereon, and a side surface connecting the lower surface and the upper surface, The side surface of the circuit board can be covered.

상기 회로기판의 상기 제2배선패턴과 전기적으로 접속된 도전성 범프를 더 포함할 수 있다. And a conductive bump electrically connected to the second wiring pattern of the circuit board.

상기 회로기판의 측면과 상기 몰딩부의 측면은 동일한 평면을 이룰 수 있다.The side surface of the circuit board and the side surface of the molding portion may be flush with each other.

상기 몰딩부는 상기 측면이 상기 상면으로부터, 상기 하면을 향하여 직각 방향으로 연장되며, 상기 트렌치도 상기 상면으로부터 상기 하면을 향하여 직각방향으로 형성될 수 있다.The molding portion may extend in a direction perpendicular to the lower surface from the upper surface, and the trench may be formed in a direction perpendicular to the lower surface from the upper surface.

상기 몰딩부는 상기 측면의 상부에, 상기 상면과 평행한 적어도 하나의 단차부가 구비되고, 상기 트렌치의 상부에도 상기 상면과 평행한 적어도 하나의 단차부가 구비되며, 상기 단차부에 의해서 상기 몰딩부의 상면이 상기 하면에 비해서 더 작을 수 있다. The molding part has at least one stepped part parallel to the upper surface on the side surface and at least one stepped part parallel to the upper surface of the trenched part. And may be smaller than the lower surface.

상기 몰딩부는 상기 측면이 상기 상면으로부터, 상기 하면을 향하여 직각보다 큰 각 방향으로 연장되어, 경사면으로 이루어지고, 상기 트렌치도 상기 상면으로부터 상기 하면을 향하여 직각보다 큰 각 방향으로 형성되어, 경사면을 갖을 수 있다.Wherein the molding portion is formed of an inclined surface extending in an angular direction larger than a right angle from the upper surface toward the lower surface from the upper surface and the trench is formed in an angular direction larger than a right angle from the upper surface toward the lower surface, .

또한 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 회로기판과, 상기 회로기판에 전기적으로 접속된 복수의 반도체 다이와, 상기 복수의 반도체 다이를 각각 몰딩하는 몰딩부 및, 상기 몰딩부를 덮도록 형성된 외부 전자파 쉴드막과 상기 복수의 반도체 다이를 감싸는 몰딩부 사이에 개재된 내부 전자파 쉴드막으로 이루어진 전자파 쉴드막을 포함하고, 상기 몰딩부는 상면과 상기 상면의 반대면이며 상기 회로기판과 접촉된 하면과 상기 하면과 상면 사이를 연결하는 측면을 포함하고, 상기 외부 전자파 쉴드막은 상기 몰딩부의 상기 상면을 덮는 제2전자파 쉴드막과 상기 몰딩부의 상기 측면 덮도록 형성된 제1전자파 쉴드막을 포함하며, 상기 내부 전자파 쉴드막과, 상기 제1전자파 쉴드막은 동일한 재질로 이루어질 수 있다.The present invention also provides a semiconductor device and a method of manufacturing the same. The semiconductor device includes a circuit board, a plurality of semiconductor dies electrically connected to the circuit board, a molding unit molding the plurality of semiconductor dies, And an electromagnetic shielding film composed of an inner electromagnetic shielding film interposed between the shielding film and a molding part surrounding the plurality of semiconductor dies, wherein the molding part is opposite to the upper surface and the upper surface, Wherein the external electromagnetic shielding film includes a second electromagnetic shielding film covering the upper surface of the molding part and a first electromagnetic shielding film formed to cover the side surface of the molding part, , The first electromagnetic shielding film may be made of the same material.

또한 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 회로기판에 복수의 반도체 다이가 전기적으로 접속되도록 안착시키는 단계와, 상기 복수의 반도체 다이를 모두 덮도록 몰딩부를 형성하는 단계와, 상기 몰딩부에 트렌치를 형성하여 상기 회로기판의 상면을 외부로 노출시키며, 상기 몰딩부와 상기 회로기판을 소잉하여 적어도 두 개의 반도체 다이를 포함하는 개별 반도체 디바이스로 분리하는 단계와, 상기 개별 반도체 디바이스를 캐리어의 상면에 서로 이격되도록 배치하는 단계와, 상기 트렌치를 모두 채우고, 상기 개별 반도체 디바이스의 이격된 공간내를 모두 채우며, 상기 몰딩부의 상면을 덮도록 전자파 쉴드막을 몰딩에 의해 형성하는 단계 및, 상기 몰딩부 및 상기 회로기판의 측면에 전자파 쉴드막이 남아 있도록 상기 개별 반도체 디바이스 사이에 개재된 상기 전자파 쉴드막을 다이싱하는 단계를 포함하며, 상기 트렌치를 채우는 전자파 쉴드막은 상기 개별 반도체 디바이스에서 상기 두 개의 반도체 다이 사이에 개재될 수 있다.The present invention also provides a method of manufacturing a semiconductor device and a method of manufacturing the same, the method comprising the steps of: placing a plurality of semiconductor dies on a circuit board so as to be electrically connected; forming a molding portion covering all of the plurality of semiconductor dies; And exposing the top surface of the circuit board to the outside, sowing the molding part and the circuit board to separate into separate semiconductor devices comprising at least two semiconductor dies; Forming an electromagnetic wave shielding film by a molding so as to cover the upper surface of the molding part, filling the trenches with all of the spaced apart spaces of the individual semiconductor devices, and forming the electromagnetic shielding film by molding; And the electromagnetic shielding film is left on the side surface of the circuit board. And dicing the electromagnetic shielding film interposed between the vias, wherein an electromagnetic shielding film filling the trenches can be interposed between the two semiconductor dies in the discrete semiconductor device.

상기 전자파 쉴드막을 다이싱하기 이전에, 상기 캐리어를 제거하여 상기 회로기판의 하면을 외부로 노출시킨 후, 상기 회로기판과 전기적으로 접속되도록 하면에 도전성 범프를 형성하는 단계를 더 포함할 수 있다.The method may further include forming the conductive bump on the lower surface of the circuit board after the carrier is removed to expose the circuit board after the electromagnetic shielding film is diced and electrically connected to the circuit board.

상기 전자파 쉴드막은 상기 회로기판의 측면과, 상기 몰딩부의 측면과 상면을 덮도록 형성된 외부 전자파 쉴드막과, 상기 트렌치 내부를 채우는 내부 전자파 쉴드막으로 이루어질 수 있다.The electromagnetic shielding film may include an external electromagnetic shielding film formed to cover a side surface of the circuit board, a side surface and an upper surface of the molding body, and an internal electromagnetic shielding film filling the inside of the trench.

상기 외부 전자파 쉴드막과 상기 내부 전자파 쉴드막은 트랜스퍼 몰딩에 의해 한 번에 형성된 후, 경화될 수 있다.The external electromagnetic shielding film and the internal electromagnetic shielding film may be formed at one time by transfer molding and then cured.

또한 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 회로기판에 복수의 반도체 다이가 전기적으로 접속되도록 안착시키는 단계와, 상기 복수의 반도체 다이를 모두 덮도록 몰딩부를 형성하는 단계와, 상기 몰딩부에서 상기 복수의 반도체 다이 사이에 각각 트렌치가 위치하도록 형성하여 상기 회로기판의 상면을 외부로 노출시키는 단계와, 상기 트렌치를 모두 채우고, 상기 몰딩부의 상면을 모두 덮도록 전자파 쉴드막을 형성하는 단계 및, 상기 몰딩부의 측면에 전자파 쉴드막이 남아 있도록, 상기 트렌치에 개재된 상기 전자파 쉴드막과 상기 회로기판을 다이싱하여, 적어도 두 개의 상기 반도체 다이를 포함하는 개별 반도체 디바이스로 분리하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a semiconductor device and a method of manufacturing the same, the method comprising the steps of: placing a plurality of semiconductor dies on a circuit board so as to be electrically connected; forming a molding portion covering all of the plurality of semiconductor dies; Forming an electromagnetic wave shielding film so as to cover all of the upper surfaces of the molding part, filling the trenches with the trench, and forming the electromagnetic shielding film so as to cover all the upper surfaces of the molding part, And separating the electromagnetic shielding film interposed in the trench and the circuit board into individual semiconductor devices including at least two semiconductor dies so that the electromagnetic shielding film remains on the side surfaces of the trenches.

상기 전자파 쉴드막을 다이싱하기 이전에, 상기 캐리어를 제거하여 상기 회로기판의 하면을 외부로 노출시킨 후, 상기 회로기판과 전기적으로 접속되도록 하면에 도전성 범프를 형성하는 단계를 더 포함할 수 있다.The method may further include forming the conductive bump on the lower surface of the circuit board after the carrier is removed to expose the circuit board after the electromagnetic shielding film is diced and electrically connected to the circuit board.

상기 전자파 쉴드막은 상기 몰딩부의 측면과 상면을 덮도록 형성된 외부 전자파 쉴드막과, 상기 트렌치 내부를 채우는 내부 전자파 쉴드막으로 이루어질 수 있다.The electromagnetic shielding film may include an external electromagnetic shielding film formed to cover the side surface and the upper surface of the molding part, and an internal electromagnetic shielding film filling the inside of the trench.

상기 외부 전자파 쉴드막과 상기 내부 전자파 쉴드막은 트랜스퍼 몰딩에 의해 한 번에 형성된 후, 경화될 수 있다.The external electromagnetic shielding film and the internal electromagnetic shielding film may be formed at one time by transfer molding and then cured.

상기 전자파 쉴드막 형성 단계는 상기 트렌치를 모두 채우도록 스크린 프린팅에 의해서 제1전자파 쉴드막을 형성한 후, 상기 몰딩부의 상면과 상기 제1전자파 쉴드막의 상면을 덮도록 몰딩 또는 스퍼터링에 의해 제2전자파 쉴드막을 형성할 수 있다.The electromagnetic shielding film forming step may include forming a first electromagnetic shielding film by screen printing to fill the trenches and then molding or sputtering the upper surface of the molding part and the upper surface of the first electromagnetic shielding film to form a second electromagnetic shielding A film can be formed.

본 발명에 의한 반도체 디바이스 및 그 제조 방법는 내부 전자파 쉴드막과 외부 전자파 쉴드막을 구비하여, 반도체 디바이스 내부에 포함된 다수의 반도체 다이 사이의 전자파 간섭 현상과, 외부 반도체 디바이스간의 전자파 간섭 현상을 방지할 수 있게 된다.A semiconductor device and a method of manufacturing the same according to the present invention include an internal electromagnetic shielding film and an external electromagnetic shielding film to prevent electromagnetic wave interference between a plurality of semiconductor dies included in a semiconductor device and electromagnetic wave interference between external semiconductor devices .

또한 본 발명에 의한 반도체 디바이스 및 그 제조 방법는 전자파 쉴드막을 몰딩에 의해서 형성할 수 있으므로, 제조 공정을 간소화 할 수 있게 된다.Further, according to the semiconductor device and the manufacturing method thereof according to the present invention, since the electromagnetic wave shielding film can be formed by molding, the manufacturing process can be simplified.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 2a 내지 2g는 도 1의 반도체 디바이스의 제조 방법의 각 단계에 대한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스을 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스을 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 6a 내지 6d는 도 5의 반도체 디바이스의 제조 방법의 각 단계에 대한 단면도이다.
도 7a 내지 7e는 도 5에 반도체 디바이스의 제조 방법의 각 단계에 대한 다른예의 단면도이다. 1 is a flowchart showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
2A to 2G are sectional views of respective steps of the method for manufacturing the semiconductor device of FIG.
3 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a semiconductor device according to another embodiment of the present invention.
5 is a flowchart showing a method of manufacturing a semiconductor device according to another embodiment of the present invention.
6A to 6D are cross-sectional views of respective steps of the method for manufacturing the semiconductor device of FIG.
7A to 7E are cross-sectional views of another example of each step of the method for manufacturing a semiconductor device in Fig.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.

또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.In the following drawings, thickness and size of each layer are exaggerated for convenience and clarity of description, and the same reference numerals denote the same elements in the drawings. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items. In the present specification, the term " connected "means not only the case where the A member and the B member are directly connected but also the case where the C member is interposed between the A member and the B member and the A member and the B member are indirectly connected do.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.

"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용된다. 이러한 공간에 관련된 용어는 반도체 디바이스의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 반도체 디바이스가 뒤집어지면, "하부" 또는 "아래"로 설명된 요소는 "상부" 또는 "위에"로 된다. It is to be understood that the terms related to space such as "beneath," "below," "lower," "above, But is used for an easy understanding of other elements or features. The term related to such a space is for easy understanding of the present invention depending on various process states or usage states of semiconductor devices, and is not intended to limit the present invention. For example, if the semiconductor device in the figures is inverted, the elements described as "lower" or "lower" will be "upper" or "above."

도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도가 도시되어 있다. 도 1에서 도시된 바와 같이 반도체 디바이스의 제조 방법은 반도체 다이 어태치 단계(S1), 몰딩부 형성 단계(S2), 트렌치 형성 단계(S3), 반도체 디바이스 어태치 단계(S4), 전자파 쉴드막 형성 단계(S5), 도전성 범프 형성 단계(S6) 및 싱귤레이션 단계(S7)를 포함할 수 있다.Referring to FIG. 1, there is shown a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1, a method of manufacturing a semiconductor device includes a semiconductor die attach step S1, a molding part forming step S2, a trench forming step S3, a semiconductor device attaching step S4, Step S5, conductive bump forming step S6, and singulation step S7.

또한 도 2a 내지 도 2g를 참조하면, 도 1의 반도체 디바이스(100)의 제조 방법의 각 단계에 대한 단면도가 도시되어 있다. 이하에서는 반도체 디바이스(100)의 제조 방법을 도 1 및 도 2a 내지 도 2g를 참조하여 설명하고자 한다.2A to 2G, a cross-sectional view of each step of the method of manufacturing the semiconductor device 100 of FIG. 1 is shown. Hereinafter, a method of manufacturing the semiconductor device 100 will be described with reference to FIGS. 1 and 2A to 2G.

도 2a에 도시된 바와 같이, 반도체 다이 어태치 단계(S1)에서는 회로기판(110)상에, 상기 회로기판(110)과 전기적으로 접속되도록 복수의 반도체 다이(120)를 안착시킨다.2A, in a semiconductor die attach step S1, a plurality of semiconductor dies 120 are seated on a circuit board 110 so as to be electrically connected to the circuit board 110. As shown in Fig.

상기 회로기판(110)은 판형상으로 상면(110a)과 상면(110a)의 반대면인 하면(120b)을 갖는다. 상기 회로기판(110)은 평평한 절연체(111)를 중심으로, 그 내부 및/또는 표면에 형성된 다수의 배선패턴(112,113)을 포함한다. 상기 회로기판(110)은 상면(110a)에 형성된 다수의 제1배선패턴(112)과 하면(110b)에 형성된 다수의 제2배선패턴(113)을 포함한다. 또한 상기 회로기판(110)의 상면(110a)에 형성된 제1배선패턴(112)과 하면(110b)에 형성된 제2배선 패턴(113)사이를 전기적으로 연결하는 도전성 패턴(114)을 더 포함할 수 있다. 상기 도전성 패턴(114)은 회로기판(110)의 상면(110a)과 하면(110b)사이를 관통하거나, 복층으로 형성된 다수의 배선 패턴 사이를 연결하도록 일부 관통하는 구조로 형성될 수 있다. 즉, 도전성 패턴(114)은 회로기판(110)이 단층일 경우 제1배선패턴(112)과 제2배선패턴(113)사이를 직접 연결할 수도 있고, 추가적인 도전성 패턴(114)과 추가적인 배선패턴을 통해 연결될 수도 있다. 즉, 회로기판(110)의 절연체(111)에 형성된 제1배선패턴(112), 제2배선패턴(113) 및 도전성 패턴(114)는 다양한 구조와 형태로 실시될 수 있으며, 여기서 그 형태와 구조를 한정하는 것은 아니다.The circuit board 110 has a top surface 110a and a bottom surface 120b opposite to the top surface 110a. The circuit board 110 includes a plurality of wiring patterns 112 and 113 formed on the inside and / or the surface thereof with a flat insulator 111 as a center. The circuit board 110 includes a plurality of first wiring patterns 112 formed on an upper surface 110a and a plurality of second wiring patterns 113 formed on a lower surface 110b. And a conductive pattern 114 electrically connecting the first wiring pattern 112 formed on the upper surface 110a of the circuit board 110 and the second wiring pattern 113 formed on the lower surface 110b . The conductive pattern 114 may be formed to penetrate between the upper surface 110a and the lower surface 110b of the circuit board 110 or partially penetrate to connect a plurality of wiring patterns formed in a plurality of layers. That is, the conductive pattern 114 may directly connect the first wiring pattern 112 and the second wiring pattern 113 when the circuit board 110 is a single layer, and may further connect the additional conductive pattern 114 and the additional wiring pattern Lt; / RTI > That is, the first wiring pattern 112, the second wiring pattern 113, and the conductive pattern 114 formed on the insulator 111 of the circuit board 110 can be implemented in various structures and forms, But does not limit the structure.

상기 회로기판(110)은 경성인쇄회로기판, 연성인쇄회로기판, 세라믹회로기판, 인터포저 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 경성인쇄회로기판은 주로 페놀 수지 또는 에폭시 수지를 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 연성인쇄회로기판은 폴리이미드 수지를 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 세라믹회로기판은 주로 세라믹을 기본 재료로 하여, 그 표면 및/또는 내측에 다수의 배선 패턴이 형성된 형태를 할 수 있다. 인터포저는 실리콘 기반 인터포저이거나 또는 유전체 기반 인터포저일 수 있다. 이밖에도 본 발명에서는 다양한 종류의 회로기판(110)이 이용될 수 있으며, 본 발명에서 회로기판(110)의 종류가 한정되지 않는다.The circuit board 110 may be any one selected from a rigid printed circuit board, a flexible printed circuit board, a ceramic circuit board, an interposer, and the like. The rigid printed circuit board can be formed mainly of a phenol resin or an epoxy resin as a base material and having a plurality of wiring patterns formed on the surface and / or inside thereof. The flexible printed circuit board may be formed by using a polyimide resin as a base material and having a plurality of wiring patterns formed on the surface and / or inside thereof. The ceramic circuit board may be formed mainly of ceramics as a base material and having a plurality of wiring patterns formed on its surface and / or inside. The interposer may be a silicon based interposer or a dielectric based interposer. In addition, various kinds of circuit boards 110 may be used in the present invention, and the type of the circuit board 110 is not limited in the present invention.

상기 복수의 반도체 다이(120)는 회로기판(110)의 제1배선 패턴(112)과 전기적으로 접속되도록 회로기판(110)의 상면(110a)에 서로 이격되도록 안착된다. 상기 복수의 반도체 다이(120)는 플립칩(flip chip) 타입으로, 마이크로 범프(121)를 통하여 회로기판(110)의 제1배선 패턴(112)과 전기적으로 접속될 수 있다. 상기 반도체 다이(120)는 본드 패드를 구비하고 와이어 본딩을 통해 제1배선패턴(112)과 연결될 수도 있으며, 본 발명에서 반도체 다이(120)와 제1배선패턴(112)사이의 연결 관계를 한정하는 것은 아니다. 상기 복수의 반도체 다이(120)는, 예를 들면, 매스 리플로우(mass reflow) 방식, 열적 압착(thermal compression) 방식 또는 레이저 본딩 방식에 의해 회로기판(110)의 제1배선 패턴(112)에 전기적으로 접속될 수 있다. 또한 상기 복수의 반도체 다이(120)는 다수개가 수직 방향으로 더 구비될 수 있음은 당연하다. 또한 도 2a에서 회로기판(110)에 수평방향으로 안착된 복수의 반도체 다이(120)는 2개로 도시하였으나, 수평 방향으로 서로 이격되도록 복수개 구비할 수 있으며, 반도체 디바이스(100)에 따라 다양하게 변경 가능하고 본 발명에서 이를 한정하는 것은 아니다. The plurality of semiconductor dies 120 are seated on the upper surface 110a of the circuit board 110 so as to be electrically connected to the first wiring patterns 112 of the circuit board 110. [ The plurality of semiconductor dies 120 may be flip chip type and may be electrically connected to the first wiring patterns 112 of the circuit board 110 through the micro bumps 121. The semiconductor die 120 may include a bond pad and may be connected to the first wiring pattern 112 through wire bonding. In the present invention, the connection relationship between the semiconductor die 120 and the first wiring pattern 112 is limited It does not. The plurality of semiconductor dies 120 are connected to the first wiring pattern 112 of the circuit board 110 by a mass reflow method, a thermal compression method, or a laser bonding method, for example. And can be electrically connected. It should be appreciated that a plurality of semiconductor dies 120 may be further provided in the vertical direction. Although a plurality of semiconductor dies 120 are horizontally mounted on the circuit board 110 in FIG. 2A, the plurality of semiconductor dies 120 may be separated from each other in the horizontal direction, and may be variously changed according to the semiconductor device 100 And are not intended to limit the present invention.

더욱이, 반도체 다이(120)는 반도체 웨이퍼로부터 분리된 집적 회로 칩을 포함할 수 있다. 또한, 반도체 다이(120)는, 예를 들면, 중앙처리장치(CPUs), 디지털 신호 프로세서(DSPs), 네트워크프로세서, 파워 매니지먼트 유닛, 오디오 프로세서, RF 회로, 와이어리스 베이스밴드 시스템 온 칩(SoC) 프로세서, 센서 및 주문형 집적 회로들과 같은 전기적 회로를 포함할 수 있다.Moreover, the semiconductor die 120 may comprise an integrated circuit chip separate from the semiconductor wafer. The semiconductor die 120 may also include other components such as, for example, central processing units (CPUs), digital signal processors (DSPs), network processors, power management units, audio processors, RF circuits, , Sensors, and electrical circuits such as application specific integrated circuits.

여기서, 반도체 다이(120)의 마이크로 범프(121)는 솔더볼과 같은 도전성 볼, 카파 필라와 같은 도전성 필라, 및/또는 카파 필라 위에 솔더 캡이 형성된 도전성 포스트를 포함하는 개념이다.Here, the micro bumps 121 of the semiconductor die 120 are a concept that includes a conductive ball such as a solder ball, a conductive pillar such as a kappa pillar, and / or a conductive post on which a solder cap is formed.

도 2b에 도시된 바와 같이 몰딩부 형성 단계(S2)에서는 회로기판(110)의 상면(110a)에 안착된 복수의 반도체 다이(120)를 모두 덮도록, 회로기판(110)의 상면(110a)상에 몰딩부(130)를 형성한다. 이와 같은 몰딩부(130)는 회로기판(110) 상에 안착된 반도체 다이(120)를 모두 감쌈으로써, 반도체 다이(120)를 외부의 기계적/전기적/화학적 오염이나 충격으로부터 보호할 수 있다. 이와같은 몰딩부(130)는 반도체 다이(120)와 회로기판(110) 사이에도 충진될 수 있다.(이를 몰디드 언더필(Molded UnderFill)이라 한다) 물론, 경우에 따라 반도체 다이(120)와 회로기판(110) 사이에는 언더필(미도시)이 먼저 충진될 수도 있다. The upper surface 110a of the circuit board 110 is covered with the plurality of semiconductor dies 120 mounted on the upper surface 110a of the circuit board 110 in the molding part forming step S2 as shown in FIG. The molding part 130 is formed. Such a molding part 130 can protect the semiconductor die 120 from external mechanical / electrical / chemical contamination or impact by wrapping all of the semiconductor die 120 seated on the circuit board 110. Such a molding part 130 may also be filled between the semiconductor die 120 and the circuit board 110 (this is referred to as molded underfill). Of course, the semiconductor die 120 and circuit Between the substrates 110, an underfill (not shown) may be filled first.

또한, 몰딩부(130)는, 예를 들면, 에폭시 몰딩 컴파운드, 에폭시 레진 몰딩 컴파운드와 같은 인캡슐란트에 의해 형성될 수 있으며, 대표적으로 트랜스퍼 몰딩, 컴프레션 몰딩 또는 인젝션 몰딩에 의해 형성될 수 있다. 그러나 본 발명에서 이러한 몰딩부(130)의 재료 및 형성 방법을 한정하는 것은 아니다.The molding part 130 may be formed of an encapsulant such as an epoxy molding compound or an epoxy resin molding compound and may be formed by transfer molding, compression molding or injection molding. However, the material and the forming method of the molding part 130 are not limited in the present invention.

도 2c에 도시된 바와 같이 트렌치 형성 단계(S3)에서는 레이저(Laser)에 의해 몰딩부(130)에 트렌치(131)를 형성하여, 회로기판(110)의 상면(110a)을 외부로 노출시킨다. 상기 트렌치(131)는 몰딩부(130)의 상면(130a)으로부터 회로기판(110)의 상면(110a)과 접촉된 하면(130b)방향으로 대략 수직하게 형성될 수 있다. 상기 트렌치(131)는 복수의 반도체 다이(120)사이에 위치하도록 형성될 수 있다. 이때 회로기판(110)의 제1배선패턴(112)이 상기 트렌치(131)를 통해 외부로 노출될 수 있으며, 노출된 제1배선패턴(112)은 반도체 디바이스(100)의 접지 또는 외부의 접지와 전기적으로 연결될 수 있다. 또한 상기 트렌치(131)가 형성될 때, 다수의 반도체 디바이스는 개별 반도체 디바이스(100x)로 분리될 수 있다. 즉, 트렌치 형성 단계(S3)에서는 상기 몰딩부(130) 및 회로기판(110)을 소잉하여, 적어도 2개의 반도체 다이(120)를 포함하는 개별 반도체 디바이스(100x)로 각각 분리한다. 이때 개별 반도체 디바이스(100x)는 2개의 반도체 다이(120)를 분리하는 적어도 하나의 트렌치(131)를 구비할 수 있다. 또한 반도체 디바이스(100x)는 몰딩부(130)에 구비된 트렌치(131)에 의해서, 몰딩부(130)가 회로기판(110)에 안착된 각각의 반도체 다이(120)을 개별적으로 감싸는 형태를 가질 수 있다. As shown in FIG. 2C, in the trench forming step S3, a trench 131 is formed in the molding part 130 by laser to expose the top surface 110a of the circuit board 110 to the outside. The trench 131 may be formed substantially perpendicular to the upper surface 130a of the molding part 130 in the direction of the lower surface 130b in contact with the upper surface 110a of the circuit board 110. [ The trenches 131 may be formed to be located between the plurality of semiconductor dies 120. The first wiring pattern 112 of the circuit board 110 may be exposed to the outside through the trench 131 and the exposed first wiring pattern 112 may be exposed to the ground of the semiconductor device 100, As shown in FIG. Also, when the trenches 131 are formed, a plurality of semiconductor devices can be separated into individual semiconductor devices 100x. That is, in the trench forming step S3, the molding part 130 and the circuit board 110 are sown and separated into individual semiconductor devices 100x each including at least two semiconductor dies 120. [ Here, the discrete semiconductor device 100x may have at least one trench 131 separating the two semiconductor dies 120. The semiconductor device 100x has a configuration in which the molding part 130 individually encapsulates each of the semiconductor dies 120 placed on the circuit board 110 by the trenches 131 provided in the molding part 130 .

상기 소잉 공정에 의해서 회로기판(110)의 측면(110c)과 몰딩부(130)의 측면(130c)이 상호간 동일한 평면을 이루게 된다. 상기 몰딩부(130)는 평평한 상면(130a)과, 상기 상면(130a)으로부터 회로기판(110)을 향하여 대략 직각 방향으로 연장된 4개의 측면(130c)을 포함한다. 여기서, 몰딩부(130)에 형성된 4개의 측면(130c)은 회로기판(110)에 형성된 4개의 측면(110c)과 각각 동일한 평면을 이룬다. 또한 상기 트렌치(131)는 몰딩부(130)의 2개의 측면과 평행하도록, 2개의 반도체 다이(120) 사이에 구비된다. The side face 110c of the circuit board 110 and the side face 130c of the molding part 130 form the same plane by the sawing process. The molding part 130 includes a flat upper surface 130a and four side surfaces 130c extending in a direction substantially perpendicular to the circuit board 110 from the upper surface 130a. Here, the four side surfaces 130c formed on the molding part 130 are flush with the four side surfaces 110c formed on the circuit board 110, respectively. Also, the trench 131 is provided between two semiconductor dies 120 so as to be parallel to two sides of the molding part 130.

도 2d에 도시된 바와 같이 반도체 디바이스 어태치 단계(S4)에서는 다수의 반도체 디바이스(100x)를 캐리어(10)상에 서로 이격되도록 안착시킨다. 상기 캐리어(10)는 판 형상으로, 평평한 상면(10a)과 상면(10a)의 반대면인 하면(10b)을 갖는다. 상기 다수의 반도체 디바이스(100x)는 캐리어(10)의 상면(10a)에 서로 이격되도록 안착될 수 있다. 상기 캐리어(10)는 실리콘, 저급 실리콘, 글래스, 실리콘카바이드, 사파이어, 석영, 세라믹, 금속산화물, 금속 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. As shown in FIG. 2D, in the semiconductor device attaching step S4, a plurality of semiconductor devices 100x are seated on the carrier 10 so as to be spaced apart from each other. The carrier 10 is plate-shaped and has a flat upper face 10a and a lower face 10b which is opposite to the upper face 10a. The plurality of semiconductor devices 100x may be seated on the upper surface 10a of the carrier 10 so as to be spaced apart from each other. The carrier 10 may be any one selected from silicon, low-grade silicon, glass, silicon carbide, sapphire, quartz, ceramic, metal oxide, metal and the like, but is not limited thereto.

도 2e에 도시된 바와 같이 전자파 쉴드막 형성 단계(S5)에서는 반도체 디바이스(100x)을 모두 덮도록 캐리어(10)의 상면(10a)에 전자파 쉴드막(140)을 형성한다. 이때 전자파 쉴드막(140)은 캐리어(10)의 상면(10a)에 서로 이격되도록 배치된 다수의 반도체 디바이스(100x)에서 캐리어(10)에 접촉된 회로기판(110)의 하면(110b)을 제외한 모든 면을 덮도록 형성된다. 또한 서로 이격되도록 배치된 다수의 반도체 디바이스(100x)사이를 모두 채우도록 형성될 수 있다. 또한 상기 전자파 쉴드막(140)은 몰딩부(130)에 형성된 트렌치(131)도 모두 채우도록 형성된다. 상기 전자파 쉴드막(140)은 회로기판(110)의 트렌치(131)를 통해 외부로 노출된 제1배선패턴(112)과 전기적으로 접속되며, 상기 제1배선패턴(112)은 접지용 배선패턴일 수 있다. The electromagnetic wave shielding film 140 is formed on the upper surface 10a of the carrier 10 so as to cover all the semiconductor devices 100x in the electromagnetic shielding film forming step S5 as shown in FIG. The electromagnetic wave shielding film 140 is formed on the upper surface 10a of the carrier 10 except for the lower surface 110b of the circuit board 110 which is in contact with the carrier 10 in a plurality of semiconductor devices 100x arranged so as to be spaced from each other And is formed to cover all the surfaces. And may be formed to fill all the spaces between the plurality of semiconductor devices 100x arranged to be spaced apart from each other. Also, the electromagnetic wave shielding film 140 is formed to fill the trenches 131 formed in the molding part 130 as well. The electromagnetic shielding film 140 is electrically connected to a first wiring pattern 112 exposed to the outside through a trench 131 of a circuit board 110. The first wiring pattern 112 is electrically connected to a ground wiring pattern Lt; / RTI >

상기 전자파 쉴드막(140)은 상기 트렌치(131)를 채우도록 형성된 내부 전자파 쉴드막(141)과, 몰딩부(130)의 상면(130a)과 4개의 측면(130c) 및 회로기판(110)의 4개의 측면(110c)을 덮도록 형성된 외부 전자파 쉴드막(142)을 포함한다. 상기 내부 전자파 쉴드막(141)은 반도체 디바이스(100)내에 포함된 다수의 반도체 다이(120)사이의 전자파의 간섭 현상을 방지하기 위해서, 반도체 디바이스(100)내의 다수의 반도체 다이(120)사이에 개재될 수 있다. 또한 외부 전자파 쉴드막(142)은 반도체 디바이스(100)의 외면에 형성되어 반도체 디바이스간의 전자기적인 간섭 현상을 효율적으로 방지할 수 있다. The electromagnetic wave shielding film 140 includes an inner electromagnetic wave shielding film 141 formed to fill the trench 131 and an upper surface 130a and four side surfaces 130c of the molding body 130, And an external electromagnetic shield film 142 formed to cover the four side surfaces 110c. The internal electromagnetic shielding film 141 is formed between a plurality of semiconductor dies 120 in the semiconductor device 100 in order to prevent interference of electromagnetic waves between a plurality of semiconductor dies 120 included in the semiconductor device 100. [ Can be intervened. Also, the external electromagnetic shielding film 142 may be formed on the outer surface of the semiconductor device 100 to effectively prevent the electromagnetic interference phenomenon between the semiconductor devices.

상기 전자파 쉴드막(140)은 트랜스퍼 몰딩(transfer molding)에 의해 형성될 수 있다. 즉, 또한 상기 내부 전자파 쉴드막(141)과 외부 전자파 쉴드막(142)은 동시에 트랜스퍼 몰딩에 의해서 형성될 수 있다. 상기 전자파 쉴드막(140)은 도전성 재료를 포함하는 몰드 혼합물에 의해서 형성될 수 있다. 상기 전자파 쉴드막(140)은 도전성 재료인 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나를 포함할 수 있다. 상기 전자파 쉴드막(140)의 재료는 EMC(Epoxy Mold Compound)에서, 필러(filler)를 도전성 재료로 변경하여 사용할 수 있다. 상기 전자파 쉴드막(140)에서 도전성 재료의 비율이 65~90%인 것이 바람직하며, 몰딩을 위해서 경화제, 수지 및 하드너 등을 더 포함할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 내부 전자파 쉴드막(141)과 외부 전자파 쉴드막(142)은 몰딩에 의해서 한번에 형성되므로, 동일한 재질로 이루어질 수 있다. 이와 같은 전자파 쉴드막(140)은 트랜스퍼 몰딩에 의해서 형성된 후에 큐어링(curing)에 의해서 경화될 수 있다.  The electromagnetic shielding film 140 may be formed by transfer molding. In other words, the inner electromagnetic shielding film 141 and the outer electromagnetic shielding film 142 can be simultaneously formed by transfer molding. The electromagnetic shielding film 140 may be formed of a mold mixture containing a conductive material. The electromagnetic shielding film 140 may include any one selected from the group consisting of silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium (Cr) . The material of the electromagnetic wave shielding film 140 may be used in EMC (Epoxy Mold Compound), and the filler may be changed to a conductive material. It is preferable that the ratio of the conductive material in the electromagnetic shielding film 140 is 65 to 90%. The conductive film may further include a hardener, a resin and a hardener for molding, but the present invention is not limited thereto. Since the internal electromagnetic shielding film 141 and the external electromagnetic shielding film 142 are formed at one time by molding, they can be made of the same material. The electromagnetic wave shielding film 140 may be formed by transfer molding and then cured by curing.

도 2f에 도시된 바와 같이, 도전성 범프 형성 단계(S6)에서는 회로기판(110)의 하면(110b)과 접촉된 캐리어(10)를 제거하여, 회로기판(110)의 하면(110b)을 외부로 노출시킨 후 회로기판(110)의 제2배선패턴(113)과 전기적으로 접속되도록 도전성 범프(150)를 형성한다. 상기 도전성 범프(150)는 캐리어(10)를 제거할 때 외부로 노출된 다수의 제2배선패턴(113)과 각각 전기적으로 접속되도록 다수개 형성될 수 있다. 이러한 도전성 범프(150)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으며, 본 발명에서 이를 한정하지 않는다. 상기 도전성 범프(150)는 도전성 필러, 카파 필러, 도전성볼, 솔더볼 또는 카파볼로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 도전성 범프(150)는 마더 보드 등과 같은 외부 장치에 상기 반도체 디바이스(100)를 실장할 경우, 상기 반도체 디바이스(100)와 상기 외부 장치와의 전기적 연결 수단으로 이용될 수 있다.2F, in the conductive bump forming step S6, the carrier 10 in contact with the lower surface 110b of the circuit board 110 is removed, and the lower surface 110b of the circuit board 110 is exposed to the outside The conductive bump 150 is formed to be electrically connected to the second wiring pattern 113 of the circuit board 110 after being exposed. The conductive bumps 150 may be formed to be electrically connected to a plurality of second wiring patterns 113 exposed to the outside when the carrier 10 is removed. The conductive bumps 150 may be formed of eutectic solder Sn37Pb, high lead solder Sn95Pb, lead-free solder SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi, etc.) and equivalents thereof, and it is not limited in the present invention. The conductive bump 150 may be made of a conductive filler, a kappa filler, a conductive ball, a solder ball, or a kappa ball, but the present invention is not limited thereto. The conductive bump 150 may be used as an electrical connection between the semiconductor device 100 and the external device when the semiconductor device 100 is mounted on an external device such as a mother board.

도 2g에 도시된 바와 같이 싱귤레이션 단계(S7)에서는 다이아몬드 휠 또는 레이저 빔과 같은 다이싱 툴(미도시)을 이용하여, 다수의 반도체 디바이스를 낱개의 반도체 디바이스(100)로 다이싱(dicing)한다. 상기 싱귤레이션 단계(S7)에서는 몰딩부(130)와 회로기판(110)의 측면(130c, 110c)에 외부 전자파 쉴드막(142)이 남아있도록 다수의 반도체 디바이스(100x) 사이에 개재된 외부 전자파 쉴드막(142)을 다이싱한다. 이때 몰딩부(130)와 회로기판(110)의 측면(130c, 110c)과, 몰딩부(130)의 상면(130a)을 덮는 외부 전자파 쉴드막(142)의 두께는 동일할 수 있다. As shown in FIG. 2G, in the singulation step S7, a plurality of semiconductor devices are diced into a single semiconductor device 100 by using a dicing tool (not shown) such as a diamond wheel or a laser beam, do. In the singulation step S7, the external electromagnetic wave shielding film 142 is left on the side surfaces 130c and 110c of the molding part 130 and the circuit board 110, The shield film 142 is diced. The thickness of the external electromagnetic shielding film 142 covering the molding surfaces 130 and the side surfaces 130c and 110c of the circuit board 110 and the upper surface 130a of the molding portion 130 may be the same.

즉, 반도체 디바이스(100)는 외부 전자파 쉴드막(142)이 몰딩부(130)의 상면(130a)과 4개의 측면(130c) 및 회로기판(110)의 4개의 측면(110c)을 덮도록 구비되며, 내부 전자파 쉴드막(141)이 반도체 디바이스(100)내에 포함된 다수의 반도체 다이(120)사이에 개재되도록 구비될 수 있다. That is, the semiconductor device 100 is provided so that the external electromagnetic shielding film 142 covers the upper surface 130a of the molding part 130, the four side surfaces 130c and the four side surfaces 110c of the circuit board 110 And an internal electromagnetic shielding film 141 may be interposed between the plurality of semiconductor dies 120 included in the semiconductor device 100.

이와 같은 제조 방법에 의해서 제조된 반도체 디바이스(100)는 내부 전자파 쉴드막(141)을 구비하여 반도체 디바이스(100)내에 포함된 다수의 반도체 다이(120) 사이의 전자파의 간섭 현상을 방지할 수 있고, 외부 전자파 쉴드막(142)을 구비하여 다른 반도체 디바이스와의 전자기적인 간섭 현상도 효율적으로 방지할 수 있다. 또한 반도체 디바이스(100)는 내부 전자파 쉴드막(141)과 외부 전자파 쉴드막(142)을 몰드 공법에 의해서 동시에 형성하여, 반도체 디바이스 제조 공정을 간소화 할 수 있다. The semiconductor device 100 manufactured by such a manufacturing method can prevent interference of electromagnetic waves between a plurality of semiconductor dies 120 included in the semiconductor device 100 by providing an internal electromagnetic shielding film 141 And an external electromagnetic shielding film 142 to effectively prevent electromagnetic interference with other semiconductor devices. In addition, the semiconductor device 100 can simultaneously form the internal electromagnetic shielding film 141 and the external electromagnetic shielding film 142 by a mold method, thereby simplifying the semiconductor device manufacturing process.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)의 단면도가 도시되어 있다. 이와 같은 반도체 디바이스(200)는 회로기판(210), 반도체 다이(120), 몰딩부(230), 전자파 쉴드막(240) 및 도전성 범프(150)를 포함한다. 상기 반도체 디바이스(200)의 반도체 다이(120) 및 도전성 범프(150)는 도 2g에 도시된 반도체 디바이스(100)와 동일하다. 3, a cross-sectional view of a semiconductor device 200 according to another embodiment of the present invention is shown. Such a semiconductor device 200 includes a circuit board 210, a semiconductor die 120, a molding part 230, an electromagnetic wave shielding film 240, and a conductive bump 150. The semiconductor die 120 and the conductive bumps 150 of the semiconductor device 200 are the same as the semiconductor device 100 shown in FIG. 2G.

또한 도 3에 도시된 반도체 디바이스(200)을 제조하기 위한 제조 방법은 도 1 및 도 2a 내지 도 2g에 도시된 반도체 디바이스(100)의 제조 방법과 동일할 수 있다. 다만, 트렌치 형성 단계(S3)에서 형성되는 트렌치와, 소잉시 몰딩부(230) 및 회로기판(210)의 측면 형상이 상이하게 형성될 수 있다. 따라서 이하에서는 반도체 디바이스(100)과 상이한 회로기판(210), 몰딩부(230) 및 전자파 쉴드막(240)의 구성을, 트렌치 형성 단계(S3)와 함께 설명하고자 한다. The manufacturing method for manufacturing the semiconductor device 200 shown in Fig. 3 may be the same as the manufacturing method for the semiconductor device 100 shown in Figs. 1 and 2A to 2G. However, the side surface shapes of the trenches formed in the trench forming step S3 and the molding substrate 230 and the circuit board 210 may be different from each other. Therefore, the structure of the circuit board 210, the molding part 230, and the electromagnetic shielding film 240, which are different from the semiconductor device 100, will be described together with the trench forming step S3.

상기 트렌치 형성 단계(S3)에서는 레이저(Laser)에 의해 몰딩부(230)에 트렌치(231)를 형성하여, 회로기판(210)의 상면(210a)을 외부로 노출시킨다. 상기 트렌치(231)는 몰딩부(230)의 상면(230a)으로부터 회로기판(110)방향으로 경사면을 갖도록 형성될 수 있다.상기 트렌치(231)는 복수의 반도체 다이(120)사이에 위치하도록 형성될 수 있다. 이때 회로기판(210)의 제1배선패턴(212)이 트렌치(231)를 통해 외부로 노출될 수 있으며, 노출된 제1배선패턴(212)은 반도체 디바이스(200)의 접지 또는 외부의 접지와 전기적으로 연결될 수 있다. 상기 몰딩부(230)는 상면(230a)에서 트렌치(231)의 폭 방향 크기(y)가 회로기판(210)의 상면(210a)에서의 트렌치(231)의 폭 방향 크기(x)에 비해서 크게 형성될 수 있다. 이때 폭 방향은 수평방향으로 서로 이격되도록 배치된 2개의 반도체 다이(120)의 이격된 방향과 동일할 수 있다. 상기 몰딩부(230)는 폭방향으로 경사지도록 형성된 트렌치(231)의 내부로 전자파 쉴드막(240)을 형성하기 위한 몰딩 복합물이 용이하게 유입될 수 있다. In the trench forming step S3, a trench 231 is formed in the molding part 230 by laser to expose the upper surface 210a of the circuit board 210 to the outside. The trench 231 may be formed to have an inclined surface in the direction of the circuit board 110 from the upper surface 230a of the molding part 230. The trench 231 may be formed so as to be positioned between the plurality of semiconductor dies 120 . At this time, the first wiring pattern 212 of the circuit board 210 may be exposed to the outside through the trench 231, and the exposed first wiring pattern 212 may be connected to the ground of the semiconductor device 200, And can be electrically connected. The molding portion 230 is formed such that the width y of the trench 231 on the upper surface 230a is larger than the width x of the trench 231 on the upper surface 210a of the circuit board 210 . At this time, the width direction may be the same as the spaced direction of the two semiconductor dies 120 arranged to be spaced apart from each other in the horizontal direction. The molding compound 230 may be easily introduced into the trench 231 formed to be inclined in the width direction to form the electromagnetic shielding film 240.

또한 상기 트렌치(231)가 형성될 때, 다수의 반도체 디바이스는 개별 반도체 디바이스로 각각 분리될 수 있다. 즉, 트렌치 형성 단계(S3)에서는 상기 몰딩부(230) 및 회로기판(210)을 소잉하여, 적어도 2개의 반도체 다이(120)를 포함하는 개별 반도체 디바이스로 각각 분리한다. 이때 개별 반도체 디바이스의 2개의 반도체 다이(120) 사이에는, 적어도 하나의 트렌치(231)를 구비할 수 있다. 또한 소잉 공정에 의해서 회로기판(210)과 몰딩부(230)의 측면이 경사면을 이루게 된다. 상기 몰딩부(230)는 평평한 상면(230a)과, 상기 상면(230a)으로부터 회로기판(210)을 향하여 직각보다 큰 각으로 연장된 4개의 측면(230c)을 포함한다. 즉, 몰딩부(230)의 상면(230a)의 크기가 상면(230a)의 반대면인 하면(230b)에 비해서 그 넓이가 더 작을 수 있다. 여기서, 몰딩부(230)에 형성된 4개의 측면(230c)은 회로기판(210)에 형성된 4개의 측면(210c)과 레이저 소잉에 의해서 한번에 형성되므로, 동일한 경사면을 이룬다. Further, when the trenches 231 are formed, a plurality of semiconductor devices can be separated into individual semiconductor devices. That is, in the trench forming step S3, the molding part 230 and the circuit board 210 are sowed and separated into individual semiconductor devices including at least two semiconductor dies 120, respectively. At this time, at least one trench 231 may be provided between two semiconductor dies 120 of an individual semiconductor device. In addition, the side surfaces of the circuit board 210 and the molding part 230 are inclined by the soaking process. The molding part 230 includes a flat upper surface 230a and four side surfaces 230c extending from the upper surface 230a toward the circuit board 210 at an angle larger than a right angle. That is, the size of the upper surface 230a of the molding part 230 may be smaller than that of the lower surface 230b opposite to the upper surface 230a. The four side surfaces 230c formed on the molding part 230 are formed at one time by laser sowing with the four side surfaces 210c formed on the circuit board 210 and thus form the same inclined surface.

그리고 전자파 쉴드막(240)은 상기 트렌치(231)를 채우도록 형성된 내부 전자파 쉴드막(241)과, 몰딩부(230)의 상면(230a)과 4개의 측면(230c) 및 회로기판(210)의 4개의 측면(210c)을 덮도록 형성된 외부 전자파 쉴드막(242)을 포함한다. 상기 내부 전자파 쉴드막(241)은 반도체 디바이스(200)내에 포함된 다수의 반도체 다이(120)사이의 전자파의 간섭 현상을 방지할 수 있다. 즉, 내부 전자파 쉴드막(241)은 반도체 디바이스(200) 내에 포함된 다수의 반도체 다이(120)들 사이에 개재될 수 있다. 또한 외부 전자파 쉴드막(242)은 반도체 디바이스간의 전자기적인 간섭 현상을 효율적으로 방지할 수 있다.The electromagnetic wave shielding film 240 has an inner electromagnetic wave shielding film 241 formed to fill the trench 231 and an upper electromagnetic wave shielding film 241 formed on the upper surface 230a, the four side surfaces 230c, And an external electromagnetic shield film 242 formed to cover the four side surfaces 210c. The internal electromagnetic shielding film 241 can prevent interference of electromagnetic waves between a plurality of semiconductor dies 120 included in the semiconductor device 200. That is, the internal electromagnetic shield film 241 may be interposed between a plurality of semiconductor dies 120 included in the semiconductor device 200. Also, the external electromagnetic shield film 242 can effectively prevent the electromagnetic interference phenomenon between semiconductor devices.

상기 전자파 쉴드막(240)은 트랜스퍼 몰딩(transfer molding)에 의해 형성될 수 있다. 즉, 또한 상기 내부 전자파 쉴드막(241)과 외부 전자파 쉴드막(242)은 동시에 트랜스퍼 몰딩에 의해서 형성될 수 있다. 상기 전자파 쉴드막(240)은 도전성 재료를 포함하는 몰드 혼합물로 이루어질수 있다. 상기 전자파 쉴드막(240)은 도전성 재료인 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나를 포함할 수 있다. 상기 전자파 쉴드막(240)의 재료는 EMC(Epoxy Mold Compound)에서, 필러(filler)를 도전성 재료로 변경하여 사용할 수 있다. 상기 전자파 쉴드막(240)에서 도전성 재료의 비율이 65~90%인 것이 바람직하며, 몰딩을 위해서 경화제, 수지 및 하드너 등을 더 포함할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 내부 전자파 쉴드막(241)과 외부 전자파 쉴드막(242)은 동일한 재질로 이루어질 수 있다. 이와 같은 전자파 쉴드막(240)은 트랜스퍼 몰딩에 의해 형성된 후, 큐어링(curing)에 의해서 경화될 수 있다.  The electromagnetic shielding film 240 may be formed by transfer molding. That is, the internal electromagnetic shielding film 241 and the external electromagnetic shielding film 242 can be simultaneously formed by transfer molding. The electromagnetic shielding film 240 may be formed of a mold mixture containing a conductive material. The electromagnetic shielding film 240 may include any one selected from silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium (Cr) . The material of the electromagnetic shielding film 240 may be used in EMC (Epoxy Mold Compound), and the filler may be changed to a conductive material. In the electromagnetic shielding film 240, the conductive material may preferably have a ratio of 65 to 90%, and may further include a hardener, a resin, a hardener, and the like for molding, but the present invention is not limited thereto. The inner electromagnetic shielding film 241 and the outer electromagnetic shielding film 242 may be made of the same material. The electromagnetic shielding film 240 may be formed by transfer molding, and then cured by curing.

또한 전자파 쉴드막(240)은 다이아몬드 휠 또는 레이저 빔과 같은 다이싱 툴(미도시)을 이용하여, 다이싱하여 개별 반도체 디바이스(200)로 분리되므로, 4개의 측면(240b)이 상면(240a)로부터 회로기판(210)을 향하여 대략 직각 방향으로 연장될 수 있다. 상기 전자파 쉴드막(240)중에서, 외부 전자파 쉴드막(242)은 몰딩부(230)의 상면(230a)을 덮는 제1외부 전자파 쉴드막(242a)과 몰딩부(230)와 회로기판(210)의 4개의 측면을 덮는 제2외부 전자파 쉴드막(242b)로 이루어질 수 있다. 상기 제1외부 전자파 쉴드막(242a)은 동일한 두께로 형성될 수 있다. 또한 상기 제2외부 전자파 쉴드막(242b)은 제1외부 전자파 쉴드막(242a)과 인접한 영역의 두께가, 회로기판(210)과 인접한 영역의 두께에 비해서 더 두꺼울 수 있다. The electromagnetic shielding film 240 is separated into the individual semiconductor devices 200 by dicing using a dicing tool (not shown) such as a diamond wheel or a laser beam so that the four side surfaces 240b are separated from the upper surface 240a, In the direction substantially perpendicular to the circuit board 210. The external electromagnetic shielding film 242 includes a first external electromagnetic shielding film 242a covering the upper surface 230a of the molding part 230, a molding part 230, a circuit board 210, And a second external electromagnetic shield film 242b covering the four side surfaces of the second external electromagnetic shield film 242b. The first external electromagnetic shield film 242a may have the same thickness. The thickness of the second external electromagnetic shield film 242b adjacent to the first external electromagnetic shield film 242a may be thicker than the thickness of the region adjacent to the circuit board 210. [

도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(300)의 단면도가 도시되어 있다. 이와 같은 반도체 디바이스(300)는 회로기판(110), 반도체 다이(120), 몰딩부(330), 전자파 쉴드막(340) 및 도전성 범프(150)를 포함한다. 상기 반도체 디바이스(300)의 회로기판(110), 반도체 다이(120) 및 도전성 범프(150)은 도 2g에 도시된 반도체 디바이스(100)와 동일하다. 4, a cross-sectional view of a semiconductor device 300 according to another embodiment of the present invention is shown. Such a semiconductor device 300 includes a circuit board 110, a semiconductor die 120, a molding part 330, an electromagnetic wave shielding film 340 and a conductive bump 150. The circuit board 110, the semiconductor die 120 and the conductive bumps 150 of the semiconductor device 300 are the same as the semiconductor device 100 shown in Fig. 2G.

또한 도 4에 도시된 반도체 디바이스(300)을 제조하기 위한 제조 방법은 도 1 및 도 2a 내지 도 2g에 도시된 반도체 디바이스(100)의 제조 방법과 동일할 수 있다. 다만, 트렌치 형성 단계(S3)에서 형성되는 트렌치와, 소잉시 몰딩부(330)의 측면 형상이 상이하게 형성될 수 있다. 따라서 이하에서는 반도체 디바이스(100)과 상이한 몰딩부(330) 및 전자파 쉴드막(340)의 구성을 트렌치 형성 단계(S3)와 함께 설명하고자 한다. The manufacturing method for manufacturing the semiconductor device 300 shown in Fig. 4 may be the same as the manufacturing method for the semiconductor device 100 shown in Figs. 1 and 2A to 2G. However, the trench formed in the trench forming step S3 and the side surface shape of the molding portion 330 may be different from each other. Therefore, the structure of the molding part 330 and the electromagnetic shielding film 340, which are different from the semiconductor device 100, will be described together with the trench forming step S3.

상기 트렌치 형성 단계(S3)에서는 레이저(Laser)에 의해 몰딩부(330)에 트렌치(331)를 형성하여, 회로기판(110)의 상면(110a)을 외부로 노출시킨다. 상기 트렌치(331)는 복수의 반도체 다이(120)사이에 위치하도록 형성될 수 있다. 이때 회로기판(110)의 제1배선패턴(112)이 상기 트렌치(331)를 통해 외부로 노출될 수 있으며, 노출된 제1배선패턴(112)은 반도체 디바이스(300)의 접지 또는 외부의 접지와 전기적으로 연결될 수 있다. 상기 몰딩부(330)는 상기 트렌치(331)에 적어도 하나의 단차부(331a)가 구비될 수 있다. 상기 단차부(331a)에 의해 상기 몰딩부(330)는 상면(330a)에서 트렌치(331)의 폭 방향 크기(y)가 회로기판(110)의 상면(110a)에서의 트렌치(331)의 폭 방향 크기(x)에 비해서 클 수 있다. 이때 폭 방향은 수평방향으로 서로 이격되도록 배치된 2개의 반도체 다이(120)의 이격된 방향과 동일할 수 있다. 상기 몰딩부(330)는 트렌치(331)에 구비된 단차부(331a)에 의해서 트렌치(331)의 내부로 전자파 쉴드막(340)을 형성하기 위한 몰딩 복합물의 유입이 용이할 수 있다.In the trench forming step S3, a trench 331 is formed in the molding part 330 by a laser to expose the upper surface 110a of the circuit board 110 to the outside. The trench 331 may be formed to be located between the plurality of semiconductor dies 120. The first wiring pattern 112 of the circuit board 110 may be exposed to the outside through the trench 331 and the exposed first wiring pattern 112 may be electrically connected to the ground of the semiconductor device 300, As shown in FIG. The molding unit 330 may include at least one stepped portion 331a in the trench 331. The stepped portion 331a allows the molding portion 330 to reduce the width y of the trench 331 in the upper surface 330a from the width y of the trench 331 in the upper surface 110a of the circuit board 110. [ Can be larger than the direction size (x). At this time, the width direction may be the same as the spaced direction of the two semiconductor dies 120 arranged to be spaced apart from each other in the horizontal direction. The molding part 330 can facilitate the inflow of the molding compound for forming the electromagnetic wave shielding film 340 into the trench 331 by the stepped part 331a provided in the trench 331. [

또한 상기 트렌치(331)가 형성될 때, 다수의 반도체 디바이스는 개별 반도체 디바이스를 분리될 수 있다. 즉, 트렌치 형성 단계(S3)에서는 상기 몰딩부(330) 및 회로기판(110)을 소잉하여, 적어도 2개의 반도체 다이(120)를 포함하는 개별 반도체 디바이스로 각각 분리한다. 이때 개별 반도체 디바이스는 2개의 반도체 다이(120) 사이에는, 적어도 하나의 트렌치(331)가 구비될 수 있다.Further, when the trench 331 is formed, a plurality of semiconductor devices can be separated from the individual semiconductor devices. That is, in the trench formation step S3, the molding part 330 and the circuit board 110 are sowed and separated into individual semiconductor devices including at least two semiconductor dies 120, respectively. At this time, the individual semiconductor devices may be provided with at least one trench 331 between the two semiconductor dies 120.

또한 소잉 공정에 의해서 회로기판(110)과 몰딩부(330)의 측면에도 적어도 하나의 단차부(332)가 구비될 수 있다. 상기 몰딩부(330)는 평평한 상면(330a)과, 상기 상면(330a)으로부터 회로기판(110)을 향하여 직각으로 연장된 4개의 측면(330c)을 포함한다. 또한 상기 몰딩부(330)는 상기 상면(330a)과 상기 4개의 측면(330c)사이에, 상기 상면(330a)과 평행한 단차부(332)가 구비될 수 있다. 상기 단차부(332)에 의해서 몰딩부(330)의 상면(330a)의 크기가 상면(330a)의 반대면인 하면(330b)에 비해서 그 넓이가 더 작을 수 있다. 여기서, 몰딩부(330)에 형성된 4개의 측면(330c)은 회로기판(110)에 형성된 4개의 측면(110c)과 레이저 소잉에 의해서 한번에 형성되므로, 동일한 평면을 이룬다. Also, at least one step 332 may be provided on the side surfaces of the circuit board 110 and the molding part 330 by the soaking process. The molding part 330 includes a flat upper surface 330a and four side surfaces 330c extending at right angles from the upper surface 330a toward the circuit board 110. [ The molding part 330 may include a step 332 between the upper surface 330a and the four side surfaces 330c and parallel to the upper surface 330a. The width of the upper surface 330a of the molding part 330 may be smaller than that of the lower surface 330b opposite to the upper surface 330a by the step 332. [ Here, the four side surfaces 330c formed on the molding part 330 are formed at the same time by four sidewalls 110c formed on the circuit board 110 and by laser sawing, thus forming the same plane.

그리고 전자파 쉴드막(340)은 상기 트렌치(331)를 채우도록 형성된 내부 전자파 쉴드막(341)과, 몰딩부(330)의 상면(330a)과 4개의 측면(330c) 및 회로기판(110)의 4개의 측면(110c)을 덮도록 형성된 외부 전자파 쉴드막(342)을 포함한다. 상기 내부 전자파 쉴드막(341)은 반도체 디바이스(300)내에 포함된 다수의 반도체 다이(120)사이의 전자파의 간섭 현상을 방지할 수 있다. 즉, 내부 전자파 쉴드막(341)은 반도체 디바이스(300) 내에 포함된 다수의 반도체 다이(120)들 사이에 개재될 수 있다. 또한 외부 전자파 쉴드막(342)은 반도체 디바이스간의 전자기적인 간섭 현상을 효율적으로 방지할 수 있다.The electromagnetic wave shielding film 340 has an inner electromagnetic wave shielding film 341 formed to fill the trench 331 and an upper electromagnetic wave shielding film 342 formed on the upper surface 330a and the four side surfaces 330c of the molding part 330, And an external electromagnetic shield film 342 formed to cover the four side surfaces 110c. The internal electromagnetic shield film 341 can prevent interference of electromagnetic waves between a plurality of semiconductor dies 120 included in the semiconductor device 300. That is, the inner electromagnetic shield film 341 may be interposed between the plurality of semiconductor dies 120 included in the semiconductor device 300. Also, the external electromagnetic wave shielding film 342 can effectively prevent the electromagnetic interference phenomenon between the semiconductor devices.

상기 전자파 쉴드막(340)은 트랜스퍼 몰딩(transfer molding)에 의해 형성될 수 있다. 즉, 또한 상기 내부 전자파 쉴드막(341)과 외부 전자파 쉴드막(342)은 동시에 트랜스퍼 몰딩에 의해서 형성될 수 있다. 상기 전자파 쉴드막(340)은 도전성 재료를 포함하는 몰드 혼합물에 의해서 형성될 수 있다. 상기 전자파 쉴드막(240)은 도전성 재료인 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나를 포함할 수 있다. 상기 전자파 쉴드막(340)의 재료는 EMC(Epoxy Mold Compound)에서, 필러(filler)를 도전성 재료로 변경하여 사용할 수 있다. 상기 전자파 쉴드막(340)에서 도전성 재료의 비율이 65~90%인 것이 바람직하며, 몰딩을 위해서 경화제, 수지 및 하드너 등을 더 포함할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 내부 전자파 쉴드막(341)과 외부 전자파 쉴드막(342)은 동일한 재질로 이루어질 수 있다. 이와 같은 전자파 쉴드막(340)은 몰딩에 의해서 형성된 후에 큐어링(curing)에 의해서 경화될 수 있다.  The electromagnetic wave shielding film 340 may be formed by transfer molding. That is, the internal electromagnetic shielding film 341 and the external electromagnetic shielding film 342 can be simultaneously formed by transfer molding. The electromagnetic wave shielding film 340 may be formed by a mold mixture containing a conductive material. The electromagnetic shielding film 240 may include any one selected from silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium (Cr) . The material of the electromagnetic wave shielding film 340 may be used in EMC (Epoxy Mold Compound) and the filler may be changed to a conductive material. It is preferable that the ratio of the conductive material in the electromagnetic wave shielding film 340 is 65 to 90%. The conductive material may further include a hardener, a resin, a hardener, and the like for molding. However, the present invention is not limited thereto. The inner electromagnetic shielding film 341 and the outer electromagnetic shielding film 342 may be made of the same material. The electromagnetic wave shielding film 340 may be formed by molding and then cured by curing.

또한 전자파 쉴드막(340)은 다이아몬드 휠 또는 레이저 빔과 같은 다이싱 툴(미도시)을 이용하여, 다이싱하여 개별 반도체 디바이스(300)로 분리되므로, 4개의 측면(340b)이 상면(340a)로부터 회로기판(110)을 향하여 대략 직각 방향으로 연장될 수 있다. 상기 전자파 쉴드막(340)중에서, 외부 전자파 쉴드막(342)은 몰딩부(330)의 상면(330a)을 덮는 제1외부 전자파 쉴드막(342a)과 몰딩부(330)와 회로기판(110)의 4개의 측면을 덮는 제2외부 전자파 쉴드막(342b)로 이루어질 수 있다. 상기 제1외부 전자파 쉴드막(342a)은 동일한 두께로 형성될 수 있다. 또한 상기 제2외부 전자파 쉴드막(342b)은 제1외부 전자파 쉴드막(342a)과 인접한 영역의 두께가, 회로기판(110)과 인접한 영역의 두께에 비해서 더 두꺼울 수 있다. The electromagnetic wave shielding film 340 is diced into individual semiconductor devices 300 by using a dicing tool (not shown) such as a diamond wheel or a laser beam so that the four side surfaces 340b are separated from the upper surface 340a, In a direction substantially perpendicular to the circuit board 110. The external electromagnetic shielding film 342 includes a first external electromagnetic shielding film 342a covering the upper surface 330a of the molding part 330 and the molding part 330 and the circuit board 110, And a second external electromagnetic wave shielding film 342b covering four sides of the first external electromagnetic shielding film 342b. The first external electromagnetic shield film 342a may have the same thickness. Also, the thickness of the second external electromagnetic shield film 342b adjacent to the first external electromagnetic shield film 342a may be thicker than the thickness of the region adjacent to the circuit board 110. [

도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도가 도시되어 있다. 도 5에서 도시된 바와 같이 반도체 디바이스의 제조 방법은 반도체 다이 어태치 단계(S1), 몰딩부 형성 단계(S2), 트렌치 형성 단계(S3a), 전자파 쉴드막 형성 단계(S5), 도전성 범프 형성 단계(S6) 및 싱귤레이션 단계(S7)를 포함할 수 있다. 여기서 도 5에 도시된 반도체 다이 어태치 단계(S1)와 몰딩부 형성 단계(S2)는 도 1 및 도 2a 내지 도 2b에 도시된 반도체 디바이스(100)의 제조 방법과 동일하다. Referring to FIG. 5, a flowchart illustrating a method of manufacturing a semiconductor device according to another embodiment of the present invention is shown. 5, a method of manufacturing a semiconductor device includes a semiconductor die attach step S1, a molding part forming step S2, a trench forming step S3a, an electromagnetic wave shield film forming step S5, (S6) and a singulation step (S7). Here, the semiconductor die attach step S1 and the molding part forming step S2 shown in Fig. 5 are the same as the manufacturing method of the semiconductor device 100 shown in Figs. 1 and 2A to 2B.

또한 도 6a 내지 도 6d를 참조하면 도 5에 도시된 트렌치 형성 단계(S3a), 전자파 쉴드막 형성 단계(S5), 도전성 범프 형성 단계(S6) 및 싱귤레이션 단계(S7)에 대한 단면도가 도시되어 있다. 이하에서는 도 5에 도시된 반도체 디바이스(400)의 제조 방법을 도 6a 내지 도 6d를 참조하여 설명하고자 한다.6A to 6D, sectional views of the trench forming step S3a, the electromagnetic wave shielding film forming step S5, the conductive bump forming step S6, and the singulating step S7 shown in FIG. 5 are shown have. Hereinafter, a method of manufacturing the semiconductor device 400 shown in FIG. 5 will be described with reference to FIGS. 6A to 6D.

상기 도 6a에 도시된 바와 같이 트렌치 형성 단계(S3a)에서는 레이저(Laser)에 의해 몰딩부(430)에 트렌치(431)를 형성하여, 회로기판(110)의 상면(110a)을 외부로 노출시킨다. 상기 트렌치(431)가 형성되어 몰딩부(430)는 회로기판(110)에 안착된 다수의 반도체 다이(120)를 개별적으로 감싸는 형태를 가질 수 있다. 즉, 몰딩부(430)에는 복수의 반도체 다이(120) 사이에 위치하도록 각각의 트렌치(431)가 형성될 수 있다. 이때 회로기판(110)의 제1배선패턴(112)이 트렌치(431)를 통해 외부로 노출될 수 있으며, 노출된 제1배선패턴(112)은 반도체 디바이스(100)의 접지 또는 외부의 접지와 전기적으로 연결될 수 있다. 상기 각각의 트렌치(431)는 상기 몰딩부(430)의 상면(430)으로부터 회로기판(110) 방향으로 대략 직각으로 형성될 수 있다. 상기 트렌치(431)는 도 3 및 도 4에 도시된 반도체 디바이스(200, 300)과 같이, 경사면으로 형성되거나, 적어도 하나의 단차부를 구비하도록 형성될 수도 있다. 6A, in the trench forming step S3a, a trench 431 is formed in the molding part 430 by laser to expose the top surface 110a of the circuit board 110 to the outside . The trench 431 may be formed and the molding part 430 may be configured to individually surround a plurality of semiconductor dies 120 mounted on the circuit board 110. That is, each of the trenches 431 may be formed in the molding part 430 so as to be positioned between the plurality of semiconductor dies 120. The first wiring pattern 112 of the circuit board 110 may be exposed to the outside through the trench 431 and the exposed first wiring pattern 112 may be exposed to the ground or external ground of the semiconductor device 100 And can be electrically connected. Each of the trenches 431 may be formed at a substantially right angle from the upper surface 430 of the molding part 430 toward the circuit board 110. The trench 431 may be formed as an inclined surface, such as the semiconductor device 200 or 300 shown in FIGS. 3 and 4, or may have at least one stepped portion.

도 6b에 도시된 바와 같이 전자파 쉴드막 형성 단계(S5)에서는 몰딩부(430)와 회로기판(110)의 상면(110a)을 덮도록 전자파 쉴드막(440)을 형성한다. 이때 전자파 쉴드막(440)은 몰딩부(430)와, 외부로 노출된 회로기판(110)의 상면(110a)을 모두 덮도록 형성된다. 또한 전자파 쉴드막(440)은 몰딩부(430)의 트렌치(431)를 모두 채울 수 있다. 상기 전자파 쉴드막(440)은 트렌치(431)를 통해 외부로 노출된 회로기판(110)의 제1배선패턴(112)과 전기적으로 접속되며, 상기 제1배선패턴(112)은 접지용 배선패턴일 수 있다.  6B, in the electromagnetic shielding film forming step S5, the electromagnetic shielding film 440 is formed so as to cover the molding portion 430 and the upper surface 110a of the circuit board 110. As shown in FIG. At this time, the electromagnetic shielding film 440 is formed to cover both the molding part 430 and the upper surface 110a of the circuit board 110 exposed to the outside. Further, the electromagnetic wave shielding film 440 can fill all the trenches 431 of the molding part 430. The electromagnetic wave shielding film 440 is electrically connected to the first wiring pattern 112 of the circuit board 110 exposed to the outside through the trench 431. The first wiring pattern 112 is electrically connected to the ground wiring pattern Lt; / RTI >

상기 전자파 쉴드막(440)은 트랜스퍼 몰딩(transfer molding)에 의해 형성될 수 있다. 상기 전자파 쉴드막(440)은 도전성 재료를 포함하는 몰드 혼합물을 통해 형성될 수 있다. 상기 전자파 쉴드막(440)에 포함된 도전성 재료는 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 상기 전자파 쉴드막(440)의 재료는 EMC(Epoxy Mold Compound)에서, 필러(filler)를 도전성 재료로 변경하여 사용할 수 있다. 상기 전자파 쉴드막(440)에서 도전성 재료의 비율이 65~90%인 것이 바람직하며, 몰딩을 위해서 경화제, 수지 및 하드너 등을 더 포함할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 이와 같은 전자파 쉴드막(440)은 형성된 후에 큐어링(curing)에 의해서 경화될 수 있다. The electromagnetic shielding film 440 may be formed by transfer molding. The electromagnetic shielding film 440 may be formed through a mold mixture containing a conductive material. The conductive material contained in the electromagnetic wave shielding film 440 may be any one selected from silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium . The material of the electromagnetic wave shielding film 440 may be used in EMC (Epoxy Mold Compound), and the filler may be changed to a conductive material. It is preferable that the ratio of the conductive material in the electromagnetic wave shielding film 440 is 65 to 90%. The conductive material may further include a hardener, a resin and a hardener for molding, but the present invention is not limited thereto. The electromagnetic shielding film 440 may be cured by curing after it is formed.

도 6c에 도시된 바와 같이, 도전성 범프 형성 단계(S6)에서는 회로기판(110)의 제2배선패턴(113)과 전기적으로 접속되도록 도전성 범프(150)를 형성한다. 상기 도전성 범프(150)는 회로기판(110)의 하면(110b)에 형성된 다수의 제2배선패턴(113)과 각각 전기적으로 접속되도록 다수개 형성될 수 있다. 이러한 도전성 범프(150)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으며, 본 발명에서 이를 한정하지 않는다. 상기 도전성 범프(150)는 도전성 필러, 카파 필러, 도전성볼, 솔더볼 또는 카파볼로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 도전성 범프(150)는 마더 보드 등과 같은 외부 장치에 상기 반도체 디바이스(400)를 실장할 경우, 상기 반도체 디바이스(400)와 외부 장치와의 전기적 연결 수단으로 이용될 수 있다.The conductive bump 150 is formed so as to be electrically connected to the second wiring pattern 113 of the circuit board 110 in the conductive bump forming step S6. The conductive bumps 150 may be formed to be electrically connected to a plurality of second wiring patterns 113 formed on the lower surface 110b of the circuit board 110, respectively. The conductive bumps 150 may be formed of eutectic solder Sn37Pb, high lead solder Sn95Pb, lead-free solder SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi, etc.) and equivalents thereof, and it is not limited in the present invention. The conductive bump 150 may be made of a conductive filler, a kappa filler, a conductive ball, a solder ball, or a kappa ball, but the present invention is not limited thereto. The conductive bump 150 may be used as an electrical connection between the semiconductor device 400 and an external device when the semiconductor device 400 is mounted on an external device such as a mother board.

도 6d에 도시된 바와 같이 싱귤레이션 단계(S7)에서는 다이아몬드 휠 또는 레이저 빔과 같은 다이싱 툴(미도시)을 이용하여, 다수의 반도체 디바이스를 낱개의 반도체 디바이스(400)로 다이싱(dicing)한다. 상기 싱귤레이션 단계(S7)에서는 트렌치(431)에 형성된 전자파 쉴드막(440)과 회로기판(110)을 다이싱하여 다수의 개별 반도체 디바이스(400)로 분리한다. 이때, 하나의 반도체 디바이스(400)는 적어도 2개의 반도체 다이(120)와, 2개의 반도체 다이(120)사이에 위치하는 트렌치(431)를 채우도록 형성된 전자파 쉴드막(440)을 구비할 수 있다. 상기 전자파 쉴드막(440)은 폭방향 중심을 다이싱되어, 분리된 개별 반도체 디바이스(400)는 몰딩부(430)의 측면(430c)에 전자파 쉴드막(440)이 남아 있을 수 있다. 또한 전자파 쉴드막(440)과 회로기판(110)이 다이싱되어 개별 반도체 디바이스(400)로 분리되므로, 전자파 쉴드막(440)의 측면(440c)과 회로기판(110)의 측면(110c)은 동일한 평면을 이루게 된다. 6D, in the singulation step S7, a plurality of semiconductor devices are diced into a single semiconductor device 400 by using a dicing tool (not shown) such as a diamond wheel or a laser beam, do. In the singulation step S7, the electromagnetic wave shielding film 440 formed on the trench 431 and the circuit board 110 are diced into a plurality of individual semiconductor devices 400. One semiconductor device 400 may include at least two semiconductor dies 120 and an electromagnetic wave shielding film 440 formed to fill the trenches 431 located between the two semiconductor dies 120 . The electromagnetic shielding film 440 may be diced in the widthwise direction so that the separated semiconductor device 400 may have the electromagnetic shielding film 440 remaining on the side surface 430c of the molding part 430. [ The side surface 440c of the electromagnetic wave shielding film 440 and the side surface 110c of the circuit board 110 are separated from each other by the dicing of the electromagnetic shielding film 440 and the circuit board 110, The same plane is formed.

상기 전자파 쉴드막(440)은 몰딩부(430)의 상면(430a)과, 상면(430a)으로부터 회로기판(110) 방향으로 대략 직각으로 연장된 4개의 측면(430c)을 덮는 외부 전자파 쉴드막(442)과, 트렌치(431)에 형성된 내부 전자파 쉴드막(441)을 포함한다. 즉, 반도체 디바이스(400)는 적어도 두 개의 반도체 다이(120)를 포함하고, 두 개의 반도체 다이(120) 사이에 전자파 간섭을 차단하기 위한 적어도 하나의 내부 전자파 쉴드막(441)을 포함한다. 또한 반도체 디바이스(400)는 몰딩부(130)의 상면(430a)과 4개의 측면(430c)을 덮는 외부 전자파 쉴드막(442)을 통해 반도체 디바이스간의 전자기적인 간섭 현상을 효율적으로 방지할 수 있다.The electromagnetic wave shielding film 440 includes an upper electromagnetic shielding film 430a covering the upper surface 430a of the molding part 430 and four side surfaces 430c extending substantially perpendicularly from the upper surface 430a in the direction of the circuit board 110 442, and an internal electromagnetic wave shielding film 441 formed on the trench 431. That is, the semiconductor device 400 includes at least two semiconductor dies 120 and includes at least one internal electromagnetic shield film 441 for shielding electromagnetic interference between the two semiconductor dies 120. The semiconductor device 400 can effectively prevent the electromagnetic interference phenomenon between the semiconductor devices through the upper surface 430a of the molding part 130 and the external electromagnetic shielding film 442 covering the four side surfaces 430c.

이와 같은 제조 방법에 의해서 제조된 반도체 디바이스(400)는 내부 전자파 쉴드막(441)을 구비하여 반도체 디바이스(400)내에 포함된 다수의 반도체 다이(120) 사이의 전자파의 간섭 현상을 방지할 수 있고, 외부 전자파 쉴드막(442)을 구비하여 다른 반도체 디바이스와의 전자기적인 간섭 현상도 효율적으로 방지할 수 있다. 또한 반도체 디바이스(400)는 내부 전자파 쉴드막(441)과 외부 전자파 쉴드막(442)을 몰드 공법에 의해서 동시에 형성하여, 반도체 디바이스 제조 공정을 간소화 할 수 있다. The semiconductor device 400 manufactured by such a manufacturing method can prevent interference of electromagnetic waves between a plurality of semiconductor dies 120 included in the semiconductor device 400 by providing an internal electromagnetic shielding film 441 And an external electromagnetic wave shielding film 442, so that electromagnetic interference with other semiconductor devices can be effectively prevented. In addition, the semiconductor device 400 can simultaneously form the internal electromagnetic shielding film 441 and the external electromagnetic shielding film 442 by the mold method, thereby simplifying the semiconductor device manufacturing process.

도 7a 내지 7e는 도 5에 반도체 디바이스의 제조 방법에서 전자파 쉴드막 형성 단계(S5), 도전성 범프 형성 단계(S6) 및 싱귤레이션 단계(S7)에 대한 다른예의 단면도가 도시되어 있다. 여기서 도 5에 도시된 반도체 다이 어태치 단계(S1)와 몰딩부 형성 단계(S2)는 도 1 및 도 2a 내지 도 2b에 도시된 반도체 디바이스(100)의 제조 방법과 동일하다. 또한 트렌치 형성 단계(S3a)는 도 6a에 도시된 반도체 디바이스(400)의 제조 방법과 동일하다.Figs. 7A to 7E show cross-sectional views of another example of the electromagnetic shielding film forming step (S5), the conductive bump forming step (S6), and the singulating step (S7) in the method of manufacturing a semiconductor device in Fig. Here, the semiconductor die attach step S1 and the molding part forming step S2 shown in Fig. 5 are the same as the manufacturing method of the semiconductor device 100 shown in Figs. 1 and 2A to 2B. The trench forming step S3a is the same as the manufacturing method of the semiconductor device 400 shown in Fig. 6A.

이하에서는 도 5에 도시된 반도체 디바이스(500)의 제조 방법을 도 7a 내지 도 7e를 참조하여 설명하고자 한다. Hereinafter, a method of manufacturing the semiconductor device 500 shown in FIG. 5 will be described with reference to FIGS. 7A to 7E.

우선 도 7a 내지 도 7c를 참조하면, 전자파 쉴드막 형성 단계(S5)에 대한 단면도가 도시되어 있다. 상기 전자파 쉴드막 형성 단계(S5)에서는 트렌치(431)을 모두 채우도록 제1전자파 쉴드막(540x)을 형성한 후에, 상기 몰딩부(430)의 상면(430a)을 덮도록 제2전자파 쉴드막(540y)를 형성할 수 있다. 7A to 7C, a cross-sectional view of the electromagnetic shielding film forming step S5 is shown. In the electromagnetic shielding film forming step S5, the first electromagnetic shielding film 540x is formed so as to fill all the trenches 431, and then the second electromagnetic shielding film 540x is formed so as to cover the upper surface 430a of the molding part 430. [ (540y) can be formed.

상기 도 7a에 도시된 바와 같이 제1전자파 쉴드막(540x)을 형성하기 전에, 몰딩부(430)의 상면(430a)을 덮도록 보호막(20)을 형성하고, 트렌치(431)를 채우도록 제1전자파 쉴드막(540x)을 형성할 수 있다. 상기 보호막(20)은 몰딩부(130)의 상면(430a)에만 형성되어, 트렌치(431)는 외부로 노출시킬 수 있다. 즉, 제1전자파 쉴드막(540x)은 트렌치(431)를 통해 외부로 노출된 제1배선패턴(112)과 전기적으로 접속되도록 트렌치(431)의 내부에 형성된다. 또한 제1전자파 쉴드막(540x)과 전기적으로 접속된 제1배선패턴(112)은 접지용 배선패턴일 수 있다. 상기 제1전자파 쉴드막(540x)은 스크린 프린팅(screen printing)에 의해서 형성될 수 있다. 상기 제1전자파 쉴드막(540x)은 도전성 재료인 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나를 포함할 수 있다. 또한 제1전자파 쉴드막(540x)은 도전성 재료의 비율이 60~100%인 것이 바람직하며, 경화제, 수지 및 하드너등을 더 포함할 수 있다. 이와 같은 제1전자파 쉴드막(540x)은 형성된 후에 큐어링(curing)에 의해서 경화될 수 있다. The protective film 20 is formed so as to cover the upper surface 430a of the molding part 430 before the first electromagnetic shield film 540x is formed as shown in FIG. 1 electromagnetic wave shielding film 540x can be formed. The protective film 20 is formed only on the upper surface 430a of the molding part 130 so that the trench 431 can be exposed to the outside. That is, the first electromagnetic shield film 540x is formed inside the trench 431 so as to be electrically connected to the first wiring pattern 112 exposed to the outside through the trench 431. The first wiring pattern 112 electrically connected to the first electromagnetic shield film 540x may be a grounding wiring pattern. The first electromagnetic shield film 540x may be formed by screen printing. The first electromagnetic shield film 540x may be formed of any one selected from silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium (Cr) . In addition, the first electromagnetic shielding film 540x preferably has a conductive material ratio of 60 to 100%, and may further include a curing agent, a resin, a hardener, and the like. The first electromagnetic shield film 540x may be cured by curing after it is formed.

도 7b에 도시된 바와 같이 제1전자파 쉴드막(540x)이 형성된 후, 보호막(20)은 제거되고 몰딩부(430)의 상면(430a)에 비해서 상부로 돌출된 제1전자파 쉴드막(540x)은 그라이딩(grinding)에 의해 제거될 수 있다. 즉, 제1전자파 쉴드막(540x)의 상면(540xa)이 몰딩부(430)의 상면(430a)과 동일한 평면을 이룬다. 7B, after the first electromagnetic shielding film 540x is formed, the protective film 20 is removed and the first electromagnetic shielding film 540x protruded upward from the upper surface 430a of the molding part 430, May be removed by grinding. That is, the upper surface 540xa of the first electromagnetic shield film 540x is flush with the upper surface 430a of the molding portion 430.

도 7c에 도시된 바와 같이, 제2전자파 쉴드막(540y)는 제1전자파 쉴드막(540x)이 형성된 후, 몰딩부(430)의 상면(430a)과 제1전자파 쉴드막(540x)의 상면(540xa)을 덮도록 제2전자파 쉴드막(540y)을 형성한다. The second electromagnetic wave shielding film 540y is formed on the upper surface 430a of the molding part 430 and the upper surface 430a of the first electromagnetic shielding film 540x after the first electromagnetic shielding film 540x is formed, The second electromagnetic shield film 540y is formed so as to cover the first electromagnetic shield film 540xa.

상기 제2전자파 쉴드막(540y)는 트랜스퍼 몰딩(transfer molding) 또는 스퍼터링(Sputtering)에 의해 형성될 수 있다. 상기 제2전자파 쉴드막(540y)은 도전성 재료인 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나를 포함할 수 있다. 또한 제2전자파 쉴드막(540y)의 재료 는EMC(Epoxy Mold Compound)에서, 필러(filler)를 도전성 재료로 변경하여 사용할 수 있다. 상기 제2전자파 쉴드막(540y)에서 도전성 재료의 비율이 65~90%인 것이 바람직하며, 몰딩을 위해서 경화제, 수지 및 하드너 등을 더 포함할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 이와 같은 제2전자파 쉴드막(540y)은 형성된 후에 큐어링(curing)에 의해서 경화될 수 있다. 또한 제1전자파 쉴드막(540x)과 제2전자파 쉴드막(540y)은 도전성 재료의 비율이 서로 상이할 수 있다.The second electromagnetic shield film 540y may be formed by transfer molding or sputtering. The second electromagnetic shield film 540y may be formed of any one selected from silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), palladium (Pd), chromium (Cr) . Further, the material of the second electromagnetic shield film 540y may be used in EMC (Epoxy Mold Compound), and the filler may be changed to a conductive material. It is preferable that the ratio of the conductive material in the second electromagnetic shielding film 540y is 65 to 90%. The conductive material may further include a hardener, a resin and a hardener for molding, but the present invention is not limited thereto. The second electromagnetic shield film 540y may be cured by curing after it is formed. In addition, the first electromagnetic shield film 540x and the second electromagnetic shield film 540y may have different ratios of the conductive materials.

도 7d에 도시된 바와 같이, 도전성 범프 형성 단계(S6)에서는 회로기판(110)의 제2배선패턴(113)과 전기적으로 접속되도록 도전성 범프(150)를 형성한다. 상기 도전성 범프(150)는 회로기판(110)의 하면(110b)에 형성된 다수의 제2배선패턴(113)과 각각 전기적으로 접속되도록 다수개 형성될 수 있다. 이러한 도전성 범프(150)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으며, 본 발명에서 이를 한정하지 않는다. 상기 도전성 범프(150)는 도전성 필러, 카파 필러, 도전성볼, 솔더볼 또는 카파볼로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 도전성 범프(150)는 마더 보드 등과 같은 외부 장치에 상기 반도체 디바이스(500)를 실장할 경우, 상기 반도체 디바이스(500)와 외부 장치와의 전기적 연결 수단으로 이용될 수 있다.The conductive bump 150 is formed so as to be electrically connected to the second wiring pattern 113 of the circuit board 110 in the conductive bump forming step S6. The conductive bumps 150 may be formed to be electrically connected to a plurality of second wiring patterns 113 formed on the lower surface 110b of the circuit board 110, respectively. The conductive bumps 150 may be formed of eutectic solder Sn37Pb, high lead solder Sn95Pb, lead-free solder SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi, etc.) and equivalents thereof, and it is not limited in the present invention. The conductive bump 150 may be made of a conductive filler, a kappa filler, a conductive ball, a solder ball, or a kappa ball, but the present invention is not limited thereto. The conductive bump 150 may be used as an electrical connection between the semiconductor device 500 and an external device when the semiconductor device 500 is mounted on an external device such as a mother board.

도 7e에 도시된 바와 같이 싱귤레이션 단계(S7)에서는 다이아몬드 휠 또는 레이저 빔과 같은 다이싱 툴(미도시)을 이용하여, 다수의 반도체 디바이스를 낱개의 반도체 디바이스(500)로 다이싱(dicing)한다. 상기 싱귤레이션 단계(S7)에서는 트렌치(431)에 형성된 제1전자파 쉴드막(540x)과, 제1전자파 쉴드막(540x)의 상면(540xa)을 덮는 제2전자파 쉴드막(540y)과, 회로기판(110)을 다이싱하여 다수의 개별 반도체 디바이스(500)로 분리한다. 이때, 하나의 반도체 디바이스(500)는 적어도 2개의 반도체 다이(120)와, 2개의 반도체 다이(120)사이에 위치하는 제1전자파 쉴드막(540x)을 구비할 수 있다. 또한 제1전자파 쉴드막(540x)은 폭방향 중심을 다이싱되어, 분리된 개별 반도체 디바이스(500)는 몰딩부(430)의 측면(430c)에 제1전자파 쉴드막(540xx)이 남아 있을 수 있다. 또한 전자파 쉴드막(540)과 회로기판(110)이 다이싱되어 개별 반도체 디바이스(500)로 분리되므로, 전자파 쉴드막(540)의 측면(540c)과 회로기판(110)의 측면(110c)은 동일한 평면을 이루게 된다. 7E, in the singulation step S7, a plurality of semiconductor devices are diced into a single semiconductor device 500 by using a dicing tool (not shown) such as a diamond wheel or a laser beam, do. In the singulation step S7, the first electromagnetic shield film 540x formed on the trench 431, the second electromagnetic shield film 540y covering the upper surface 540xa of the first electromagnetic shield film 540x, The substrate 110 is diced into a plurality of discrete semiconductor devices 500. At this time, one semiconductor device 500 may include at least two semiconductor dies 120 and a first electromagnetic shielding film 540x positioned between the two semiconductor dies 120. The first electromagnetic shielding film 540x is diced in the widthwise direction so that the separated individual semiconductor device 500 may have the first electromagnetic shielding film 540xx remaining on the side surface 430c of the molding portion 430 have. The side surface 540c of the electromagnetic wave shielding film 540 and the side surface 110c of the circuit board 110 are separated from each other by the dicing of the electromagnetic wave shielding film 540 and the circuit board 110, The same plane is formed.

상기 전자파 쉴드막(540)은 몰딩부(430)의 상면(430a)을 덮는 제2전자파 쉴드막(540y)과, 제2전자파 쉴드막(540y)으로부터 회로기판(110) 방향으로 대략 직각으로 연장되며 몰딩부(430)의 4개의 측면(430c)을 덮는 제1전자파 쉴드막(540xx)과, 트렌치(431)에 형성된 내부 제1전자파 쉴드막(540x)을 포함한다. 즉, 반도체 디바이스(500)는 적어도 두 개의 반도체 다이(120)를 포함하고, 두 개의 반도체 다이(120) 사이에 전자파 간섭을 차단하기 위한 적어도 하나의 내부 전자파 쉴드막인 제1전자파 쉴드막(540x)을 포함한다. 또한 반도체 디바이스(500)는 몰딩부(130)의 상면(430a)을 덮는 제2전자파 쉴드막(540y)과 몰딩부(430)의 4개의 측면(430c)을 덮는 제1전자파 쉴드막(540xx)으로 이루어진 외부 전자파 쉴드막(542)을 통해 반도체 디바이스간의 전자기적인 간섭 현상을 효율적으로 방지할 수 있다.The electromagnetic shielding film 540 includes a second electromagnetic shielding film 540y covering the upper surface 430a of the molding part 430 and a second electromagnetic shielding film 540y extending from the second electromagnetic shielding film 540y at a substantially right angle to the circuit board 110 A first electromagnetic shield film 540xx covering the four side surfaces 430c of the molding part 430 and an internal first electromagnetic wave shield film 540x formed in the trench 431. [ That is, the semiconductor device 500 includes at least two semiconductor dies 120, and a first electromagnetic shielding film 540x (not shown), which is at least one internal electromagnetic shielding film for shielding electromagnetic interference between the two semiconductor dies 120 ). The semiconductor device 500 further includes a second electromagnetic wave shielding film 540y covering the upper surface 430a of the molding part 130 and a first electromagnetic wave shielding film 540xx covering the four side surfaces 430c of the molding part 430. [ It is possible to effectively prevent the electromagnetic interference phenomenon between the semiconductor devices through the external electromagnetic wave shielding film 542 formed of the semiconductor material.

이와 같은 제조 방법에 의해서 제조된 반도체 디바이스(500)는 내부 전자파 쉴드막(540x)을 구비하여 반도체 디바이스(500)내에 포함된 다수의 반도체 다이(120) 사이의 전자파의 간섭 현상을 방지할 수 있고, 외부 전자파 쉴드막(542)을 구비하여 다른 반도체 디바이스와의 전자기적인 간섭 현상도 효율적으로 방지할 수 있다. The semiconductor device 500 manufactured by such a manufacturing method can prevent an interference phenomenon of electromagnetic waves between a plurality of semiconductor dies 120 included in the semiconductor device 500 by providing an internal electromagnetic shielding film 540x And an external electromagnetic wave shielding film 542 are provided to effectively prevent electromagnetic interference with other semiconductor devices.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the present invention is not limited to the above-described embodiment, and that various modifications and variations of the present invention are possible in light of the above teachings. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100, 200, 300, 400, 500; 반도체 디바이스
110, 210; 회로기판 120; 반도체 다이
130, 230, 330, 430; 몰딩부 140, 240, 340, 440; 전자파 쉴드막
150; 도전성 범프100, 200, 300, 400, 500; Semiconductor device
110, 210; A circuit board 120; Semiconductor die
130, 230, 330, 430; Molding part 140, 240, 340, 440; Electromagnetic wave shield film
150; Conductive bump

Claims (20)

다수의 제1배선패턴이 형성된 상면과, 상기 상면의 반대면이며 다수의 제2배선패턴이 형성된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하는 회로기판;
상기 회로기판에 전기적으로 접속된 복 수의 반도체 다이;
상면과, 상기 상면의 반대면이며 상기 회로기판과 접촉된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하고, 상기 복수의 반도체 다이를 각각 몰딩하는 몰딩부; 및
상기 몰딩부를 덮도록 형성된 외부 전자파 쉴드막과, 상기 복수의 반도체 다이를 감싸는 몰딩부 사이에 개재된 내부 전자파 쉴드막으로 이루어진 전자파 쉴드막을 포함하며,
상기 외부 전자파 쉴드막은 상기 몰딩부의 상기 상면과 상기 측면을 덮고, 상기 내부 전자파 쉴드막은 상기 몰딩부의 상면에서 하면방향으로 형성된 트렌치를 모두 채우도록 형성되어 상기 회로기판과 전기적으로 접속되며,
상기 회로기판의 측면은 상기 몰딩부의 측면을 덮는 상기 외부 전자파 쉴드막의 측면과 동일한 평면을 이루고, 상기 외부 전자파 쉴드막은 상기 회로 기판의 측면도 덮고,
상기 외부 전자파 쉴드막과 상기 내부 전자파 쉴드막은 동일한 재질로 이루어진 것을 특징으로 하는 반도체 디바이스.A circuit board including a top surface on which a plurality of first wiring patterns are formed, a bottom surface opposite to the top surface and having a plurality of second wiring patterns formed thereon, and a side surface connecting the bottom surface and the top surface;
A plurality of semiconductor dies electrically connected to the circuit board;
A molding part for molding the plurality of semiconductor dies, the molding part including an upper surface, a lower surface opposite to the upper surface, a lower surface in contact with the circuit board, and a side surface connecting the lower surface and the upper surface; And
An electromagnetic wave shielding film formed of an internal electromagnetic shielding film interposed between an external electromagnetic shielding film formed to cover the molding part and a molding part surrounding the plurality of semiconductor dies,
Wherein the external electromagnetic shielding film covers the upper surface and the side surface of the molding part and the internal electromagnetic shielding film is formed so as to fill all the trenches formed in the lower surface in the upper surface of the molding part and is electrically connected to the circuit board,
The side surface of the circuit board is flush with the side surface of the external electromagnetic shielding film covering the side surface of the molding part, the external electromagnetic shielding film covers the side surface of the circuit board,
Wherein the external electromagnetic shielding film and the internal electromagnetic shielding film are made of the same material. 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 회로기판의 상기 제2배선패턴과 전기적으로 접속된 도전성 범프를 더 포함하는 것을 특징으로 하는 반도체 디바이스.The method according to claim 1,
And a conductive bump electrically connected to the second wiring pattern of the circuit board. 청구항 1에 있어서,
상기 회로기판의 측면과 상기 몰딩부의 측면은 동일한 평면을 이루는 것을 특징으로 하는 반도체 디바이스.The method according to claim 1,
Wherein a side surface of the circuit board and a side surface of the molding portion are flush with each other. 청구항 1에 있어서,
상기 몰딩부는 상기 측면이 상기 상면으로부터, 상기 하면을 향하여 직각 방향으로 연장되며,
상기 트렌치도 상기 상면으로부터 상기 하면을 향하여 직각방향으로 형성된 것을 특징으로 하는 반도체 디바이스.The method according to claim 1,
Wherein the molding portion has a side surface extending from the upper surface in a direction perpendicular to the lower surface,
Wherein the trench is also formed in a direction perpendicular to the lower surface from the upper surface. 청구항 8에 있어서,
상기 몰딩부는 상기 측면의 상부에, 상기 상면과 평행한 적어도 하나의 단차부가 구비되고, 상기 트렌치의 상부에도 상기 상면과 평행한 적어도 하나의 단차부가 구비되며,
상기 단차부에 의해서 상기 몰딩부의 상면이 상기 하면에 비해서 더 작은 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
Wherein the molding portion includes at least one stepped portion parallel to the upper surface on the side surface and at least one stepped portion parallel to the upper surface is provided on the trench,
And the upper surface of the molding portion is smaller than the lower surface by the step portion. 청구항 1에 있어서,
상기 몰딩부는 상기 측면이 상기 상면으로부터, 상기 하면을 향하여 직각보다 큰 각 방향으로 연장되어, 경사면으로 이루어지고,
상기 트렌치도 상기 상면으로부터 상기 하면을 향하여 직각보다 큰 각 방향으로 형성되어, 경사면을 갖는 것을 특징으로 하는 반도체 디바이스.The method according to claim 1,
Wherein the molding portion comprises an inclined surface, the side surface extending in an angular direction larger than a right angle from the upper surface toward the lower surface,
Wherein the trench is also formed in an angular direction larger than a right angle from the upper surface toward the lower surface, and has an inclined surface. 다수의 제1배선패턴이 형성된 상면과, 상기 상면의 반대면이며 다수의 제2배선패턴이 형성된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하는 회로기판;
상기 회로기판에 전기적으로 접속된 복수의 반도체 다이;
상면과, 상기 상면의 반대면이며 상기 회로기판과 접촉된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하고, 상기 복수의 반도체 다이를 각각 몰딩하는 몰딩부; 및
상기 몰딩부를 덮도록 형성된 외부 전자파 쉴드막과, 상기 복수의 반도체 다이를 감싸는 몰딩부 사이에 개재된 내부 전자파 쉴드막으로 이루어진 전자파 쉴드막을 포함하고,
상기 외부 전자파 쉴드막은 상기 몰딩부의 상기 상면을 덮는 제2전자파 쉴드막과, 상기 몰딩부의 상기 측면을 덮도록 형성된 제1전자파 쉴드막을 포함하며, 내부 전자파 쉴드막은 상기 몰딩부의 상면에서 하면방향으로 형성된 트렌치를 모두 채우도록 형성되어 상기 회로기판과 전기적으로 접속되며,
상기 회로기판의 측면은 상기 몰딩부의 측면을 덮는 상기 제1 전자파 쉴드막의 측면과 동일한 평면을 이루고, 상기 제1전자파 쉴드막은 상기 회로 기판의 측면도 덮고,
상기 내부 전자파 쉴드막과, 상기 제1전자파 쉴드막은 동일한 재질로 이루어진 것을 특징으로 하는 반도체 디바이스.A circuit board including a top surface on which a plurality of first wiring patterns are formed, a bottom surface opposite to the top surface and having a plurality of second wiring patterns formed thereon, and a side surface connecting the bottom surface and the top surface;
A plurality of semiconductor dies electrically connected to the circuit board;
A molding part for molding the plurality of semiconductor dies, the molding part including an upper surface, a lower surface opposite to the upper surface, a lower surface in contact with the circuit board, and a side surface connecting the lower surface and the upper surface; And
And an electromagnetic shielding film composed of an internal electromagnetic shielding film interposed between an external electromagnetic shielding film formed to cover the molding part and a molding part surrounding the plurality of semiconductor dies,
Wherein the external electromagnetic shielding film includes a second electromagnetic shielding film covering the upper surface of the molding part and a first electromagnetic shielding film formed to cover the side surface of the molding part, And is electrically connected to the circuit board,
The side surface of the circuit board is flush with the side surface of the first electromagnetic shielding film that covers the side surface of the molding portion, the first electromagnetic shielding film also covers the side surface of the circuit board,
Wherein the inner electromagnetic shielding film and the first electromagnetic shielding film are made of the same material. 다수의 제1배선패턴이 형성된 상면과, 상기 상면의 반대면이며 다수의 제2배선패턴이 형성된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하는 회로기판에 복수의 반도체 다이가 전기적으로 접속되도록 안착시키는 단계;
상기 복수의 반도체 다이를 모두 덮도록 상면과, 상기 상면의 반대면이며 상기 회로기판과 접촉된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하는 몰딩부를 형성하는 단계;
상기 몰딩부에 트렌치를 형성하여 상기 회로기판의 상면을 외부로 노출시키며, 상기 몰딩부와 상기 회로기판을 소잉하여 적어도 두 개의 반도체 다이를 포함하는 개별 반도체 디바이스로 분리하는 단계;
상기 개별 반도체 디바이스를 캐리어의 상면에 서로 이격되도록 배치하는 단계;
상기 트렌치를 모두 채우고, 상기 개별 반도체 디바이스의 이격된 공간내를 모두 채우며, 상기 몰딩부의 상면을 덮도록 전자파 쉴드막을 몰딩에 의해 형성하는 단계; 및
상기 몰딩부 및 상기 회로기판의 측면에 전자파 쉴드막이 남아 있도록 상기 개별 반도체 디바이스 사이에 개재된 상기 전자파 쉴드막을 다이싱하는 단계를 포함하며,
상기 트렌치를 채우는 전자파 쉴드막은 상기 개별 반도체 디바이스에서 상기 두 개의 반도체 다이 사이에 개재되며, 상기 전자파 쉴드막은 상기 회로기판의 측면과, 상기 몰딩부의 측면과 상면을 덮도록 형성된 외부 전자파 쉴드막과, 상기 트렌치 내부를 채우는 내부 전자파 쉴드막으로 이루어지되, 상기 외부 전자파 쉴드막은 상기 몰딩부의 상기 상면과 상기 측면을 덮고, 상기 내부 전자파 쉴드막은 상기 몰딩부의 상면에서 하면방향으로 형성된 트렌치를 모두 채우도록 형성되어 상기 회로기판과 전기적으로 접속되며, 상기 회로기판의 측면은 상기 몰딩부의 측면을 덮는 상기 외부 전자파 쉴드막의 측면과 동일한 평면을 이루고, 상기 외부 전자파 쉴드막은 상기 회로 기판의 측면도 덮는 것을 특징으로 하는 반도체 디바이스의 제조 방법.A plurality of semiconductor dies are electrically connected to a circuit board including a top surface on which a plurality of first wiring patterns are formed and a bottom surface opposite to the top surface and having a plurality of second wiring patterns formed thereon and a side surface connecting the bottom surface and the top surface, Seated to be connected;
Forming a molding portion including an upper surface to cover all of the plurality of semiconductor dies, a lower surface opposite to the upper surface, a lower surface in contact with the circuit board, and a side surface connecting the lower surface and the upper surface;
Forming a trench in the molding part to expose an upper surface of the circuit board to the outside and sowing the molding part and the circuit board to separate into individual semiconductor devices including at least two semiconductor dies;
Disposing the discrete semiconductor devices on an upper surface of the carrier so as to be spaced apart from each other;
Forming an electromagnetic wave shielding film by molding so as to fill all of the trenches, fill all of the spaced apart spaces of the individual semiconductor devices, and cover the upper surface of the molding portion; And
And dicing the electromagnetic shielding film sandwiched between the individual semiconductor devices so that the electromagnetic shielding film remains on the side surfaces of the molding part and the circuit board,
Wherein the electromagnetic wave shielding film filling the trench is sandwiched between the two semiconductor dies in the individual semiconductor device, the electromagnetic shielding film comprising: an external electromagnetic shielding film formed to cover a side surface of the circuit board, a side surface and an upper surface of the molding portion, And the inner electromagnetic shielding film covers the upper surface and the side surface of the molding part and the inner electromagnetic shielding film is formed to fill the trenches formed in the lower surface of the upper surface of the molding part, Wherein the side surface of the circuit board is flush with the side surface of the external electromagnetic shielding film covering the side surface of the molding part and the external electromagnetic shielding film also covers the side surface of the circuit board. Gt; 청구항 12에 있어서,
상기 전자파 쉴드막을 다이싱하기 이전에, 상기 캐리어를 제거하여 상기 회로기판의 하면을 외부로 노출시킨 후, 상기 회로기판과 전기적으로 접속되도록 하면에 도전성 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 12,
Further comprising the step of removing the carrier to expose a bottom surface of the circuit board to the outside before dicing the electromagnetic shielding film, and then forming the conductive bump in a state where the conductive bump is electrically connected to the circuit board. Gt; a < / RTI > semiconductor device. 삭제delete 청구항 12에 있어서,
상기 외부 전자파 쉴드막과 상기 내부 전자파 쉴드막은 트랜스퍼 몰딩에 의해 한 번에 형성된 후, 경화된 것을 특징으로 하는 반도체 디바이스의 제조 방법.The method of claim 12,
Wherein the external electromagnetic shielding film and the internal electromagnetic shielding film are formed at one time by transfer molding and then cured. 다수의 제1배선패턴이 형성된 상면과, 상기 상면의 반대면이며 다수의 제2배선패턴이 형성된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하는 회로기판에 복수의 반도체 다이가 전기적으로 접속되도록 안착시키는 단계;
상기 복수의 반도체 다이를 모두 덮도록 상면과, 상기 상면의 반대면이며 상기 회로기판과 접촉된 하면과, 상기 하면과 상면 사이를 연결하는 측면을 포함하는 몰딩부를 형성하는 단계;
상기 몰딩부에서 상기 복수의 반도체 다이 사이에 각각 트렌치가 위치하도록 형성하여 상기 회로기판의 상면을 외부로 노출시키는 단계;
상기 트렌치를 모두 채우고, 상기 몰딩부의 상면을 모두 덮도록 전자파 쉴드막을 형성하는 단계; 및
상기 몰딩부의 측면에 전자파 쉴드막이 남아 있도록, 상기 트렌치에 개재된 상기 전자파 쉴드막과 상기 회로기판을 다이싱하여, 적어도 두 개의 상기 반도체 다이를 포함하는 개별 반도체 디바이스로 분리하는 단계를 포함하며,
상기 전자파 쉴드막은 상기 회로기판의 측면과, 상기 몰딩부의 측면과 상면을 덮도록 형성된 외부 전자파 쉴드막과, 상기 트렌치 내부를 채우는 내부 전자파 쉴드막으로 이루어지되, 상기 외부 전자파 쉴드막은 상기 몰딩부의 상기 상면과 상기 측면을 덮고, 상기 내부 전자파 쉴드막은 상기 몰딩부의 상면에서 하면방향으로 형성된 트렌치를 모두 채우도록 형성되어 상기 회로기판과 전기적으로 접속되며, 상기 회로기판의 측면은 상기 몰딩부의 측면을 덮는 상기 외부 전자파 쉴드막의 측면과 동일한 평면을 이루고, 상기 외부 전자파 쉴드막은 상기 회로 기판의 측면도 덮는 것을
특징으로 하는 반도체 디바이스의 제조 방법.A plurality of semiconductor dies are electrically connected to a circuit board including a top surface on which a plurality of first wiring patterns are formed and a bottom surface opposite to the top surface and having a plurality of second wiring patterns formed thereon and a side surface connecting the bottom surface and the top surface, Seated to be connected;
Forming a molding portion including an upper surface to cover all of the plurality of semiconductor dies, a lower surface opposite to the upper surface, a lower surface in contact with the circuit board, and a side surface connecting the lower surface and the upper surface;
Forming a trench in the molding part between the plurality of semiconductor dies to expose an upper surface of the circuit board to the outside;
Forming an electromagnetic wave shielding film so as to fill all of the trenches and cover all the upper surfaces of the molding parts; And
And dicing the circuit board and the electromagnetic shielding film interposed in the trench so that the electromagnetic shielding film remains on the side surface of the molding part, thereby separating the individual semiconductor device including at least two semiconductor dies,
Wherein the electromagnetic shielding film comprises an external electromagnetic shielding film formed to cover a side surface of the circuit board, a side surface and an upper surface of the molding body, and an internal electromagnetic shielding film filling the inside of the trench, Wherein the inner electromagnetic shielding film is formed to fill all of the trenches formed in the lower surface of the molding portion and is electrically connected to the circuit board, and the side surface of the circuit board is covered with the outer surface covering the side surface of the molding portion The electromagnetic wave shielding film is formed in the same plane as the side surface of the electromagnetic wave shielding film,
Wherein the semiconductor device is a semiconductor device. 청구항 16에 있어서,
상기 전자파 쉴드막을 다이싱하기 이전에, 캐리어를 제거하여 상기 회로기판의 하면을 외부로 노출시킨 후, 상기 회로기판과 전기적으로 접속되도록 하면에 도전성 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.18. The method of claim 16,
Further comprising a step of removing the carrier to expose the lower surface of the circuit board to the outside before dicing the electromagnetic shielding film, and then forming the conductive bump when the circuit board is electrically connected to the circuit board A method of manufacturing a semiconductor device. 삭제delete 청구항 16에 있어서,
상기 외부 전자파 쉴드막과 상기 내부 전자파 쉴드막은 트랜스퍼 몰딩에 의해 한 번에 형성된 후, 경화된 것을 특징으로 하는 반도체 디바이스의 제조 방법.18. The method of claim 16,
Wherein the external electromagnetic shielding film and the internal electromagnetic shielding film are formed at one time by transfer molding and then cured. 청구항 16에 있어서,
상기 전자파 쉴드막 형성 단계는
상기 트렌치를 모두 채우도록 스크린 프린팅에 의해서 제1전자파 쉴드막을 형성한 후, 상기 몰딩부의 상면과 상기 제1전자파 쉴드막의 상면을 덮도록 몰딩 또는 스퍼터링에 의해 제2전자파 쉴드막을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.18. The method of claim 16,
The electromagnetic wave shielding film forming step
Forming a first electromagnetic shielding film by screen printing to fill all of the trenches and then forming a second electromagnetic shielding film by molding or sputtering so as to cover the upper surface of the molding part and the upper surface of the first electromagnetic shielding film A method of manufacturing a semiconductor device.
KR1020160014650A 2016-02-05 2016-02-05 Semiconductor device and manufacturing method thereof Active KR101787871B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160014650A KR101787871B1 (en) 2016-02-05 2016-02-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014650A KR101787871B1 (en) 2016-02-05 2016-02-05 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20170093362A KR20170093362A (en) 2017-08-16
KR101787871B1 true KR101787871B1 (en) 2017-11-15

Family

ID=59752323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014650A Active KR101787871B1 (en) 2016-02-05 2016-02-05 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101787871B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7093210B2 (en) * 2018-03-28 2022-06-29 株式会社ディスコ How to process plate-shaped objects
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533763B1 (en) * 2002-10-29 2005-12-06 앰코 테크놀로지 코리아 주식회사 semiconductor package
JP2010245139A (en) * 2009-04-02 2010-10-28 Tatsuta Electric Wire & Cable Co Ltd High frequency module having shield and heat dissipation and manufacturing method thereof
US20130082364A1 (en) * 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Package AND METHOD FOR MAKING SAME
JP2014183180A (en) * 2013-03-19 2014-09-29 Tdk Corp Electronic component module, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533763B1 (en) * 2002-10-29 2005-12-06 앰코 테크놀로지 코리아 주식회사 semiconductor package
JP2010245139A (en) * 2009-04-02 2010-10-28 Tatsuta Electric Wire & Cable Co Ltd High frequency module having shield and heat dissipation and manufacturing method thereof
US20130082364A1 (en) * 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Package AND METHOD FOR MAKING SAME
JP2014183180A (en) * 2013-03-19 2014-09-29 Tdk Corp Electronic component module, and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover
US11923319B2 (en) 2018-06-26 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including sheilding cover that covers molded body
US12293977B2 (en) 2018-06-26 2025-05-06 Samsung Electronics Co., Ltd. Semiconductor package including shielding cover that covers molded body

Also Published As

Publication number Publication date
KR20170093362A (en) 2017-08-16

Similar Documents

Publication Publication Date Title
US12033970B2 (en) Semiconductor device and manufacturing method thereof
CN110010503B (en) Method of forming semiconductor device and semiconductor device
TWI705539B (en) Semiconductor packaging method, semiconductor package and stacked semiconductor package
KR101787832B1 (en) Method for fabricating semiconductor package and semiconductor package using the same
US10276401B2 (en) 3D shielding case and methods for forming the same
US8796561B1 (en) Fan out build up substrate stackable package and method
US9899307B2 (en) Fan-out chip package with dummy pattern and its fabricating method
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
KR101799668B1 (en) Semiconductor package and manufacturing method thereof
CN108538813A (en) Semiconductor packages, semiconductor package and the method for manufacturing semiconductor packages
US11222867B1 (en) Package and manufacturing method thereof
CN107359149A (en) Semiconductor device and its manufacture method
US20170365565A1 (en) High density redistribution layer (rdl) interconnect bridge using a reconstituted wafer
TW201807771A (en) Chip package array and chip package
US11721654B2 (en) Ultra-thin multichip power devices
KR101787871B1 (en) Semiconductor device and manufacturing method thereof
KR101887745B1 (en) Semiconductor package having multi chip module and method for manufacturing the same
KR101787882B1 (en) Semiconductor package and manufacturing method thereof
KR20180087504A (en) Semiconductor package and manufacturing method thereof
US20230067664A1 (en) Package structure and manufacturing method thereof
KR20180089799A (en) Semiconductor device manufacturing method
US20250096064A1 (en) Wafer level chip scale package structure and method of manufacturing wafer level chip scale package
TW202522732A (en) Semiconductor device and manufacturing method thereof
KR20180091306A (en) Semiconductor package and manufacturing method thereof
KR20180086805A (en) Semiconductor device having EMI shielding layer and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160205

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170401

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170927

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171012

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171012

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201008

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20211007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20221007

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20241002

Start annual number: 8

End annual number: 8