[go: up one dir, main page]

KR101778361B1 - Capacitor structure and electronic device having the capacitor structure - Google Patents

Capacitor structure and electronic device having the capacitor structure Download PDF

Info

Publication number
KR101778361B1
KR101778361B1 KR1020150081629A KR20150081629A KR101778361B1 KR 101778361 B1 KR101778361 B1 KR 101778361B1 KR 1020150081629 A KR1020150081629 A KR 1020150081629A KR 20150081629 A KR20150081629 A KR 20150081629A KR 101778361 B1 KR101778361 B1 KR 101778361B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
wire electrode
electrode
wire
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020150081629A
Other languages
Korean (ko)
Other versions
KR20160145283A (en
Inventor
박화선
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150081629A priority Critical patent/KR101778361B1/en
Publication of KR20160145283A publication Critical patent/KR20160145283A/en
Application granted granted Critical
Publication of KR101778361B1 publication Critical patent/KR101778361B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

커패시터 구조체가 개시된다. 커패시터 구조체는 서로 이격된 제1 와이어 전극과 제2 와이어 전극, 제1 와이어 전극과 제2 와이어 전극의 표면을 각각 피복하는 제1 유전막과 제2 유전막 및 제1 유전막과 제2 유전막 사이의 공간을 채우면서 제1 유전막과 제2 유전막의 표면을 피복하는 대향 전극을 구비한다. 이러하 커패시터 구조체는 다양한 정전용량을 갖는 커패시터를 구현할 수 있다.A capacitor structure is disclosed. The capacitor structure includes a first dielectric layer and a second dielectric layer covering the surfaces of the first wire electrode and the second wire electrode spaced from each other, the first wire electrode and the second wire electrode, and a space between the first dielectric layer and the second dielectric layer And an opposing electrode covering the surfaces of the first and second dielectric layers while filling. This capacitor structure can implement capacitors with various capacitances.

Description

커패시터 구조체 및 이를 포함하는 전자 장치{CAPACITOR STRUCTURE AND ELECTRONIC DEVICE HAVING THE CAPACITOR STRUCTURE}[0001] CAPACITOR STRUCTURE AND ELECTRONIC APPARATUS CONTAINING THE SAME [0002] BACKGROUND OF THE INVENTION [0003]

본 발명은 다양한 정전용량을 갖는 하나 또는 복수의 커패시터를 구현할 수 있는 커패시터 구조체 및 이를 포함하는 전자 장치에 관한 것이다. The present invention relates to a capacitor structure capable of implementing one or a plurality of capacitors having various capacitances and an electronic apparatus including the same.

오늘 날 대부분의 전자 장치에는 수많은 커패시터가 필수적으로 설치되고 있다. 그리고 하나의 전자 장치 내에서도 서로 다른 정전용량을 갖는 커패시터들이 요구되고 있을 뿐만 아니라 각각의 전자 장치에 따라서도 서로 다른 정전용량을 갖는 커패시터가 요구되고 있다. Many electronic devices today require a large number of capacitors. In addition, capacitors having different electrostatic capacities are required not only in one electronic device, but also in capacitors having different electrostatic capacities depending on each electronic device.

따라서 하나의 커패시터 구조체를 이용하여 다양한 정전용량을 갖는 커패시터를 하나 또는 복수개 구현할 수 있다면 전자 장치 내에 적용되는 커패시터 구초제의 수를 획기적으로 감소시킬 수 있을 뿐만 아니라 하나의 커패시터 구조체를 서로 다른 정전용량의 커패시터를 요구하는 다양한 전자 제품에 적용할 수 있으므로, 전자 장치의 제조 원가를 감소시킬 수 있다. Therefore, if one or more capacitors having various capacitances can be realized by using one capacitor structure, it is possible not only to drastically reduce the number of capacitor circuit breakers applied in the electronic device, but also to reduce the number of capacitors having different capacitances The present invention can be applied to a variety of electronic products requiring capacitors, thereby reducing the manufacturing cost of the electronic device.

본 발명의 일 목적은 다양한 정전용량을 가지는 커패시터를 구현할 수 있는 커패시터 구조체를 제공하는 것이다. It is an object of the present invention to provide a capacitor structure capable of implementing capacitors having various capacitances.

본 발명의 다른 목적은 상기 커패시터 구조체를 포함하는 전자 장치를 제공하는 것이다. It is another object of the present invention to provide an electronic device including the capacitor structure.

본 발명의 실시예에 따른 커패시터 구조체는 적어도 하나 이상의 제1 와이어 전극; 상기 제1 와이어 전극과 이격되고, 상기 제1 와이어 전극과 평행하게 배치된 적어도 하나 이상의 제2 와이어 전극; 상기 제1 와이어 전극의 표면 중 적어도 일부를 피복하는 제1 유전막; 상기 제1 유전막과 이격되고, 상기 제2 와이어 전극의 표면 중 적어도 일부를 피복하며, 상기 제1 유전막보다 작은 두께를 갖는 제2 유전막; 및 상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하는 대향 전극을 포함한다. A capacitor structure according to an embodiment of the present invention includes at least one first wire electrode; At least one second wire electrode spaced apart from the first wire electrode and disposed in parallel with the first wire electrode; A first dielectric layer covering at least a part of the surface of the first wire electrode; A second dielectric layer spaced apart from the first dielectric layer and covering at least a part of the surface of the second wire electrode, the second dielectric layer having a thickness smaller than that of the first dielectric layer; And an opposite electrode that fills a space between the first dielectric layer and the second dielectric layer and covers the surfaces of the first dielectric layer and the second dielectric layer.

일 실시예에 있어서, 상기 제1 와이어 전극의 직경은 상기 제2 와이어 전극의 직경과 동일할 수 있다. In one embodiment, the diameter of the first wire electrode may be the same as the diameter of the second wire electrode.

일 실시예에 있어서, 상기 제1 와이어 전극 및 상기 제2 와이어 전극은 금속으로 형성되고, 상기 제1 유전막 및 상기 제2 유전막은 상기 금속의 산화물로 형성될 수 있다. In one embodiment, the first wire electrode and the second wire electrode are formed of a metal, and the first dielectric layer and the second dielectric layer may be formed of an oxide of the metal.

일 실시예에 있어서, 상기 대향 전극은 상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하고, 전도성 고분자 재질로 형성된 제1 전극부를 포함할 수 있다. 한편, 상기 대향 전극은 상기 제1 전극부의 표면을 피복하고, 금속 재질로 형성된 제2 전극부를 더 포함할 수 있다. In one embodiment, the counter electrode includes a first electrode portion formed of a conductive polymer material, covering the surface of the first dielectric layer and the second dielectric layer while filling a space between the first dielectric layer and the second dielectric layer can do. The counter electrode may further include a second electrode portion covering the surface of the first electrode portion and formed of a metal material.

일 실시예에 있어서, 상기 적어도 하나 이상의 제1 와이어 전극은 서로 이격된 복수의 제1 와이어 전극을 포함하고, 상기 적어도 하나 이상의 제2 와이어 전극은 서로 이격된 복수의 제2 와이어 전극을 포함할 수 있다. In one embodiment, the at least one first wire electrode includes a plurality of first wire electrodes spaced from each other, and the at least one second wire electrode may include a plurality of second wire electrodes spaced from each other. have.

본 발명의 실시예에 따른 전자 장치는 커패시터 구조체에 의해 서로 전기적으로 연결되고 서로 다른 전압이 인가되는 제1 소자 및 제2 소자를 포함할 수 있다. 그리고 상기 커패시터 구조체는 적어도 하나 이상의 제1 와이어 전극; 상기 제1 와이어 전극과 이격되고, 상기 제1 와이어 전극과 평행하게 배치된 적어도 하나 이상의 제2 와이어 전극; 상기 제1 와이어 전극의 표면 중 적어도 일부를 피복하는 제1 유전막; 상기 제1 유전막과 이격되고, 상기 제2 와이어 전극의 표면 중 적어도 일부를 피복하며, 상기 제1 유전막보다 작은 두께를 갖는 제2 유전막; 및 상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하는 대향 전극을 포함할 수 있으며, 상기 제1 소자는 상기 대향 전극과 전기적으로 연결되고 상기 제2 소자는 상기 제1 와이어 전극 및 상기 제2 와이어 전극 중 하나 이상과 전기적으로 연결될 수 있다. An electronic device according to an embodiment of the present invention may include a first device and a second device, which are electrically connected to each other by a capacitor structure and to which different voltages are applied. And the capacitor structure includes at least one first wire electrode; At least one second wire electrode spaced apart from the first wire electrode and disposed in parallel with the first wire electrode; A first dielectric layer covering at least a part of the surface of the first wire electrode; A second dielectric layer spaced apart from the first dielectric layer and covering at least a part of the surface of the second wire electrode, the second dielectric layer having a thickness smaller than that of the first dielectric layer; And an opposing electrode which fills a space between the first dielectric layer and the second dielectric layer and covers a surface of the first dielectric layer and the second dielectric layer, wherein the first element is electrically connected to the counter electrode And the second element may be electrically connected to at least one of the first wire electrode and the second wire electrode.

본 발명의 실시예에 따른 전자 장치는 서로 다른 전압이 인가되는 제1 내지 제3 소자 및 상기 제1 소자와 상기 제2 소자 및 제1 소자와 상기 제3 소자를 서로 다른 정전용량을 갖는 커패시터로 전기적으로 연결하는 커패시터 구조체를 포함할 수 있다. 그리고 상기 커패시터 구조체는 적어도 하나 이상의 제1 와이어 전극; 상기 제1 와이어 전극과 이격되고, 상기 제1 와이어 전극과 평행하게 배치된 적어도 하나 이상의 제2 와이어 전극; 상기 제1 와이어 전극의 표면 중 적어도 일부를 피복하는 제1 유전막; 상기 제1 유전막과 이격되고, 상기 제2 와이어 전극의 표면 중 적어도 일부를 피복하며, 상기 제1 유전막보다 작은 두께를 갖는 제2 유전막; 및 상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하는 대향 전극을 포함할 수 있으며, 상기 대향 전극은 상기 제1 소자에 전기적으로 연결되고, 상기 제1 와이어 전극은 상기 제2 소자에 전기적으로 연결되며, 상기 제2 와이어 전극은 상기 제3 소자에 전기적으로 연결될 수 있다. An electronic device according to an embodiment of the present invention includes first through third devices to which different voltages are applied, and first and second devices, a first device, a third device, and a capacitor having capacitances different from each other And may include a capacitor structure that electrically connects. And the capacitor structure includes at least one first wire electrode; At least one second wire electrode spaced apart from the first wire electrode and disposed in parallel with the first wire electrode; A first dielectric layer covering at least a part of the surface of the first wire electrode; A second dielectric layer spaced apart from the first dielectric layer and covering at least a part of the surface of the second wire electrode, the second dielectric layer having a thickness smaller than that of the first dielectric layer; And an opposite electrode that fills a space between the first dielectric layer and the second dielectric layer and covers a surface of the first dielectric layer and the second dielectric layer, wherein the counter electrode is electrically connected to the first element The first wire electrode may be electrically connected to the second element, and the second wire electrode may be electrically connected to the third element.

본 발명에 따르면, 하나의 커패시터 구조체를 이용하여 복수의 서로 다른 정전용량을 갖는 커패시터를 구현할 수 있으므로, 다양한 정전용량을 요구하는 전자 장치들에 효과적으로 적용될 수 있다. According to the present invention, since a capacitor having a plurality of different capacitances can be implemented using one capacitor structure, it can be effectively applied to electronic devices requiring various capacitances.

도 1은 본 발명의 실시예에 따른 커패시터 구조체를 설명하기 위한 부분 사시도이다.
도 2는 도 1에 도시된 커패시터 구체조의 단면도이다.1 is a partial perspective view illustrating a capacitor structure according to an embodiment of the present invention.
Figure 2 is a cross-sectional view of the capacitor assembly shown in Figure 1;

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term "comprises" or "having ", etc. is intended to specify that there is a feature, step, operation, element, part or combination thereof described in the specification, , &Quot; an ", " an ", " an "

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 본 발명의 실시예에 따른 커패시터 구조체를 설명하기 위한 부분 사시도이고, 도 2는 도 1에 도시된 커패시터 구조체의 단면도이다. FIG. 1 is a partial perspective view illustrating a capacitor structure according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the capacitor structure shown in FIG.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 커패시터 구조체(100)는 제1 와이어 전극(110), 제2 와이어 전극(120), 제1 유전막(130), 제2 유전막(140) 및 대향 전극(150)을 포함한다. 1 and 2, a capacitor structure 100 according to an embodiment of the present invention includes a first wire electrode 110, a second wire electrode 120, a first dielectric layer 130, a second dielectric layer 140 And an opposite electrode 150. [

상기 제1 와이어 전극(110)은 단면이 원형이고 길게 연장된 와이어 형태를 가질 수 있다. 상기 제1 와이어 전극(110)은 수십 ㎛ 내지 수십 mm의 직경(D1)을 가질 수 있고, 상기 제1 와이어 전극(110)의 길이는 특별히 제한되지 않는다. 상기 제1 와이어 전극(110)은 전기 전도성 물질로 형성될 수 있다. 예를 들면, 상기 제1 와이어 전극(110)은 알루미늄(Al), 구리(Cu) 등과 같은 금속으로 형성될 수 있다. The first wire electrode 110 may have a circular cross-section and a long wire shape. The first wire electrode 110 may have a diameter D1 of several tens of micrometers to several tens of millimeters, and the length of the first wire electrode 110 is not particularly limited. The first wire electrode 110 may be formed of an electrically conductive material. For example, the first wire electrode 110 may be formed of a metal such as aluminum (Al), copper (Cu), or the like.

상기 제2 와이어 전극(120)은 상기 제1 와이어 전극(110)과 이격되고 평행하게 배치될 수 있다. 상기 제2 와이어 전극(120)은 수십 ㎛ 내지 수십 mm의 직경(D2)을 가질 수 있고, 상기 제2 와이어 전극(120)의 직경(D2)은 상기 제1 와이어 전극(110)과 동일할 수도 있고, 서로 다를 수도 있다. 일 예로, 상기 제2 와이어 전극(120)의 직경(D2)은 상기 제1 와이어 전극(110)의 직경(D1)과 동일할 수 있다. 그리고 상기 제2 와이어 전극(120)의 길이는 상기 제1 와이어 전극(110)의 길이와 실질적으로 동일할 수 있다. 한편, 상기 제2 와이어 전극(120)은 전기 전도성 물질로 형성될 수 있다. 예를 들면, 상기 제2 와이어 전극(120)은 알루미늄(Al), 구리(Cu) 등과 같은 금속으로 형성될 수 있다. 일 실시예로, 상기 제2 와이어 전극(120)은 상기 제1 와이어 전극(110)과 실질적으로 동일한 물질로 형성될 수 있다. The second wire electrode 120 may be spaced apart from and parallel to the first wire electrode 110. The second wire electrode 120 may have a diameter D2 of several tens of μm to several tens of mm and the diameter D2 of the second wire electrode 120 may be the same as the first wire electrode 110 And may be different. For example, the diameter D2 of the second wire electrode 120 may be equal to the diameter D1 of the first wire electrode 110. The length of the second wire electrode 120 may be substantially the same as the length of the first wire electrode 110. Meanwhile, the second wire electrode 120 may be formed of an electrically conductive material. For example, the second wire electrode 120 may be formed of a metal such as aluminum (Al), copper (Cu), or the like. In one embodiment, the second wire electrode 120 may be formed of substantially the same material as the first wire electrode 110.

상기 제1 유전막(130)은 상기 제1 와이어 전극(110)의 표면 중 측면을 피복할 수 있다. 상기 제1 유전막(130)은 분극이 일어나는 유전물질로 형성될 수 있다. 일 실시예로, 상기 제1 유전막(130)은 상기 제1 와이어 전극(110)에 포함된 금속의 금속산화물로 형성될 수 있다. 예를 들면, 상기 제1 유전막(130)은 상기 제1 와이어 전극(110)을 양극산화시킴으로써 형성된 금속산화물막로 형성될 수 있다. 일 예로, 상기 제1 와이어 전극(110)이 알루미늄으로 형성된 경우, 상기 제1 유전막(130)은 상기 알루미늄으로 이루어진 제1 와이어 전극(110)을 양극산화시킴으로써 형성된 알루미나(A12O3)로 형성될 수 있다. 상기 제1 유전막(130)은 제1 두께(T1)를 가질 수 있다. 이러한 제1 유전막(130)의 두께(T1)는 상기 제1 와이어 전극(110), 상기 제1 유전막(130) 및 상기 대향 전극(150)에 의해 정의되는 제1 커패시터의 정전용량을 고려하여 적절하게 결정될 수 있다. The first dielectric layer 130 may cover a side surface of the first wire electrode 110. The first dielectric layer 130 may be formed of a dielectric material on which polarization occurs. In one embodiment, the first dielectric layer 130 may be formed of a metal oxide of a metal included in the first wire electrode 110. For example, the first dielectric layer 130 may be formed of a metal oxide layer formed by anodizing the first wire electrode 110. For example, when the first wire electrode 110 is formed of aluminum, the first dielectric layer 130 is formed of alumina (Al 2 O 3 ) formed by anodizing the first wire electrode 110 made of aluminum . The first dielectric layer 130 may have a first thickness T1. The thickness T1 of the first dielectric layer 130 may be appropriately determined in consideration of the capacitance of the first capacitor defined by the first wire electrode 110, the first dielectric layer 130, .

상기 제2 유전막(140)은 상기 제2 와이어 전극(120)의 표면 중 측면을 피복할 수 있다. 상기 제2 유전막(140)은 분극이 일어나는 유전물질로 형성될 수 있다. 일 실시예로, 상기 제2 유전막(140)은 상기 제2 와이어 전극(120)에 포함된 금속의 금속산화물로 형성될 수 있다. 예를 들면, 상기 제2 유전막(140)은 상기 제2 와이어 전극(120)을 양극산화시킴으로써 형성된 금속산화물로 형성될 수 있다. 일 예로, 상기 제2 와이어 전극(120)이 알루미늄(A1)으로 형성된 경우, 상기 제2 유전막(140)은 상기 알루미늄으로 이루어진 제2 와이어 전극(120)을 양극산화시킴으로써 형성된 알루미나(A12O3)로 형성될 수 있다. 상기 제2 유전막(140)은 제2 두께(T2)를 가질 수 있다. 이러한 제2 유전막(140)의 두께(T2)는 상기 제1 유전막(130)의 두께(T1)와 다를 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 상기 제2 와이어 전극(120), 상기 제2 유전막(140) 및 상기 대향 전극(150)에 의해 정의되는 제2 커패시터의 정전용량이 상기 제1 커패시터의 정전용량보다 작도록, 상기 제2 유전막(140)의 두께(T2)는 상기 제1 유전막(130)의 두께(T1)보다 작을 수 있다. The second dielectric layer 140 may cover the side surface of the second wire electrode 120. The second dielectric layer 140 may be formed of a dielectric material in which polarization occurs. In one embodiment, the second dielectric layer 140 may be formed of a metal oxide of a metal included in the second wire electrode 120. For example, the second dielectric layer 140 may be formed of a metal oxide formed by anodizing the second wire electrode 120. For example, when the second wire electrode 120 is formed of aluminum (Al), the second dielectric layer 140 may be formed of alumina (Al 2 O 3 ) formed by anodizing the second wire electrode 120 made of aluminum ). The second dielectric layer 140 may have a second thickness T2. The thickness T 2 of the second dielectric layer 140 may be different from the thickness T 1 of the first dielectric layer 130. 2, the capacitance of a second capacitor defined by the second wire electrode 120, the second dielectric layer 140, and the counter electrode 150 is larger than the capacitance of the first capacitor, The thickness T 2 of the second dielectric layer 140 may be smaller than the thickness T 1 of the first dielectric layer 130.

상기 대향 전극(150)은 전기 전도성 재질로 형성될 수 있고, 상기 제1 유전막(130)과 상기 제2 유전막(140) 사이의 공간을 채우는 동시에 상기 제1 유전막(130)과 상기 제2 유전막(140)의 표면을 피복할 수 있다. The counter electrode 150 may be formed of an electrically conductive material and may fill a space between the first dielectric layer 130 and the second dielectric layer 140 while simultaneously forming the first dielectric layer 130 and the second dielectric layer 140 140 may be coated.

일 실시예에 있어서, 상기 대향 전극(150)은 전도성 고분자 또는 금속 재질로 형성될 수 있다. 일 예로, 상기 대향 전극(150)은 상기 제1 유전막(130)과 상기 제2 유전막(140) 사이의 공간을 채우면서 상기 제1 유전막(130)과 상기 제2 유전막(140)의 표면을 피복하고, 전도성 고분자 재질로 형성된 제1 전극부(151)를 포함할 수 있다. 이와 다른 예로, 상기 대향 전극(150)은 상기 제1 전극부(151)와 함께 상기 제1 전극부(151)의 표면을 피복하고 도전성 금속 재질로 형성된 제2 전극부(152)를 더 포함할 수 있다. 이와 또 다른 예로, 상기 대향 전극(150)은 상기 제1 유전막(130)과 상기 제2 유전막(140) 사이의 공간을 채우면서 상기 제1 유전막(130)과 상기 제2 유전막(140)의 표면을 피복하고, 금속 재질로 형성된 제1 전극부(미도시)를 포함할 수 있다.In one embodiment, the counter electrode 150 may be formed of a conductive polymer or a metal material. The counter electrode 150 may fill the space between the first dielectric layer 130 and the second dielectric layer 140 to cover the surfaces of the first dielectric layer 130 and the second dielectric layer 140, And a first electrode unit 151 formed of a conductive polymer material. In another example, the counter electrode 150 may further include a second electrode portion 152 formed on the surface of the first electrode portion 151 together with the first electrode portion 151 and formed of a conductive metal material . The counter electrode 150 may be formed on the surface of the first dielectric layer 130 and the second dielectric layer 140 while filling the space between the first dielectric layer 130 and the second dielectric layer 140. [ And a first electrode unit (not shown) formed of a metal material.

도 2에는 상기 대향 전극(150)의 단면이 원형상을 갖는 것으로 도시되어 있으나, 상기 대향 전극(150)의 단면은 사각형, 육각형 등의 다각형 또는 기타 다양한 형상을 가지도록 변경될 수 있다. 2, the cross-section of the counter electrode 150 has a circular shape. However, the cross-section of the counter electrode 150 may have a polygonal shape such as a quadrangle, a hexagon, or the like.

본 발명의 커패시터 구조체(100)에 따르면, 하나의 커패시터 구조체(100)로 복수의 서로 다른 정전용량을 갖는 커패시터를 구현할 수 있으므로, 다양한 정전용량을 요구하는 전자 장치들에 효과적으로 적용될 수 있다. According to the capacitor structure 100 of the present invention, since a capacitor having a plurality of different capacitances can be implemented in one capacitor structure 100, it can be effectively applied to electronic devices requiring various capacitances.

이상에서는 상기 커패시터 구조체(100)가 하나의 제1 와이어 전극(110) 및 하나의 제2 와이어 전극(120)을 포함하는 것으로 설명되었으나, 보다 다양한 정전용량을 구현하기 위하여, 상기 커패시터 구조체(100)는 복수의 제1 와이어 전극(110)과 이들 각각을 피복하는 복수의 제1 유전막(130) 및 복수의 제2 와이어 전극(120)과 이들 각각을 피복하는 복수의 제2 유전막(140)을 포함할 수 있다. 도 1 및 도 2에는 상기 커패시터 구조체(100)가 2개의 제1 와이어 전극(110)과 이들 각각을 피복하는 2개의 제1 유전막(130) 및 2개의 제2 와이어 전극(120)과 이들 각각을 피복하는 2개의 제2 유전막(140)을 포함하는 커패시터 구조체(100)가 도시되어 있다. 한편, 이 경우, 상기 대향 전극(150)은 상기 복수의 제1 유전막(130) 및 상기 복수의 제2 유전막들(140) 사이의 공간을 채우면서 상기 제1 유전막들(110)과 상기 제2 유전막들(140)의 표면을 피복할 수 있다.
In the above description, the capacitor structure 100 includes one first wire electrode 110 and one second wire electrode 120. However, in order to realize more various capacitances, Includes a plurality of first wire electrodes 110, a plurality of first dielectric layers 130, a plurality of second wire electrodes 120, and a plurality of second dielectric layers 140 covering each of the plurality of first wire electrodes 110 can do. 1 and 2, the capacitor structure 100 includes two first wire electrodes 110, two first dielectric layers 130 and two second wire electrodes 120 covering each of the first wire electrodes 110, There is shown a capacitor structure 100 that includes two second dielectric layers 140 to cover. In this case, the opposing electrode 150 may fill the space between the first dielectric layer 130 and the second dielectric layers 140 while the first dielectric layers 110 and the second dielectric layer 140 The surface of the dielectric films 140 can be covered.

이하 본 발명의 커패시터 구조체(100)를 포함하는 전자 장치(미도시)에 대해 설명한다. Hereinafter, an electronic device (not shown) including the capacitor structure 100 of the present invention will be described.

상기 전자 장치은 서로 다른 전압이 인가되는 다양한 소자들 및 상기 소자들 중 일부를 연결하는 하나 이상의 커패시터 구조체를 포함할 수 있다. 이 경우 상기 커패시터 구조체로는 도 1 및 도 2를 참조하여 설명한 커패시터 구조체(100)가 적용될 수 있다.The electronic device may include various devices to which different voltages are applied and one or more capacitor structures connecting some of the devices. In this case, the capacitor structure 100 described with reference to FIGS. 1 and 2 may be applied as the capacitor structure.

본 발명의 일 실시예에 있어서, 상기 전자 장치는 제1 전압이 인가되는 제1 소자, 상기 제1 전압과 다른 제2 전압이 인가되는 제2 소자 그리고 상기 제1 소자와 상기 제2 소자를 제1 정전용량을 갖는 커패시터로 연결하는 커패시터 구조체를 포함할 수 있다. In one embodiment of the present invention, the electronic device includes a first element to which a first voltage is applied, a second element to which a second voltage different from the first voltage is applied, and a second element to which the first element and the second element are applied Lt; RTI ID = 0.0 > 1 < / RTI > capacitors.

일 실시예로, 상기 제1 정전용량이 상기 제1 와이어 전극(110)과 상기 대향 전극(150) 및 상기 제1 유전막(130)에 의해 정의되는 제1 커패시터의 정전용량과 동일한 경우, 상기 제1 소자는 상기 커패시터 구조체(100)의 대향 전극(150)과 전기적으로 연결되고, 상기 제2 소자는 상기 커패시터 구조체(100)의 제1 와이어 전극(110)과 전기적으로 연결될 수 있다.In one embodiment, when the first capacitance is equal to the capacitance of the first capacitor defined by the first wire electrode 110, the counter electrode 150, and the first dielectric layer 130, 1 device may be electrically connected to the counter electrode 150 of the capacitor structure 100 and the second device may be electrically connected to the first wire electrode 110 of the capacitor structure 100.

이와 다른 실시예로, 상기 제1 정전용량이 상기 제2 와이어 전극(120)과 상기 대향 전극(150) 및 상기 제2 유전막(140)에 의해 정의되는 제2 커패시터의 정전용량과 동일한 경우, 상기 제1 소자는 상기 커패시터 구조체(100)의 대향 전극(150)과 전기적으로 연결되고, 상기 제2 소자는 상기 커패시터 구조체(100)의 제2 와이어 전극(120)과 전기적으로 연결될 수 있다.In another embodiment, when the first capacitance is equal to the capacitance of the second capacitor defined by the second wire electrode 120, the counter electrode 150, and the second dielectric layer 140, The first device may be electrically connected to the counter electrode 150 of the capacitor structure 100 and the second device may be electrically connected to the second wire electrode 120 of the capacitor structure 100.

이와 또 다른 실시예로, 상기 제1 정전용량이 상기 제1 커패시터 정전용량와 상기 제2 커패시터 정전용량의 합과 동일한 경우, 상기 제1 소자는 상기 커패시터 구조체(100)의 대향 전극(150)과 전기적으로 연결되고, 상기 제2 소자는 상기 커패시터 구조체(100)의 제1 와이어 전극 및 제2 와이어 전극(120)과 동시에 전기적으로 연결될 수 있다.In yet another embodiment, if the first capacitance is equal to the sum of the first capacitor capacitance and the second capacitor capacitance, the first element is electrically coupled to the counter electrode 150 of the capacitor structure 100 And the second device may be electrically connected to the first wire electrode and the second wire electrode 120 of the capacitor structure 100 at the same time.

본 발명의 다른 실시예에 있어서, 상기 전자 장치는 제1 전압이 인가되는 제1 소자, 상기 제1 전압과 다른 제2 전압이 인가되는 제2 소자, 상기 제1 및 제2 전압과 다른 제3 전압이 인가되는 제3 소자 및 상기 제1 소자와 상기 제2 소자를 제1 정전용량을 갖는 제1 커패시터로 연결하고 상기 제1 소자와 상기 제3 소자를 상기 제1 정전용량과 다른 제2 정전용량을 갖는 제2 커패시터로 연결하는 커패시터 구조체(100)를 포함할 수 있다. In another embodiment of the present invention, the electronic device includes a first element to which a first voltage is applied, a second element to which a second voltage different from the first voltage is applied, A third element to which a voltage is applied, and a second capacitor, which connects the first element and the second element to a first capacitor having a first capacitance, and connects the first element and the third element to a second static electricity different from the first electrostatic capacity And a capacitor structure 100 connected to a second capacitor having a capacitance.

이 경우, 상기 제1 소자에는 상기 커패시터 구조체(100)의 대향 전극(150)이 전기적으로 연결되고, 상기 제2 소자에는 상기 커패시터 구조체(100)의 제1 와이어 전극(110)이 전기적으로 연결되며, 상기 제3 소자에는 상기 커패시터 구조체(100)의 제2 와이어 전극(120)이 전기적으로 연결될 수 있다. In this case, the counter electrode 150 of the capacitor structure 100 is electrically connected to the first device, and the first wire electrode 110 of the capacitor structure 100 is electrically connected to the second device And the second wire electrode 120 of the capacitor structure 100 may be electrically connected to the third device.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

Claims (8)

적어도 하나 이상의 제1 와이어 전극;
상기 제1 와이어 전극과 이격되고, 상기 제1 와이어 전극과 평행하게 배치된 적어도 하나 이상의 제2 와이어 전극;
상기 제1 와이어 전극의 표면 중 적어도 일부를 피복하는 제1 유전막;
상기 제1 유전막과 이격되고, 상기 제2 와이어 전극의 표면 중 적어도 일부를 피복하며, 상기 제1 유전막보다 작은 두께를 갖는 제2 유전막; 및
상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하는 대향 전극을 포함하고,
상기 대향전극에 제1 전압이 인가된 상태에서, 상기 제1 및 제2 와이어 전극들 중 상기 제1 와이어 전극에만 상기 제1 전압과 다른 제2 전압이 인가된 경우에는 제1 정전용량을 갖고, 상기 제1 및 제2 와이어 전극들 중 상기 제2 와이어 전극에만 상기 제2 전압이 인가된 경우에는 상기 제1 정전용량과 다른 제2 정전용량을 가지며, 상기 제1 및 제2 와이어 전극들 모두에 상기 제2 전압이 인가된 경우에는 상기 제1 및 제2 정전용량과 다른 제3 정전용량을 갖는, 커패시터 구조체.At least one first wire electrode;
At least one second wire electrode spaced apart from the first wire electrode and disposed in parallel with the first wire electrode;
A first dielectric layer covering at least a part of the surface of the first wire electrode;
A second dielectric layer spaced apart from the first dielectric layer and covering at least a part of the surface of the second wire electrode, the second dielectric layer having a thickness smaller than that of the first dielectric layer; And
And an opposing electrode which fills a space between the first dielectric layer and the second dielectric layer and covers the surfaces of the first dielectric layer and the second dielectric layer,
And a second wire having a first capacitance when a second voltage different from the first voltage is applied to only the first wire electrode among the first and second wire electrodes in a state where a first voltage is applied to the counter electrode, Wherein the second wire electrode has a second capacitance different from the first capacitance when the second voltage is applied only to the second wire electrode among the first and second wire electrodes, And a third capacitance different from the first and second capacitances when the second voltage is applied. 제1항에 있어서,
상기 제1 와이어 전극의 직경은 상기 제2 와이어 전극의 직경과 동일한 것을 특징으로 하는 커패시터 구조체.The method according to claim 1,
Wherein the diameter of the first wire electrode is the same as the diameter of the second wire electrode. 제1항에 있어서,
상기 제1 와이어 전극 및 상기 제2 와이어 전극은 금속으로 형성되고,
상기 제1 유전막 및 상기 제2 유전막은 상기 금속의 산화물로 형성된 것을 특징으로 하는 커패시터 구조체.The method according to claim 1,
Wherein the first wire electrode and the second wire electrode are formed of a metal,
Wherein the first dielectric layer and the second dielectric layer are formed of an oxide of the metal. 제1항에 있어서,
상기 대향 전극은 상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하고, 전도성 고분자 재질로 형성된 제1 전극부를 포함하는 것을 특징으로 하는 커패시터 구조체.The method according to claim 1,
Wherein the counter electrode includes a first electrode portion formed of a conductive polymer material and covering a surface of the first dielectric layer and the second dielectric layer while filling a space between the first dielectric layer and the second dielectric layer, Structure. 제4항에 있어서,
상기 대향 전극은 상기 제1 전극부의 표면을 피복하고, 금속 재질로 형성된 제2 전극부를 더 포함하는 것을 특징으로 하는 커패시터 구조체.5. The method of claim 4,
Wherein the counter electrode further includes a second electrode part formed to cover the surface of the first electrode part and formed of a metal material. 제1항에 있어서,
상기 적어도 하나 이상의 제1 와이어 전극은 서로 이격된 복수의 제1 와이어 전극을 포함하고,
상기 적어도 하나 이상의 제2 와이어 전극은 서로 이격된 복수의 제2 와이어 전극을 포함하는 것을 특징으로 하는 커패시터 구조체.The method according to claim 1,
Wherein the at least one first wire electrode comprises a plurality of first wire electrodes spaced from each other,
Wherein the at least one second wire electrode comprises a plurality of second wire electrodes spaced apart from each other. 커패시터 구조체에 의해 서로 전기적으로 연결되고 서로 다른 전압이 인가되는 제1 소자 및 제2 소자를 포함하고,
상기 커패시터 구조체는,
적어도 하나 이상의 제1 와이어 전극;
상기 제1 와이어 전극과 이격되고, 상기 제1 와이어 전극과 평행하게 배치된 적어도 하나 이상의 제2 와이어 전극;
상기 제1 와이어 전극의 표면 중 적어도 일부를 피복하는 제1 유전막;
상기 제1 유전막과 이격되고, 상기 제2 와이어 전극의 표면 중 적어도 일부를 피복하며, 상기 제1 유전막보다 작은 두께를 갖는 제2 유전막; 및
상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하는 대향 전극을 포함하여,
상기 대향전극에 제1 전압이 인가된 상태에서, 상기 제1 및 제2 와이어 전극들 중 상기 제1 와이어 전극에만 상기 제1 전압과 다른 제2 전압이 인가된 경우에는 제1 정전용량을 갖고, 상기 제1 및 제2 와이어 전극들 중 상기 제2 와이어 전극에만 상기 제2 전압이 인가된 경우에는 상기 제1 정전용량과 다른 제2 정전용량을 가지며, 상기 제1 및 제2 와이어 전극들 모두에 상기 제2 전압이 인가된 경우에는 상기 제1 및 제2 정전용량과 다른 제3 정전용량을 가지며,
상기 제1 소자는 상기 대향 전극과 전기적으로 연결되고 상기 제2 소자는 상기 제1 와이어 전극 및 상기 제2 와이어 전극 중 하나 이상과 전기적으로 연결되는 것을 특징으로 하는 전자 장치.A first element and a second element that are electrically connected to each other by a capacitor structure and to which different voltages are applied,
The capacitor structure comprising:
At least one first wire electrode;
At least one second wire electrode spaced apart from the first wire electrode and disposed in parallel with the first wire electrode;
A first dielectric layer covering at least a part of the surface of the first wire electrode;
A second dielectric layer spaced apart from the first dielectric layer and covering at least a part of the surface of the second wire electrode, the second dielectric layer having a thickness smaller than that of the first dielectric layer; And
And an opposing electrode which fills a space between the first dielectric layer and the second dielectric layer and covers the surfaces of the first dielectric layer and the second dielectric layer,
And a second wire having a first capacitance when a second voltage different from the first voltage is applied to only the first wire electrode among the first and second wire electrodes in a state where a first voltage is applied to the counter electrode, Wherein the second wire electrode has a second capacitance different from the first capacitance when the second voltage is applied only to the second wire electrode among the first and second wire electrodes, And a third electrostatic capacity different from the first and second electrostatic capacities when the second voltage is applied,
Wherein the first element is electrically connected to the counter electrode and the second element is electrically connected to at least one of the first wire electrode and the second wire electrode. 서로 다른 전압이 인가되는 제1 내지 제3 소자 및 상기 제1 소자와 상기 제2 소자 및 제1 소자와 상기 제3 소자를 서로 다른 정전용량을 갖는 커패시터로 전기적으로 연결하는 커패시터 구조체를 포함하고,
상기 커패시터 구조체는,
적어도 하나 이상의 제1 와이어 전극;
상기 제1 와이어 전극과 이격되고, 상기 제1 와이어 전극과 평행하게 배치된 적어도 하나 이상의 제2 와이어 전극;
상기 제1 와이어 전극의 표면 중 적어도 일부를 피복하는 제1 유전막;
상기 제1 유전막과 이격되고, 상기 제2 와이어 전극의 표면 중 적어도 일부를 피복하며, 상기 제1 유전막보다 작은 두께를 갖는 제2 유전막; 및
상기 제1 유전막과 상기 제2 유전막 사이의 공간을 채우면서 상기 제1 유전막과 상기 제2 유전막의 표면을 피복하는 대향 전극을 포함하여,
상기 대향전극에 제1 전압이 인가된 상태에서, 상기 제1 및 제2 와이어 전극들 중 상기 제1 와이어 전극에만 상기 제1 전압과 다른 제2 전압이 인가된 경우에는 제1 정전용량을 갖고, 상기 제1 및 제2 와이어 전극들 중 상기 제2 와어어 전극에만 상기 제2 전압이 인가된 경우에는 상기 제1 정전용량과 다른 제2 정전용량을 가지며, 상기 제1 및 제2 와어어 전극들 모두에 상기 제2 전압이 인가된 경우에는 상기 제1 및 제2 정전용량과 다른 제3 정전용량을 가지며,
상기 대향 전극은 상기 제1 소자에 전기적으로 연결되고, 상기 제1 와이어 전극은 상기 제2 소자에 전기적으로 연결되며, 상기 제2 와이어 전극은 상기 제3 소자에 전기적으로 연결되는 것을 특징으로 하는 전자 장치.And a capacitor structure electrically connecting first to third elements to which different voltages are applied and a capacitor having a different capacitance between the first element, the second element, the first element, and the third element,
The capacitor structure comprising:
At least one first wire electrode;
At least one second wire electrode spaced apart from the first wire electrode and disposed in parallel with the first wire electrode;
A first dielectric layer covering at least a part of the surface of the first wire electrode;
A second dielectric layer spaced apart from the first dielectric layer and covering at least a part of the surface of the second wire electrode, the second dielectric layer having a thickness smaller than that of the first dielectric layer; And
And an opposing electrode which fills a space between the first dielectric layer and the second dielectric layer and covers the surfaces of the first dielectric layer and the second dielectric layer,
And a second wire having a first capacitance when a second voltage different from the first voltage is applied to only the first wire electrode among the first and second wire electrodes in a state where a first voltage is applied to the counter electrode, Wherein the second wire electrode has a second capacitance different from the first capacitance when the second voltage is applied only to the second word electrode of the first and second wire electrodes, And a third capacitance different from the first and second capacitances when the second voltage is applied to all of the first and second capacitors,
Characterized in that the counter electrode is electrically connected to the first element, the first wire electrode is electrically connected to the second element, and the second wire electrode is electrically connected to the third element. Device.
KR1020150081629A 2015-06-10 2015-06-10 Capacitor structure and electronic device having the capacitor structure Expired - Fee Related KR101778361B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150081629A KR101778361B1 (en) 2015-06-10 2015-06-10 Capacitor structure and electronic device having the capacitor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150081629A KR101778361B1 (en) 2015-06-10 2015-06-10 Capacitor structure and electronic device having the capacitor structure

Publications (2)

Publication Number Publication Date
KR20160145283A KR20160145283A (en) 2016-12-20
KR101778361B1 true KR101778361B1 (en) 2017-09-26

Family

ID=57734276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150081629A Expired - Fee Related KR101778361B1 (en) 2015-06-10 2015-06-10 Capacitor structure and electronic device having the capacitor structure

Country Status (1)

Country Link
KR (1) KR101778361B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282573A (en) 2001-11-19 2003-10-03 Samsung Electronics Co Ltd Bonding pad structure of semiconductor device and its manufacturing method
JP2007184554A (en) * 2005-12-06 2007-07-19 Canon Inc Capacitor and circuit device employing it
KR100836131B1 (en) 2006-10-19 2008-06-09 삼성전기주식회사 Capacitor using nanowires and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282573A (en) 2001-11-19 2003-10-03 Samsung Electronics Co Ltd Bonding pad structure of semiconductor device and its manufacturing method
JP2007184554A (en) * 2005-12-06 2007-07-19 Canon Inc Capacitor and circuit device employing it
KR100836131B1 (en) 2006-10-19 2008-06-09 삼성전기주식회사 Capacitor using nanowires and its manufacturing method

Also Published As

Publication number Publication date
KR20160145283A (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US8159813B2 (en) Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
CN110853919B (en) Multilayer capacitor
US9978525B2 (en) Multilayer ceramic electronic component
US10249705B2 (en) Capacitor array structure
US9460851B2 (en) Multilayer ceramic electronic component and board having the same
JP2012248882A (en) Improved high voltage capacitor
US20160211075A1 (en) Multilayer ceramic component
KR20200115089A (en) Capacitor array and composite electronic component
US10102976B2 (en) Multilayer capacitor
CN106449576B (en) Semiconductor device package and method of making the same
KR20140136741A (en) Multi-layered ceramic capacitor and board for mounting the same
KR20140128099A (en) Multi-layered ceramic electronic part and board for mounting the same
US8922976B2 (en) Decoupling device and fabricating method thereof
KR101778361B1 (en) Capacitor structure and electronic device having the capacitor structure
KR101292775B1 (en) Package type multi layer thin film capacitor for high capacitance
US11011311B2 (en) Multilayer capacitor
CN109791840B (en) Electronic component
US20090147439A1 (en) Multilayer capacitor array
US9620445B1 (en) Chip package structure and method of manufacturing the same
US20180096929A1 (en) Semiconductor device and display device
US11901125B2 (en) Capacitor component including unit device having polygonal-shaped cross-section
CN103035624B (en) Electrostatic protection apparatus and chip thereof
US20250166931A1 (en) Capacitor array
KR20250024296A (en) Multilayer electronic component
US10020790B2 (en) Composite electronic component

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PC1903 Unpaid annual fee

Not in force date: 20220908

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220908

St.27 status event code: N-4-6-H10-H13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000