KR101774271B1 - 복수 개의 커패시턴스 값을 측정하는 장치 - Google Patents

Abstract

복수 개의 커패시터와 한 개의 적분회로 사이에 스위치를 배치함으로써 복수 개의 커패시터의 값을 측정하는 간단한 터치입력 IC를 제공할 수 있다.

Description

복수 개의 커패시턴스 값을 측정하는 장치{Device for measuring a plurality of capacitances}

본 발명은 복수 개의 커패시턴스 값을 측정하는 전자장치에 관한 것이다.

스마트폰과 같은 사용자 기기의 사용자 입력장치로서 사용되는 정전식 터치패널에는 복수 개의 전극들이 형성되어 있고, 이 전극들에 의해 형성되는 커패시턴스의 값들을 측정함으로써 사용자의 터치입력여부를 알아낼 수 있다.

상기 측정을 위해서 적어도 일부의 상기 전극에, 피드백 경로에 전하 축적용 피드백 커패시터를 갖는 연산증폭기를 포함하는 적분회로를 연결하여 상기 커패시턴스의 값을 측정할 수 있다. 일반적으로 정전식 터치패널에 포함된 전극의 개수가 증가할수록 여기에 연결되어야 하는 상기 적분회로의 개수가 증가해야 한다. 그리고 적분회로의 개수가 증가할수록 피드백 커패시터 및 연산증폭기의 개수가 증가한다. 그 결과 회로가 차지하는 크기가 증가하게 되어 상기 적분회로들을 포함하는 터치입력 IC의 크기가 증가하게 되는 문제가 있다.

본 발명에서는 터치입력 IC의 크기를 감소시킬 수 있는 기술을 제공하고자 한다.

상술한 과제를 해결하기 위하여, 본 발명의 일 관점에 따라 제공되는 터치입력 IC는 복수 개의 커패시턴스를 형성하는 복수 개의 전극에 한 개의 적분회로만이 연결된다. 상기 한 개의 적분회로에는 피드백 커패시터가 포함되어 있다. 상기 한 개의 적분회로와 상기 복수 개의 전극 사이는 스위치부에 의해 서로 연결된다. 미리 정의된 한 개의 적분구간(PI) 동안 상기 스위치부의 동작에 의해 상기 복수 개의 커패시턴스에 축적되어 있던 전하들이 상기 피드백 커패시터에 축적된 전하의 양을 변화시킨다. 상기 적분구간을 N번 반복하여 수행한 후의 전압획득시점(TA)에 상기 피드백 커패시터에 축적된 전하에 관한 값을 읽을 수 있다. 이때, 상기 N번 반복된 상기 적분구간의 통털어 전압획득구간(PVA)이라고 지칭할 수 있다. 즉, 특정 전압획득구간에 대하여 상기 피드백 커패시터에 축적된 전하에 관한 값을 1회 획득할 수 있다. 그리고 상기 피드백 커패시터에 축적된 전하에 관한 값을 획득한 이후에는 상기 한 개의 적분회로의 상태를 리셋하여 또 다른 한 개의 전압획득구간을 다시 시작할 수 있다. 각 전압획득구간에서의 N값은 서로 다를 수도 있다.

이때 상기 복수 개의 전극 중 제1전극과 상기 한 개의 적분회로의 입력단자를 연결하는 제1스위치와 상기 복수 개의 전극 중 제2전극과 상기 한 개의 적분회로의 입력단자를 연결하는 제2스위치는 미리 결정된 패턴을 따르는 클록세트에 의해 제어될 수 있다. 그리고 각 전압획득구간에서 상기 클록세트의 패턴은 서로 다를 수 있다.

복수 회의 전압획득구간의 각 전압획득시점에 획득한 적분회로의 출력값들을 서로 연산함으로서 복수 개의 커패시턴스의 값들을 구할 수 있다.

상술한 과제를 해결하기 위하여, 본 발명의 일 관점에 따라 제공되는 측정장치는, 피드백 커패시터(Cs)를 갖는 연산증폭기(OP1); 상기 연산증폭기의 출력단자의 전압을 획득하는 임의의 전압획득구간(PAV) 동안, 상기 피드백 커패시터 양단의 전압을 상기 제1커패시터의 값에 비례하여 증가 또는 감소시키기 위해, 상기 제1커패시터(Cm0)의 제1단자를 상기 연산증폭기의 반전단자 및 기준전위 중 어느 하나에 선택하여 연결하도록 되어 있는 제1스위치모듈(1); 및 상기 임의의 전압획득구간 동안, 상기 피드백 커패시터 양단의 전압을 상기 제2커패시터의 값에 비례하여 증가 또는 감소시키기 위해, 상기 제2커패시터(Cm1)의 제2단자를 상기 연산증폭기의 반전단자 또는 기준전위에 연결하도록 되어 있는 제2스위치모듈(2)을 포함할 수 있다.

이때, 상기 제1커패시터의 값과 상기 제2커패시터의 값을, 제1전압획득구간(PVA1)에서 획득한 상기 연산증폭기의 출력단자의 제1전압(ex: N1*k*(Cm0+Cm1+Cm2+Cm3)과, 제2전압획득구간(PVA2)에서 획득한 상기 출력단자의 제2전압(ex: N2*k*(-Cm0+Cm1-Cm2+Cm3) 간의 사칙연산에 의해 얻도록 되어 있을 수 있다.

이때, 상기 제1전압 중 상기 제1커패시터가 기여한 값에 대한 상기 제2커패시터가 기여한 값의 제1비율(ex: 1:1)은, 상기 제2전압 중 상기 제1커패시터가 기여한 값에 대한 상기 제2커패시터가 기여한 값의 제2비율(ex= -1:1)과 다를 수 있다.

이때, 상기 제1스위치모듈은 제1스위치(S2) 및 제2스위치(S2b)를 포함하며, 상기 제2스위치모듈은 제3스위치(S3) 및 제4스위치(S3b)를 포함하며, 상기 제1스위치의 온/오프 상태를 제어하는 제1클록 및 상기 제2스위치의 온/오프 상태를 제어하는 제2클록으로 이루어지는 제1클록세트의 제1패턴은, 상기 제3스위치의 온/오프 상태를 제어하는 제3클록 및 상기 제4스위치의 온/오프 상태를 제어하는 제4클록으로 이루어지는 제2클록세트의 제2패턴과 서로 다를 수 있다.

이때, 상기 제1전압획득구간 동안, 상기 제1스위치모듈이 상기 제1단자를 상기 반전단자에 연결할 때에 상기 제2스위치모듈도 상기 제2단자를 상기 반전단자에 연결하도록 되어 있고, 상기 제1스위치모듈이 상기 제1단자를 기준전위에 연결할 때에 상기 제2스위치모듈도 상기 제2단자를 기준전위에 연결하도록 되어 있고, 상기 제2전압획득구간 동안, 상기 제1스위치모듈이 상기 제1단자를 상기 반전단자에 연결할 때에 상기 제2스위치모듈은 상기 제2단자를 기준전위에 연결하도록 되어 있고, 상기 제1스위치모듈이 상기 제1단자를 기준전위에 연결할 때에 상기 제2스위치모듈은 상기 제2단자를 상기 반전단자에 연결하도록 되어 있을 수 있다.

이때, 상기 제1커패시터의 제3단자와 상기 제2커패시터의 제4단자는 서로 함께 연결되어 있고, 상기 제3단자의 전위는 상기 임의의 전압획득구간 동안 두 개의 서로 다른 전압레벨 간을 제1구동클록(ex: 도 8의 Vin1 그래프)에 따라 전환하도록 되어 있을 수 있다.

이때, 상기 제1전극 또는 제2전극에 연결되어 있는 제5전극과 제6전극을 갖는 제3커패시터(Cm3)를 더 포함하며, 상기 제6단자의 전위는 상기 임의의 전압획득구간 동안 두 개의 서로 다른 전압레벨 간을 제2구동클록(ex: 도 8의 Vin2 그래프)에 따라 전환하도록 되어 있을 수 있다.

상기 제1전압획득구간 동안의 상기 제1구동클록에 대한 상기 제2구동클록의 상대적인 제1구동패턴은, 제3전압획득구간(PVA3) 동안의 상기 제1구동클록에 대한 상기 제2구동클록의 상대적인 제2구동패턴과 다르도록 되어 있으며, 상기 제1커패시터의 값, 상기 제2커패시터의 값, 및 상기 제3커패시터의 값을, 상기 제1전압, 상기 제2전압, 및 상기 제3전압획득구간에서 획득한 상기 출력단자의 제3전압 간의 사칙연산에 의해 얻도록 되어 있을 수 있다.

이때, 상기 제1전압획득구간 동안, 상기 제1커패시터는 제1극성의 전압으로 충전되고 상기 제2커패시터를 상기 제1극성과 동일 극성의 전압으로 충전되며, 상기 제2전압획득구간 동안, 상기 제1커패시터는 상기 제1극성의 전압으로 충전되고 상기 제2커패시터는 상기 제1극성과 다른 극성의 전압으로 충전되도록 되어 있을 수 있다.

본 발명에 따르면 터치입력 IC의 크기를 감소시킬 수 있는 기술을 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 터치입력 감지회로를 나타낸다.
도 2는 도 1에 나타낸 터치입력 감지회로의 일 동작예를 나타낸 타이밍도이다.
도 3a는 도 2에 나타낸 제1전압획득구간 중 스위치(S2, S3)가 오프 상태인 경우의 회로상태를 나타낸 것이고, 도 3b는 도 2에 나타낸 제1전압획득구간 중 스위치(S2, S3)가 온 상태인 경우의 회로상태를 나타낸 것이다.
도 4a는 도 2에 나타낸 제2전압획득구간 중 스위치(S2)가 오프 상태인 경우의 회로상태를 나타낸 것이고, 도 4b는 도 2에 나타낸 제2전압획득구간 중 스위치(S2)가 온 상태인 경우의 회로상태를 나타낸 것이다.
도 5는 본 발명의 다른 실시예에 따른 터치입력 감지회로를 나타낸다.
도 6은 도 5에 나타낸 터치입력 감지회로의 일 동작예를 나타낸 타이밍도이다.
도 7은 본 발명의 또 다른 실시예에 따른 터치입력 감지회로를 나타낸다.
도 8은 도 7에 나타낸 터치입력 감지회로의 일 동작예를 나타낸 타이밍도이다.

이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.

본 발명의 일 실시예에 따른 터치입력 IC는 후술하는 본 발명의 실시예들에 따른 터치입력 감지회로를 포함할 수 있다.

도 1은 본 발명의 일 실시예에 따른 터치입력 감지회로(10)를 나타낸다.

터치입력 감지회로(10)는 ① 복수 개(ex: 두 개)의 커패시터(Cm0, Cm1), ② 적분회로(OP1, Cs, RST), 및 ③ 스위치부(S1, S1b, S2, S2b, S3, S3b)를 포함할 수 있다. 상기 적분회로는 연산증폭기(OP1), 피드백 커패시터(Cs), 및 리셋 스위치(RST)를 포함할 수 있다. 피드백 커패시터(Cs)는 연산증폭기(OP1)의 출력단자와 반전입력단자 사이를 피드백 연결할 수 있다. 스위치부(S1, S1b, S2, S2b, S3, S3b)는 제1스위치모듈(1), 제2스위치모듈(2), 및 제1구동스위치모듈(S1, S1b)를 포함할 수 있다.

본 명세서에서 Sxb로 표기된 스위치가 온 상태를 갖는 시구간 동안에는 Sx로 표기된 스위치가 오프 상태를 가지며, Sx로 표기된 스위치가 온 상태를 갖는 시구간 동안에는 Sxb로 표기된 스위치가 오프 상태를 갖는다(단, Sxb와 Sx에서 'x'는 자연수).

도 2는 도 1에 나타낸 터치입력 감지회로(10)의 일 동작예를 나타낸 타이밍도이다.

도 2의 타이밍도는 두 개의 전압획득구간(PVA1, PVA2)을 포함하며, 각 전압획득구간(PAV1, PAV2) 사이에는 리셋구간(TR)이 존재한다. 리셋구간(TR) 동안에는 리셋 스위치(RST)가 온 상태로 되어 상기 적분회로를 초기화할 수 있으며, 이때, 상기 스위치부에 속한 스위치들의 상태는 임의의 상태가 되어도 좋다.

각 전압획득구간(PAV1, PAV2)은 1회 이상의 적분구간(PI)을 포함할 수 있다. 각 전압획득구간이 포함하는 적분구간의 개수는 서로 같을 수도 있고 서로 다를 수 있다.

각 적분구간(PI)마다 스위치(S2, S3)가 오프 상태에서 온 상태로 변화하는 라이징 에지(rising edge)가 1회씩 존재할 수 있다. 여기서 상기 라이징 에지는 스위치(S2, S3)가 각각 커패시터(Cm0, Cm1)을 적분회로에 연결하는 순간을 의미할 수 있다. 이 라이징 에지에 따른 천이구간에서 두 개의 커패시터(Cm0, Cm1)와 피드백 커패시터(Cs) 사이에서 전하가 이동할 수 있다.

각 전압획득구간(PVA1, PVA2) 동안, 미리 결정된 횟수 만큼 상기 적분구간에 따른 스위칭 동작을 수행한 후에, 미리 결정된 전압획득시점(TA1, TA2)에 상기 적분회로의 출력전압(Vout)을 샘플링할 수 있다.

이때, 각 전압획득구간(PVA1, PVA2)마다 각 커패시터(Cm0, Cm1)를 상기 적분회로에 연결하는 통로로서 기능하는 복수 개의 스위치(S2, S3)의 온/오프 상태를 결정하는 클록들로 구성되는 클록세트가 정의될 수 있다. 즉, 예컨대, 전압획득구간(PVA1)에서 스위치(S2)의 온/오프 상태를 결정하는 클록(C21)과 스위치(S3)의 온/오프 상태를 결정하는 클록(C31)으로 구성되는 제1클록세트가 정의될 수 있고, 전압획득구간(PVA2)에서 스위치(S2)의 온/오프 상태를 결정하는 클록(C22)과 스위치(S3)의 온/오프 상태를 결정하는 클록(C32)으로 구성되는 제2클록세트가 정의될 수 있다. 제1전압획득구간(PVA1) 동안의 상기 제1클록세트가 갖는 타임패턴인 제1패턴은 제2전압획득구간(PVA2) 동안의 상기 제2클록세트가 갖는 타임패턴인 제2패턴과 서로 다를 수 있다. 즉, 제1전압획득구간(PVA1)과 제2전압획득구간(PVA2)에서의 스위치(S3)의 온/오프를 제어하는 클록의 형태가 서로 다르다는 점에서 상기 제1패턴과 제2패턴이 서로 다르다.

도 2에 나타낸 Vin이 하이(high) 값을 갖는 경우에는 스위치(S1)와 스위치(S1b)가 각각 온 상태 및 오프 상태를 갖게 되며, Vin이 로우(low) 값을 갖는 경우에는 그 반대라는 점을 이해할 수 있다. 그리고 도 1의 스위치(S2, S3)는 도 2에서 S2, S3로 나타낸 클록에 의해 그 온/오프가 제어되고, 도 1의 스위치(S2b, S3b)는 도 2에서 S2, S3로 나타낸 클록과 반대 모양을 갖는 클록에 의해 그 온/오프가 제어될 수 있다.

이하, 도 2 내지 도 4b를 함께 참조하여 본 발명의 일 실시예에 따른 터치입력 IC의 동작원리를 설명한다.

도 3a는 도 2에 나타낸 제1전압획득구간(PVA1) 중 스위치(S2, S3)가 오프 상태인 경우의 회로상태를 나타낸 것이고, 도 3b는 도 2에 나타낸 제1전압획득구간(PVA1) 중 스위치(S2, S3)가 온 상태인 경우의 회로상태를 나타낸 것이다.

도 3b와 같이 스위치(S2, S3)가 커패시터(Cm0, Cm1)을 각각 연산증폭기(OP1)의 반전입력단자에 연결하는 순간에, 커패시터(Cm0, Cm1)에 비례하는 양의 전하가, 커패시터(Cm0, Cm1)와 피드백 커패시터(Cs)에 사이에 이동할 수 있다. 이때, 상기 각각의 적분구간마다 출력전압(Vout)은 상기 커패시터(Cm0, Cm1)의 합에 비례하여 상승할 수 있다. 이때, 상기 비례에 관계되는 비례상수는 설계에 따라 달라질 수 있으며, 도 2에 나타낸 것과 같이 k라는 비례상수로 나타낼 수 있다.

이와 관련하여 도 2의 제1전압획득구간(PVA1)에서 스위치(S2)와 스위치(S3)는 동시에 온 상태로 변화하는 것으로 예시되어 있다. 따라서 스위치(S2)와 스위치(S3)가 온 상태로 변화하는 순간 연산증폭기(OP1)의 출력단자의 출력전압(Vout)이 k*(Cm0+Cm1)으로 상승하게 된다. 제1전압획득구간(PAV1)에서는 적분구간이 총 N1회(ex: N1=5) 반복되는 것으로 예시하였으며, 각 적분구간마다 출력전압(Vout)이 k*(Cm0+Cm1) 씩 상승하게 된다. 따라서 N1회의 적분구간이 도과한 후 제1전압획득시점(TA1)에 상기 출력전압(Vout)을 샘플링하면 Vout1 = N1*k*(Cm0+Cm1)의 값을 얻을 수 있다. 이때 상기 샘플링을 수행하는 회로는 도 1에 도시하지는 않았지만 본 발명의 일 실시예에 따른 터치입력 IC에 포함되어 있을 수 있다.

도 4a는 도 2에 나타낸 제2전압획득구간(PVA2) 중 스위치(S2)가 오프 상태인 경우의 회로상태를 나타낸 것이고, 도 4b는 도 2에 나타낸 제2전압획득구간(PVA2) 중 스위치(S2)가 온 상태인 경우의 회로상태를 나타낸 것이다.

도 4a와 같이 스위치(S3)가 커패시터(Cm1)을 각각 연산증폭기(OP1)의 반전입력단자에 연결하는 순간에 커패시터(Cm1)에 비례하는 양의 전하가, 커패시터(Cm1)와 피드백 커패시터(Cs) 사이를 이동할 수 있다. 이때, 상기 출력전압(Vout)은 커패시터(Cm1)의 값에 비례하여 감소할 수 있다.

그리고 도 4b와 같이 스위치(S2)가 커패시터(Cm0)을 각각 연산증폭기(OP1)의 반전입력단자에 연결하는 순간에 커패시터(Cm0)에 비례하는 양의 전하가, 커패시터(Cm0)와 피드백 커패시터(Cs) 사이를 이동할 수 있다. 이때, 상기 출력전압(Vout)은 커패시터(Cm0)의 값에 비례하여 상승할 수 있다.

이와 관련하여 도 2의 제2전압획득구간(PVA2)에서 스위치(S2)와 스위치(S3)는 서로 다른 시각에 온 상태로 변화하는 것으로 예시되어 있음을 확인할 수 있다. 스위치(S3)가 온 상태로 변화하는 순간 연산증폭기(OP1)의 출력전압(Vout)은 k*(-Cm1)만큼 상승하게 된다. 즉, k*Cm1만큼 하강하게 된다. 그리고 스위치(S2)가 온 상태로 변화하는 순간 연산증폭기(OP1)의 출력전압(Vout)은 k*(Cm0)만큼 상승하게 된다. 제2전압획득구간(PAV2)에서는 적분구간이 총 N2회(ex: N2=5) 반복되는 것으로 예시하였으며, 각 적분구간마다 출력전압(Vout)이 k*(Cm0-Cm1) 씩 상승하게 된다. 따라서 N2회의 적분구간이 도과한 후 제2전압획득시점(TA2)에 상기 출력전압(Vout)을 샘플링하면 Vout2=N2*k*(Cm0-Cm1)의 값을 얻을 수 있다.

이때 상술한 Vout1과 Vout2의 값을 이용하면 Cm0와 Cm1을 얻을 수 있다는 것은 매우 쉽게 이해할 수 있다(단, k, N1, 및 N2는 0이 아닌 값임). 그리고 이는 N1과 N2가 서로 다른 값이어도 마찬가지이다.

도 2의 그래프는 Cm0:Cm1=10:5의 비율을 갖는 것으로 가정하여 도시한 것이다.

도 2에서는 한 개의 적분회로가 두 개의 커패시터(Cm0, Cm1)에 함께 연결되어 있는 예를 나타내었으나, 이 개념을 확장할 수 있다. 즉, 한 개의 적분회로가 3개 이상의 커패시터에 함께 연결되더라도 본 발명을 적용할 수 있다. 그리고 이때, 한 개의 적분회로에 함께 연결된 커패시터의 개수가 홀수인지 짝수인지는 상관없다. 이에 대하여 도 5 및 6을 통하여 설명한다.

도 5는 본 발명의 다른 실시예에 따른 터치입력 감지회로(20)를 나타낸다.

터치입력 감지회로(20)는 ① 복수 개(ex: 세 개)의 커패시터(Cm0, Cm1, Cm2), ② 적분회로(OP1, Cs, RST), 및 ③ 스위치부(S1, S1b, S2, S2b, S3, S3b, S4, S4b)를 포함할 수 있다.

도 6은 도 5에 나타낸 터치입력 감지회로(20)의 일 동작예를 나타낸 타이밍도이다.

이하, 도 1 및 도 2와 공통된 부분의 설명은 편의상 생략한다.

도 6의 타이밍도는 세 개의 전압획득구간(PVA1, PVA2, PAV3)을 포함하며, 각 전압획득구간(PAV1, PAV2, PVA3) 사이에는 리셋구간(TR)이 존재한다.

상술한 각 적분구간(PI)마다 스위치(S2, S3, S4)가 오프 상태에서 온 상태로 변화하는 라이징 에지가 1회씩 존재할 수 있다. 이 라이징 에지에 따른 천이구간에서 해당 스위치에 의해 상기 적분회로에 연결되는 각 커패시터(Cm0, Cm1, Cm2)와 피드백 커패시터(Cs) 사이에서 전하가 이동할 수 있다.

각 전압획득구간(PVA1, PVA2, PAV3) 동안, 미리 결정된 횟수 만큼 상기 적분구간에 따른 스위칭 동작을 수행한 후에, 미리 결정된 전압획득시점(TA1, TA2, TA3)에 상기 적분회로의 출력전압(Vout)을 샘플링할 수 있다.

이때, 각 커패시터(Cm0, Cm1, Cm2)를 상기 적분회로에 연결하는 통로로서 기능하는 복수 개의 스위치(S2, S3, S4)의 온/오프 상태를 결정하는 클록들로 구성되는 클록세트가 정의될 수 있다. 제1전압획득구간(PVA1) 동안의 상기 클록세트의 제1패턴, 제2전압획득구간(PVA2) 동안의 상기 클록세트의 제2패턴, 및 제2압획득구간(PVA3) 동안의 상기 클록세트의 제3패턴은 서로 다를 수 있다. 즉, 제1전압획득구간(PVA1)과 제2전압획득구간(PVA2)에서의 스위치(S4)의 온/오프를 제어하는 클록의 형태가 서로 다르다는 점에서 상기 제1패턴과 제2패턴이 서로 다르며, 제1전압획득구간(PVA1)과 제3전압획득구간(PVA3)에서의 스위치(S3)의 온/오프를 제어하는 클록의 형태가 서로 다르다는 점에서 상기 제1패턴과 제3패턴이 서로 다르다.

도 6의 제1전압획득구간(PVA1) 중, 스위치(S2, S3, S4)가 각각 커패시터(Cm0, Cm1, Cm2)를 연산증폭기(OP1)의 반전입력단자에 연결하는 순간에 커패시터(Cm0, Cm1, Cm2)의 합에 비례하는 양의 전하가, 커패시터(Cm0, Cm1, Cm2)와 피드백 커패시터(Cs) 사이를 이동할 수 있다. 이때, 상기 출력전압(Vout)은 커패시터(Cm0, Cm1, Cm2)들의 합에 비례하여 증가할 수 있다.

제1전압획득구간(PAV1)에서는 적분구간이 총 N1회 반복되는 것으로 예시하였으며, 각 적분구간마다 출력전압(Vout)이 k*(Cm0+Cm1+Cm2) 씩 상승하게 된다. 따라서 N1회의 적분구간이 도과한 후 제1전압획득시점(TA1)에 상기 출력전압(Vout)을 샘플링하면 Vout1=N1*k*(Cm0+Cm1+Cm2)의 값을 얻을 수 있다.

도 6의 제2전압획득구간(PVA2) 중, 스위치(S2, S3)가 각각 커패시터(Cm0, Cm1)를 연산증폭기(OP1)의 반전입력단자에 연결하는 순간에 커패시터(Cm0, Cm1)에 비례하는 양의 전하가, 커패시터(Cm0, Cm1)와 피드백 커패시터(Cs) 사이를 이동할 수 있다. 이때, 상기 출력전압(Vout)은 커패시터(Cm0, Cm1)들의 합에 비례하여 증가할 수 있다.

마찬가지로 제2전압획득구간(PVA2) 중, 스위치(S4)가 커패시터(Cm2)를 연산증폭기(OP1)의 반전입력단자에 연결하는 순간에 커패시터(Cm2)에 비례하는 양의 전하가, 커패시터(Cm2)와 피드백 커패시터(Cs) 사이를 이동할 수 있다. 이때, 상기 출력전압(Vout)은 커패시터(Cm2)에 비례하여 감소할 수 있다.

제2전압획득구간(PAV2)에서는 적분구간이 총 N2회 반복되는 것으로 예시하였으며, 각 적분구간마다 출력전압(Vout)이 k*(Cm0+Cm1-Cm2) 씩 상승하게 된다. 따라서 N2회의 적분구간이 도과한 후 제2전압획득시점(TA2)에 상기 출력전압(Vout)을 샘플링하면 Vout2=N2*k*(Cm0+Cm1-Cm2)의 값을 얻을 수 있다.

마찬가지로 도 6의 제3전압획득구간(PVA3)에 대하여 살펴보면, 제3전압획득구간(PVA3)에 포함된 N3회의 적분구간 이후 제3전압획득시점(TA3)에는 Vout3=N3*k*(Cm0-Cm+Cm2)의 값을 얻을 수 있다.

이때 상술한 Vout1, Vout2, 및 Vout3의 값을 이용하면 Cm0, Cm1, 및 Cm2을 얻을 수 있다는 것은 매우 쉽게 이해할 수 있다(단, k, N1, N2, 및 N3는 0이 아닌 값임). 그리고 이는 N1, N2, 및 N3가 서로 다른 값이어도 마찬가지이다.

도 6의 그래프는 Cm0:Cm1:Cm2=5:5:5의 비율을 갖는 것으로 가정하여 도시한 것이다.

도 7은 본 발명의 또 다른 실시예에 따른 터치입력 감지회로(30)를 나타낸다.

터치입력 감지회로(30)는 ① 복수 개(ex: 네 개)의 커패시터(Cm0, Cm1, Cm2, Cm4), ② 적분회로(OP1, Cs, RST), 및 ③ 스위치부(S1, S1b, S2, S2b, S3, S3b, S9, S9b)를 포함할 수 있다. 스위치부(S1, S1b, S2, S2b, S3, S3b, S9, S9b)는 제1구동스위치모듈(S1, S1b), 제2구동스위치모듈(S9, S9b), 제1스위치모듈(S2, S2b), 및 제2스위치모듈(S3, S3b)를 포함할 수 있다.

도 8은 도 7에 나타낸 터치입력 감지회로(30)의 일 동작예를 나타낸 타이밍도이다.

도 8의 타이밍도는 네 개의 전압획득구간(PVA1, PVA2, PAV3, PAV4)을 포함하며, 각 전압획득구간(PAV1, PAV2, PVA3, PAV4) 사이에는 리셋구간(TR)이 존재한다.

상술한 각 적분구간(PI)에서는 스위치(S2, S3)가 오프 상태에서 온 상태로 변화하는 라이징 에지가 1회씩 존재할 수 있다. 이 라이징 에지에 따른 천이구간에서 대응하는 각 커패시터(Cm0, Cm1, Cm2, Cm3)와 피드백 커패시터(Cs) 사이에서 전하가 이동할 수 있다.

각 전압획득구간(PVA1, PVA2, PAV3, PAV4) 동안, 미리 결정된 횟수 만큼 상기 적분구간에 따른 스위칭 동작을 수행한 후에, 새로운 리셋구간이 시작되기 전의 전압획득시점(TA1, TA2, TA3, TA4)에 상기 적분회로의 출력전압(Vout)을 샘플링할 수 있다.

이때, 복수 개의 스위치(S1, S2, S3, S4)의 온/오프 상태를 결정하는 클록들로 구성되는 클록세트가 정의될 수 있다. 제1전압획득구간(PVA1) 동안의 상기 클록세트의 제1패턴, 제2전압획득구간(PVA2) 동안의 상기 클록세트의 제2패턴, 제3전압획득구간(PVA3) 동안의 상기 클록세트의 제3패턴, 및 제4전압획득구간(PVA4) 동안의 상기 클록세트의 제4패턴은 서로 다를 수 있다. 예컨대 도 8에서, 제1전압획득구간(PVA1)과 제2전압획득구간(PVA2)에서의 스위치(S3)의 온/오프를 제어하는 클록의 형태가 서로 다르다는 점에서 상기 제1패턴과 제2패턴이 서로 다르며, 제1전압획득구간(PVA1)과 제3전압획득구간(PVA3)에서의 스위치(S1)의 온/오프를 제어하는 클록의 형태가 서로 다르다는 점에서 상기 제1패턴과 제3패턴이 서로 다르다. 그리고 제1전압획득구간(PVA1)과 제4전압획득구간(PVA4)에서의 스위치(S9)의 온/오프를 제어하는 클록의 형태가 서로 다르다는 점에서 상기 제1패턴과 제4패턴이 서로 다르다.

도 8에 나타낸 바와 같이, 제1전압획득시점(TA1), 제2전압획득시점(TA2), 제3전압획득시점(TA3), 및 제4전압획득시점(TA4)에 각각 얻은 출력전압은 Vout1 = N1*k*(Cm0+Cm1+Cm2+Cm3), Vout2 = N2*k*(-Cm0+Cm1-Cm2+Cm3), Vout3 = N3*k*(Cm0+Cm1-Cm2-Cm3), 및 Vout4 = N4*k*(-Cm0-Cm1+Cm2+Cm3)로 간주될 수 있다. 이와 같이 구한 Vout1, Vout2, Vout3, Vout4를 이용하여 Cm0, Cm1, Cm2, Cm3를 구할 수 있다는 점은 쉽게 이해할 수 있다.

도 8에 나타낸 그래프는 Cm0:Cm1:Cm2:Cm3=2:3:4:6인 경우를 가정하여 도시한 것이다.

총 M개의 커패시터를 한 개의 상기 적분회로에 연결하는 경우에는 상술한 전압획득구간이 최소 M개 필요할 수 있다.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (7)

1. 피드백 커패시터(Cs)를 갖는 연산증폭기(OP1);
   상기 연산증폭기(OP1)의 출력단자의 전압을 획득하는 임의의 전압획득구간 동안, 상기 피드백 커패시터(Cs) 양단의 전압을 제1커패시터(Cm0)의 값에 비례하여 증가 또는 감소시키기 위해, 상기 제1커패시터(Cm0)의 제1단자를 상기 연산증폭기(OP1)의 반전단자 및 기준전위 중 어느 하나에 선택하여 연결하도록 되어 있는 제1스위치모듈(1); 및
   상기 임의의 전압획득구간 동안, 상기 피드백 커패시터(Cs) 양단의 전압을 제2커패시터(Cm1)의 값에 비례하여 증가 또는 감소시키기 위해, 상기 제2커패시터(Cm1)의 제2단자를 상기 연산증폭기(OP1)의 반전단자 또는 기준전위에 연결하도록 되어 있는 제2스위치모듈(2);
   을 포함하며,
   제1전압획득구간(PVA1) 동안, 상기 제1스위치모듈(1)이 상기 제1단자를 상기 반전단자에 연결할 때에 상기 제2스위치모듈(2)도 상기 제2단자를 상기 반전단자에 연결하도록 되어 있고, 상기 제1스위치모듈(1)이 상기 제1단자를 기준전위에 연결할 때에 상기 제2스위치모듈(2)도 상기 제2단자를 기준전위에 연결하도록 되어 있고,
   제2전압획득구간(PVA2) 동안, 상기 제1스위치모듈(1)이 상기 제1단자를 상기 반전단자에 연결할 때에 상기 제2스위치모듈(2)은 상기 제2단자를 기준전위에 연결하도록 되어 있고, 상기 제1스위치모듈(1)이 상기 제1단자를 기준전위에 연결할 때에 상기 제2스위치모듈(2)은 상기 제2단자를 상기 반전단자에 연결하도록 되어 있는,
   측정장치.
2. 제1항에 있어서, 상기 제1커패시터(Cm0)의 값과 상기 제2커패시터(Cm1)의 값을, 상기 제1전압획득구간(PVA1)에서 획득한 상기 연산증폭기(OP1)의 출력단자의 제1전압과, 상기 제2전압획득구간(PVA2)에서 획득한 상기 출력단자의 제2전압 간의 사칙연산에 의해 얻도록 되어 있는, 측정장치.
3. 제2항에 있어서, 상기 제1전압 중 상기 제1커패시터(Cm0)가 기여한 값에 대한 상기 제2커패시터(Cm1)가 기여한 값의 제1비율은, 상기 제2전압 중 상기 제1커패시터(Cm0)가 기여한 값에 대한 상기 제2커패시터(Cm1)가 기여한 값의 제2비율과 다른 것을 특징으로 하는, 측정장치.
4. 제1항에 있어서,
   상기 제1스위치모듈(1)은 제1스위치(S2) 및 제2스위치(S2b)를 포함하고,
   상기 제2스위치모듈(2)은 제3스위치(S3) 및 제4스위치(S3b)를 포함하며,
   상기 제1스위치(S2)의 온/오프 상태를 제어하는 제1클록 및 상기 제2스위치(S2b)의 온/오프 상태를 제어하는 제2클록으로 이루어지는 제1클록세트의 제1패턴은,
   상기 제3스위치(S3)의 온/오프 상태를 제어하는 제3클록 및 상기 제4스위치(S3b)의 온/오프 상태를 제어하는 제4클록으로 이루어지는 제2클록세트의 제2패턴과 서로 다른,
   측정장치.
5. 제1항에 있어서, 상기 제1커패시터(Cm0)의 제3단자와 상기 제2커패시터(Cm1)의 제4단자는 서로 함께 연결되어 있고, 상기 제3단자의 전위는 상기 임의의 전압획득구간 동안 두 개의 서로 다른 전압레벨 간을 미리 결정된 제1구동클록에 따라 전환하도록 되어 있는, 측정장치.
6. 제2항에 있어서,
   상기 제1커패시터(Cm0)의 제3단자와 상기 제2커패시터(Cm1)의 제4단자는 서로 함께 연결되어 있고, 상기 제3단자의 전위는 상기 임의의 전압획득구간 동안 두 개의 서로 다른 전압레벨 간을 미리 결정된 제1구동클록에 따라 전환하도록 되어 있고,
   제5단자 및 제6단자를 갖는 제3커패시터(Cm2)로서, 상기 제5단자는 상기 제1단자에 연결되어 있는, 상기 제3커패시터(Cm2)를 더 포함하며,
   상기 제6단자의 전위는 상기 임의의 전압획득구간 동안 두 개의 서로 다른 전압레벨 간을 미리 결정된 제2구동클록에 따라 전환하도록 되어 있고,
   상기 제1전압획득구간(PVA1) 동안의 상기 제1구동클록에 대한 상기 제2구동클록의 상대적인 제1구동패턴은, 제3전압획득구간 동안의 상기 제1구동클록에 대한 상기 제2구동클록의 상대적인 제2구동패턴과 다르도록 되어 있으며,
   상기 제1커패시터(Cm0)의 값, 상기 제2커패시터(Cm1)의 값, 및 상기 제3커패시터(Cm2)의 값을, 상기 제1전압, 상기 제2전압, 및 상기 제3전압획득구간에서 획득한 상기 출력단자의 제3전압 간의 사칙연산에 의해 얻도록 되어 있는,
   측정장치.
7. 제1항에 있어서,
   상기 제1전압획득구간(PVA1) 동안, 상기 제1커패시터(Cm0)는 제1극성의 전압으로 충전되고 상기 제2커패시터(Cm1)를 상기 제1극성과 동일 극성의 전압으로 충전되며,
   상기 제2전압획득구간(PVA2) 동안, 상기 제1커패시터(Cm0)는 상기 제1극성의 전압으로 충전되고 상기 제2커패시터(Cm1)는 상기 제1극성과 다른 극성의 전압으로 충전되는,
   측정장치.

Images