[go: up one dir, main page]

KR101763414B1 - 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 - Google Patents

박막 트랜지스터 및 그것을 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR101763414B1
KR101763414B1 KR1020100095957A KR20100095957A KR101763414B1 KR 101763414 B1 KR101763414 B1 KR 101763414B1 KR 1020100095957 A KR1020100095957 A KR 1020100095957A KR 20100095957 A KR20100095957 A KR 20100095957A KR 101763414 B1 KR101763414 B1 KR 101763414B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
gate electrode
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100095957A
Other languages
English (en)
Other versions
KR20120034409A (ko
Inventor
유춘기
최준후
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100095957A priority Critical patent/KR101763414B1/ko
Priority to US13/223,083 priority patent/US8704236B2/en
Priority to TW100132650A priority patent/TWI545774B/zh
Priority to CN2011103038488A priority patent/CN102446975A/zh
Publication of KR20120034409A publication Critical patent/KR20120034409A/ko
Application granted granted Critical
Publication of KR101763414B1 publication Critical patent/KR101763414B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터 및 그것을 구비한 평판 표시 장치가 개시된다. 개시된 박막 트랜지스터는 기판 위에 불순물이 도핑된 실리콘재질로 형성된 게이트전극과, 그 게이트전극에 연결된 게이트배선과, 게이트전극의 상방에 형성된 활성층 및, 활성층과 연결된 소스/드레인전극을 포함한다. 이러한 구조에 의하면 활성층의 결정화 작업 시 게이트전극으로의 열흐름을 억제할 수 있게 되어 안정된 결정화를 보장할 수 있게 되고, 따라서 제품의 불량률을 줄일 수 있다.

Description

박막 트랜지스터 및 그것을 구비한 평판 표시 장치{Thin film transistor and flat panel display device including the same}
본 발명은 유기 발광 표시 장치나 액정 표시 장치와 같은 평판 표시 장치에 사용되는 박막 트랜지스터와 그 평판 표시 장치에 관한 것이다.
일반적으로 유기 발광 표시 장치나 액정 표시 장치와 같은 평판 표시 장치는 박막 트랜지스터(Thin Film Transistor:TFT)와, 그 박막 트랜지스터에 의해 구동되며 화상을 구현하는 픽셀부 등을 구비하고 있다.
여기서, 상기 박막 트랜지스터는 게이트전극과 활성층 및 소스/드레인전극 등이 기판 상에 적층된 구조로 이루어진다. 따라서, 기판에 내장된 회로를 통해 게이트전극에 전류가 공급되면, 상기 활성층을 경유하여 소스/드레인전극에 전류가 흐르게 되고, 동시에 이 소스/드레인전극과 연결된 픽셀부의 화소전극에 전류가 흐르게 된다.
그리고, 상기 픽셀부는 상기 화소전극 및 그와 대면하는 대향전극, 그리고 두 전극 사이에 개재된 발광동작층을 구비한다. 만일, 유기 발광 표시 장치인 경우라면 상기 발광동작층은 자체 발광하는 유기발광층이 될 것이고, 액정 표시 장치인 경우라면 백라이트를 선택적으로 통과시키는 액정층이 될 것이다.
이와 같은 구조에서 상기한 대로 박막트랜지스터를 통해 화소전극에 전류가 흐르게 되면, 상기 화소전극과 대향전극 사이에 적정 전압이 형성되고, 이에 따라 상기 발광동작층에서 발광 동작이 일어나면서 화상이 구현된다.
한편, 최근에는 상기 박막 트랜지스터의 활성층을 비정질 실리콘으로 형성하고 나중에 레이저 등으로 가열하여 결정화시키는 방식이 많이 채용되고 있다. 그런데, 이러한 결정화 과정 시에 활성층 아래에 위치한 게이트전극과의 사이에서 열흐름(heat flow)에 의한 문제가 생길 수 있다. 즉, 활성층 아래에는 알루미늄과 같은 금속재로 형성된 게이트전극이 배치되어 있기 때문에, 활성층을 결정화시키기 위해 레이저 등으로 열을 가하게 되면, 열전도성이 뛰어난 하방의 금속재 게이트전극으로 열흐름이 빠르게 진행되어 정작 활성층은 결정화가 제대로 이루어지지 않는 등의 문제가 생기는 것이다.
따라서, 활성층의 안정적인 결정화 작업을 보장하기 위해서는 이러한 게이트전극으로의 열흐름에 의한 문제를 해결할 수 있는 방안이 요구되고 있다.
본 발명의 실시예는 활성층의 결정화 시 게이트전극으로의 열흐름을 억제할 수 있도록 개선된 박막 트랜지스터 및 그것을 구비한 평판 표시 장치를 제공한다.
본 발명의 실시예에 따른 박막 트랜지스터는 기판; 상기 기판 위에 불순물이 도핑된 실리콘재질로 형성된 게이트전극; 상기 게이트전극과 연결된 게이트배선; 상기 게이트전극의 상방에 형성된 활성층; 및 상기 활성층과 연결된 소스/드레인전극;을 포함한다.
여기서, 상기 게이트배선은 상기 게이트전극과 동일 재질로 동일층에 형성된 실리콘층과, 그 실리콘층 위에 형성된 금속층을 구비할 수 있다.
상기 활성층은 비정질 실리콘이 가열에 의해 결정화된 재질일 수 있으며, 상기 불순물은 N형 불순물일 수 있다.
상기 활성층 위에는 그 활성층을 식각되지 않도록 보호하기 위한 에칭스탑층이 형성될 수 있고, 상기 게이트전극과 상기 활성층 사이에는 게이트절연층이 형성될 수 있으며, 상기 소스/드레인전극 위에 패시베이션층이 형성될 수 있다.
또한, 본 발명의 실시예에 따른 평판 표시 장치는 박막 트랜지스터와, 그 박막 트랜지스터에 의해 구동되는 픽셀부를 구비하며, 상기 박막 트랜지스터가 기판과, 상기 기판 위에 불순물이 도핑된 실리콘재질로 형성된 게이트전극과, 상기 게이트전극과 연결된 게이트배선과, 상기 게이트전극의 상방에 형성된 활성층, 및 상기 활성층과 연결된 소스/드레인전극을 포함한다.
여기서, 상기 게이트배선은 상기 게이트전극과 동일 재질로 동일층에 형성된 실리콘층과, 그 실리콘층 위에 형성된 금속층을 구비할 수 있다.
상기 활성층은 비정질 실리콘이 가열에 의해 결정화된 재질일 수 있으며, 상기 불순물은 N형 불순물일 수 있다.
상기 활성층 위에는 그 활성층을 식각되지 않도록 보호하기 위한 에칭스탑층이 형성될 수 있고, 상기 게이트전극과 상기 활성층 사이에는 게이트절연층이 형성될 수 있으며, 상기 소스/드레인전극 위에 패시베이션층이 형성될 수 있다.
상기 픽셀부는, 상기 소스/드레인전극과 연결된 화소전극과, 상기 화소전극에 대향된 대향전극 및, 상기 화소전극과 대향전극 사이에 개재되어 두 전극 사이의 전압에 따라 동작하는 발광동작층을 구비할 수 있고, 상기 발광동작층은 유기발광층 및 액정층 중 어느 하나를 포함할 수 있다.
상기한 바와 같은 본 발명의 박막 트랜지스터 및 평판 표시 장치에 의하면 활성층의 결정화 작업 시 게이트전극으로의 열흐름을 억제할 수 있게 되어 안정된 결정화를 보장할 수 있게 되고, 따라서 제품의 불량률을 줄일 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 평판 표시 장치의 예로서 유기 발광 표시 장치를 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 평판 표시 장치의 예로서 액정 표시 장치를 도시한 단면도이다.
도 3a 내지 도 3e는 도 1 및 도 2에 도시된 평판 표시 장치 중 박막 트랜지스터의 제조 공정을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들은 명세서의 명확성을 위해 두께를 확대하여 나타내었다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 평판 표시 장치의 예로서 유기 발광 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도시된 바와 같이 유기 발광 표시 장치는, 박막 트랜지스터(TFT;100)와 픽셀부(200)를 구비한다.
먼저, 픽셀부(200)는 박막 트랜지스터(100)에 의해 구동되어 발광하면서 화상을 구현하는 것으로, 상호 대향된 화소전극(210)과 대향전극(230), 그리고 그 사이에 개재된 발광동작층인 유기발광층(220)을 구비하고 있다.
상기 대향전극(230)에는 항상 일정 전압이 인가되고 있고, 박막 트랜지스터(100)와 연결된 화소전극(210)에는 그 박막 트랜지스터(100)에 의해 전압이 선택적으로 인가된다. 따라서, 박막 트랜지스터(100)의 선택적인 전압 인가에 따라 두 전극(210)(230) 사이에 적정 전압이 형성되면, 그 사이의 유기발광층(220)이 발광하면서 화상을 구현하게 된다.
그리고, 상기 박막 트랜지스터(100)는, 기판(101) 상에 게이트전극(110)과, 활성층(130) 및 소스/드레인전극(151/152) 등이 차례로 적층된 구조로 이루어져 있다.
여기서, 상기 게이트전극(110)은 게이트배선(120)과 전기적으로 연결되어 그 게이트배선(120)을 통해 전류를 공급받게 되는데, 이 게이트전극(110)은 불순물이 도핑된 실리콘 재질로 이루어지고, 게이트배선(120)은 게이트전극(110)과 같은 불순물이 도핑된 실리콘층(121) 위에 알루미늄과 같은 금속재질로 형성된 금속층(122)이 형성된 2층 구조로 이루어져 있다. 이와 같이 게이트전극(110)을 통상적인 금속 재질로 형성하지 않고 불순물이 도핑된 실리콘 재질로 만드는 이유는, 이후에 비정질 실리콘 재질의 활성층(130)을 결정화하기 위한 가열 작업 시 그 열이 게이트전극(110)을 통해 쉽게 흘러나가지 않도록 하기 위해서이다. 즉, 만일 게이트전극(110)이 통상적인 금속재질이라면, 활성층(130)을 결정화하기 위해 가해진 열이 열전도성이 뛰어난 금속재 게이트전극을 따라 쉽게 흘러나가 버리지만, 본 실시예와 같이 불순물이 도핑된 실리콘재질로 만들게 되면, 상대적으로 열전도성이 낮기 때문에 활성층(130)에 가해진 열이 엉뚱한 곳으로 빠져나가 버리는 현상은 충분히 억제될 수 있다. 물론, 불순물이 도핑된 실리콘이므로 적당한 도전성도 갖추게 되며, 불순물로는 인(P)과 같은 N형 불순물이 사용될 수 있다.
대신, 게이트배선(120)의 경우는 전자의 이동성(mobility)이 좋아야 제어 속도를 확보할 수 있으므로, 알루미늄 같은 금속층(122)을 실리콘층(121) 위에 형성한 2층 구조로 형성한다. 이 게이트배선(120)은 게이트전극(110)처럼 활성층(130)의 직하방에 위치하는 것이 아니므로 금속재로 형성해도 활성층(130)의 결정화를 방해하지 않기 때문에, 전자의 이동성을 더 우선으로 고려하여 금속층(122)을 추가로 형성한 것이다.
참조부호 170은 게이트절연층을 나타내며, 참조부호 140은 활성층(130)을 식각되지 않도록 보호하기 위한 에칭스탑층을, 참조부호 160은 패시베이션층을, 참조부호 180은 평탄화층을, 참조부호 240은 픽셀정의층을 각각 나타낸다.
한편, 도 2는 상기 박막 트랜지스터(100)가 동일하게 적용된 액정 표시 장치를 나타낸 것이다.
즉, 화소전극(310)과 대향전극(330) 사이에 액정층(320)이 형성된 픽셀부(300)와, 도 1과 동일한 박막 트랜지스터(100)를 구비한 액정 표시 장치를 개시한 것으로, 이것은 본 실시예의 박막 트랜지스터(100)가 도 1에 도시된 유기 발광 표시 장치에만 국한되는 것이 아니라, 도 2와 같이 액정 표시 장치에도 사용될 수 있음을 보인 것이다.
따라서, 박막 트랜지스터(100)의 선택적인 전압 인가에 따라 두 전극(310)(330) 사이에 적정 전압이 형성되면, 액정층(320)의 액정 배열이 변하면서 백라이트유닛(미도시)의 빛을 선택적으로 통과시키며 화상을 구현하게 된다.
이하에는 상기한 도 1의 유기 발광 표시 장치나 도 2의 액정 표시 장치와 같은 평판 표시 장치에 사용될 수 있는 본 실시예의 박막 트랜지스터(100)를 형성하는 과정을 설명하기로 한다.
도 3a 내지 도 3e가 박막 트랜지스터(100)의 제조 과정을 개략적으로 도시한 단면도이다.
도 3a를 참조하면, 기판(101) 상부에 게이트전극(110)과 게이트배선(120)을 형성한다.
기판(101)은 글라스재나, 플라스틱재로 형성할 수 있고, 기판(101) 상면에는 평활성과 불순 원소의 침투를 차단하기 위한 버퍼층(미도시)을 추가로 형성할 수도 있다.
상기 게이트전극(110)은 전술한 바대로 불순물이 도핑된 실리콘 재질로 형성되며, 게이트배선(120)은 그와 동일한 실리콘층(121) 위에 금속층(122)이 형성된 2층 구조로 형성된다. 따라서, 기판(101) 위에 실리콘을 증착하여 게이트전극(110)과 실리콘층(121)을 동일층으로 먼저 형성하고, 그 위에 인(P)과 같은 N형 불순물을 도핑한 후, 상기 게이트배선(120)의 실리콘층(121) 위에 금속층(122)을 형성한다. 그러면, 열전도성이 금속재에 비해 상대적으로 낮은 게이트전극(110)과, 금속층(122)을 구비하여 전자 이동성이 좋은 게이트배선(120)이 각각 형성된다.
이어서, 도 3b에 도시된 바와 같이 게이트절연층(170)과 활성층(130)을 차례로 적층한다.
게이트절연층(170)은 SiNx 또는 SiOx 등과 같은 무기 절연막이나 폴리이미드와 같은 유기 절연막으로 형성할 수 있다.
상기 활성층(130)은 비정질 실리콘 재질로 형성되며, 도 3b와 같이 레이저를 조사하면 해당 부위가 가열되면서 결정화된다. 이때, 레이저가 조사되는 활성층(130)의 하방에는 불순물이 도핑된 실리콘 재질의 게이트전극(110)이 있기 때문에, 기존의 금속재 게이트전극이 있는 경우처럼 활성층(130)을 결정화시킬 열이 쉽게 흘러나가 버리는 현상은 충분히 억제된다. 따라서, 활성층(130)의 결정화가 안정적으로 진행되어 미결정화와 같은 활성층(130)의 품질 불량은 생기지 않게 된다.
다음으로, 도 3c와 같이 활성층(130) 위에 에칭스탑층(140)을 형성하고 식각하여 활성층(130)의 패턴을 형성한다.
그리고, 도 3d와 같이 소스/드레인전극(151/152)을 형성하고, 이어서 도 3e와 같이 패시베이션층(160)과 평탄화층(180)을 형성한다.
상기 에칭스탑층(140)과 패시베이션층(160) 및 평탄화층(180) 등은 유기 절연막이나 무기 절연막으로 형성할 수 있다.
이와 같은 과정을 통해 박막 트랜지스터(100)가 형성되며, 그 위에 화소전극(210)과 유기발광층(220) 및 대향전극(230)이 형성된 픽셀부(200)를 형성하면 도 1의 유기 발광 표시 장치가 되고, 화소전극(310)과 액정층(320) 및 대향전극(330)이 형성된 픽셀부(300)를 형성하면 도 2와 같은 액정 표시 장치가 된다.
따라서, 활성층(130)의 결정화가 안정적으로 이루어질 수 있는 박막 트랜지스터(100)가 구현되고, 이를 구비한 평판 표시 장치는 안정된 품질을 확보할 수 있게 된다.
결론적으로, 본 발명의 실시예에 따른 박막 트랜지스터와 그것을 구비한 평판 표시 장치에 의하면, 활성층을 결정화시키기 위해 가해지는 열이 게이트전극으로 쉽게 흘러나가는 현상이 억제되기 때문에 안정적인 결정화가 진행될 수 있고, 따라서 활성층의 미결정화와 같은 불량 요인이 해소될 수 있다. 또한, 게이트배선은 금속층을 포함하고 있기 때문에 게이트전극으로의 우수한 전자 이동성도 확보할 수 있다.
한편, 본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 박막 트랜지스터와 하나의 픽셀부만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 복수 개의 박막 트랜지스터와 복수 개의 픽셀부가 포함될 수 있음은 물론이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
101...기판 110...게이트전극
120...게이트배선 121...실리콘층
122...금속층 130...활성층
140...에칭스탑층 151/152...소스/드레인전극
160...패시베이션층 170...게이트절연층
180...평탄화층 200,300...픽셀부
210,310...화소전극 220...유기발광층
230,330...대향전극 320...액정층

Claims (16)

  1. 기판;
    상기 기판 위에 불순물이 도핑된 실리콘재질로 형성된 게이트전극;
    상기 게이트전극과 연결된 게이트배선;
    상기 게이트전극의 상방에 형성된 활성층; 및
    상기 활성층과 연결된 소스/드레인전극;을 포함하며,
    상기 게이트배선은 상기 게이트전극과 동일층에 형성된 실리콘층과, 상기 실리콘층에 접촉하는 금속층을 포함하는 다중층으로 형성된 박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서,
    상기 활성층은 비정질 실리콘이 가열에 의해 결정화된 재질인 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 불순물은 N형 불순물인 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 활성층 위에는 그 활성층을 식각되지 않도록 보호하기 위한 에칭스탑층이 형성된 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 게이트전극과 상기 활성층 사이에는 게이트절연층이 형성된 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 소스/드레인전극 위에 패시베이션층이 형성된 박막 트랜지스터.
  8. 박막 트랜지스터와, 그 박막 트랜지스터에 의해 구동되는 픽셀부를 구비하는 평판 표시 장치에 있어서,
    상기 박막 트랜지스터는,
    기판과, 상기 기판 위에 불순물이 도핑된 실리콘재질로 형성된 게이트전극과, 상기 게이트전극과 연결된 게이트배선과, 상기 게이트전극의 상방에 형성된 활성층, 및 상기 활성층과 연결된 소스/드레인전극을 포함하며,
    상기 게이트배선은 상기 게이트전극과 동일층에 형성된 실리콘층과, 상기 실리콘층에 접촉하는 금속층을 포함하는 다중층으로 형성된 평판 표시 장치.
  9. 삭제
  10. 제8항에 있어서,
    상기 활성층은 비정질 실리콘이 가열에 의해 결정화된 재질인 평판 표시 장치.
  11. 제8항에 있어서,
    상기 불순물은 N형 불순물인 평판 표시 장치.
  12. 제8항에 있어서,
    상기 활성층 위에는 그 활성층을 식각되지 않도록 보호하기 위한 에칭스탑층이 형성된 평판 표시 장치.
  13. 제8항에 있어서,
    상기 게이트전극과 상기 활성층 사이에는 게이트절연층이 형성된 평판 표시 장치.
  14. 제8항에 있어서,
    상기 소스/드레인전극 위에 패시베이션층이 형성된 평판 표시 장치.
  15. 제8항에 있어서,
    상기 픽셀부는, 상기 소스/드레인전극과 연결된 화소전극과, 상기 화소전극에 대향된 대향전극 및, 상기 화소전극과 대향전극 사이에 개재되어 두 전극 사이의 전압에 따라 동작하는 발광동작층을 구비하는 평판 표시 장치.
  16. 제15항에 있어서,
    상기 발광동작층은 유기발광층 및 액정층 중 어느 하나를 포함하는 평판 표시 장치.
KR1020100095957A 2010-10-01 2010-10-01 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 Expired - Fee Related KR101763414B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100095957A KR101763414B1 (ko) 2010-10-01 2010-10-01 박막 트랜지스터 및 그것을 구비한 평판 표시 장치
US13/223,083 US8704236B2 (en) 2010-10-01 2011-08-31 Thin film transistor and flat panel display device including the same
TW100132650A TWI545774B (zh) 2010-10-01 2011-09-09 薄膜電晶體及含有該薄膜電晶體之平板顯示裝置
CN2011103038488A CN102446975A (zh) 2010-10-01 2011-09-29 薄膜晶体管和具有该薄膜晶体管的平板显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095957A KR101763414B1 (ko) 2010-10-01 2010-10-01 박막 트랜지스터 및 그것을 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20120034409A KR20120034409A (ko) 2012-04-12
KR101763414B1 true KR101763414B1 (ko) 2017-08-16

Family

ID=45889039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095957A Expired - Fee Related KR101763414B1 (ko) 2010-10-01 2010-10-01 박막 트랜지스터 및 그것을 구비한 평판 표시 장치

Country Status (4)

Country Link
US (1) US8704236B2 (ko)
KR (1) KR101763414B1 (ko)
CN (1) CN102446975A (ko)
TW (1) TWI545774B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322018B1 (ko) * 2014-05-28 2021-11-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20150137214A (ko) 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN105097547A (zh) * 2015-06-01 2015-11-25 合肥京东方光电科技有限公司 多晶硅薄膜晶体管及其制作方法、阵列基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040209407A1 (en) * 2000-10-10 2004-10-21 Lg. Phillips Lcd Co. , Ltd. Thin film transistor array gate electrode for liquid crystal display device
US20060008932A1 (en) * 2004-04-06 2006-01-12 Kum-Mi Oh Liquid crystal display device having driving circuit and method of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249268B1 (ko) * 1990-11-30 2000-03-15 가나이 쓰도무 반도체 기억회로장치와 그 제조방법
JPH0720490A (ja) 1993-06-22 1995-01-24 Sanyo Electric Co Ltd 液晶表示装置とその製造方法
KR0179135B1 (ko) 1995-11-15 1999-05-01 구자홍 액정표시장치의 제조방법
KR100307456B1 (ko) 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100366081B1 (ko) 2000-04-27 2002-12-26 삼성에스디아이 주식회사 액티브 매트릭스형 디스플레이장치 및 이의 제조방법
GB0210065D0 (en) * 2002-05-02 2002-06-12 Koninkl Philips Electronics Nv Electronic devices comprising bottom gate tft's and their manufacture
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040209407A1 (en) * 2000-10-10 2004-10-21 Lg. Phillips Lcd Co. , Ltd. Thin film transistor array gate electrode for liquid crystal display device
US20060008932A1 (en) * 2004-04-06 2006-01-12 Kum-Mi Oh Liquid crystal display device having driving circuit and method of fabricating the same

Also Published As

Publication number Publication date
CN102446975A (zh) 2012-05-09
TW201216476A (en) 2012-04-16
US20120080684A1 (en) 2012-04-05
KR20120034409A (ko) 2012-04-12
US8704236B2 (en) 2014-04-22
TWI545774B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
KR101827848B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
KR100700650B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
KR100689950B1 (ko) 박막 반도체 장치 및 표시 장치와 그 제조 방법
JP5384088B2 (ja) 表示装置
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
KR101064442B1 (ko) 유기전계 발광 표시장치
KR20110041107A (ko) 유기전계발광표시장치 및 그의 제조 방법
US8461593B2 (en) Display apparatus and method of manufacturing the same
KR101763414B1 (ko) 박막 트랜지스터 및 그것을 구비한 평판 표시 장치
KR100852252B1 (ko) 표시장치 및 그 제조 방법
KR101544663B1 (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
KR20140117229A (ko) 폴리 실리콘 박막트랜지스터를 포함하는 유기발광 디스플레이 장치 및 이의 제조방법
JP5032077B2 (ja) 表示装置及びその製造方法
JP5668696B2 (ja) 薄膜トランジスタ基板の製造方法
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US20140252349A1 (en) Thin film transistor
US20120299000A1 (en) Thin film transistor, method of manufacturing the same, and organic light emitting display apparatus
KR102329267B1 (ko) 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR20130014181A (ko) 평판 표시 장치 및 이를 제조하는 방법
KR20130045270A (ko) 표시 장치, 표시 장치에 이용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법
JP5253990B2 (ja) 薄膜トランジスタ
KR101088877B1 (ko) 다결정 실리콘 박막 제조장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101001

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120725

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151001

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101001

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161013

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170725

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170726

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210505