KR101757928B1 - 터치 스크린 일체형 표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 두께를 감축시키고 공정수를 줄일 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법에 관한 것으로, 터치 스크린 일체형 표시장치는 제 1 방향으로 배열되는 m(m은 2보다 큰 정수)개의 픽셀들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 n(n은 2보다 큰 정수)개의 픽셀들을 포함하는 제 1 그룹의 픽셀영역; 상기 제 1 방향으로 배열되는 p(p는 m과 같거나 m보다 작은 정수)개의 픽셀들과 상기 제 2 방향으로 배열되는 q(n보다 큰 정수)개의 픽셀들을 포함하는 제 2 그룹의 픽셀영역; 상기 제 1 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 구동영역; 및 상기 제 2 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 센싱영역을 포함하며, 상기 제 1 그룹의 픽셀영역과 제 2 그룹의 픽셀영역을 구성하는 각 픽셀영역은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되고, 상기 터치 구동영역과 상기 터치 센싱영역은 제 1 방향으로 서로 번갈아 배치되는 것을 특징으로 한다.

Description

터치 스크린 일체형 표시장치 및 그 제조방법{TOUCH SCREEN INTEGRATED DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 사용자의 터치를 인식할 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법에 관한 것이다.

최근, 키보드, 마우스, 트랙볼, 조이스틱, 디지타이저(digitizer) 등의 다양한 입력장치(input device)들이 사용자와 가전기기 또는 각종 정보통신기기 사이의 인터페이스를 구성하기 위해 사용되고 있다. 그러나, 상술한 바와 같은 입력장치를 사용하는 것은 사용법을 익혀야 하고 공간을 차지하는 등의 불편을 야기하여 제품의 완성도를 높이기 어려운 면이 있었다. 따라서, 편리하면서도 간단하고 오작동을 감소시킬 수 있는 입력장치에 대한 요구가 날로 증가되고 있다. 이와 같은 요구에 따라 사용자가 손이나 펜 등으로 화면과 직접 접촉하여 정보를 입력하는 터치 스크린(touch screen)이 제안되었다.

터치 스크린은 간단하고, 오작동이 적으며, 별도의 입력기기를 사용하지 않고도 입력이 가능할 뿐 아니라 사용자가 화면에 표시되는 내용을 통해 신속하고 용이하게 조작할 수 있다는 편리성 때문에 다양한 표시패널에 적용되고 있다.

터치 패널은 구조에 따라서, 상판 부착형(add-on type)과 상판 일체형(on-cell type)으로 나눌 수 있다. 상판 부착형은 표시장치와 터치 패널을 개별적으로 제조한 후에, 표시장치의 상판에 터치 패널을 부착하는 방식이다. 상판 일체형은 표시장치의 상부 유리 기판 표면에 터치 패널을 구성하는 소자들을 직접 형성하는 방식이다.

상판 부착형은 표시장치 위에 완성된 터치 패널이 올라가 장착되는 구조로 두께가 두껍고, 표시장치의 밝기가 어두워져 시인성이 저하되는 문제가 있다.

한편, 상판 일체형의 경우, 표시장치의 상면에 별도의 터치 스크린이 형성된 구조로 상판 부착형 보다 두께를 줄일 수 있지만, 여전히 터치 스크린을 구성하는 구동전극층과 센싱전극층 및 이들을 절연시키기 위한 절연층 때문에 전체 두께가 증가하고 공정수가 증가하여 제조가격 증가하는 문제점이 있었다.

따라서, 이러한 종래 기술에 의한 문제점들을 해결할 수 있는 표시장치의 필요성이 대두되었다.

본 발명은 상술한 종래의 문제점을 해소하기 위한 것으로, 표시장치의 터치를 인식하기 위한 터치 센싱 소자를 표시장치 구성요소와 겸용하게 함으로써 두께를 절감하고 공정수를 줄일 수 있는 터치 스크린 일체형 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기 목적달성을 위해 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치는 제 1 방향으로 배열되는 m(m은 2보다 큰 정수)개의 픽셀들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 n(n은 2보다 큰 정수)개의 픽셀들을 포함하는 제 1 그룹의 픽셀영역; 상기 제 1 방향으로 배열되는 p(p는 m과 같거나 m보다 작은 정수)개의 픽셀들과 상기 제 2 방향으로 배열되는 q(n보다 큰 정수)개의 픽셀들을 포함하는 제 2 그룹의 픽셀영역; 상기 제 1 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 구동영역; 및 상기 제 2 그룹의 픽셀영역에 대응하는 크기로 형성되는 터치 센싱영역을 포함하며, 상기 제 1 그룹의 픽셀영역과 제 2 그룹의 픽셀영역을 구성하는 각 픽셀영역은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되고, 상기 터치 구동영역과 상기 터치 센싱영역은 제 1 방향으로 서로 번갈아 배치되는 것을 특징으로 한다.

상기 구성에서 각각의 픽셀영역에는 픽셀전극이 형성되고, 상기 터치 구동영역에는 제 1 공통전극이 형성되며, 상기 터치 센싱영역에는 제 2 공통전극이 형성되고, 상기 제 1 공통전극은 상기 제 1 그룹의 픽셀영역에 형성되는 복수의 픽셀전극과 대향 배치되고, 상기 제 2 공통전극은 상기 제 2 그룹의 픽셀영역에 형성되는 복수의 픽셀전극과 대향 배치되어 전계를 형성한다.

또한, 상기 터치 스크린 일체형 표시장치는 제 1 공통전극 및 상기 제 1 방향으로 배치되는 다른 제 1 공통전극들과 접속되어 상기 제 1 공통전극들의 저항을 줄이며, 상기 제 1 방향으로 형성되는 적어도 하나의 제 1 공통라인을 더 포함한다.

또한, 상기 터치 스크린 일체형 표시장치는 상기 제 2 공통전극과 접속되어 상기 제 2 공통전극의 저항을 줄이며, 상기 제 2 방향으로 형성되는 적어도 하나의 제 2 공통라인을 더 포함한다.

또한, 상기 제 1 공통라인은 상기 제 1 공통전극들의 각각과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속된다.

또한, 상기 제 1 및 제 2 공통전극의 각각은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함한다.

또한, 상기 터치 스크린 일체형 표시장치는 이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 공통전극들에 공통전압을 공급하고, 터치 인식을 위한 터치 모드에서는 펄스전압을 공급하는 것을 특징으로 하는 전원부를 더 포함한다.

상기 목적달성을 위해 본 발명의 다른 실시예에 따르는 터치 스크린 일체형 표시장치는 기판상에 일정 거리를 두고 나란하게 형성되는 게이트 라인 및 제 1 공통라인; 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되게 형성되어 픽셀 영역을 정의하는 데이터 라인 및 상기 데이터 라인과 일정 거리를 두고 나란하게 형성되는 제 2 공통라인; 상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터와 접속되며 상기 픽셀영역에 형성되는 픽셀 전극; 상기 게이트 절연막 상에 형성되며 상기 픽셀전극 및 상기 박막 트랜지스터를 덮는 보호막; 및 상기 보호막 상에 상기 픽셀 전극과 중첩되게 형성되어 상기 픽셀 전극과의 사이에 전계를 형성하며, 상기 제 1 공통라인과 접속되는 제 1 공통전극과, 상기 제 2 공통라인과 접속되는 제 2 공통전극을 포함하며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.

상기 구성에서, 제 1 공통라인은 상기 제 1 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속된다.

상기 구성에서, 화소전극의 일단부가 상기 드레인 전극의 일단부를 커버하거나, 상기 드레인 전극의 일단부가 상기 화소 전극의 일단부를 커버하도록 형성된다.

상기 목적달성을 위해, 본 발명의 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 제 3 마스크 공정을 이용하여 상기 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막의 전면 상에 제 1 보호막을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1 보호막을 에칭하여 상기 드레인 전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀이 형성된 상기 제 1 보호막 상에 제 3 도전층으로서의 제 1 투명 도전층을 증착시키고, 제 5 마스크 공정을 이용하여 상기 제 1 투명 도전층을 패터닝함으로써 픽셀 전극을 형성하는 단계; 상기 픽셀 전극이 형성된 상기 제 1 보호막 상에 제 2 보호막을 형성하고, 제 6 마스크 공정을 이용하여 상기 제 2 보호막, 상기 제 1 보호막 및 상기 게이트 절연막의 일부를 순차적으로 에칭함으로써 상기 제 1 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하고, 상기 제 2 보호막 및 상기 제 1 보호막의 일부를 순차적으로 에칭함으로써 상기 제 2 공통라인의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계; 및 상기 제 2 및 제 3 콘택홀이 형성된 상기 제 2 보호막 상에 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 7 마스크 공정을 이용하여 상기 제 2 투명 도전층을 에칭함으로써 제 1 공통전극과 제 2 공통전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 2 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 3 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.

상기 목적달성을 위해, 본 발명의 다른 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 게이트 금속층을 패터닝함으로써 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 제 3 마스크 공정을 이용하여 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막 상에 제 3 도전층으로서의 제 1 투명도전층을 형성하고, 제 4 마스크 공정을 이용하여 상기 제 1 투명도전층을 에칭함으로써 픽셀 전극을 형성하는 단계; 상기 픽셀 전극이 형성된 상기 게이트 절연막 상에 제 1 보호막을 형성하고, 제 5 마스크 공정을 이용하여 상기 제 1 보호막 및 상기 게이트 절연막의 일부를 순차적으로 에칭함으로써 상기 제 1 공통라인의 일부를 노출시키는 제 1 콘택홀을 형성하고, 상기 제 1 보호막의 일부를 에칭함으로써 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 및 상기 제 1 및 제 2 콘택홀이 형성된 상기 제 1 보호막 상에 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 6 마스크 공정을 이용하여 상기 제 2 투명 도전층을 패터닝함으로써 제 1 공통전극과 제 2 공통전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 2 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 3 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.

상기 목적달성을 위해, 본 발명의 또 다른 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법은 기판 상에 제 1 도전층으로서의 게이트 금속층을 증착시키고, 제 1 마스크 공정을 이용하여 상기 게이트 금속층을 패터닝함으로써 상기 기판 상에 게이트 라인 및 상기 게이트 라인으로부터 연장되는 게이트 전극, 상기 게이트 라인과 이격되어 평행하게 배치되는 제 1 공통라인을 포함하는 제 1 도전성 패턴군을 형성하는 단계; 상기 제 1 도전성 패턴군이 형성된 기판 상에 반도체층을 형성한 후, 제 2 마스크 공정을 이용하여 상기 반도체층을 패터닝함으로써 상기 게이트 전극에 대응하는 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴이 형성된 게이트 절연막 상에 제 2 도전층으로서의 제 1 투명도전층을 형성하고, 제 3 마스크 공정을 이용하여 상기 제 1 투명도전층을 에칭함으로써 픽셀 전극을 형성하는 단계; 상기 픽셀 전극이 형성된 상기 게이트 절연막 상에 제 3 도전층으로서의 데이터 금속층을 증착시키고, 제 4 마스크 공정을 이용하여 데이터 금속층을 패터닝함으로써 데이터 라인, 소스 전극, 드레인 전극, 및 제 2 공통라인을 포함하는 제 2 도전성 패턴군을 형성하는 단계; 상기 픽셀 전극과 상기 제 2 도전성 패턴군이 형성된 상기 게이트 절연막 상에 제 1 보호막을 형성하고, 제 5 마스크 공정을 이용하여 상기 제 1 보호막 및 상기 게이트 절연막의 일부를 순차적으로 에칭함으로써 상기 제 1 공통라인의 일부를 노출시키는 제 1 콘택홀을 형성하고, 상기 제 1 보호막의 일부를 에칭함으로써 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 및 상기 제 1 및 제 2 콘택홀이 형성된 상기 제 1 보호막 상에 제 4 도전층으로서의 제 2 투명 도전층을 증착하고, 제 6 마스크 공정을 이용하여 상기 제 2 투명 도전층을 패터닝함으로써 제 1 공통전극과 제 2 공통전극을 형성하는 단계를 포함하며, 상기 제 1 공통전극은 상기 제 2 콘택홀을 통해 상기 제 1 공통라인과 접속되고, 상기 제 2 공통전극은 상기 제 3 콘택홀을 통해 상기 제 2 공통라인과 접속되며, 상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되는 것을 특징으로 한다.

본 발명의 실시예에 의한 터치 스크린 일체형 표시장치 및 그 제조방법에 따르면, 표시장치의 구성요소인 공통전극을 제 1 공통전극과 제 2 공통전극으로 구성하여 터치 구동전극과 터치 센싱전극으로 이용할 수 있기 때문에 그 만큼 표시장치의 두께를 줄일 수 있을 뿐 아니라 제조공정수를 절감할 수 있는 효과가 있다.

또한, 제 1 및 제 2 공통전극의 크기를 복수의 픽셀단위로 형성하고, 제 1 공통전극들을 적어도 하나의 제 1 공통라인을 이용하여 행 단위로 연결하고, 제 2 공통전극 또한 열단위로 제 2 공통라인을 이용하여 연결하고 있으므로 제 1 및 제 2 공통전극의 저항을 줄여 터치 감도를 향상시킬 수 있는 효과가 있다.

또한, 제 1 및 제 2 공통전극이 데이터 라인 및 픽셀 전극 상부에 형성되어 데이터 라인과 픽셀 전극 사이에 형성되는 전계를 차단함으로써 액정의 불안정한 변화를 방지할 수 있다. 따라서 터치 구동전극으로서의 제 1 공통전극과 터치 센싱전극으로서의 제 2 공통 전극 사이에 걸리는 전계를 안정적으로 유지하여 안정적인 터치 구동효과를 얻을 수 있다.

또한, 액정이 불안정한 구동을 방지할 수 있으므로 블랙매트릭스의 선폭을 적색(R), 녹색(G), 청색(B)이 혼색되지 않을 만큼 최소의 범위로 설정할 수 있어 개구율을 향상시킬 수 있는 효과가 있다.

도 1a는 본 발명의 실시예에 따른 터치 스크린 일체형 표시장치를 도시한 개략도,
도 1b는 도 1a에 도시된 터치 스크린 일체형 표시장치의 픽셀 영역과 터치인식을 위한 구동영역 및 센싱영역의 관계를 개념적으로 도시한 도면,
도 1c는 도 1a에 도시된 터치 스크린 일체형 표시장치의 I-I'선을 따라 취한 단면도,
도 1d는 도 1a에 도시된 터치 스크린 일체형 표시장치의 II-II'선을 따라 취한 단면도,
도 2는 도 1b에 도시된 각 픽셀 영역에 형성되는 픽셀 전극을 도시한 평면도,
도 3a는 도 1a에 도시된 제 1 공통전극을 도시한 평면도,
도 3b는 도 1 a에 도시된 제 2 공통전극을 도시한 평면도,
도 4a는 도 1a에 도시된 A부분을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도,
도 4b는 도 4a에 도시된 III-III'선을 따라 취한 단면도,
도 5a는 도 1a에 도시된 B부분을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도,
도 5b는 도 5a에 도시된 IV-IV'선을 따라 취한 단면도,
도 6a 및 도 6b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도,
도 7a 및 도 7b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도,
도 8a 및 도 8b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도,
도 9a 및 도 9b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도,
도 10a 및 도 10b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도,
도 11a 및 도 11b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도,
도 12a 및 도 12b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 7 마스크 공정을 도시한 평면도 및 단면도,
도 13a는 본 발명의 제 2 실시예의 터치 스크린 일체형 표시장치로서, 도 1a에 도시된 A부분을 확대 도시한 평면도,
도 13b는 도 13a에 도시된 V-V'선을 따라 취한 단면도,
도 14a는 본 발명의 제 2 실시예의 터치 스크린 일체형 표시장치로서, 도 1a에 도시된 B부분을 확대 도시한 평면도,
도 14b는 도 14a에 도시된 VI-VI'선을 따라 취한 단면도,
도 15a 및 도 15b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도,
도 16a 및 도 16b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도,
도 17a 및 도 17b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도,
도 18a 및 도 18b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도,
도 19a 및 도 19b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도,
도 20a 및 도 20b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도,
도 21은 터치 구동영역에 배치되는 공통라인의 수에 따른 제 1 공통전극의 저항값을 나타낸 그래프로서, 50 X 50 픽셀 영역에 대응하는 크기를 갖는 제 1 공통전극에 0~50개의 제 1 공통라인을 형성한 경우의 저항값의 변화를 도시한 표 및 그래프.

이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지의 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 생략한다.

우선, 도 1a 내지 도 5b를 참조하여 본 발명의 제 1 실시예에 따르는 터치 스크린일체형 표시장치에 대해 보다 구체적으로 설명하기로 한다. 도 1a는 본 발명의 제 1 실시예에 따른 터치 스크린 일체형 표시장치를 도시한 개략도, 도 1b는 도 1a에 도시된 터치 스크린 일체형 표시장치의 픽셀영역과 터치인식을 위한 구동영역 및 센싱영역의 관계를 개념적으로 도시한 도면, 도 1c는 도 1a에 도시된 터치 스크린 일체형 표시장치의 I-I'선을 따라 취한 단면도, 도 1d는 도 1a에 도시된 터치 스크린 일체형 표시장치의 II-II'선을 따라 취한 단면도이다.

이하의 설명에서는 터치 스크린 일체형 표시장치의 일례로서 액정표시장치를 들어 구체적으로 설명하기로 한다.

도 1a 내지 도 1d를 참조하면, 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 액정 표시장치(이하, 표시장치라 함)는 복수의 게이트 라인(110)과 복수의 데이터 라인(120)의 교차에 의해 정의되며, 문자, 이미지, 동영상 등의 정보를 표시하기 위한 복수의 픽셀영역(PA1~PA36)으로 이루어지는 표시부(DP)와, 표시부 외부에 형성되어 표시부를 제어하고 터치인식을 위한 각종 콘트롤러들이 구비되는 비표시부(도시생략)를 포함한다.

표시부(DP)(표시부의 영역은 도 1b 참조)는 컬러필터 어레이(도시생략)와 박막 트랜지스터 어레이(TFTA)(도 1c 및 도 1d 참조)를 포함하며, 이들 2개의 어레이 사이에는 액정층과 액정층의 셀갭을 유지하기 위한 스페이서가 형성되어 있다. 컬러필터 어레이의 구성과 액정층 및 스페이서는 공지의 구성을 적용할 수 있으므로 설명의 간략화를 위해 그에 대한 상세한 설명은 생략한다. 또한 표시부(DP)는 박막 트랜지스터 어레이(TFTA) 하부에 배치되어 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이에 빛을 공급하기 위한 백라이트 유닛(도시생략)를 포함한다.

비표시부에는 호스트 콘트롤러(200), 전원부(202), 타이밍 콘트롤러(204), 게이트 드라이버(210), 데이터 드라이버(220), 터치 구동 드라이버(230), 터치 센싱 드라이버(240)가 형성된다. 본 발명에서는 호스트 콘트롤러(200)와 전원부(202)가 표시장치와 일체로 구성되는 것으로 설명하였으나 이들은 표시장치와 분리되어 독립적으로 구성될 수도 있다.

박막 트랜지스터 어레이(TFTA)는 도 1a 내지 도 1c와 도 4a 내지 도 5b를 참조하면 알 수 있는 바와 같이, 기판(100)의 일면에 제 1 방향(예를 들면, x방향)으로 나란하게 형성된 복수의 게이트 라인들(110)과, 게이트 절연막(115)를 사이에 두고 복수의 게이트 라인들(110)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 형성된 데이터 라인들(120)과, 이들 게이트 라인(110)과 데이터 라인들(120)이 교차하는 영역에 형성되는 박막 트랜지스터(T)를 포함한다.

박막 트랜지스터(T)는 도 4a 내지 도 5b에 도시된 바와 같이 게이트 라인(110)으로부터 연장되어 기판(100) 상에 형성되는 게이트 전극(G)과, 게이트 절연막(115)을 사이에 두고 게이트 전극(G)의 위치에 대응하여 형성되는 반도체 패턴(117), 상기 반도체 패턴(117)의 중앙부가 노출되도록 게이트 절연막(115) 및 반도체 패턴(117) 상에 형성되며 서로 대향하여 형성되는 소스전극(S) 및 드레인 전극(D)을 포함한다.

또한, 박막 트랜지스터 어레이(TFTA)는 게이트 라인들(110)과 데이터 라인들(120)의 교차에 의해 정의되는 복수의 픽셀 영역들(PA1~PA36)을 포함하며, 복수의 픽셀 영역들(PA1~PA36)의 각각은 복수의 서브 픽셀영역들(SP1, SP2, SP3)을 포함한다(도 1b 참조). 서브픽셀 영역들(SP1, SP2, SP3)에는 제 1 보호막(125)에 의해 데이터 라인들(120)과 절연되는 서브픽셀 전극들(130a, 130b, 130c)이 각각 형성된다. 도 2는 각 픽셀 영역(PA1~PA36)에 형성되는 서브픽셀 전극들(130a, 130b, 130c)을 도시한 평면도이다. 도 1b 및 도 2로부터 서브픽셀 전극(130a, 130b, 130c)은 서브픽셀 영역(SP1, SP2, SP3)에 각각 형성되고, 3개의 서브픽셀 전극(130a, 130b, 130c)이 하나의 픽셀영역(PA1~PA36의 각각)을 각각 구성함을 알 수 있다.

본 발명의 실시예에서는 하나의 픽셀 전극이 R(적색), G(녹색), B(청색) 컬러필터에 대응하는 3개의 서브픽셀 전극(130a, 130b, 130c)으로 구성되는 경우를 예로 들어 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 컬러필터 어레이에 형성되는 컬러필터의 종류에 따라 하나의 픽셀 전극을 구성하는 서브픽셀 전극의 수는 적절히 변경할 수 있다.

또한 박막 트랜지스터 어레이(TFTA)는 제 2 보호막(135) 상에 형성되고 제 2 보호막(135)에 의해 픽셀 전극들(130)과 절연되는 복수의 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과, 복수의 제 2 공통전극들(140b1, 140b2)을 포함한다. 복수의 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)은 제 1 방향(본 실시예에서는 x축 방향, 이하 동일)에서는 제 2 공통전극(140b1, 140b2)과 번갈아 배치되어 서로 분리되도록 형성되며, 제 2 방향(본 실시예에서는 y축 방향, 이하 동일)에서는 서로 이웃하도록 배치된다.

본 발명의 실시예에서는 설명의 간략화를 위해 6 X 6 = 36개의 픽셀 영역(PA1~PA36)에 대응하여 형성되는 4개의 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 2개의 제 2 공통전극(140b1, 140b2)의 구성을 예로 들어 설명하기로 한다. 또한, 각각의 제 1 공통전극(140a, 140a2, 140a3, 140a4)은 6개(2 X 3)의 픽셀영역에 대응하는 크기로 형성되며, 각각의 제 2 공통전극(140b1, 140b2)은 6개(1 X 6)의 픽셀 영역에 대응하는 크기로 형성되는 것으로 설명한다. 이에 따라 제 1 공통전극(140a1)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA1, PA2, PA7, PA8, PA13, PA14)에 대응하는 크기로 형성되고, 제 1 공통전극(140a2)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA4, PA5, PA10, PA11, PA16, PA17)에 대응하는 크기로 형성되되며, 제 1 공통전극(140a3)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA19, PA20, PA25, PA26, PA31, PA32)에 대응하는 크기로 형성되고, 제 1 공통전극(140a4)은 상하좌우로 서로 인접한 6개의 픽셀 영역(PA22, PA23, PA28, PA29, PA34, PA354)에 대응하는 크기로 형성된다. 또한, 제 2 공통전극(140b1)은 상하로 서로 인접한 6개의 픽셀 영역(PA3, PA9, PA15, PA21, PA27, PA33)에 대응하는 크기로 형성되고, 제 2 공통전극(140b2)은 상하로 서로 인접한 6개의 픽셀 영역(PA6, PA12, PA18, PA24, PA30, PA36)에 대응하는 크기로 형성된다.

본 발명의 제 1 실시예에서 설명한 제 1 및 제 2 공통전극들의 크기 및 수는 단순히 설명의 편의를 위해 예시적으로 기재한 것에 지나지 않으며, 본 발명이 이에 한정되는 것은 아니다. 본 발명은 제 1 및 제 2 방향으로 배열된 복수의 픽셀 영역을 적어도 2 이상으로 그룹화하여 형성한 픽셀 영역에 대응하는 크기로 제 1 공통전극을 형성하고, 제 1 및 제 2 방향 중 어느 하나의 방향으로만 배열된 픽셀 영역을 하나로 그룹화하여 형성된 픽셀영역에 대응하는 크기로 제 2 공통전극을 형성하는 것을 포함한다.

따라서, 제 1 및 제 2 공통전극의 각각의 크기 및 수는 손가락 등이 터치하는 면적 및 표시장치(MP3, PDA, PMP, 스마트폰, 노트북 컴퓨터, 넷북, 대형 표시장치 등)의 크기 등을 고려하여 적절하게 변경할 수 있다. 예컨대, 현재의 표시장치에 적용되는 1픽셀 영역의 크기를 100 X 100 ㎛라고 하면 손가락으로 터치가 이루어지는 경우를 고려하여, 제 1 공통전극(140a1, 140a2, 140a3, 140a4)의 크기를 50 X 50 픽셀의 크기(대략 5 X 5 mm)로 형성하는 것도 가능하다.

한편, 제 2 공통전극(140b1, 140b2)은 터치가 발생하였을 경우 센싱전극으로서의 기능을 하고, 제 1 방향의 제 1 행에 배열된 제 1 공통전극들(140a1, 140a2) 사이 및 제 1 방향의 제 2 행에 배열된 제 1 공통전극들(140a3, 140a4) 사이에 위치되어 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과 교차하는 방향으로 배열되도록 형성된다.

이와 같이 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)의 크기는 픽셀영역의 크기 및 터치가 수행되는 손가락 등의 터치면적 등을 고려하여 적절하게 조정될 수 있으므로 수개에서 수백개의 픽셀 영역에 대응하는 크기로 형성될 수 있다. 제 1 공통전극들(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)의 수 또한 적용되는 표시장치의 크기에 따라 적절히 조정될 수 있다.

도 3a는 도 1a에 도시된 제 1 공통전극(140a1)을 구성을 도시한 평면도이고, 도 3b는 도 1 a에 도시된 제 2 공통전극(140b1)을 도시한 평면도이다. 제 1 공통전극(140a1)은 일정한 간격을 두고 길게 형성된 복수의 슬릿들(143a)을 포함하며, 제 2 공통전극(140b1) 또한 일정 간격을 두고 길게 형성된 복수의 슬릿들(143b)을 포함한다. 이와 같이 제 1 및 제 2 공통전극들(140a1, 140b1)에 각각 복수의 슬릿들(143a, 143b)을 형성하면, 이들 슬릿(143a, 143b)을 통해 픽셀 전극(130)과 제 1 및 제 2 공통전극(140a1, 140b1) 사이에 프린지 필드(fringe field)가 형성되어 액정을 프린지 필드 스위칭 모드(fringe field switching mode)로 구동할 수 있게 된다.

본 발명의 실시예에 따른 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 픽셀 전극(130)과 함께 전계를 형성하여 액정을 구동시키는 기능과 함께 표시장치에 터치가 발생하였을 경우 그 터치 위치를 인식할 수 있는 구동전극과 센싱전극으로서의 기능을 한다. 따라서 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)은 터치 구동전극과 터치 센싱전극과 동일한 의미로 이해하여야 한다. 도 1b에서는 참고를 위해 복수의 제 1 및 제 2 공통전극들(140a1, 140a2, 140a3, 140a4; 140b1, 140b2)이 형성되는 영역을 제 1 내지 제 4 터치 구동영역(DA1~DA4)과 제 1 및 제 2 터치 센싱영역(SA1, SA2)으로 구분하여 도시하였다.

한편, 본 발명의 제 1 실시예에 따르는 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 액정구동을 위한 전극으로서의 기능을 하여야 하기 때문에 투명물질로 형성되어야 한다. 그런데, 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 ITO, IZO 등의 산화물 계열의 투명 도전성 물질로 형성되기 때문에 금속계열의 도전성 물질로 형성되는 경우에 비해 저항이 증가하게 된다. 이는 터치 신호의 손실 및 정전용량의 시정수(time constance)을 증가시켜 터치 성능을 저하시킬 수 있다. 따라서 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)에 사용되는 재료로 인해 발생하는 저항을 감소시킬 필요가 있다.

또한, 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)은 액정 구동을 위한 기능과 함께 터치 구동전극과 터치 센싱전극으로서의 기능도 하여야 한다. 따라서, 터치 구동전극과 터치 센싱전극으로서의 기능을 위해 제 2 공통전극(140b1; 140b2)에 의해 분리되는 제 1 공통전극(140a1, 140a2; 140a3, 140a4)을 서로 연결해 줄 필요가 있다.

본 발명에서는 제 1 공통전극(140a1, 140a2, 140a3, 140a4) 및 제 2 공통전극(140b1, 140b2)의 저항감소 및 터치기능을 위해 제 1 공통전극(140a1, 140a2, 140a3, 140a4)은 제 1 공통라인(113a1, 113a2, 113b1, 113b2)을 이용하여 행 단위로, 제 2 공통전극(140b1, 140b2)은 제 2 공통라인(123a1, 123b1)을 이용하여 열 단위로 각각 연결하고 있다.

도 1a 및 도 1b를 참조하면, 제 1 방향의 첫 번째 행에 배열되는 제 1 및 제 2 터치 구동영역(DA1, DA2)에 형성되는 제 1 공통전극들(140a1, 140a2)은 2개의 제 1 공통라인들(113a1, 113a2)에 의해 전기적으로 연결되고, 두 번째 행에 배열되는 제 3 및 제 4 터치 구동영역(DA3, DA4)에 형성되는 제 1 공통전극들(140a3, 140a4)은 2개의 제 1 공통라인들(113b1, 113b2)에 의해 전기적으로 연결된다. 또한, 제 2 방향의 첫 번째 열에 배열되는 제 1 터치 센싱영역(SA1)에 형성되는 제 2 공통전극은(140b1)은 제 2 공통라인(123a1)과 전기적으로 연결되고, 두 번째 열에 배열되는 제 2 터치 센싱영역(SA2)에 형성되는 제 2 공통전극(140b2)은 제 2 공통라인(123b1)에 전기적으로 연결된다.

이하, 제 1 공통라인(113a1, 113a2, 113b1, 113b2)과 제 1 공통전극(140a1, 140a2)의 연결관계 및 제 2 공통라인(123a1, 123b1)과 제 2 공통전극(140b1, 140b2)의 연결관계를 도 1a, 도 4a 내지 도 5b를 참조하여 보다 상세히 설명하기로 한다. 도 4a는 도 1a에 도시된 A부분(픽셀영역 PA1내의 서브픽셀)을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도, 도 4b는 도 4a에 도시된 III-III'선을 따라 취한 단면도, 도 5a는 도 1a에 도시된 B부분(픽셀영역 PA3 내의 서브픽셀)을 확대 도시한 제 1 실시예의 터치 스크린 일체형 표시장치의 평면도, 도 5b는 도 5a에 도시된 IV-IV'선을 따라 취한 단면도이다.

제 1 공통라인(113a1, 113a2, 113b1, 113b2)은 도 1a, 도 1b, 도 4a 및 도 4b에 도시된 바와 같이 제 1 방향으로 픽셀 영역(PA1~PA6; PA7~PA12; PA19~PA24; PA25~PA30)을 가로 질러 연장되도록 기판(100)상에 형성되며, 그 상부에 순차적으로 형성되는 게이트 절연막(115), 제 1 및 제 2 보호막(125, 135)을 관통하는 제 2 콘택홀(CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j)을 통해 제 2 보호막(135) 상부에 형성되는 제 1 공통전극(140a1)과 연결된다.

구체적으로, 제 1 공통라인(113a1)은 제 1 터치 구동영역(DA1) 내에 있는 픽셀 영역(PA1)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2a)을 통해 제 1 공통전극(140a1)과 접속되고, 제 2 터치 구동영역(DA2) 내에 있는 픽셀 영역(PA5)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2b)을 통해 제 1 공통전극(140a2)과 접속되어, 제 2 공통전극(140b1)에 의해 분리되어 있는 제 1 행의 제 1 공통전극들(140a1, 140a2)을 전기적으로 접속시킨다.

제 1 공통라인(113a2)은 제 1 터치 구동영역(DA1) 내에 있는 픽셀 영역(PA7)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2c)을 통해 제 1 공통전극(140a1)과 접속되고, 제 2 터치 구동영역(DA2) 내에 있는 픽셀 영역(PA10)의 서브픽셀 영역(SP3)에 형성되는 제 2 콘택홀(CH2d)을 통해 제 1 공통전극(140a2)과 접속되어, 제 2 공통전극(140b)에 의해 분리되어 있는 제 1 행의 제 1 공통전극들(140a1, 140a2)을 전기적으로 접속시킨다. 제 1 공통라인들(113a1, 113a2)은 터치 구동라인(113a)에 접속되어 터치 구동드라이버(230)로부터 펄스전압(Vtsp)을 공급받는다.

제 1 공통라인(113b1)은 제 3 터치 구동영역(DA3) 내에 있는 픽셀 영역(PA20)의 서브픽셀 영역(SP1)에 형성되는 제 2 콘택홀(CH2e)을 통해 제 1 공통전극(140a3)과 접속되고, 제 4 터치 구동영역(DA4) 내에 있는 픽셀 영역(PA22)의 서브픽셀 영역(SP1)에 형성된 제 2 콘택홀(CH2f)과 픽셀 영역(PA23)의 서브픽셀 영역(SP2)에 형성된 제 2 콘택홀(CH2g)을 통해 제 1 공통전극(140a4)과 접속되어, 제 2 공통전극(140b1)에 의해 분리되어 있는 제 2 행의 제 1 공통전극들(140a3, 140a4)을 전기적으로 접속시킨다.

제 1 공통라인(113b2)은 제 3 터치 구동영역(DA3) 내에 있는 픽셀 영역(PA25)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2h)과 픽셀 영역(PA26)의 서브픽셀 영역(SP2)에 형성되는 제 2 콘택홀(CH2i)을 통해 제 1 공통전극(140a3)과 접속되고, 제 4 터치 구동영역(DA4) 내에 있는 픽셀 영역(PA28)의 서브픽셀 영역(SP3)에 형성된 제 2 콘택홀(CH2j)을 통해 제 1 공통전극(140a4)과 접속되어, 제 2 공통전극(140b1)에 의해 분리되어 있는 제 2 행의 제 1 공통전극들(140a3, 140a4)을 전기적으로 접속시킨다. 제 1 공통라인들(113b1, 113b2)은 터치 구동라인(113b)에 접속되어 터치 구동드라이버(230)로부터 펄스전압(Vtsp)을 공급받는다.

제 2 공통라인(123a1, 123b1)은 도 1a, 도 1b, 도 5a 및 도 5b에 도시된 바와 같이 제 2 방향으로 픽셀 영역(PA3, PA9, PA15, PA21, PA27, PA33; PA6, PA12, PA18, PA24, PA30, PA36)을 가로 질러 연장되도록 게이트 절연막(115)상에 형성되며, 그 상부에 순차적으로 형성되는 제 1 및 제 2 보호막(125, 135)을 관통하는 제 2 콘택홀(CH3a, CH3b, CH3c)을 통해 제 2 보호막(135) 상부에 형성되는 제 2 공통전극(130b1, 130b2)과 연결된다.

구체적으로, 제 2 공통라인(123b1)은 제 1 터치 센싱영역(SA1) 내에 있는 픽셀 영역(PA3)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3a)을 통해 제 2 공통전극(140b1)과 접속된다.

제 2 공통라인(123b2)은 제 2 터치 센싱영역(SA2) 내에 있는 픽셀 영역(PA12)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3b)과 픽셀 영역(PA24)의 서브픽셀 영역(SP3)에 형성되는 제 3 콘택홀(CH3c)을 통해 제 2 공통전극(140b2)과 접속된다.

상술한 바와 같이, 본 발명의 제 1 실시예에서는 1행의 터치 구동영역(DA1, DA2; DA3, DA4)에 대하여 2개의 제 1 공통라인(113a1, 113a2; 113b1, 113b2)이 형성되고, 하나의 제 1 공통라인(113a1, 113a2; 113b1, 113b2)이 각 터치 구동영역(DA1, DA2; DA3, DA4)에서 1개 또는 2개의 제 2 콘택홀(CH2a; CH2b; CH2c; CH2d; CH2e; CH2f, CH2g; CH2h, CH2i; CH2j)을 통하여 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 접속되는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제 1 공통전극(140a1, 140a2, 140a3, 140a4)의 저항을 줄이기 위해 각 터치 구동영역에 배치되는 제 1 공통라인(113a1, 113a2, 113b1, 113b2)의 수와 제 2 콘택홀(CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j)의 수를 적절히 조정할 수 있다.

또한, 본 발명의 제 1 실시예에서는 제 1 방향의 터치 센싱영역(SA1; SA2) 각각에 대하여 하나의 제 2 공통라인(123a1; 123b1)이 형성되고, 하나의 제 2 공통라인(123a1; 123b1)이 각 터치 센싱영역(SA1; SA2)에서 1 또는 2개의 제 3 콘택홀(CH3a; CH3b, CH3c)을 통하여 제 2 공통전극(140b1, 140b2)과 접속되는 것으로 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제 2 공통전극(140b1, 140b2)의 저항을 줄이기 위해 각 터치 센싱영역에 배치되는 제 2 공통라인(123a1, 123b1)의 수와 제 3 콘택홀(CH3a, CH3b, CH3c)의 수를 적절히 조정할 수 있다.

백라이트 유닛(도시생략)은 박막 트랜지스터 어레이(TFTA)의 아래에 배치된다. 백라이트 유닛은 다수의 광원들을 포함하여 박막 트랜지스터 어레이(TFTA)와 컬러필터 어레이에 균일하게 빛을 조사한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나 또는 두 종류 이상의 광원을 포함할 수 있다.

다시 도 1a를 참조하면, 게이트 드라이버(210)는 타이밍 콘트롤러(204)의 제어 하에 디스플레이 모드에서 게이트펄스(또는 스캔펄스)를 순차적으로 출력하고 그 출력의 스윙전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 쉬프트시킨다. 게이트 드라이버(210)로부터 출력되는 게이트펄스는 데이터 드라이버(220)로부터 출력되는 데이터전압에 동기되어 게이트 라인들(110)에 순차적으록 공급된다. 게이트 하이 전압(VGH)은 박막트랜지스터(T)의 문턱 전압 이상의 전압이고, 게이트 로우 전압(VGH)은 박막트랜지스터(T)의 문턱 전압보다 낮은 전압이다. 게이트 드라이버(210)의 게이트 드라이브 IC들은 TAP(Tape Automated Bonding) 공정을 통해 박막 트랜지스터 어레이(TFTA)의 기판(100) 상에 형성된 게이트 라인들(110)에 연결되거나 GIP(Gate In Panel) 공정으로 픽셀과 함께 박막 트랜지스터 어레이(TFTA)의 기판(100) 상에 직접 형성될 수 있다.

데이터 드라이버(220)는 타이밍 콘트롤러(204)의 제어 하에 디지털 비디오 데이터(RGB)를 샘플링하고 래치한다. 데이터 드라이버(220)는 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압(GMA1~GMAn)으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 드라이버(220)로부터 출력되는 정극성/부극성 데이터전압은 게이트 드라이버(210)로부터 출력되는 게이트 펄스에 동기된다. 데이터 드라이버(220)의 소스 드라이브 IC(Integrated Circuit)들 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시부의 데이터 라인들(120)에 접속될 수 있다. 소스 드라이브 IC는 타이밍 콘트롤러(204) 내에 집적되어 타이밍 콘트롤러(204)와 함께 원칩 IC로 구현될 수도 있다.

타이밍 콘트롤러(204)는 외부의 호스트 콘트롤러(200)로부터 공급되며 표시장치의 구동을 위해 필요한 타이밍 신호들을 이용하여 게이트 드라이버(210) 및 데이터 드라이버(220)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 게이트 드라이버(210) 및 데이터 드라이버(220)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들은 게이트 드라이버(210)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 드라이버(220)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 드라이버(210)로부터 매 프레임기간마다 가장 먼저 게이트펄스를 출력하는 첫 번째 게이트 드라이브 IC에 인가되어 그 게이트 드라이브 IC의 쉬프트 시작 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버(210)의 게이트 드라이브 IC들에 공통으로 입력되어 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이버(210)의 게이트 드라이브 IC들의 출력 타이밍을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 드라이버(220)에서 가장 먼저 데이터를 샘플링하는 첫 번째 소스 드라이브 IC에 인가되어 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들의 출력 타이밍을 제어한다. mini LVDS(Low Voltage Differential Signaling) 인터페이스를 통해 데이터 드라이버(220)에 디지털 비디오 데이터(RGB)가 입력된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

전원부(202)는 PWM(Pulse Width Modulation) 변조회로, 부스트 컨버터(boost converter), 레귤레이터(regulater), 차지펌프(charge pump), 분압회로, 연산 증폭기(Operation Amplifier) 등을 포함한 DC-DC 컨버터(DC-DC Convertor)로 구현된다. 전원부(202)는 호스트 콘트롤러(200)로부터의 입력전압을 조정하여 표시부(DP), 게이트 드라이버(210), 데이터 드라이버(220), 타이밍 콘트롤러(204), 백라이트 유닛(도시생략)의 구동에 필요한 전원을 발생하다. 전원부(202)로부터 출력되는 전원들은 고전위 전원전압(VDD), 게이트 하이전압(VGH), 게이트 로우전압(VGL), 공통전압(Vcom), 정극성/부극성 감마기준전압들(VGMA1∼VGMAn), 펄스전압(Vtsp) 등을 포함한다. 여기에서 공통전압(Vcom)은 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2)에 공급되어 픽셀 전극(130)과의 사이에 프린지 필드 전계를 형성한다. 또한, 제 1 공통전극(140a1, 140a2, 140a3, 140a4)에는 공통전압(Vcom)이 공급되지 않는 기간에 펄스전압(Vtsp)이 공급되어 터치 인식을 위한 터치 구동전극으로서의 기능을 한다. 이러한 공통전압(Vocm)과 펄스전압(Vtsp)의 공급 타이밍은 호스트 콘트롤러(200)에 의해 제어되거나 타이밍 콘트롤러(204)에 의해 제어되도록 구성할 수 있다.

호스트 콘트롤러(200)는 입력 영상의 디지털 비디오 데이터(RGB)와, 디스플레이 구동에 필요한 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 LVDS 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 타이밍 콘트롤러(204)에 전송한다.

터치 구동드라이버(230)는 전원부(202)에서 발생된 펄스전압(Vtsp)을 터치 구동라인들(113a, 113b)과 제 1 공통라인들(113a1, 113a2, 113b1, 113b2)을 통해 제 1 공통전극(140a1, 140a2, 140a3, 140a4)에 공급한다. 제 1 공통전극(140a1, 140a2, 140a3, 140a4)에 공급되는 펄스전압(Vtsp)은 행 단위로 순차적으로 공급된다. 즉, 펄스전압(Vtsp)은 터치 구동라인(113a)과 제 1 공통라인들(113a1, 113a2) 및 제 2 콘택홀들(CH2a, CH2b, CH2c, CH2d)을 통해 첫번째 행에 배치된 제 1 공통전극들(140a1, 140a2)에 공급되고, 이어서, 터치 구동라인(113b)과 제 1 공통라인들(113b1, 113b2) 및 제 2 콘택홀들(CH2e, CH2f, CH2g, CH2h, CH2i, CH2j)을 통해 두번째 행에 배치된 제 1 공통전극들(140a3, 140a4)에 공급된다.

터치 구동드라이버(230)는 현재 펄스전압(Vtsp)이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는다. 예를 들어, 제 1 행에 배치된 제 1 공통전극들(140a1, 140a2)에 펄스전압이 인가된다면, 제 2 행에 배치된 제 1 공통전극들(140a3, 140a4)에는 펄스전압이 인가되지 않으며, 펄스전압이 인가되지 않은 상태에서는 터치 구동드라이버(230)와 제 1 공통전극(140a3, 140a4) 사이의 전류경로(current path)는 개방된다. 반면, 제 2 행에 배치된 제 1 공통전극들(140a3, 140a4)에 펄스전압이 인가된다면, 제 1 행에 배치된 제 1 공통전극들(140a1, 140a2)에는 펄스전압이 인가되지 않으며, 펄스전압이 인가되지 않은 상태에서는 터치 구동드라이버(230)와 제 1 공통전극(140a1, 140a2) 사이의 전류경로는 개방된다.

터치 센싱드라이버(240)는 터치 센싱라인들(123a, 123b)과 제 2 공통라인들(123a1, 123b1)을 통해 제 2 공통전극(140b1, 140b2)에 연결되며, 터치가 있었을 경우 제 1 공통전극(140a1, 140a2, 140a3, 140a4)과 제 2 공통전극(140b1, 140b2) 사이에 발생하는 정전용량의 변화를 감지하여 터치가 이루어진 위치의 x좌표 및 y좌표를 결정한다.

이하, 도 6a 내지 도 12b를 참조하여 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법에 대해 설명하기로 한다. 이하에서는 설명의 편의를 위해 하나의 서브픽셀 영역에 대해서만 설명하기로 한다. 또한, 하나의 서브픽셀 영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 하나의 데이터 라인만을 도시하였다. 참고로 도 6a 내지 도 12b에서 A는 도 1a의 A부분에 대응하는 서브픽셀을, B는 도 1a의 B부분에 대응하는 서브픽셀을 도시한 도면이다.

도 6a 및 도 6b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도이다.

도 6a 및 도 6b를 참조하면, 기판(100)상에 스퍼터링 등의 증착 공정을 통해 제 1 도전층으로서의 게이트 금속층을 전면 증착한 다음 제 1 마스크 공정을 이용하여 기판(100) 상에 게이트 라인(110) 및 게이트 라인(110)으로부터 연장되는 게이트 전극(G)과, 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 포함하는 제 1 도전성 패턴군이 형성된다.

보다 구체적으로 설명하면, 기판(100)상에 포토레지스트(photo resist)를 전면 도포한 후 제 1 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 게이트 금속층을 노출시키는 제 1 포토레지스트 패턴(도시생략)을 형성한다. 그리고 제 1 포토레지스트 패턴에 의해 노출된 게이트 금속층을 습식 에칭(wet etching)을 통해 제거한 후 잔류하는 제 1 포토레지스트 패턴을 애싱함으로써, 기판(100)상에 게이트 라인(110), 상기 게이트 라인(110)과 일체로 형성된 게이트 전극(G) 및 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 형성한다. 게이트 금속층은 알루미늄(Al)계 금속, 구리(Cu), 크롬(Cr), 몰리브덴 등의 재료로 부터 선택된다.

도 7a 및 도 7b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도이다.

도 7a 및 도 7b를 참조하면, 게이트 전극(G)을 구비하는 게이트 라인(110) 및 제 1 공통라인(113a1)이 형성된 기판(100)상에 게이트 절연막(115)을 형성한 후, 게이트 절연막(115) 상에 반도체층을 형성한다. 이후, 반도체층 상에 포토레지스트를 전면 도포한 후 제 2 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 반도체층 중에서 채널영역에 대응되는 영역을 제외한 나머지 영역을 노출시키는 제 2 포토레지스트 패턴(도시생략)을 형성한다. 이어서 제 2 포토레지스트 패턴에 의해 노출된 반도체층을 에칭한 후 잔류하는 제 2 포토레지트 패턴을 제거함으로써 반도체 패턴(117)을 형성한다.

도 8a 및 도 8b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도이다.

도 8a 및 도 8b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 데이터 금속층 상에 포토레지스트를 전면 도포한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써, 게이트 절연막(115)을 사이에 두고 게이트 라인(110)과 교차되는 데이터 라인(120), 데이터 라인(120)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D)을 포함하는 트랜지스터(T), 및 데이터 라인(120)과 이격되어 데이터 라인(120)과 평행하게 형성되는 제 2 공통라인(123a1)을 형성한다.

도 9a 및 도 9b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도이다.

도 9a 및 도 9b를 참조하면, 데이터 라인(120)과 트랜지스터(T) 및 제 2 공통라인(123a1)이 형성된 게이트 절연막(115)의 전면 상에 제 1 보호막(125)을 형성하고, 제 1 보호막(125)상에 포토레지스트를 전면 도포한 후 제 4 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 드레인 전극(D)의 일부를 노출시키기 위한 제 4 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 4 포토레지스트 패턴에 의해 노출된 제 1 보호막(125)의 일부를 에칭한 후 잔류하는 제 4 포토레지스트 패턴을 제거함으로써 드레인 전극(D)의 일부를 노출시키는 제 1 콘택홀(CH1)을 제 1 보호막(125)에 형성한다. 여기에서, 제 1 보호막(125)은 게이트 라인(110)/데이터 라인(120)과 후술할 제 1 및 제 2 공통 전극 사이의 기생 정전용량을 줄이기 위해 사용되며, 포토아크릴(PAC)등의 유기계 저유전 물질을 이용하여 형성한다.

도 10a 및 도 10b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도이다.

도 10a 및 도 10b를 참고하면, 제 1 콘택홀(CH1)이 형성된 제 1 보호막(125) 상에 PECVD 등의 증착 공정을 통해 제 3 도전층으로서의 제 1 투명 도전층을 전면 증착시킨다. 이후, 제 1 투명 도전층에 포토레지스트를 전면 형성한 후 제 5 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 픽셀전극(130)이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 5 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 5 포토레지스트 패턴에 의해 노출된 투명 도전층을 에칭한 후 잔류하는 제 5 포토레지스트 패턴을 제거함으로써 도 2에 도시된 바와 같은 픽셀 전극(130)의 서브픽셀 전극(130c)을 형성한다. 서브픽셀 전극(130c)은 ITO 등의 투명 도전성 물질로 형성된다.

도 11a 및 도 11b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도이다.

도 11a 및 도 11b를 참고하면, 서브픽셀 전극(130c)이 형성된 제 1 보호막(125)의 전면 상에 제 2 보호막(135)을 형성하고, 제 2 보호막(135)상에 포토레지스트를 전면 도포한 후 제 6 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 공통라인(113a1)의 일부와 제 2 공통라인(123a1)의 일부를 노출시킬 제 6 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 6 포토레지스트 패턴에 의해 노출된 제 2 보호막(135) 및 제 1 보호막(125)의 일부를 순차적으로 에칭한 후 잔류하는 제 6 포토레지스트 패턴을 제거함으로써 제 1 공통라인(113a1)의 일부와 제 2 공통라인(123a1)의 일부를 노출시키는 제 2 콘택홀(CH2a) 및 제 3 콘택홀(CH3a)을 제 1 및 제 2 보호막(125, 135)에 형성한다.

도 12a 및 도 12b는 본 발명의 제 1 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 7 마스크 공정을 도시한 평면도 및 단면도이다.

도 12a 및 도 12b를 참고하면, 제 2 및 제 3 콘택홀(CH2a, CH3a)이 형성된 제 2 보호막(135) 상에 PECVD 등의 증착 공정을 통해 제 4 도전층으로서의 제 2 투명 도전층을 전면 증착시킨다. 이후, 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 제 7 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 및 제 2 공통전극(140a, 140b1)이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 7 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 7 포토레지스트 패턴에 의해 노출된 제 2 투명 도전층을 에칭한 후 잔류하는 제 7 포토레지스트 패턴을 제거함으로써 도 3a 및 도 3b에 도시된 바와 같은 복수의 슬릿들(143a)을 구비하는 제 1 공통전극(140a)과 복수의 슬릿들(143b)을 구비하는 제 2 공통전극(140b)을 형성한다. 제 1 공통전극(140a)과 제 2 공통전극(140b)에 대해서는 이미 상세히 설명하였으므로 여기에서는 그에 대한 상세한 설명은 생략한다.

다음으로, 도 13a 내지 도 14b를 참조하여 본 발명의 제 2 실시예에 따르는 터치 스크린일체형 표시장치에 대해 보다 구체적으로 설명하기로 한다. 도 14a는 본 발명의 제 2 실시예의 터치 스크린 일체형 표시장치로서, 도 1a에 도시된 B부분을 확대 도시한 평면도, 도 14b는 도 14a에 도시된 VI-VI'선을 따라 취한 단면도이다.

본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치는 도 13a 내지 도 14b에 도시된 바와 같이 픽셀전극을 구성하는 각 서브픽셀 전극(130c')이 게이트 절연막(115) 상에 형성되고, 서브픽셀 전극(130c')이 콘택홀을 통하지 않고 드레인 전극(D)의 일단부 상에 직접 형성되며, 제 1 및 제 2 공통전극(140a1', 140b1')이 제 1 보호막(125') 상에 형성되며, 제 2 보호막이 필요없다는 점을 제외하면 제 1 실시예의 터치 스크린 일체형 표시장치와 동일한 구성을 갖는다. 따라서, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 참조번호를 부여하며 그에 대한 상세한 설명은 생략한다.

이하, 도 15a 내지 도 20b를 참조하여 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치의 제조방법에 대해 설명하기로 한다. 제 1 실시예와 마찬가지로 설명의 편의를 위해 하나의 서브픽셀 영역에 대해서만 설명하기로 한다. 또한, 하나의 서브픽셀 영역은 상하 한쌍의 게이트 라인과 좌우 한쌍의 데이터 라인들에 형성되지만 설명을 간략화하기 위해 이하의 제조방법의 설명에서는 하나의 게이트 라인과 하나의 데이터 라인만을 도시하였다. 참고로 도 15a 내지 도 20b에서 A는 도 1a의 A부분에 대응하는 서브픽셀을, B는 도 1a의 B부분에 대응하는 서브픽셀을 각각 도시한 도면이다.

도 15a 및 도 15b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 1 마스크 공정을 도시한 평면도 및 단면도이다.

도 15a 및 도 15b를 참조하면, 기판(100)상에 스퍼터링 등의 증착 공정을 통해 제 1 도전층으로서의 게이트 금속층을 전면 증착한 다음 제 1 마스크 공정을 이용하여 기판(100) 상에 게이트 라인(110) 및 게이트 라인(110)으로부터 연장되는 게이트 전극(G)과, 게이트 라인(110)과 이격되어 평행하게 배치되는 제 1 공통라인(113a1)을 포함하는 제 1 도전성 패턴군이 형성된다. 제 2 실시예의 제 1 마스크 공정은 제 1 실시예의 제 1 마스크 공정과 동일하므로 더 이상의 설명은 생략한다.

도 16a 및 도 16b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 2 마스크 공정을 도시한 평면도 및 단면도이다.

도 16a 및 도 16b를 참조하면, 게이트 전극(G)을 구비하는 게이트 라인(110) 및 제 1 공통라인(113a1)이 형성된 기판(100)상에 게이트 절연막(115)을 형성한 후, 게이트 절연막(115) 상에 반도체층을 형성한 후 제 1 실시예의 제 2 마스크 공정을 이용하여 반도체 패턴(117)을 형성한다.

도 17a 및 도 17b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 3 마스크 공정을 도시한 평면도 및 단면도이다.

도 17a 및 도 17b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 2 도전층으로서의 데이터 금속층을 증착시키고, 데이터 금속층 상에 포토레지스트를 전면 도포한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 데이터 라인과 소스전극, 드레인 전극 및 제 1 공통라인이 형성될 영역을 제외한 데이터 금속층을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭하여 제거하고 데이터 금속층 상에 잔류하는 제 3 포토레지스트 패턴을 제거함으로써, 게이트 절연막(115)을 사이에 두고 게이트 라인(110)과 교차되는 데이터 라인(120), 데이터 라인(120)으로부터 연장된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D)을 포함하는 트랜지스터(T), 및 데이터 라인(120)과 이격되어 데이터 라인(120)과 평행하게 형성되는 제 2 공통라인(123a1)을 포함하는 제 2 도전성 패턴군을 형성한다.

도 18a 및 도 18b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 4 마스크 공정을 도시한 평면도 및 단면도이다.

도 18a 및 도 18b를 참조하면, 반도체 패턴(117)이 형성된 게이트 절연막(115) 상에 제 3 도전층으로서의 제 1 투명 도전층을 전면 증착시킨다. 이후, 제 1 투명 도전층에 포토레지스트를 전면 형성한 후 제 3 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 서브픽셀 전극이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 3 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 3 포토레지스트 패턴에 의해 노출된 투명 도전층을 에칭한 후 잔류하는 제 3 포토레지스트 패턴을 제거함으로써 도 2에 도시된 바와 같은 형상을 갖는 픽셀 전극(130')의 서브픽셀 전극(130c')을 형성한다. 서브픽셀 전극(130c')은 제 1 실시예와 마찬가지로 ITO 등의 투명 도전성 물질로 형성된다.

본 발명의 제 2 실시예에 따르는 제 4 마스크 공정에 의하면 서브픽셀 전극(130c')의 일단부가 드레인 전극(D)의 일단부 상에 직접 형성되므로 제 1 실시예의 제조공정에 비해 보호막을 형성하고 콘택홀을 형성하는 단계를 생략할 수 있게 된다. 따라서, 하나의 마스크 공정을 절감할 수 있게 된다.

또한, 본 발명의 실시예에서는 제 2 도전성 패턴군을 먼저 형성한 후 픽셀전극을 형성하는 공정에 대해 설명하였으나, 픽셀 전극을 먼저 형성한 후 제 2 도전성 패턴군을 나중에 형성하는 것도 가능하다.

도 19a 및 도 19b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 5 마스크 공정을 도시한 평면도 및 단면도이다.

도 19a 및 도 19b를 참고하면, 소스 전극(S) 및 드레인 전극(D)과 서브픽셀 전극(130c')이 형성된 게이트 절연막(115)의 전면 상에 제 1 보호막(125')을 형성하고, 제 1 보호막(125')상에 포토레지스트를 전면 도포한 후 제 5 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 공통라인(113a1)의 일부와 제 2 공통라인(123a1)의 일부를 노출시킬 제 5 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 5 포토레지스트 패턴에 의해 노출된 제 1 보호막(125') 및 게이트 절연막(115)의 일부를 순차적으로 에칭한 후 잔류하는 제 5 포토레지스트 패턴을 제거함으로써 제 1 공통라인(113a1)의 일부를 노출시키는 제 4 콘택홀(CH2a')을 제 1 보호막(125') 및 게이트 절연막(115)에 형성하고, 제 2 공통라인(123a1)의 일부를 노출시키는 제 5 콘택홀(CH3a')을 제 1 보호막(125')에 형성한다.

도 20a 및 도 20b는 본 발명의 제 2 실시예에 따르는 터치 스크린 일체형 표시장치를 제조하기 위한 제 6 마스크 공정을 도시한 평면도 및 단면도이다.

도 20a 및 도 20b를 참고하면, 제 4 및 제 5 콘택홀(CH2a', CH3a')이 형성된 제 1 보호막(125') 상에 PECVD 등의 증착 공정을 통해 제 4 도전층으로서의 제 2 투명 도전층을 전면 증착시킨다. 이후, 제 2 투명 도전층에 포토레지스트를 전면 형성한 후 제 6 마스크를 이용한 포토리소그래피 공정을 수행함으로써, 제 1 및 제 2 공통전극이 형성될 영역을 제외한 나머지 영역을 노출시키는 제 6 포토레지스트 패턴(도시생략)을 형성한다. 그리고, 제 6 포토레지스트 패턴에 의해 노출된 제 2 투명 도전층을 에칭한 후 잔류하는 제 6 포토레지스트 패턴을 제거함으로써 도 3a 및 도 3b에 도시된 바와 같은 복수의 슬릿들(143a')을 구비하는 제 1 공통전극(140a1')과 복수의 슬릿들(143b')을 구비하는 제 2 공통전극(140b1')을 형성한다. 제 1 공통전극(140a')과 제 2 공통전극(140b')에 대해서는 이미 상세히 설명하였으므로 여기에서는 그에 대한 상세한 설명은 생략한다.

상술한 본 발명의 제 1 및 제 2 실시예에 의한 터치 스크린 일체형 표시장치 및 그 제조방법에 따르면, 표시장치의 액정을 구동시키는 전계를 형성하기 위해 사용되는 공통전극을 제 1 공통전극과 제 2 공통전극으로 구성하여 터치 구동전극과 터치 센싱전극으로 이용할 수 있기 때문에 터치 전극을 별도로 구성할 필요가 없다. 따라서, 터치 구동전극과 터치 센싱전극을 형성하기 위해 필요한 공정수를 절감할 수 있을 뿐만 아니라 그 두께만큼 표시장치의 두께를 얇게 할 수 있는 이점이 있다.

또한, 제 1 방향으로 배열되는 제 1 공통전극들을 적어도 하나의 제 1 공통라인을 이용하여 행 단위로 연결하고, 제 2 공통전극 또한 열단위로 제 2 공통라인을 이용하여 연결하고 있으므로 제 1 및 제 2 공통전극의 저항을 줄일 수 있다. 따라서, 터치 구동시의 부하를 줄여 터치 감도를 향상시킬 수 있는 이점이 있다.

도 21은 하나의 터치 영역, 즉 하나의 터치 구동영역과 하나의 터치 센싱영역 중 터치 구동영역에 배치되는 공통라인의 수에 따른 제 1 공통전극의 저항값을 나타낸 그래프로서, 50 X 50 픽셀 영역에 대응하는 크기를 갖는 제 1 공통전극에 0~50개의 제 1 공통라인을 형성한 경우의 저항값의 변화를 도시한 표 및 그래프이다. 제 1 공통라인이 없는 경우에는 1300Ω의 저항값을 보여주었으며, 5개인 경우는 434Ω의 저항값을, 10개인 경우에는 345Ω의 저항값을 보여주어 점차적으로 감소하였다. 그러나, 제 1 공통라인이 10개를 초과한 후에는 제 1 공통라인의 수를 증가시켜도 전체 저항값에 큰 변화를 보여주지 않았다.

따라서, 제 1 공통전극 하나의 크기를 예를 들어 50 X 50 픽셀 영역에 대응하는 크기로 형성하는 경우, 제 1 공통라인의 수는 10개 이하로 하는 것이 적절함을 알 수 있다. 각 픽셀이 통상 3개의 서브픽셀로 이루어지고 각 서브픽셀의 영역은 서로 이웃하는 2개의 데이터 라인과 서로 이웃하는 2개의 게이트 라인에 의해 정의되는 것을 감안하면, 제 1 공통전극의 크기를 서브픽셀의 크기로 형성하는 경우에 비해 공통라인의 수를 적어도 1/5로 줄일 수 있다는 이점이 있다. 또한, 제 1 공통전극의 크기를 서브픽셀의 크기로 형성하는 경우 이들 제 1 공통전극들을 연결하기 위한 제 2 콘택홀의 수도 서브픽셀의 수만큼 되어야 하나, 본 발명에서는 제 1 공통전극의 크기를 복수의 픽셀영역에 대응하는 크기로 형성할 수 있기 때문에 예를 들어, 제 1 공통전극 하나의 크기를 예를 들어 50 X 50 픽셀 영역에 대응하는 크기로 형성하는 경우 제 2 콘택홀의 수를 적어도 1/25로 줄일 수 있다. 따라서, 미세한 콘택홀을 형성하기 위한 표시장치의 제조공정에서 발생할 수 있는 표시장치의 불량률을 그 만큼 줄일 수 있다는 이점이 있다.

또한, 본 발명의 실시예에 따르면, 제 1 및 제 2 공통전극이 복수의 픽셀영역에 대응하는 크기로 형성되고, 또한 제 1 및 제 2 공통전극이 데이터 라인 및 픽셀 전극 상부에 형성되므로 데이터 라인과 픽셀 전극 사이에 형성되는 전계를 차단하여 액정에 영향을 주지 않게 된다. 따라서, 액정의 불안정한 변화가 없기 때문에 터치 구동시 터치 구동전극으로서 제 1 공통전극과 터치 센싱전극으로서의 제 2 공통 전극 사이에 걸리는 전계가 안정적으로 유지된다. 이에 따라 일정한 초기 정전용량값을 유지할 수 있기 때문에 안정적인 터치 구동이 가능하다는 이점이 있다. 뿐만 아니라 액정이 불안정하게 구동되는 부분이 줄어들게 되므로 컬러 필터 어레이에 형성되는 블랙매트릭스의 선폭을 적색(R), 녹색(G), 청색(B)이 혼색되지 않을 만큼 최소의 범위로 설정할 수 있기 때문에 개구율을 향상시킬 수 있는 이점이 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 설명하고 있는 제 1 방향이나 제 2 방향은 서로 반대되는 방향으로 변경하는 것이 가능하고, 제 1 및 제 2 공통전극의 크기 및 수, 제 1 및 제 2 공통라인의 수, 제 2 내지 제 5 콘택홀의 수는 임의로 적절히 변경할 수 있는 사항이며, 본 발명의 실시예에 기재된 것으로 한정되는 것은 아니다. 따라서, 본 발명의 기술적 범위는 발명의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 기판 110 : 게이트 라인
113a, 113b : 터치 구동라인
113a1, 113a2, 113b1, 113b2 : 제 1 공통라인
115 : 게이트 절연막 117 : 반도체 패턴
120 : 데이터 라인 123a, 123b : 터치 센싱라인
123a1, 123b1 : 제 2 공통라인 125 : 제 1 보호막
130a, 130b, 130c : 서브픽셀 전극 130 : 픽셀 전극
135 : 제 2 보호막
140a1, 140a2, 140a3, 140a4 : 제 1 공통전극
140b1, 140b2 : 제 2 공통 전극 143a, 143b : 슬릿
200 : 호스트 콘트롤러 202 : 전원부
204 : 타이밍 콘트롤러 210 : 게이트 드라이버
220 : 데이터 드라이버 230 : 터치 구동드라이버
240 : 터치 센싱드라이버 CH1 : 제 1 콘택홀
CH2a, CH2b, CH2c, CH2d, CH2e, CH2f,CH2g, CH2h, CH2i, CH2j : 제 2 콘택홀
CH3a, CH3b, CH3c : 제 3 콘택홀 CH2a' : 제 4 콘택홀,
CH3a' : 제 5 콘택홀 D : 드레인 전극
DA1~DA6 : 구동 전극 G : 게이트 전극
PA1~PA36 : 픽셀 영역 S : 소스 전극
SA1~SA2 : 센싱 전극 SP1, SP2, SP3 : 서브픽셀 영역
T : 박막 트랜지스터 TFTA : 박막 트랜지스터 어레이

Claims (20)

1. 각각이 제 1 방향으로 배열되는 m(m은 2보다 큰 정수)개의 픽셀들과 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 n(n은 2보다 큰 정수)개의 픽셀들을 포함하는, 복수의 제 1 픽셀영역들;
   각각이 상기 제 1 방향으로 배열되는 p(p는 m과 같거나 m보다 작은 정수)개의 픽셀들과 상기 제 2 방향으로 배열되는 q(n보다 큰 정수)개의 픽셀들을 포함하는, 복수의 제 2 픽셀영역들;
   상기 복수의 제 1 픽셀영역들 각각에 대응하는 크기로 형성되는 제 1 공통전극이 배치되며, 복수의 행에 배치되는 터치 구동영역들;
   상기 복수의 제 2 픽셀영역들 각각에 대응하는 크기로 형성되는 제 2 공통전극이 배치되며, 복수의 열에 배치되는 터치 센싱영역들을 포함하며,
   상기 복수의 제 1 및 제 2 픽셀영역들 각각은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되고,
   상기 터치 구동영역들과 상기 터치 센싱영역들은 제 1 방향으로 서로 번갈아 배치되며,
   상기 복수의 제 1 및 제 2 픽셀영역들 각각에는 픽셀전극이 배치되며,
   이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 2 공통전극과 상기 픽셀전극과 사이에 전계가 형성되도록 상기 제 1 및 제 2 공통전극에는 공통전압이 인가되고,
   터치 인식을 위해 상기 제 1 공통전극에 공통전압이 공급되지 않는 기간에는 상기 제 1 공통전극에 펄스전압이 공급되며,
   상기 펄스전압은 상기 제 1 공통전극에 행 단위로 순차적으로 공급되고, 상기 펄스전압이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
2. 제 1 항에 있어서,
   상기 제 1 공통전극은 상기 복수의 제 1 픽셀영역들 각각에 형성되는 복수의 픽셀전극과 대향 배치되고, 상기 제 2 공통전극은 상기 복수의 제 2 픽셀영역들 각각에 형성되는 복수의 픽셀전극과 대향 배치되어 전계를 형성하는 것을 특징으로 하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
3. 제 2 항에 있어서,
   동일 행에 배치되는 제 1 공통전극들에 접속되어 상기 제 1 공통전극들의 저항을 줄이며, 상기 제 1 방향으로 형성되는 적어도 하나의 제 1 공통라인을 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
4. 제 3 항에 있어서,
   상기 제 2 공통전극과 접속되어 상기 제 2 공통전극의 저항을 줄이며, 상기 제 2 방향으로 형성되는 적어도 하나의 제 2 공통라인을 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
5. 제 4 항에 있어서,
   상기 제 1 공통라인은 상기 제 1 공통전극들의 각각과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
6. 제 1 항에 있어서,
   상기 제 1 및 제 2 공통전극의 각각은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
7. 삭제
8. 기판상에 일정 거리를 두고 나란하게 형성되는 게이트 라인 및 제 1 공통라인;
   게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되게 형성되어 픽셀 영역을 정의하는 데이터 라인 및 상기 데이터 라인과 일정 거리를 두고 나란하게 형성되는 제 2 공통라인;
   상기 게이트 라인과 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터;
   상기 박막 트랜지스터와 접속되며 상기 픽셀영역에 형성되는 픽셀 전극;
   상기 게이트 절연막 상에 형성되며 상기 픽셀전극 및 상기 박막 트랜지스터를 덮는 보호막; 및
   상기 보호막 상에 상기 픽셀 전극과 중첩되게 형성되어 상기 픽셀 전극과의 사이에 전계를 형성하며, 상기 제 1 공통라인과 접속되는 제 1 공통전극과, 상기 제 2 공통라인과 접속되는 제 2 공통전극을 포함하며,
   상기 제 1 및 제 2 공통전극들의 각각은 적어도 2이상의 픽셀전극과 중첩되도록 형성되며,
   이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 2 공통전극과 상기 픽셀전극과 사이에 전계가 형성되도록 상기 제 1 및 제 2 공통전극에는 공통전압이 인가되고,
   터치 인식을 위해 상기 제 1 공통전극에 공통전압이 공급되지 않는 기간에는 상기 제 1 공통전극에 펄스전압이 공급되며,
   상기 펄스전압은 상기 제 1 공통전극에 행 단위로 순차적으로 공급되고, 상기 펄스전압이 인가되는 행의 제 1 공통전극 이외의 다른 행에 배치된 제 1 공통전극에는 펄스전압이 인가되지 않는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
9. 제 8 항에 있어서,
   상기 제 1 공통라인은 상기 제 1 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되며, 상기 제 2 공통라인은 상기 제 2 공통전극과 적어도 하나 이상의 콘택홀을 통해 접속되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
   
10. 제 8 항에 있어서,
    상기 제 1 및 제 2 공통전극의 각각은 일정한 간격을 두고 길게 형성되는 복수의 슬릿들을 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
    
11. 제 8 항에 있어서,
    이미지를 표시하기 위한 표시모드에서는 상기 제 1 및 제 공통전극들에 공통전압을 공급하고, 터치 인식을 위한 터치 모드에서는 펄스전압을 공급하는 것을 특징으로 하는 전원부를 더 포함하는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
    
12. 제 8 항에 있어서,
    상기 픽셀전극의 일단부는 상기 박막 트랜지스터의 드레인 전극의 일단부를 커버하도록 형성되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
    
13. 제 8 항에 있어서,
    상기 박막 트랜지스터의 드레인 전극의 일단부는 상기 픽셀전극의 일단부를 커버하도록 형성되는 것을 특징으로 하는 터치 스크린 일체형 표시장치.
    
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images